KR880001552B1 - 비디오 디-피킹(de-peaking)회로 - Google Patents

비디오 디-피킹(de-peaking)회로 Download PDF

Info

Publication number
KR880001552B1
KR880001552B1 KR8202758A KR820002758A KR880001552B1 KR 880001552 B1 KR880001552 B1 KR 880001552B1 KR 8202758 A KR8202758 A KR 8202758A KR 820002758 A KR820002758 A KR 820002758A KR 880001552 B1 KR880001552 B1 KR 880001552B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
video signal
peaking
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR8202758A
Other languages
English (en)
Other versions
KR840001038A (ko
Inventor
취이-슁 리우 프랭크
Original Assignee
글렌 에이취 · 브르스틀
알씨에이 라이센싱 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글렌 에이취 · 브르스틀, 알씨에이 라이센싱 코포레이션 filed Critical 글렌 에이취 · 브르스틀
Publication of KR840001038A publication Critical patent/KR840001038A/ko
Application granted granted Critical
Publication of KR880001552B1 publication Critical patent/KR880001552B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.

Description

비디오 디-피킹(de-peaking)회로
제 1도는 표시된 화상내에 재생된 연속적인 TV선내의 화상점의 공간관계를 도시한 그래프도.
제 2도는 본 발명을 사용한 비디오신호 대용회로 및 피킹회로의 계통도.
제 3도는 전압 제어 비디오신호 피킹회로의 개략 개통도.
제 4도는 제 2도 및 제 3도의 피킹회로에 2개의 제어신호중의 한 신호를 선택적으로 발생시키어 인가하기 위한 개략 계통도.
* 도면의 주요부분에 대한 부호의 설명
9및 15 : 단자 10,12 및 56 : 지연선
11,13,19 및 37 : 접속부14, 및 45 : 스위치
16,18 및 20 : 대역통과휠터 22 및 24 : 선형신호 감산기
28,30 및 32 : 비교기 29 및 36 : 원쇼트회로
27,33 및 34 : AND게이트 39 : 보조회로
40 : 비교회로 42 : 피킹회로
51 : 신호감산기 52 : 이득제어 증폭기
53 : 신호가산기
본 발명은 텔레비젼 수신기 화로에 관한 겻으로, 특히 비디오 신호내의 잡음 발생으로 인한 좋지못한 표시효과를 감소시키기 위한 회로에 관한 것이다.
이 회로는 잡음이 많은 신호대신에 지연신호를 사용하고 동시에 잡음이 신호내에 존재할때 신호 대역폭을 효율적으로 감소시키는 것으로 기술되어 있다.
텔레비젼 영상 정보 신호내의 결함 또는 잡음은 밝거나 어두운 선 또는 스폿트 또는 칼라를 변화시키는 스폿트 형태로 재생된 영상에 종지못한 화상 특성이 생기게 한다. 방송국 TV신호에서 이 결함들은 송신된 신호상에 잡음임펄스를 부과시키는 간섭으로 인해 생긴다. 이러한 잡음의 잘 알려진 표시는 헤어드라이어와 같은 전기 모터가 TV수신기 부근에서 동작할때 TV화면에 생기는 밝은 섬광이다. 기록 매체로 부터 재생된 비디오신호에 관련해서 예를들어 또는 비디오 디스크를 재생할때, 매체내의 결함으로 인해 기록된 신호부분들이 손실됨으로써 결함들이 생기게 된다. 이 결함들은 기록분야에서 드롭 아우트(drop out)라고 불리우는 것으로, 표시된 화상내에 줄무늬를 만든다. 잡음 또는 드롭 아우트로 인해 결함이 생기면, 이 결함들은 좋지못한 표시를 감소시키기 위해 보정작용이 취해지도록 영상이 표시되기전에 검출된다.
텔레비젼 영상 정보는 일반적으로 여분의 선과 선으로 구성된다. 그러므로 결함신호 세그먼트대신에 인접영상선으로 부터의 신호 세그먼트를 대체할 수가 있다. 미합중국 특허 제2, 996, 576호에 도시한 것과 같은 이 형태의 공지된 결함 보상기는 이전의 선으로 부터 영상 정보를 축적하고 신호결함이 생길때 정보의 축적된 이전의 선 또는 그 일부를 비디오 신호속으로 삽입신킨다. 볼거(Bolger)등에게 허여된 미합중국 특허 제4,122,489호, "신호 결함 보상기"를 참조할것.
신호에 잡음이 많은 것으로 결정될 경우에만 이러한 신호 대체를 실시하는 것이 좋다는 것이 알려져 있다.
이것은 수직 브랭킹 기간동안 잡음이 존재하는지를 시험하고 수직 기간내의 잡을 검출다음에 연속 지역 또는 프레임의 프리셋트수의 대체회로를 동작시킴으로써 이루어질 수 있다.
화상 첨예도를 증가시키기 위해서 TV수신기는 종종 고주파수 신호 변환을 증가시키도록 피킹회로와 결합된다. 불행하게도, 피킹회로는 잡음 성분도 증가시킨다. 그러므로, 예를들어 미합중국 특허 제4,081,836호에 기술한 바와 같이, 잡음이 존재할때 피킹회로의 효과를 손상시키거나 감소시키는 것이 바람직하다.
본 발명자는 신호 대체장치와 이것과 상호 동작하는 피킹회로를 포함한 잡음감소회로를 설계하였다. 신호대체회로는 잡음이 많은 신호상태가 검출될때에만 작동하게 된다. 이 대체회로의 출력에 직렬로 접속된 피킹회로는 잡음이 많은 신호상태의 프리셋트피킹 레벨과 잡음이 없을때의 수동 제어 레벨사이에서 동작하도록 제어된다.
본 발명은 대역통과 비디오신호내의 잡음을 검출하기 위한 회로, 잡음이 많은 비디오 신호를 지연된 비디오 신호의 세그먼트로 대체하기 위한 회로 및 비디오 신호내의 임계값이상의 잡음이 존재하는 것이 검출될 때에만 대용회로가 상술한 기간동안 동작하도록 제어신호를 발생시키는 회로와 결합된 피킹회로에 관한 것이다. 피킹회로는 신호 대용회로의 출력접속부에 직렬로 접속되고, 제어신호에 응답하는 2개의 피킹 레벨중의 한 레벨을 제공하도록 선택적으로 조절된다.
잡음이 없을때 비디오 신호에 인가된 신호 피킹레벨은 이러한 조정을 하기위해 제공된 전위차계를 통해 사용자의 애호 또는 기호에 따라 사용자가 수동으로 결정한다. 한편 신호가 잡음이 많은 것으로 결정되면 피킹회로 제어신호는 잡음 검출기의 임계 레벨에 따라 전형적으로 선택된 피킹량을 감소시키는 프리셋트 레벨로 스위치 된다.
대용회로는 잡음을 완전히 제거할 수가 없다. 검출된 잡음은 잡음 검출기의 감도의 함수이다. 효과적으로, 잡음 검출기는 가능한 잘못 검출을 제한하기 위해 특정한 임계값이상의 잡음을 검출하도록 셋트된다.
본 발명자는 임계잡음 레벨이 비교적 낮은 잡음 진폭으로 설정되더라도, 잡음 레벨이 무-잡음 상태에서 존재하는 잡음 레벨보다 상당히 더 높아질 수 있다는 것을 발견하였다. 다시 말하면 검출할 수 있는 또는 고레벨 잡음 펄스에 의해 잡음이 많은 것으로 결정된 비디오신호의 경우에, 검출할 수 없는 또는 저레벨 잡음 펄스의 평균진폭 및 주파수는 무-잡음의 비디오신호내의 검출할 수 없는 잡음펄스의 평균진폭 및 주파수보다 더 크다. 또한 매우 좁은 신호펄스는 잡음 검출기로 찾아낼 수가 언다 그러므로 대체회로가 잡음의 존재에 의해 동작할 수 있도록 조정될때마다 신호피킹을 감소시키는 것이 바람직하다.
본 발명을 기본대역 신호에 대해서 기술하겠으나, 임펄스 또는 그 외의 다른 잡음이 변조된 화상 반송파내에서 검출될 수도 있다. 기본 대역에서, 비디오 신호내의 잡음은 다소 대역이 제한되고 링깅(ringing)특성을 갖는다. 기본 대역 비디오 신호내의 잡음의 링깅형태는 정 및 부의 잡음신호 익스커션 (excursion)의 검출을 제거함으로써 잡음 검출을 용이하게 한다.
잡음검출은 연속적인 수직 화상 점의 신호 레벨들을 비교함으로써 실시된다. 3개의 연속적인 수평선들로 부터의 신호는 2개의 1H기간만큼 비디오 신호를 연속적으로 지연시킴으로써 일시적으로 일치하게 된다. 신호 지연소자들은 전하이송 장치형태로 될 수 있고 신호들은 샘플된 데이타 포오맷으로 될 수 있다. 즉, 신호는 유연한 변화 신호가 아니라 각각의 샘플링 기간동안 일정한 진폭값을 갖고 있는 신호이다.
신호의 진폭에 대응하는 각각의 진폭값은 특정한 샘플링 기간에 샘플된다. 그러므로 지연된 신호는 다수의 분리신호점이라고 할 수 있다. 제 1도에서, 3개의 영상선의 대응 부분들은 샘플링 점을 표시하는 점으로 도시되어 있다. 선(i)은 표시되는 수평 영상선이라고 가정한다. 선(i-1)은 이미 표시된 수평영상 선이고 선(i+1)은 표시될 다음의 연속 수평영상선이다. a. b. c로 표시된 점들은 재생된 화상내의 수직선상에 배치된 3개의 연속적인 화상점들이다.
정상직인 TV신호내에는 고도의 수직 여유도가 있다. 이것은 점 b에서의 신호진폭값이 점 a와 c의 것과 비슷하게 되거나, 수평 연부가 화상내에 존재할 경우에 점 b의 진폭이 점 a 또는 c중의 최소한 한점의 진폭과 비슷하게 되게한다. 잡음이 없을때, 점 b의 진폭은 점 a와 c의 진폭과 매우 다르게 변한다. 2개의 수평선이 남을때 인접수직선의 진폭이 값 ΔR과 다르지 않게 된다고 가정하면, 선(i-1)과 (i)가 남는 경우에, -B-A-<ΔR로 되고 마찬가지로 선(i)와 (i+l)이 남는 경우에, -B-C-<ΔR로 된다.
여기서 A, B 및 C는 점 a, b 및 c에서의 각각의 신호진폭을 나타낸다. 수평연부가 생기면 신호 A 및 B는 신호 C보다 진폭이 크게된다. 첫번째 경우에는 -B-A-<ΔR로 되고 두번째 경우에는 -B-A-ΔR및 -B-C-<ΔR로 된다. 한편, 임펄스 잡음상태가 B가 A및 C보다 크게하면, -B-A->ΔR및 -B-C->ΔR로 된다. 이것의 임펄스 잡음이 검출될때의 상태이다.
임펄스 잡음 검출 시스템은 선(i)로 부터 선(i-1)를 감산하고 선(i)로 부터 선(i+l)를 감산한다. 이 감산결과는 오잡음 검출에 대한 여유를 갖도록 ΔR보다 더 큰 임계신호와 비교된다. 이 감산 결과들이 모두 임계신호보다 크면, 잡음보상을 실시하기 위한 제어신호가 발생된다.
제 2도는 기술한 바와같이 임펄스 잡음검출을 실시하기 위한 회로를 포함한다. 제 2도에서, 점선(40)으로 둘러싸인 회로는 선간 신호비교를 실시한다. 점선(50)으로 둘러싸인 회로는 필수적인 일시 관계로 비디오신호의 3개의 연속선들을 배열시켜 대응하는 수직 화상점이 동시에 회로(40)에 의해 보상을 하기에 유용하게 한다 또한, 잡음을 함유한 신호를 지연된 신호로 대용하기 위해 회로(40)에 의해 발생한 접속부(26)상의 제어신호에 응답하는 스위치(14)도 있다. 피킹회로(42)은 단자(15)로 부터 비디오 신호를 수신하고 신호 주파수 성분의 선택된 범위의 진폭응답을 증가시킨다. 피킹회로(42)는 회로(48)에서 발생한 2개의 피킹 제어신호중의 한 레벨로 동작하도록 조절된다. 잡음이 선택된 합성 비디오기간, 예를들어 수직 또는 수평 브랭킹기간에 존재하는지를 결정하는 다른 회로(39)는 회로(48)의 동작을 제어하고, 잡음 검출기 출력 신호 제어스위치 (14)를 작동시키거나 정지시킨다.
복조된 기본 대역 비디오 신호는 단자(9)에 인가되는데, 이 신호는 지연선(10)에 의해 한 수평선 기간동안 지연되고 접속부(11)에서 유용하게 된다. 지연된 신호는 접속부(13)에서 유용하게 되기전에 제 2 수평선 기간동안 지연시키는 제 2지연선(12)로 인가된다. 접속부(11)에서의 신호내에 임펄스 잡음이 없는 경우에, 한 수평선 기간동안 지연된 신호는 스위치(14)를 통해 단자(15)로 인가되어, 수신기 키네스코프(도시하지 않음)상에 표시하도록 처리된다.
임펄스 잡음이 접속부(11)의 신호에서 검출되면, 출력단자(15)는 스위치 (14)를 통해 선정된 기간동안 접속부(13)에 접속된다. 접속부(13)에서 유용한 신호의 세그먼트는 접속부(11)의 신호로 남게되나, 대응하는 기간내에 잡음으로 오염되도록 임펄스 잡음에 영향을 받는 신호로 대체된다. 선택적으로, 대체된 신호는 단자(9)로 부터 얻어질 수 있다. 이 경우에 잡음이 많은 결함신호보다 전진된 신호는 대체된다. a, b 및 c로 표시한 접속부는 최소한 일시적으로 제 1도내의 a, b 및 c로 표시한 점에 대응하여, 이점 a, b 및 c들은 각각의 선내의 모든점에 걸려서 우측방향으로 이동한다. 제 2도에서 b신호와 c신호는 각가 대역통과휠터 (16과 18)를 통해 회로(22)로 인가되고, b신호와 a신호는 각각 대역통과휠터(18과 20)을 통해 유사한 회로 (24)로 인가된다. 회로(22)는 차(B-C)에 관련된 출력신호를 만들고 회로(24)는 차(B-A)에 관련된 출력신호를 만든다. 회로(22 및 24)는 이 분야에 공지된 균일이득 차동증폭기와 같은 선형 신호 감산기이다.
회로(22)로 부터의 출력신호는 비교기 (28)의 한 입력단자로 인가된다. 회로(24)로 부터의 출력신호는 비교기 (32)의 한입력단자로 인가되고, 점 (b)의 신호는 비교기 (30)의 한 입력단자로 인가된다. 신호원(41)로 부터의 일정한 임계 또는 기준신호 VT>ΔR은 인가된 비디오 차신호를 보상하기 위해 접속부(23)을 통해 비교기 (28, 30 및 32)의 각각의 제 2입력단자로 인가된다. 임계신호의 진폭 VT는 오검출 신호를 만들지 않기위해서 충분한 여유를 가진 공칭 여유신호들 사이의 정상적인 차이보다 더 크게 선택된다.
비교기 (30)은 백색 수평선으로 둘러싸인 한개의 흑색 수평선으로 인한 오검출을 방지하기 위해 포함되고, 고상 수평흑색선의 선 주파수 신호가 아니라 임펄스 잡음신호 성분을 통과시키도록 설계된 휠터 (18)과 결합해서만 사용된다. 2개의 백색선들 사이에 흑색 수평선이 발생되지 않기 때문에, 비교기 (30)은 잡음 검출시의 미소한 영향을 배제할 수 있게된다.
비교기 회로로 부터의 출력신호들은 가변입력 신호들이 인가된 일정한 임계신호 VT를 초과할때 "고"논리상태로 된다. 비교기 출력신호들은 3개의 비교기 출력신호들이 동시에 "고"상태로 있을때 접속부(25)에서 "고"출력상태를 만들고 반대의 경우에는 "저"출력상태를 만드는 AND게이트(34)로 인가된다.
AND게이트(34)로 부터의 출력신호는 펄스발생기 (36)으로 인가되는데, 이 발생기 (36)은 예를들어 "저"-대-"고"변화를 통해 입력단자의 신호에 응답하는 선정된 기간과 진폭의 제어신호를 단자(37)에서 발생시킨다. 제어신호는 (점선으로 표시한 바와 같이)직접 또는 (실선으로 표시한 바와같이)AND게이트(27)을 통해 접속부(26)으로 인가되고 스위치(14)를 작동시킴으로써 신호 감산을 취한단. 펄스 발생기 (36)은 예를들어 1 내지 2μsec정도의 기간을 가진 출력펄스를 만드는 재트릭거 가능한 단안정 멀티바이브레이터일 수도 있다.
보조회로(39)은 임펄스 잡음이 합성비디오 신호의 수직 기간내에 검출되지 않는 한 신호 대체를 미리 배제 하도록 제 2도의 검출기회로내에 포함된다. 임펄스 잡음이 수직 브랭킹 기간동안 검출되면, 신호상태는 잡음이 많게되고 대체 스위치는 1이상의 연속 지역/프레임 기간동안 동작하게 된다. 잡음이 특정한 수직 브랭킹 기간동안 검출되지 않으면, 다음에 잡음이 검출되더라도 바로 다음의 지역/프레임내에서 신호가 대체되지 않게된다.
임게 레벨 VT는 오잡음 검출의 허용레벨의 함수이다. 신호가 잡음이 많은 것으로 결정되면, 오검출은 덜 중요하게 되고, 저임계 레벨이 이용될 수 있다. 수직 브랭킹동안 합성비디오 신호는 오검출하는 일이 없이 저잡음 임계값을 인가할 수 있는 일정한 레벨로 있게된다. 그러므로 회로(39)는 일반적으로 신호상태가 잡음이 많은 것으로 결정된 후에만 대체회로가 합성신호의 비디오 성분으로 동작될 수 있기 때문에 저잡음 임계값을 사용할 수 있게된다.
회로(39)은 AND게이트(33)과 재트리거 가능한 단안정 멀티바이브레이터 (원쇼트 회로, 29)로 구성된다. 출력 단자(27)로 부터의 잡음 검출펄스는 AND게이트(33)의 한 입력단자로 인가되고 수직 브랭킹펄스는 단자(35)로부터 게이트(33)의 제 2입력단자로 인가된다. 잡음 펄스가 수직 브랭킹 펄스와 동시에 생기면, AND게이트(33)의 출력전위는 원쇼트회로(29)로 부터의 펄스를 트리거링하는 "저"-대-"고"변화를 하게된다. 원쇼트회로(29)에 의해 발생한 펄스는 기간이 전형적으로 한 비디오 지역/프레임이나 다수의 지역을 포함하도록 확장 될 수도 있다.
원쇼트회로(29)에 의해 생긴 출력펄스는 접속부(37)의 펄스발생기 (36)으로 부터 출력펄스가 AND게이트(27)을 통해 접속부(26)으로 통과하게 하는 AND게이트(27)의 제 2입력으로 인가된다. 그러나, 접속부(31)상의 원쇼트회로(29)의 출력신호가 저 상태로 있을 때마다, AND게이트(27)은 접속부(37)로 부터의 잡음 검출신호가 접속부(26)으로 통과하지 못하게 하므로, 스위치(14)에 의한 신호감산이 배제된다.
회로(39)의 기능은 잡음이 수평브랭킹 기간내에 존재하거나 잡음의 결합물이 단자(35)에서 수직 및 수평 브랭킹 펄스를 간단하게는 논리적으로 "OR"작동시킴으로써 수평 및 수직 브랭킹 기간에서 생길때 AND게이트 (27)이 작동하도록 확장될 수도 있다.
임펄스 잡음 검출 시스템은 선형 지연소자나 샘플된 데이타형 지연소자에 동일하게 응용될 수 있다. 샘풀된 데이터형 지연소자에 관련해서, 샘플링비는 충분한 신호 대역폭을 제공하도록 편리한 주파수로 될 수 있다. 선택된 샘플링 주파수가 선간 화상소자를 오배열시키면, 필요하거나 바람직한 경우에 증가지연단부를 포함하므로써 배열이 이루어질 수 있다. 예를들어, 샘플링비가 3배의 부반송파 주파수에서 실시되면, 선택적인 선상의 화상소자는 180°의 선간 위상차를 나타내기 때문에 60° 또는 46.56nsec만큼 이동된다. 화상소자를 배열하는 한 방법은 1H+46.56nsec의 지연기간을 가진 지연소자(10)과 1H-46.56nsec의 신호지연 기간을 가진 지연소자(12)를 설계하는 것이다. 다른 기술들도 유용하나 이것들은 본 발명의 목적이 아니다. 예를들어 미합중국 특허 제3,946,432호를 참조할것. 3배의 부반송파 샘플링비의 경우에, 화상을 배열하는 것의 실패, 즉 1H선내에 ±46.56nsec지연을 포함하는 것의 실패는 잡음 검출의 효율성 또는 검출오차의 가능성에 심각한 영 향을 미치지 않는다는 것이 경험적으로 결정되어있다.
또한 칼라신호는 선간 색도신호의 180°위상차가 있기때문에 인접 선들로 부터 간단하게 대체될 수가 없다.
이 단점을 극복하는 한 방법은 "칼라 텔레비젼 결합보상"이란 명칭의 미합중국 특허 제4,272,785호에 기술되어 있다.
회로(40)은 접속부(11)의 신호에 잡음이 존재하는 것을 결정하기 위해 유한 시간을 필요로 한다. 결국, 접속부(26)에서의 제어신호가 지연선(12)로 부터의 신호를 대체하도록 생기게 하기 위해서, 접속부(11과 13)과 스위치 (14)사이에 각각 추가 지연선을 포함시켜야 한다. 이 추가지연선은 지연소자(10 및 12)내에 결합될 수 있다.
NTSC 합성 칼라 비디오 신호의 경우에, 최고의 잡음 대 신호비는 신호스펙트럼의 약 1.8 MHZ 주파수 지역에서 생기는 것으로 결정되어있다. 그러므로 이 스펙트럼내의 잡음을 검출하기가 좋다. 잡음 검출용의 이 신호 스펙트럼을 선택하기 위해서, 대역통과휠터 (16,18 및 20)은 3개의 신호단자(9,11 및 13)과 비교회로(40)의 입력사이에 각각 직렬로 접속된다.
이 휠터들은 통과대역을 저레벨 잡음 임펄스로 부터의 충분한 에너지가 검출작동을 하도록 통과하지 못하도록 좁게되어 있지 않다. 경험적으로, 약 1MHZ의 통과대역이 양호한 결과를 만들어, 임계레벨을 선택하면 표시내에 좋지못한 효과를 만드는 모든 임펄스 잡음을 검출할 수 있게 된다.
비디오 피킹회로(42)는 단자(15)에서 신호를 수신하고 명도신호내의 상부 스펙트럼내의, 즉 2MHZ 범위내의 신호 변화 기울기를 증가시킨다. 피킹량은 접속부(44)를 통해 피킹회로(42)에 인가된 P.C 전위에 의해 제어된다. 피킹 제어전위는 스위치 (45)에 의해 고전위와 저전위 중의 한 전위로되도록 선택된다.
스위치 (45)는 접속부(31)상의 원쇼트회로(29)에 의해 발생한(한개 이상의 프레임 기간의)작동 가능펄스에의해 제어된다. 스위치 (45)와 피킹회로(42)사이에 끼인 저항기 R과 캐패시터 C는 접속부(44)상의 제어 전위레벨들 사이의 변화를 저속화시키므로, 화상내에서 눈에 잘띄게 될 수 있는 피킹레벨내의 갑작스런 변화를 방지하게 된다.
제 3도는 지연선(56), 신호감산기 (51), 신호가산기 (53) 및 이득제어증폭기 (52)로 구성된 전압 제어피킹회로의 일예를 도시한 것이다. 지연선(56)과 감산회로(51)은 출력접속부(54)를 갖고 있는 횡 휠터를 형성한다.
접속부(54)내의 신호는 단자(151)에 인가된 현재 또는 실제 시간신호와 접속부(55)의 지연된 신호의 평균신호이다. 횡휠터 출력신호의 진폭은 신호 주파수의 함수이고 지연기간에 의해 결정된다.
특정한 주파수 범위 f에서 비교적 높거나 피크로 되도록 횡휠터 출력신호를 조절하기 위해서, 지연선은 1/(2f)sec의 지연을 만들도록 선택된다. 그러므로, 2MHZ범위에서 피크로되는 접속부(54)상의 출력신호를 만들도록 도시한 횡휠터회로의 경우에, 지연선(56)의 적당한 지연은 약 250nsec이다. 피킹회로내의 횡휠터를 설명하기 위한 미합중국 특허 제4,041,531호를 참조할것.
횡휠터 (51,56)에 의해 피크로 되거나 선택된 신호 주파수 성분은 이득제어 증폭기 (52)내에서 증폭되고 가산기회로(53)에 의해 지연된 신호에 가산된다. 가산기회로(53)은 2MHZ 범위내의 신호의 진폭이 저 및 고주파수 신호에 관련해서 증가되는 단자(43')에서 출력신호를 만든다.
접속부(54)상에서 유용한 신호에 인가된 이득량은 단자(43')에서의 출력신호내에 생기는 신호 피킹레벨을 결정한다. 증폭기 (52)의 이득은 단자(44')에 인가된 이득 또는 피킹 제어전위(또는 전류)에 의해 제어된다.
제 2도의 시스템의 경우에, 피킹 제어전위는 신호가 잡음이 있는지 없는지에 따라 2개의 레벨중 한 레벨로 설정된다. 무-잡음 신호의 경우에, 피킹 제어신호는 접근할 수 있는 조정기구, 즉 제 4도의 전위차계 R3상의, 손잡이에 의해 사용자가 결정한다. 잡음 신호 상태가 검출되면, 단자(44')에 인가된 피킹 제어신호는 보다 적은 피이킹 또는 대등한 디-피킹 또는 감쇠를 만들도록 결정된 프리셋트 전위로 된다. 증폭기 (52)와 같은 이득 제어 증폭기는 예를들어 미합중국 특허 제4,081,836호와 같은 것으로 부터 이 분야에 공지되어 있다.
제 4도는 피킹 제어전위를 발생시키고 제어가능한 피킹회로에 이러한 전위를 선택적으로 인가시키기 위해 제 2도의 회로를 실현시킨 한 특정한 회로를 도시한 것이다. 제 1 피킹 제어전위 V1은 트랜지스터 Q3가 도전상태(포화상태)로 조절될때 접지전위와 공급전위 V+양단에 접속된 저항기 R5와 전위차계 R3의 직렬 결합물에 의해 발생된다. 전압 V1은 R5와 R3가 각각 저항기 R5와 전위차계 R3의 저항값인 경우에 대략(R5/(R5+R3))+V와 같게된다.
이와 마찬가지로, 제 2 피킹제어전위 V2는 트랜지스터 Q2가 도전상태로 조절될때 저항기 R5와 전위차계 R2의 비에 의해서 발생된다. 즉 V2=(R5/(R5+R2))+V로 된다. 제어전위 V1과 V2과 접속부(60)에서 선택적으로 만들어지는데, 이 전위들은 에미터 부하저항기 R4를 가진 트랜지스터 Q4로 구성된 에미터 폴로워 증폭기에 의해 완충되어, 접속부(61)에서 완충된 피킹 제어전위가 생기게 된다. 저항기 R과 캐패시터 C는 Vl과 V2사이의 전위변화를 저속화시키고 반대로 회로가 한 피킹제어 전위로 부터 다른 전위로 스위치될때 출력접속부(44')상에서 발생시키도록 결합된다.
제 4도의 회로는 다음과 같은 방법으로 동작한다. 입력단자(31')는 회로(39, 제 2도)로 부터 작동신호, 즉 기준 또는 논리 "저"전위와 논리"고"전위사이로 되는 쌍 레벨 신호인 원쇼트회로(29)의 출력신호를 수신하도록 접속된다. 단자(31')에 인가된 전위가 "저"이면, 트랜지스터 Q1과 Q2는 도전상태이외로 바이어스되고 전위차계 R2는 회로로부터 효율적으로 제거된다.
트랜지스터 Q1의 콜렉터 (접속부 62)의 전위는 정공급전위 V+와 접속부(62)사이에 접속된 저항기 R1에 의해 비교적 높게 된다. 이것에 의해 트랜지스터 Q2의 콜렉터 전극에 접속된 베이스 전극을 갖고 있는 트랜지스터 Q3는 포화상태의 도전상태로 조절되어, V+와 접지 전위사이에 R5내지 R3직결 접속을 이루고 피킹제어 전위 V1이 발생하게 한다.
단자(31')에 인가된 고전위는 트랜지스터 Q1과 Q2가 도전상태로 되도록 이 트랜지스터들을 조절한다. Q1이 도전상태로 되면, 이 트랜지스터의 콜렉터 전극전위는 낮아져서 트랜지스터 Q3를 도전상태이외로 바이어스시키고 회로로부터 전위차계 R3를 효율적으로 제거시킨다.
트랜지스터 Q2는 도전상태로 되어 정공급원 V+와 접지 접지전위사이에 저항기 R5와 전위차계 R2가 직렬접속되게 한다. 이 모우드에서, 피킹 제어전위 Vl는 접속부(60)상에서 발생된다.

Claims (7)

  1. 합성 비디오 신호를 처리하기 위한 회로 결합장치에 있어서, 상기 합성 비디오 신호에 응답하여 피킹제어신호 입력 단자를 갖는 비디오 신호 피킹신호(42)와, 상기 피킹 등급을 제어하기 위해 상기 입력 단자로 결합된 피킹 제어신호의 제 1소스(V1) 및 제 2소스(V2)와, 상기 합성 비디오 신호의 브랭킹 기간내 임계 레벨 이상의 임펄스 잡음을 검출하고 상기 임펄스 잡음이 검출될때 마다 적어도 비디오 필드 주기 기간을 갖는 또 다른 제어 신호(31)를 발생시키기 위해 상기 합성 비디오 신호에 응답하는 제 1회로 수단(39,40,50)과 적어도 하나의 비디오 필드 주기동안에 피킹 제어 신호의 하나의 소스(V2)를 상기 제어 입력단자로 선택적으로 결합시키기 위해 상기 또 다른 제어신호에 응답하며 피킹 신호의 상기 다른 소스(V1)를 상기 제어 입력단자로 결합시키기 위해 상기 또 다른 제어신호의 부재에 응답하는 제 2회로 수단(48)을 특징으로 하는 합성 비디오 신호 처리회로.
  2. 제 1항의 비디오 신호 처리회로에 있어서, 상기 제 1회로 수단(39,40,50)은, 결함 비디오 신호 세그먼트를 시간이 전진된 또는 지연된 비디오 신호 세그먼트로 대체하기 위해 결함 대체 회로를 포함하며, 결함 검출 회로(39,40,50)는 , 상기 결함대채 회로(14)틀 제어하도록 스위칭 신호(26)를 발생하기 위해 상기 비디오신호내 결함에 응답하며, 상기 비디오 신호 피킹회로(42)는 상기 대체회로(14)의 출력단자에 접속된 입력단자를 갖는 것을 특징으로 하는 비디오 신호 처리회로.
  3. 제 1또는2항에 있어서, 상기 피킹회로(42)가, 상기 신호 대체회로(14)에 접속된 입력단자(15') 및 출력단자(55)를 갖는 신호 지연소자(56)와, 상기 신호 지연소자 입력(15') 및 출력(55) 단자에 각각 접속된 제 1 및 제 2입력 단자를 갖으며 출력단자(54)를 갖는 신호 감산 회로(51)와, 상기 신호 감산회로 출력단자(54)에 접속된 신호 입력단자 및 상기 피킹제어 신호(44')를 인가시키기 위한 이득 제어신호 단자를 갖으며, 출력단자를 갖는 이득 제어증폭기 (52)와, 상기 지연소자(55) 및 상기 증폭기 (57) 출력단자에 각각 접속된 제 1및 제 2입력 단자를 갖으며, 상기 피크된 비디오 신호가 유용하게 되는 출력단자(43')를 갖는 신호 가산회로(53)를 포함하는 것을 특징으로 하는 비디오 신호처리 회로.
  4. 제 1또는2항에 있어서, 상기 제 2회로 수단(48)과 피킹제어 신호의 상기 제(V1) 및 제 2 (V2)소오스가, 공급 전위(+V)와 기준 전위(접지)의 소오스와, 상기 공급 전위(+V)에 접속된 제 1단부를 갖고 있고, 제 2단부를 갖고 있는 제 1저항기 (R5)와, 상기 제 1저항기의 제 2단부에 접속된 각각의 제 1단자를 갖고 있고 각각의 제 2단부를 갖고 있는 제 1 (R2) 및 제 2 (R3)저항 장치와, 상기 또 다른 제어신호가 존재할 때에만 기준전위 (접지)에 상기 제 1저항장치의 제 2단부를 접속시키는 제 1스위치장치 (Q2) 및 상기 또 다른 제어신호가 존재하지 않을 때에만 기준 전위에 상기 제 2저항장치 (R3)의 제 2단부를 접속시키는 제 2스위치장치 (Q3)와, 상기 피킹회로의 상기 제어신호 입력단자에 상기 제 1저항기(R5)와 상기 제 1 (R2) 및 제 2 (R3)저항장치의 상호 접속부를 접속시키기 위한 장치 (Q4,R4,R,C)를 포함하는 것을 특징으로 하는 비디오 신호처리 회로.
  5. 제 4항에 있어서, 상기 피킹회로(42)에 상기 제 1저항기 (R5)와 상기 제 1 (R2) 및 제 2 (R3) 저항장치의 상호 접속부(60)를 접속시키는 상기장치 (Q4,R4,R,C)가, 상기 상호접속부(60)에 접속된 입력단자 및 출력단자(61)를 갖으며, 낮은 출력 임피던스를 갖는 완충증폭기(Q4, R4)와, 상기 완충 증폭기 출력단자(61) 및 상기 피킹회로의 제어신호 입져단자에 각각 접속된 제 1 및 제 2단부를 갖는 제 2저항기 (R)와, 상기 제 2 저항기 (R)의 제 2단부와 고정전위 점 사이에 접속된 캐패시터 (C)를 포함하며, 상기 제 2저항기 (R) 및 상기 캐패시터(C)는, 상기 완충 증폭기 출력단자(61)에서 발생된 전위변화로 인해 상기 피킹 회로의 상기 제어신호 입력단자에서 발생되는 전위변화비를 제한하는 것을 특징으로 하는 비디오 신호 처리회로.
  6. 제 4항에 있어서, 상기 제 1및 제 2스위치 장치가, 상기 또 다른 제어신호(31')를 수사하기 위해 접속된 입력단자(63)를 갖고 출력단자(62)를 갖는 반전 증폭기(Q1)와, 각각의 기본 도전통로를 갖는 각각의 제 1 및 각각의 제 2전극을 갖고, 각각의 제어전극을 갖는 제 1 (Q2) 및 제 2 (Q3)트랜지스터를 포함하며, 상기 제 1((Q2) 및 제 2 (Q3)트랜지스터의 제 1 전극은 각각 상기 제 1및 제 2저항장치의 제 2단부로 접속되고, 상기 제 1 (Q2) 및 제 2 (Q3) 트랜지스터의 제 2전극은 각각 상기 기준 전위 (접지)로 접속되고, 상기 반전 중폭기 (Q1)의 입력 (63) 및 출력 (62)단자에 접속된 그 각각의 제어 전극을 갖는 것을 특징으로 하는 비디오 신호 처리회로.
  7. 제 2항에 있어서, 상기 제 1회로 장치가, 합성 비디오 신호 브랭킹 펄스에 응답하는 제 1입력 (35)과 상기 신호 결함 걸출회로에 응답하는 제 2입력 (37)을 갖으며, 출력단자를 갖는 두개의 입력 논리 AND게이트(33)와, 선정된 진폭 및 기간의 상기 또 다른 제어신호(31)를 발생시키기 위해 상기 논리 AND회로(33)에서 발생하는 전위 변화에 응답하는 단안정 멀티바이브레이터(29)를 포함하는 것을 특징으로 하는 비디오 신호처리 회로.
KR8202758A 1981-06-22 1982-06-21 비디오 디-피킹(de-peaking)회로 Expired KR880001552B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/276,010 US4384306A (en) 1981-06-22 1981-06-22 Variable peaking control circuit
US276010 1994-07-15

Publications (2)

Publication Number Publication Date
KR840001038A KR840001038A (ko) 1984-03-26
KR880001552B1 true KR880001552B1 (ko) 1988-08-20

Family

ID=23054768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8202758A Expired KR880001552B1 (ko) 1981-06-22 1982-06-21 비디오 디-피킹(de-peaking)회로

Country Status (7)

Country Link
US (1) US4384306A (ko)
JP (1) JPS583479A (ko)
KR (1) KR880001552B1 (ko)
DE (1) DE3223249A1 (ko)
FR (1) FR2508265B1 (ko)
GB (1) GB2103048B (ko)
IT (1) IT1152416B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464679A (en) * 1981-07-06 1984-08-07 Rca Corporation Method and apparatus for operating a microprocessor in synchronism with a video signal
US4623924A (en) 1985-02-19 1986-11-18 Rca Corporation Video signal auto peaking circuitry
JP2548117B2 (ja) * 1985-04-24 1996-10-30 松下電器産業株式会社 映像信号処理装置
JPS61257081A (ja) * 1985-05-10 1986-11-14 Matsushita Electric Ind Co Ltd 雑音除去回路
JPH02137595A (ja) * 1988-11-18 1990-05-25 Sony Corp ドロップアウトの検出回路
US5060078A (en) * 1989-07-14 1991-10-22 Mitsubishi Denki Kabushiki Kaisha Video signal processing apparatus having a noise reduction circuit
US5107341A (en) * 1990-04-30 1992-04-21 Thompson Consumer Electronics, Inc. Color television apparatus with picture-in-picture processing and with variable chrominance signal filtering
US5822011A (en) * 1995-09-15 1998-10-13 Thomson Consumer Electronics, Inc. Apparatus for detecting noise in a color video signal
US6002447A (en) * 1996-03-07 1999-12-14 Thomson Consumer Electronics, Inc. Video signal processing apparatus
US7479981B2 (en) * 2005-06-20 2009-01-20 Microsoft Corporation Testing a vertical blanking interval signal
US7683930B2 (en) * 2005-06-20 2010-03-23 Microsoft Corporation Portable vertical blanking interval signal
US7265361B2 (en) * 2005-09-28 2007-09-04 Applied Materials, Inc. Beam blanker driver system and method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2996576A (en) * 1959-02-20 1961-08-15 Ampex Video system with transient and dropout compensation
US4041531A (en) * 1974-07-05 1977-08-09 Rca Corporation Television signal processing apparatus including a transversal equalizer
US3946432A (en) * 1974-10-10 1976-03-23 Cbs Inc. Apparatus for digitally encoding a television signal
US3919714A (en) * 1974-10-21 1975-11-11 Rca Corp Automatic peaking apparatus
US3984631A (en) * 1975-02-24 1976-10-05 Warwick Electronics Inc. Automatic peaking control circuit for low level T.V. signal reception
JPS5224029A (en) * 1975-08-19 1977-02-23 Matsushita Electric Ind Co Ltd Picture quality adjustment circuit
US4090217A (en) * 1976-08-23 1978-05-16 Gte Laboratories Incorporated Automatic sharpness control circuit for a television receiver
CA1083709A (en) * 1976-11-15 1980-08-12 Thomas V. Bolger Signal defect compensator
GB1589476A (en) * 1976-11-15 1981-05-13 Rca Corp Dropout compensator circuit
US4081836A (en) * 1976-11-30 1978-03-28 The Magnavox Company Luminance signal processor for providing signal enhancement
US4189755A (en) * 1978-03-17 1980-02-19 Microdyne Corporation Television receiver threshold extension system by means of signal-to-noise control of bandwidth
JPS5510228A (en) * 1978-07-05 1980-01-24 Nec Corp S/n improving unit for television video signal
US4272785A (en) * 1979-06-01 1981-06-09 Rca Corporation Defect compensation for color television
US4232340A (en) * 1979-06-01 1980-11-04 Rca Corporation Defect compensation for color television
US4263616A (en) * 1979-12-03 1981-04-21 Zenith Radio Corporation Signal peaking method and apparatus

Also Published As

Publication number Publication date
DE3223249C2 (ko) 1991-02-14
GB2103048A (en) 1983-02-09
DE3223249A1 (de) 1982-12-30
US4384306A (en) 1983-05-17
GB2103048B (en) 1985-10-02
JPS583479A (ja) 1983-01-10
KR840001038A (ko) 1984-03-26
IT1152416B (it) 1986-12-31
FR2508265B1 (fr) 1986-12-05
FR2508265A1 (fr) 1982-12-24
JPS6345151B2 (ko) 1988-09-08
IT8221922A0 (it) 1982-06-17

Similar Documents

Publication Publication Date Title
US4179705A (en) Method and apparatus for separation of chrominance and luminance with adaptive comb filtering in a quadrature modulated color television system
CA1216665A (en) Non-linear dynamic coring circuit for video signals
KR880001552B1 (ko) 비디오 디-피킹(de-peaking)회로
CA1140252A (en) Controllable non-linear processing of video signals
US4823190A (en) Apparatus for enhancing contours of television signal
JPS60216675A (ja) デジタル信号処理装置
US4353093A (en) Impulse noise reduction system for TV receivers
JP2952108B2 (ja) 対角線上の空間周波数を除外した全帯域応答を持つ動信号検出回路
JP2869761B2 (ja) ビデオ遷移の増強装置と増強方法
CA1197609A (en) Dynamic coring circuit
US3984865A (en) Transient suppression in television video systems
US4167021A (en) Suppression of chrominance signal contamination of the luminance signal in a video signal processing system
JPH0424910B2 (ko)
US4351003A (en) Automatic video signal peaking control
KR830001851B1 (ko) 칼라텔레비젼용 결함보상회로
US4350995A (en) Self-limiting video signal peaking circuit
US3983576A (en) Apparatus for accentuating amplitude transistions
US5202763A (en) Television receiver with partially by-passed non-linear luminance signal processor
US4276566A (en) Circuit for inhibiting radio frequency interference in a television receiver
JPS6362476A (ja) 信号レベルに依存してノイズを低減する回路
JPS627755B2 (ko)
KR100248482B1 (ko) 영상신호출력회로
CA1185355A (en) Frequency selective dc coupled video signal control system insensitive to video signal dc components
CA2039782C (en) Apparatus for correcting distorted sync in a composite video signal
KR930008692Y1 (ko) 지연평균필터를 이용한 영상신호 잡음감소회로

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20000708

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20010821

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20010821