KR840001038A

KR840001038A - 비디오 디-피킹(de-peaking) 회로

Info

Publication number: KR840001038A
Application number: KR1019820002758A
Authority: KR
Inventors: 취이-슁 리우 프랭크
Original assignee: 글렌 에이취 브르스틀; 알. 씨. 에이. 코포레이션
Priority date: 1981-06-22
Filing date: 1982-06-21
Publication date: 1984-03-26
Also published as: US4384306A; FR2508265A1; JPS583479A; GB2103048A; IT1152416B; KR880001552B1; FR2508265B1; IT8221922A0; DE3223249C2; DE3223249A1; JPS6345151B2; GB2103048B

Abstract

내용 없음

Description

비디오 디-피킹(de-peaking) 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 표시된 화상내에 재생된 연속적인 TV선내의 화상점의 공간관계를 도시한 그래프도. 제2도는 본 발명을 사용한 비디오 신호 대용회로 및 피킹회로의 계통도. 제3도는 전압 제어 비디오 신호 피킹회로의 개략 계통도. 제4도는 제2도 및 제3도의 피킹회로에 2개의 제어신호중의 한 신호를 선택적으로 발생시키어 인가하기 위한 개략계통도.

Claims

합성 비디오신호를 처리하기 위한 회로 결합장치에 있어서, 선택된 비디오 지역동안 상기 비디오 신호(15)를 선택적으로 피킹하기 위해 상기 비디오 신호(15)와 피킹 제어신호(44)에 응답하는 비디오 신호 피킹회로, 상기 피킹회로(42)에 2개의 피킹 제어신호중의 한 신호(44)를 발생시키어 선택적으로 인가시키기 위해 작동신호(31)에 응답하는 제1 회로장치(48) 및 상기 비디오 신호(9)의 브랭킹 기간내에 임펄스 잡음을 검출하고 상기 임펄스 잡음이 검출될 때마다 최소한 비디오 지역기간을 갖고있는 작동신호(31)을 발생시키기 위해 상기 피킹회로에 인가되기 전에 상기 비디오 신호에 응답하는 장치(39,40,50)을 특징으로 하는 합성 비디오 신호 처리회로 결합장치.
결함 비디오 신호(11)을 일체 신호 세그먼트에 의해 지연되거나 전진된 비디오 신호로 대체하여 결합-해제 비디오 신호(15)를 발생시키기 위한 회로(14)와 상기 신호 대체회로를 동작적으로 제어하기 위한 신호 결함 검출회로(40,50)을 포함하고 있는 형태의 비디오 신호처리 회로에 있어서, 상기 신호 대체회로(14)로 부터 상기 결함-해제 비디오 신호(15)를 인가하기 위해 접속되고 비디오신호(15)에 인가된 피킹량을 설정하기 위해 피킹 제어신호(44)에 응답하는 비디오 신호피킹회로(42), 상기 피킹회로(42)에 2개의 피킹 제어 신호중의 한 신호(44)를 발생시키어 선택적으로 인가하기 위해 작동신호에 응답하는 제1 회로장치(48) 및 상기 비디오 신호(9)의 브랭킹 기간동안 신호 결함에 검출될 때 최소한 한 비디오 지역기간으로 된 상기 작동신호(31)을 발생시키기 위해 비디오 신호 브랭킹 신호(35)에 응답하고 상기 신호 결함 검출회로(40,50)에 응답하는 제2 회로장치(39)를 특징으로 하는 비디오 신호 처리회로.
제2항에 있어서, 상기 피킹회로(42)가 상기 신호 대체회로(14)에 접속된 입력단자(15')와 출력단자(55)를 갖고 있는 신호 지연소자(56), 신호 지연소자의 입력(15') 및 출력(55)단자에 각각 접속된 제1 및 제2 입력단자와 출력단자(54)를 갖고 있는 신호 감산회로(51), 상기 신호 감산회로 출력단자에 접속된 신호입력단자와 상기 피킹 제어신호를 인가하기 위한 이득 제어신호단자와 출력단자를 갖고 있는 이득 제어 증폭기(52) 및 상기 지연소자(55)와 상기 증폭기(57) 출력단자에 각각 접속된 제1 및 제2 입력단자와 상기 피크된 비디오 신호가 유용하게 되는 출력단자(43)을 갖고 있는 신호 가산회로(53)으로 구성된 것을 특징으로 하는 비디오 신호 처리회로.
제1항 또는 제2항에 있어서, 상기 제1회로 장치가, 공급전위(+V)와 기준전위(접지)의 소오스, 상기 공급전위(+V)에 접속된 제1 단부를 갖고있고 제2 단부를 갖고있는 제1 저항기(R₅), 상기 제1 저항기의 제2 단부에 접속된 각각의 제1 단자를 갖고 있고 각각의 제2 단부를 갖고 있는 제1(R₂) 및 제2(R₃) 저항장치, 작동신호가 존재할 때에만 기준전위(접지)에 상기 제1 저항장치의 제2 단부를 접속시키는 제1 스위치 장치(Q₂)와 상기 작동신호가 존재하지 않을 때에만 기준전위에 상기 제2 저항장치(R₃)의 제2단부를 접속시키는 제2 스위치장치(Q₃) 및 상기 제1 회로 장치의 출력단자(44')에 제1 저항기(R₅)와 제1(R₂) 및 제2(R₃) 저항 장치의 상호 접속부를 접속시키기 위한 장치로 구성된 것을 특징으로 하는 비디오 신호 처리회로.
제4항에 있어서, 상기 제1회로장치 출력단자(44')에 제1 저항기(R₅)와 제1(R₂) 및 제2(R₃) 저항장치의 상호접속부(60)을 접속시키는 상기 장치(Q₄,R₄,R,O)가 상기 상호 접속부(60)에 접속된 입력단자를 갖고 있고 출력단자(61)을 갖고 있으며 저출력임피던스를 갖고 있는 완충 증폭기(Q₄,R₄), 완충증폭기 출력단자(61)과 제1 회로장치 출력단자(44')에 각각 접속된 제1 및 제2 단부를 갖고 있는 제2 저항기 (R), 및 제2저항기 (R)의 제2 단부와 고정 전위점 사이에 접속되어 상기 완충증폭기 출력단자(61)에서 생긴 전위변화로 인해 상기 제1 회로장치 출력단자(44')에 서 생기는 전위변화비를 상기 제2 저항기(R)과 함께 제한시키는 캐패시터(C)로 구성된 것을 특징으로 하는 비디오 신호 처리회로.
제4항에 있어서, 상기 제1 및 제2 스위치 장치가, 상기 작동신호(31')를 수신하기 위해 접속된 입력 단자(63)을 갖고 있고 출력단자를 갖고있는 반전 증폭기(Q₁) 및 각각의 기본 도전통로를 가진 각각의 제1 및 제2 전극을 갖고 있고 각각의 제어전극을 갖고 있으며 제1 전극들은 각각 제1(R₂) 및 제2(R₃) 저항장치의 제2 단부에 접속되고 제2 전극들은 각각 기준전위(접지)에 접속되며 각각의 제어전극들은 상기 반전 증폭기(Q₁)의 입력(63) 및 출력(62)단자에 접속된 상기 제1(Q₂) 및 제2(Q₃) 트랜지스터로 구성된 것을 특징으로 하는 비디오 신호 처리회로.
제3항에 있어서, 상기 제2회로 장치가, 합성 비디오 신호 브랭킹 펄스에 응답하는 제1 입력(35)를 갖고 있고 상기 신호결합 검출회로에 응답하는 제2 입력(37)을 갖고 있으며 출력단자를 갖고있는 2개의 입력논리 AND 게이트(33), 및 선정된 진폭 및 기간의 작동 신호(31)을 발생시키기 위해 상기 논리 AND 게이트의 출력단자에서 생기는 전위변화에 응답하는 단안정 멀티바이브레이터(29)로 구성된 것을 특징으로 하는 비디오 신호 처리회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.