KR880001439B1 - 반도체 소자의 매몰층 제조방법 - Google Patents

반도체 소자의 매몰층 제조방법 Download PDF

Info

Publication number
KR880001439B1
KR880001439B1 KR1019850008884A KR850008884A KR880001439B1 KR 880001439 B1 KR880001439 B1 KR 880001439B1 KR 1019850008884 A KR1019850008884 A KR 1019850008884A KR 850008884 A KR850008884 A KR 850008884A KR 880001439 B1 KR880001439 B1 KR 880001439B1
Authority
KR
South Korea
Prior art keywords
layer
buried layer
arsenic
etched
silicon substrate
Prior art date
Application number
KR1019850008884A
Other languages
English (en)
Other versions
KR870005446A (ko
Inventor
박명덕
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR1019850008884A priority Critical patent/KR880001439B1/ko
Publication of KR870005446A publication Critical patent/KR870005446A/ko
Application granted granted Critical
Publication of KR880001439B1 publication Critical patent/KR880001439B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

내용 없음.

Description

반도체 소자의 매몰층 제조방법
제1도는 종래의 매몰층 제조과정을 보인 공정도.
제2도는 본 발명에 의한 매몰층 제조과정을 보인 공정도.
본 발명은 바이폴러(bipolar)반도체 소자에 있어서, 실리콘 기판상에 제작되는 트랜지스터의 콜렉터 저항등을 감소시키기 위하여 실리콘기판과 콜렉터 사이에 형성하는 매몰층(byuried layer)에 관한 것으로, 특히 실리콘기판의 표면에 오염물질이 없게 한 반도체 소자의 매몰층 제조방법에 관한 것이다.
종래에는 제1(a)도에 도시한 바와 같이 실리콘기판(1)에 산화막(2)을 성장시킨 후 그 산화막(2)을 선택 식각하여실리콘 기판(1)의 일정부위만을 노출시키고, 제2(b)도에 도시한 바와 같이 비소를 도포하여 비소막(3)을 형성하며, 이때 실리콘기판(1)의 노출된 부위에는 제1(c)도에 도시한 바와 같이 비소가 확산되어 비소확산층(4)이 형성된다.
이와 같이 하여 비소확산층(4)이 형성되면, 제1(d)도에 도시한 바와 같이 비소층(3)을 제거하고, 제1(e)도에 도시한 바와 같이 산소분위기에서 드라이브인(Drive-in)공정을 수행하여 비소 확산층(4)의 상부에 산화막(5)을 형성함과 아울러 비소확산층(4)을 좀더 확산시켜 매몰층(6)을 형성하며, 다음의 공정을 수행하기 위하여 산화막식각 공정으로 산화막(2)(5)을 식각하였다.
그러나, 이와 같은 종래의 매몰층 제조방법은 매몰층 제조공정의 다음 공정인 격리층 마스크(mask)정렬 공정시 매몰층 정령키이(key)의 윤곽이 뚜렷하게 보이기 위하여 드라이브인 공정을 산소분위기에서 수행해야 되므로 드라이브인 공정시 산화물(5)이 성장되면서 실리콘기판(1)의 표면에 계속 남아 있어 다음 공정을 수행하는데 많은 지장을 초래함은 물론 제조된 반도체 소자는 오염물지에 의해 그 동작이 불안정하게 도는 등 여러가지의 결함 및 문제점이 있었다.
본 발명은 이와 같은 종래의 결함 및 문제점을 해결하기 위하여, 실리콘 기판에 요홈을 형성하여 격리층 마스크 정렬 공정시 매몰층 정렬키이의 윤곽이 보이게 하는 별도의 산화막 성장 공정을 추가함으로써 드라이브인 공정을 실리콘기판의 표면에 오염물질이 생기지 않는 질소 및 산소 분위기에서 수행할 수 있게 창안한 것으로, 이를 첨부된 제2도의 도면에 의하여 상세히 설명하면 다음과 같다.
제2(a)도에 도시한 바와 같이 실리콘기판(11)에 성장한 산화막(12)을 선택 식각한 후 제2(b)도에 도시한 바와 같이 산소 분위기에서 그 선택식각한 부위에 약 2000-3000Å정도의 산화막(13)을 성장하고, 이때 실리콘기판(11)의 노출된 부위도 약간 산화되어 산화막(13)의 전체 두께의 약 45%인 900-1300Å의 산화막(13)이 실리콘기판(11)의 표면에 형성되며, 제2(c)도에 도시한 바와 같이 산화막(13)을 식각하면, 실리콘기판(11)에 요홈(14)이 형성된다.
그리고 제2(d)도에 도시한 바와 같이 비소를 도포하여 비소층(150를 형성함과 아울러 제2도(e)에 도시한 바와 같이 실리콘기판(11)내에 비소확산층(16)을 형성하고, 제2(f)도에 도시한 바와 같이 비소층(15)을 제거하여, 제2(f)도에 도시한 바와 같이 질소 및 산소 분위기에서 드라이브인 공정을 수행하여 산화막(17) 및 매몰층(18)을 형성한 후 다음의 공정을 수행하기 위하여 산화막(12)(17)을 제거한다.
이와 같이 제조되는 본 발명은 드라이브인 공정을 오염물질이 생기지 않는 질소 및 산소 분위기에서 수행하므로 종래의 산소 분위기에서 드라이브인 공정을 수행하는 것과는 달리 산화물 식각 공정으로 산화물(12)(17)을 식각하면, 실리콘기판(11)의 표면에 아무런 오염물질도 남아있지 않으므로 다음의 공정수행시 아무런 지장도 초래하지 않음은 물론 제조된 반도체 소자가 원활하게 동작하고, 또한 다음의 공정인 격리층 마스크 정렬공정시 실리콘기판(11)에 형성된 약 900-1300Å깊이의 요홈(140에 의하여 입사되는 빛의 반사각도가 달라 매몰층 정렬키이의 내부와 외부의 경계면 윤곽이 뚜렷이 보이게 되므로 격리층 마스크 정렬공정이 매우 용이하게 되는 효과가 있다.

Claims (1)

  1. 실리콘기판에 성장된 산화막을 선택식각하고, 비소를 도포한 후 드라이브인 공정을 수행하는 매몰층 제조방법에 있어서, 선택식각한 실리콘기판을 산소분위기에서 산화ㄱ시켜 그 선택 식각된 부위에 약 2000-3000Å의 산화막을 성장하고, 그 성장된 산화막을 식각하여 비소를 도포한 후 질소 및 산소 분위기에서 드라이브인 공정을 수행함을 특징으로 하는 반도체 소자의 매몰층 제조방법.
KR1019850008884A 1985-11-28 1985-11-28 반도체 소자의 매몰층 제조방법 KR880001439B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019850008884A KR880001439B1 (ko) 1985-11-28 1985-11-28 반도체 소자의 매몰층 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019850008884A KR880001439B1 (ko) 1985-11-28 1985-11-28 반도체 소자의 매몰층 제조방법

Publications (2)

Publication Number Publication Date
KR870005446A KR870005446A (ko) 1987-06-09
KR880001439B1 true KR880001439B1 (ko) 1988-08-08

Family

ID=19243859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850008884A KR880001439B1 (ko) 1985-11-28 1985-11-28 반도체 소자의 매몰층 제조방법

Country Status (1)

Country Link
KR (1) KR880001439B1 (ko)

Also Published As

Publication number Publication date
KR870005446A (ko) 1987-06-09

Similar Documents

Publication Publication Date Title
US4305760A (en) Polysilicon-to-substrate contact processing
GB1481196A (en) Semiconductor processing
US4497108A (en) Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region
US4088516A (en) Method of manufacturing a semiconductor device
US4125427A (en) Method of processing a semiconductor
KR880001439B1 (ko) 반도체 소자의 매몰층 제조방법
GB1218676A (en) Method of manufacturing semiconductor components
JPS63207177A (ja) 半導体装置の製造方法
US5679586A (en) Composite mask process for semiconductor fabrication
US4271423A (en) V-groove semiconductor device with buried channel stop
US3783046A (en) Method of making a high-speed shallow junction semiconductor device
KR100265988B1 (ko) 스택셀 디램 제조방법
GB2072945A (en) Fabricating semiconductor devices
JPS6428962A (en) Semiconductor device and manufacture thereof
KR100253268B1 (ko) 반도체 소자 절연방법
JPS5495186A (en) Production of compound semiconductor device
KR940001258B1 (ko) BiCMOS소자의 제조방법
JPH0228929A (ja) 多結晶シリコンの乾式エッチングを利用したlocos方法
KR920001034B1 (ko) 2중 절연층구조를 갖는 반도체장치 및 제조방법
JPS57190348A (en) Manufacture of bipolar semiconductor device
JPS5660015A (en) Manufacture of semiconductor device
JPS6241418B2 (ko)
KR920013662A (ko) 다양한 로컬폴리 산화물을 이용한 격리의 제조방법
KR920007181A (ko) 앤-모스 ldd트랜지스터의 제조방법
JPS6453455A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020716

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee