KR880001254Y1 - 디지탈 데이타 신호의 재생회로 - Google Patents

Abstract

내용 없음.

Description

디지탈 데이타 신호의 재생회로

제1도는 본 고안의 회로도.

제2도는 본 고안 회로도의 각부 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 쉬프트 레지스터 MS : 단안정 멀티 바이브레이터

2 : 디멀티플렉서 3 : 카운터1

4 : 카운터2 5 : 램1

6 : 멀티플렉서1 7 : 멀티플렉서2

8 : 램2 9 : 카운터3

11 : 멀티플렉서3

본 고안의 디지탈 데이타 신호의 재생회로에 관한 것이다. 테이프 및 디스크부터 디지탈 신호를 재생시킬 때에는 테이프 텐션이나 헤드의 접속 여부에 따라 지터(Jitter)잡음이 발생하게 되고 기록할때의 클럭신호와 동일한 펄스로 재생할때에는 지터 잡음에 의하여 원 데이타 상태 신호를 재생 하기가 어려운 것이었다.

따라서 PE(PHASE ENCODING)변조 방식을 사용하여 데이타 자체가 클럭 성분을 포함하도록 변조 함으로써 데이타 상태 신호로부터 클럭을 추출하기에 편리한 방법들이 알려졌으나 불규칙적으로 클럭 성분을 포함하고 있는 변조 방식인 경우에는 에러가 발생되는 주원인이 되는 것이었다.

본 고안의 목적은 디지탈 신호 재생기에 데이타 신호에 따라서 데이타 클럭(CK)이 발생되도록 함으로써 데이타이 손실 및 에러가 되는 주원인을 제거시키며 메모리용 램에 기록시 데이타 클럭에 의하여 저장되도록 하고 시스템 클럭에 의하여 램에 저장된 신호를 멀티플럭서를 통하여 출력되도록 함으로써 사용주파수를 낮추고 정확한 데이타를 얻을 수 있는 디지탈 데이타 신호의 재생회로를 제공하고자 하는 것으로 데이타 상태 신호로 단안정 멀티 바이브 레이터를 구동시켜 카운더에서 데이타 클럭 신호를 인출시키고 카운터에 의하여 제어되는 멀티 플럭서는 램1, 2를 교호로 구동하게 구성시켜 된것이다.

이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.

제1도는 본 고안의 회로도로서 데이타 상태 신호(DA)가 단안정 멀티 바이브 레이터(MS)에 인가되도록 구성하여 카운터1(3)에 리셋트 상태 신호를 인가시켜 데이타 클럭(CK)이 발생되도록 클럭발생부(10)를 구성시키고 그 데이타 클럭(CK)에 의하여 쉬프트 레지스터(1)에 인가되는 데이타 상태 신호를 디멀티플렉서(2)에 인가되게 구성한후 데이타 클럭(CK)으로 구동하는 카운터2(4)와 시스템 클럭(SCK)에 의하여 구동되는 카운터3(9)상태 신호로서 멀티플렉서1, 2(6)(7)를 제어하여 램1, 2(5)(8)에 데이타 신호를 기록(저장)및 저장된 데이타 신호를 교호를 출력시키도록 데이타 전송회로(20)를 구성시킨 후 램1, 2(5)(8)의 출력이 멀티플렉서3(11)를 통하여 출력되도록 구성시킨 것이다.

이와 같이 구성된 본 고안을 제2도의 파형도에 의하여 상세히 설명하면 다음과 같다.

헤드로부터 재생된 데이타 신호(DA)가 인가되면 쉬프트레지스터(1)와 단안정 멀티 바이브레이터(MS)에 인가되고 메인 회로로부터 인가되는 주출력신호(MCK)가 카운터1(3)에 인가되게 된다.

따라서 데이타 상태 신호가 인가될때마다 단안정 멀티바이브 레이터(MS)에서 카운터1(3)를 리셋트 시키므로 카운터1(3)의 데이타클럭(CK)는 데이타 신호(DA)가 저전위 상태가 되는 순간 고전위의 클럭이 제2도와 같이 나타나게 되는 것으로 항상 데이타 신호로부터 지터 잡음 및 주기에 영향을 전혀 받지 않은 데이타 클럭(CK)을 얻을 수가 있는 것이다.

그리고 이 데이타 클럭(CK)이 쉬프트 레지스터(1)에 인가될때마다 데이타 상태 신호(DA)가 쉬프트 레지스터(1)에 인가되어 비트의 데이타가 인가되면 디멀티플렉서(2)를 통하여 램1(5)에 저장하게 되는 것으로 이때에 램1(5)의 어드레스 지정은 데이타 클럭(CK)에 구동되는 카운터2(4)의 상태신호에 의하여 출력이 결정되는 것이며 카운터2(4)는 각기 비트수가 상이한(n≠m)데이타 신호를 전송시키기 위하여 사용한다.

즉, 카운터2(4)의 상태 신호는 멀티플렉서1, 2(6)(7)를 제어하여 교호로 램1, 2(5)(8)에 저장하게 되며 시스템클럭(SCK)에 의하여 멀티플렉서1, 2(6)(7)를 제어하여 램1, 2(5)(8)에 저장된 상태 신호를 출력시켜 멀티플렉서3(11)를 통하여 데이타 상태 신호를 인출시킬 수가 있어 원 데이타 신호와 동일한 신호를 얻을 수가 있는 것이다.

이를 제2도에서 설명하면 디멀티플렉서(2)의 출력은 교호로 동작되어 램1(5)에 저장된 신호가 멀티플렉서3(11)로 출력되는 리드(READ)시 램2(8)에 기록(저장)하게 되며 램1(5)에 기록시 램2(8)에 저장되는 반복적인 동작을 수행하며 이상태 신호의 제어는 멀티플렉서1, 2(6)(7)에 의하여 행하여 지는 것으로 직렬전송된 데이타를 병렬로 처리할 수가 있어 사용 주파수를 낮출 수 있는 효과가 있는 것이다.

이상에서와 같이 본 고안은 각각의 데이타 상태 신호의 비트에서 이를 데이타 클럭으로 추출시켜 사용할 수가 있으므로 지터 현상시에도 정확한 데이타를 인출시킬 수가 있으며 직렬로 전속된 데이타 신호로 병렬로 처리하며 메모리 램을 교호로 사용하여 전송함으로써 각 트랙간의 위상차를 없앨수가 있는 디지탈 데이타 신호의 재생회로를 제공할 수가 있는 것이다.

Claims (1)

1. 데이타 상태 신호(DA)로 단안정 멀티 바이브레이터(MS)를 구동시켜 카운터1(3)에서 데이타 클럭(CK)신호를 인출시킬수 있도록 구성한후 카운터2, 3(4)(9)에 의하여 멀티플렉서1, 2(6)(7)를 교호 구동시켜 램 1, 2(5)(8)에 저장 및 저장된 데이타 신호가 출력하도록 구성시켜 멀티 플렉서3(11)로 재생된 데이타 신호를 인출 하도록 구성시킨 디지탈 데이타 신호의 재생회로.