KR880000847A - 동기 신호 극성 안정화 회로 - Google Patents
동기 신호 극성 안정화 회로 Download PDFInfo
- Publication number
- KR880000847A KR880000847A KR1019860005057A KR860005057A KR880000847A KR 880000847 A KR880000847 A KR 880000847A KR 1019860005057 A KR1019860005057 A KR 1019860005057A KR 860005057 A KR860005057 A KR 860005057A KR 880000847 A KR880000847 A KR 880000847A
- Authority
- KR
- South Korea
- Prior art keywords
- stabilization circuit
- sync signal
- signal polarity
- signal
- polarity stabilization
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronizing For Television (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 회로도. 제2도는 본 발명의 다른 실시도. 제3도는 본 발명의 실시에 따른 작용 설명도.
Claims (1)
- 컴퓨터에서의 입력 신호가 정극성 신호나 부극성 신호에 관계없이 베타논리 오어게이트 및 적분회로에 의해 디스플레이의 동기 신호 극성은 항상 일정한 출력 신호를 얻을 수 있도록 하는 것을 특징으로 하는 동기 신호 극성 안정화 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019860005057A KR890003480B1 (ko) | 1986-06-24 | 1986-06-24 | 동기신호 극성 안정화 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019860005057A KR890003480B1 (ko) | 1986-06-24 | 1986-06-24 | 동기신호 극성 안정화 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880000847A true KR880000847A (ko) | 1988-03-29 |
| KR890003480B1 KR890003480B1 (ko) | 1989-09-22 |
Family
ID=19250686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019860005057A KR890003480B1 (ko) | 1986-06-24 | 1986-06-24 | 동기신호 극성 안정화 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890003480B1 (ko) |
-
1986
- 1986-06-24 KR KR1019860005057A patent/KR890003480B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890003480B1 (ko) | 1989-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880002383A (ko) | 영상 표시장치 | |
| KR910007262A (ko) | 플립플롭회로 | |
| KR830009695A (ko) | 중재회로 | |
| KR910011013A (ko) | 영상 자막기의 녹화제어시스템 | |
| KR920009078A (ko) | 이중전압원 인터페이스회로 | |
| KR860002825A (ko) | 동기 버퍼 회로 | |
| KR880001131A (ko) | 출력버퍼회로 | |
| KR850006802A (ko) | 데이터 전송 장치 | |
| KR880000847A (ko) | 동기 신호 극성 안정화 회로 | |
| KR880002319A (ko) | 게인 제어 앰프 | |
| KR880000961A (ko) | 영상 기억장치 | |
| KR910009107A (ko) | 색신호 인핸서 | |
| KR900016857A (ko) | 클리어 블루회로 | |
| KR890007565A (ko) | 비데오 시스템의 동기 보호회로 | |
| KR910012919A (ko) | 주(main) CPU 감시장치 | |
| KR910003651A (ko) | 사용 가능한 기능키 표시회로 | |
| KR920001842A (ko) | 파워 온 리세트회로 | |
| KR890010690A (ko) | 전 가산기를 이용한 승수회로 | |
| KR910015120A (ko) | 논리소자의 내부지연 특성을 이용한 클럭추출회로 | |
| KR870005392A (ko) | 주종(主從) 래치회로 | |
| KR920001208A (ko) | 입력펄스의 에지 검출회로 | |
| KR880008644A (ko) | 터미널의 페이지 및 라인 절환회로 | |
| KR890011382A (ko) | 비디오 수평신호 발생회로 | |
| KR870006558A (ko) | 디지탈오디오의 블럭싱크파괴시 복구회로 | |
| KR930020843A (ko) | 클럭신호 선택회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20000901 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |