KR880000504B1 - 고속 주파수 변이 통신장치 - Google Patents

고속 주파수 변이 통신장치 Download PDF

Info

Publication number
KR880000504B1
KR880000504B1 KR1019850002294A KR850002294A KR880000504B1 KR 880000504 B1 KR880000504 B1 KR 880000504B1 KR 1019850002294 A KR1019850002294 A KR 1019850002294A KR 850002294 A KR850002294 A KR 850002294A KR 880000504 B1 KR880000504 B1 KR 880000504B1
Authority
KR
South Korea
Prior art keywords
signal
data
transmission
frequency
mark
Prior art date
Application number
KR1019850002294A
Other languages
English (en)
Other versions
KR860008497A (ko
Inventor
강두철
Original Assignee
금성통신 주식회사
이재연 · 하인츠 디터 케루트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성통신 주식회사, 이재연 · 하인츠 디터 케루트 filed Critical 금성통신 주식회사
Priority to KR1019850002294A priority Critical patent/KR880000504B1/ko
Publication of KR860008497A publication Critical patent/KR860008497A/ko
Application granted granted Critical
Publication of KR880000504B1 publication Critical patent/KR880000504B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음.

Description

고속 주파수 변이 통신장치
제1도는 본 발명 고속 주파수 변이 통신장치 송신부의 블록도.
제2도는 본 발명 고속 주파수 변이 통신장치 수신부의 블록도.
제3도는 제1도 송신부의 출력파형 예시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 수정발진기 2 : 마크/스페이스 분할기
3 : 송신요청/송신 가능 신호 지연회로
4 : 링 카운터 5 : 디지탈/아날로그 변환기
6 : 전류 증폭기 7 : 대역여파기
8 : PLL회로 8a : 위상 비교기
8b : 저역 여파기 8c : 전압제어발진기
9 : 반송파 검출회로 10 : 데이타 여파기
11 : 피크치 검출기 12 : 스케일러
13 : 비교기
본 발명은 컴퓨터 또는 프로세서 간에 데이타를 전송하는 통신장치에 있어서, 온도 및 습도 등의 변화에 무관하게 고속 데이터 통신을 가능하게 한 고속 주파수 변이 통신장치에 관한 것이다.
종래의 주파수 변이 방식을 이용한 통신장치에 있어서는 그의 송신부가 아날로그 발진기로 구성되어 그의 송신데이타 주파수가 온도, 습도 등의 영향을 받아 변화되므로 수시로 송신 데이타 주파수를 조정 해야 하고, 그의 수신부 역시 리미터 및 판별기로 구성되어 수신 데이타가 점유하는 주파수 대역이 너무 커지고 복조시간이 많이 걸리게 되어 1200bps 이상 데이타 통신에는 적용할 수 없는 결점이 있었다.
본 발명은 이러한 점을 감안하여 창안한 것으로, 송신부를 디지탈 발진기 및 마크/스페이스(M/S) 분할기, 링 카운터 등으로 구성하여 온도, 습도 등의 변화에 무관하게 일정 주파수의 데이타를 전송할 수 있게 하고, 수신부를 PLL(Phase Locked Loop) 회로 등으로 구성하여 수신 데이타 복조시간이 빠르게 함으로써 9600bps 고속통화도 가능하게 한 것이다.
이를 첨부된 도면에 의하여 보다 상세히 설명하면 다음과 같다.
제1도는 본 발명 통신장치 송신부의 계통도로서, 이에 도시한 바와 같이 마크/스페이스 분할기(2)에 클럭신호를 인가하는 수정 발진기(1)와, 송신요청 신호 단자(RTS)에 인가되는 송신요청 신호를 일정시간 지연시킨 후 프로세서의 송신가능 신호단자(CTS)에 송신가능 신호를 출력하는 송신요청/송신가능 신호 지연회로(3)와, 송신요청 신호단자(RTS) 및 송신 데이타 단자(TXD)에 접속되어 상기 수정 발진기(1)의 클릭신호에 의해 송신 데이타 단자(TXD)에 인가된 송신 데이타를 마크와 스페이스로 분할하여 출력하는 마크/스페이스 분할기(2)와, 상기 마크/스페이스 분할기(2)의 출력신호를 디지탈 신호로 변이 계수하여 출력하는 링 카운터(4)와, 상기 링 카운터(4)의 출력신호를 아날로그 신호로 변환하는 디지탈/아날로그 변환기(5)와, 상기 디지탈/아날로그 변환기(5)의 출력신호를 증폭하는 전류 증폭기(6)로 송신부를 구성한 것이고, 제2도는 본 발명 통신장치 수신부의 계통도로서, 이에 도시한 바와 같이 상기 송신부의 전류 증폭기(6)에서 출력된 송신 신호를 여파하는 대역 여파기(7)와, 위상 비교기(8a) 및 저역 여파기(8b), 전압 제어 발진기(8c)로 구성되어 상기 대역 여파기(7)의 출력신호 주파수와 일치하게 데이타 신호를 재생하는 PLL 회로(8)와, 상기 대역 여파기(7) 및 PLL 회로(8)의 전압 제어 발진기(8c)의 출력신호에서 반송파를 검출하는 반송파 검출회로(9)와, 상기 PLL 회로(8)의 출력신호를 여파하는 데이타 여파기(10)와, 상기 데이타 여파기(10)의 출력신호에서 피크치를 검출하는 피크치 검출기(11)와, 상기 피크치 검출기(11)의 출력신호를 기준전압과 비교하는 스케일러(12)와, 상기 데이타 여파기(10)의 출력신호를 스케일러(12)의 출력신호와 비교하여 수신 데이타 신호를 출력하는 비교기(13)로 수신부를 구성한 것으로, 이와 같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.
수정발진기(1)가 구동되어 마크/스페이스 분할기(2)에 클럭신호가 인가된 상태에서 송신 요청 신호 단자(RTS)에 송신 요청 신호가 인가되면 마크/스페이스 분할기(2)의 출력단자에는 일정신호가 출력되고, 이 일정신호는 링 카운터(4) 및 디지탈/아날로그 변환기(5)에 전류증폭기(6)를 통하여 수신부의 대역 여파기(7)에 인가되므로 반송파 검출회로(9)에서 반송파가 검출되어 프로세서의 반송파 검출단자(CD)에 인가 된다. 이와같이 프로세서의 반송파 검출단자(CD)에 반송파가 인가되면 프로세서는 송신부에서 송신 요청 신호가 송신되었음을 감지하여 송신부의 송신 데이타를 수신할 상태로 된다.
또한 이때 송신 요청 신호단자(RTS)에 인가된 송신 요청 신호는 송신 요청/송신가능 신호 지연회로(3)에서 일정시간 지연된 후 프로세서의 송신가능 신호단자(CTS)에 인가된다.
여기서, 송신요청 신호가 인가된 일정시간 후에 송신 가능 신호가 인가되게 하는 것은 그 지연시간 동안에 수신부를 수신 가능 상태로 만들기 위해서이다.
상기와 같이 송신 요청 신호가 인가된 일정시간 후에 프로세서의 송신 가능 신호단자(CTS)에 송신 가능 신호가 인가되면, 이때 비로소 송신 데이타 단자(TXD)에 송신데이타가 인가되어 마크/스페이스 분할기(2)에 입력되고, 이에 따라 송신 데이타는 마크/스페이스 분할기(2)에서 수정발진기(1)의 클럭신호에 의해 마크와 스페이스로 분할되어 출력되고, 그 마크와 스페이스로 분할된 송신 데이타는 링 카운터(4)에서 디지탈 변이 계수되며, 이와 같이 링 카운터(4)에서 디지탈 신호로 주파수 변이된 송신 데이타는 디지탈/아날로그 변환기(5)에서 제3도에 일예로 도시한 바와 같이 아날로그 신호로 합산 변환되어, 그 신호는 원거리에 설치된 수신부에 충분히 전송될 수 있게 전류 증폭기(6)에서 증폭되어 전송 선로에 인가된다.
이와 같이 전송선로에 인가된 송신 데이타의 아날로그 신호는 수신부의 대역 여파기(7)를 통하여 PLL 회로(8)의 위상비교기(8a)에 인가되어 전압 제어 발진기(8c)의 출력 주파수와 위상이 비교되어 출력되고, 이 위상 비교기(8a)의 출력신호는 저역 여파기(8b)를 통한 후 다시 전압제어 발진기(8c)에 인가되므로 전압 제어 발진기(8c)의 출력은 대역 여파기(7)를 통하여 위상 비교기(8a)에 입력되는 아날로그 신호인 송신 데이타의 주파수와 일치하게 된다. 결국 위상 비교기(8a)의 출력신호는 그의 일측 입력단자에 입력되는 아날로그 신호인 송신 데이타의 주파수 변화와 관계되므로 PLL 회로(8)의 출력측인 저역 여파기(8b)의 출력측에는 송신 데이타의 주파수 변화와 관계되는 신호가 재생되어 출력된다.
이와 같이 PLL 회로(8)에서 재생된 신호는 데이타 여파기(10)에서 잡음신호가 제거된 후 피크치 검출기(11)에서 피크치가 검출되고, 이 피크치는 스케일러(12)의 기준 전압(Vref)과 비교되어 일정크기로 증폭되며 이 스케일러(12)의 출력신호와 데이타 여파기(10)의 출력신호가 비교기(13)에서 비교되어 송신 데이타가 완전 재생된다.
이상과 같이 동작되는 본 발명은 디지탈 신호 합성방식의 송신부 송신 데이타 주파수가 수정 발진기의 발진 주파수에 의해서만 결정되므로, 온도, 습도 등의 변화에 무관하게 송신 데이타의 주파수는 항상 일정하여 별도의 주파수 조정이 필요 없게 되고, 또한 본 발명의 수신부는 PLL 회로를 사용하여 위상을 제어하는 구조이므로 그의 구성이 간편할 뿐 아니라, 수신신호의 크리 및 데이타 변화에 대한 동작범위가 넒고 반송파 검출시간이 매우 짧게되어 데이타 송신시간의 낭비를 줄일 수 있게 되고, 저속 통신에서 고속 통신까지 널리 이용할 수 있게 되는 특징이 있다.

Claims (1)

  1. 송신 데이타 단자(TXD)에 인가된 송신 데이타가 수정 발진기(1)의 클럭신호에 의해 마크/스페이스 분할기(2)에서 마크와 스페이스 분할된 후 링 카운터(4) 및 디지탈/아날로그 변환기(5)를 통하여 아날로그 신호로 주파수 변이되게 하고, 그 신호가 전류 증폭기(6) 및 수신부의 대역 여파기(7)를 통하여 위상 비교기(8a) 및 저역 여파기(8b), 전압 제어 발진기(8c)로 구성된 PLL 회로(8)에서 위상 제어된 후 데이타 여파기(10) 및 피크치 검출기(11), 스케일러(12), 비교기(13)를 통하여 송신 데이타가 재생되게 구성함을 특징으로 하는 고속 주파수 변이 통신장치.
KR1019850002294A 1985-04-04 1985-04-04 고속 주파수 변이 통신장치 KR880000504B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019850002294A KR880000504B1 (ko) 1985-04-04 1985-04-04 고속 주파수 변이 통신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019850002294A KR880000504B1 (ko) 1985-04-04 1985-04-04 고속 주파수 변이 통신장치

Publications (2)

Publication Number Publication Date
KR860008497A KR860008497A (ko) 1986-11-15
KR880000504B1 true KR880000504B1 (ko) 1988-04-08

Family

ID=19240420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850002294A KR880000504B1 (ko) 1985-04-04 1985-04-04 고속 주파수 변이 통신장치

Country Status (1)

Country Link
KR (1) KR880000504B1 (ko)

Also Published As

Publication number Publication date
KR860008497A (ko) 1986-11-15

Similar Documents

Publication Publication Date Title
US4897857A (en) FSK demodulating device
US4538136A (en) Power line communication system utilizing a local oscillator
ES2098319T3 (es) Control de frecuencia en sistemas de radio moviles de banda lateral unica.
JPS61296843A (ja) コ−ド化デイジタル・デ−タ用信号対雑音比指数生成装置および方法
US4388730A (en) Noise detector and data signal receiver for a frequency modulation system
KR960016242A (ko) 디지탈 무선 신호를 복조하는 개선된 방법 및 장치, 무선 디지탈 네트워크, 근거리 네트워크 및 위상 변조 무선 근거리 네트워크
JPH0529879A (ja) 無線通信装置の自動周波数制御回路
KR880000504B1 (ko) 고속 주파수 변이 통신장치
EP0259867B1 (en) Demodulator for psk-modulated signals
KR970055871A (ko) 디지탈 무선 통신시스템의 자동 주파수 조절회로
KR970004386A (ko) 반송파주파수의 오차보상을 위한 대역확산통신시스템
KR870010533A (ko) 디지탈신호기의 전송장치
US5608762A (en) Apparatus and method for automatic discriminator compensation in a FSK receiver
US5900751A (en) Automatic frequency control circuit with simplified circuit constitution
JPS6439129A (en) Communication equipment facilitating transfer of information between vehicle and stational information spot
JP2948101B2 (ja) Midiデータの送信装置および受信装置
JP2900776B2 (ja) 固定データパターンを利用した距離計測装置
SU518011A1 (ru) Устройство дл адаптивного приема сигналов
KR100309734B1 (ko) 전력선 통신시스템의 중계장치
SU902302A1 (ru) Устройство дл приема цифровой информации
JPS58151130A (ja) 電力線搬送方式
JPH05327657A (ja) データ復号回路
JPH01264318A (ja) 周波数シンセサイザ補正法
KR19990015193A (ko) 적외선 송수신장치
JPH0936923A (ja) デジタル信号伝送方法およびデジタル信号復調装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19931224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee