KR870011535A - 기억장치의 엑세스 방법 및 장치 - Google Patents
기억장치의 엑세스 방법 및 장치 Download PDFInfo
- Publication number
- KR870011535A KR870011535A KR870005090A KR870005090A KR870011535A KR 870011535 A KR870011535 A KR 870011535A KR 870005090 A KR870005090 A KR 870005090A KR 870005090 A KR870005090 A KR 870005090A KR 870011535 A KR870011535 A KR 870011535A
- Authority
- KR
- South Korea
- Prior art keywords
- designated
- pointer
- value
- bit
- register
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
Claims (20)
- 기억장치와 명령처리 장치를 구비한 컴퓨터 시스템에 있어서, 그 기억장치의 일차원적으로 번지가 붙여진 기억영역을 여러개의 부분영역으로 분할하고, 그 부분영역중의 바라는 영역을 지정하는 제 1의 지정 포인터의 값과, 그 지정된 부분영역내의 상대번지를 지정하는 제 2의 지정포인터의 값을 컴퓨터 명령에 의해 설정하고, 설정된 값을 사용해서 상기 기억영역중의 엑세스해야할 번지를 지정하는 엑세스 포인터의 값을 결정하는 기억장치의 엑세스 방법.
- 특허 청구의 범위 제 1 항에 있어서,상기 기억장치는 상기 명령처리 장치에 포함하는 일차원적으로 번지가 붙여진 레지스터군을 포함하고, 상기 설정하는 처리에서 설정된 제 1의 지정 포인터의 값에 의해, 여러개의 레지스터 뱅크로 분할된 그 레지스터군에 있어서 바라는 레지스터 뱅크를 지정하고, 상기 지정하는 처리에서 설정된 제 2의 지정포인터의 값에 의해 그 지정된 레지스터 뱅크내의 상대번지를 지정하는 기억장치의 엑세스 방법.
- 특허 청구의 범위 제 1 항 또는 제 2 항에 있어서,상기 컴퓨터 명령에 의해 설정하는 처리에, 상기 제 1 및 제 2의 지정 포인터를 N(N : 2 이상의 정수) 비트폭으로 하고, 그 제 1의 지정 포인터의 상위 n(n : 1 이상의 정수, N〉n) 비트를 유효비트로하여, 그 제 2의 지정 포인터의 하위 N-n 비트를 유효비트로 하던가, 제 1의 지정 포인터의 하위 n비트를 유효비트로하여, 제 2의 지정 포인터의 상위 N-n 비트를 유효비트로하고, 상기 각 유효비트 이외의 비트를 소정의 무효값으로하는 처리로 되는 기억장치의 엑세스 방법.
- 특허청구의 범위 제 2 항에 있어서,상기 레지스터 뱅크는 각각 데이타 관리영역을 구비하고, 그 영역내에 설정된 상기 제 2의 지정 포인터의 값에 의해 데이타의 출입을 관리하고, 그 값을 조작하는 처리는 그 조작하는 과정에서 발생하는 캐리의 전파에 의해서, 상기 데이타 관리 영역내의 상기 제 2의 지정 포인터의 오버플로우를 검출하는 처리를 포함하는 기억장치의 엑세스 방법.
- 기억장치와 명령처리 장치를 구비한 컴퓨터 시스템에 있어서,그 기억장치의 일차원적으로 번지가 붙여진 기억영역을 여러개의 부분영역으로 분할하고, 그 부분 영역중의 바라는 영역을 지정하는 제 1의 지정 포인터의 값과, 그 지정된 부분영역을 또 여러개의 소부분 영역으로 분할하고, 그 소부분 영역중의 바라는 영역을 지정하는 제 2의 지정 포인터의 값과, 그 지정된 소부분 영역내의 상대번지를 지정하는 제 3의 지정 포인터의 값을, 컴퓨터 명령에 의해 설정하고, 설정된 값을 사용해서 상기 기억 영역중의 엑세스해야할 번지를 지정하는 엑세스 포인터의 값을 결정하는 기억장치의 엑세스 방법.
- 특허청구의 범위 제 5 항에 있어서,상기 기억장치는, 상기 명령처리 장치에 포함되는 일차원적으로 번지가 붙여진 레지스터군을 포함하고, 상기 설정하는 처리에서 설정된 제 1의 지정 포인터의 값에 의해, 여러개의 레지스터 뱅크로 분할된 그 레지스터군에 있어서, 바라는 레지스터 뱅크군을 지정하고, 상기 지정하는 처리에서 설정된 제 2의 지정 포인터의 값에 의해, 여러개의 레지스터 뱅크로 분할된 그 레지스터 뱅크군에 있어서 바라는 레지스터 뱅크를 지정하고, 상기 설정하는 처리에서 설정된 제 3의 지정 포인터의 값에 의해 그 지정된 레지스터 뱅크내의 상대번지를 지정하는 기억장치의 엑세스 방법.
- 특허청구의 범위 제 5 항에 있어서,상기 컴퓨터 명령에 의해 설정하는 처리는, 상기 제 1 및 제 2 및 제 3의 지정 포인터를 N1+N2+N3(N1,N2,N3: 정정수) 비트폭으로 하고, 그 제 1의 지정 포인터의 상위 N1비트를 유효비트로 하고, 그 제 2의 지정 포인터의 상위 N1비트의 다음의 N2비트를 유효비트로 하고, 그 제 3의 지정포인터의 하위 N3비트를 유효비트로 하고, 상기 각 유효 비트 이외의 비트를 소정의 무효값으로 하는 처리로 되는 기억장치의 엑세스 방법.
- 특허청구의 범위 제 5 항에 있어서,상기 부분영역은, 컴퓨터 시스템상에서 실행되는 타스크마다 할당되고 그 타스크마다 독립으로 관리되는 타스크 전용 기억 영역군을 포함하는 기억장치의 엑세스 방법.
- 특허청구의 범위 제 6 항에 있어서,상기 레지스터 뱅크군은, 컴퓨터 시스템에 있어서 실행되는 타스크마다 할당되고 그 타스크마다 독립으로 관리되는 타스크 전용 기억영역군을 포함하는 기억장치의 엑세스 방법.
- 기억장치와 명령처리 장치를 구비한 컴퓨터 시스템에 있어서,그 기억장치의 일차원적으로 번지가 붙여진 기억영역을 여러개의 부분영역으로 분할하는 수단과, 그 부분영역 중의 바라는 영역을 지정하는 제 1의 지정 포인터의 값과, 그 지정된 부분 영역내의 상대번지를 지정하는 제 2의 지정 포인터의 값과를 컴퓨터 명령에 의해 설정하는 수단과, 설정된 값을 사용해서 상기 기억영역중의 엑세스해야 할 번지를 지정하는 엑세스 포인터의 값을 결정하는 수단으로 되는 기억장치의 엑세스 장치.
- 특허청구의 범위 제10항에 있어서,상기 기억장치는 상기 명령 처리장치에 포함되는 일차원적으로 번호가 붙여진 레지스터군을 포함하고, 상기 설정수단에 의해 설정된 제 1의 지정 포인터의 값에 의해, 여러개의 레지스터 뱅크로 분할된 그 레지스터군에 있어서 바라는 레지스터 뱅크를 지정하고, 상기 제 2의 지정 포인터의 값에 의해 그 지정된 레지스터 뱅크내의 상대 번지를 지정하는 수단을 구비한 기억장치의 엑세스 장치.
- 특허청구의 범위 제10항에 있어서,상기, 컴퓨터 명령에 의해 설정하는 수단은, 상기 제 1 및 제 2의 지정 포인터를 N(N : 2 이상의 정수) 비트폭으로 하고, 그 제 1의 지정 포인터의 상위 n(n :13이상의 정수, N〉n) 비트를 유효비트로하여, 그 제 2의지정포인터의 하위 N-n 비트를 유효비트로 하던가, 제 1의 지정 포인터의 하위 n 비트를 유효비트로하여, 제 2의 지정포인터의 상위 N-n 비트를 유효비트로하고, 상기 각 유효비트 이외의 비트를 소정의 무효값으로 하는 수단으로 되는 기억장치의 엑세스 장치.
- 특허청구의 범위 제11항에 있어서,상기 레지스터 뱅크는 각각 데이타 관리영역을 구비하고, 그 영역내에 설정된 상기 제 2의 지정포인터의 값에 의해 데이타의 출입을 관리하고, 그 값을 조작하는 수단은 그 조작하는 과정에서 발생하는 캐리의 전파에 의해서, 상기 데이타 관리영역에 있어서 상기 제 2의 지정 포인터의 오버플로우를 검출하는 수단을 포함하는 기억장치의 엑세스 장치.
- 특허청구의 범위 제10항에 있어서,상기 결정하는 수단은 상기 제 1의 지정포인터의 값과 제 2의 지정포인터의 값과의 논리적 OR를 계산하는 OR 회로로 되는 기억장치의 엑세스 장치.
- 기억장치와 명령 처리장치를 구비한 컴퓨터 시스템에 있어서, 그 기억장치의 일차원적으로 번지가 붙여진 기억영역을 여러개의 부분영역으로 분할하는 수단과, 그 부분영역중의 바라는 영역을 지정하는 제 1의 지정 포인터의 값과, 그 지정된 부분영역을 또 여러개의 소부분 영역으로 분할하고, 그 소부분 영역중 바라는 영역을 지정하는 제 2의 지정포인터의 값과, 그 지정된 소부분 영역내의 상대번지를 지정하는 제 3의 지정 포인터의 값과를 컴퓨터 명령에 의해 설정하는 수단과, 설정된 값을 사용해서 상기 기억영역중의 엑세스 해야할 번지를 지정하는 엑세스 포인터의 값을 결정하는 수단으로 되는 기억장치의 엑세스 장치.
- 특허청구의 범위 제15항에 있어서,상기 기억장치는 상기 명령처리 장치에 포함되는 일차원적으로 번호가 붙여진 레지스터군을 포함하고, 상기 설정하는 수단에 의해 설정된 제 1의 지정 포인터의 값에 의해, 여러개의 레지스터 뱅크군으로 분할된 그 레지스터군에 있어서, 바라는 레지스터 뱅크군을 지정하고, 상기 설정하는 처리에서 설정된 제 2의 지정 포인터의 값에 의해 여러개의 레지스터 뱅크로 분할된 그 레지스터 뱅크군에 있어서 바라는 레지스터 뱅크를 지정하고 상기 설정하는 처리에서 설정된 제 3의 지정 포인터의 값에 의해, 그 지정된 레지스터 뱅크내의 상대번지를 지정하는 수단을 구비한 기억장치의 엑세스 장치.
- 특허청구의 범위 제15항에 있어서,상기 컴퓨터 명령에 의해 설정하는 수단은, 상기 제 1, 제 2 및 제 3의 지정 포인터를 N1+N2+N3(N1,N2,N3: 정정수) 비트폭으로 하고, 그 제 1의 지정 포인터의 상위 N1비트를 유효 비트로 하고, 그 제 2의 지정 포인터의 상위 N1비트의 다음의 N2비트를 유효비트로하고, 그 제 3의 지정 포인터의 하위 N3비트를 유효비트로 하고, 상기 각 유효 비트 이외의 비트를 소정의 무효값으로 하는 수단으로 되는 기억장치의 엑세스 장치.
- 특허청구의 범위 제15항에 있어서,상기 부분 영역은, 컴퓨터 시스템상에서 실행되는 타스크마다 할당되고 그 타스크마다 독립으로 관리되는 타스크 전용 기억 영역군을 구비한 기억장치의 엑세스 장치.
- 특허청구의 범위 제15항에 있어서,상기 레지스터 뱅크군은, 컴퓨터 시스템에 있어서 실행되는 타스크마다 할당되고 그 타스크마다 독립으로 관리되는 타스크 전용 기억영역군을 구비한 기억장치의 엑세스 장치.
- 특허청구의 범위 제15항에 있어서,상기 결정하는 수단은 상기 제 1의 지정 포인터의 값과 제 2의 지정 포인터의 값과의 논리적 OR를 계산하는 OR 회로로 되는 기억장치의 엑세스 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61119803A JP2522248B2 (ja) | 1986-05-24 | 1986-05-24 | 記憶装置アクセス機構 |
JP119803 | 1986-05-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870011535A true KR870011535A (ko) | 1987-12-24 |
KR930009666B1 KR930009666B1 (ko) | 1993-10-08 |
Family
ID=14770609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870005090A KR930009666B1 (ko) | 1986-05-24 | 1987-05-22 | 기억장치 액세스기구 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2522248B2 (ko) |
KR (1) | KR930009666B1 (ko) |
GB (1) | GB2191317B (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2488980B (en) * | 2011-03-07 | 2020-02-19 | Advanced Risc Mach Ltd | Address generation in a data processing apparatus |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3389380A (en) * | 1965-10-05 | 1968-06-18 | Sperry Rand Corp | Signal responsive apparatus |
US3461434A (en) * | 1967-10-02 | 1969-08-12 | Burroughs Corp | Stack mechanism having multiple display registers |
US3833889A (en) * | 1973-03-08 | 1974-09-03 | Control Data Corp | Multi-mode data processing system |
GB2008821B (en) * | 1977-11-04 | 1982-01-13 | Sperry Rand Corp | Digital computers |
GB2127994B (en) * | 1982-09-29 | 1987-01-21 | Apple Computer | Memory management unit for digital computer |
JPS6158043A (ja) * | 1984-07-28 | 1986-03-25 | Fujitsu Ltd | レジスタアドレス変換回路 |
US4704679A (en) * | 1985-06-11 | 1987-11-03 | Burroughs Corporation | Addressing environment storage for accessing a stack-oriented memory |
-
1986
- 1986-05-24 JP JP61119803A patent/JP2522248B2/ja not_active Expired - Lifetime
-
1987
- 1987-05-21 GB GB8712079A patent/GB2191317B/en not_active Expired - Lifetime
- 1987-05-22 KR KR1019870005090A patent/KR930009666B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPS62276633A (ja) | 1987-12-01 |
GB8712079D0 (en) | 1987-06-24 |
KR930009666B1 (ko) | 1993-10-08 |
GB2191317B (en) | 1990-05-16 |
JP2522248B2 (ja) | 1996-08-07 |
GB2191317A (en) | 1987-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4835734A (en) | Address translation apparatus | |
JP2960415B2 (ja) | 記憶保護方法および装置 | |
US6112285A (en) | Method, system and computer program product for virtual memory support for managing translation look aside buffers with multiple page size support | |
US5519840A (en) | Method for implementing approximate data structures using operations on machine words | |
US4115855A (en) | Buffer memory control device having priority control units for priority processing set blocks and unit blocks in a buffer memory | |
NO802760L (no) | Databehandlingssystem. | |
JPS5619575A (en) | Data processing system having hierarchy memory | |
US5924127A (en) | Address translation buffer system and method for invalidating address translation buffer, the address translation buffer partitioned into zones according to a computer attribute | |
US4714990A (en) | Data storage apparatus | |
US5923837A (en) | Method of accessing data using approximate data structures | |
KR980003942A (ko) | 매트릭스 보간 방법 | |
CA1115425A (en) | Data processor with address extension | |
KR870011535A (ko) | 기억장치의 엑세스 방법 및 장치 | |
KR950015092A (ko) | 소프트웨어 재배치가능 모드 시스템 | |
EP0505157B1 (en) | Memory access control | |
US4031514A (en) | Addressing system in an information processor | |
JPS5844263B2 (ja) | 記憶制御回路 | |
JPS5466727A (en) | Access control system for buffer memory | |
EP0170442A2 (en) | A method for searching sparse databases using an associative technique | |
JPH08278894A (ja) | ハッシュ法による情報処理方法および情報処理装置 | |
JPS5987567A (ja) | 可変長デ−タ記憶制御方式 | |
JPS6024491B2 (ja) | アドレス変換制御方式 | |
JPH05241936A (ja) | ガーベッジコレクション処理方式及びその記憶装置 | |
JPS5561866A (en) | Memory designation system | |
JPS5475938A (en) | Data processor of multiplex artificial memory system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20021002 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |