KR870011535A - 기억장치의 엑세스 방법 및 장치 - Google Patents

Abstract

내용 없음

Description

기억장치의 엑세스 방법 및 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (20)

1. 기억장치와 명령처리 장치를 구비한 컴퓨터 시스템에 있어서, 그 기억장치의 일차원적으로 번지가 붙여진 기억영역을 여러개의 부분영역으로 분할하고, 그 부분영역중의 바라는 영역을 지정하는 제 1의 지정 포인터의 값과, 그 지정된 부분영역내의 상대번지를 지정하는 제 2의 지정포인터의 값을 컴퓨터 명령에 의해 설정하고, 설정된 값을 사용해서 상기 기억영역중의 엑세스해야할 번지를 지정하는 엑세스 포인터의 값을 결정하는 기억장치의 엑세스 방법.
2. 특허 청구의 범위 제 1 항에 있어서,

   상기 기억장치는 상기 명령처리 장치에 포함하는 일차원적으로 번지가 붙여진 레지스터군을 포함하고, 상기 설정하는 처리에서 설정된 제 1의 지정 포인터의 값에 의해, 여러개의 레지스터 뱅크로 분할된 그 레지스터군에 있어서 바라는 레지스터 뱅크를 지정하고, 상기 지정하는 처리에서 설정된 제 2의 지정포인터의 값에 의해 그 지정된 레지스터 뱅크내의 상대번지를 지정하는 기억장치의 엑세스 방법.
3. 특허 청구의 범위 제 1 항 또는 제 2 항에 있어서,

   상기 컴퓨터 명령에 의해 설정하는 처리에, 상기 제 1 및 제 2의 지정 포인터를 N(N : 2 이상의 정수) 비트폭으로 하고, 그 제 1의 지정 포인터의 상위 n(n : 1 이상의 정수, N〉n) 비트를 유효비트로하여, 그 제 2의 지정 포인터의 하위 N-n 비트를 유효비트로 하던가, 제 1의 지정 포인터의 하위 n비트를 유효비트로하여, 제 2의 지정 포인터의 상위 N-n 비트를 유효비트로하고, 상기 각 유효비트 이외의 비트를 소정의 무효값으로하는 처리로 되는 기억장치의 엑세스 방법.
4. 특허청구의 범위 제 2 항에 있어서,

   상기 레지스터 뱅크는 각각 데이타 관리영역을 구비하고, 그 영역내에 설정된 상기 제 2의 지정 포인터의 값에 의해 데이타의 출입을 관리하고, 그 값을 조작하는 처리는 그 조작하는 과정에서 발생하는 캐리의 전파에 의해서, 상기 데이타 관리 영역내의 상기 제 2의 지정 포인터의 오버플로우를 검출하는 처리를 포함하는 기억장치의 엑세스 방법.
5. 기억장치와 명령처리 장치를 구비한 컴퓨터 시스템에 있어서,

   그 기억장치의 일차원적으로 번지가 붙여진 기억영역을 여러개의 부분영역으로 분할하고, 그 부분 영역중의 바라는 영역을 지정하는 제 1의 지정 포인터의 값과, 그 지정된 부분영역을 또 여러개의 소부분 영역으로 분할하고, 그 소부분 영역중의 바라는 영역을 지정하는 제 2의 지정 포인터의 값과, 그 지정된 소부분 영역내의 상대번지를 지정하는 제 3의 지정 포인터의 값을, 컴퓨터 명령에 의해 설정하고, 설정된 값을 사용해서 상기 기억 영역중의 엑세스해야할 번지를 지정하는 엑세스 포인터의 값을 결정하는 기억장치의 엑세스 방법.
6. 특허청구의 범위 제 5 항에 있어서,

   상기 기억장치는, 상기 명령처리 장치에 포함되는 일차원적으로 번지가 붙여진 레지스터군을 포함하고, 상기 설정하는 처리에서 설정된 제 1의 지정 포인터의 값에 의해, 여러개의 레지스터 뱅크로 분할된 그 레지스터군에 있어서, 바라는 레지스터 뱅크군을 지정하고, 상기 지정하는 처리에서 설정된 제 2의 지정 포인터의 값에 의해, 여러개의 레지스터 뱅크로 분할된 그 레지스터 뱅크군에 있어서 바라는 레지스터 뱅크를 지정하고, 상기 설정하는 처리에서 설정된 제 3의 지정 포인터의 값에 의해 그 지정된 레지스터 뱅크내의 상대번지를 지정하는 기억장치의 엑세스 방법.
7. 특허청구의 범위 제 5 항에 있어서,

   상기 컴퓨터 명령에 의해 설정하는 처리는, 상기 제 1 및 제 2 및 제 3의 지정 포인터를 N₁+N₂+N₃(N₁,N₂,N₃: 정정수) 비트폭으로 하고, 그 제 1의 지정 포인터의 상위 N₁비트를 유효비트로 하고, 그 제 2의 지정 포인터의 상위 N₁비트의 다음의 N₂비트를 유효비트로 하고, 그 제 3의 지정포인터의 하위 N₃비트를 유효비트로 하고, 상기 각 유효 비트 이외의 비트를 소정의 무효값으로 하는 처리로 되는 기억장치의 엑세스 방법.
8. 특허청구의 범위 제 5 항에 있어서,

   상기 부분영역은, 컴퓨터 시스템상에서 실행되는 타스크마다 할당되고 그 타스크마다 독립으로 관리되는 타스크 전용 기억 영역군을 포함하는 기억장치의 엑세스 방법.
9. 특허청구의 범위 제 6 항에 있어서,

   상기 레지스터 뱅크군은, 컴퓨터 시스템에 있어서 실행되는 타스크마다 할당되고 그 타스크마다 독립으로 관리되는 타스크 전용 기억영역군을 포함하는 기억장치의 엑세스 방법.
10. 기억장치와 명령처리 장치를 구비한 컴퓨터 시스템에 있어서,

    그 기억장치의 일차원적으로 번지가 붙여진 기억영역을 여러개의 부분영역으로 분할하는 수단과, 그 부분영역 중의 바라는 영역을 지정하는 제 1의 지정 포인터의 값과, 그 지정된 부분 영역내의 상대번지를 지정하는 제 2의 지정 포인터의 값과를 컴퓨터 명령에 의해 설정하는 수단과, 설정된 값을 사용해서 상기 기억영역중의 엑세스해야 할 번지를 지정하는 엑세스 포인터의 값을 결정하는 수단으로 되는 기억장치의 엑세스 장치.
11. 특허청구의 범위 제10항에 있어서,

    상기 기억장치는 상기 명령 처리장치에 포함되는 일차원적으로 번호가 붙여진 레지스터군을 포함하고, 상기 설정수단에 의해 설정된 제 1의 지정 포인터의 값에 의해, 여러개의 레지스터 뱅크로 분할된 그 레지스터군에 있어서 바라는 레지스터 뱅크를 지정하고, 상기 제 2의 지정 포인터의 값에 의해 그 지정된 레지스터 뱅크내의 상대 번지를 지정하는 수단을 구비한 기억장치의 엑세스 장치.
12. 특허청구의 범위 제10항에 있어서,

    상기, 컴퓨터 명령에 의해 설정하는 수단은, 상기 제 1 및 제 2의 지정 포인터를 N(N : 2 이상의 정수) 비트폭으로 하고, 그 제 1의 지정 포인터의 상위 n(n :13이상의 정수, N〉n) 비트를 유효비트로하여, 그 제 2의지정포인터의 하위 N-n 비트를 유효비트로 하던가, 제 1의 지정 포인터의 하위 n 비트를 유효비트로하여, 제 2의 지정포인터의 상위 N-n 비트를 유효비트로하고, 상기 각 유효비트 이외의 비트를 소정의 무효값으로 하는 수단으로 되는 기억장치의 엑세스 장치.
13. 특허청구의 범위 제11항에 있어서,

    상기 레지스터 뱅크는 각각 데이타 관리영역을 구비하고, 그 영역내에 설정된 상기 제 2의 지정포인터의 값에 의해 데이타의 출입을 관리하고, 그 값을 조작하는 수단은 그 조작하는 과정에서 발생하는 캐리의 전파에 의해서, 상기 데이타 관리영역에 있어서 상기 제 2의 지정 포인터의 오버플로우를 검출하는 수단을 포함하는 기억장치의 엑세스 장치.
14. 특허청구의 범위 제10항에 있어서,

    상기 결정하는 수단은 상기 제 1의 지정포인터의 값과 제 2의 지정포인터의 값과의 논리적 OR를 계산하는 OR 회로로 되는 기억장치의 엑세스 장치.
15. 기억장치와 명령 처리장치를 구비한 컴퓨터 시스템에 있어서, 그 기억장치의 일차원적으로 번지가 붙여진 기억영역을 여러개의 부분영역으로 분할하는 수단과, 그 부분영역중의 바라는 영역을 지정하는 제 1의 지정 포인터의 값과, 그 지정된 부분영역을 또 여러개의 소부분 영역으로 분할하고, 그 소부분 영역중 바라는 영역을 지정하는 제 2의 지정포인터의 값과, 그 지정된 소부분 영역내의 상대번지를 지정하는 제 3의 지정 포인터의 값과를 컴퓨터 명령에 의해 설정하는 수단과, 설정된 값을 사용해서 상기 기억영역중의 엑세스 해야할 번지를 지정하는 엑세스 포인터의 값을 결정하는 수단으로 되는 기억장치의 엑세스 장치.
16. 특허청구의 범위 제15항에 있어서,

    상기 기억장치는 상기 명령처리 장치에 포함되는 일차원적으로 번호가 붙여진 레지스터군을 포함하고, 상기 설정하는 수단에 의해 설정된 제 1의 지정 포인터의 값에 의해, 여러개의 레지스터 뱅크군으로 분할된 그 레지스터군에 있어서, 바라는 레지스터 뱅크군을 지정하고, 상기 설정하는 처리에서 설정된 제 2의 지정 포인터의 값에 의해 여러개의 레지스터 뱅크로 분할된 그 레지스터 뱅크군에 있어서 바라는 레지스터 뱅크를 지정하고 상기 설정하는 처리에서 설정된 제 3의 지정 포인터의 값에 의해, 그 지정된 레지스터 뱅크내의 상대번지를 지정하는 수단을 구비한 기억장치의 엑세스 장치.
17. 특허청구의 범위 제15항에 있어서,

    상기 컴퓨터 명령에 의해 설정하는 수단은, 상기 제 1, 제 2 및 제 3의 지정 포인터를 N₁+N₂+N₃(N₁,N₂,N₃: 정정수) 비트폭으로 하고, 그 제 1의 지정 포인터의 상위 N₁비트를 유효 비트로 하고, 그 제 2의 지정 포인터의 상위 N₁비트의 다음의 N₂비트를 유효비트로하고, 그 제 3의 지정 포인터의 하위 N₃비트를 유효비트로 하고, 상기 각 유효 비트 이외의 비트를 소정의 무효값으로 하는 수단으로 되는 기억장치의 엑세스 장치.
18. 특허청구의 범위 제15항에 있어서,

    상기 부분 영역은, 컴퓨터 시스템상에서 실행되는 타스크마다 할당되고 그 타스크마다 독립으로 관리되는 타스크 전용 기억 영역군을 구비한 기억장치의 엑세스 장치.
19. 특허청구의 범위 제15항에 있어서,

    상기 레지스터 뱅크군은, 컴퓨터 시스템에 있어서 실행되는 타스크마다 할당되고 그 타스크마다 독립으로 관리되는 타스크 전용 기억영역군을 구비한 기억장치의 엑세스 장치.
20. 특허청구의 범위 제15항에 있어서,

    상기 결정하는 수단은 상기 제 1의 지정 포인터의 값과 제 2의 지정 포인터의 값과의 논리적 OR를 계산하는 OR 회로로 되는 기억장치의 엑세스 장치.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.