KR870006714A - 디지탈 볼륨 조절 회로 - Google Patents
디지탈 볼륨 조절 회로 Download PDFInfo
- Publication number
- KR870006714A KR870006714A KR1019850009245A KR850009245A KR870006714A KR 870006714 A KR870006714 A KR 870006714A KR 1019850009245 A KR1019850009245 A KR 1019850009245A KR 850009245 A KR850009245 A KR 850009245A KR 870006714 A KR870006714 A KR 870006714A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- input
- clock pulse
- circuit
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 5
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
- H03G3/04—Manually-operated control in untuned amplifiers
- H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 블럭도.
제2도는 제1도의 블럭도를 구체화한 일시시예의 구체회로도.
제3도는 제2도의 디지탈 아나로그 변환기의 상세회로도.
제5도는 업다운카운터 출력변동에 따른 디지탈 아나로그 변환기의 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 논리회로 2 : 업다운카운터
3 : 디지탈아나로그 변환기 4 : 비교기
5 : 래치회로 6 : 클럭발생기
7 : 클리어회로
Claims (2)
- 디지털 신호로 아나로그 신호를 조절하는 디지털 볼륨 조절회로에 있어서 전원이 인가되면 클럭펄스를 발생하는 클럭펄스 발생회로(6)와, 전원이 인가되면 상기 클럭펄스를 입력하여 소정시간의 펄스를 발생하는 클리어회로(7)와, 상기 클럭펄스와 업다운스위치(SW2)(SW1)의 압압에 의한 논리신호와 래치회로(5)의 출력논리신호를 입력하여 전원인가시에는 클럭펄스와 업카운트 제어신호를 출력하며 볼륨조절용 출력전압이 소정의 기준전압에 도달하였을시에는 클럭펄스를 출력하지 않으며 다운스위치(SW1)압압시에는 클럭펄스와 다운카운트 제어신호를 출력하며 업스위치(SW2) 압압시에는 클럭펄스와 업카운트 제어신호를 출력하는 논리회로(1)와, 상기 논리회로(1)의 출력신호를 입력하여 업 또는 다운카운트를 행하며 클럭펄스가 입력하지 않을시에는 입력되기 직전의 병렬디지탈 데이터값을 출력하는 업다운카운터(2)와, 상기 업다운카운터(2)의, 병렬디지탈 데이터값에 따라 소정의 직류전압 레벨을 출력하여 출력 직류전압의 사용범위를 조정할 수 있는 디지털아나로그 변환기(3)와, 상기 디지털 아나로그 변환기(3)의 출력전압과 기준전압과를 비교하여 논리신호를 출력하는 비교기(4)와 상기 비교기(4)의 출력논리신호의 변화에 따라 출력논리신호를 래치시키는 래치회로(5)로 구성됨을 특징으로 하는 회로.
- 제1항에 있어서, 논리회로(1)가 업 및 다운스위치(SW2)(SW1)의 압압에 의한 논리신호와 래치회로(5)의 출력신호를 입력하는 오아게이트(14)와, 업스위치(SW2)의 압압에 의한 논리신호와 업다운카운터(2)의 출력신호를 입력으로 하는 낸드게이트(13)와 상기 오아게이트(14) 및 낸드게이트(11)(13)의 출력및 클럭 발생회로(6)의 출력을 입력하는 앤드게이트(12)와 업스위치(SW2)압압시 다운스위치(SW1)의 로우 논리신호가 입력하여 업다운 카운터(2)의 업제어신호 입력단자(up)에 업제어신호를 입력하는 인버어터(15)로 구성됨을 특징으로 하는 회로.※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019850009245A KR880001797B1 (ko) | 1985-12-09 | 1985-12-09 | 디지탈 볼륨 조절 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019850009245A KR880001797B1 (ko) | 1985-12-09 | 1985-12-09 | 디지탈 볼륨 조절 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870006714A true KR870006714A (ko) | 1987-07-14 |
KR880001797B1 KR880001797B1 (ko) | 1988-09-17 |
Family
ID=19244057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019850009245A KR880001797B1 (ko) | 1985-12-09 | 1985-12-09 | 디지탈 볼륨 조절 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR880001797B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980015425A (ko) * | 1996-08-21 | 1998-05-25 | 김광호 | 디지털 아날로그 변환기의 초기값 출력회로 |
-
1985
- 1985-12-09 KR KR1019850009245A patent/KR880001797B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980015425A (ko) * | 1996-08-21 | 1998-05-25 | 김광호 | 디지털 아날로그 변환기의 초기값 출력회로 |
Also Published As
Publication number | Publication date |
---|---|
KR880001797B1 (ko) | 1988-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900015423A (ko) | 스위치 모드 전환회로 | |
KR920702518A (ko) | 컨버터내장 마이크로 컴퓨터 | |
JPS55100741A (en) | Multi-input comparator | |
KR840004333A (ko) | 아날로그 디지탈 변환장치 | |
KR870001709A (ko) | D/a 변환기 | |
KR870008194A (ko) | 전기신호를 비례 주수파로 변환하는 방법 및 장치 | |
KR900004116A (ko) | 아날로그-디지털변환회로 | |
KR870006714A (ko) | 디지탈 볼륨 조절 회로 | |
KR950024422A (ko) | 독립적으로 전압레벨이 조절되는 이중비교기 트리거회로 | |
KR950027412A (ko) | 전압-주파수 변환기 | |
KR840002172A (ko) | 디지탈 대아나로그 변환장치 | |
KR890004505A (ko) | A/d 변환기 | |
JP3812992B2 (ja) | Ad変換器 | |
KR870002699A (ko) | 저레벨전압/펄스변환기 | |
GB1505688A (en) | Non-linear type digital-to-analogue converter | |
KR880700551A (ko) | D/a콘버터 | |
GB1534521A (en) | Input circuit for a misfet integrated circuit | |
CA1194940A (en) | Voltage to frequency converters | |
SU903838A1 (ru) | Стабилизатор напр жени с плавным запуском | |
JP3018681B2 (ja) | D/a変換装置 | |
SU442489A1 (ru) | Функциональный преобразователь напр жени посто нного тока в длительность периода колебаний с запоминанием | |
SU444137A1 (ru) | Программируемый источник напр жени | |
EP0259775A3 (en) | Circuit arrangement for limiting, regulating and in some cases interrupting the collector current of the switching-transistor in the primary circuit of a switching power supply | |
SU1272496A1 (ru) | Формирователь импульса по включению напр жени питани | |
SU627590A1 (ru) | Ключ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010807 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |