KR860002769Y1 - Double clock pulse generator for microprocessor - Google Patents

Double clock pulse generator for microprocessor Download PDF

Info

Publication number
KR860002769Y1
KR860002769Y1 KR2019840012619U KR840012619U KR860002769Y1 KR 860002769 Y1 KR860002769 Y1 KR 860002769Y1 KR 2019840012619 U KR2019840012619 U KR 2019840012619U KR 840012619 U KR840012619 U KR 840012619U KR 860002769 Y1 KR860002769 Y1 KR 860002769Y1
Authority
KR
South Korea
Prior art keywords
gate
microprocessor
terminal
input terminal
clock pulse
Prior art date
Application number
KR2019840012619U
Other languages
Korean (ko)
Other versions
KR860008408U (en
Inventor
안승권
Original Assignee
주식회사 금 성 사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금 성 사, 허신구 filed Critical 주식회사 금 성 사
Priority to KR2019840012619U priority Critical patent/KR860002769Y1/en
Publication of KR860008408U publication Critical patent/KR860008408U/en
Application granted granted Critical
Publication of KR860002769Y1 publication Critical patent/KR860002769Y1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.No content.

Description

마이크로 프로세서용 2중 클럭펄스 발생 회로Dual Clock Pulse Generator Circuit for Microprocessors

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 본 고안의 회로도.2 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

F : 플립플롭 I1-I2: 인버터F: Flip-flop I 1 -I 2 : Inverter

SW1: 선택 스위치 AND1-AND2: 앤드 게이트SW 1 : Selection switch AND 1 -AND 2 : AND gate

OR1: 오어 게이트OR 1 : or gate

본 고안은 마이크로 프로세서 시스템 성격에 따라 프로세서의 기준 주파수를 변환 선택할 수 있도록 한 마이크로 프로세서용 2중 클럭펄스 발생회로에 관한 것이다.The present invention relates to a dual clock pulse generation circuit for a microprocessor which can convert and select a reference frequency of a processor according to the characteristics of a microprocessor system.

종래에는 제1도에서와 같이 발진 회로(OSC)에 의하여 결정되는 하나의 발진 주파수 (예를 들면 4MHz 혹은 8MHz)만을 마이크로 프로세서에 공급하므로서 메모리 선택시간 또는 입출력장치의 동작속도 등에 맞추어 클럭 주파수를 가변 시킬수가 없어 최대의 성능을 발휘할 수 없는 문제점이 있었다.Conventionally, as shown in FIG. 1, only one oscillation frequency (for example, 4 MHz or 8 MHz) determined by the oscillator circuit (OSC) is supplied to the microprocessor, thereby changing the clock frequency in accordance with a memory selection time or an operation speed of an input / output device. There was a problem that can not be achieved the maximum performance.

본 고안은 이러한 점을 감안하여 사용자의 간단한 스위치 선택에 따라 시스템내의 메모리 선택시간이나 입출력 장치의 동작 속도등에 맞추어서 기준클럭 주파수를 간편하게 선택 가변 할 수 있도록 안출한 것으로, 이를 첨부한 도면에 의하여 상술하면 다음과 같다. 제2도는 본 고안의 회로도로서 통상의 발진 회로(OSC)의 출력단에 인버터(I1)를 통하여 플립플롭(F)의 클럭단자(CK)를 접속하고, 그의 출력단자(Q)에 앤드게이트(AND2)의 일측입력단을 접속하며, 상기한 발진 회로(OSC)의 출력단에 일측 입력단이 접속된 앤드 게이트(AND1)의 타측 입력단에는 인버터(I2)를 통하여 상기 앤드 게이트(AND2)의 타측 입력단과 선택 스위치(SW1)의 공통 접점(b)을 접속하고, 상기한 앤드 게이트(AND1), (AND2)의 출력단을 오어 게이트(OR1)를 통하여 통상의 마이크로 프로세서(CPU)에 연결된 분주 회로(D)에 접속시키어 구성한다. 미설명 부호 B+는 공급전원 단자이고, B는 버퍼(Buffer)앰프이다.In view of this point, the present invention is designed to easily change the reference clock frequency according to the memory selection time in the system or the operation speed of the input / output device according to the user's simple switch selection. As follows. 2 is a circuit diagram of the present invention, and the clock terminal CK of the flip-flop F is connected to the output terminal of the ordinary oscillating circuit OSC through the inverter I 1 , and the AND gate (C) is connected to the output terminal Q thereof. and connected to one side input terminal of the aND 2), of the aND gate (aND 2) the other input terminal of the aND gate (aND 1) the one side input terminal connected to an output of said oscillation circuit (OSC) is via an inverter (I 2) A common microprocessor (CPU) is connected to the common contact (b) of the other input terminal and the selector switch (SW 1 ), and the output terminals of the AND gates (AND 1 ) and (AND 2 ) are opened through the gate (OR 1 ). It is configured by connecting to the division circuit D connected to the circuit. Unmarked B + is the power supply terminal, B is the buffer amplifier.

이와같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다. 발진 회로(OSC)로부터 발생되는 발진 주파수(24MHz)는 인버터(I1)를 통하여 반전되어 플립플롭(F)의 클럭단자(CK)에 가해지며, 이때 그의 출력단자(Q)에는 2분주된 클럭펄스(12MHz)가 나타나게 되어 앤드 게이트(AND2)의 일측 입력단에 가해지게 되고, 한편, 앤드 게이트(AND1)의 일측 입력단에는 상기한 발진 주파수(24MHz)가 그대로 가해지고 있는 상태가 된다.Referring to the effect of the present invention configured as described above are as follows. The oscillation frequency (24 MHz) generated from the oscillation circuit OSC is inverted through the inverter I 1 and applied to the clock terminal CK of the flip-flop F, at which time a clock divided by two is applied to its output terminal Q. The pulse 12MHz appears and is applied to one input terminal of the AND gate AND 2 , while the oscillation frequency 24MHz is applied to one input terminal of the AND gate AND 1 as it is.

이와같은 상태에서 사용자(Operator)에 의하여 선택 스위치(SW1)를 접점(a), (b)이 상호접속되는 상태로 선택하게 되면 직류전원(B+)이 접점(a), (b)을 통하여 앤드 게이트(AND2)의 일측입력단에 직접하이 상태로 가해지며, 또한 인버터(I2)를 통하여는 로우 상태로 반전되어 앤드 게이트(AND1)의 타측 입력단에 가해지므로 앤드 게이트(AND2)의 출력단에만 하이 상태로 나타나게 되며, 이 하이 신호(플립플롭(F)의 출력단(Q)에 나타난 12MHz 클럭펄스)는 f/3분주 회로(D)를 통하여 4MHz로 나타나게 되고, 이 신호(4MHz)는 버퍼(B)를 통하여 마이크로 프로세서(CPU)의 클럭단자(CK)에 가해지게 된다. 한편 선택 스위치(SW1)를 접점(b), (c)이 상호 접속되는 상태로 선택하게 되면, 이 경우에는 직류전원(B+)이 차단되고 대신 접지(로우상태) 신호가 접점(b),(c)을 통하여 앤드 게이트(AND2)의 일측 입력단에 직접 로우상태로 가해지며, 또한, 인버터(I2)를 통하여는 하이 상태로 반전되어 앤드 게이트(AND1)의 타측 입력단에 가해지므로 앤드 게이트(AND1)의 출력단에만 하이 상태로 나타나게 되며, 이 하이 신호(발진 회로(OSC)의 출력단에 나타난 24MHz 클럭펄스)는 f/3 분주회로(D)를 통하여 8MHz로 나타나게 되고, 이 신호(8MHz)는 버퍼(B)를 통하여 마이크로 프로세서(CPU)의 클럭단자(CK)에 가해지게 되는 것이다.In this state, when the selection switch SW 1 is selected by the user as the contact (a) and (b) to be interconnected, the DC power supply (B + ) is connected to the contacts (a) and (b). since becomes applied directly to high state at one side input terminal of the AND gate (AND 2), also via an inverter (I 2) is inverted to a low state is applied to the other input terminal of the AND gate (AND 1) via the AND gate (AND 2) The high signal (12MHz clock pulse appearing at the output terminal Q of the flip-flop F) appears at 4MHz through the f / 3 division circuit D, and this signal (4MHz) Is applied to the clock terminal CK of the microprocessor CPU through the buffer B. On the other hand, if the selection switch (SW 1 ) is selected with the contacts (b) and (c) connected to each other, in this case, the DC power supply (B + ) is cut off and the ground (low state) signal is replaced by the contact (b). Through (c), it is directly applied to one input terminal of the AND gate AND 2 in a low state, and is inverted to a high state through the inverter I 2 and applied to the other input terminal of the AND gate AND 1 . Only the output terminal of the AND gate AND 1 appears high, and this high signal (24 MHz clock pulse appearing at the output of the oscillating circuit OSC) appears at 8 MHz through the f / 3 division circuit D. 8MHz is applied to the clock terminal CK of the microprocessor CPU through the buffer B.

이와 같이 동작되는 본 고안은 마이크로 프로세서의 기준 주파수를 선택 스위치 조작만으로 메모리 선택시간 또는 입출력 장치의 동작 속도등에 맞추어 간편하게 선택 가변 할수 있도록 하므로서 마이크로 프로세서를 이용한 제품의 성능을 개선할수 있는 잇점이 있는 것이다.The present invention operated as described above has an advantage of improving the performance of the product using the microprocessor by allowing the user to easily change the reference frequency of the microprocessor according to the memory selection time or the operation speed of the input / output device only by selecting switch operation.

Claims (1)

통상의 발진 회로(OSC)의 출력단에 인버터(I1)를 통하여는 플립플롭(F)의 클럭단자(CK)를 접속하고, 그의 출력단자(Q)에 앤드 게이트(AND2)의 일측입력단을 접속하며, 상기 발진 회로(OSC)의 출력단에 일측 입력단이 접속된 앤드 게이트(AND1)의 타측 입력단에는 인버터(I2)를 통하여 앤드 게이트(AND2)의 타측 입력단과 선택 스위치(SW1)를 접속하고, 상기 앤드 게이트(AND1), (AND2)의 출력단은 오어 게이트(OR1)를 통하여 공지의 분주 회로(D)에 접속시키어 구성됨을 특징으로 하는 마이크로 프로세서용 2중 클럭펄스 발생 회로.The clock terminal CK of the flip-flop F is connected to the output terminal of the normal oscillation circuit OSC via the inverter I 1 , and one input terminal of the AND gate AND 2 is connected to the output terminal Q thereof. The other input terminal of the AND gate AND 1 having one input terminal connected to the output terminal of the oscillation circuit OSC through the inverter I 2 , and the other input terminal of the AND gate AND 2 and the selection switch SW 1 . And the output terminals of the AND gates AND 1 and AND 2 are connected to a known division circuit D through an OR gate OR 1 to generate a dual clock pulse for a microprocessor. Circuit.
KR2019840012619U 1984-12-04 1984-12-04 Double clock pulse generator for microprocessor KR860002769Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019840012619U KR860002769Y1 (en) 1984-12-04 1984-12-04 Double clock pulse generator for microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019840012619U KR860002769Y1 (en) 1984-12-04 1984-12-04 Double clock pulse generator for microprocessor

Publications (2)

Publication Number Publication Date
KR860008408U KR860008408U (en) 1986-07-24
KR860002769Y1 true KR860002769Y1 (en) 1986-10-17

Family

ID=70162973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019840012619U KR860002769Y1 (en) 1984-12-04 1984-12-04 Double clock pulse generator for microprocessor

Country Status (1)

Country Link
KR (1) KR860002769Y1 (en)

Also Published As

Publication number Publication date
KR860008408U (en) 1986-07-24

Similar Documents

Publication Publication Date Title
KR860001637A (en) Frequency conversion circuit
JPS61191973A (en) Semiconductor integrated circuit with testing circuit
KR860002769Y1 (en) Double clock pulse generator for microprocessor
FR2410905A1 (en) SINGLE STAGE QUARTZ OSCILLATOR
KR930005232A (en) Semiconductor integrated circuit
EP0358299A3 (en) Oscillator with reduced harmonics
KR920003040Y1 (en) Clock division selecting circuit
JPS6451806A (en) Ic for crystal oscillator
JPS5271964A (en) Crystal oscillator circuit
JPS5380951A (en) Oscillator circuit
KR900009180Y1 (en) System clock transfer circuits
KR930006699Y1 (en) Matrix key board
KR940012090A (en) Clock divider
JPS567527A (en) High speed frequency division circuit
SU860270A1 (en) Crustal-quartz generator
KR860001360Y1 (en) Trigger flip-flop
KR880006903A (en) Oscillation Circuit
SU886189A2 (en) Crystal oscillator
JPH0763146B2 (en) Standby circuit
KR920003475Y1 (en) Programmable clock-delay circuit
JPS55138683A (en) Switch input generating circuit for electronic watch
KR910008951A (en) Vertical Oscillation Discrimination Circuit
RU96106398A (en) PERSONAL COMPUTER KEYBOARD
JPS6413483A (en) Semiconductor integrated circuit device
KR910008933A (en) Semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19911008

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee