KR860001360Y1

KR860001360Y1 - Trigger flip-flop

Info

Publication number: KR860001360Y1
Application number: KR2019840005131U
Authority: KR
Inventors: 황인섭
Original assignee: 삼성전자주식회사; 정재은
Priority date: 1984-05-31
Filing date: 1984-05-31
Publication date: 1986-07-02
Also published as: KR850010521U

Abstract

내용 없음.No content.

Description

Trigger flip flop circuit

제1도는 본고안의 회로도,1 is a circuit diagram of the present article,

제2도는 본고안에 따른 파형도이다.2 is a waveform diagram according to the present proposal.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 미분회로 2 : R S 플립플롭1: Differential circuit 2: R S flip-flop

3 : 시정수회로 4 : 반전회로3: time constant circuit 4: inversion circuit

R,S,Q : RS플립플롭의 입출력단자 OUT : 출력단자R, S, Q: I / O terminal of RS flip-flop OUT: Output terminal

B⁺: 동작전원B ⁺ : operating power

본고안은 여러개로 구성된 RS형 플립플롭의 집적회로 중에서 사용하지않는 RS형 플립플롭을 이용한 트리거 플립플롭회로에 관한 것이다.The present invention relates to a trigger flip-flop circuit using an RS flip-flop that is not used among integrated circuits of a plurality of RS flip-flops.

일반적으로 입력이 단한개인 플립플롭으로 입력이 가하는 펄스에 따라 플립플롭의 상택를 변화시키는 트리거플립플롭을 사용하고자 할때는 별도로 제작된 트리거플립플롭이나 기타의 회로를 이용하여 사용했으나, 이는 여러개로 구성된 트리거플립플롭의 집적회로에서 사용되고 남은 플립플롭을 그냥 남겨두는 경우가 있었고, 또한 다른 형택의 플립플롭을 구성 할때는 그것에 맞는 플립플롭의 집적회로를 사용하게 되어서 용도에 맞는 각각의 플립플롭의 집적회로를 사용해야하는 번거로움이 있었다.In general, when using a flip-flop with a single input and using a trigger flip-flop that changes the position of the flip-flop according to the pulse applied by the input, a separate trigger flip-flop or other circuit is used. In some cases, the remaining flip-flops used in the flop integrated circuits are left alone, and when the flip-flops of other types are used, the flip-flop integrated circuits used for the flip flops are used. There was a hassle.

본고안은 상기한 문제점을 개선한 것으로 여러개로 구성된노아 RS형플립플롭의 집적회로 중에서 사용하지 않는 노아 RS형플립플롭을 이용하고, 이노아 RS형 플립플롭 전후단에 미분회로와 시정수 및 트랜지스터를 연결시켜서된 트리거 플립플롭을 제공함에 목적이 있다.This paper improves on the above-mentioned problems and uses a Noah RS flip-flop that is not used among integrated circuits of Noah RS flip-flops. The purpose is to provide a trigger flip-flop by connecting.

이하 본고안의 구성 및 작용, 횡과를 예시도면에 의거하여 상세히 설명하면 다음과 같다.Hereinafter, the configuration, operation, and transverses of the present disclosure will be described in detail with reference to the accompanying drawings.

본고안은 동작전원(B⁺)에 트리거스위치(SWt)의 일단을 연결하고, 트리거스위치(SWt)의 다른일단에 콘덴서(C1)와 저항(R2)으로 구성된 미분회로(1)를 매개하여 RS플립플롭(2)의 리셋트단자(R)를 연결하는 한편 미분회로(1)에 저항(R3)을 매개하여 RS플립플롭(2)의 셋트단자(S)를 연결하며, RS플립플롭(2)의 출력단자(Q)에 저항(R4)과 콘덴서(C2)로 구성된 시정수회로(3)를 매개하여 트랜지스터(TR1)의 베이스를 연결하고, 트랜지스터(TR1)의 컬렉터와 RS 플립플롭(2)의 셋트단자(S) 사이에 다이오드(D2)를 연결하며, 트랜지스터(TR1)의 컬렉터에 저항(R₅)(R₆)과 트랜지스터(TR2)로 구성된 반전회로(4)를 연결한 구조로 되어있다.This proposal connects one end of the trigger switch SWt to the operating power source B ⁺ , and connects one end of the trigger switch SWt to the other end of the trigger switch SWt through a differential circuit 1 composed of a capacitor C1 and a resistor R2. The reset terminal R of the flip-flop 2 is connected, while the set terminal S of the RS flip-flop 2 is connected to the differential circuit 1 through the resistor R3, and the RS flip-flop 2 is connected. The base of the transistor TR1 is connected to the output terminal Q of the circuit through a time constant circuit 3 composed of a resistor R4 and a capacitor C2, and the collector and RS flip-flop 2 of the transistor TR1 are connected. Diode (D2) is connected between the set terminal (S) of the), and the inverting circuit (4) consisting of a resistor (R ₅ ) (R ₆ ) and a transistor (TR2) is connected to the collector of the transistor (TR1). It is.

미설명부호 OUT는 본고안에 따라 구성된 트리거플립플롭의 출력단자이다.Unsigned OUT is the output terminal of the trigger flip-flop configured according to this paper.

제1도는 상기한 구조로 되어있는 본고안의 회로도를 나타낸 것으로 트리거스위치(SWt)를 텃치하면 제2도에 나타난(2-1)과 같은 신호가 미분회로(1)의 콘덴서(C1 )와 저항(R2)에 의해 결정되는 포지티브미분펄스(2-2)와 같은 신호로 노아형(NOR TYPE) RS플립플롭(2)의 리셋트단자(R)에 인가되고, 또 저항(R₃)을 통한 포지티브미분펄스는 (2-3)과 같은 신호로 셋트단자(S)와 다이오드(D2)에 인가된다.FIG. 1 is a circuit diagram of the present invention having the above-described structure. When trigger switch SWt is applied, a signal such as (2-1) shown in FIG. 2 shows a condenser C1 and a resistor ( It is applied to the reset terminal R of the NOR type RS flip flop 2 with the same signal as the positive differential pulse 2-2 determined by R2), and is positive through the resistor R ₃ . The differential pulse is applied to the set terminal S and the diode D2 with the same signal as (2-3).

여기에서 RS플립플롭(2)에는 포지티브트리거를 입력하고 진리표는 다음과 같이 표시되며, 경우에 따라 낸드형 RS플립플롭도 사용되는 데 이때는 네가티브트리거를 입력시키고 저항(R1)(R2)을 풀-업시키며 출력측도 인버시터시키게 된다.In this case, a positive trigger is inputted to the RS flip-flop (2), and the truth table is displayed as follows. In some cases, a NAND-type RS flip-flop is also used. In this case, a negative trigger is input and the resistor R1 (R2) is pulled down. The output side is also inverted.

진리표Truth table

여기서 ( )는 낸드형 RS플립플롭의 진리표를 나타낸다. 그러므로 (2-2)(2-3)과 같은 포지티브미분펄스를 RS플립플롭(2)의 리셋트단자(R)와 셋트단자(S)로 동시에 인가하면 출력단자(Q)에서 (2-5)와 같은 신호가 하이상택로 송출되고, 이 신호는 저항(R4)과 콘덴서(C2)의 시정수가 트랜지스터(TR1)의 VBE1에 도달하는 시간만큼 지연되어 (2-4)와 같은 신호로 트랜지스터(TR1)에 인가된다. 그러면 트랜지스터 (TR1)는 턴온되므로 (2-6)과 같은 신호가 저항(R5)를 통해 트랜지스터(TR2)에 인가되어 트랜지스터(TR2)의 콜렉터 신호는 (2-7)과 같이 반전되어 송출되는 한편, 또 저항(R3)의 뒷단인 셋트단자(S)가 로우상택로 랫치되면서 출력단자(Q)의 신호는 하이상태로 되는 데 또 다시 트리거신호가 입력되면 셋트단자(S)는 로우상택이므로 포지티브미분펄스가 리셋트단자(R)에만 인가되어 출력단자(Q)의 신호가 로우상택로 된다.Where () is the truth table of NAND type RS flip flop. Therefore, if positive differential pulse like (2-2) (2-3) is applied to reset terminal (R) and set terminal (S) of RS flip-flop (2) simultaneously, output terminal (Q) A signal such as) is sent to the high phase, and this signal is delayed by the time that the time constants of the resistor R4 and the capacitor C2 reach the VBE1 of the transistor TR1, and thus the signal (2-4) is used as the transistor ( TR1). The transistor TR1 is then turned on so that a signal such as (2-6) is applied to the transistor TR2 through the resistor R5 so that the collector signal of the transistor TR2 is inverted and sent out as shown in (2-7). When the set terminal S, which is the rear end of the resistor R3, is latched low, the signal of the output terminal Q becomes high. When the trigger signal is input again, the set terminal S is low, The differential pulse is applied only to the reset terminal R so that the signal of the output terminal Q becomes low.

이때 트랜지스터(TR1)는 턴오프상택로 되므로 (2-6)에서의 로우상태신호가 트랜지스터(TR2)의 베이스로 인가되어 트랜지스터(TR2)의 콜렉터에서 (2-7)과 같이 반전되어 송출되는데, 트리거스위치(SWt)에 의하여 다시 트리거신호가 입력되면 RS 플립플롭(2)의 셋트단자(S)와 리셋트단자(R)로 동시에 포지티브미분펄스가 인가되므로 RS플립플롭(2)의 출력단자(Q)는 하이상태로 되어서 전술한 바와 같은 동작이 이루어진다.At this time, since the transistor TR1 is turned off, the low state signal at (2-6) is applied to the base of the transistor TR2, and is inverted and sent out from the collector of the transistor TR2 like (2-7). When the trigger signal is input again by the trigger switch SWt, the positive differential pulse is simultaneously applied to the set terminal S and the reset terminal R of the RS flip-flop 2, so that the output terminal of the RS flip-flop 2 Q) goes high to perform the operation as described above.

상기한 바와 같이 본고안은 다수개의 RS플립플롭으로 구성된 집적회로를 하나의 시스템을 구성하는 회로에 사용했을 때 다수 개의 RS플립플롭을 포함하는 집적회로에서 사용하고 있지 않던 부분을 이용하여 트리거플립플롭으로 구성하므로서 RS플립플롭과 트리거플립플롭을 사용하는 전체 시스템의 구성이 간결해지고 원가가 절감되는 효과가 있다.As described above, the present invention uses a trigger flip-flop using an unused portion of an integrated circuit including a plurality of RS flip-flops when an integrated circuit composed of a plurality of RS flip-flops is used in a circuit constituting a system. In this configuration, the entire system using RS flip-flop and trigger flip-flop can be simplified and cost can be reduced.

Claims

One end of the trigger switch SWt is connected to the operating power source B ⁺ , and the other end of the trigger switch SWt is connected to the RS flip-flop through a differential circuit 1 composed of a capacitor C1 and a resistor R2. Connect the reset terminal R of 2) and the set terminal S of the RS flip-flop 2 via the resistor R3 to the differential circuit 1, and output the RS flip-flop 2 The base of the transistor TR1 is connected to the terminal Q via a time constant circuit 3 composed of a resistor R4 and a capacitor C2, and a collector of the transistor TR1 and a set of the RS flip-flop 2 are connected. The trigger flip-flop is connected by connecting the diode D2 between the terminals S and connecting the inverting circuit 4 composed of the resistors R5 and R6 and the transistor TR2 to the collector of the transistor TR1.