KR860001162B1 - 광전변환 반도체장치 - Google Patents

광전변환 반도체장치 Download PDF

Info

Publication number
KR860001162B1
KR860001162B1 KR1019810003471A KR810003471A KR860001162B1 KR 860001162 B1 KR860001162 B1 KR 860001162B1 KR 1019810003471 A KR1019810003471 A KR 1019810003471A KR 810003471 A KR810003471 A KR 810003471A KR 860001162 B1 KR860001162 B1 KR 860001162B1
Authority
KR
South Korea
Prior art keywords
semiconductor
amorphous
gas
photoelectric conversion
semiconductor layer
Prior art date
Application number
KR1019810003471A
Other languages
English (en)
Other versions
KR830008403A (ko
Inventor
슌페이 야마자끼
Original Assignee
가부시끼가이샤 한도다이 에네르기 겡뀨소
야마자끼 슌폐이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP55128110A external-priority patent/JPS5752176A/ja
Application filed by 가부시끼가이샤 한도다이 에네르기 겡뀨소, 야마자끼 슌폐이 filed Critical 가부시끼가이샤 한도다이 에네르기 겡뀨소
Publication of KR830008403A publication Critical patent/KR830008403A/ko
Application granted granted Critical
Publication of KR860001162B1 publication Critical patent/KR860001162B1/ko

Links

Images

Classifications

    • H01L31/075—
    • H01L31/04—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

내용 없음.

Description

광전변환 반도체장치
제1도는 광전 변환 반도체장치에 적용되는 본 발명의 일실시예에 대한 개략적 횡단면도.
제2도는 제1도의 실시예내에 제각기 반도체 영역을 형성하는 반도체의 구조에 대한 도시도.
제3도는 아몰포스(amorphous) 및 단결정 반도체와 본 발명에서 사용하는 세미(semi)아몰포스 반도체의 관계에 대한 그래프.
제4도는 반도체 영역을 형성하는 방법과 여기에 사용된 장치에 대한 도시도.
제5도 내지 제9도는 광전 변환 반도체장치에 적용되는 본 발명의 다른 실시예에 대한 횡단면도.
* 도면의 주요부분에 대한 부호의 설명
1,1',1'' : 기판 2 : 주표면
3,3',7,7',13,17 : 전극 4 : 제1반도체 영역
5 : 제2반도체 영역 6 : 제3반도체 영역
8 : 입사광 9 : 반사방지막
10 : 아몰포스 N+형 반도체영역 33 : 가스이온화층
34 : 반도체 증착층 36 : 고주파 전원
본 발명은 광전 변환 반도체 장치로서 사용하기에 적당한 반도체 장치에 관한 것이다.
단결정, 다결정 및 비정질 반도체를 사용하여 구성된 다수의 광전 변환 반도체 장치가 제안되어 왔었다.
광전 변환 반도체 장치용으로 활용된 단결정 반도체는 광전 변환 반도체 장치의 제조용으로 사용될 때 댕글링(dangling) 결합 중화제로서 도포된 다결정 또는 비정질 반도체와 비교할 때 높은 정도의 광도전성을 나타낸다. 예를들면, 다결정 반도체가 다결정 실리콘으로 구성된 경우에서는 광도전성이 태양광의 AM1(100mW/cm2) 조도하에서 10-5차지 10-8Sㆍcm-1이고 암(暗)도전성은 10-7내지 10-12Sㆍcm이다. 아몰포스(amorphous) 실리콘으로 구성된 비정질 반도체는 10-6내지 10-8Sㆍcm-1과 같이 낮은 광도전성을 나타내고 암도전성은 10-4내지 10-6Sㆍcm-1과 같이 낮다. 여기에 대비하여 단결정 실리콘으로 구성된 단결정 반도체는 광도전성이 10-3Sㆍcm-1또는 그 이상이고 암도전성이 10-4내지 10-6Sㆍcm-1이 된다.
따라서 단결정은 다결정 및 비정질 반도체와 비교할 때 광도전성 및 암도전성에서 매우 훌륭하다고 말할 수 있다.
일반적으로, 단결정 반도체는 댕글링 결합 중화제로 도포된 다결정 및 비정질 반도체보다 소수 캐리어의 확산거리가 크다. 예를 들어서 아몰포스 실리콘으로 형성된 비정질 반도체의 경우에, 소수 캐리어의 확산길이는 단지 300 내지 400Å이고, 다결정 실리콘으로 형성된 다결정 반도체의 경우에서는, 소수 캐리어의 확산길이는 아몰포스 실리콘의 경우와 같다. 여기에 대하여서 단결정 실리콘으로 형성된 단결정 반도체의 경우에는 소수 캐리어의 확산길이는 102내지 104㎛이다.
따라서, 단결정 반도체는 소수 캐리어의 확산길이에서 다결정 또는 비정질 반도체보다 매우 뛰어나다고 말할 수 있다.
또한 일반적으로 단결정 반도체는 다결정 또는 비정질 반도체보다 매우 큰 불순물 이온화율을 갖는다. 여기에서 기술된 불순물 이온화율은 반도체가 P형 또는 N형 불순물로서 도프된 경우에 반도체내에서 P형 또는 N형 도전성을 제공하는 이온들이 발생되는 비율이다. 예를 들자면, 아몰포스 실리콘으로 구성된 비정질 반도체는 약 0.1%의 불순물 이온화율을 갖는다. 다결정 반도체의 경우에는 P형 또는 N형 불순물로서 도프되었다 할지라도, 불순물이 조직 영역상에 응결되고, 결과적으로 P형 또는 N형 도전성을 나타내는 이온이 반도체내에서 발생되기는 매우 어렵다. 여기에 대비하여 단결정 실리콘으로 구성된 단결정 반도체는 100%에 가까운 불순물 이온화율을 갖는다.
따라서 단결정 반도체는 다결정 또는 비정질 반도체와 비교할 때 불순물 이온화율이 매우 뛰어남을 알 수 있다.
그러나 일반적으로, 단결정 반도체는 다결정 반도체의 경우에서와 같이 비정질 반도체보다 매우 작은 광흡수계수를 갖는다. 예를 들자면, 아몰포스 실리콘으로 구성된 비정질 반도체는 0.4, 0.5 및 0.6㎛의 파장을 갖는 광(光)에 대하여 4×105cm-1, 1×105cm-1, 및 2×104cm-1의 광흡수계수들을 제각기갖는다. 여기에 대하여 단결정 실리콘으로 구성된 단결정 반도체는 다결정 반도체의 경우에서처럼 0.4, 0.5 및 0.6㎛파장의 광에 대하여 1×105cm-1, 1×104cm-1, 및 6×103cm-1의 광흡수계수를 각각 갖는다.
따라서 단결정 반도체는 광흡수계수에서는 비정질 반도체보다 매우 좋다고 말할 수 없다.
또한 통상적으로 단결정 반도체는 중화제로 도프된 다결정 반도체의 경우에서처럼 댕글링 결합 중합체로 도프된 비정질 반도체보다 에너지 밴드 갭(gap)이 매우 작다. 예를 들자면, 비정질 반도체가 아몰포스 실리콘으로 구성된 경우에, 에너지 밴드 갭은 1.7 내지 1.9eV 영역내에 있다.
여기에 대하여서, 단결정 실리큰으로 구성된 단결정 반도체는 상기 다결정 반도체가 다결정 실리콘으로 구성된 경우에서처럼 1.1eV의 에너지 밴드 갭을 갖는다.
또한 단결정 반도체에서 전자의 전이는 저온에서는 직접적으로 되지 않는다.
일반적으로 비정질 반도체, 특히 아몰포스 반도체는 단결정 또는 다결정 반도체보다 큰광흡수계수를 갖는다. 예를 들자면, 비정질 반도체가 아몰포스 실리콘으로 구성된 경우에는 전술된 바와 같이 0.4, 0.5 및 0.6㎛파장의 광에서 4×105cm-1, 1×105cm-1, 및 2×104cm-1의 광흡수상수을 나타낸다. 즉 비정질 반도체는 단결정 실리콘으로 구성된 단결정 반도체보다 광습수계수면에서는 매우 크다.
따라서 비정질 특히 아몰포스 반도체는 단결정 또는 다결정 반도체와 비교했을 때 광흡수계수면에서 월등하다고 말할 수 있다.
또한 비정질 특히 아몰포스 반도체가 댕글링 결합 중화제로 도프되지 않은 경우에, 댕글링 결합 중화제로 도프된 다결정 반도체와 단결정 반도체보다 큰 에너지 밴드 캡을 갖는다. 예를 들자면, 아몰포스 실리콘으로 구성된 비정질 반도체는 21.7 내지 1.9eV의 영역의 에너지 밴드캡을 갖는다. 이러한 에너지 밴드 캡은 다결정 실리콘으로 구성된 다결정 반도체와, 단결정으로 구성된 단결정 반도체 그리고 댕글링 결합 중화제로 도프된 다결정 및 단결정 반도체보다 크다.
또한 비정질, 특히 아몰포스 반도체에 있어서 전자는 저온에서 직접전이된다.
상술된 바에서 알 수 있듯이, 단결정 반도체는 광도전성과, 소수 캐리어의 확산길이 및 불순물 이온화율등이 탁월하나 광흡수계수는 빈약하다. 따라서 이 반도체를 사용하는 광전 변환 반도체 장치는 수광용 광전변환 반도체 장치로 사용하기가 부적합하다. 또한 단결정 반도체에서는 전자가 간접적으로 전이되기 때문에 단결정 반도체를 사용한 광전 변환 반도체 장치는 발광용 광전 변환 반도체 장치로서 사용할 수가 없다.
비정질 반도체, 특히 아몰포스 반도체는 광흡수계수가 탁월한 반면 광도전성과 소수 반송자의 확산길이 및 불순물 이온화율 등이 빈약하다. 따라서 이 반도체를 사용하는 광전 변환 반도체 장치는 수광용 광전 변환 반도체 장치로 사용하기가 부적합하다. 또한 비정질 또는 아몰포스 반도체에서는 전자가 직접 전이되므로, 이 반도체를 사용한 광전 변환 반도체 장치는 발광용 광전 변환 반도체 장치로 사용할 수 있으나, 비정질 반도체는 암도전성 및 불순물 이온화율이 낮아 거의 사용하지 않고 있다.
더우기 다결정 반도체를 사용한 광전 변환 반도체 장치는 수광용뿐만 아니라 발광용 광전 변환 반도체 장치로도 사용하기가 부적합하다.
따라서 본 발명의 목적은 결정질 반도체 특히 단결정 반도체와 비정질 반도체 특히 아몰포스 반도체 둘다의 탁월한 광학 및 전기적 특성을 가진 반도체를 실시한 새로운 반도체 장치를 제공하는 것이다.
본 발명의 반도체 장치에는 적어도 제1 및 제2반도체 영역이 설치되어 이들 사이에 접합이 생긴다. 제1반도체 영역이나 또는 제1 및 제2반도체의 두 영역은 각각 결정율이 변하는 구조를 가진 반도체로 형성된다. 이 경우 제1 및 제2반도체 영역은 다른 도전형이고 이들 사이에는 PN, PI 또는 NI접합이 형성되거나 또는 제1 및 제2 반도체 영역은 다른 에너지 갭을 가지고 이들 사이에는 헤테로 접합이 형성되거나 또는 제1 및 제2반도체 영역은 같은 도전형으로 다른 에너지 갭을 가지고 이들 사이에는 헤테로 접합이 형성되거나 또는 제1 및 제2반도체 영역은 같은 도전형이나 다른 불순물 농도로서 이들 사이에는 HL(하이-로)접합이 형성된다.
결정율이 공간에 따라 변하는 구조를 가진 반도체 영역은 대표적으로 미립결정질 반도체와 비정질 반도체의 혼합물로 복합되는 반도체로 형성되고, 그 혼합물은 댕글링 결합 중화제로 도프되며, 미립결정질 반도체의 구조는 격자상이다. 이 경우, 미립결정질 반도체의 대표적인 입가 규격은 50 내지 200Å이고 이 입자는 비정질 반도체내로 분산된다. 현수 결합 중화제는 혼합물에 대해 5몰% 이하이다. 이러한 반도체 영역을 형성하는 반도체를 이후 세미 아몰포스 반도체라 칭한다.
이러한 세미 아몰포스 반도체의 경우, 미립결정질 반도체와 댕글링 결합 중화제가 존재하기 때문에 단결정 반도체의 경우에서와 같이 비정질 반도체에 비해 높은 광도전성, 높은 암도전성 및 큰 소수 캐리어 확산거리 특성을 제공한다.
본 발명의 반도체 장치에 사용된 세미 아몰포스 반도체에는 미립결정질 반도체가 함유되어 있으므로 단결정 반도체의 경우에서와 같이 비정질 반도체보다 훨씬 높은 불순물 이온화율이 제공된다.
또한 본 발명의 반도체 장치에 사용된 세미 아몰포스 반도체에는 비정질 반도체와 미립결정질 반도체의 격자상이 있으므로, 비정질 반도체 특히 아몰포스 반도체의 경우에서와 같이 단결정 반도체보다 훨씬 큰 광흡수계수를 제공한다.
더우기 본 발명의 반도체 장치에 사용된 세미 아몰포스 반도체에는 미류결정질 반도체와 비정질 반도체 및 미립결정질 반도체의 격자상의 존재로 인해 단결정 반도체와 비정질 반도체 중간에 에너지 밴드 갭이 생긴다.
본 발명의 반도체 장치에 사용된 세미 아몰포스 반도체에 있어서, 미립결정질 반도체와 비정질 반도체 및 미립결정질 반도체의 격자상으로 인해 전자가 직접 전이된다.
따라서 본 발명의 반도체에 사용된 세미 아몰포스 반도체는 단결정 반도체와 비정질 특히 아몰포스 반도체의 탁월한 광학 및 전기적 특성이 결합된 특성을 가진다.
그러므로 세미 아몰포스 반도체를 사용한 본 발명의 반도체 장치는 수광용뿐만 아니라 발광용 광전 변환 반도체 장치로도 사용될 수 있는 장점이 있다.
광전 변환 반도체 장치에 적용되는 본 발명의 반도체 장치의 제1실시예가 제1도에 도시되어 있다. 평평한 주표면(2)을 갖는 기판(1)이 광전 변환 반도체 장치에 제공된다. 이 실시예에 있어서, 기판(1)은 세라믹과 같은 절연체로 형성된다.
기판(1)의 주표면(2) 위에는 공지된 방법으로 도전층(3)이 형성되며 이 도전층은 금속으로 형성될 수 있다. 도전층(3)은 제1, 제2 및 제3반도체 영역(4),(5),(6)순으로 도전층상에 형성된다. 제1, 제2 및 제3반도체 영역(4), (5), (6)은 예를 들어 P, I(불순물이 첨가되지 않은 진성 반도체) 및 N도전 형태를 제각기 갖는다. 이들 반도체 영역(4),(5),(6)은 예를 들어 제4도를 참조하면서 아래에 기술되는 방법으로 형성된다. 제3반도체 영역(6) 위에는 영역(6)과 저항성 접촉을 하는 콤(comb) 형태 또는 그리드(grid)형태의 투명한 전극(7)이 장착된다.
제1, 제2 및 제3반도체 영역(4), (5) 및 (6)은 각각 제2a도 내지 제2d도에 도시된 바와 같이 공간 좌표 D(두께와 제각기의 표면에 대한 방향의 좌표)에 대하여 공간적으로 변하는 결정율 C를 갖는 구조의 반도체로 형성된다. 이 경우에 결정을 변화의 평균 피치(pitch) ΔD는 각각의 영역의 두께 방향으로는 5 내지 500Å까지 변화하고, 표면 방향으로는 50Å내지 10㎛, 특히 1000 내지 3000㎛ 변화한다. 결정율 C가 제2a도 내지 제2d도에 도시된 바와 같이 공간적으로 변화하는 구조를 갖는 통상적인 반도체는 미립결정 반도체와 비정질 반도체의 혼합물로 형성되며 혼합물에는 댕글링 결합 중화제가 첨가되며 미립결정 반도체는 격자상을 갖는다. 이후부터 이러한 반도체를 세미 아몰포스(Semi-amorphous) 반도체라 한다.
세미 아몰포스 반도체의 실시예에 따라 미립결정 반도체와 비정질 반도체는 예를 들어, 모두 실리콘이며 이 경우 혼합물은 미세결정 반도체가 비정질 반도체내에 분산되어 있다. 댕글링 결합 중화제는 수소나 또는 불소물 및 염화물과 같은 할로겐원소로 구성되며 혼합물에는 이러한 댕글링 경합 중화제가 전자에 비해 5몰% 정도 작게 첨가된다. 미립결정 반도체는 5 내지 200Å의 입자 크기를 가지며 적절하게 입자가 변형되어 있다.
상기 실시예의 경우에 있어서, 세미 아몰포스 반도체는 1×10-4에서 1×10-6Sㆍcm-1의 암도전성을 가지며 AM1조도하에서 1×10-3Sㆍcm-1보다 큰 광도전성을 갖는다. 본 발명자의 실험에 의하면 샘플 중의 하나는 6.7×10-5Sㆍcm-1의 암도전성과 2.8×10-3Sㆍcm-1의 광도전성을 가지며, 다른 샘플은 3.3×10-4Sㆍcm-1의 암도전성과 1.4×10-3Sㆍcm-1의 광도전성을 가지며, 또 다른 샘플은 8.0×10-4Sㆍcm-1의 암도전성과 2.7×10-3Sㆍcm-1의 광도전성을 갖는다.
상기 실시예의 세미 아몰포스 반도체는 소수 캐리어의 확산길이가 0.5 차지 100㎛의 범위에 있다. 실험에 의하여 얻어진 샘플 중의 하나에 있어서, 소수 캐리어의 확산길이는 10.5㎛이었다.
또한 상기 세미 아몰포스 반도체는 99% 이상의 불순물 이온화율을 갖는다. 실험에 의해 얻어진 샘플들중의 하나는 99.2%의 불순물 이온화율을 갖고 있었다.
더우기 상기 세미 아몰포스 반도체는 0.4, 0.5 및 0.6㎛ 파장을 갖는 빛에 대하여 3.5×105, 8.5×104및 1.5×104cm-1보다 큰 빛 흡수계수를 제각기 나타내고 있다. 실험에 의하여 얻어진 샘플 중의 하나는 상기 파장의 빛에 대하여 4×105, 1.5×105및 3×104cm-1의 빛 흡수계수를 제각기 나타냈다.
그 외에도 상시 세미 아몰포스 반도체는 1.4 내지 1.7eV의 범위의 에너지 밴드 갭을 갖는다. 상기 샘플들 중의 하나에서 에너지 밴드 갭은 1.6eV이었다.
상기 세미 아몰포스 반도체에 있어서, 전자의 전이는 낮은 온도에서 1개에 의하여 되었다.
제1,2 및 제3반도체 영역(4),(5),(6)을 형성하는 세미 아몰포스 반도체의 상기 실시예에 따라 암도전성 및 광도전성은 단결정 실시콘으로 형성된 반도체의 경우에 있어서와 같이 비정질 실리콘, 특히 아몰포스 실리콘으로 형성된 반도체의 암도전성 및 광도전성보다 높다. 소수 캐리어의 확산길이는 단결정 실리콘 반도체의 경우에 있어서와 같이 아몰포스 실리콘으로 형성된 반도체의 확산길이보다 크다.
더우기 불순물 이온화율은 단결정 실리콘으로 형성된 반도체의 경우에서와 같이 아몰포스 실리콘으로 구성된 반도체의 불순물 이온화율보다 크다. 및 흡수계수는 아몰포스 실리콘으로 형성된 반도체의 경우에서와 같이 단결정 실리콘으로 형성된 반도체의 빛 흡수계수보다 크다. 에너지 대역 갭은 단결정 실리콘으로 형성된 반도체와 아몰포스 실리콘으로 형성된 반도체의 빛 흡수계수보다 크다. 에너지 대역 갭은 단결정 실리콘으로 형성된 반도체와 아몰포스 실리콘으로 형성된 반도체의 에너지 밴드 갭의 중간값을 갖는다.
상술된 사항은 제각기의 제1,2 및 3반도체 영역(4),(5),(6)을 형성하는 세미 아몰포스 반도체가 단결정 실리콘으로 구성된 반도체와 아몰포스 실리콘으로 형성된 반도체 모두의 좋은 특성을 갖는다는 것을 의미한다.
이러한 좋은 특성들이 제공되는 이유는 제각기의 제1,2 및 3반도체 영역(4),(5),(6)을 형성하는 세미 아몰포스 반도체가 단결정 실리콘과 댕글링 결합 중화제가 첨가된 아몰포스 실리콘으로 형성된 반도체의 구성과 다른 구성을 갖기 때문이다. 이것은 전자 광전 회절 사진에 의하여 확인되었다. 전자 광선 회절 사진에 있어서, 단결정 실리콘만의 경우에는 점의 패턴이, 다결정 실리콘만의 경우에는 링패턴이 그리고 아몰포스 실리콘만의 경우에는 원광패턴이 제공된다.
상기 실시예에 따른 세미 아몰포스가 아몰포스 실리콘으로 형성되고 댕글링 결합 중화제가 첨가된 반도체와 다른 구조를 가지고 있다는 사실은, 비록 5몰퍼센트 이하의 중화제를 함유한다 할지라도, 전자는 소수캐리어의 확산길이 및 암도전성, 광도전성이 후자보다 극히 우수하다. 그런데 댕글링 결합 중화제가 첨가된 아몰포스 실리콘의 반도체에서는 아몰포스 실리콘에 대해 적어도 20 내지 30몰퍼센트의 중화제를 첨가해야 한다. 세미 아몰포스 반도체에 첨가된 댕글링 결합 중화제량이 상기 아몰포스 실리콘의 경우보다 작은 이유는 비정질 반도체의 댕글링 결합이 미립결정 반도체에 의해서 중화되기 때문이다.
게다가 제1,2,3반도체 영역(4),(5),(6)을 형성하는 세미 아몰포스 반도체가 광전자 변환 반도체로서 전술된 우수한 특성을 갖는 이유는 본 발명의 세미 아몰포스 반도체가 제3도에 도시한 바와 같이 단결정 반도체 및 아몰포스 반도체로 형성된 반도체의 경우에서와 같이 안정상태를 유지하기 때문이다. 제3도는 가로좌표상의 배치좌표 ψ와 세로 좌표상의 자유 에너지 F와의 관계를 도시한다.
상기로부터 명백한 사실로서, 각 제1,2 및 3반도체 영역(4),(5),(6)을 형성하는 세미 아몰포스 반도체는 광도전성, 소수 캐리어의 확산길이, 불순물 이온화비율 및 광학 흡수계수에 있어 우수하다. 특히 상기 실시예에서와 같이 혼합물이 실리콘으로 형성되는 경우에 있어서, 에너지 밴드 갭이 1.6eV이기 때문에, 반도체 장치는 수광용으로 특히 활용된다. 게다가 제1,2 및 3반도체 영역(4),(5),(6)을 형성하는 세미 아몰포스 반도체는 높은 광도전성 및 큰 광학 흡수계수를 가지므로, 반도체 영역(4),(5),(6)이 얇은 층내에 각기 형성될지라도 우수한 광진 기능이 수득될 수 있다. 이것은 우수한 광진 변환 기능을 가진 각 반도체 영역이 작은 양의 재질로 형성될 수 있다는 것을 의미한다.
더구나 반도체 영역(4),(5),(6)을 형성하는 세미 아몰포스 반도체는 낮은 온도에서 전자의 직접 전이를 하여하며, 높은 암도전성 및 불순물 이온화 비율을 갖는다.
혼합물을 형성하는 진술된 미립결정 반도체 및 비정질 반도체 혼합물 그리고 각 실리콘에 있어서, 전술된 우수한 특성은 두 반도체 모두가 게르마늄, 실리콘 및 추가의 반도체 재질 화합물 Si3N4-x(0＜x＜4), SiO2-x(0＜x＜2), SiCx(0＜x＜1) 또는 SixGe1-x(0＜x1)과, GaAs, PN,InP 또는 그 동종과 같은 Ⅲ-Ⅴ족의 화합물 반도체인 경우에 동일하게 수득된다.
상기 세미 아몰포스 반도체를 사용하여 형성된 제1,2 및 3반도체 영역(4),(5),(6)은 아래 언급되는 방법에 의해서 형성될 수 있다.
제4도는 네 개의 반응실(31)을 활용하여 반도체 영역(4),(5),(6)및 유사영역을 형성하기 위한 방법의 한실시예를 도시한 것이다. 네 개의 반응실(31)은 서로 소통하며, 셔터(71)가 이들 사이에 삽입되는 단일 구조로서 형성되며 반응실은 제각기 반응부 Ⅰ,Ⅱ,Ⅲ,Ⅳ를 형성한다.
각 반응실(31)은 가스입구(32), 가스이온화 영역(33), 반도체 증착영역(34), 그리고 이런 규칙으로 제공된 가스 출구(35)로 구성된다. 가스이온화 영역은 반도체 증착영역(34)보다 작은 유효 단면적을 갖는다. 가스이온화 영역(33) 주위에 배치된 것은, 예를들어 1 내지 10GHz, 적당하게는 2.46GHz의 이온화 고주파수 전자기장을 가스이온화 영역(33)에 인가하는 이온화 고주파수 전력공급원(36)이다. 이러한 고주파수 전력공급원은 고주파수 전류가 공급되는 코일로서 형성되어질 수 있다.
각각의 반응실(31)의 반도체 증착영역(34) 주위에 위치된 것은 기판(1)의 표면들에 수직으로 가속 전자장을 반도체 증착영역(34)에 인가하는 등방향성 가속 고주파수 전력원(39)이다. 이러한 전장은 예를 들어, 1 내지 100MHz, 적당하게는 13.6MHz인 비교적 낮은 교류주파수를 갖는다. 고주파수 전력공급원(39)는 고주파수 전류를 공급받는 코일에 의해 형성될 수 있다. 고주파수 전력원(39)은 반도체 증착영역(34)과, 결과적으로 기판(1)을 가열하는 가열원(40)으로 덮여진다. 가열원(40)은 직류가 공급되는 가열기일 수 있다.
반응부 Ⅰ의 반응실(31)의 가스 입구(32)에 혼합가스 공급 파이프(41)의 한쪽 종단이 접속되며, 여기에는 주반도체 재질화합물 가스 공급원(47), P 형 불순물 중합체 가스 공급원(49), 보조 반도체 재질 가스 공급원(50) 및 반송자가스 공급원(51)이 제어밸브(42),(44),(45),(46)를 통하여 공급되어진다.
각 반응부 Ⅱ,Ⅲ의 반응실(31)의 가스 입구(32)도 반응부 Ⅰ의 가스 입구(32)에 접속된 것과 유사한 혼합가스 공급 파이프(41)에 접속되며, 혼합가스 공급 파이프(41)는 반응부 Ⅰ의 경우에서와 유사하게 가스 공급원에 접속된다.
이런 경우에 있어서 반응부 Ⅱ용 가스 공급원은 P형 불순물 화합물 가스 공급원(49)을 포함하지 않으며 반응부 Ⅲ용 가스 공급원은 P형 불순물 화합물 가스 공급원(49)을 포함하지 않으나 N형 불순물 화합물 가스 공급원(47)을 포함한다. 반응부 Ⅳ용 가스 공급원은 헬륨, 네온 및 수소가스 중 하나 또는 그 이상으로 구성된 캐리어 가스 E'가 소용되는 캐리어 가스 공급원(51')일 뿐이다.
각각의 반응부 Ⅰ,Ⅱ,Ⅲ 및 Ⅳ의 주반도체 재질 화합물 가스 공급원(47)으로부터 주반도체 재질 하이드라이드(hydride)가스, 주반도체 재질 할라이드(halide)가스, 주반도체 재질 유기화합물 가스 등과 같은 주반도체 재질 화합물가스 A가 공급된다. 예를 들자면, 주반도체 재질 가스 A는 실란(SiH4)가스, 다이클로로실관(SiH2Cl2)가스, 트리클로로 실관(SiHCl3)가스, 실리콘테트라클로라이드(SiCl4)가스, 실리콘테트라플로라이드(SiH4)가스 또는 동종의 것이다. 반응부 I의 P형 불순물 화합물 가스 공급원(49)으로부터 P형 불순물 하이드라이드가스, P형 불순물 하이드록사이드가스, P형 불순물 할라이드가스 등과 같은 P형 불순물 화합물가스 C가 공급된다. 예를 들어 P형 불순물 화합물 가스 C는 보론, 알루애늄, 겔륨, 인듐, 셀레늄 등의 하이드라이드, 하드록사이드 또한 할라이드 가스이다. 예를 들자면 다이보란(B2H6)가스는 P형 불순물 화합물 가스 공급원(49)에서 공급된다. 반응부 Ⅲ의 N형 불순물 화합물 가스 공급원(48)에서부터는 N형 불순물 하이드라이드 가스, N형 불순물 할라이드 가스, N형 불순물 하이드록사이드 가스 등 예를 들면, 니그로겐, 포스폴로스, 비소, 안티몬, 텔레르 셀레늄 등의 하이드라이드, 할라이드, 하드록사이드 가스와 같은 텔루트 N형 불순물 화합물 가스 B가 공급된다. 예를 들자면, N형 불순물 화합물 가스 B는 포스페인(pH3)가스, 알신(AsH3)가스 등이다. 각각의 반응부 Ⅰ,Ⅱ,Ⅲ 및 Ⅳ의 부가적 반도체 재질 화합물 가스공급원(50)으로부터는 예를 들어 SnCl2, SnCl4, Sn(OH)2, Sn(OH)4, Ccl2, GeCl4, NCl3, PbC2, PbC2, PbCl4, Pg(OH)2, Pb(OH)4등과 같은 가스인 질소, 게르마늄, 탄소, 주석, 납 등의 부가적 반도체 재질 하이드록사이드 또는 할라이드 가스와 같은 부가적 반도체 재질 화합물 가스 D가 공급된다. 각각의 반응부 Ⅰ,Ⅱ 및 Ⅲ의 캐리어 가스 공급원(51)으로부터는 예를 들어 헬륨가스, 네온가스의 합성가스 또는 네온과 하이드로겐가스와의 헬륨가스 혼합가스와 같은 헬륨(He) 및/또는 네온(Ne)가스를 포함하거나 또는 이로서 구성된 캐리어가스 E가 공급된다.
각각의 반응부의 반응실(31)의 가스 출구(35)에는 가스 출구 파이프(52)의 한 단부가 연결되고, 이 가스출구 파이프(52)의 다른 단부는 제어밸브(53)을 통하여 배기장치(54)에 접속된다. 배기장치(54)는 제어밸브(53) 및 가스 출구 튜브(52)를 통하여 반응실(43)내의 가스를 배출하는 진공 펌프일 수도 있다.
가스 균질기(55)는 각각의 반응부의 반응실(31)내에서 가스이온화 영역(33)과 반도체 증착화영역(34)사이에 제공되는 것이 적당하다.
각각의 혼합가스 공급원 파이프(41)는 반응부측에 하나의 제어밸브(80)을 갖는다. 반응부 Ⅰ은 반응부 Ⅱ와 반대쪽 상에서 실(72)와, 이들 사이에 위치된 셔터(73)와 소통한다. 실(72)은 반도체 영역(4),(5),(6)이 증착될 기판(1)을 갖는 보트(38)를 반응부 Ⅰ의 반도체 증착영역(34)내에 삽입하기 위하여 제공되었다. 반응부 Ⅳ는 반응부 Ⅲ의 반대쪽 상에서 실(74)과 이들 사이에 위치된 셔터(75)와 소통되어 있다. 실(74)는 반도체 증착영역(34)에서 반도체영역(4),(5),(6)이 증착된 기판(1)이 있는 보트(38)을 취출하기 위하여 제공되었다. 실(72),(74)은 각각 제어밸브(76),(77)를 통하여 상기 배기장치(54)와 유사한 배기장치(78),(79)에 각각 연결되었다.
배기장치(78)에 의하여 배출된 실(72)에 위치하는 기판(1)이 있는 보트(38)는 셔터(73)를 열고, 반응부 Ⅰ의 반도체 증착영역(34)내에 삽입된다. 보트(38)는 반응부 Ⅰ의 가스가 완전히 배출되거나 또는 단지 캐리어가스 E만이 반응부 Ⅰ내로 흐르는 상태에서 삽입된다. 그 다음 반도체 증착영역(34)에서 P형 반도체 영역(4)은 이하에서 기술되는 방법으로 제각기 기판(1)상에 증착된다.
상술된 바와 같이 기판(1)은 반응부 Ⅰ의 반응실(31)의 반도체 증착영역(34)내에 위치되며, 반응실(31)내의 가스가 가스 출구(35), 가스 출구 파이프(52) 및 제어밸브(53)을 통하여 배기장치(54)에 의하여 배출된 상태에서, 캐리어가스 공급원(51)으로부터 제어밸브(46)를 통하여 이용될 수 있는 캐리어가스 E와, 주반도체 재질 화합물가스 공급원(47)에서부터 제어밸브(42)를 통하여 이용될 수 있는 주반도체 재질 화합물가스 A를 포함한 혼합가스 F는 가스 입구(32)를 통하여 반응실(31)의 가스이온화 영역(33)내로 유도된다. 이러한 경우에서, 혼합가스 F는 제어밸브(44)를 통하여 P형 불순물 화합물가스 공급원(49)으로부터의 P형 불순물 화합물가스 C를 포함한다. 또한 혼합가스 F는 제어밸브(45)를 통하여 부가적 반도체 재질 화합물가스 공급원(50)으로부터의 부가적 반도체 재질 화합물가스 D를 포함한다. 혼합가스 F내에 포함된 캐리어가스 E의 량은 5 내지 99의 유속 %이며, 특히 혼합가스 F에 대하여서는 40 내지 99의 유속%이다.
고주파수 전자장은 이온화, 고주파수 전력원(36)에 의하여 가스이온화 영역(33)내로 안내되는 혼합가스 F에 인가되며, 이에 의해 혼합가스 F가 플라스마(plasma)로 이온화됨으로써, 가스이온화 영역(33)내에 혼합가스 플라스마 G를 형성한다. 이러한 경우에는, 고주파수 전자장은 주파수가 1 내지 100GHz, 예를 들어 2.46GHz인 10 내지 300W의 고주파수 에너지를 갖는 전자장이다.
가스이온화 영역(33)에서 혼합가스 F를 혼합가스 플라스마 G로 이온화하기 위하여 활용된 전자장은 상술된 바와 같이 고주파수이고, 마이크로파 전자장이므로 혼합가스 F를 혼합가스 플라스마 G로 이온화시키는 이온화율은 높다. 혼합가스 플라스마 G는 적어도 혼합가스 F 내에 포함된 캐리어가스가 이온화된 캐리어가스 플라스마와, 반도체 화합물 가스가 이온화된 주반도체 재질 화합물가스 플라스마를 포함한다. 혼합가스 F 내에 함유된 캐리어가스가 헬륨 및/또는 네온가스를 포함하거나 이것으로 구성된 가스이므로, 높은 이온화 에너지를 갖는다. 예를 들자면, 헬륨 가스는 24.57eV의 이온화 에너지를 가지며, 네온가스는 21.59eV의 이온화 에너지를 갖는다. 여기에 대조적으로, 종래의 방법으로 캐이러가스로 사용된 하이드로겐 및 아르곤은 단지 19 내지 15eV의 이온화 에너지를 갖는다. 결과적으로 혼합가스 플라스마내에 포함된 캐리어가스 플라스마는 큰 에너지를 갖는다. 그러므로 캐리어가스 플라스마는 혼합가스 F내에 포함된 반도체 재질 화합물가스의 이온화를 촉진한다. 따라서 혼합가스내에 함유된 반도체 재질 화합물가스를 반도체 재질 화합물가스 플라스마로 이온화하는 비율이 높다.
결과적으로 가스이온화 영역(33)내에서 형성된 혼합가스 플라스마차에 포함된 반도체 재질 화합물가스 플라스마의 유속은 가스이온화 영역(33)에서의 전체 가스의 유속에 비하여 높다.
이것은 부가적 반도체 재질 혼합물가스 D 또는 P형 불순물 화합물가스 C가 혼합가스 F내에 포함되어서 가스 플라스마로 이온화될 경우에도 상기와 동일하다.
이와 같이 형성된 혼합가스 플라스마 G는 가스 출구(35), 가스 출구 파이프(52) 및 제어밸브(53)을 통하여 배기장치(54)에 의하여 반응실(31)내의 가스를 배출함으로써 가스 균질기(55)를 통하여 반도체 증착영역(34)내로 흐른다.
혼합가스 플라스마 G를 반도체 증착영역(34)내로 흐르게 한 다음 반도체 재질은 반도체 증착영역(34)내로 배치된 기판(1)상에 증착된다. 이러한 경우에 있어서, 반응실(31)내로 유도된 혼합가스 F의 흐름 속도, 특히 혼합가스 F내에 포함된 캐이어가스 E의 흐름 속도는 제어밸브(46)를 조절함으로써 사전 제어되며 반응실(31)로부터 가스 출구(35)를 통하여 배출된 가스의 흐름 속도는 제어밸브(53)를 조절함으로써 사전에 제어되어, 반응실(31)내에서의 대기 압력은 1atm 이하로 유지된다. 더우기 기판(1)은 기판상에 증착된 반도체층이 결정화되는 온도하에서 예를 들어 실온에서부터 700℃까지의 범위로 비교적 낮은 온도에서 유지된다.
기판(1)을 실온으로 유지하는 경우에는 가열원(40)이 사용될 필요가 없으며, 기판(1)의 온도를 실온보다 높게 유지하는 경우에 기판(1)을 가열하기 위해 가열원(40)이 사용된다. 더우기 지향성 가속 고주파수원(39)에 의하여 기판(1)의 표면과 수직하게 발생된 지향성 자장에 의하여 기판(1)상에 반도체 재질이 증착되는 속도가 증가된다.
상술된 바와 같이, 반응실(31)내의 기압이 낮게 유지되고 기판(1)이 비교적 저온으로 유지되는 상태에서, 반도체 증착영역(34)에서 기판(1)상에 반도체 재질을 증착시킴으로써 미립 결정 반도체와 비정질 반도체의 혼합물로 형성되어 있으며 이 혼합이 댕글링 결합 중화제로 도핑된 제1반도체 영역(4)이 기판(1)상에 형성된다. 반도체 영역(4)은 P형층이다.
이 경우에 있어서, 반도체 증착영역(34)의 혼합물가스 플라스마는 가스이온화 영역(33)으로부터 이 증착영역차로 흘러 들어온 혼합물 플라스마이므로 반도체 증착영역(34)내에서는 플라스마가 균일하게 분포된다.
결국 혼합물가스 플라스마는 기판(1)의 전체 표면에 걸쳐서 균일하다.
다라서 기판의 표면 방향으로 균일하며 공백이 없거나 무시할 수 있는 작은 수의 공백을 갖는 반도체 영역(4)을 기판상에서 얻을 수 있다.
또한 가스이온화 영역(33)내에서 형성된 혼합물가스 플라스마 G내에 포함된 반도체 재질 화합물가스 플라스마의 유속이 앞서 언급된 바와 같이 가스이온화 영역(33)내의 전체 가스의 유속에 비해 크기 때문에 반도체 증착영역(34)에서 기판(1)의 표면에 있는 혼합물 가스에 포함된 반도체 재질 화합물가스 플라스마의 유속은 기판(1)의 표면에 있는 전체 가스의 유속에 비해 크다. 이로서 기판(1)의 표면에 증착된 반도체 영역(4)에 공백을 없게 하거나 무시할 수 있는 수의 공백을 만들며 반도체 영역(4)가 기판(1)의 표면 방향으로 균일하게 되도록 한다.
그 외에도 가스 이온화 영역(32)내에서 형성된 혼합물 가스 플라마스마에 포함된 캐리어가스 플라스마가 상술된 바와 같이 큰 이온화 에너지를 가지기 때문에 캐리어가스 플라스마의 에너지는 혼합물 가스 플라스마가 반도체 증착영역(34)내로 흘러들어갈 때나 흘러들어간 후에 큰 값을 가지며, 결국 기판(1)의 반도체 증착영역(34)의 혼합물 플라스마에 포함된 반도체 재질 화합물 가스 플라스마의 에너지도 큰 값을 갖는다. 따라서 기판(1)의 위에 반도체 영역(4)이 높은 밀도로 증착될 수 있다.
더우기 혼합물 가스 플라스마에 포함된 캐리어가스 플라스마가 헬륨가스 플라스마 및 네온가스 플라스마로 구성되거나 또는 이들을 포함하므로 캐리어가스 플라스마가 높은 열도전성을 갖는다. 또한 헬륨가스 플라스마는 0.123KCal/mHg℃의 열도전성을 가지며 네온가스 플라스마는 0.0398KCal/mHg℃의 열 도전성을 갖는다. 따라서 캐리어가스 플라스마는 기판(1)의 전체 표면을 일정한 온도로 유지하는데 크게 기여한다.
결국 기판(1)상에 증착된 반도체 영역(4)은 기판 표면 방향으로 균일하게 될 수 있다.
더우기 반도체 증착영역(34)의 혼합물가스내에 포함된 캐리어가스 플라스마가 헬륨가스 플라스마 및 네온가스 플라스마로 구성되거나 또는 이들을 포함하므로 헬륨가스 플라스마는 기판(1) 위에 형성된 반도체 영역(4)내로 자유롭게 이동한다. 이것은 반도체영역(4)에 형성되는 재결합 중심의 밀도를 감소시켜 그 특성을 향상시킨다.
상술된 바와 같이 기판(1) 상에 P형 세미 아몰포스 반도체 영역(4)을 형성시킨 후에 P형 반도체 영역(4)이 각각 증착되어 있는 기판(1)을 운반하는 보트(38)가 개방된 셔터(71)을 통하여 반응부 Ⅱ의 반도체 증착영역(34)내로 삽입된다. 반응부 Ⅰ과 Ⅱ가 완전히 진공으로 되거나 캐리어가스 E만이 반응부 Ⅰ과 Ⅱ를 흐르는 상태하에서 보트(38)가 상기와 같이 삽입된다. 반도체 증착영역(34)에 있어서 Ⅰ형 세미 아몰포스 반도체 영역(5)이 상술된 것과 동일한 방법으로 각각의 기판(1)의 P형 반도체 영역 위에 형성된다.
이후에 P형 세미 아몰포스 반도체 영역(4)과 Ⅰ형 세미 아몰포스 반도체 영역(5)이 차례로 형성되어 있는 기판(1)을 운반하는 보트(38)가 개방된 셔터(71)을 통하여 반응부 Ⅱ에서 반응부 Ⅲ의 반도체 증착영역(34)내로 삽입된다. 이 경우에 있어서도, 반응부 Ⅱ와 Ⅲ이 완전히 진공이 되거나 캐리어가스 E만이 반응부 Ⅱ와 Ⅲ을 흐르는 상태에서 보트(38)가 반응부 Ⅲ내로 삽입된다. 반응부 Ⅲ의 반도체 증착영역(34)에 있어서 N형 세미 아몰포스 반도체 영역(6)이 상술된 바와 동일한 방법으로 제각기의 기판(1)의 Ⅰ형 세미 아몰포스 반도체 영역(5)에 증착된다.
그 후에 P형, I형 및 N형 세미 아몰포스 반도체 영역(4),(5),(6)이 차례로 형성되어 있는 기판(1)을 운반하는 보트(38)가 개방된 셔터(71)를 통하여 반응부 Ⅲ으로부터 반응부 Ⅳ의 반도체 증착영역(34)내로 삽입된다. 이 경우에 반응부 Ⅲ과 Ⅳ가 모두 진공이거나 캐리어가스 E만이 반응부 Ⅲ과 Ⅳ를 통과하는 상태에서 보트(38)가 반응부 Ⅳ내로 삽입된다. 반응부 Ⅳ의 반도체 증착영역(34)에 있어서 각각의 기판(1) 위에 형성된 P,I 및 N형 세미 아몰포스 반도체 영역(4),(5),(6)은 캐리어가스 E가 가스이온화 영역(33)내에서 이온화된 캐리어가스 플라스마에 의하여 가열 냉각된다.
그 후에 P,I 및 N형 세미 아몰포스 반도체 영역(4),(5),(6)이 각각 증착된 기판(1)을 운반하는 보트(38)는 개방된 셔터(75)를 통하여 반응부 Ⅳ로부터 반응실(74)내로 삽입된다. 이 경우에 있어서, 반응부 Ⅳ는 완전히 진공이거나 캐리어가스 E만이 흐르고 있다.
그 후에 P,I 및 N형 세미 아몰포스 반도체 영역(4),(5),(6)이 증착된 기판(1)이 반응실(74)로부터 제거된다.
상술된 것은 세미 아몰포스 반도체 영역(4),(5),(6)을 형성하기 위한 방법의 예를 설명한 것이다. 상술된 방법에 의하여 제각기의 세미 아몰포스 반도체 영역(4),(5),(6)은 반도체에 비해 5몰% 작은 양의 댕글링결합 중화제를 포함하도록 형성될 수 있다. 더우기 각각의 세미 아몰포스 반도체 영역(4),(5),(6)은 5 내지 200Å범위의 크기를 가지며 적합한 격자상을 이루는 미립 결정 반도체로 형성될 수 있다. 더우기 각각의 세미 아몰포스 반도체 영역(4),(5),(6)은 AM1조도에서 1×10-4내지 1×10-6Sㆍcm-1의 암도전성과 1×10-3Sㆍcm-1보다 큰 광도전성을 갖는다. 그 외에도 각각의 세미 아몰포스 반도체 영역(4),(5),(6)내에 있는 소수 캐리어의 확산길이는 0.5 내지 100㎛이며 제각기의 세미 아몰포스 반도체 영역은 99% 이상의 불순물 이온화율을 갖는다. 또한 세미 아몰포스 반도체 영역(4),(5),(6)은 0.4, 0.5 및 0.6㎛ 파장의 빛에 대하여 3.5×105, 8.5×104및 1.5×10-4cm-1또는 그 이상의 광 흡수계수를 나타내며, 각각의 세미 아몰포스 반도체 영역은 1.4 차지 1.7eV 영역의 에너지 밴드 갭을 가진다. 더우기 상술된 방법으로 형성된 각각의 세미 아몰포스 반도체 영역에서는 저온에서 전자가 직접 전이된다.
또한 각각의 세미 아몰포스 반도체 영역은 제3도에 도시된 바와 같이 단결정 반도체와 아몰포스 반도체에 비해 그 상태가 안정하다.
제3도에는 윤곽 좌표 ψ와 자유 에너지 F의 상관관계가 도시되어 있다.
상술된 바로서 본 발명에 의한 광전 변환 반도체 장치의 제1실시예의 구조가 설명되었다.
상술된 제1실시예의 구조는 단결정 반도체와 다결정 또는 아몰포스 반도체를 사용하여 형성된 종래의 PIN형 광전 변환 반도체 장치의 구조와 동일하다. 따라서 상세히 설명하지는 않았으나 기판의 반대쪽에서 광전 변환 반도체 장치에 광이 입사되면, 이 입사광의 강도에 대응하는 전기 출력이 전극 (3) 및 (7) 양단에서 발생되며 이것은 종래 기술의 PIN형 광전 변환 반도체 장치의 경우에서와 같다.
그러나 본 발명에 의한 광전 변환 반도체 장치에서는P,I 및 N형 영역을 형성하는 제1, 제2 및 제3반도체 영역(4),(5),(6)은 각각 상술된 탁월한 광학 및 전기적 특성을 가진 미리 정해진 세미 아몰포스 반도체로 형성된다. 그러므로 본 발명을 실시한 광전 변한 반도체 장치는 종래의 PIN형 광전 변환 반도체 장치에 비해 탁월한 광전 변환 특성을 가진다. 본 발명에 의한 광전 변환 반도체 장치의 광전 변환 효율은 7 내지 10%로서 종래의 PIN형 광전 변환 반도체 장치의 광전 변환 효율보다 3배 내지 5배가 높다. 실시예에 의하면, 이러한 높은 광전 변환 효율은 반도체 영역(4),(5),(6)의 전체 두께가 1 내지 5㎛로서 얻어질 수 있고, 이 두께는 단결정 반도체를 사용한 종래의 PIN형 광전 변환 반도체 장치의 반도체 영역 두께의 1/10내지 1/30에 불과하다.
제5도는 본 발명에 의한 광전 변환 반도체 장치의 제2실시예를 도시한다. 제1도에 대응하는 부분은 동일한 참조부호를 사용하여 그 상세한 설명을 생략한다. 이 실시예가 제1도의 실시예 구조와 같은 PIN형으로 제1도와 다른 점은 제1도의 기판(1)이 예를 들면, 스테인레스강과 같은 도전재료로 형성된 도전성 기판(1')으로 대치되었으며, 또한 제1도의 전극(3)이 생략되고, 반도체 영역(6)상에 질화 실리콘의 반사방지막(9)이 증착되는 점이다.
제5도에 도시된 광전 변환 반도체 장치는 상술된 점만을 제외하고는 제1도의것과 같은 PIN형 구조이므로, 제1도에서와 같이 도전성 기판(1')과 전극(7) 양단에서는 입사광(8)의 강도에 대응하는 전기 출력이 발생된다. 또한 P,I 및 N형 영역을 구성하는 반도체 영역(4),(5),(6)은 각각 탁월한 광학 및 전기적 특성을 가진 세미 아몰포스 반도체로 형성되므로, 제5도의 실시예 역시 제1도의 경우와 같은 탁월한 광전 변환 특성을 가진다.
제6도는 본 발명에 의한 광전 변환 반도체 장치의 제3실시예를 도시한다. 제6도에서 제1도에 대응하는 부분은 같은 참조부호를 사용하며 그 상세한 설명은 생략한다. 이 실시예도 제1도의 장치 구조와 동일하지만 다른 점은 제1도에서 세미 아몰포스 반도체로 형성된 반도체 영역(4)이 세미 아몰포스 반도체와는 다른 아몰포스 또는 다결정 반도체로 형성된 N+형 반도체 영역(10)으로 대치되고 역시 제1도에서 사용된 전극(3)이 생략된 점이다.
제6도의 광전 변환 반도체 장치는 제1도의 것과 같은 PIN형 구조이므로, 제1도의 경우와 같은 방법으로 반도체 영역(10)과 전극(7)의 양단에서는 입사광(8)의 강도에 대응하는 전기 출력이 발생된다. 또한 P 및 I형 영역을 구성하는 반도체 영역(5),(6)은 각각 탁월한 광학 및 전기적 특성을 가진 세미 아몰포스 반도체로 형성되므로, 단결정이나 다결정 또는 아몰포스 반도체를 사용한 종래의 PIN형 광전 변환 반도체 장치보다 더 탁월한 광전 변환 특성을 얻을 수 있다.
제7도는 본 발명에 의한 광전 변환 반도체 장치의 제4실시예를 도시한다. 제7도에서, 제1도에 대응하는 부분에는 같은 참조부호를 사용하여 그 상세한 설명을 생략한다. 이 실시예도 제1도의 것과 같은 PIN형 구조이나, 다른 점은 제1도의 기판(1)이 유리와 같은 투명한 절연제로 형성된 기판(1'')으로 대치되었고 제1도의 전극(3)은 인듐-산화티타눔과 같은 투명재로 형성된 전극(3')으로 대치되었으며, 제1도의 전극(7)은 적합한 재료의 전극(87')으로 대치되어 반도체 영역(6)의 전체 영역상에 증착되어 있고, 기판(1'')과 전극(3')사이에는 크로뮴의 전극(13)이 배치되어 외부 점검으로 사용되는 점이다.
제7도의 광전 변환 반도체 장치는 상술된 점만을 제외하고는 제1도와 같은 PIN 구조이므로, 기판(1'')에 투사되는 입사광(8)의 강도에 대응하는 전기 출력이 전극(7')과 전극(13) 양단에서 발생된다. 더우기 P, I 및 N형 영역을 구성하는 반도체 영역(4),(5),(6)은 각각 상기 언급된 탁월한 광학 및 전기적 특성을 가진 세미 아몰포스 반도체로 형성되므로, 제1도의 것과 같은 탁월한 광전 변환 특성을 얻을 수가 있다.
제8도는 본 발명에 의한 광전 변환 반도체 장치의 제5실시예를 도시한다. 제8도에서, 제5도에 대응하는 부분을 같은 참조부호를 사용하여 그 상세한 설명은 생략한다. 이 실시예는 제5도와 장치와 같은 것이다. 다른 점은 제5도에서 I형 영역을 형성하는 반도체 영역(5)가 빠졌고 P형 및 N형 영역을 구성하는 반도체 영역(4),(5)이 각각 PNPN형 구조로 배치되었으며 전극(7)이 외부 반도체 영역(6)의 전반에 걸쳐 증착되고, 전극(7)상에는 외부 접속용의 전극(17)이 형성되어 있는 점이다.
제8도에 도시된 광전 변환 반도체 장치의 구조는 단결정이나 다결정 또는 아몰포스 반도체를 사용한 종래의 PNPN형 광전 변환 반도체 장치의 구조와 같다. 따라서 기판(1')의 반대측에서 장치에 입사광(8)이 투사되면, 종래 기술의 PNPN형 광전 변환 반도체 장치의 경우에서와 같이 전극(17)과 기판(1') 양단에서는 입사광(8)의 강도에 대응하는 전극 출력이 발생된다.
그러나 본 발명에 의한 제8도의 광전 변환 반도체 장치에 있어서는 각각 P형 및 N형 영역을 구성하는 반도체 영역(4),(6)은 각각 상술한 바와 같이 탁월한 광학 및 전기적 특성을 가지는 세미 아몰포스 반도체로 형성되므로, 종래의 PNPN형 광전 변환 반도체 장치에 비해 탁월한 광전 변환 특성을 얻을 수 있다.
제9도는 본 발명에 의한 광전 변환 반도체 장치의 제6실시예를 도시한다. 제9도에서 제7도에 대응하는 부분은 같은 참조번호를 표시하여 그 상세한 설명을 생략하였다. 투명기판(1'')에는 I형 영역을 형성하는 반도체 영역(5)가 형성된다. 이 반도체 영역(5)에서 각각 빗살형의 P 및 N형 영역을 구성하는 반도체 영역(4),(6)이 기판(1'')와 대향하는 측상에 상호 디지탈 방법으로 형성된다. 이 반도체 영역(4),(6)에는 각각 전극(3'),(7')이 접속된다.
제9도의 광전 변환 반도체 장치의 구조는 제7도의 구조와 같으나 단지 다른 점은 제7도의 수직 구조대신 가로 구조를 사용한 점이다. 따라서 제7도의 경우에서와 같은 방법으로 전극(3')과 전극(7') 양단에서 입사광(8)의 강도에 대응하는 전기 출력을 얻을 수있고, 이 실시예의 장치로서도 제7도의 장치와 같은 탁월한 광전 변환 특성을 얻을 수가 있다.
상술된 바는 본 발명을 단지 실예의 목적으로 광전 변환 장치에 적용시켜 설명하였다.
그러므로 본 발명은 적어도 제1 및 제2반도체 영역이 설치되어 이 영역 사이에 접합이 형성되는 여러종류의 반도체 장치, 예를 들면 광메모리, 광전이, 전계효과 트랜지스터, 바이폴라 트랜지스터 등의 반도체 장치에도 동일하게 적용될 수가 있다. 이경우 제1 및 제2반도체 영역은 각각 세미 아몰포스 반도체로 형성되어 상술된 탁월한 광학 및 전기적 특성을 갖거나 또는 제1반도체 영역은 세미 아몰포스 반도체로 형성되고, 제2반도체 영역은 단결정이나 다결정 반도체와 같은 결정 반도체나 또는 아몰포스 반도체와 같은 비정질 반도체로 형성될 수도 있다. 제1 및 제2반도체 영역은 서로 다르거나 또는 동일한 도전형과 에너지밴드 갭을 가질 수도 있다. 더우기 이들은 같은 도전형으로 하고 불순물 농도를 달리할 수도 있다.
본 발명의 신규 개념의 범주를 벗어나지 않고도 다양한 수정 및 변형이 가해질 수 있음은 명백하다.

Claims (7)

  1. 광전 변환 반도체 장치는 도전성 표면을 구비한 기판과 기판상에 형상된 반도체층 적층 부재와, 상기 적층부재와 저항성 접촉을 이루는 방식으로 반도체층 적층부재에 연결된 전극을 포함하며, 반도체층 적층부재는 P(또는 N)형 제1반도체층과, 제1반도체층상에 형성되어 제1반도체층과의 사이에 PI(또는 NI) 접합을 이루는 I형 제2반도체층과, 제2반도체층상에 형성되어 제2반도체층과의 사이에 NI(또는 PI) 접합을 형성하는 N(또는 P)형 제3반도체층으로 구성되어 수직 PIN(또는 NIP)형 구조를 제공하고, 하나나 또는 그 이상의 제1, 제2 및 제3반도체층은 비정질 반도체와, 5 내지 200Å의 입자 크기를 갖는 결정질 반도체이고 결정율 분포가 각각 층의 두께 및 표면 방향으로 5 내지 500Å과 50Å 내지 10㎛의 평균 피치에서 변하는 정도의 결정율 분포가 비정질 반도체에 분산되어 있는 미립 결정 반도체와의 혼합물로 각각 구성되고 상기 혼합물은 댕글링 결합 중화제로 도프된 것을 특징으로 하는 광전 변환 반도체 장치.
  2. 제1항에 있어서, 기판은 절연체로 구성된 기판 부재와 기판 부재상에 형성된 반도체층으로 이루어진 것을 특징으로 하는 광전 변환 반도체 장치.
  3. 제1항에 있어서, 기판은 도전성 물질로 이루어진 것을 특징으로 하는 광전 변환 반도체 장치.
  4. 제1항에 있어서, 반도체층 적층부재의 제1, 제2 및 제3반도체층은 서로 다른 에너지 밴드 갭을 갖는 것을 특징으로 하는 광전 변환 반도체 장치.
  5. 제1항에 있어서, 반도체층 적층부재의 제1 및 제2반도체층은 서로 다른 에너지 밴드 갭을 가지며, 제2반도체층의 에너지 밴드 갭은 제1반도체층의 에너지 밴드 갭에서 제3반도체층의 에너지 밴드 갭으로 연속적으로 변하는 것을 특징으로 하는 광전 변환 반도체 장치.
  6. 제1항에 있어서, 제1 및 제3반도체는 실리콘으로 이루어진 것을 특징으로 하는 광전 변환 반도체장치.
  7. 제1항에 있어서, 댕글링 결합 중화제는 수소 또는 할로겐이며, 혼합물에 대하여 5몰% 이하인 것을 특징으로 하는 광전 변환 반도체 장치.
KR1019810003471A 1980-09-16 1981-09-16 광전변환 반도체장치 KR860001162B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP55128110A JPS5752176A (en) 1980-09-16 1980-09-16 Semiconductor device
JP128110 1980-09-16

Publications (2)

Publication Number Publication Date
KR830008403A KR830008403A (ko) 1983-11-18
KR860001162B1 true KR860001162B1 (ko) 1986-08-18

Family

ID=19221784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019810003471A KR860001162B1 (ko) 1980-09-16 1981-09-16 광전변환 반도체장치

Country Status (1)

Country Link
KR (1) KR860001162B1 (ko)

Also Published As

Publication number Publication date
KR830008403A (ko) 1983-11-18

Similar Documents

Publication Publication Date Title
US4498092A (en) Semiconductor photoelectric conversion device
US4409134A (en) Photoelectric conversion semiconductor and manufacturing method thereof
US4398343A (en) Method of making semi-amorphous semiconductor device
US4461783A (en) Non-single-crystalline semiconductor layer on a substrate and method of making same
KR0179056B1 (ko) 퇴적막의 형성방법 및 형성장치
JP2951146B2 (ja) 光起電力デバイス
JP4244549B2 (ja) 光電変換素子及びその製造方法
US5091334A (en) Semiconductor device
US5468521A (en) Method for forming a photoelectric deposited film
US4409605A (en) Amorphous semiconductors equivalent to crystalline semiconductors
EP0141537A1 (en) Solar cell made from amorphous superlattice material
JP2984537B2 (ja) 光起電力素子
CA1226658A (en) Fluorinated p-doped microcrystalline semiconductor alloys and method of preparation
KR20080033955A (ko) 반도체 구조물, 광기전력 디바이스 및 제조 방법과 솔러모듈
KR20080002657A (ko) 반도체 구조, 태양 전지 및 광 전지 디바이스 제조 방법
US4451838A (en) Semiconductor photoelectric conversion device
KR890003148B1 (ko) 반도체 광전 변환장치 및 그 제조방법
US4520380A (en) Amorphous semiconductors equivalent to crystalline semiconductors
US4464415A (en) Photoelectric conversion semiconductor manufacturing method
US6495392B2 (en) Process for producing a semiconductor device
US4625071A (en) Particulate semiconductors and devices
US4710786A (en) Wide band gap semiconductor alloy material
US4839312A (en) Fluorinated precursors from which to fabricate amorphous semiconductor material
US4703336A (en) Photodetection and current control devices
KR860001162B1 (ko) 광전변환 반도체장치