KR850001569A - 음극선관 표시장치의 타이밍 논리부를 시험 및 확인하기 위한 방법 및 장치 - Google Patents

음극선관 표시장치의 타이밍 논리부를 시험 및 확인하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR850001569A
KR850001569A KR1019840003904A KR840003904A KR850001569A KR 850001569 A KR850001569 A KR 850001569A KR 1019840003904 A KR1019840003904 A KR 1019840003904A KR 840003904 A KR840003904 A KR 840003904A KR 850001569 A KR850001569 A KR 850001569A
Authority
KR
South Korea
Prior art keywords
vertical synchronization
input
signal
synchronization signal
output
Prior art date
Application number
KR1019840003904A
Other languages
English (en)
Inventor
주니어 토마스 엘·무레이 (외 2)
Original Assignee
루이스 피·엘빈거
허니웰 인포오메이숀 시스템즈 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이스 피·엘빈거, 허니웰 인포오메이숀 시스템즈 인코오포레이티드 filed Critical 루이스 피·엘빈거
Publication of KR850001569A publication Critical patent/KR850001569A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Processing Of Solid Wastes (AREA)
  • Treatment Of Fiber Materials (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)

Abstract

내용 없음

Description

음극선관 표시장치의 타이밍 논리부를 시험 및 확선하기 위한 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 데이타 처리시스템의 전체 블록도. 제2도는 음극선관 표시장치의 상세한 시험 및 확인용 논리회로를 도시한 도면. 제3도는 수직동기 타이밍회로의 시험 및 확인 조작을 도시한 흐름도.

Claims (9)

  1. 데이타 처리시스템의 음극선관(CRT) 표시장치에 대한 정정한 수직 동기화 사이클, 수평동기화 사이클 및 데이타 비트 타이밍을 확인하기 위한 방법에 있어서, 상기 데이터 처리 시스템은 중앙처리장치(CPU), 입, 출력 마이크로프로세서, 다이나믹 MOS 랜덤 액세스 메모리(RAM) 및 CRT 상기표시장치를 포함하며 상기 방법이 다음과 같은 단계, 즉
    (1) 상기 CRT 표시장치내에 수직동기화 신호를 발생하는 단계.
    (2) 상기 수직 동기화신호의 제1 발생에 의해 상기 입, 출력 마이크로프로세서를 인터럽트하는 단계.
    (3) 상기 RAM 어드레스의 어드레스 로케이션을 리프레쉬하는 리프레쉬신호를 선택하기 위한 상기 마이크로프로세서에 의해 제1 상태내에 다수의 제어신호를 발생하는 단계.
    (4) 상기 다수의 리프레쉬신호를 계수하는 단계.
    (5) 상기 수직동기화 신호의 제2 연속발생에 의해 상기 입, 출력 마이크로프로세서를 인터럽트하는 단계.
    (6) 상기 입출력 마이크로프로세서가 소정수의 상기 수직동기화 신호의 발생에 의해 인터럽트 되었을때 상기 리프레쉬신호의 계수를 판독해내는 단계.
    (7) 상기 수직동기화 사이클 타이밍이 정정된 것을 가리킴으로서 상기 리프레쉬신호가 제1 소정의 영역이내에 있는 것을 확인하는 단계로 구성되는 것을 특징으로 하는 음극선관 표시장치의 타이밍 논리부를 시험 및 확인하기 위한 방법.
  2. 제1항에 있어서, 추가의 단계, 즉, (1) 상기 수직동기화 신호를 발생하는 단계. (2) 상기 수직동기화신호의 제1발생에 의해 상기 입출력 마이크로프로세서를 인터럽트하는 단계. (3) 상기 수평동기화 신호를 선택하기 위한 상기 마이크로프로세서에 의해 제2 상태내에 상기 다수의 제어신호를 발생하는 단계. (4) 상기 다수의 수평동기화 신호를 계수하는 단계. (5) 상기 수직동기화 신호의 제2연속발생에 의해 상기 입, 출력 마이크로프로세서를 인터럽트하는 단계. (6) 상기 입, 출력 마이크로프로세서가 상기 소정수의 수직동기화신호의 발생에 의해 인터럽트 되었을때 상기 수평동기화 신호의 계수를 판독해내는 단계. (7) 상기 수평동기화 사이클 타이밍이 정정된 것을 지시함으로서 상기 구평 리프레쉬신호가 제2소정의 영역이내에 있는 것을 확인하는 단계가 추가로 구성된 것을 특징으로 하는 음극선관 표시장치의 타이밍 논리부를 시험 및 확인하기 위한 방법.
  3. 제2항에 있어서, 추가의 단계, 즉, (1) 상기 수직동기화 신호 및 데이타비트신호와 그리고 상기 음극선관상에 소정의 표시가 되는 상기 데이타비트의 신호의 연속발생을 발생하는 단계, (2) 상기 수직동기화신호의 제1발생에 의해 상기 입, 출력 마이크로프로세서를 인터럽트하는 단계. (3) 상기 데이타비트 신호를 선택하기 위한 제3 상태내에 상기 다수의 제어신호를 발생하는 단계. (4) 상기 데이타비트 신호에 대한 다수의 발생을 계수하는 단계. (5) 상기 수직동기화 신호의 제2연속발생에 의해 입, 출력 마이크로프로세서를 인터럽트하는 단계. (6) 상기 입, 출력 마이크로프로세서가 상기 수직동기화신호의 소정수의 발생에 의해 인터럽트 되었을때 상기 데이타비트 신호를 판독해내는 단계. (7) 상기 데이타 비트타이밍이 정정된 것을 지시함으로서 상기 데이타 비트신호의 다수의 발생에 대한 계수치가 제3 소정의 영역이내에 있는 것을 확인하는 단계로 구성된 것을 특징으로 하는 음극선관 표시장치의 타이밍 논리부를 시험 및 확인하기 위한 방법.
  4. 중앙처리장치, 다이나믹 MOS 랜덤 액세스 메모리, 입출력 마이크로프로세서 및 음극선관 표시단말기가 시스템버스에 모두 공통 결합된 것을 포함하는 데이타 처리시스템에 있어서, 상기 데이타 처리시스템은 음극선관의 수직 및 수평사이클의 타이밍과 데이타 비트 표시를 시험 및 확인하기 위한 장치를 추가로 포함하며, 상기 장치가 수직 동기화 신호를 발생하기 위한 상기 음극선관에 포함된 제1수단과, 리프레쉬신호를 발생하기 위한 상기 RAM에 포함된 제2수단과, 제1상태에서 다수의 제어신호를 발생하기 위한 상기 수직동기화 신호의 제1발생에 응답하는 입출력 마이크로프로세서 수단과, 상기 리프레쉬 신호를 선택하기 위한 제1 상태에서 다수의 제어신호에 응답하는 계수기 수단과 상기 계수기 수단에 의해 수신된 리프레쉬신호에 대한 발생수의 제1계수치를 기억하기 위한 수단과 상기 수직동기화 신호의 연속발생에 대한 제2계수치를 기억하기 위한 수단을 가지며 그리고 상기 수직동기화 사이클의 타이밍을 확인함으로서 상기 제2계수치가 소정의 계수치와 같을때 상기 제1계수치가 제1소정의 영역이내에 있는 것을 비교하기 위한 수단을 가진 상기 입출력 마이크로프로세서로 구성된 것을 특징으로 하는 음극선관 표시장치의 타이밍 논리부를 시험 및 확인하기 위한 장치.
  5. 제4항에 있어서, 수평동기화 신호를 추가로 발생하기 위한 상기 제1수단과 제2상태에서 상기 다수의 제어신호를 발생하기 위한 상기 수직동기화 신호의 제1발생에 응답하는 상기 입, 출력 마이크로프로세서 수단과, 상기 수평동기화 신호를 선택하기 위한 상기 제2상태에서 복수개의 제어신호에 응답하는 상기 계수기 수단과 그리고 상기 계수기 수단에 의해 수신된 상기 수평기화 신호발생의 제3 계수치를 기억하기 위한 수단과, 상기 수직동기화신호의 다음 발생에 대한 상기 제2계수치를 기억하기 위한 수단을 갖고 그리고 상기 제2계수치가 상기 소정의 계수치와 동일할때 수평동기화 사이클의 타이밍을 확인하므로서 상기 제3 계수치가 제2 소정의 영역이내에 있는 것을 비교하기 위한 수단을 가진 상기 입, 출력 마이크로프로세서 수단이 추가로 구성된 것을 특징으로 하는 음극선관 표시장치의 타이밍 논리부를 시험 및 확인하기 위한 장치.
  6. 제5항에 있어서, 데이타 비트신호를 발생하기 위한 수단과, 제3상태에서 상기 다수의 제어신호를 발생하기 위한 상기 수직동기화 신호의 제1 발생에 응답되는입, 출력 마이크로프로세서 수단과, 상기 데이트 비트신호를 선택하기 위한 제3 상태에서 상기 다수의 제어신호에 응답하는 계수기수단과 그리고 상기 계수기 수단에 의해 수신된 상기 데이타비트 신호의 발생에 대한 제4 계수치를 기억하기 위한 수단과 상기 수직동기화 신호의 다음 발생에 대한 상기 제2 계수치를 기억하기 위한 상기 수단을 가지며 그리고 상기 제2계수치가 소정의 계수치와 같을때 상기 데이타비트 타이밍을 확인함으로서 상기 제4계수치가 제3소정의 영역이내에 있는 것을 비교하기 위한 상기 수단을 가진 입, 출력 마이크로프로세서 수단이 추가로 구성된 것을 특징으로 하는 음극선관 표시장치의 타이밍 논리부를 시험 및 확인하기 위한 장치.
  7. 제6항에 있어서, 상기 소정의 계수치가 2인 것을 특징으로 하는 음극선관 표시장치의 타이밍 논리부를 시험 및 확인하기 위한 장치.
  8. 제4항에 있어서, 상기 제1 소정의 영역이 925≤상기 제1계수치≤1140인 것을 특징으로 하는 음극선관 표시장치의 타이밍 논리부를 시험 및 확인하기 위한 장치.
  9. 제5항에 있어서, 상기 제2 소정의 계수치가 596≤상기 제3계수치≤666인 것을 특징으로 하는 음극선관 표시장치의 타이밍 논리부를 시험 및 확인하기 위한 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840003904A 1983-07-05 1984-07-05 음극선관 표시장치의 타이밍 논리부를 시험 및 확인하기 위한 방법 및 장치 KR850001569A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US510712 1983-07-05
US06/510,712 US4586129A (en) 1983-07-05 1983-07-05 Apparatus and method for testing and verifying the timing logic of a cathode ray tube display

Publications (1)

Publication Number Publication Date
KR850001569A true KR850001569A (ko) 1985-03-30

Family

ID=24031865

Family Applications (2)

Application Number Title Priority Date Filing Date
KR8408904A KR920001962B1 (en) 1983-07-05 1984-07-05 Apparatus and method for testing and verifying the timing logic of a c.r.t. display
KR1019840003904A KR850001569A (ko) 1983-07-05 1984-07-05 음극선관 표시장치의 타이밍 논리부를 시험 및 확인하기 위한 방법 및 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR8408904A KR920001962B1 (en) 1983-07-05 1984-07-05 Apparatus and method for testing and verifying the timing logic of a c.r.t. display

Country Status (12)

Country Link
US (1) US4586129A (ko)
EP (1) EP0130535A3 (ko)
JP (1) JPS6042788A (ko)
KR (2) KR920001962B1 (ko)
AU (1) AU576202B2 (ko)
CA (1) CA1234233A (ko)
DK (1) DK330784A (ko)
ES (1) ES8606666A1 (ko)
FI (1) FI842227A (ko)
MX (1) MX157983A (ko)
NO (1) NO842709L (ko)
YU (1) YU117884A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61194557A (ja) * 1985-02-25 1986-08-28 Hitachi Ltd 制御用ｌｓｉ
JPH0663326A (ja) * 1992-08-12 1994-03-08 Nippon Steel Corp バグフィルタ集塵装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4019090A (en) * 1975-12-05 1977-04-19 Motorola, Inc. Self-stepping vertical scan system
US4063288A (en) * 1976-06-09 1977-12-13 Gte Sylvania Incorporated Vertical synchronizing circuit
US4309700A (en) * 1980-05-22 1982-01-05 Technology Marketing, Inc. Cathode ray tube controller
US4349839A (en) * 1980-12-29 1982-09-14 Motorola, Inc. Vertical sync counter having multi modes of operation for different TV systems standards
US4402011A (en) * 1981-10-19 1983-08-30 Motorola, Inc. Vertical sync counter with automatic recognition of TV line standard

Also Published As

Publication number Publication date
ES8606666A1 (es) 1986-04-16
FI842227A0 (fi) 1984-06-04
YU117884A (en) 1987-10-31
NO842709L (no) 1985-01-07
MX157983A (es) 1988-12-28
ES534000A0 (es) 1986-04-16
DK330784A (da) 1985-01-06
DK330784D0 (da) 1984-07-05
FI842227A (fi) 1985-01-06
US4586129A (en) 1986-04-29
AU3024784A (en) 1985-01-10
AU576202B2 (en) 1988-08-18
EP0130535A3 (en) 1988-05-04
CA1234233A (en) 1988-03-15
EP0130535A2 (en) 1985-01-09
JPH0248119B2 (ko) 1990-10-24
KR920001962B1 (en) 1992-03-07
JPS6042788A (ja) 1985-03-07

Similar Documents

Publication Publication Date Title
US6460152B1 (en) High speed memory test system with intermediate storage buffer and method of testing
KR960038989A (ko) 반도체 메모리장치
KR100284477B1 (ko) 디램 탑재된 반도체 집적 회로
US3892955A (en) Program controlled testing system
KR850001569A (ko) 음극선관 표시장치의 타이밍 논리부를 시험 및 확인하기 위한 방법 및 장치
GB2313937B (en) Refresh counter for synchronous dynamic random access memory and method of testing the same
US4628253A (en) Clock signal test circuit
EP0220577B1 (en) Memory array
US5897653A (en) Data tracing apparatus
EP0130534A3 (en) Apparatus and method for testing and verifying the refresh logic of dynamic mos memories
JP2913099B2 (ja) Ｄｒａｍリフレッシュ装置
US20040179016A1 (en) DRAM controller with fast page mode optimization
US5581561A (en) Random bit diagnostic for a high resolution measurement system
JP3022682B2 (ja) メモリ回路
JP3399450B2 (ja) 周波数検出方法と周波数検出回路
JPH0319047A (ja) メモリ制御方法および装置
JP3037242B2 (ja) パイプライン処理回路
JPH05101650A (ja) ダイナミツクメモリのリフレツシユ方式
KR100438766B1 (ko) 동기식 디램의 데이타 마스킹 신호 발생 장치 및방법
JPH04266143A (ja) メモリリフレッシュ回路
TH2070A (th) อุปกรณ์และวิธีการสำหรับทดสอบและตรวจสอบความถูกต้องของอุปกรณ์ตรรกควบคุมจังหวะการแสดงภาพทางจอโทรทัศน์
EP0851369A2 (en) Data variation detecting system
JPH03142537A (ja) 擬似障害発生回路
JPH0443276U (ko)
CN115705868A (zh) 阵列刷新状态确定电路及方法、刷新电路、电子设备

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee