KR840001732A - 시그먼트 테이블원점 어드레스 스택제어시스템 - Google Patents

시그먼트 테이블원점 어드레스 스택제어시스템 Download PDF

Info

Publication number
KR840001732A
KR840001732A KR1019820004331A KR820004331A KR840001732A KR 840001732 A KR840001732 A KR 840001732A KR 1019820004331 A KR1019820004331 A KR 1019820004331A KR 820004331 A KR820004331 A KR 820004331A KR 840001732 A KR840001732 A KR 840001732A
Authority
KR
South Korea
Prior art keywords
sto
stack
control system
control
data
Prior art date
Application number
KR1019820004331A
Other languages
English (en)
Other versions
KR860002029B1 (ko
Inventor
마사유끼(외 1) 오오야
Original Assignee
야마모도 다까마사
후지쓰 가부시기 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다까마사, 후지쓰 가부시기 가이샤 filed Critical 야마모도 다까마사
Publication of KR840001732A publication Critical patent/KR840001732A/ko
Application granted granted Critical
Publication of KR860002029B1 publication Critical patent/KR860002029B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Storage Device Security (AREA)

Abstract

내용 없음

Description

시그먼트 테이블원점 어드레스 스택제어시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 한 실시예로서 STO 스택 제어시스템을 설명하는 블록회로도.
제2도는 제1도의 시스템에 사용된 STO.ID의 형식을 설명하는 형식(形式)도.
제3도는 제1도의 시스템에 포함된 STO 스택에 기억된 제어정보(CNT)를 설명하는 형식도.
제4도는 제1도의 소거처리장치에 의해서 소거되어야하는 STO.ID를 결정하는 프로세스를 설명하는 도표.

Claims (14)

  1. 가상공간을 지정하는 입력데이타의 하슈된 결과를 기초로 하여 STO.ID를 포함하는 STO 데이터를 기록한 STO 스택을 포함하고 있으며 상기 STO 스택은 입력데이타가 변경될 때 회복되며, 상기 STO 스택을 사용하여 발생된 STO.ID는 STO.ID가 STO 스택에 이미 기록되어 있을 때에는 TLB에 이송되고 STO.ID가 STO 스택에 아직 기록되어 있지 않을 때에는 STO.ID는 새롭게 형성되며 이렇게 형성된 STO.ID는 STO 스택에 그것이 기록된 후에 TLB에 이송되며, 동시에 새롭게 형성된 STO.ID로서 동일한 값을 갖는 구 STO.ID가 이미 기록되어 있으며 구 STO.ID의 숫자가 STO 스택에 정해진 통로(way)의 숫자보다 더 클 때에는 최소한 구 STO.ID 중의 한 개가 소거되는 STO 스택 제어시스템에 있어서, 상기 STO 스택 제어시스템은 가상공간을 지정하는 입력데이타를 기억하는 복수의 기억 레지스터를 포함하고 있으며, STO 스택은 복수의 가상공간에 대응하는 상기 복수의 제어레지스터의 내용에 따라서 회복되며, 제어레지스터의 정해진 한 개의 내용이 변경되고 소거될 구 STO.ID의 기록이 다른 제어 레지스터의 내용에 의해 지정된 구공간과 다른 공간에 대응하는 구 STO.ID의 기록일 때에는 상기 구 STO.ID의 기록은 소거되지 않으나 그렇지 않을 때에는 상기 구공간에 대응하는 구 STO.ID의 기록은 소거되는 것을 특징으로 하는 STO 스택 제어시스템.
  2. 제1항에 있어서, 상기 STO.ID는 STO.ID 각각의 내용이 STO 스택의 위치(location) 어드레스에 대응하는 방법으로 STO 스택에 기록되는 것을 특징으로 하는 STO 스택제어시스템.
  3. 제1항 또는 제2항에 잇어서, 상기 STO 스택의 통로수는 2개인 것을 특징으로 하는 STO 스택 제어시스템.
  4. 제3항에 있어서, 상기 STO 스택은 상부 통로부와 하부통로부를 구비하는 것을 특징으로 하는 STO 스택 제어시스템.
  5. 제2항에 있어서, 상기 STO 스택은 제어레지스터의 내용을 기억하는 영역과 그것의 위치에 대한 제어 데이터를 기억하는 영역을 포함하는 것을 특징으로 하는 STO 스택 제어시스템.
  6. 제5항에 있어서, 상기 제어데이타는 그 위치에 기억된 제어레지스터의 내용의 종류를 지시하는 데이타 및 그 장소에 기억된 STO 데이터가 최근에 사용되었는지 또는 사용되지 않았는지를 지시하는 데이타를 포함하는 것을 특징으로 하는 STO 스택제어시스템.
  7. 제6항에 있어서, 더욱이 상기 제어데이타는 그 장소에 기억된 STO 데이터가 유효한지 또는 무효한지를 지시하는 스택 제어시스템.
  8. 제5, 제6항 및 제7항중 어느 하나에 있어서, 상기 시스템은 상기 제어데이타를 갱신하는 논리회로부를 포함하고 있는 것을 특징으로 하는 STO 스택 제어시스템.
  9. 제1항에 있어서, 상기 시스템은 제어레지스터의 내용이 변경될 때 제어레지스터의 내용이 STO 스택상에 기록되어 있는지 혹은 기록되어 있지 않는지를 판별하는 발견 처리장치를 포함하는 것을 특징으로 하는 STO 스택 제어시스템.
  10. 제1항에 있어서, 상기 시스템은 소거될 STO.ID를 결정하는 소거처리장치를 포함하는 것을 특징으로 하는 STO 스택 제어시스템.
  11. 제10항에 있어서, 상기 소거처리장치는 소거된 STO.ID에 대응하는 TLB상에 데이터를 무효처리시키는 것을 특징으로 하는 STO 스택 제어시스템.
  12. 제1항에 있어서, 더욱이 사이 시스템은 제어레지스터들 중의 하나에 각각 대응하는 복수의 STO.ID 설정 레지스터와 제어레지스터의 내용이 변경될 때 상기 STO.ID설정 레지스터의 내용을 새롭게 발생된 STO.ID와 비교하는 복수의 매칭장치를 포함하는 것을 특징으로 하는 STO 스택 제어시스템.
  13. 제1항에 있어서, 상기 시스템은 가상구역을 지정하는 입력데이타 각각의 하슈된 데이터에 "플리퍼"(flipper) 비트와 "0" 비트를 가산하는 비트가산장치를 포함하고 있으며 그것에 의해서 STO.ID를 형성하는 것을 특징으로 하는 STO 스택제어 시스템.
  14. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8204331A 1981-09-25 1982-09-25 시그먼트 테이블원점 어드레스(sto)스택 제어시스템 KR860002029B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP56152514A JPS5853079A (ja) 1981-09-25 1981-09-25 Ｓｔｏスタツク制御方式
JP56-152514 1981-09-25

Publications (2)

Publication Number Publication Date
KR840001732A true KR840001732A (ko) 1984-05-16
KR860002029B1 KR860002029B1 (ko) 1986-11-15

Family

ID=15542106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8204331A KR860002029B1 (ko) 1981-09-25 1982-09-25 시그먼트 테이블원점 어드레스(sto)스택 제어시스템

Country Status (9)

Country Link
US (1) US4490787A (ko)
EP (1) EP0076097B1 (ko)
JP (1) JPS5853079A (ko)
KR (1) KR860002029B1 (ko)
AU (1) AU534594B2 (ko)
BR (1) BR8205606A (ko)
CA (1) CA1193028A (ko)
DE (1) DE3279574D1 (ko)
ES (1) ES515938A0 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE37305E1 (en) * 1982-12-30 2001-07-31 International Business Machines Corporation Virtual memory address translation mechanism with controlled data persistence
JPS63195569U (ko) * 1987-03-06 1988-12-15
US4945480A (en) * 1988-02-10 1990-07-31 International Business Machines Corporation Data domain switching on program address space switching and return
US5023773A (en) * 1988-02-10 1991-06-11 International Business Machines Corporation Authorization for selective program access to data in multiple address spaces
EP0464333A3 (en) * 1990-07-03 1992-07-29 International Business Machines Corporation Virtual memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781808A (en) * 1972-10-17 1973-12-25 Ibm Virtual memory system
JPS51115737A (en) * 1975-03-24 1976-10-12 Hitachi Ltd Adress conversion versus control system
US4136385A (en) * 1977-03-24 1979-01-23 International Business Machines Corporation Synonym control means for multiple virtual storage systems
JPS54111726A (en) * 1978-02-22 1979-09-01 Hitachi Ltd Control unit for multiplex virtual memory
US4430705A (en) * 1980-05-23 1984-02-07 International Business Machines Corp. Authorization mechanism for establishing addressability to information in another address space

Also Published As

Publication number Publication date
JPS6214863B2 (ko) 1987-04-04
BR8205606A (pt) 1983-08-30
CA1193028A (en) 1985-09-03
ES8306912A1 (es) 1983-06-01
JPS5853079A (ja) 1983-03-29
EP0076097A3 (en) 1985-03-20
US4490787A (en) 1984-12-25
AU534594B2 (en) 1984-02-09
DE3279574D1 (en) 1989-04-27
KR860002029B1 (ko) 1986-11-15
AU8854082A (en) 1983-03-31
ES515938A0 (es) 1983-06-01
EP0076097B1 (en) 1989-03-22
EP0076097A2 (en) 1983-04-06

Similar Documents

Publication Publication Date Title
SE7704968L (sv) Nyckelstyrt adressrelokeringsomvandlingssystem
KR920020418A (ko) 레코드 캐리어 상에 정보를 기록하기 위한 기록 방법 및 장치와 레코드 캐리어를 판독하기 위한 판독 장치, 및 레코드 캐리어
KR960024989A (ko) 컴퓨터 메모리에 정보를 기억하는 방법 및 장치
KR850004677A (ko) 어드레스 전이 제어시스템
ATE146886T1 (de) Verfahren zum übersetzen und kopieren von adressen
KR870000645A (ko) 가상 메모리 시스템내의 직접 입/출력 장치
KR890007162A (ko) 데이타 처리장치
KR920022117A (ko) 메모리 억세스 장치
KR860000595A (ko) 정보처리장치를 위한 메모리액세스 제어방식
KR880013073A (ko) 메모리 시스템
KR840001732A (ko) 시그먼트 테이블원점 어드레스 스택제어시스템
ES8201343A1 (es) 2 mejoras en los sistemas de control para tratamiento de da-tos, para una memoria amortiguadora del sistema de permuta
KR910014819A (ko) 듀얼-포트 캐쉬 태그 메모리
JPS5585962A (en) Control unit for memory unit access
KR860003550A (ko) 비트연산처리방법 및 장치
US7181587B1 (en) Mapping an arbitrary number of contiguous memory pages at an arbitrary alignment
JPS6024491B2 (ja) アドレス変換制御方式
KR890005613A (ko) 메모리 액세스 제어방식
KR840001726A (ko) 키이기억에러 처리시스템
KR940007684A (ko) 작은 물리적 크기의 태그메노리를 갖는 캐시메모리 시스템
JPS61121089A (ja) 電子楽器
JPS56124961A (en) Information processing equipment
JPH0458347A (ja) 共有アドレス空間管理方式
JPS5534337A (en) Multi assumption space control system
JPH0784884A (ja) 仮想計算機システム