Claims (1)
시각 및 달력의 소정내용을 계수하는 제1의 계수회로와, 예정시각을 기억하는 제1의 기억회로와, 제1의 기억회로의 출력과 상기 계수회로의 시각출력을 비교하여 양자의 일치를 검출하는 제1의 일치회로와, 예정일자, 요일 및 미리 설정한 데이터의 적어도 한쪽을 기억하는 제2의 기억회로와, 제2의 기억회로의 출력과 이 출력에 대응하는 제1의 계수회로의 출력을 비교하여 양자의 일치를 검출하는 제2의 일치회로와, 제2의 기억회로의 출력을 표시하는 표시장치와 제1의 일치회로와 제2의 일치회로의 협력작동에 의하여 음향의 발생을 제어하는 발음제어장치와, 제2의 기억회로의 출력 재용을 판별하는 판단회로와, 이 판단회로의 출력과 발음장치의 음향정지에 응답하여 발생하는 신호와의 협력 작동에 의하여 제1의 기억회로 및 제2의 기억회로의 리세트 동작을 제어하는 제어회로로서 된 전자시계.The first counting circuit for counting the predetermined contents of the time and calendar, the first memory circuit for storing the scheduled time, and the output of the first memory circuit and the time output of the counting circuit are compared to detect the agreement of both. A first matching circuit to be performed, a second storage circuit that stores at least one of a scheduled date, a day of the week, and preset data, an output of the second memory circuit, and an output of a first counting circuit corresponding to the output Control the generation of sound by cooperative operation of the second matching circuit detecting the coincidence of the two, the display device displaying the output of the second memory circuit, and the first matching circuit and the second matching circuit. The first memory circuit by the cooperative operation of the pronunciation control device to be performed, a judgment circuit to determine the output reuse of the second memory circuit, and a signal generated in response to the acoustic stop of the output and the output of the judgment circuit An electronic clock as a control circuit that controls the reset operation of the second memory circuit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: Disclosure is based on the original application.