KR830000659Y1

KR830000659Y1 - 시계용 시-모오스(c-mos)발진회로

Info

Publication number: KR830000659Y1
Application number: KR2019810002664U
Authority: KR
Inventors: 노기홍
Original assignee: 삼성전자공업주식회사; 강진구
Priority date: 1981-04-14
Filing date: 1981-04-14
Publication date: 1983-04-28

Abstract

내용 없음.

Description

시계용 시-모오스(C-MOS)발진회로

제1도는 종래의 시-모오스 집적회로에서 사용된 크리스탈 발진회로도.

제2도는 시-모오스 FET에 의한 발진동작 영역 특성도.

제3도는 본 고안의 회로도.

제4도는 본 고안의 크리스탈 발진전압과 궤환 전압과의 관계를 이해하기 위한 파형도.

제5도는 궤환저항치(R_f)의 크기에 따른 발진동작 영역을 예시하려는 참고도.

제6(a)도는 상기 종래의 발진기의 입출력파형 곡선도,

제6(b)도는 본 고안의 개선된 발진기의 입출력 파형곡선도.

본 고안은 손목시계용 시-모오스 집적회로에 있어서 크리스탈(X-tal) 발진회로의 소비전류를 감소하려는 회로에 관한 것이다.

종래의 발진회로에서는 크리스탈(X-tal)과 병렬로 부궤환저항을 삽입하여 직선동작 부분에서 많은 전류를 소비하게 된다.

즉, 이러한 이유는 일반적인 시모스 집적회로에서 많이 사용되고 있는 제1도와 같은 크리스탈 발진회로도에서 단자 OI와 OO사이에 크리스탈(X-tal)과 병렬로 저항(R_f)을 삽입하여 시-모오스 FET(Q₁, Q₂)로 이뤄지는 발진 증폭기의 부궤환 저항으로 사용되는데, 이것은 제2도와 같이 그 직선동작영역에서 크리스탈(X-tal)에 의한 고유주파수가 증폭되므로 발진이 이뤄지기 때문이며, 이 직선영역부분에서는 발진동작과 관계없이 시-모오스 FET(Q₁, Q₂)가 완전히 ON 또는 OFF 상태가 아닌 어느정도의 전류를 흘리도록 하는 일종의 저항과 같은 상태이므로, 이 직선동작 영역이 넓을수록 시-모오스 집적회로에서 큰 문제로 대두되는 소비전류의 많은 낭비를 가져오게 된다.

일예로, 일반적인 시-모오스 집적회로로된 시계의 칩(Chip)에서 크리스탈 발진회로는 동작전압을 1.5V로 하며, NMOS(N-Type MOS)일 경우 그 문지방전압(thedshold voltage)이 +0.5V(PMOS일 경우 -0.5V)정도로 하고 있는데 제4도의 OI파형에서 0.5V이상 1.0V이하인 빗금부분에서는 NMOS에 대하여 VGS(게이트소오스간의 전압)가 0.5V이상(PMOS-0.5V)이므로 시-모오스 FET(Q₁, Q₂)가 모두 전류를 통하게되어 V_DD에서 V_SS로 전류가 흐르게 된다.

그러므로, 제6(a)도와 같이 발진증폭을 일으키도록한 직선동작영역의 기울기가 작으면 작을수록 양 시-모오스 FET(Q₁, Q₂)의 동작시간(T_P)이 길어지게 되어 전력소모가 크게되는 것이다.

본 고안은 상기 직선영역부분을 넓혀 많은 전류를 소비하여야만 하는 궤환저항대신 반도체를 사용하여 직선영역을 좁히므로서 시-모오스 집적회로를 사용한 크리스탈 발진회로에서의 소비전류를 현저히 줄이도록 안출한 것으로 이를 상세히 설명하면 다음과 같다.

본 고안의 구성은 종래의 회로에서 궤환 저항(R_f)대신 시-모오스 FET(Q₃, Q₄)를 병렬로 연결하되 양게이트에 각각 전원(V_DD). (Vss)를 가하도록 구성한 것이다.

이러한 본 고안은 통상의 발진동작중 제3도와 같이 N-모오스 FET(Q₃)에서는 OI와 OO중에서 반드시 어느 한쪽은 1.0V이하가 된다. 즉 게이트와 소오스 사이의 전압이 언제나 문지방전압(0.5V)이상이 되어 항상 전류를 통하게하며, 또한 P-모오스 FET(Q₄)에 대해서는 상기한 바와같이 OI와 OO사이에 반드시 어느 한-이 0.5V이상이므로 게이트와 소오스사이에 전압이 -0.5V이상이 되어 시-모오스 FET(Q₄)도 항상 전류가 통하게 된다.

그리고, 제4도와 같이 V_DS(시-모오스 FET(Q₃, Q₄)의 드레인, 소오스간의 전압)는 1.5V이하가 되고, V_DSS(시-모오스 FET의 직선영역에서 포화영역으로 전환되는 전압)는 V_GS+V_T=1.5V+0.5V=2.0V(여기서 V_T는 문지방전압이다)이므로 양 FET(Q₃, Q₄)의 동작은 직선동작영역에서 하게 된다.

그러므로 양 FET(Q₃, Q₄)의 저항값은 OI, OO가 1.5V와 OV사이에서 변함에 따라 결국 V_GS가 변환하게 되며 OI, OO의 전위차가 피크(peak)치, 즉 V_DS가 최대일때 V_DS가 최대가 되므로 I_DS(시-모오스 FET의 드레인, 소오스간에 흐르는 전류)가 증가하여 궤환저항치가 최소가 되며 OI와 OO사이의 전압이 같을때 즉 V_DS=0일때 V_GS가 최소가되어 저항이 크게 증가하는 것이다.

제5도는 궤환저항치(R_f1)가 최대일때, 궤환저항치(R_f2)가 최소일때 그 직선동작영역의 기울기를 예시한 것이며, 제6(b)도에서는 본 고안의 동작상태를 예시하고 있고, 여기서 Q는 중간 동작점이다.

즉, 궤환저항치가 증가함으로서 OI, OO의 전압전달특성곡선이 급경사를 이루게 되어 양 FET(Q₁, Q₂)의 드레인, 소오스간에 전류가 흐르게 되는 시간인 T_P가 감소하게되어 그 소모되는 전류를 경감시키게 되는 것이다.

이와 같은 본 고안은 손목시계와 같이 한정된 전원으로 오랜 동안 동작시켜야 하는 경우 소비전류감소는 시계의 건전지수명을 연장시키는 결과가 되며 또한 부궤한 저항에 의한 발열을 없애므로서 신뢰도를 월등향상시킬 수 있는 유익한 특징이 있다.

Claims

일반적인 시계용 시-모오스 집적회로의 크리스탈 발진회로에서 사용되면 부궤환저항대신에 시-모오스 FET(Q₃, Q₄)를 병렬연결하되, 이 FET(Q₃, Q₄)의 양 게이트에는 각기 전원(V_DD, V_SS)을 연결하여서된 시계용 시-모오스 발진회로.