KR20240110820A - 지지체 부착 배선기판, 지지체 부착 배선기판의 제조방법 및 전자부품 실장기판의 제조방법 - Google Patents

지지체 부착 배선기판, 지지체 부착 배선기판의 제조방법 및 전자부품 실장기판의 제조방법 Download PDF

Info

Publication number
KR20240110820A
KR20240110820A KR1020247018563A KR20247018563A KR20240110820A KR 20240110820 A KR20240110820 A KR 20240110820A KR 1020247018563 A KR1020247018563 A KR 1020247018563A KR 20247018563 A KR20247018563 A KR 20247018563A KR 20240110820 A KR20240110820 A KR 20240110820A
Authority
KR
South Korea
Prior art keywords
layer
wiring conductor
forming
insulating layer
wiring
Prior art date
Application number
KR1020247018563A
Other languages
English (en)
Inventor
신야 기타무라
고키 고마쓰
가즈아키 가와시타
하야토 나카가와
다케시 노부쿠니
Original Assignee
엠지씨 에레쿠토로테쿠노 가부시키가이샤
요네자와 다이야 에레쿠토로니쿠스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠지씨 에레쿠토로테쿠노 가부시키가이샤, 요네자와 다이야 에레쿠토로니쿠스 가부시키가이샤 filed Critical 엠지씨 에레쿠토로테쿠노 가부시키가이샤
Publication of KR20240110820A publication Critical patent/KR20240110820A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/049Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명은, 지지체를 분리제거할 때에 있어서의 파손을 억제할 수 있는 지지체 부착 배선기판 및 그 제조방법, 그리고 그것을 사용한 전자부품 실장기판의 제조방법을 제공한다.
코어수지층(11)의 적어도 일방의 면 측에 박리수단을 가지는 제1금속층(12)이 형성된 지지체(10)와, 제1금속층(12) 위에 형성된 배선기판(20)을 구비한다. 배선기판(20)은, 제1금속층(12) 위에 접하여 형성된 제1절연층(21)과, 그 위에 접하여 형성된 제1배선도체(22)를 구비한다. 제1절연층(21)에는, 배선기판(20)의 단자위치에 대응하여 제1비관통구멍(21A)이 형성되고, 제1비관통구멍(21A)의 내벽에는 제1배선도체(22)에 접속된 제1접속비아(21B)가 형성되어 있다.

Description

지지체 부착 배선기판, 지지체 부착 배선기판의 제조방법 및 전자부품 실장기판의 제조방법
본 발명은, 지지체 부착 배선기판 및 그 제조방법, 그리고 그것을 사용한 전자부품 실장기판의 제조방법에 관한 것이다.
전자기기, 통신기기 및 퍼스널 컴퓨터 등에 널리 사용되는 반도체 패키지의 고기능화 및 소형화는 최근에 점점 가속화되고 있다. 그에 수반하여, 반도체 패키지에 있어서의 프린트 배선판 및 반도체 소자 탑재용 패키지 기판의 박형화(薄型化)가 요구되고 있다. 박형화된 프린트 배선판 및 반도체 소자 탑재용 패키지 기판으로서는, 예를 들면 지지체에 절연층과 배선도체를 적층하여 배선기판을 형성한 후에, 배선기판으로부터 지지체를 박리한 소위 코어리스 기판이 알려져 있다(예를 들면, 특허문헌1 참조).
특허문헌1 : 국제공개 WO 2020/121652호 공보
그러나 이러한 코어리스 기판에는, 절연층이나 배선도체의 두께가 얇아질수록 지지체를 분리제거할 때에 절연층이나 배선도체가 파손되어 버리는 경우가 있다는 문제가 있었다.
본 발명은, 이러한 문제에 기반하여 이루어진 것으로서, 지지체를 분리제거할 때에 있어서의 파손을 억제할 수 있는 지지체 부착 배선기판 및 그 제조방법, 그리고 그것을 사용한 전자부품 실장기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 이하와 같다.
[1]
코어수지층의 적어도 일방의 면 측에 박리수단을 구비하는 제1금속층이 형성된 지지체와, 상기 제1금속층 위에 형성된 배선기판을 구비하는 지지체 부착 배선기판으로서,
상기 배선기판은, 상기 제1금속층 위에 접하여 형성된 제1절연층과, 상기 제1절연층 위에 접하여 형성된 제1배선도체를 구비하고,
상기 제1절연층에는, 상기 배선기판의 단자위치에 대응하여, 상기 제1배선도체로부터 상기 제1금속층에 도달하는 제1비관통구멍이 형성되고,
상기 제1비관통구멍의 내벽에는 상기 제1배선도체에 접속된 제1접속비아가 형성되는
지지체 부착 배선기판.
[2]
상기 제1절연층은 절연성의 수지재료를 포함하고 있고, 상기 수지재료의 글라스 전이온도는 150℃ 이상인 [1]에 기재되어 있는 지지체 부착 배선기판.
[3]
상기 제1절연층의 두께는, 9㎛ 이하인 [1]에 기재되어 있는 지지체 부착 배선기판.
[4]
상기 제1금속층에 있어서의 상기 제1절연층 측의 끝면에서 상기 박리수단까지의 두께가, 6㎛ 이상인 [1]에 기재되어 있는 지지체 부착 배선기판.
[5]
코어수지층과, 상기 코어수지층의 적어도 일방의 면 측에 형성되고 또 박리수단을 가지는 제1금속층을 구비하는 지지체를 준비하는 지지체 준비공정과,
상기 제1금속층 위에, 제1절연층과 제1금속박을 이 순서로 배치하고, 가열 및 가압하여 적층하는 제1적층체 형성공정과,
상기 제1금속박의 일부를 에칭에 의하여 제거하여, 상기 제1절연층에 제1비관통구멍을 형성하기 위한 마스크를 형성하는 마스크 형성공정과,
상기 제1절연층 중에서 상기 마스크로 덮여 있지 않은 부분을 제거하여, 제1비관통구멍을 형성하는 비관통구멍 형성공정과,
상기 제1비관통구멍을 형성한 후에, 상기 마스크를 제거하는 마스크 제거공정과,
상기 제1절연층의 표면 및 상기 제1비관통구멍의 내벽에 대하여 무전해도금 및 전해도금 중의 적어도 일방을 실시하여, 상기 제1절연층 위에 제2금속층을 형성함과 아울러, 상기 제2금속층과 상기 제1금속층의 층간을 접속하는 제1접속비아를 형성하는 도금공정과,
상기 제2금속층 위에 레지스트 패턴을 형성한 후에, 패턴도금을 실시하는 패턴도금공정과,
상기 레지스트 패턴을 제거하고, 노출된 상기 제2금속층을 다시 에칭으로 제거하여, 제1배선도체를 형성하는 제1배선도체 형성공정을
포함하는 지지체 부착 배선기판의 제조방법.
[6]
코어수지층과, 상기 코어수지층의 적어도 일방의 면 측에 형성되고 또 박리수단을 가지는 제1금속층을 구비하는 지지체를 준비하는 지지체 준비공정과,
상기 제1금속층 위에, 제1절연층과 제1금속박을 이 순서로 배치하고, 가열 및 가압하여 적층하는 제1적층체 형성공정과,
상기 제1금속박의 표면에서부터 레이저를 조사하여 상기 제1금속박 및 상기 제1절연층에 구멍을 뚫어, 상기 제1금속층에 도달하는 제1비관통구멍을 형성하는 비관통구멍 형성공정과,
상기 제1비관통구멍의 내벽에 대하여 무전해도금 및 전해도금 중의 적어도 일방을 실시하여, 상기 제1금속박과 상기 제1금속층의 층간을 접속하는 제1접속비아를 형성하는 도금공정과,
상기 제1금속박을 패터닝하여 제1배선도체를 형성하는 제1배선도체 형성공정을
포함하는 지지체 부착 배선기판의 제조방법.
[7]
상기 제1금속층에 있어서의 상기 제1절연층 측의 끝면에서 상기 박리수단까지의 두께를 6㎛ 이상으로 하는 [5] 또는 [6]에 기재되어 있는 지지체 부착 배선기판의 제조방법.
[8]
[5] 또는 [6]에 기재되어 있는 지지체 부착 배선기판의 제조방법의 각 공정과,
상기 제1배선도체 형성공정 후에, 제1절연층 및 제1배선도체 위에 제2절연층을 형성하는 제2절연층 형성공정과,
상기 제2절연층에 상기 제1배선도체에 도달하는 제2비관통구멍을 형성하고, 상기 제2비관통구멍이 형성된 표면에 전해도금 및 무전해도금 중의 적어도 일방을 실시하여, 제2배선도체를 형성하는 제2배선도체 형성공정과,
상기 제1배선도체 및 상기 제2배선도체를 형성한 배선기판으로부터 상기 코어수지층을 분리제거하는 코어수지층 분리제거공정과,
상기 코어수지층 분리제거공정 후에, 상기 제1금속층을 제거하는 제1금속층 제거공정과,
상기 제1금속층 제거공정 후에, 상기 배선기판에 반도체 소자를 실장하는 실장공정을
포함하는 전자부품 실장기판의 제조방법.
[9]
상기 제1금속층 제거공정 후에, 상기 제1접속비아 위에 보호도금층을 형성하는 도금 마무리공정을 더 포함하는 [8]에 기재되어 있는 전자부품 실장기판의 제조방법.
[10]
상기 제2배선도체 형성공정과 상기 코어수지층 분리제거공정의 사이에, 상기 제2배선도체가 부분적으로 노출되도록 솔더 레지스트층을 형성하는 솔더 레지스트층 형성공정을 더 포함하는 [8]에 기재되어 있는 전자부품 실장기판의 제조방법.
[11]
상기 솔더 레지스트층 형성공정과 상기 실장공정의 사이에, 상기 제2배선도체 위에 보호도금층을 형성하는 도금 마무리공정을 더 포함하는 [10]에 기재되어 있는 전자부품 실장기판의 제조방법.
[12]
상기 제2배선도체 형성공정과 상기 코어수지층 분리제거공정의 사이에, 제(m+1)절연층 및 제(m+1)배선도체 위에 제(m+2)절연층을 형성하는 제(m+2)절연층 형성공정, 및 상기 제(m+2)절연층에 상기 제(m+1)배선도체에 도달하는 제(m+2)비관통구멍을 형성하고, 상기 제(m+2)비관통구멍이 형성된 표면에 전해도금 및 무전해도금 중의 적어도 일방을 실시하여, 제(m+2)배선도체를 형성하는 제(m+2)배선도체 형성공정을 이 순서로 n회 반복하여 실시함으로써, 빌드업 구조를 형성하는 빌드업 공정(m 및 n은 1 이상의 정수, 단 m≤n)을 더 포함하는 [8]에 기재되어 있는 전자부품 실장기판의 제조방법.
[13]
상기 빌드업 공정과 상기 코어수지층 분리제거공정의 사이에, 상기 제(m+2)배선도체가 부분적으로 노출되도록 솔더 레지스트층을 형성하는 솔더 레지스트층 형성공정을 더 포함하는 [12]에 기재되어 있는 전자부품 실장기판의 제조방법.
[14]
상기 솔더 레지스트층 형성공정과 상기 실장공정의 사이에, 상기 제(m+2)배선도체 위에 보호도금층을 형성하는 도금 마무리공정을 더 포함하는 [13]에 기재되어 있는 전자부품 실장기판의 제조방법.
[15]
[5] 또는 [6]에 기재되어 있는 지지체 부착 배선기판의 제조방법의 각 공정과,
상기 제1배선도체 형성공정 후에, 제1절연층 및 제1배선도체 위에 제2절연층을 형성하는 제2절연층 형성공정과,
상기 제2절연층에 상기 제1배선도체에 도달하는 제2비관통구멍을 형성하고, 상기 제2비관통구멍이 형성된 표면에 전해도금 및 무전해도금 중의 적어도 일방을 실시하여, 제2배선도체를 형성하는 제2배선도체 형성공정과,
상기 제1배선도체 및 상기 제2배선도체를 형성한 배선기판에 반도체 소자를 실장하는 실장공정과,
상기 실장공정 후에, 상기 배선기판으로부터 상기 코어수지층을 분리제거하는 코어수지층 분리제거공정과,
상기 코어수지층 분리제거공정 후에, 상기 제1금속층을 제거하는 제1금속층 제거공정을
포함하는 전자부품 실장기판의 제조방법.
[16]
상기 제1금속층 제거공정 후에, 상기 제1접속비아 위에 보호도금층을 형성하는 도금 마무리공정을 더 포함하는 [15]에 기재되어 있는 전자부품 실장기판의 제조방법.
[17]
상기 제2배선도체 형성공정과 상기 실장공정의 사이에, 상기 제2배선도체가 부분적으로 노출되도록 솔더 레지스트층을 형성하는 솔더 레지스트층 형성공정을 더 포함하는 [15]에 기재되어 있는 전자부품 실장기판의 제조방법.
[18]
상기 솔더 레지스트층 형성공정과 상기 실장공정의 사이에, 상기 제2배선도체 위에 보호도금층을 형성하는 도금 마무리공정을 더 포함하는 [17]에 기재되어 있는 전자부품 실장기판의 제조방법.
[19]
상기 제2배선도체 형성공정과 상기 실장공정의 사이에, 제(m+1)절연층 및 제(m+1)배선도체 위에 제(m+2)절연층을 형성하는 제(m+2)절연층 형성공정, 및 상기 제(m+2)절연층에 상기 제(m+1)배선도체에 도달하는 제(m+2)비관통구멍을 형성하고, 상기 제(m+2)비관통구멍이 형성된 표면에 전해도금 및 무전해도금 중의 적어도 일방을 실시하여, 제(m+2)배선도체를 형성하는 제(m+2)배선도체 형성공정을 이 순서로 n회 반복하여 실시함으로써, 빌드업 구조를 형성하는 빌드업 공정(m 및 n은 1 이상의 정수, 단 m≤n)을 더 포함하는 [15]에 기재되어 있는 전자부품 실장기판의 제조방법.
[20]
상기 빌드업 공정과 상기 실장공정의 사이에, 상기 제(m+2)배선도체가 부분적으로 노출되도록 솔더 레지스트층을 형성하는 솔더 레지스트층 형성공정을 더 포함하는 [19]에 기재되어 있는 전자부품 실장기판의 제조방법.
[21]
상기 솔더 레지스트층 형성공정과 상기 실장공정의 사이에, 상기 제(m+2)배선도체 위에 보호도금층을 형성하는 도금 마무리공정을 더 포함하는 [20]에 기재되어 있는 전자부품 실장기판의 제조방법.
본 발명에 의하면, 제1금속층 위에 접하여, 단자위치에 대응하여 제1비관통구멍이 형성된 제1절연층을 형성하고, 또 제1절연층 위에 접하여 제1배선도체를 형성하도록 하였기 때문에, 제1절연층에 의하여 배선기판을 보강할 수 있어, 지지체를 분리제거할 때에 배선기판이 파손되는 것을 억제할 수 있다. 또한 제1절연층에 의하여 단자위치의 부분을 개구(開口)시키고, 그 이외를 덮고 있기 때문에, 솔더 레지스트층을 형성할 필요가 없어, 공정을 간소화할 수 있다.
또한 제1금속층에 있어서의 제1절연층 측의 끝면에서 박리수단까지의 두께를 6㎛ 이상으로 하면, 박리수단에 있어서 코어수지층을 분리제거할 때에, 배선기판을 보강하여 파손을 더욱 억제할 수 있다.
도1은, 본 발명의 1실시형태에 관한 지지체 부착 배선기판의 구성을 나타내는 도면이다.
도2는, 도1에 나타낸 지지체 부착 배선기판의 제1제조방법의 각 공정을 나타내는 도면이다.
도3은, 도2에 이어지는 각 공정을 나타내는 도면이다.
도4는, 도1에 나타낸 지지체 부착 배선기판의 제2제조방법의 각 공정을 나타내는 도면이다.
도5는, 도1에 나타낸 지지체 부착 배선기판을 사용한 전자부품 실장기판의 제1제조방법의 각 공정을 나타내는 도면이다.
도6은, 도1에 나타낸 지지체 부착 배선기판을 사용한 전자부품 실장기판의 제2제조방법의 각 공정을 나타내는 도면이다.
이하에, 본 발명을 실시하기 위한 형태(이하, 「실시형태」라고 한다)에 대하여 상세하게 설명하지만, 본 발명은 이에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 여러 변형이 가능하다.
[지지체 부착 배선기판]
도1은, 본 발명의 1실시형태에 관한 지지체 부착 배선기판(1)의 구성을 나타내는 것이다. 이 지지체 부착 배선기판(1)은, 코어수지층(11)의 적어도 일방(一方)의 면에 박리수단을 구비하는 제1금속층(12)이 형성된 지지체(10)와, 제1금속층(12) 위에 형성된 배선기판(20)을 구비하고 있다. 즉 지지체 부착 배선기판(1)은, 지지체(10)에 배선기판(20)을 형성한 것이다. 지지체 부착 배선기판(1)은, 예를 들면 지지체 부착 프린트 배선판 또는 지지체 부착 패키지 기판 등을 말하고, 배선기판(20)으로서 프린트 배선판 또는 반도체 소자 탑재용 패키지 기판을 구비하고 있다. 프린트 배선판 또는 반도체 소자 탑재용 패키지 기판은, 예를 들면 반도체 소자 등의 전자부품 소자를 실장함으로써 전자부품 실장기판을 구성하는 것이다. 배선기판(20)은, 반도체 소자를 탑재하는 것에 한정되지 않고, 예를 들면 LED(Light Emitting Diode) 소자, 콘덴서, 저항, 코일 등의 표면실장형 전자부품 소자 등을 탑재하는 것이어도 좋다.
<지지체>
지지체(10)는, 배선기판(20)의 제조 프로세스 또는 반도체 소자의 실장 프로세스에 있어서, 배선기판(20)의 강성(剛性)을 높여, 휘어짐을 억제함과 아울러 핸들링성을 높이기 위한 것이다. 지지체(10)는, 코어수지층(11)과, 코어수지층(11)의 적어도 일방의 면 측에 형성되고 또 박리수단을 가지는 제1금속층(12)을 구비하고 있다. 또한 도1에는, 코어수지층(11)의 일방의 면 측에 제1금속층(12)이 형성된 경우를 나타내고 있다. 도면에는 나타내지 않지만, 제1금속층(12)은 코어수지층(11)의 양면에 형성되도록 하여도 좋다.
(코어수지층)
코어수지층(11)은, 특별히 한정되는 것은 아니지만, 예를 들면 글라스 클로스(glass cloth) 등의 기재(基材)에 열경화성 수지 등의 절연성의 수지재료(절연재료)를 함침시킨 프리프레그(prepreg)나 절연성의 필름재 등에 의하여 구성할 수 있다. 코어수지층(11)의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 1㎛ 이상인 것이 바람직하다. 코어수지층(11)의 두께가 1㎛ 미만이면, 배선기판(20)이 성형불량이 되는 경우가 있기 때문이다.
“프리프레그”는 수지 조성물 등의 절연재료를 기재에 함침 또는 도포하여 만들어지는 것이다. 기재로서는, 특별히 한정되지 않고, 주지의 것을 적절하게 사용할 수 있다. 기재를 구성하는 재료로서는, 예를 들면 E 글라스, D 글라스, S 글라스 또는 Q 글라스 등의 무기섬유; 폴리이미드, 폴리에스테르 또는 테트라플루오로에틸렌 등의 유기섬유; 및 그것들의 혼합물 등을 들 수 있다. 기재는, 특별히 한정되는 것은 아니지만, 예를 들면 직포, 부직포, 로빙(roving), 촙 스트랜드 매트(CSM : Chopped Strand Mat), 서페이싱 매트(surfacing mat) 등의 형상을 구비하는 것을 적절하게 사용할 수 있다. 기재의 재질 및 형상은, 목적으로 하는 성형물의 용도나 성능에 따라 선택되고, 필요에 따라 단독 혹은 2종류 이상의 재질 및 형상의 사용도 가능하다.
기재의 두께는, 코어수지층(11)의 두께가 상기한 범위이면 특별한 제한은 없다. 또한 기재로서는, 실란 커플링제 등으로 표면처리한 것이나 기계적으로 개섬처리(開纖處理)를 실시한 것을 사용할 수 있고, 이들 기재는 내열성이나 내습성, 가공성의 면에서 바람직하다.
절연재료로서는, 특별히 한정되지 않고, 프린트 배선판 또는 반도체 소자 탑재용 패키지 기판의 절연재료로서 사용되는 공지의 수지 조성물을 적절하게 선정하여 사용할 수 있다. 수지 조성물로서는, 내열성, 내약품성이 양호한 열경화성 수지를 베이스로 하여 사용할 수 있다. 열경화성 수지로서는, 특별히 한정되지 않고, 예를 들면 폴리이미드 수지, 페놀수지, 에폭시 수지, 시아네이트 수지, 말레이미드 수지, 변성 폴리페닐렌에테르, 비스말레이미드트리아진 수지, 이소시아네이트 수지, 벤조시클로부텐 수지 및 비닐수지를 들 수 있다. 이들 열경화성 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
폴리이미드 수지로서는, 특별히 한정되지 않고, 시판되는 제품을 적절하게 선정하여 사용할 수 있다. 예를 들면 일본국 공개특허 특개2005-15629호 공보에 기재되어 있는 제조방법에 의하여 합성되는 용매 가용성 폴리이미드 수지나 블록 공중합 폴리이미드 수지를 사용할 수 있다. 블록 공중합 폴리이미드 수지로서는, 예를 들면 국제공개 WO 2010-073952호 공보에 기재되어 있는 블록 공중합 폴리이미드 수지를 들 수 있다. 구체적으로는, 블록 공중합 폴리이미드 수지는, 제1구조단위로 이루어지는 이미드 올리고머의 말단에 제2구조단위로 이루어지는 이미드 올리고머가 결합하고 있는 구조A, 및 제2구조단위로 이루어지는 이미드 올리고머의 말단에 제1구조단위로 이루어지는 이미드 올리고머가 결합하고 있는 구조B가 교대로 반복되는 구조를 구비하는 공중합 폴리이미드 수지이면, 특별히 한정되지 않는다. 또한 제2구조단위는 제1구조단위와는 다르다. 이들 블록 공중합 폴리이미드 수지는, 극성용매 중에서, 테트라카르복시산이무수물과 디아민을 반응시켜 이미드 올리고머로 한 후에, 다시 테트라카르복시산이무수물과 다른 디아민, 혹은 다른 테트라카르복시산이무수물과 디아민을 가하여, 이미드화하는 축차중합반응에 의하여 합성할 수 있다. 이들 폴리이미드 수지는, 1종류를 단독으로 사용하여도 좋고, 2종 이상을 혼합하여 사용하여도 좋다.
페놀수지로서는, 특별히 한정되지 않고, 1분자 중에 1개 이상(바람직하게는 2∼12, 더 바람직하게는 2∼6, 더욱 바람직하게는 2∼4, 한층 바람직하게는 2 또는 3, 한층 더 바람직하게는 2)의 페놀성 히드록시기를 구비하는 화합물 또는 수지이면, 일반적으로 공지의 것을 사용할 수 있다. 예를 들면 비스페놀A형 페놀수지, 비스페놀E형 페놀수지, 비스페놀F형 페놀수지, 비스페놀S형 페놀수지, 페놀노볼락 수지, 비스페놀A 노볼락형 페놀수지, 글리시딜에스테르형 페놀수지, 아랄킬노볼락형 페놀수지, 비페닐아랄킬형 페놀수지, 크레졸노볼락형 페놀수지, 다관능(多官能) 페놀수지, 나프톨 수지, 나프톨노볼락 수지, 다관능 나프톨 수지, 안트라센형 페놀수지, 나프탈렌 골격 변성 노볼락형 페놀수지, 페놀아랄킬형 페놀수지, 나프톨아랄킬형 페놀수지, 디시클로펜타디엔형 페놀수지, 비페닐형 페놀수지, 지환식 페놀수지, 폴리올형 페놀수지, 인 함유 페놀수지 및 수산기 함유 실리콘 수지류를 들 수 있다. 이들 페놀수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
열경화성 수지 중에서도 에폭시 수지는, 내열성, 내약품성 및 전기특성이 우수하고, 비교적 염가라는 점에서 절연재료로서 적합하게 사용할 수 있다. 에폭시 수지로서는, 1분자 중에 1개 이상(바람직하게는 2∼12, 더 바람직하게는 2∼6, 더욱 바람직하게는 2∼4, 한층 바람직하게는 2 또는 3, 한층 더 바람직하게는 2)의 에폭시기를 구비하는 화합물 또는 수지이면, 특별히 한정되지 않고, 예를 들면 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 비스페놀S형 에폭시 수지, 지환식 에폭시 수지, 지방족 쇄상(鎖狀) 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비스페놀A 노볼락형 에폭시 수지, 비페놀의 디글리시딜에테르화물, 나프탈렌디올의 디글리시딜에테르화물, 페놀류의 디글리시딜에테르화물, 알코올류의 디글리시딜에테르화물 및 이들의 알킬 치환체, 할로겐화물, 수소 첨가물을 들 수 있다. 이들 에폭시 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다. 또한 이 에폭시 수지와 함께 사용하는 경화제는, 에폭시 수지를 경화시키는 것이면 한정하지 않고 사용할 수 있고, 예를 들면 다관능 페놀류, 다관능 알코올류, 아민류, 이미다졸 화합물, 산무수물, 유기 인 화합물 및 이들의 할로겐화물을 들 수 있다. 이들 에폭시 수지 경화제는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
시아네이트 수지는, 가열에 의하여 트리아진 고리를 반복단위로 하는 경화물을 생성하는 수지로서, 경화물은 유전특성이 우수하다. 이 때문에, 특히 고주파 특성이 요구되는 경우 등에 바람직하다. 시아네이트 수지로서는, 1분자 중에 1개 이상(바람직하게는 2∼12, 더 바람직하게는 2∼6, 더욱 바람직하게는 2∼4, 한층 바람직하게는 2 또는 3, 한층 더 바람직하게는 2)의 시아나토기(시안산에스테르기)에 의하여 치환된 방향족 부분을 분자 중에 구비하는 화합물 또는 수지이면 특별히 한정되지 않지만, 예를 들면 2,2-비스(4-시아나토페닐)프로판, 비스(4-시아나토페닐)에탄, 2,2-비스(3,5-디메틸-4-시아나토페닐)메탄, 2,2-(4-시아나토페닐)-1,1,1,3,3,3-헥사플루오로프로판, α,α'-비스(4-시아나토페닐)-m-디이소프로필벤젠, 페놀노볼락 및 알킬페놀노볼락의 시아네이트에스테르화물 등을 들 수 있다. 그중에서도 2,2-비스(4-시아나토페닐)프로판은, 경화물의 유전특성과 경화성의 균형이 특히 양호하며, 비용적으로도 저렴하기 때문에 바람직하다. 이들 시아네이트에스테르 화합물 등의 시아네이트 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다. 또한 상기 시아네이트에스테르 화합물은 미리 일부가 삼량체나 오량체로 올리고머화되어 있어도 좋다.
또한 시아네이트 수지에 대하여 경화촉매나 경화촉진제를 병용할 수도 있다. 경화촉매로서는, 예를 들면 망간, 철, 코발트, 니켈, 구리, 아연 등의 금속류를 사용할 수 있고, 구체적으로는 2-에틸헥산산염, 옥틸산염 등의 유기금속염이나 아세틸아세톤 착물 등의 유기금속착물을 들 수 있다. 경화촉매는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
또한 경화촉진제로서는, 페놀류를 사용하는 것이 바람직하고, 노닐페놀, 파라쿠밀페놀 등의 단관능 페놀이나, 비스페놀A, 비스페놀F, 비스페놀S 등의 이관능 페놀, 또는 페놀노볼락, 크레졸노볼락 등의 다관능 페놀 등을 사용할 수 있다. 경화촉진제는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
말레이미드 수지로서는, 1분자 중에 1개 이상(바람직하게는 2∼12, 더 바람직하게는 2∼6, 더욱 바람직하게는 2∼4, 한층 바람직하게는 2 또는 3, 한층 더 바람직하게는 2)의 말레이미드기를 구비하는 화합물 또는 수지이면, 일반적으로 공지의 것을 사용할 수 있다. 예를 들면 4,4-디페닐메탄비스말레이미드, 페닐메탄말레이미드, m-페닐렌비스말레이미드, 2,2-비스(4-(4-말레이미드페녹시)-페닐)프로판, 3,3-디메틸-5,5-디에틸-4,4-디페닐메탄비스말레이미드, 4-메틸-1,3-페닐렌비스말레이미드, 1,6-비스말레이미드-(2,2,4-트리메틸)헥산, 4,4-디페닐에테르비스말레이미드, 4,4-디페닐술폰비스말레이미드, 1,3-비스(3-말레이미드페녹시)벤젠, 1,3-비스(4-말레이미드페녹시)벤젠, 폴리페닐메탄말레이미드, 노볼락형 말레이미드, 비페닐아랄킬형 말레이미드, 및 이들 말레이미드 화합물의 프리폴리머, 혹은 말레이미드 화합물과 아민 화합물의 프리폴리머를 들 수 있지만, 특별히 제한되는 것은 아니다. 이들 말레이미드 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
변성 폴리페닐렌에테르는, 경화물의 유전특성을 향상시킬 수 있다고 하는 관점에서 유용하다. 변성 폴리페닐렌에테르로서는, 예를 들면 폴리(2,6-디메틸-1,4-페닐렌)에테르, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 폴리스티렌의 알로이화 폴리머, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 스티렌-부타디엔 코폴리머의 알로이화 폴리머, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 스티렌-무수말레인산 코폴리머의 알로이화 폴리머, 폴리(3,6-디메틸-1,4-페닐렌)에테르와 폴리아미드의 알로이화 폴리머, 폴리(2,6-디메틸-1,4-페닐렌)에테르와 스티렌-부타디엔-아크릴로니트릴 코폴리머의 알로이화 폴리머, 올리고페닐렌에테르 등을 들 수 있다. 또한 폴리페닐렌에테르에 반응성이나 중합성을 부여하기 위하여, 폴리머 사슬의 말단에 아민기, 에폭시기, 카르복시기, 스티릴기 등의 관능기를 도입하거나, 폴리머 사슬의 측쇄에 아민기, 에폭시기, 카르복시기, 스티릴기, 메타크릴기 등의 관능기를 도입하여도 좋다.
이소시아네이트 수지로서는, 특별히 한정되지 않고, 예를 들면 페놀류와 할로겐화시안의 탈할로겐화 수소반응에 의하여 얻을 수 있는 이소시아네이트 수지가 있다. 이소시아네이트 수지로서는, 예를 들면 4,4'-디페닐메탄디이소시아네이트(MDI), 폴리메틸렌폴리페닐폴리이소시아네이트, 톨릴렌디이소시아네이트, 헥사메틸렌디이소시아네이트를 들 수 있다. 이들 이소시아네이트 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
벤조시클로부텐 수지로서는, 시클로부텐 골격을 포함하는 수지이면 특별히 한정되지 않지만, 예를 들면 디비닐실록산-비스벤조시클로부텐(다우 케미칼(Dow Chemical) 제품)을 사용할 수 있다. 이들 벤조시클로부텐 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
비닐수지로서는, 비닐 모노머의 중합체 혹은 공중합체이면 특별히 한정되지 않는다. 비닐 모노머로서는, 특별히 제한되지 않고, 예를 들면 (메타)아크릴산에스테르 유도체, 비닐에스테르 유도체, 말레인산디에스테르 유도체, (메타)아크릴아미드 유도체, 스티렌 유도체, 비닐에테르 유도체, 비닐케톤 유도체, 올레핀 유도체, 말레이미드 유도체, (메타)아크릴로니트릴을 들 수 있다. 이들 비닐수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
절연재료로서 사용되는 수지 조성물에는, 유전특성, 내충격성 및 필름 가공성 등을 고려하여, 열가소성 수지를 블렌딩할 수도 있다. 열가소성 수지로서는, 특별히 한정되지 않고, 예를 들면 불소수지, 폴리카보네이트, 폴리에테르이미드, 폴리에테르에테르케톤, 폴리아크릴레이트, 폴리아미드, 폴리아미드이미드, 폴리부타디엔 등을 들 수 있다. 열가소성 수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다. 또한 불소수지는, 특별히 한정되지 않고, 예를 들면 폴리테트라플루오로에틸렌, 폴리클로로트리플루오로에틸렌, 폴리불화비닐리덴 및 폴리불화비닐을 들 수 있다. 이들 불소수지는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
열가소성 수지 중에서도, 내습성이 우수하고, 또 금속에 대한 접착이 양호하다는 관점에서 폴리아미드이미드 수지가 유용하다. 폴리아미드이미드 수지의 원료는, 특별히 한정되는 것은 아니지만, 산성분으로서는, 무수트리멜리트산, 무수트리멜리트산모노클로라이드를 들 수 있고, 아민성분으로서는, 메타페닐렌디아민, 파라페닐렌디아민, 4,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐메탄, 비스[4-(아미노페녹시)페닐]술폰, 2,2'-비스[4-(4-아미노페녹시)페닐]프로판 등을 들 수 있다. 폴리아미드이미드 수지는, 건조성을 향상시키기 위하여 실록산 변성으로 하여도 좋고, 이 경우에 아미노 성분으로서 실록산디아민을 사용할 수 있다. 폴리아미드이미드 수지는, 필름 가공성을 고려하면 분자량이 5만 이상인 것을 사용하는 것이 바람직하다.
상기한 열가소성 수지에 대해서는, 주로 프리프레그에 사용되는 절연재료로서 설명을 하였지만, 이들 열가소성 수지는 프리프레그로서의 사용에 한정되지 않는다. 예를 들면 상기한 열가소성 수지를 사용하여 필름에 가공한 것(필름재)을 코어수지층(11)으로 하여도 좋다.
절연재료로서 사용되는 수지 조성물에는, 충전재가 혼합되어 있어도 좋다. 충전재로서는, 특별히 한정되지 않지만, 예를 들면 알루미나, 화이트 카본, 티타늄 화이트, 산화티타늄, 산화아연, 산화마그네슘, 산화지르코늄 등의 금속 산화물(수화물(水和物)을 포함한다), 수산화알루미늄, 베마이트, 수산화마그네슘 등의 금속 수산화물, 천연 실리카, 용융 실리카, 합성 실리카, 비결정질 실리카(amorphous silica), 에어로질(AEROSIL), 중공 실리카 등의 실리카류, 클레이, 카올린, 탤크, 마이카, 글라스분, 석영분, 시라스벌룬 등의 무기계의 충전재(무기 충전재) 외에, 스티렌형, 부타디엔형, 아크릴형 등의 고무 파우더, 코어셸형의 고무 파우더, 실리콘 레진 파우더, 실리콘 고무 파우더, 실리콘 복합 파우더 등의 유기계의 충전재(유기 충전재)를 들 수 있다. 이들 충전재는, 1종류를 단독으로 사용하여도 좋고, 2종류 이상을 혼합하여 사용하여도 좋다.
절연재료로서 사용되는 수지 조성물은, 유기용매를 함유하고 있어도 좋다. 유기용매로서는, 특별히 한정되는 것은 아니고, 벤젠, 톨루엔, 크실렌, 트리메틸벤젠과 같은 방향족 탄화수소계 용매; 아세톤, 메틸에틸케톤, 메틸이소부틸케톤과 같은 케톤계 용매; 테트라하이드로퓨란과 같은 에테르계 용매; 이소프로판올, 부탄올과 같은 알코올계 용매; 2-메톡시에탄올, 2-부톡시에탄올과 같은 에테르알코올 용매; N-메틸피롤리돈, N,N-디메틸포름아미드, N,N-디메틸아세트아미드와 같은 아미드계 용매 등을 원하는 바에 따라 병용할 수 있다. 또한 프리프레그를 제작하는 경우에 있어서의 바니시 중의 용매량은, 수지 조성물 전체에 대하여 40질량%∼80질량%의 범위로 하는 것이 바람직하다. 또한 상기 바니시의 점도는, 20cP∼100cP(20mPa·s∼100mPa·s)의 범위가 바람직하다.
절연재료로서 사용되는 수지 조성물은, 난연제를 함유하고 있어도 좋다. 난연제로서는, 특별히 한정되는 것은 아니지만, 예를 들면 데카브로모디페닐에테르, 테트라브로모비스페놀A, 테트라브로모무수프탈산, 트리브로모페놀 등의 브롬 화합물, 트리페닐포스페이트, 트리크실릴포스페이트, 크레실디페닐포스페이트 등의 인 화합물, 적린 및 그 변성물, 삼산화안티몬, 오산화안티몬 등의 안티몬 화합물, 멜라민, 시아누르산, 시아누르산멜라민 등의 트리아진 화합물 등과 같이 공지되어 있는 관례의 난연제를 사용할 수 있다.
절연재료로서 사용되는 수지 조성물에 대하여, 필요에 따라 상기의 경화제, 경화촉진제나, 그 외에 열가소성 입자, 착색제, 자외선 불투과제, 산화방지제, 환원제 등의 각종 첨가제나 충전재를 더 가할 수 있다.
본 실시형태에 있어서 프리프레그는, 예를 들면 상기한 기재에 대한 수지 조성물의 부착량이 건조 후의 프리프레그에 있어서의 수지 함유율로 20질량% 이상 90질량% 이하가 되도록 수지 조성물(바니시를 포함한다)을 기재에 함침 또는 도포한 후에, 100℃ 이상 200℃ 이하의 온도에서 1분∼30분간 가열건조시킴으로써, 반경화상태(B스테이지 상태)의 프리프레그를 얻을 수 있다. 그러한 프리프레그로서는, 예를 들면 미쓰비시 가스화학(주)(MITSUBISHI GAS CHEMICAL COMPANY, INC.) 제품인 GHPL-830NS(제품명), GHPL-830NSF(제품명)를 사용할 수 있다.
절연성의 필름재는, 예를 들면 프리프레그에 있어서 설명한 절연재료의 수지 조성물에 의하여 구성할 수 있고, 이들 수지 조성물을 필름상으로 가공함으로써 얻을 수 있다.
(제1금속층)
제1금속층(12)은, 예를 들면 캐리어 부착 금속박에 의하여 구성할 수 있다. 캐리어 부착 금속박은, 예를 들면 캐리어에 박리수단인 박리층을 사이에 두고 금속박을 적층한 것이다. 캐리어 부착 금속박에는 시판품을 사용할 수도 있고, 예를 들면 미쓰이 금속광업(주)(MITSUI MINING & SMELTING CO., LTD.) 제품인 MT18SD-H-T5(제품명)를 사용할 수 있다. 제1금속층(12)의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 0.5㎛ 이상 100㎛ 이하로 할 수 있다.
캐리어는, 예를 들면 각종 금속박에 의하여 구성할 수 있지만, 두께의 균일성 및 박의 내식성 등의 점에서 동박에 의하여 구성하는 것이 바람직하다. 캐리어의 두께는, 금속박의 두께보다도 두껍고, 예를 들면 3㎛ 이상 100㎛ 이하로 할 수 있고, 5㎛ 이상 50㎛ 이하가 바람직하고, 6㎛ 이상 30㎛ 이하가 더 바람직하다.
박리층은, 캐리어와 금속박을 용이하게 박리할 수 있도록 하기 위한 것이다. 박리층의 재료는, 특별히 한정되지 않고, 각종 주지의 것을 적절하게 사용할 수 있다. 예를 들면 유기계의 재료이면, 질소 함유 유기화합물, 황 함유 유기화합물, 카르복시산 등을 들 수 있다. 질소 함유 유기화합물의 예로서는, 트리아졸 화합물, 이미다졸 화합물 등을 들 수 있고, 그중에서도 트리아졸 화합물은 박리성이 안정적이라는 점에서 바람직하다. 트리아졸 화합물의 예로서는, 1,2,3-벤조트리아졸, 카르복시벤조트리아졸, N',N'-비스(벤조트리아졸릴메틸)우레아, 1H-1,2,4-트리아졸 및 3-아미노-1H-1,2,4-트리아졸 등을 들 수 있다. 황 함유 유기화합물의 예로서는, 메르캅토벤조티아졸, 티오시아누르산, 2-벤즈이미다졸티올 등을 들 수 있다. 카르복시산의 예로서는, 모노카르복시산, 디카르복시산 등을 들 수 있다. 또한 무기계의 재료이면, Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn 등 중에서 적어도 1종으로 이루어지는 금속 혹은 합금, 또는 이들의 산화물을 들 수 있다. 박리층의 두께는, 예를 들면 1㎚ 이상 1㎛ 이하로 할 수 있고, 바람직하게는 5㎚ 이상 500㎚ 이하이다.
금속박은, 예를 들면 각종 금속박에 의하여 구성할 수 있지만, 두께의 균일성 및 박의 내식성 등의 점에서 동박에 의하여 구성하는 것이 바람직하다. 금속박의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 0.5㎛ 이상 70㎛ 이하로 할 수 있고, 1㎛ 이상 50㎛ 이하가 바람직하고, 6㎛ 이상 30㎛ 이하가 더 바람직하다.
제1금속층(12)은, 캐리어가 코어수지층(11) 측이 되도록 형성하여도 좋고, 금속박이 코어수지층(11) 측이 되도록 형성하여도 좋다. 제1금속층(12)에 있어서의 배선기판(20) 측의 끝면에서 박리수단까지의 두께, 예를 들면 후술하는 제1절연층(21) 측의 끝면에서 박리수단까지의 두께는, 6㎛ 이상인 것이 바람직하고, 10㎛ 이상이면 더 바람직하고, 15㎛ 이상이면 더욱 바람직하다. 후술하는 코어수지층 분리제거공정에 있어서, 적어도 코어수지층(11)을 분리제거할 때에 배선기판(20)을 보강하여 파손을 억제할 수 있기 때문이다. 또한 제1금속층(12)에 있어서의 배선기판(20) 측의 끝면에서 박리수단까지의 두께, 예를 들면 후술하는 제1절연층(21) 측의 끝면에서 박리수단까지의 두께는, 70㎛ 이하가 바람직하고, 50㎛ 이하이면 더 바람직하고, 30㎛ 이하이면 더욱 바람직하다. 후술하는 제1금속층 제거공정에 있어서, 잔존하는 제1금속층(12)의 제거에 시간이 걸리기 때문이다.
또한 제1금속층(12)은, 박리수단인 박형층을 구비하는 금속박에 의하여 구성할 수도 있다. 이 경우, 박형층이 코어수지층(11) 측이 되도록 적층된다. 박형층으로서는, 예를 들면 규소 화합물을 적어도 포함하는 층을 들 수 있고, 예를 들면 금속박 위에 실란 화합물을 단독 또는 복수 조합하여 이루어지는 규소 화합물을 부여함으로써 형성할 수 있다. 또한 규소 화합물을 부여하는 수단은 특별히 한정되는 것은 아니고, 예를 들면 도포 등의 공지의 수단을 사용할 수 있다. 금속박의 박형층과의 접착면에는 방청처리를 실시(방청처리층을 형성)할 수 있다. 방청처리는, 니켈, 주석, 아연, 크롬, 몰리브덴, 코발트 중의 어느 하나 혹은 그것들의 합금을 사용하여 실시할 수 있다. 박형층의 두께는, 특별히 한정되는 것은 아니지만, 제거성 및 박리성의 관점에서 5㎚ 이상 100㎚ 이하가 바람직하고, 10㎚ 이상 80㎚ 이하가 더 바람직하고, 20㎚ 이상 60㎚ 이하가 특히 바람직하다. 또한 금속박으로서는, 두께의 균일성 및 박의 내식성 등의 점에서 동박이 바람직하다. 이 경우에도, 제1금속층(12)에 있어서의 배선기판(20) 측의 끝면에서 박리수단까지의 두께, 예를 들면 후술하는 제1절연층(21) 측의 끝면에서 박리수단까지의 두께는, 전술한 바와 같이 하는 것이 바람직하다.
또한 지지체(10)는, 예를 들면 코어수지층(11)과 제1금속층(12)을 적층하고, 가열가압하여 압착시킴으로써 제작할 수 있다. 지지체(10)의 두께는, 예를 들면 20㎛ 이상 1000㎛ 이하로 할 수 있고, 20㎛ 이상 950㎛ 이하가 바람직하고, 20㎛ 이상 900㎛ 이하가 더 바람직하다.
<배선기판>
배선기판(20)은, 제1금속층(12) 위에 접하여 형성된 제1절연층(21)과, 제1절연층(21) 위에 접하여 형성된 제1배선도체(22)를 구비하고 있다. 제1절연층에는, 배선기판(20)의 단자위치에 대응하여, 제1배선도체(22)로부터 제1금속층(12)에 도달하는 제1비관통구멍(21A)이 형성되어 있다. 또한 배선기판(20)의 단자위치는, 예를 들면 배선기판(20)을 납땜 등으로 전자기기에 탑재할 때의 외부접속단자의 위치이다. 제1비관통구멍(21A)의 내벽에는, 제1배선도체(22)에 접속된 제1접속비아(21B)가 형성되어 있다. 제1접속비아(21B)는, 예를 들면 구리 등의 금속에 의하여 구성되어 있다.
또한 배선기판(20)은, 예를 들면 제1절연층(21) 및 제1배선도체(22) 위에, 제2절연층(23)과, 제2절연층(23) 위에 형성된 제2배선도체(24)를 구비하고 있어도 좋다. 제2절연층(23)에는, 예를 들면 제1배선도체(22)에 도달하는 제2비관통구멍(23A)이 형성되어 있다. 제2비관통구멍(23A)의 내벽에는, 제1배선도체(22)와 제2배선도체(24)를 접속하는 제2접속비아(23B)가 형성되어 있다. 제2접속비아(23B)는, 예를 들면 구리 등의 금속에 의하여 구성되어 있다.
또한 배선기판(20)은, 제2절연층(23) 및 제2배선도체(24) 위에, 제(m+2)절연층(25)과, 제(m+2)절연층(25) 위에 형성된 제(m+2)배선도체(26)를 이 순서로 n회 적층한 빌드업 구조를 구비하고 있어도 좋다. m 및 n은 1 이상의 정수, 단 m≤n이다. 반복횟수(n), 즉 적층수는 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 1회 이상 10회 이하로 할 수 있다. 또한 도1에는, 반복횟수(n)가 3회인 경우를 나타내고 있다. 제(m+2)절연층(25)에는, 예를 들면 제(m+1)배선도체(22, 24)에 도달하는 제(m+2)비관통구멍(25A)이 형성되어 있다. 제(m+2)비관통구멍(25A)의 내벽에는, 제(m+1)배선도체(22, 24)와 제(m+2)배선도체(26)를 접속하는 제(m+2)접속비아(25B)가 형성되어 있다. 제(m+2)접속비아(25B)는, 예를 들면 구리 등의 금속에 의하여 구성되어 있다.
제2절연층(23) 및 제2배선도체(24) 위 또는 제(n+2)절연층(25) 및 제(n+2)배선도체(26) 위에는, 예를 들면 제2배선도체(24) 또는 제(n+2)배선도체(26)가 부분적으로 노출되도록 솔더 레지스트층(27)이 형성되어 있어도 좋다. 솔더 레지스트층(27)으로부터 노출된 제2배선도체(24) 또는 제(n+2)배선도체(26)의 부분은 단자로서, 예를 들면 반도체 소자가 접속되는 내부접속단자이다. 솔더 레지스트층(27)으로부터 노출된 제2배선도체(24) 또는 제(n+2)배선도체(26) 위에는, 금도금층 등에 의하여 이루어지는 보호도금층(28)이 형성되어 있어도 좋다.
(제1절연층)
제1절연층(21)은, 지지체(10)를 분리할 때에 배선기판(20)을 보강하여 파손을 억제함과 아울러, 분리한 후에는 솔더 레지스트층으로서 기능하는 것이다. 제1절연층(21)은, 예를 들면 절연성의 수지재료를 포함하고 있고, 코어수지층(11)에 있어서 설명한 절연성의 필름재나 프리프레그 등에 의하여 구성할 수 있다. 제1절연층(21)에 있어서, 절연성의 수지재료는 글라스 전이온도가 150℃ 이상인 것이 바람직하다. 글라스 전이온도가 150℃보다도 낮으면 가공공정에 있어서 블리스터링(blistering)이 일어나, 배선기판(20)이 파손되는 경우가 있기 때문이다. 제1절연층(21)에 있어서의 절연성의 수지재료로서는, 내열성이 우수한 재료, 예를 들면 폴리이미드 수지, 에폭시 수지, 시아네이트 수지, 말레이미드 수지, 변성 폴리페닐렌에테르, 비스말레이미드트리아진 수지, 폴리아미드이미드 수지, 폴리아미드 수지인 나일론 수지 및 불소계 수지에서 선택되는 적어도 1종을 포함하는 것이 바람직하다. 그중에서도 폴리이미드 수지, 비스말레이미드트리아진 수지 및 불소계 수지에서 선택되는 적어도 1종을 포함하는 것이 바람직하다.
또한 제1절연층(21)은, 1층으로 구성하여도 좋지만, 재료가 서로 다른 2층 이상으로 구성하여도 좋다. 2층 이상으로 구성하는 경우에는, 재료가 서로 다른 필름재 또는 프리프레그를 적층하여도 좋고, 또 필름재와 프리프레그를 적층하여도 좋다. 제1절연층(21)의 두께는, 원하는 바에 따라 적절하게 설정되지만, 예를 들면 0.1㎛ 이상 100㎛ 이하로 할 수 있고, 0.1㎛ 이상 30㎛ 이하가 바람직하고, 0.1㎛ 이상 9㎛ 이하가 더 바람직하고, 1㎛ 이상 9㎛ 이하가 더욱 바람직하다. 배선기판(20)의 총두께를 얇게 하기 위해서이다.
(제1배선도체)
제1배선도체(22)는, 예를 들면 구리 등의 금속에 의하여 구성되어 있다. 제1배선도체(22)의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 0.5㎛ 이상 100㎛ 이하로 할 수 있고, 1㎛ 이상 50㎛ 이하가 바람직하고, 1㎛ 이상 30㎛ 이하가 더 바람직하다. 제1배선도체(22)의 패턴폭은 특별히 한정되지 않고, 용도에 따라 적절하게 그 폭을 선택할 수 있지만, 예를 들면 1㎛ 이상 100㎛ 이하로 할 수 있고, 바람직하게는 3㎛ 이상 30㎛ 이하로 할 수 있다.
(제2절연층, 제(m+2)절연층)
제2절연층(23) 및 제(m+2)절연층(25)은, 특별히 한정되는 것은 아니지만, 예를 들면 코어수지층(11)과 동일한 재료(예를 들면, 프리프레그 또는 절연성의 필름재)에 의하여 구성할 수 있다. 제2절연층(23) 및 제(m+2)절연층(25)의 두께는, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 0.1㎛ 이상 100㎛ 이하로 할 수 있고, 3㎛ 이상 50㎛ 이하가 바람직하고, 5㎛ 이상 20㎛ 이하가 더 바람직하다.
(제2배선도체, 제(m+2)배선도체)
제2배선도체(24) 및 제(m+2)배선도체(26)는, 예를 들면 구리 등의 금속에 의하여 구성되어 있다. 제2배선도체(24) 및 제(m+2)배선도체(26)의 두께 및 패턴폭은, 원하는 바에 따라 적절하게 설정되기 때문에 특별히 한정되지 않지만, 예를 들면 제1배선도체(22)와 동일하게 할 수 있다.
[지지체 부착 배선기판의 제1제조방법]
도2 및 도3은, 지지체 부착 배선기판(1)의 제1제조방법의 각 공정을 나타내는 것이다. 지지체 부착 배선기판(1)의 제1제조방법은, 예를 들면 지지체 준비공정, 제1적층체 형성공정, 마스크 형성공정, 비관통구멍 형성공정, 마스크 제거공정, 도금공정, 패턴도금공정 및 제1배선도체 형성공정을 이 순서로 포함하고 있고, 거기에 계속하여 제2절연층 형성공정, 제2배선도체 형성공정, 빌드업 공정, 솔더 레지스트층 형성공정 및 도금 마무리공정을 이 순서로 포함하고 있어도 좋다.
<지지체 준비공정>
먼저, 예를 들면 도2(A)에 나타내는 바와 같이, 코어수지층(11)과, 코어수지층(11)의 적어도 일방의 면 측에 형성되고 또 박리수단을 가지는 제1금속층(12)을 구비하는 지지체(10)를 준비한다(지지체 준비공정). 구체적으로는, 예를 들면 코어수지층(11)의 적어도 일방의 면 측에, 캐리어 부착 금속박 또는 박형층을 구비하는 금속박을 배치하고, 가열 및 가압하여, 지지체(10)를 형성한다.
<제1적층체 형성공정>
다음에, 필요에 따라 지지체(10)의 제1금속층(12)의 표면에 제1절연층(21)과의 밀착력을 얻기 위한 밀착처리로서 조화처리(粗化處理)를 실시한다. 조화처리는, 특별히 한정되지 않고, 공지의 수단을 적절하게 사용할 수 있고, 예를 들면 구리 표면 조화액을 사용하는 수단을 들 수 있다. 계속하여, 예를 들면 도2(B)에 나타내는 바와 같이, 지지체(10)의 제1금속층(12) 위에, 제1절연층(21)과 제1금속박(41)을 이 순서로 배치하고, 가열 및 가압하여 적층한다(제1적층체 형성공정). 구체적으로는, 예를 들면 제1절연층(21)을 캐리어 부착 금속박의 매트면 측에 형성하여, 수지층을 구비하는 캐리어 부착 금속박으로 한 후에, 이 수지층을 구비하는 캐리어 부착 금속박을 수지층(즉, 제1절연층(21))이 제1금속층(12)과 접하도록 배치하여, 가열·가압하고, 캐리어를 박리함으로써, 제1절연층(21)과 제1금속박(41)을 적층한다.
<마스크 형성공정>
그 다음에, 예를 들면 도2(C)에 나타내는 바와 같이, 제1금속박(41)의 일부를 에칭에 의하여 제거하여, 제1절연층(21)에 제1비관통구멍(21A)을 형성하기 위한 마스크(42)를 형성한다(마스크 형성공정). 구체적으로는, 예를 들면 제1금속박(41) 위에 드라이 필름 레지스트를 래미네이트하고, 노광, 현상을 하여 레지스트 패턴을 형성하고, 스컴을 제거한 후에, 제1금속박(41)을 에칭하여 마스크(42)를 형성하고, 레지스트 패턴을 제거한다. 드라이 필름 레지스트의 노광 및 현상, 스컴의 제거, 에칭, 레지스트 패턴의 제거에 있어서는, 특별히 한정되지 않고, 공지의 수단 및 장치를 사용하여 실시할 수 있다.
<비관통구멍 형성공정>
이어서, 예를 들면 도2(D)에 나타내는 바와 같이, 제1절연층(21) 중에서 마스크(42)로 덮여 있지 않은 부분을 제거하여, 제1비관통구멍(21A)을 형성한다(비관통구멍 형성공정). 제1비관통구멍(21A)의 형성은, 예를 들면 과망간산나트륨 수용액 등을 사용한 디스미어 처리, 또는 탄산가스 레이저 등을 사용한 레이저 가공에 의하여 실시할 수 있다. 레이저 가공의 경우에는, 레이저 가공 후에 필요에 따라 디스미어 처리를 실시한다.
<마스크 제거공정>
제1비관통구멍(21A)을 형성한 후에, 예를 들면 도2(E)에 나타내는 바와 같이 마스크(42)를 제거한다. 마스크(42)의 제거는, 예를 들면 염화제2철 수용액을 사용한 에칭에 의하여 실시할 수 있다.
<도금공정>
마스크(42)를 제거한 후에, 예를 들면 도2(F)에 나타내는 바와 같이, 제1절연층(21)의 표면 및 제1비관통구멍(21A)의 내벽에 대하여 무전해도금 및 전해도금 중의 적어도 일방을 실시하여, 제1절연층(21) 위에 제2금속층(43)을 형성함과 아울러, 제2금속층(43)과 제1금속층(12)의 층간을 접속하는 제1접속비아(21B)를 형성한다(도금공정). 무전해도금 또는 전해도금을 실시하는 방법은, 특별히 한정되는 것은 아니고, 공지의 방법을 채용할 수 있다. 도금은 무전해도금이 바람직하고, 무전해도금에 더하여 전해도금을 실시하여도 좋다.
<패턴도금공정>
다음에, 예를 들면 도3(G)에 나타내는 바와 같이, 제2금속층(43) 위에 레지스트 패턴(44)을 형성한 후에, 패턴도금을 실시하여, 패턴도금층(45)을 형성한다(패턴도금공정). 레지스트 패턴(44)은, 예를 들면 드라이 필름 레지스트를 래미네이트하고, 드라이 필름 레지스트에 회로패턴을 인쇄, 현상함으로써 형성할 수 있다. 인쇄 및 현상은 특별히 한정되지 않고, 공지의 수단 및 장치를 사용하여 실시할 수 있다. 패턴도금은, 예를 들면 패턴전해도금에 의하여 실시할 수 있다. 패턴전해도금에 관해서도 특별히 한정되지 않고, 공지의 방법을 적절하게 사용할 수 있다.
<제1배선도체 형성공정>
패턴도금을 실시한 후에, 예를 들면 도3(H)에 나타내는 바와 같이, 레지스트 패턴(44)을 제거하고, 노출된 제2금속층(43)을 다시 에칭으로 제거하여, 제2금속층(43)과 패턴도금층(45)으로 이루어지는 제1배선도체(22)를 형성한다(제1배선도체 형성공정). 레지스트 패턴(44)의 제거는, 공지의 수단 및 장치를 사용하여 실시할 수 있다. 제2금속층(43)의 에칭은, 예를 들면 플래시 에칭에 의하여 실시할 수 있다.
<제2절연층 형성공정·제2배선도체 형성공정>
제1배선도체(22)를 형성한 후에, 예를 들면 도3(I)에 나타내는 바와 같이, 제1절연층(21) 및 제1배선도체(22) 위에 제2절연층(23)을 형성하고, 그 위에 제2배선도체(24)를 형성한다. 구체적으로는, 먼저 예를 들면 제1배선도체(22)의 표면에 제2절연층(23)과의 밀착력을 얻기 위한 밀착처리로서 조화처리를 실시한다. 그 다음에, 예를 들면 제1절연층(21) 및 제1배선도체(22) 위에, 수지층을 구비하는 캐리어 부착 금속박을 수지층이 제1배선도체(22)와 접하도록 배치하여 가열가압하고, 캐리어를 박리함으로써, 제2절연층(23)과 제2금속박을 이 순서로 적층한다. 수지층을 구비하는 캐리어 부착 금속박은, 예를 들면 캐리어 부착 금속박의 금속박 측에 수지층을 적층한 것으로서, 수지층이 제2절연층(23)이 되고, 금속박이 제2금속박이 된다(제2절연층 형성공정).
계속하여, 예를 들면 탄산가스 레이저 등을 사용한 레이저 가공에 의하여 제2금속박 및 제2절연층(23)에 구멍을 뚫어 제1배선도체(22)에 도달하는 제2비관통구멍(23A)을 형성하고, 과망간산나트륨 수용액 등을 사용하여 디스미어 처리를 한다. 다음에, 예를 들면 서브트랙티브 공법 또는 세미 애디티브 공법 등의 공지의 방법에 의하여 제2배선도체(24)를 형성한다. 서브트랙티브 공법의 경우에는, 예를 들면 먼저 제2비관통구멍(23A)을 형성한 표면에 무전해도금 및 전해도금 중의 적어도 일방을 실시하여, 제2비관통구멍(23A)의 내벽에 제1배선도체(22)와 제2금속박을 접속하는 제2접속비아(23B)를 형성함과 아울러, 제2금속박의 두께를 증가시키고, 필요에 따라 정면(整面)한다. 그 다음에, 예를 들면 드라이 필름 레지스트 등을 래미네이트하고, 네거티브형 마스크를 붙여 회로패턴을 인쇄하고, 현상하여, 에칭 레지스트를 형성한다. 이어서, 예를 들면 에칭 레지스트를 마스크로 하여 두께를 증가시킨 제2금속박을 에칭함으로써 제2배선도체(24)를 형성하고, 에칭 레지스트를 제거한다(제2배선도체 형성공정).
세미 애디티브 공법의 경우에는, 예를 들면 먼저 제2비관통구멍(23A)을 형성한 후에, 제2금속박을 에칭 등에 의하여 전부 제거하여, 제2절연층(23)을 노출시킨다. 다음에, 예를 들면 무전해도금을 실시하여, 제2비관통구멍(23A)의 내벽에 제2접속비아(23B)를 형성함과 아울러, 제2절연층(23) 위에 무전해도금층을 형성한다. 계속하여, 예를 들면 무전해도금층 위에 드라이 필름을 열압착하여 레지스트층을 형성하고, 노광 및 현상을 실시하고, 레지스트 패턴을 형성하여 스컴(레지스트 잔사)을 제거한다. 그 다음에, 예를 들면 레지스트 패턴을 도금 레지스트로 하여, 무전해구리도금층의 표면에 전해도금에 의하여 전해도금층을 형성하고, 레지스트 패턴을 제거한 후에, 노출된 무전해도금층을 에칭하여, 무전해도금층 및 전해도금층으로 이루어지는 제2배선도체(24)를 형성한다(제2배선도체 형성공정).
<빌드업 공정>
제2절연층(23) 및 제2배선도체(24)를 형성한 후에, 예를 들면 도3(J)에 나타내는 바와 같이, 제2절연층 형성공정 및 제2배선도체 형성공정과 동일한 공정을 n회 반복하여 실시함으로써, (n+2)층의 배선도체를 구비하는 빌드업 구조를 형성하여도 좋다. 구체적으로는, 예를 들면 제(m+1)절연층(23, 25) 및 제(m+1)배선도체(24, 26) 위에 제(m+2)절연층(25)을 형성하는 제(m+2)절연층 형성공정, 및 제(m+2)절연층(25)에 제(m+1)배선도체(24, 26)에 도달하는 제(m+2)비관통구멍(25A)을 형성하고, 제(m+2)비관통구멍(25A)이 형성된 표면에 전해도금 및 무전해도금 중의 적어도 일방을 실시하여, 제(m+2)배선도체(26)를 형성하는 제(m+2)배선도체 형성공정을 이 순서로 n회 실시함으로써, 빌드업 구조를 형성하여도 좋다(빌드업 공정). m 및 n은 1 이상의 정수, 단 m≤n이다.
<솔더 레지스트층 형성공정>
제2절연층(23) 및 제2배선도체(24)를 형성한 후 또는 제(n+2)절연층(25) 및 제(n+2)배선도체(26)를 형성한 후에, 예를 들면 그 위에 제2배선도체(24) 또는 제(n+2)배선도체(26)가 부분적으로 노출되도록 솔더 레지스트층(27)을 형성한다(솔더 레지스트층 형성공정). 솔더 레지스트층(27)의 형성방법은, 특별히 한정되지 않고, 공지의 수단을 적당히 채용할 수 있다.
<도금 마무리공정>
솔더 레지스트층(27)을 형성한 후에, 예를 들면 솔더 레지스트층(27)으로부터 노출된 제2배선도체(24) 또는 제(n+2)배선도체(26) 위에 보호도금층(28)을 형성한다. 이에 의하여, 도1에 나타내는 지지체 부착 배선기판(1)이 얻어진다.
[지지체 부착 배선기판의 제2제조방법]
도4는, 지지체 부착 배선기판(1)의 제2제조방법의 공정을 나타내는 것이다. 제2제조방법은, 예를 들면 지지체 준비공정, 제1적층체 형성공정, 비관통구멍 형성공정, 도금공정 및 제1배선도체 형성공정을 이 순서로 포함하고 있고, 거기에 계속하여 제2절연층 형성공정, 제2배선도체 형성공정, 빌드업 공정, 솔더 레지스트층 형성공정 및 도금 마무리공정을 이 순서로 포함하고 있어도 좋다. 이들 공정 중에서 지지체 준비공정, 제1적층체 형성공정, 제2절연층 형성공정, 제2배선도체 형성공정, 빌드업 공정, 솔더 레지스트층 형성공정 및 도금 마무리공정은 제1제조방법과 동일하다. 따라서 제1제조방법과 다른 각 공정, 즉 비관통구멍 형성공정, 도금공정 및 제1배선도체 형성공정에 대하여 설명한다.
<비관통구멍 형성공정>
제1절연층(21) 및 제1금속박(41)을 적층한 후에, 예를 들면 도4(D-2)에 나타내는 바와 같이, 제1금속박(41)의 표면에서부터 탄산가스 레이저 등의 레이저를 조사하여 제1금속박(41) 및 제1절연층(21)에 구멍을 뚫어, 제1금속층(12)에 도달하는 제1비관통구멍(21A)을 형성한다(비관통구멍 형성공정). 다음에, 필요에 따라 디스미어 처리를 실시한다.
<도금공정>
제1비관통구멍(21A)을 형성한 후에, 예를 들면 도4(F-2)에 나타내는 바와 같이, 제1절연층(21)의 표면 및 제1비관통구멍(21A)의 내벽에 대하여 무전해도금 및 전해도금 중의 적어도 일방을 실시하여, 제1비관통구멍(21A)의 내벽에 제1금속층(12)과 제1금속박(41)을 접속하는 제1접속비아(21B)를 형성함과 아울러, 제1금속박(41)의 두께를 증가시킨다(도금공정). 다음에, 필요에 따라 정면한다. 무전해도금 또는 전해도금을 실시하는 방법은, 특별히 한정되지 않고, 공지의 방법을 채용할 수 있다.
<제1배선도체 형성공정>
계속하여, 예를 들면 도4(H-2)에 나타내는 바와 같이, 제1금속박(41) 위에 드라이 필름 레지스트 등을 래미네이트하고, 네거티브형 마스크를 붙여 회로패턴을 인쇄하고, 현상하여, 에칭 레지스트를 형성한다. 다음에, 예를 들면 에칭 레지스트를 마스크로 하여 두께를 증가시킨 제1금속박(41)을 에칭함으로써 제1배선도체(22)를 형성하고, 에칭 레지스트를 제거한다(제1배선도체 형성공정). 이와 같이 제2제조방법에 의해서도, 제1제조방법과 마찬가지로 지지체 부착 배선기판(1)을 제조할 수 있다.
[전자부품 실장기판의 제1제조방법]
지지체 부착 배선기판(1)은, 전자부품 실장기판의 제조에 사용할 수 있다. 도5는, 전자부품 실장기판의 제1제조방법의 공정을 나타내는 것이다. 전자부품 실장기판의 제1제조방법은, 예를 들면 지지체 부착 배선기판(1)을 제조하는 공정과, 코어수지층 분리제거공정과, 제1금속층 제거공정과, 실장공정을 이 순서로 포함하고 있다. 지지체 부착 배선기판(1)의 제조공정은, 상기한 지지체 부착 배선기판(1)의 제1제조방법 또는 제2제조방법의 각 공정을 포함할 수 있고, 적어도 지지체 준비공정∼제2배선도체 형성공정을 포함하고 있다.
<코어수지층 분리제거공정>
지지체 부착 배선기판(1)을 제조한 후에, 예를 들면 도5(A)에 나타내는 바와 같이, 배선기판(20)으로부터 코어수지층(11)을 분리제거한다(코어수지층 분리제거공정). 구체적으로는, 예를 들면 적어도 제1배선도체(22) 및 제2배선도체(24)를 형성한 배선기판(20)으로부터 코어수지층(11)을 분리제거한다. 코어수지층(11)의 분리제거는, 예를 들면 박리수단(예를 들면, 박리층 또는 박형층)에 있어서 박리함으로써 실시한다. 박리는, 물리적 수단 또는 화학적 수단 중의 어느 것이라도 채용할 수 있지만, 예를 들면 박리수단에 물리적인 힘을 가하여, 물리적 수단에 의하여 박리하는 것이 바람직하다. 이 박리에 의하여, 코어수지층(11) 및 경우에 따라서는 제1금속층(12)의 일부(예를 들면, 캐리어)가 박리된다. 제1금속층(12)의 박리수단의 적어도 일부는, 적어도 코어수지층(11)과 함께 박리되어도 좋고, 또 박리되지 않고 잔존하여도 좋다.
<제1금속층 제거공정>
코어수지층(11)을 분리제거한 후에, 예를 들면 도5(B)에 나타내는 바와 같이, 잔존하는 제1금속층(12)을 제거한다(제1금속층 제거공정). 제1금속층(12)을 제거하는 수단은, 특별히 한정되는 것은 아니지만, 예를 들면 황산계 또는 과산화수소계의 에칭액을 사용하여 제거할 수 있다. 황산계 또는 과산화수소계의 에칭액은, 특별히 한정되지 않고, 당업계에서 사용되고 있는 것을 사용할 수 있다. 또한 본 실시형태의 지지체 부착 배선기판(1)에 의하면, 제1절연층(21)에 의하여 배선기판(20)을 보강할 수 있기 때문에, 지지체(10)를 분리제거할 때에 있어서의 배선기판(20)의 파손을 억제할 수 있다. 또한 제1절연층(21)에 의하여 단자위치의 부분을 개구시키고, 그 이외를 덮고 있기 때문에, 솔더 레지스트층을 형성하지 않고 사용할 수 있다.
<도금 마무리공정>
제1금속층(12)을 제거한 후에, 예를 들면 도5(C)에 나타내는 바와 같이, 제1절연층(21)으로부터 노출된 제1접속비아(21B) 위에 보호도금층(29)을 형성한다. 또한 상기한 지지체 부착 배선기판의 제1제조방법 및 제2제조방법에서는, 솔더 레지스트층(27)을 형성한 후에, 솔더 레지스트층(27)으로부터 노출된 제2배선도체(24) 또는 제(n+2)배선도체(26) 위에 보호도금층(28)을 형성하는 경우에 대하여 설명하였지만, 코어수지층 분리제거공정을 실시하기 전이 아니라, 코어수지층 분리제거공정 및 제1금속층 제거공정을 실시한 후에, 보호도금층(29)과 함께 보호도금층(28)을 형성하도록 하여도 좋다.
<실장공정>
보호도금층(29)을 형성한 후에, 예를 들면 도5(C)에 나타내는 바와 같이, 배선기판(20)에 솔더볼(31)을 사이에 두고 반도체 소자(30)를 실장한다(실장공정). 배선기판(20)에 반도체 소자(30)를 실장하는 방법으로서는, 솔더볼을 사용하는 방법에 한정되지 않고, 예를 들면 알루미늄 전극부에 금와이어의 볼본딩법에 의하여 베어칩(bare chip)을 실장하는 방법을 사용할 수 있다. 또한 도5에는, 하나의 반도체 소자(30)를 실장시킨 경우에 대하여 나타내고 있지만, 복수의 반도체 소자(30)를 실장시켜도 좋고, 또 반도체 소자(30) 이외의 전자부품 소자를 실장시켜도 좋다.
[전자부품 실장기판의 제2제조방법]
도6은, 전자부품 실장기판의 제2제조방법의 공정을 나타내는 것이다. 전자부품 실장기판의 제2제조방법은, 예를 들면 지지체 부착 배선기판(1)을 제조하는 공정과, 실장공정(도6(A) 참조)과, 코어수지층 분리제거공정(도6(B) 참조)과, 제1금속층 제거공정을 이 순서로 포함하고 있다. 즉 전자부품 실장기판의 제2제조방법은, 지지체(10)를 분리제거하기 전에 반도체 소자(30)를 실장하는 것을 제외하고 전자부품 실장기판의 제1제조방법과 동일하다. 각 공정의 내용은 전술한 바와 같다.
이와 같이 본 실시형태에 의하면, 제1금속층(12) 위에 접하여, 단자위치에 대응하여 제1비관통구멍(21A)이 형성된 제1절연층(21)을 형성하고, 또 제1절연층(21) 위에 접하여 제1배선도체(22)를 형성하도록 하였기 때문에, 제1절연층(21)에 의하여 배선기판(20)을 보강할 수 있어, 지지체(10)를 분리제거할 때에 배선기판(20)이 파손되는 것을 억제할 수 있다. 또한 제1절연층(21)에 의하여 단자위치의 부분을 개구시키고, 그 이외를 덮고 있기 때문에, 솔더 레지스트층을 형성할 필요가 없어, 공정을 간소화할 수 있다.
(실시예)
이하에, 실시예에 의하여 본 실시형태를 구체적으로 설명하지만, 본 실시형태는 이들 실시예에 의하여 전혀 제한되지 않는다.
[실시예1]
다음과 같이 하여 지지체 부착 배선기판(1)을 제작한 후에, 배선기판(20)으로부터 지지체(10)를 분리제거하였다.
<지지체 준비공정>(도2(A) 참조)
비스말레이미드트리아진 수지(BT 수지)를 글라스 클로스(유리섬유)에 함침시켜 B스테이지로 한 프리프레그(두께 0.100㎜ : 미쓰비시 가스화학(주) 제품, 제품명 : GHPL-830NS ST56)를 코어수지층(11)으로 하고, 코어수지층(11)의 양면에 제1금속층(12)으로서 두께 18㎛의 캐리어 동박 부착 극박 동박(극박 동박 ; 두께 5㎛ : 미쓰이 금속광업(주) 제품, 제품명 : MT18SD-H-T5)을 캐리어 동박 측이 코어수지층(11)과 접하도록 배치하고, 온도 220±2℃, 압력 3±0.2MPa, 유지시간 60분의 조건으로 진공 프레스를 실시하여, 코어수지층(11)의 양면에 제1금속층(12)을 형성한 지지체(10)를 제작하였다.
<제1적층체 형성공정>(도2(B) 참조)
올리고페닐렌에테르 수지(제품명 : OPE-2St2200, 미쓰비시 가스화학(주) 제품) 15.0질량부, 폴리이미드 수지(제품명 : Neopulim(등록상표) S100, 미쓰비시 가스화학(주) 제품) 49.9질량부, 2,2-비스-(4-(4-말레이미드페녹시)페닐)프로판(제품명 : BMI-80, 케이·아이 화성(주)(K.I Chemical Industry Co., Ltd.) 제품) 34.9질량부, 경화촉진제로서 2,4,5-트리페닐이미다졸(도쿄 화성공업(주)(Tokyo Chemical Industry Co., Ltd.) 제품) 0.2질량부를 배합(혼합)하여 수지 조성물을 얻었다. 수지 조성물에는 무기 충전재는 첨가하지 않았다. 다음에, 수지 조성물을 N-메틸-2-피롤리돈으로 희석하고, 얻은 바니시를 바코터로 두께 18㎛의 캐리어 동박 부착 극박 동박(극박 동박(금속층) ; 두께 3㎛ : 미쓰이 금속광업(주) 제품, 제품명 : MT18FL)의 매트면 측에 도포하였다. 계속하여, 도포막을 180℃에서 10분간 가열건조시킴으로써, 두께 2.5㎛의 제1절연층(21)을 캐리어 부착 극박 금속박에 형성한 수지층을 구비하는 캐리어 동박 부착 극박 동박을 제작하였다. 제1절연층(21)을 구성하는 수지재료의 글라스 전이온도는 260℃이다.
또한 지지체(10)의 제1금속층(12)의 표면에, 구리 표면 조화액 CZ-8101(멧쿠(주)(MEC COMPANY LTD.) 제품, 제품명)을 사용하여 조화처리를 실시하였다. 다음에, 제작한 수지층을 구비하는 캐리어 동박 부착 극박 동박을 수지층(즉, 제1절연층(21))이 제1금속층(12)과 접하도록 배치하여, 압력 3±0.2MPa, 온도 220±2℃, 유지시간 60분의 조건으로 진공 프레스하였다. 그 후에, 두께 18㎛의 캐리어 동박을 박리하여, 제1금속층(12) 위에 제1절연층(21)과 두께 3㎛의 제1금속박(41)을 적층하였다.
<마스크 형성공정>(도2(C) 참조)
제1금속박(41) 위에 드라이 필름 레지스트를 래미네이트하고, 노광, 현상을 하여 레지스트 패턴을 형성하였다. 드라이 필름 레지스트는 히타치 화성공업(주)의 RD-1207의 7㎛ 두께를 사용하고, 래미네이터는 (주)ONC의 장치를 사용하였다. 래미네이트 압력 0.4MPa, 래미네이트 온도 110℃의 조건으로 실시하였다. 노광은 (주)아도텍 엔지니어링(ADTEC Engineering Co., Ltd.)의 INPREX3650을 사용하였다. 노광 후의 현상은 탄산칼륨 수용액을 사용하였다. 30℃의 액온도로 하고, 도쿄 가공기(주)(TOKYO KAKOKI CO., LTD.)의 장치를 사용하였다. 다음에, 스컴을 제거하였다. 스컴제거는, 노드슨 어드밴스드 테크놀로지(Nordson Advanced Technology)의 장치를 사용하여, 플라스마 클리닝에 의하여 실시하였다. 가스는 아르곤, 질소, 산소, 사불화메탄을 사용하였다. 계속하여, 제1금속박(41)을 에칭하여 마스크(42)를 형성하고, 레지스트 패턴을 박리하였다. 에칭은 염산 및 염화제2구리 수용액을 사용하였다. 레지스트 패턴의 박리는 미쓰비시 가스화학(주)의 R-100S를 사용하였다. 현상에서 에칭 및 박리까지의 공정은, 도쿄 가공기(주)의 스프레이 타입의 장치를 사용하였다.
<비관통구멍 형성공정>(도2(D) 참조)
마스크(42)를 형성한 후에, 온도 80±5℃, 농도 55±10g/L의 과망간산나트륨 수용액을 사용하여 디스미어 처리를 실시하고, 마스크(42)로 덮여 있지 않은 부분의 제1절연층(21)을 제거하여, 제1금속층(12)에 도달하는 제1비관통구멍(21A)을 형성하였다. 디스미어 처리는, 우에무라 공업(주)(C.Uyemura & Co., Ltd.)의 앱디스 프로세스(APPDES Process)를 사용하였다. 팽윤액은 앱디스 MDS-37, 에칭액은 앱디스 MDE-40 및 ELC-SH의 혼합액, 중화는 앱디스 MDN-62를 사용하였다. 에칭조(etching槽)는 온도 80℃로 하고, 10분간 침지를 실시하였다.
<마스크 제거공정>(도2(E) 참조)
제1비관통구멍(21A)을 형성한 후에, 마스크(42)를 염화제2철 수용액으로 에칭하여 제거하고, 전면(全面)에 있어서 제1절연층(21)을 노출시켰다.
<도금공정>(도2(F) 참조)
마스크(42)를 제거한 후에, 제1절연층(21)의 표면에 무전해구리도금으로 0.4㎛∼0.8㎛ 두께의 도금을 실시하여, 제2금속층(43)을 형성하였다. 약액은, 우에무라 공업(주) 제품인 THRU-CUP PEA 및 포름알데히드를 혼합한 것을 사용하였다. 무전해구리도금의 약액온도는 36℃, 처리시간은 10분으로 하여 처리를 실시하였다. 이에 의하여, 제1비관통구멍(21A)의 내벽이 도금에 의하여 접속되고, 제1금속층(12)과 제2금속층(43)이 제1접속비아(21B)에 의하여 전기적으로 접속되었다.
<패턴도금공정>(도3(G) 참조)
제2금속층(43)을 형성한 후에, 제2금속층(43)에 온도 110±10℃, 압력 0.50±0.02MPa의 조건으로 두께 15㎛의 드라이 필름 레지스트 LDF515F(닛코·머터리얼즈(주)(Nikko-Materials Co., Ltd.) 제품, 제품명)를 래미네이트하였다. 드라이 필름 레지스트에 대한 회로패턴의 인쇄를 평행 노광기로 실시한 후에, 1% 탄산나트륨 수용액을 사용하여 드라이 필름 레지스트를 현상하여, 레지스트 패턴(44)을 형성하였다. 다음에, 황산구리 농도 60g/L∼80g/L, 황산 농도 150g/L∼200g/L의 황산구리 도금라인에서 5㎛∼15㎛ 정도의 패턴 전해구리도금을 실시하여, 패턴도금층(45)을 형성하였다.
<제1배선도체 형성공정>(도3(H) 참조)
패턴도금층(45)을 형성한 후에, 아민계의 레지스트 박리액을 사용하여 레지스트 패턴(44)을 박리제거하였다. 다음에, 노출된 제2금속층(43)을 플래시 에칭에 의하여 에칭하여, 제1배선도체(22)를 형성하였다.
<제2절연층·제2배선도체 형성공정, 빌드업 공정>(도3(I), (J) 참조)
제1배선도체(22)를 형성한 후에, 제1배선도체(22)의 표면에 구리 표면 조화액 CZ-8101(멧쿠(주) 제품, 제품명)을 사용하여 조화처리를 실시하였다. 다음에, 제1절연층(21) 및 제1배선도체(22) 위에, 수지층을 구비하는 캐리어 동박 부착 극박 동박(극박 동박(금속층) ; 두께 3㎛, 수지층 두께 0.015㎜ ; 캐리어 동박 두께 18㎛ : 미쓰비시 가스화학(주) 제품, 제품명 : CRS381NSI)을 수지층이 제1배선도체(22)와 접하도록 배치하여, 압력 3±0.2MPa, 온도 220±2℃, 유지시간 60분의 조건으로 진공 프레스를 하고, 캐리어 동박을 박리함으로써, 제1배선도체(22) 위에 제2절연층(23)과 두께 3㎛의 제2금속박을 적층하였다. 이어서, 탄산가스 레이저 가공기 ML605GTWⅢ-5200U(미쓰비시 전기(주)(Mitsubishi Electric Corporation) 제품, 제품명)를 사용하여, 제2금속박 및 제2절연층(23)에 구멍을 뚫어 제1배선도체(22)에 도달하는 제2비관통구멍(23A)을 형성하였다. 계속하여, 온도 80±5℃, 농도 55±10g/L의 과망간산나트륨 수용액을 사용하여 디스미어 처리를 실시하였다.
그 후에, 무전해구리도금으로 0.4㎛∼0.8㎛ 두께의 도금을 실시하고, 다시 전해구리도금으로 5㎛∼20㎛ 두께의 도금을 실시하였다. 이에 의하여, 제2비관통구멍(23A)의 내벽에 제1배선도체(22)와 제2금속박을 접속하는 제2접속비아(23B)를 형성함과 아울러, 제2금속박의 두께를 증가시켰다. 다음에, 제2금속박의 정면을 실시하고, 온도 110±10℃, 압력 0.50±0.02MPa의 조건으로 드라이 필름 레지스트 LDF515F(닛코·머터리얼즈(주) 제품, 제품명)를 래미네이트하였다. 이어서, 네거티브형 마스크를 붙이고, 평행 노광기를 사용하여 회로패턴을 인쇄하고, 1% 탄산나트륨 수용액을 사용하여 드라이 필름 레지스트를 현상하여 에칭 레지스트를 형성하였다. 계속하여, 에칭 레지스트가 없는 부분의 제2금속박을 염화제2철 수용액으로 에칭제거한 후에, 수산화나트륨 수용액을 사용하여 에칭 레지스트를 제거하여, 제2배선도체(24)를 형성하였다.
그 후에, 동일하게 하여 제(m+2)절연층(25) 및 제(m+2)배선도체(26)의 형성을 3회 반복하여 실시함으로써, 빌드업 구조를 형성하였다.
<솔더 레지스트층 형성공정>
제5절연층(25) 및 제5배선도체(26)를 적층한 후에, 그 위에 제5배선도체(26)가 부분적으로 노출되도록 두께 10㎛의 솔더 레지스트층(27)을 형성하였다.
<도금 마무리공정>
솔더 레지스트층(27)을 형성한 후에, 솔더 레지스트층(27)으로부터 노출된 제5배선도체(26) 위에 보호도금층(28)을 형성하였다. 이에 의하여, 지지체 부착 배선기판(1)을 얻었다(도1 참조).
<코어수지층 분리제거공정, 제1금속층 제거공정>(도5(A), (B) 참조)
얻은 지지체 부착 배선기판(1)에 대하여, 제1금속층(12)의 극박 동박과 캐리어 동박의 경계부에 물리적인 힘을 가하여, 적어도 코어수지층(11)을 박리함으로써 제거하였다. 다음에, 잔존하는 제1금속층(12)(극박 동박)을 과수황산계의 소프트 에칭액을 사용하여 제거함으로써, 한 쌍의 배선기판(20)을 얻었다. 실시예1에서 얻은 배선기판(20)에 있어서 파손은 발견되지 않아, 양호한 배선기판(20)을 얻을 수 있었다.
[실시예2]
실시예1과 동일하게 하여, 지지체 준비공정, 제1적층체 형성공정 및 마스크 형성공정을 실시하였다(도2(A)∼(C) 참조). 다음에, 비관통구멍 형성공정(도2(D) 참조)에 있어서, 디스미어 처리가 아니라 탄산가스 레이저 가공기 ML605GTWⅢ-5200U(미쓰비시 전기(주) 제품, 제품명)를 사용하여 제1비관통구멍(21A)을 형성한 후에, 온도 80±5℃, 농도 55±10g/L의 과망간산나트륨 수용액을 사용하여 디스미어 처리를 실시하였다. 그 후에 실시예1과 동일하게 하여, 마스크 제거공정, 도금공정, 패턴도금공정, 제1배선도체 형성공정, 제2절연층·제2배선도체 형성공정, 빌드업 공정, 솔더 레지스트층 형성공정 및 도금 마무리공정을 실시함으로써, 지지체 부착 배선기판(1)을 얻었다(도2(E)∼도3(J) 및 도1 참조). 얻은 지지체 부착 배선기판(1)에 대하여, 실시예1과 동일하게 하여, 코어수지층(11)을 분리제거하고, 이어서 잔존하는 제1금속층(12)(극박 동박)을 과수황산계의 소프트 에칭액을 사용하여 제거함으로써, 한 쌍의 배선기판(20)을 얻었다. 실시예2에 있어서도 배선기판(20)에 파손은 발견되지 않아, 양호한 배선기판(20)을 얻을 수 있었다.
[실시예3]
실시예1과 동일하게 하여, 지지체 준비공정 및 제1적층체 형성공정을 실시하였다(도2(A), (B) 참조). 다음에, 제1금속박(41)의 표면에서부터 탄산가스 레이저 가공기 ML605GTWⅢ-5200U(미쓰비시 전기(주) 제품, 제품명)를 사용하여 탄산가스 레이저를 조사함으로써, 제1금속박(41) 및 제1절연층(21)에 구멍을 뚫어, 제1금속층(12)에 도달하는 제1비관통구멍(21A)을 형성하였다(비관통구멍 형성공정 ; 도4(D-2) 참조). 계속하여, 온도 80±5℃, 농도 55±10g/L의 과망간산나트륨 수용액을 사용하여 디스미어 처리를 실시하였다. 이어서, 무전해구리도금으로 0.4㎛∼0.8㎛ 두께의 도금을 실시하고, 다시 전해구리도금으로 5㎛∼20㎛ 두께의 도금을 실시하였다. 이에 의하여, 제1비관통구멍(21A)의 내벽에 제1금속층(12)과 제1금속박(41)을 접속하는 제1접속비아(21B)를 형성함과 아울러, 제1금속박(41)의 두께를 증가시켰다(도금공정 ; 도4(F-2) 참조). 그 후에, 제1금속박(41)의 정면을 실시하였다.
다음에 제1금속박(41) 위에, 온도 110±10℃, 압력 0.50±0.02MPa의 조건으로 드라이 필름 레지스트 LDF515F(닛코·머터리얼즈(주) 제품, 제품명)를 래미네이트하고, 네거티브형 마스크를 붙이고, 평행 노광기를 사용하여 회로패턴을 인쇄하고, 1% 탄산나트륨 수용액을 사용하여 드라이 필름 레지스트를 현상하여 에칭 레지스트를 형성하였다. 계속하여, 에칭 레지스트가 없는 부분의 제1금속박(41)을 염화제2철 수용액으로 에칭제거한 후에, 수산화나트륨 수용액을 사용하여 에칭 레지스트를 제거함으로써, 제1배선도체(22)를 형성하였다(제1배선도체 형성공정 ; 도4(H-2) 참조). 그 후에 실시예1과 동일하게 하여, 제2절연층·제2배선도체 형성공정, 빌드업 공정, 솔더 레지스트층 형성공정 및 도금 마무리공정을 실시함으로써, 지지체 부착 배선기판(1)을 얻었다(도3(I), (J) 및 도1 참조). 얻은 지지체 부착 배선기판(1)에 대하여, 실시예1과 동일하게 하여, 코어수지층(11)을 분리제거하고, 이어서 잔존하는 제1금속층(12)(극박 동박)을 과수황산계의 소프트 에칭액을 사용하여 제거함으로써, 한 쌍의 배선기판(20)을 얻었다. 실시예3에 있어서도 배선기판(20)에 파손은 발견되지 않아, 양호한 배선기판(20)을 얻을 수 있었다.
[실시예4]
실시예1과 동일하게 하여, 지지체 준비공정, 제1적층체 형성공정, 마스크 형성공정, 비관통구멍 형성공정, 마스크 제거공정, 도금공정, 패턴도금공정 및 제1배선도체 형성공정을 실시하였다(도2(A)∼도3(H) 참조). 다음에 제2절연층(23)에 대하여, 비스말레이미드트리아진 수지(BT 수지)를 글라스 클로스(유리섬유)에 함침시켜 B스테이지로 한 프리프레그(두께 0.015㎜ : 미쓰비시 가스화학(주) 제품, 제품명 : GHPL-830NS SV63)를 사용하여, 두께 18㎛의 캐리어 동박 부착 극박 동박(극박 동박(금속층) ; 두께 3㎛ : 미쓰이 금속광업(주) 제품, 제품명 : MT18FL)을 극박 동박 측이 프리프레그와 접하도록 배치하고, 온도 220±2℃, 압력 3±0.2MPa, 유지시간 60분의 조건으로 진공 프레스를 한 것을 제외하고 다른 것은 실시예1과 동일하게 하여, 제2절연층(23) 및 제2배선도체(24)를 형성하였다(제2절연층·제2배선도체 형성공정 ; 도3(I) 참조). 계속하여, 실시예1과 동일하게 하여, 빌드업 공정(도3(J) 참조), 솔더 레지스트층 형성공정 및 도금 마무리공정을 실시함으로써, 지지체 부착 배선기판(1)을 얻었다(도1 참조). 얻은 지지체 부착 배선기판(1)에 대하여, 실시예1과 동일하게 하여, 코어수지층(11)을 분리제거하고, 이어서 잔존하는 제1금속층(12)(극박 동박)을 과수황산계의 소프트 에칭액을 사용하여 제거함으로써, 한 쌍의 배선기판(20)을 얻었다. 실시예4에 있어서도 배선기판(20)에 파손은 발견되지 않아, 양호한 배선기판(20)을 얻을 수 있었다.
[실시예5]
실시예1과 동일하게 하여, 지지체 준비공정을 실시하였다(도2(A) 참조). 다음에 제1절연층(21)에 대하여, 비스말레이미드트리아진 수지(BT 수지)를 글라스 클로스(유리섬유)에 함침시켜 B스테이지로 한 프리프레그(두께 0.015㎜ : 미쓰비시 가스화학(주) 제품, 제품명 : GHPL-830NS SV63)를 사용하여, 두께 18㎛의 캐리어 동박 부착 극박 동박(극박 동박(금속층) ; 두께 3㎛ : 미쓰이 금속광업(주) 제품, 제품명 : MT18FL)을 극박 동박 측이 프리프레그와 접하도록 배치하고, 온도 220±2℃, 압력 3±0.2MPa, 유지시간 60분의 조건으로 진공 프레스를 한 것을 제외하고 다른 것은 실시예1과 동일하게 하여, 제1절연층(21) 및 제1금속박(41)을 적층하였다(제1적층체 형성공정 ; 도2(B) 참조). 제1절연층(21)에 포함되는 수지재료의 글라스 전이온도는 270℃이다.
이어서 실시예1과 동일하게 하여, 마스크 형성공정, 비관통구멍 형성공정, 마스크 제거공정, 도금공정, 패턴도금공정, 제1배선도체 형성공정, 제2절연층·제2배선도체 형성공정, 빌드업 공정, 솔더 레지스트층 형성공정 및 도금 마무리공정을 실시함으로써, 지지체 부착 배선기판(1)을 얻었다(도2(C)∼도3(J) 및 도1 참조). 얻은 지지체 부착 배선기판(1)에 대하여, 실시예1과 동일하게 하여, 코어수지층(11)을 분리제거하고, 이어서 잔존하는 제1금속층(12)(극박 동박)을 과수황산계의 소프트 에칭액을 사용하여 제거함으로써, 한 쌍의 배선기판(20)을 얻었다. 실시예5에 있어서도 배선기판(20)에 파손은 발견되지 않아, 양호한 배선기판(20)을 얻을 수 있었다.
[실시예6]
실시예1과 동일하게 하여, 지지체 준비공정을 실시하였다(도2(A) 참조). 다음에, 실시예1에서 제1절연층(21)을 형성한 수지 조성물(올리고페닐렌에테르 수지(제품명 : OPE-2St2200, 미쓰비시 가스화학(주) 제품) 15.0질량부, 폴리이미드 수지(제품명 : Neopulim(등록상표) S100, 미쓰비시 가스화학(주) 제품) 49.9질량부, 2,2-비스-(4-(4-말레이미드페녹시)페닐)프로판(제품명 : BMI-80, 케이·아이 화성(주) 제품) 34.9질량부, 2,4,5-트리페닐이미다졸(도쿄 화성공업(주) 제품) 0.2질량부)을 사용하여, 실시예1과 동일하게 함으로써, 수지층을 구비하는 캐리어 동박 부착 극박 동박을 제작하고, 제1금속층(12)의 표면에 적층한 후에, 캐리어 동박을 박리하였다. 계속하여, 극박 동박을 염화제2철 수용액으로 에칭제거함으로써, 전면에 있어서 수지층을 노출시켰다.
다음에 수지층의 표면에 대하여, 비스말레이미드트리아진 수지(BT 수지)를 글라스 클로스(유리섬유)에 함침시켜 B스테이지로 한 프리프레그(두께 0.015㎜ : 미쓰비시 가스화학(주) 제품, 제품명 : GHPL-830NS SV63)를 배치하고, 그 위에, 두께 18㎛의 캐리어 동박 부착 극박 동박(극박 동박(금속층) ; 두께 3㎛ : 미쓰이 금속광업(주) 제품, 제품명 : MT18FL)을 극박 동박 측이 프리프레그와 접하도록 배치하여, 압력 3±0.2MPa, 온도 220±2℃, 유지시간 60분의 조건으로 진공 프레스를 하고, 캐리어 동박을 박리하였다. 이에 의하여, 제1금속층(12) 위에, 수지층과 프리프레그의 2층 구조를 구비하는 제1절연층(21)과 제1금속박(41)을 적층하였다(제1적층체 형성공정 ; 도2(B) 참조). 제1절연층(21)의 수지층을 구성하는 수지재료의 글라스 전이온도는 260℃, 프리프레그에 포함되는 수지재료의 글라스 전이온도는 270℃이다.
그 다음에, 제1금속박(41)의 표면에서부터 탄산가스 레이저 가공기 ML605GTWⅢ-5200U(미쓰비시 전기(주) 제품, 제품명)를 사용하여 탄산가스 레이저를 조사함으로써, 제1금속박(41) 및 제1절연층(21)에 구멍을 뚫어, 제1금속층(12)에 도달하는 제1비관통구멍(21A)을 형성하였다(비관통구멍 형성공정 ; 도4(D-2) 참조). 계속하여, 온도 80±5℃, 농도 55±10g/L의 과망간산나트륨 수용액을 사용하여 디스미어 처리를 실시하였다. 이어서, 무전해구리도금으로 0.4㎛∼0.8㎛ 두께의 도금을 실시하고, 다시 전해구리도금으로 5㎛∼20㎛ 두께의 도금을 실시하였다. 이에 의하여, 제1비관통구멍(21A)의 내벽에 제1금속층(12)과 제1금속박(41)을 접속하는 제1접속비아(21B)를 형성함과 아울러, 제1금속박(41)의 두께를 증가시켰다(도금공정 ; 도4(F-2) 참조). 그 후에, 제1금속박(41)의 정면을 실시하였다.
다음에 제1금속박(41) 위에, 온도 110±10℃, 압력 0.50±0.02MPa의 조건으로 드라이 필름 레지스트 LDF515F(닛코·머터리얼즈(주) 제품, 제품명)를 래미네이트하고, 네거티브형 마스크를 붙이고, 평행 노광기를 사용하여 회로패턴을 인쇄하고, 1% 탄산나트륨 수용액을 사용하여 드라이 필름 레지스트를 현상하여 에칭 레지스트를 형성하였다. 계속하여, 에칭 레지스트가 없는 부분의 제1금속박(41)을 염화제2철 수용액으로 에칭제거한 후에, 수산화나트륨 수용액을 사용하여 에칭 레지스트를 제거함으로써, 제1배선도체(22)를 형성하였다(제1배선도체 형성공정 ; 도4(H-2) 참조). 그 후에 실시예1과 동일하게 하여, 제2절연층·제2배선도체 형성공정, 빌드업 공정, 솔더 레지스트층 형성공정 및 도금 마무리공정을 실시함으로써, 지지체 부착 배선기판(1)을 얻었다(도3(I), (J) 및 도1 참조). 얻은 지지체 부착 배선기판(1)에 대하여, 실시예1과 동일하게 하여, 코어수지층(11)을 분리제거하고, 이어서 잔존하는 제1금속층(12)(극박 동박)을 과수황산계의 소프트 에칭액을 사용하여 제거함으로써, 한 쌍의 배선기판(20)을 얻었다. 실시예6에 있어서도 배선기판(20)에 파손은 발견되지 않아, 양호한 배선기판(20)을 얻을 수 있었다.
[비교예1]
실시예1과 동일하게 하여, 지지체 준비공정을 실시하였다. 다음에 제1적층체 형성공정, 마스크 형성공정, 비관통구멍 형성공정, 마스크 제거공정 및 도금공정을 실시하지 않고, 패턴도금공정에 있어서, 지지체(10)의 제1금속층(12)에 온도 110±10℃, 압력 0.50±0.02MPa의 조건으로 두께 15㎛의 드라이 필름 레지스트 LDF515F(닛코·머터리얼즈(주) 제품, 제품명)를 래미네이트하였다. 드라이 필름 레지스트에 대한 회로패턴의 인쇄를 평행 노광기로 실시한 후에, 1% 탄산나트륨 수용액을 사용하여 드라이 필름 레지스트를 현상하여, 레지스트 패턴(44)을 형성하였다. 계속하여, 황산구리 농도 60g/L∼80g/L, 황산 농도 150g/L∼200g/L의 황산구리 도금라인에서 5㎛∼15㎛ 정도의 패턴 전해구리도금을 실시하여, 패턴도금층(45)을 형성하였다.
다음에 제1배선도체 형성공정에 있어서, 아민계의 레지스트 박리액을 사용하여 레지스트 패턴(44)을 박리제거하였다. 그 후에, 실시예1과 동일하게 제2절연층·제2배선도체 형성공정, 빌드업 공정을 실시하였다. 그 다음에 솔더 레지스트층 형성공정을 실시하지 않고 지지체의 분리제거를 시도하였지만, 배선기판이 파손되어, 배선기판을 얻을 수 없었다.
즉 본 실시예에 의하면, 제1절연층(21)에 의하여 배선기판(20)을 보강할 수 있어, 코어수지층(11)을 분리제거할 때에 배선기판(20)이 파손되는 것을 억제할 수 있다는 것을 알 수 있었다.
(산업상이용가능성)
프린트 배선판 및 반도체 소자 탑재용 패키지 기판에 이용할 수 있다.
1 : 지지체 부착 배선기판
10 : 지지체
11 : 코어수지층
12 : 제1금속층
20 : 배선기판
21 : 제1절연층
21A : 제1비관통구멍
21B : 제1접속비아
22 : 제1배선도체
23 : 제2절연층
23A : 제2비관통구멍
23B : 제2접속비아
24 : 제2배선도체
25 : 제(m+2)절연층
25A : 제(m+2)비관통구멍
25B : 제(m+2)접속비아
26 : 제(m+2)배선도체
27 : 솔더 레지스트층
28, 29 : 보호도금층
30 : 반도체 소자
31 : 솔더볼
41 : 제1금속박
42 : 마스크
43 : 제2금속층
44 : 레지스트 패턴
45 : 패턴도금층

Claims (21)

  1. 코어수지층의 적어도 일방(一方)의 면 측에 박리수단을 구비하는 제1금속층이 형성된 지지체와, 상기 제1금속층 위에 형성된 배선기판을 구비하는 지지체 부착 배선기판으로서,
    상기 배선기판은, 상기 제1금속층 위에 접하여 형성된 제1절연층과, 상기 제1절연층 위에 접하여 형성된 제1배선도체를 구비하고,
    상기 제1절연층에는, 상기 배선기판의 단자위치에 대응하여, 상기 제1배선도체로부터 상기 제1금속층에 도달하는 제1비관통구멍이 형성되고,
    상기 제1비관통구멍의 내벽에는 상기 제1배선도체에 접속된 제1접속비아가 형성되는
    지지체 부착 배선기판.
  2. 제1항에 있어서,
    상기 제1절연층은 절연성의 수지재료를 포함하고 있고, 상기 수지재료의 글라스 전이온도는 150℃ 이상인 지지체 부착 배선기판.
  3. 제1항에 있어서,
    상기 제1절연층의 두께는, 9㎛ 이하인 지지체 부착 배선기판.
  4. 제1항에 있어서,
    상기 제1금속층에 있어서의 상기 제1절연층 측의 끝면에서 상기 박리수단까지의 두께가, 6㎛ 이상인 지지체 부착 배선기판.
  5. 코어수지층과, 상기 코어수지층의 적어도 일방의 면 측에 형성되고 또 박리수단을 가지는 제1금속층을 구비하는 지지체를 준비하는 지지체 준비공정과,
    상기 제1금속층 위에, 제1절연층과 제1금속박을 이 순서로 배치하고, 가열 및 가압하여 적층하는 제1적층체 형성공정과,
    상기 제1금속박의 일부를 에칭에 의하여 제거하여, 상기 제1절연층에 제1비관통구멍을 형성하기 위한 마스크를 형성하는 마스크 형성공정과,
    상기 제1절연층 중에서 상기 마스크로 덮여 있지 않은 부분을 제거하여, 제1비관통구멍을 형성하는 비관통구멍 형성공정과,
    상기 제1비관통구멍을 형성한 후에, 상기 마스크를 제거하는 마스크 제거공정과,
    상기 제1절연층의 표면 및 상기 제1비관통구멍의 내벽에 대하여 무전해도금 및 전해도금 중의 적어도 일방을 실시하여, 상기 제1절연층 위에 제2금속층을 형성함과 아울러, 상기 제2금속층과 상기 제1금속층의 층간을 접속하는 제1접속비아를 형성하는 도금공정과,
    상기 제2금속층 위에 레지스트 패턴을 형성한 후에, 패턴도금을 실시하는 패턴도금공정과,
    상기 레지스트 패턴을 제거하고, 노출된 상기 제2금속층을 다시 에칭으로 제거하여, 제1배선도체를 형성하는 제1배선도체 형성공정을
    포함하는 지지체 부착 배선기판의 제조방법.
  6. 코어수지층과, 상기 코어수지층의 적어도 일방의 면 측에 형성되고 또 박리수단을 가지는 제1금속층을 구비하는 지지체를 준비하는 지지체 준비공정과,
    상기 제1금속층 위에, 제1절연층과 제1금속박을 이 순서로 배치하고, 가열 및 가압하여 적층하는 제1적층체 형성공정과,
    상기 제1금속박의 표면에서부터 레이저를 조사하여 상기 제1금속박 및 상기 제1절연층에 구멍을 뚫어, 상기 제1금속층에 도달하는 제1비관통구멍을 형성하는 비관통구멍 형성공정과,
    상기 제1비관통구멍의 내벽에 대하여 무전해도금 및 전해도금 중의 적어도 일방을 실시하여, 상기 제1금속박과 상기 제1금속층의 층간을 접속하는 제1접속비아를 형성하는 도금공정과,
    상기 제1금속박을 패터닝하여 제1배선도체를 형성하는 제1배선도체 형성공정을
    포함하는 지지체 부착 배선기판의 제조방법.
  7. 제5항 또는 제6항에 있어서,
    상기 제1금속층에 있어서의 상기 제1절연층 측의 끝면에서 상기 박리수단까지의 두께를 6㎛ 이상으로 하는 지지체 부착 배선기판의 제조방법.
  8. 제5항 또는 제6항의 지지체 부착 배선기판의 제조방법의 각 공정과,
    상기 제1배선도체 형성공정 후에, 제1절연층 및 제1배선도체 위에 제2절연층을 형성하는 제2절연층 형성공정과,
    상기 제2절연층에 상기 제1배선도체에 도달하는 제2비관통구멍을 형성하고, 상기 제2비관통구멍이 형성된 표면에 전해도금 및 무전해도금 중의 적어도 일방을 실시하여, 제2배선도체를 형성하는 제2배선도체 형성공정과,
    상기 제1배선도체 및 상기 제2배선도체를 형성한 배선기판으로부터 상기 코어수지층을 분리제거하는 코어수지층 분리제거공정과,
    상기 코어수지층 분리제거공정 후에, 상기 제1금속층을 제거하는 제1금속층 제거공정과,
    상기 제1금속층 제거공정 후에, 상기 배선기판에 반도체 소자를 실장하는 실장공정을
    포함하는 전자부품 실장기판의 제조방법.
  9. 제8항에 있어서,
    상기 제1금속층 제거공정 후에, 상기 제1접속비아 위에 보호도금층을 형성하는 도금 마무리공정을 더 포함하는 전자부품 실장기판의 제조방법.
  10. 제8항에 있어서,
    상기 제2배선도체 형성공정과 상기 코어수지층 분리제거공정의 사이에, 상기 제2배선도체가 부분적으로 노출되도록 솔더 레지스트층을 형성하는 솔더 레지스트층 형성공정을 더 포함하는 전자부품 실장기판의 제조방법.
  11. 제10항에 있어서,
    상기 솔더 레지스트층 형성공정과 상기 실장공정의 사이에, 상기 제2배선도체 위에 보호도금층을 형성하는 도금 마무리공정을 더 포함하는 전자부품 실장기판의 제조방법.
  12. 제8항에 있어서,
    상기 제2배선도체 형성공정과 상기 코어수지층 분리제거공정의 사이에, 제(m+1)절연층 및 제(m+1)배선도체 위에 제(m+2)절연층을 형성하는 제(m+2)절연층 형성공정, 및 상기 제(m+2)절연층에 상기 제(m+1)배선도체에 도달하는 제(m+2)비관통구멍을 형성하고, 상기 제(m+2)비관통구멍이 형성된 표면에 전해도금 및 무전해도금 중의 적어도 일방을 실시하여, 제(m+2)배선도체를 형성하는 제(m+2)배선도체 형성공정을 이 순서로 n회 반복하여 실시함으로써, 빌드업 구조를 형성하는 빌드업 공정(m 및 n은 1 이상의 정수, 단 m≤n)을 더 포함하는 전자부품 실장기판의 제조방법.
  13. 제12항에 있어서,
    상기 빌드업 공정과 상기 코어수지층 분리제거공정의 사이에, 상기 제(m+2)배선도체가 부분적으로 노출되도록 솔더 레지스트층을 형성하는 솔더 레지스트층 형성공정을 더 포함하는 전자부품 실장기판의 제조방법.
  14. 제13항에 있어서,
    상기 솔더 레지스트층 형성공정과 상기 실장공정의 사이에, 상기 제(m+2)배선도체 위에 보호도금층을 형성하는 도금 마무리공정을 더 포함하는 전자부품 실장기판의 제조방법.
  15. 제5항 또는 제6항의 지지체 부착 배선기판의 제조방법의 각 공정과,
    상기 제1배선도체 형성공정 후에, 제1절연층 및 제1배선도체 위에 제2절연층을 형성하는 제2절연층 형성공정과,
    상기 제2절연층에 상기 제1배선도체에 도달하는 제2비관통구멍을 형성하고, 상기 제2비관통구멍이 형성된 표면에 전해도금 및 무전해도금 중의 적어도 일방을 실시하여, 제2배선도체를 형성하는 제2배선도체 형성공정과,
    상기 제1배선도체 및 상기 제2배선도체를 형성한 배선기판에 반도체 소자를 실장하는 실장공정과,
    상기 실장공정 후에, 상기 배선기판으로부터 상기 코어수지층을 분리제거하는 코어수지층 분리제거공정과,
    상기 코어수지층 분리제거공정 후에, 상기 제1금속층을 제거하는 제1금속층 제거공정을
    포함하는 전자부품 실장기판의 제조방법.
  16. 제15항에 있어서,
    상기 제1금속층 제거공정 후에, 상기 제1접속비아 위에 보호도금층을 형성하는 도금 마무리공정을 더 포함하는 전자부품 실장기판의 제조방법.
  17. 제15항에 있어서,
    상기 제2배선도체 형성공정과 상기 실장공정의 사이에, 상기 제2배선도체가 부분적으로 노출되도록 솔더 레지스트층을 형성하는 솔더 레지스트층 형성공정을 더 포함하는 전자부품 실장기판의 제조방법.
  18. 제17항에 있어서,
    상기 솔더 레지스트층 형성공정과 상기 실장공정의 사이에, 상기 제2배선도체 위에 보호도금층을 형성하는 도금 마무리공정을 더 포함하는 전자부품 실장기판의 제조방법.
  19. 제15항에 있어서,
    상기 제2배선도체 형성공정과 상기 실장공정의 사이에, 제(m+1)절연층 및 제(m+1)배선도체 위에 제(m+2)절연층을 형성하는 제(m+2)절연층 형성공정, 및 상기 제(m+2)절연층에 상기 제(m+1)배선도체에 도달하는 제(m+2)비관통구멍을 형성하고, 상기 제(m+2)비관통구멍이 형성된 표면에 전해도금 및 무전해도금 중의 적어도 일방을 실시하여, 제(m+2)배선도체를 형성하는 제(m+2)배선도체 형성공정을 이 순서로 n회 반복하여 실시함으로써, 빌드업 구조를 형성하는 빌드업 공정(m 및 n은 1 이상의 정수, 단 m≤n)을 더 포함하는 전자부품 실장기판의 제조방법.
  20. 제19항에 있어서,
    상기 빌드업 공정과 상기 실장공정의 사이에, 상기 제(m+2)배선도체가 부분적으로 노출되도록 솔더 레지스트층을 형성하는 솔더 레지스트층 형성공정을 더 포함하는 전자부품 실장기판의 제조방법.
  21. 제20항에 있어서,
    상기 솔더 레지스트층 형성공정과 상기 실장공정의 사이에, 상기 제(m+2)배선도체 위에 보호도금층을 형성하는 도금 마무리공정을 더 포함하는 전자부품 실장기판의 제조방법.
KR1020247018563A 2021-12-06 2022-12-01 지지체 부착 배선기판, 지지체 부착 배선기판의 제조방법 및 전자부품 실장기판의 제조방법 KR20240110820A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2021197727 2021-12-06
JPJP-P-2021-197727 2021-12-06
JP2022135422 2022-08-26
JPJP-P-2022-135422 2022-08-26
PCT/JP2022/044419 WO2023106208A1 (ja) 2021-12-06 2022-12-01 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法

Publications (1)

Publication Number Publication Date
KR20240110820A true KR20240110820A (ko) 2024-07-16

Family

ID=86730324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247018563A KR20240110820A (ko) 2021-12-06 2022-12-01 지지체 부착 배선기판, 지지체 부착 배선기판의 제조방법 및 전자부품 실장기판의 제조방법

Country Status (4)

Country Link
JP (1) JPWO2023106208A1 (ko)
KR (1) KR20240110820A (ko)
TW (1) TW202329340A (ko)
WO (1) WO2023106208A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121652A1 (ja) 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI295550B (en) * 2005-12-20 2008-04-01 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121652A1 (ja) 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法

Also Published As

Publication number Publication date
JPWO2023106208A1 (ko) 2023-06-15
TW202329340A (zh) 2023-07-16
WO2023106208A1 (ja) 2023-06-15

Similar Documents

Publication Publication Date Title
KR102396894B1 (ko) 지지 기판, 지지 기판이 부착된 적층체 및 반도체 소자 탑재용 패키지 기판의 제조 방법
TWI830797B (zh) 半導體元件搭載用封裝基板之製造方法
TWI825152B (zh) 疊層體、覆金屬箔之疊層板、附設有經圖案化之金屬箔之疊層體、有堆積結構之疊層體、印刷配線板、多層無芯基板、以及其製造方法
JP7145403B2 (ja) 支持体及びそれを用いた半導体素子実装基板の製造方法
US11990349B2 (en) Method for producing package substrate for loading semiconductor device
WO2023106208A1 (ja) 支持体付き配線基板、支持体付き配線基板の製造方法、及び、電子部品実装基板の製造方法
KR20240070561A (ko) 반도체 소자 탑재용 패키지 기판의 제조방법
WO2024043196A1 (ja) 積層体、及び、コアレス基板の製造方法
WO2023054516A1 (ja) 半導体素子搭載用パッケージ基板の製造方法及び支持基板付積層体
CN118339932A (zh) 带支撑体的布线基板、带支撑体的布线基板的制造方法和电子部件安装基板的制造方法
CN118043958A (zh) 半导体元件搭载用封装基板的制造方法和带支撑基板的层叠体
CN118020150A (zh) 半导体元件搭载用封装基板的制造方法
WO2022209851A1 (ja) 基板及び配線基板の製造方法