KR20240104019A - 반도체 소자 및 그 형성방법 - Google Patents

반도체 소자 및 그 형성방법 Download PDF

Info

Publication number
KR20240104019A
KR20240104019A KR1020230189967A KR20230189967A KR20240104019A KR 20240104019 A KR20240104019 A KR 20240104019A KR 1020230189967 A KR1020230189967 A KR 1020230189967A KR 20230189967 A KR20230189967 A KR 20230189967A KR 20240104019 A KR20240104019 A KR 20240104019A
Authority
KR
South Korea
Prior art keywords
substrate
containing gas
buffer
layer
pulse mode
Prior art date
Application number
KR1020230189967A
Other languages
English (en)
Inventor
티옌-위 왕
융-샹 린
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW111150222A external-priority patent/TW202427824A/zh
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Publication of KR20240104019A publication Critical patent/KR20240104019A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

반도체 소자는, 상면이 구비된 기판; 상기 상면에 형성되는 버퍼층; 및 상기 버퍼층에 형성된 소자 구조를 포함한다. 상기 기판은 복수의 공동을 포함하고, 상기 복수의 공동은 상기 기판 내부에서 상기 기판의 상면까지 연장되고, 상기 기판의 상면에 복수의 개구를 형성하고, 해당 반도체 소자의 단면도에서, 적어도 2개의 공동은 서로 다른 깊이를 갖는다.

Description

반도체 소자 및 그 형성방법{SEMICONDUCTOR DEVICE AND METHODS FOR FORMING THE SAME}
본 개시는 반도체 소자 및 그 형성방법에 관한 것으로, 특히 공동을 포함하는 기판의 반도체 소자 및 그 형성방법에 관한 것이다.
반도체 소자에는 인화갈륨(GaP), 갈륨비소(GaAs), 질화갈륨(GaN), 질화알루미늄(AlN)과 같은 Ⅲ-V 족 원소로 구성된 화합물 반도체가 포함되며, 반도체 소자는 발광다이오드(LED), 레이저, 광 검출기, 또는 태양전지와 같은 반도체 광전 소자일 수도 있고, 전력소자(Power Device) 또는 음파소자(Acoustic Wave Device)일 수도 있다. 기술의 급속한 발전과 함께 반도체 소자는 정보 전달, 에너지 변환 등의 분야에서 매우 중요한 역할을 담당하고 있다. 현재의 반도체 소자 및 그 형성 방법은 소정의 목적을 달성할 수 있었으나 모든 면에서 모두 만족스러운 것은 아니며, 반도체 소자의 효율을 향상시키기 위한 연구 개발도 계속되고 있다.
그 중, 발광소자의 발광다이오드를 예로 들면, 발광다이오드의 소자 구조는 p형 반도체층, n형 반도체층 및 활성영역을 포함한다. 활성 영역은 p형 반도체층과 n형 반도체층 사이에 설치되어 외부 전계의 작용으로 n형 반도체층과 p형 반도체층에서 각각 제공되는 전자와 정공이 활성 영역에서 재결합하여 전기 에너지를 빛 에너지로 변환한다. 발광다이오드의 발광효율은 내부양자효율(internal quantum efficiency,IQE), 광추출효율(light extraction efficiency, LEE)과 관련이 있는데, 발광다이오드의 효율을 어떻게 향상시킬 것인가는 실제로 연구자들의 연구개발 초점 중 하나이다.
본 개시의 일부 실시예는 상면이 구비된 기판; 상기 상면에 형성되는 버퍼층; 및 상기 버퍼층에 형성된 소자 구조를 포함하는 반도체 소자를 제공한다. 상기 기판은 복수의 공동을 포함하고, 상기 복수의 공동은 상기 기판 내부에서 상기 기판의 상면까지 연장되고, 상기 기판의 상면에 복수의 개구를 형성하고, 해당 반도체 소자의 단면도에서, 적어도 2개의 공동은 서로 다른 깊이를 갖는다.
본 개시의 일부 실시예는 상면이 구비된 기판을 제공하는 단계; 상기 기판의 상면에 버퍼층을 에피택셜 형성하되, 상기 버퍼층을 형성한 후, 상기 기판은 복수의 공동을 포함하고, 상기 복수의 공동은 상기 기판의 상면에 복수의 개구를 형성하고, 해당 반도체 소자의 단면도에서, 적어도 2개의 공동의 깊이가 다른 단계; 및 상기 버퍼층에 소자 구조를 에피택셜 형성하는 단계를 포함하는 반도체 소자의 형성방법을 제공한다.
도 1a, 도 1b는 본 개시에 따른 일부 실시예에서, 반도체 소자의 복수의 중간 제조 단계의 개략적인 단면도이다.
도 1c, 도 1d는 본 개시에 따른 일부 실시예에서, 발광 소자의 복수의 중간 제조 단계의 개략적인 단면도이다.
도 2는 본 개시의 일부 실시예에 따라 형성된 반도체 소자의 기판 상방의 재료층을 제거한 후 기판의 상면을 위에서 본 개략도이다.
도 3a, 도 3b, 도 3c, 도 3d, 도 3e는 본 개시의 일부 실시예에 따른 반도체 소자에서, 공동을 포함하는 기판을 위에서 본 복수의 개략도이다.
도 4a, 도 4b, 도 4c, 도 4d는 본 개시의 복수의 실시예에 따른 반도체 소자에서, 복수의 공동이 구비된 기판의 개략적인 부분 단면도이다.
도 5는 본 개시의 일부 실시예에 따라, 기판 상방에 버퍼층을 성장시키는 것을 도시한 개략적인 단면도이다.
도 6a, 도 6b, 도 6c, 도 6d 및 도 6e는 본 개시의 일부 실시예에서, 기판 상방에 버퍼층을 증착할 때 서로 다른 가스 소스의 다양한 공급 방식을 각각 도시한 개략도이다.
도 7a 내지 도 7e는 본 개시에 따른 일부 실시예에서, 기판 상방에 버퍼층을 성장시키는 복수의 중간 단계를 도시한 개략적인 단면도이다.
도 8은 본 개시의 일부 실시예에 따른 발광 패키지를 도시한 개략적인 단면도이다.
도 9는 본 개시의 일부 실시예에 따른 발광 장치를 도시한 개략도이다.
다음의 개시는 실시예에 의해 제공되는 반도체 소자의 서로 다른 부재를 구체적으로 설명하기 위한 많은 실시예 또는 예를 제공한다. 그러나 이들은 예시일 뿐이며, 본 개시의 반도체 소자를 다음의 예시로 제한하려는 의도는 아니다. 본 명세서에 기재된 실시예에서의 각 구성요소의 크기, 재질, 형상, 상대적인 구성 등은 설명으로 한정되지 않는 한, 본 개시의 범위는 이에 한정되는 것은 아니다. 예를 들어, 설명에서 제2 구성요소 상에 제1 구성요소가 형성된다고 언급되어 있는 경우, 이는 제1 부재와 제2 구성요소가 직접 접촉하는 실시예를 포함할 수도 있고, 제1 구성요소와 제2 구성요소 사이에 추가적인 부재가 형성되어 직접 접촉하지 않도록 하는 실시예를 포함할 수도 있다.
또한, 일부 변경 실시예에서는, 서로 다른 실시예의 도면에서 유사/동일한 부재에 대해서는 유사/동일한 소자 도면부호를 사용하여 상세한 설명을 적절하게 생략한다. 일 실시예의 소자와 특징은 추가 설명 없이 다른 실시예에 유리하게 통합될 수 있음을 예상할 수 있다. 또한, 도면은 이해를 돕고 설명을 명확하게 하기 위해 작성된 것으로, 도면에 나타난 각 층의 두께, 크기, 형태, 위치관계 등이 반드시 부재의 실제 크기나 실제 비율 관계를 나타내는 것은 아니다. 도면에 도시되지 않았거나 명세서에 설명되지 않은 부재들은 당업자에게 공지된 형태일 수도 있다는 점에 유의해야 한다.
또한, 이하의 설명에서는 "... 아래에", "... 하방에", "하방의", "... 상방에", "상방의" 등 공간적으로 관련된 용어 및 기타 유사한 용어를 사용하여, 도면에 표시된 바와 같은 한 부재와 다른 부재 간의 관계에 대한 설명을 단순화할 수 있다. 도면에 도시된 방향 외에도, 반도체 소자는 사용 또는 조작 중에 다른 방향(예를 들어, 90도 회전 또는 다른 각도/방향)으로 위치 고정될 수 있으며, 본 명세서에서 사용된 공간 관련 용어의 설명은 이에 따라 상응하게 해석될 수 있다.
본 개시 내용의 실시예는 공동을 포함하는 기판을 형성하되, 상기 복수의 공동은 기판 내부에서 기판의 상면까지 연장되어 기판의 상면에 복수의 개구를 형성하고, 적어도 2개의 공동의 깊이가 다른 것을 통해, 버퍼층의 에피택셜 성장시키는 과정에서, 기판(10)에 형성되는 버퍼층(12)은 공동이 없는 영역에서의 에피택셜 측면 성장을 통해, 공동의 상방에서 유합(coalescence)됨으로써, 결함의 연장 방향을 변화시켜, 계속 성장하는 에피택셜층 결함 밀도를 감소시켜, 버퍼층 및 버퍼층에 형성된 소자 구조의 기타 반도체층의 에피택셜 품질을 향상시키는 반도체 소자 및 그 형성방법을 제공한다. 또한, 반도체 소자가 발광 소자인 경우, 공동을 포함하는 기판은 발광 소자의 출광측에 위치할 수 있고, 공동은 발광 소자의 광 추출 효율을 향상시켜 외부 양자 효율(External Quantum Efficiency, EQE)을 향상시킬 수 있다.
일부 실시예의 반도체 소자는 발광다이오드(LED), 레이저, 광 검출기, 태양 전지 또는 전력 장치(Power Device)와 같은 반도체 광전 소자일 수 있고, 발광 소자를 예로 들면, 자외선 발광다이오드(ultraviolet light-emitting diode; UV LED)를 포함하지만 이에 한정되지 않는다. 반도체 소자의 주요 구조는 버퍼층 및 버퍼층에 형성된 소자 구조이고, 소자의 기능에 따라 상이한 소자 구조가 형성되는데, 예를 들면 발광 소자의 소자 구조는 p형 반도체층, n형 반도체층 및 활성 영역의 반도체 발광 적층을 포함하고, 활성 영역은 구성되는 재료의 조성에 따라 상이한 파장 대역의 광을 방출할 수 있다. 이하 반도체 소자 및 그 형성방법에 대한 관련 설명으로서 복수의 실시예를 제시하지만 상기 복수의 실시예의 반도체 소자(각 부재 및 층 포함)는 예시일 뿐, 본 발명을 한정하려는 것은 아님을 이해할 수 있을 것이다. 또한, 이하에서 제시되는 형성방법에서 설명되는 각 단계 이전, 도중 또는 이후에 다른 단계가 진행될 수 있고, 상술한 단계 중 일부는 해당 방법의 다른 실시예로 인해 대체되거나 삭제될 수 있다.
도 1a, 도 1b는 본 개시에 따른 일부 실시예에서, 반도체 소자의 복수의 중간 제조 단계의 개략적인 단면도이다. 구체적으로, 도 1a, 도 1b는 반도체 소자의 버퍼층의 복수의 중간 제조 단계의 개략적인 단면도이다. 도 1c, 도 1d는 본 개시에 따른 일부 실시예에서, 발광 소자(1)의 복수의 중간 제조 단계의 개략적인 단면도이다. 구체적으로, 도 1c, 도 1d는 반도체 소자로서 발광 소자(1)를 사용한 예시이고, 즉 소자 구조는 반도체 발광 적층 및 전극의 복수의 중간 제조 단계의 개략적인 단면도이다.
도 1a를 참조하면, 일부 실시예에 따르면, 상면(10a)이 구비된 기판(10)을 제공한다. 일부 실시예에서, 기판(10)은 실리콘, 탄화규소(SiC), 산화알루미늄(Al2O3), 질화알루미늄(AlN), 질화갈륨(GaN), 갈륨비소(GaAs), 기타 적합한 재료 또는 상술한 재료의 조합을 포함한다. 예시에서, 기판(10)은 산화알루미늄으로 구성된 사파이어 기판이다.
다음, 도 1b를 참조하면, 일부 실시예에 따르면, 기판(10)에 버퍼층(12)을 형성한다. 도 1b에 도시된 바와 같이, 기판은 복수의 공동(11)을 포함하고, 상기 복수의 공동(11)은 기판(10)의 상면(10a)에 복수의 개구(110)를 형성한다. 구체적으로, 일부 실시예의 공동(11)에서, 개구(110)는 기판(10)의 상면(10a)에 분산되어 서로 이격된다. 상기 복수의 개구(110)는 기판(10)의 상면(10a)에서 불규칙적인 분포(random distribution)를 나타내고, 상기 복수의 공동(11)은 기판(10)의 상면(10a)에서 기판(10) 내부로 하향 연장된다. 일부 실시예에 따르면, 상기 복수의 공동(11)은 기판(10)의 상면(10a)에 수직인 단일 축 방향을 따라 기판(10) 내부로 하향 연장된다. 구체적으로, 상기 복수의 공동(11)은 연장 방향이 변경되지 않으며, 기판(10)의 상면(10a)에 수직인 단일 축 방향만 따라서 기판(10) 내부로 연속적으로 하향 연장된다.
기판(10) 및 기판(10) 상방에 형성된 후속 반도체 재료층(또는 반도체 적층)은 격자 차이를 가지므로, 해당 버퍼층(12)은 기판(10)과 반도체 적층 사이의 격자 불일치를 감소시켜, 반도체 적층의 에피택셜 품질을 향상시킬 수 있다. 일부 실시예에서, 버퍼층(12)은 질화알루미늄(AlN), 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화인듐갈륨(InGaN), 또는 기타 적합한 재료와 같은 알루미늄인듐갈륨질화물(AlInGaN)계 재료를 포함할 수 있다. 일부 실시예에서, 버퍼층(12)은 교대로 에피택셜 성장되거나 증착된 복수의 서브층을 포함할 수 있고, 서브층은 동일한 재료 또는 다른 재료를 포함하고, 예를 들어, AlN, GaN 및 AlGaN의 조합이고, 예를 들어, 적어도 2개의 서로 다른 알루미늄 조성을 포함하는 AlGaN층이 교대로 형성된다. 일부 예시에서, 버퍼층(12)은 도핑 농도가 2E17미만인 탄소(C), 수소(H) 및/또는 산소(O)를 더 포함한다. 일부 예시에서, 질화알루미늄 또는 질화알루미늄갈륨을 포함하는 버퍼층(12)의 알루미늄(Al) 조성 백분율은 이후에 형성되는 반도체 적층(예를 들면 질화알루미늄갈륨을 포함하는 제1형 반도체층(14)의 반도체 발광 적층(13))에 포함되는 알루미늄(Al) 조성 백분율 보다 크다.
일부 실시예에 따르면, 상기 버퍼층(12)은 금속유기화학기상증착(metal organic chemical vapor deposition; MOCVD)공정, 분자선 에피택시(molecular beam epitaxy, MBE)공정, 수소화 기상 에피택시(hydride vapor phase epitaxy, HVPE) 공정, 초고진공 화학기상증착(ultrahigh vacuum chemical vapor deposition; UHV-CVD) 공정, 물리기상증착(physical vapor deposition; PVD) 공정 또는 기타 적합한 공정을 통해 기판(10)의 상면(10a)에 형성된다.
본 개시의 일부 실시예에 따르면, 버퍼층(12)을 형성하기 전에, 버퍼층(12)을 형성하는 동안에, 또는 버퍼층(12)을 형성한 다음, 기재에서 일부 재료를 제거하여 공동(11)을 형성할 수 있다. 제거 방식은 퍼층(12)을 형성할 때 파라미터 조건을 조정하여 공동(11)을 형성하는 것을 포함한다. 예를 들면 버퍼층(12)을 에피택셜 형성할 때의 에피택셜 온도를 통해, 동시에 기재의 일부 재료를 제거하고, 일부 기재가 제거된 위치는 버퍼층(12)이 형성되는 상면(10a)에서 일정 깊이까지 하향 제거되어 상기 기판(10) 및 공동(11)이 형성된다. 다른 실시예에서, 버퍼층(12)을 형성하는 동안의 파라미터 조건(연속 공급, 펄스형 공급, 또는 두 가지 공급 방식의 조합과 같은 반응 가스 소스의 공급 방식, 또는 반응 가스 소스의 공급 방식과 상기 에피택셜 온도의 조합 등을 포함)을 조정하여, 기판(10)에 대해 불규칙적인 랜덤 식각(randomly etching)을 진행하여, 기판(10)이 복수의 공동(11)을 포함할 수 있도록 하고, 상기 복수의 공동(11)은 기판(10)의 내부에서 기판(10)의 상면(10a)까지 연장되어, 기판(10)의 상면(10a)에 개구(110)를 형성하고, 반도체 소자의 단면도에서, 적어도 2개의 공동(11)은 서로 다른 깊이를 갖는다. 본 개시의 다른 실시예에 따르면, 상기 기재에 버퍼층(12)을 형성한 후, 에피텍셜 성장을 정지시키고, 소정의 온도로 기재에 대해 열처리(예를 들면 에피택시 동안의 중간 성장 또는 에피택시 완료 후의 고온 어닐링)를 진행할 수 있다. 본 개시의 실시예에 따르면, 버퍼층을 에피택셜 성장시키는 과정에서 기판(10)에 형성되는 버퍼층(12)은 공동이 없는 영역에서의 에피택셜 측면 성장을 통해, 공동의 상방에서 유합됨으로써, 결함의 연장 방향을 변화시켜, 계속 성장하는 에피택셜층 결함 밀도를 감소시켜, 반도체 소자의 버퍼층 및 버퍼층에 형성된 소자 구조의 기타 반도체층의 에피택셜 품질을 향상시킨다. 기판(10)에 상술한 바와 같은 공동(11)이 포함되게 하는 여러 형성방법의 예시와 관련하여 이하에서 상세히 설명한다.
단면도에서, 실시예의 반도체 소자의 적어도 2개의 공동(11)은 서로 다른 깊이를 갖는다. 도 1b에 도시된 바와 같이, 복수의 공동(11)은 제1 방향(D1)을 따라 서로 다른 깊이를 갖는다. 복수의 공동(11) 중 2개의 제2 방향(D2)에서 이격된 공동(11A) 및 공동(11B)을 예로 들면, 공동(11A)의 하향 연장된 깊이(H1)는 공동(11B)의 하향 연장된 깊이(H2)와 다르다. 깊이(H1)는 깊이(H2) 보다 크다. 본 문에서 설명한 각 공동(11)의 깊이는 기판(10)의 상면(10a)(즉 공동(11)의 개구(110))에서 공동(11)의 저면까지 측정한 거리를 의미하고, 상기 복수의 깊이는 예를 들면 기판(10)의 상면(10a)에 수직이다.
이어서, 도 1c 및 도 1d를 참조하면, 일부 실시예에 따르면, 발광 소자(1)를 반도체 소자로 사용한 예시로서, 버퍼층(12)의 상방에 반도체 발광 적층(13)과 같은 소자 구조를 형성하고, 상기 반도체 발광 적층(13)은 제1형 반도체층(first-type semiconductor layer)14, 활성 영역(15) 및 제2형 반도체층(second-type semiconductor layer)(16)이 순차적으로 형성된다.
일부 실시예에서, 제1형 반도체층(14) 및 제2형 반도체층(16)은 제한층, 캐리어 공급층, 또는 접촉층으로 사용될 수 있다. 활성 영역(15)은 발광 구조로 사용될 수 있다. 제1형 반도체층(14) 및 제2형 반도체층(16)은 캐리어 공급을 위해 다양한 도핑 유형의 반도체 재료를 포함할 수 있고, 예를 들면 제1형 반도체층(14)은 n형 반도체층을 포함하고, 제2형 반도체층(16)은 p형 반도체층을 포함하여 전자와 정공을 각각 제공하거나, 또는 제1형 반도체층(14)은 p형 반도체층을 포함하고, 제2형 반도체층(16)은 n형 반도체층을 포함하여, 전자와 정공을 각각 제공한다. 제1형 반도체층(14), 활성 영역(15) 및 제2형 반도체층(16)은 동일한 계열의 Ⅲ-V족 화합물 반도체 재료, 예를 들면 AlInGaAs계열, AlGaInP계열, InGaAsP계열 또는 AlInGaN계열을 포함할 수 있다. 여기서, AlInGaAs계열은 (Alx1In(1-x1))1-x2Gax2As 로 표시될 수 있고, AlInGaP계열은 (Alx1In(1-x1))1-x2Gax2P로 표시될 수 있고, AlInGaN계열은 (Alx1In(1-x1))1-x2Gax2N로 표시될 수 있고, InGaAsP계열은 Inx1Ga1-x1Asx2P1-x2로 표시될 수 있고, 여기서, 0x11, 0x21이다. 발광 소자(1)에 의해 방출되는 광선의 파장은 활성 영역(15)의 재료 조성에 의해 결정된다. 구체적으로, 활성 영역(15)의 재료는 AlInGaAs, InGaAsP, AlGaInP, InGaN 또는 AlGaN을 포함할 수 있다. 활성 영역(15)의 재료가 AlInGaP계열 재료인 경우, 파장이 610나노미터 내지 650나노미터인 적색광, 또는 파장이 530나노미터 내지 570나노미터인 녹색광을 방출할 수 있다. 활성 영역(15)의 재료가 InGaN계열 재료인 경우, 파장이 400나노미터 내지 490나노미터인 청색광, 파장이 490나노미터 내지 530나노미터인 청록색광(Cyan), 또는 파장이 530나노미터 내지 570나노미터인 녹색광을 방출할 수 있다. 활성 영역(15)의 재료가 AlGaN계열 또는 AlInGaN계열 재료인 경우, 파장이 400나노미터 내지 250나노미터인 자외선을 방출할 수 있다. 일부 실시예에서, 활성 영역(15)은 싱글 헤테로구조(single heterostructure), 더블 헤테로구조(double heterostructure), 단일 양자우물구조(single quantum well) 또는 다중 양자우물구조(multiple quantum wells; MQW)를 포함할 수 있다. 일부 실시예에서, 활성 영역(15)은 Z방향으로 1회 이상 교대로 적층된 하나 이상의 양자우물층(quantum well layer) 및 하나 이상의 장벽층(barrier layer)을 포함하고, 장벽층의 에너지 장벽은 양자우물층 보다 커서 캐리어 분포를 제한하고, 또한, 복수의 양자우물층은 동일하거나 상이한 재료 조성 및 에너지 장벽을 가질 수 있으며, 본 출원은 이에 대해 제한하지 않는다. 일부 실시예에서, 활성 영역(15)의 재료는 i형, p형 또는 n형 반도체일 수 있다.
일 실시예에서, 발광 소자(1)는 파장이 320나노미터 미만인 자외선 발광다이오드, 즉 소위 UV-B발광다이오드 또는 UV-C발광다이오드일 수 있다. 본 실시예에서, 반도체 발광 적층(13)의 재료는 AlGaN계열일 수 있거나, 또는 반도체 발광 적층(13)의 평균 알루미늄 성분은 0.1-1일 수 있다. 일 실시예에서, 발광 소자(1)는 파장이 285나노미터 미만인 자외선 발광다이오드, 즉 소위 심자외선 (Deep UV)발광다이오드 또는 UV-C발광다이오드일 수 있다. 본 실시예에서, 반도체 발광 적층(13)의 재료는 AlGaN계열일 수 있거나, 또는 반도체 발광 적층(13)의 평균 알루미늄 성분은 0.3-1일 수 있다. 본 실시예에서, 제1형 반도체층(14)는 예를 들면 단일 성분 n형 도핑된 질화알루미늄갈륨(n-AlGaN)층이다. 일부 다른 예시에서, 제1형 반도체층(14)은 예를 들면 다층 구조이고, 예를 들면 적어도 두 가지의 알루미늄(Al) 성분이 다른 n-AlGaN층을 포함하여 교대로 에피택셜 성장되거나 증착되어 형성되고, 알루미늄 성분은 예를 들면 0.1-1이다. UV-C발광다이오드 예시에서, 제1형 반도체층(14)의 알루미늄 성분은 예를 들면 0.3-1이다.
일 실시예에서, 활성 영역(15)은 예를 들면 양자우물과 하나 이상의 장벽층이 적층되어 형성된 싱글 양자우물구조이다. 일 실시예에서, 활성 영역(15)은 예를 들면, 다층 양자우물층과 다층 장벽층이 교대로 적층되어 형성된 다중 양자우물구조이다. 일 실시예에서, 활성 영역(15)은 각각 하나 이상의 양자우물층 및 하나 이상의 장벽층이 교대로 적층되어 형성된 적어도 2개의 양자우물구조를 포함할 수 있다. 일 실시예에서, 해당 2개의 양자우물구조의 알루미늄(Al) 성분은 동일하거나 상이할 수 있다. 일 실시예에서, 해당 2개의 양자우물구조의 양자우물층과 장벽층의 교대 적층 쌍의 수는 동일하거나 상이할 수 있다. 상기 우물층과 장벽층은 예를 들면 질화알루미늄갈륨(AlGaN)을 포함하고, 알루미늄 성분은 예를 들면 0.1-1이다. UV-C발광다이오드의 예시에서, 알루미늄 성분은 예를 들면 0.3-1이다. 일 실시예에서, 제2형 반도체층(16)은 예를 들면 질화알루미늄갈륨(AlGaN)이고, 알루미늄 성분은 예를 들면 0.1-1이고 p형 도펀트로 도핑된다. UV-C발광다이오드 예시에서, 알루미늄 성분은 예를 들면 0.3-1이다.
상기 제1형 반도체층(14), 활성 영역(15) 및 제2형 반도체층(16)은 예를 들면 금속유기화학기상증착(MOCVD)공정, 초고진공 화학기상증착(UHV-CVD)공정, 분자선 에피택시(MBE)공정, 수소화 기상 에피택시(HVPE)공정, 또는 기타 적절한 공정을 통해 형성될 수 있다.
다음, 도 1d에 도시된 바와 같이, 광학 리소그래피 및 식각공정을 통해 반도체 발광 적층(13)을 식각하여, 일부 제1형 반도체층(14), 일부 활성 영역(15) 및 일부 제2형 반도체층(16)을 제거하여, 반도체 플랫폼 및 두께가 상이한 제1형 반도체층(14’)을 형성할 수 있다. 예시에서, 반도체 발광 적층(13)의 적층 재료에 마스크(예를 들면 패턴화된 포토레지스트; 미도시)를 형성할 수 있고, ICP(inductively coupled plasma)식각공정, RIE(reactive ion etching) 공정, 또는 기타 적절한 공정을 통해, 해당 마스크 이외의 대응하는 제2형 반도체층(16)의 부분, 활성 영역(15)의 부분을 제거하고 제1형 반도체층(14)의 일부를 얇게 할 수 있다. 다음, 마스크를 제거한다.
도 1d를 참조하면, 일부 실시예에 따르면, 광학 리소그래피 및 식각공정 후, 반도체 발광 적층(13’)을 형성하되, 패턴화된 제1형 반도체층(14’) 및 그 상방의 반도체 플랫폼을 포함한다. 패턴화된 제1형 반도체층(14’)은 반도체 플랫폼 밖에 위치하는 두께가 상대적으로 작은 부분 및 반도체 플랫폼 하방에 위치하는 상대적으로 두꺼운 부분을 포함한다. 반도체 플랫폼은 패턴화된 활성 영역(15’) 및 패턴화된 활성 영역(15’)에 위치하는 패턴화된 제2형 반도체층(16')을 포함한다. 다음, 패턴화된 제2형 반도체층(16')에 전극(17)을 형성하고, 패턴화된 제1형 반도체층(14’)에 다른 전극(18)을 형성한다.
일부 실시예에서, 발광 소자(1)의 제2형 반도체층(16')은 p형 반도체층이므로, p형 반도체층과 전기적으로 연결되는 전극(17)은 p전극(예를 들면 p금속 전극)이라고도 칭할 수 있다. 일부 실시예에서, 제1형 반도체층(14’)은 n형 반도체층이므로, n형 반도체층과 전기적으로 연결되는 전극(18)은 n전극(예를 들면 n금속전극)이라고도 칭할 수 있다.
일부 실시예에서, 전극(17) 및/또는 전극(18)의 재료는, 니켈(Ni), 금(Au), 은(Ag), 알루미늄(Al), 팔라듐(Pd), 백금(Pt), 바나듐(V), 지르코늄(Zr), 크롬(Cr), 티타늄(Ti), 로듐(Rh)과 같은 높은 일함수를 가지는 금속재료 또는 질화티타늄(TiN), 산화인듐주석(ITO), 산화인듐아연(IZO), 기타 적합한 재료, 또는 상술한 재료의 조합과 같은 투명 도전성 재료를 포함한다. 또한, 전극(17) 및 전극(18)은 단층 구조 또는 다층 구조일 수 있다. 도면을 간소화하기 위해, 예시의 전극(17) 및 전극(18)을 단층 구조로 도시하였으나, 본 개시는 이에 제한되지 않는다.
도 1d에 도시된 바와 같은 전극(17)은 예를 들면 전자빔 증발(e-beam evaporation), 마그네트론 스퍼터링(magnetron sputtering) 또는 기타 적절한 방법을 통해, p전극재료를 제2형 반도체층(16')의 상방에 증착시킬 수 있고, 광학 리소그래피 및 식각공정을 통해 전극(17)을 형성한다. 유사하게, 전극(18)은 전자빔 증발, 마그네트론 스퍼터링 또는 기타 적절한 방법을 통해, n전극재료를 제1형 반도체층(14’)의 상방에 증착시킬 수 있고, 광학 리소그래피 및 식각공정을 통해 전극(18)을 형성한다. 또한, 일부 실시예에서, 전극(17) 및 전극(18)에 대해 소둔 공정을 진행하여 전극재료의 내부 결합(예를 들면 금속 재료 사이의 잔여응력)을 더 제거할 수 있다.
도 2는 본 개시의 일부 실시예에 따라 형성된 반도체 소자의 기판(10) 상방의 재료층을 제거한 후 기판(10)의 상면(10a)을 위에서 본 개략도이다. 일부 실시예에서, 발광 소자(1)를 예로 들면, 버퍼층(12), 반도체 발광 적층(13’) 및 전극(17, 18)을 식각 또는 그라인딩 등으로 제거한 후, 기판(10)의 단면 및 윗면(상면(10a)을 관찰하면, 형성된 공동(11) 중 적어도 2개의 공동(11)은 기판(10) 내부로 진입할 때(예를 들면 제1 방향(D1)을 따라) 서로 다른 깊이를 가지고, 상기 복수의 공동(11)은 기판(10)의 상면(10a)에 개구(110)를 형성하고, 상기 복수의 개구(110)는 기판(10)의 상면(10a)에서 불규칙적인 분포(random distribution)를 나타낸다. 즉, 기판(10)의 상면(10a)에 있든 기판(10)의 내부까지 연장되어 있든, 실시예의 공동(11)은 기판(10)에 불규칙적으로 분포되어 형성된다.
일부 실시예에서, 기판(10)의 상면(10a)에서 상기 복수의 개구(110)의 분포 밀도는 1E7 cm-2 내지 1E10 cm-2범위이다. 일부 실시예에서, 기판(10)의 상면(10a)에서 상기 복수의 개구(110)의 분포 밀도는 1E8cm-2 내지 1E10cm-2범위이다.
또한, 일부 실시예에 따르면, 형성된 공동(11)의 크기는 완전히 동일한 것은 아니다. 도 2에 도시된 바와 같이, 각 공동(11)의 개구(110)의 크기, 예를 들면 도면에 표기된 바와 같은(제1 방향(D1)을 따라) 최대 폭(WM)은 차이가 있다. 일부 실시예에서, 적어도 2개의 개구(110)는 기판(10)의 상면(10a)에서 서로 다른 최대 폭(WM)을 갖는다. 일부 실시예에서, 상기 복수의 공동(11)의 개구(110)의 크기는 불규칙적인 차이와 변화를 갖는다.
상기 복수의 개구(110)는 기판(10)의 상면(10a)에서 예를 들면 각각 150나노미터(nm)의 최대 폭(WM)을 초과하지 않는다. 일부 실시예에서, 상기 복수의 개구(110)는 기판(10)의 상면(10a)에서 각각 1나노미터 내지 100나노미터 범위의 최대 폭(WM)을 가진다. 일부 실시예에서, 상기 복수의 개구(110)는 기판(10)의 상면(10a)에서 각각 5나노미터 내지 75나노미터 범위의 최대 폭(WM)을 가진다. 또한, 일부 실시예에서, 적어도 2개의 개구(110)의 최대 폭 차이는 5나노미터 내지 100나노미터 범위이다.
또한, 상기 복수의 개구(110) 각각이 기판(10)의 상면(10a)에서 가지는 최대 폭(WM)은 활성 영역(15)에서 방출되는 광의 최대 파장에 대략 가깝거나 초과하지 않는다. 일부 실시예에서, 상기 복수의 개구(110)의 최대 폭(WM)은 활성 영역(15)에서 방출되는 광의 최대 파장보다 작거나 동일하다. 활성 영역(15)이 심자외선(ultraviolet-C; UVC)을 방출하는 일 예시에서, 심자외선 파장은 285나노미터 미만의 파장을 가지고, 개구(110)의 최대 폭(WM)은 285나노미터를 초과하지 않는다(즉, 작거나 동일하다).
상기 각 공동(11)이 각각 기판(10)의 상면(10a)에 개구(110)를 형성하는 것을 통해, 광선이 기판(10)에 입사할 때 굴절률이 다른 매질을 통과할 수 있도록 하여, 광선의 굴절을 유발하여, 내부 전반사(total internal reflection; TIR) 광선에 대한 추출 강도를 향상시킨다. 일부 실시예에서, 개구(110)의 최대 폭(WM)은 가시광 파장보다, 심자외선 파장에 더 가까우므로, 심자외선 발광다이오드에 적용하면, 광선의 추출 강도가 더욱 크게 증가하게 된다.
도 3a, 도 3b, 도 3c, 도 3d, 도 3e는 본 개시의 일부 실시예에 따른 반도체 소자에서, 공동을 포함하는 기판을 위에서 본 복수의 개략도이다. 실제 제조 시, 주사전자현미경(SEM)으로 실시예에서 형성된 공동(11)을 관찰하면, 기판(10)의 상면(10a)에는 다양한 형상의 개구(110)가 형성되며, 예를 들면 원형, 타원형, 사각형(예를 들면 정사각형, 직사각형 또는 마름모꼴), 육각형, 상기 형상과 유사한 형상, 또는 기타 형상(예를 들면 모서리가 둥근 상기 다각형)이다.
도 3a를 참조하면, 일부 실시예에서, 공동(11A)은 기판(10)의 상면(10a)에 원형의 개구를 형성한다. 상기 복수의 원형의 개구는 기판(10)의 상면(10a)에 불규칙적인 분포를 나타내고, 개구 크기(직경)는 완전히 동일하지는 않다. 예를 들면, 적어도 2개의 원형의 개구는 기판(10)의 상면(10a)에서 서로 다른 최대 폭(WM)(즉 직경DM)을 갖는다. 일부 예시에서, 상기 복수의 원형개구의 직경은 활성 영역(15)에서 방출되는 광의 최대 파장 보다 작거나 동일하다. 일부 예시에서, 상기 복수의 원형개구의 직경은 1나노미터 내지 100나노미터 범위이거나, 또는 5나노미터 내지 75나노미터 범위이다. 일부 예시에서, 적어도 2개의 원형개구의 직경 차이는 5나노미터 내지 100나노미터 범위이다.
도 3b, 도 3c, 도 3d를 참조하면, 일부 실시예에서, 도시된 공동(11B), 11C 및 11D) 각각은 기판(10)의 상면(10a)에 정사각형, 직사각형 및 육각형 개구를 형성한다. 이러한 다각형 개구는 기판(10)의 상면(10a)에 불규칙적인 분포를 나타내고, 예를 들면, 공동(11B)(또는 공동(11C) 또는 공동(11D)) 중 하나의 개구와 인접한 다른 2개의 공동(11B) 사이의 거리는 동일하지 않다. 또한, 이러한 다각형의 개구 크기는 완전히 동일한 것은 아니며, 예를 들면, 동일한 기판(10)의 상면(10a)에 대해, 적어도 2개의 개구는 서로 다른 최대 폭(WM)을 갖는다. 유사하게, 일부 예시에서, 이러한 다각형 개구의 최대 폭(WM)은 활성 영역(15)에서 방출되는 광의 최대 파장 보다 작거나 동일하다. 일부 예시에서, 이러한 다각형 개구의 최대 폭(WM)은 1나노미터 내지 100나노미터 범위이거나, 또는 5나노미터 내지 75나노미터 범위이다. 일부 예시에서, 적어도 2개의 다각형의 개구의 최대 폭 차이는 5나노미터 내지 100나노미터 범위이다. 또한, 동일한 기판(10)의 상면(10a)에 대해, 도 3b, 도 3c, 도 3d에 도시된 바와 같이, 이러한 정사각형, 직사각형 또는 육각형의 개구의 대칭 축은 대략 동일한 방향을 따르거나 상이한 방향을 따를 수 있다.
또한, 동일한 기판(10)에 대해, 포함된 공동(11E)은 기판(10)의 상면(10a)에서 적어도 두 가지 또는 두 가지 이상의 상이한 형상의 개구를 나타낼 수 있다. 도 3e를 참조하면, 일부 실시예에서, 공동(11E1)은 기판(10)의 상면(10a)에 육각형의 개구를 형성하고, 공동(11E2)은 기판(10)의 상면(10a)에 원형의 개구를 형성한다. 상기 복수의 공동(11E)의 개구는 기판(10)의 상면(10a)에서 불규칙적인 분포를 나타내고, 개구의 크기는 완전히 동일한 것은 아니다. 상기 복수의 개구의 최대 폭(WM)의 예시적 관련 값은 상술한 내용을 참조할 수 있다.
도 4a, 도 4b, 도 4c, 도 4d는 본 개시의 복수의 실시예에 따른 반도체 소자에서 복수의 공동이 구비된 기판의 개략적인 부분 단면도이다. 상술한 바와 같이, 반도체 소자의 단면도에서, 기판(10)에 포함된 공동 중, 적어도 2개 또는 2개 이상의 공동은 서로 다른 깊이를 갖는다. 또한, 일부 실시예에서, 기판(10)의 상면(10a)에서 공동의 개구가 불규칙적으로 분포되어 있는 것을 제외하고, 각 공동의 (제1 방향(D1)을 따른) 깊이도 불규칙적으로 분포된다.
도 4a를 참조하면, 일부 실시예에서, 인접한 공동(11-1 및 11-2)은 서로 다른 깊이(H1) 및 깊이(H2)를 가지며, 깊이(H1)는 깊이(H2) 보다 크다. 기판(10)의 상면(10a)에서 인접한 공동(11-1) 및 공동(11-2)의 개구는 서로 다른 최대 폭(W1 및 W2)을 가지고, 최대 폭(W1)은 최대 폭(W2) 보다 크다. 해당 예시에서, 공동(11-2)에 비해, 깊이(H1)가 깊은 공동(11-1)은 최대 폭(W1)이 상대적으로 크지만, 본 개시는 이에 제한되지 않는다.
도 4b를 참조하면, 일부 실시예에서, 인접한 공동(11-3 및 11-4)은 각각 서로 다른 깊이(H3) 및 깊이(H4)를 가지고, 깊이(H3)는 깊이(H4) 보다 크다. 또한 기판(10)의 상면(10a)에서 인접한 공동(11-3) 및 공동(11-4)의 개구는 각각 서로 다른 최대 폭(W3 및 W4)을 가지고, 최대 폭(W4)은 최대 폭(W3) 보다 크다. 해당 예시에서, 공동(11-3)에 비해, 깊이(H4)가 얕은 공동(11-4)은 최대 폭(W4)이 상대적으로 크지만, 본 개시는 이에 제한되지 않는다.
도 4c를 참조하면, 일부 실시예에서, 인접한 공동(11-5), 공동(11-6) 및 공동(11-7)은 각각 서로 다른 깊이(H5), 깊이(H6) 및 깊이(H7)를 가지고, 기판(10)의 상면(10a)의 개구는 각각 서로 다른 최대 폭(W5), 최대 폭(W6) 및 최대 폭(W7)를 가진다. 깊이(H6)는 깊이(H5) 보다 크고, 깊이(H5)는 깊이(H7) 보다 크고(i.e., H6>H5>H7), 최대 폭(W7)은 최대 폭(W6) 보다 크고, 최대 폭(W6)은 최대 폭(W5) 보다 크다(i.e., W7>W6>W5). 또한, 인접한 공동(11-6)과 공동(11-5) 사이에는 예를 들면 간격(spacing)(P5)이 있고, 인접한 공동(11-6)과 공동(11-7) 사이에는 예를 들면 간격(P7)이 있고, 간격(P7)은 간격(P5)와 다르다. 해당 예시에서, 간격(P7)은 간격(P5) 보다 크고, 형성된 공동(11-7)은 상대적으로 큰 최대 폭(W7)을 가질 수 있지만, 본 개시는 이에 제한되지 않는다.
상기 도 4a 내지 도 4c의 예시에서, 형성된 공동이 대체로 매끄러운 측벽을 가지는 것을 예로 들어 설명하였으나, 본 개시는 이에 한정되지 않는다. 기판(10)에 포함된 공동(11)에서, 일부 공동은 거친 측벽을 가질 수 있다.
도 4d를 참조하면, 일부 실시예에서, 인접한 공동(11-8, 11-9, 11-10 및 11-11)은 각각 서로 다른 깊이(H8, H9, H10 및 H11)를 가지고, 기판(10)의 상면(10a)의 개구는 각각 서로 다른 최대 폭(W8, W9, W10 및 W11)을 갖는다. 일부 실시예에서, 일부 공동, 예를 들면 공동(11-9 및 11-10)은 각각 거친 측벽을 갖는다. 일부 실시예에서, 적어도 2개의 공동(11)의 측벽의 표면 거칠기는 상이하다. 예를 들면, 2개의 인접한 공동(11)에서, 하나의 공동은 매끄러운 측벽을 가지고, 다른 하나의 공동의 측벽 표면은 불규칙적인 돌기(거친 측벽)를 갖는다. 일부 실시예에서, 단면도에서, 공동(11)의 2개이 측벽 표면의 표면 거칠기는 상이하다.
일부 실시예에서, 도 4d에 도시된 바와 같이, 공동(11-8)은 매끄러운 측벽(S81 및 S82)을 가지고, 공동(11-11)은 매끄러운 측벽(S111 및 S112)을 가지고, 공동(11-9)은 거친 측벽(S91 및 S92)을 가지고, 각각 공동(11-8)의 매끄러운 측벽(S82) 및 공동(11-10)의 거친 측벽(S101)을 상대한다. 공동(11-10)은 거친 측벽(S101) 및 상대적으로 매끄러운 측벽(S102)을 가지고, 각각 공동(11-9) 및 공동(11-11)을 상대한다. 또한, 측벽(S91), 측벽(S92) 및 측벽(S101)은 상이한 거칠기 또는 유사한 거칠기를 가질 수 있다. 일부 실시예에 따르면, 거친 측벽을 가진 공동은 측벽으로 이동하는 광선을 산란시켜, 내부 전반사 광선의 추출 강도를 향상시킬 수 있다.
도 1b 내지 도 1d 및 도 4a 내지 도 4d를 참조하면, 일부 실시예에 따르면, 단면도에 형성된 공동(11)의 깊이(예를 들면 도 1b 및 도 4a 내지 도 4d의 깊이(H1~H11))는 각각 10나노미터(nm) 내지 200나노미터 범위이다. 일부 실시예에서, 형성된 공동(11)의 깊이는 20나노미터 내지 200나노미터 범위이다. 또한, 일부 실시예에서, 적어도 2개의 공동(11)의 깊이 차이는 5나노미터 내지 100나노미터 범위이다.
또한, 단면도에 형성된 공동(11)의 깊이(예를 들면 도 1b 및 도 4a 내지 도 4d의 깊이(H1~H11))는 활성 영역(15)에서 방출되는 광의 최대 파장에 대략 가깝거나 초과하지 않는다. 일부 실시예에서, 상기 복수의 공동(11)의 깊이는 활성 영역(15)에서 방출되는 광의 최대 파장 보다 작다. 일부 실시예에서, 상기 복수의 공동(11)의 깊이는 활성 영역(15)에서 방출되는 광의 최대 파장 보다 작다. 활성 영역(15)에서 심자외선(100나노미터 내지 285나노미터의 파장)이 방출되는 일 예시에서, 상기 복수의 공동(11)의 깊이는 예를 들면 285나노미터 보다 작다.
일부 실시예에서, 상기 복수의 공동(11)의 깊이는 활성 영역(15)에서 방출되는 광의 최소 파장의 2배를 초과하지 않는다. 활성 영역(15)에서 심자외선(100나노미터~285나노미터의 파장)이 방출되는 일 예시에서, 상기 복수의 공동(11)의 깊이는 예를 들면 200나노미터를 초과하지 않는다. 일부 실시예에서, 공동(11)의 깊이는 가시광 파장보다 심자외선 파장에 더 가까우므로, 심자외선 반도체 소자에 적용하면, 광선의 추출 강도가 더욱 크게 증가하게 된다.
또한, 일부 실시예에서, 기판(10)이 포함된 공동(11)은 기판(10)에 수직으로 연장되고, 예를 들면 제1 방향(D1)을 따라 연장된다. 사파이어 기판(10)을 예로 들면, 사파이어 결정은 C축을 따라 성장하므로, 사파이어 기판(10)의 상방에 버퍼 재료를 에피택셜 성장시키고 동시에 기판(10)의 상면(10a)을 식각할 때, 식각 방향은 모두 기판(10) 내부로 대체로 수직 되게 진입하는 방향이며, 경사 방향의 식각이 아니므로, 형성된 공동(11)은 기판(10) 내에서 경사 방향이 아닌 수직 방향으로 연장된다.
따라서, 실시예에서 공동(11)을 포함하는 기판(10)은 버퍼층의 에피택셜 성장시키는 과정에서, 기판(10)에 형성되는 버퍼층(12)은 공동이 없는 영역에서의 에피택셜 측면 성장을 통해, 공동의 상방에서 유합됨으로써, 결함의 연장 방향을 변화시켜, 계속 성장하는 에피택셜층 결함 밀도를 감소시켜, 반도체 소자의 버퍼층 및 버퍼층에 형성된 소자 구조의 기타 반도체층의 에피택셜 품질을 향상시킨다. 또한, 공동(11)을 포함하는 기판(10)은 발광 소자(1)의 출광측에 위치하여, 기판(10)의 상면(10a)을 파괴함으로써, 광선의 내부 전반사를 파괴함으로써, 발광다이오드의 광 추출 효율을 향상시킬 수 있다. 특히 불규칙적으로 산란 분포되고 깊이가 다른 공동(11)은 광선 내부 전반사에 대한 파괴를 강화할 수 있다. 또한, 일부 실시예에 따르면, 기판(10)(예를 들면 사파이어기판), 공동(11)(내부에 공기를 포함할 수 있음) 및 버퍼층(12)(예를 들면 질화알루미늄층)은 각각 3개의 상이한 굴절 계수를 갖고, 광선은 굴절 계수의 차이를 통해 내부 전반사를 줄여, 발광 소자(1)의 광 추출 효율을 향상시킬 있다.
이하에서는 일부 예시를 예로 들어 공동(11)의 형성을 설명한다.
본 개시의 일부 실시예에 따르면, 기판(10)에 상술한 바와 같은 공동(11)이 포함될 수 있도록 다양한 형성방식을 제공한다. 일 실시예에서, 버퍼층(12)을 형성하기 전에, 기재를 제공하여, 포토리소그래피 식각 공정으로 기재의 일부 재료를 제거할 수 있고, 일부 기재가 제거된 위치는 버퍼층(1)이 형성되는 상면(10a)에서 일정 깊이까지 하향 제거되어 상기 기판(10) 및 공동(11)이 형성된다. 본 개시의 기타 실시예에 따르면, 기판(10)의 공동(11)은 버퍼층을 형성하기 전에, 기재를 제공하여, 소정의 온도로 기재를 열처리할 수 있고, 열처리를 통해 기재의 일부 재료를 제거하면, 최종적으로 상기 기판(10) 및 공동(11)이 형성된다. 상기 소정의 온도는 상기 버퍼층(12)의 형성 온도와 동일할 수도 있고, 낮을 수도 있고, 높을 수도 있다. 일 실시예에서, 기재를 제공하고, 이어서 상기 기재에 버퍼층(12)을 형성하고, 버퍼층(12)을 형성하는 동안 기재의 일부 재료를 제거할 수 있으며, 예를 들면 버퍼층(12)을 에피택셜 형성할 때의 에피택셜 온도를 통해, 동시에 기재를 열처리하여 일부 재료를 제거하고, 일부 기재가 제거된 위치는 버퍼층(12)이 형성되는 상면(10a)에서 일정 깊이까지 하향 제거되어, 상기 기판(10) 및 공동(11)이 형성된다. 일 실시예에서, 상기 기재에 버퍼층(12)을 형성한 다음 또는 버퍼층(12)을 형성하는 도중에 에피텍셜 성장을 정지시킨 다음, 소정의 온도로 버퍼층(12)과 기재를 열처리(120)하고, 열처리를 통해 기재의 일부 재료를 제거하면, 최종적으로 상기 기판(10) 및 공동(11)이 형성된다. 상기 소정의 온도는 상기 버퍼층(12)의 형성 온도와 동일할 수도 있고, 낮을 수도 있고, 높을 수도 있다. 일 실시예에서, 기재를 제공하고, 이어서 버퍼층(12)을 형성하는 동안의 파라미터 조건(연속 공급, 펄스형 공급, 또는 두 가지 공급 방식의 조합과 같은 반응 가스 소스의 공급 방식, 또는 반응 가스 소스의 공급 방식과 상기 에피택셜 온도의 조합 등을 포함)에 따라, 반응 가스 소스의 공급 방식 또는 에피택셜 온도와의 조합을 통해 기재의 일부 재료를 제거하여, 버퍼층(12)이 에피택셜 성장하는 동안 상기 기판(10) 및 공동(11)을 형성한다. 실시예에 의해 제공되는 공동(11) 및 그 형성방법에 따르면 반도체 소자의 버퍼층 및 버퍼층에 형성된 소자 구조의 기타 반도체층의 에피택셜 품질을 향상시킬 수 있을 뿐만 아니라, 발광 소자의 광 추출 효율을 향상시켜 외부 양자 효율을 향상시킬 있다.
반응 가스 소스의 공급 방식과 에피택셜 온도와의 조합을 통해 기재의 일부 재료를 제거하는 일부 실시예에서, 에피택셜 온도는 1200℃이상이고, 에피택시 시간은 40분 이상이다. 일부 예시에서, 에피택셜 온도는 1300℃이상이고, 에피택시 시간은 50분 이상이다. 일부 예시에서, 에피택셜 온도는 약 1200℃ 내지 약 1500℃의 범위이고, 에피택시 시간은 약 40분 내지 약 70분 범위이다.
이하에서는 반응 가스 소스의 공급 방식을 통해 실시예의 공동(11)을 형성할 수 있는 여러가지 방법을 제시하며, 예시적으로 설명한다. 그러나 본 개시는 이하에서 설명되는 공정 조건, 값 및/또는 범위 등 내용에 의해 제한되지 않는다.
도 5는 본 개시의 일부 실시예에 따라, 기판 상방에 버퍼층을 성장시키는 것을 도시한 개략적인 단면도이다. 기판(10)상방에 형성되는 버퍼층(12)은 예를 들면 제1 버퍼부분(121) 및 제2 버퍼부분(122)을 포함한다. 일부 실시예에 따르면, 제1 버퍼부분(121) 및 제2 버퍼부분(122)의 버퍼 재료의 증착에 필요한 가스 소스의 서로 다른 공급 방식을 통해, 기판(10)의 상면(10a)에 버퍼층(12)을 형성하고 기판(10)에 상술한 바와 같은 공동(11)이 포함되게 할 수 있다.
또한, 도 5에 도시된 바와 같이, 제1 버퍼부분(121) 및 제2 버퍼부분(122)의 계면은 연속적인 표면이고, 즉, 제1 버퍼부분(121)의 에피택셜 성장이 완료된 후, 제1 버퍼부분(121)의 윗면은 버퍼 재료의 유합으로 인해 상태적으로 매끄럽다. 일부 실시예에서, 제1 버퍼부분(121)은 제1 두께(TB1)를 가지고, 제2 버퍼부분(122)은 제2 두께(TB2)를 가지고, 제2 두께(TB2)는 제1 두께(TB1) 보다 두꺼워서, 2차원적으로 성장된 제2 버퍼부분(122)이 일정한 두께를 가지도록 하여 결함 밀도를 줄여 에피택셜 품질을 향상시킬 수 있다. 일부 실시예에서, 제1 버퍼부분(121)의 제1 두께(TB1)는 약 1마이크론이다.
버퍼층(12)은 질화알루미늄(AlN)을 포함하는 일 실시예에서, 질소 함유 가스 및 알루미늄 함유 가스를 사용하여 질화알루미늄 버퍼층(12)을 형성하고, 상이한 가스 공급 방식을 통해 기판(10)에 질화알루미늄을 에피택셜 성장시키고, 기판(10)의 상면(10a)에 랜덤 식각을 일으켜 상기 공동(11)을 형성한다. 일부 실시예에서, 제1 방식으로 질소 함유 가스 및 알루미늄 함유 가스를 제공하여, 기판(10)의 상면(10a)에 제1 버퍼부분(121)을 에피택셜 성장시키고, 제2 방식으로 질소 함유 가스 및 알루미늄 함유 가스를 제공하여, 제1 버퍼부분(121)에 제2 버퍼부분(122)을 에피택셜 성장시킨다. 질소 함유 가스는 예를 들면 암모니아(NH3)이고, 알루미늄 함유 가스는 예를 들면 트리메틸알루미늄(trimethylaluminum; TMAl)이다. 상기 제2 방식은 상기 제1 방식과 동일할 수도 있고 상이할 수도 있다. 예시에서, 제2 방식은 제1 방식과 상이하다.
이하 버퍼층을 에피택셜 성장시키는 여러 예시로서 버퍼 재료의 관련 가스 공급 방식을 제공한다.
도 6a, 도 6b, 도 6c, 도 6d 및 도 6e는 본 개시의 일부 실시예에서, 기판 상방에 버퍼층을 증착할 때 서로 다른 가스 소스의 다양한 공급 방식을 각각 도시한 개략도이다. 일부 실시예에서, 도 6a 내지 도 6e에 도시된 바와 같은 가스 소스 공급 방식은 실시예의 제1 버퍼부분(121) 및/또는 제2 버퍼부분(122)을 에피택셜 성장시키도록 사용될 수 있다. 또한, 도 6a 내지 도 6e에서는 질소 소스 및 알루미늄 소스로 암모니아(NH3) 및 트리메틸알루미늄(TMAl)을 각각 사용하여, 질화알루미늄(AlN) 버퍼층을 형성하는 것을 예시로 설명한다.
일부 실시예에서, 도 5 및 도 6a를 참조하면, 연속 방식으로 암모니아(NH3)(질소 함유 가스) 및 트리메틸알루미늄(TMAl)(알루미늄 함유 가스)를 공급하는 것을 통해, 기판(10)의 상면(10a)에 질화알루미늄버퍼층(12)을 형성할 수 있다. 상기 방식은 제1 버퍼부분(121) 및/또는 제2 버퍼부분(122)을 형성하는데 적용될 수 있다. 일부 예시에서는, 도 6에 도시된 바와 같이, 동시에 연속 방식으로 암모니아 및 트리메틸알루미늄을 공급할 수 있다. 일부 다른 예시에서는, 암모니아 및 트리메틸알루미늄(미도시)을 공급은 서로 다른 시간에 시작될 수 있고, 예를 들면 먼저 연속 방식으로 암모니아를 일정 시간동안(예를 들면 몇 초 또는 기타 적절한 시간) 공급한 다음, 연속 방식으로 트리메틸알루미늄의 공급을 시작하거나; 또는 먼저 연속 방식으로 트리메틸알루미늄을 일정 시간 동안 공급한 다음, 연속 방식으로 암모니아의 공급을 시작할 수 있다.
일부 실시예에서, 도 5 및 도 6b를 참조하면, 암모니아(NH3)(질소 함유 가스)의 펄스형 공급 및 트리메틸알루미늄(TMAl)(알루미늄 함유 가스)의 연속적인 공급을 통해, 기판(10)의 상면(10a)에 질화알루미늄버퍼층(12)을 형성할 수 있다. 상기 방식은 제1 버퍼부분(121) 및/또는 제2 버퍼부분(122)의 형성에 적용될 수 있다. 일부 예시에서, 암모니아(질소 함유 가스)를 공급하기 위한 펄스 모드는 서로 교대되는 차단 지속 시간(t1) 및 유입 지속 시간(t2)이 포함된다. 도 6b에 도시된 바와 같이, 차단 지속 시간(t1)은 암모니아(질소 함유 가스)가 차단되는 펄스 폭이기도 하고, 유입 지속 시간(t2)은 암모니아(질소 함유 가스)가 개방되는 펄스 폭이기도 하다. 실시예에 따르면, 암모니아(질소 함유 가스)의 유입 지속 시간(t2)은 암모니아의 차단 지속 시간(t1)과 동일하거나 상이할 수 있다(크거나 작다). 즉, t2=t1, 또는 t2>t1, 또는 t2<t1이다.
또한, 도 6b의 예시에서는, 암모니아 및 트리메틸알루미늄이 동시에 개방되어, 각각 펄스 방식으로 질소를 공급하고 연속 방식으로 알루미늄을 공급하여, 질화알루미늄 버퍼층을 형성하지만, 본 개시는 이에 제한되지 않는다. 일부 기타 예시에서는, 먼저 펄스 방식으로 암모니아를 일정 시간 동안(예를 들면 유입 지속 시간(t2) 또는 기타 적절한 시간) 공급한 다음, 연속 방식으로 트리메틸알루미늄(미도시)의 공급을 시작할 수도 있고, 먼저 연속 방식으로 트리메틸알루미늄을 일정 시간 동안 공급한 다음, 펄스 방식으로 암모니아(미도시)의 공급을 시작할 수도 있다.
일부 실시예에서, 도 5 및 도 6c를 참조하면, 트리메틸알루미늄(TMAl)(알루미늄 함유 가스)의 펄스형 공급 및 암모니아(NH3)(질소 함유 가스)의 연속적인 공급을 통해, 기판(10)의 상면(10a)에 질화알루미늄 버퍼층(12)을 형성할 수 있다. 상기 방식은 제1 버퍼부분(121) 및/또는 제2 버퍼부분(122)을 형성하는데 적용될 수 있다. 일부 예시에서, 트리메틸알루미늄(알루미늄 함유 가스)을 공급하기 위한 펄스 모드에는 서로 교대되는 차단 지속 시간(t3) 및 유입 지속 시간(t4)을 포함한다. 도 6c에 도시된 바와 같이, 차단 지속 시간(t3)은 트리메틸알루미늄(알루미늄 함유 가스)가 차단되는 펄스 폭이기도 하고, 유입 지속 시간(t4)은 트리메틸알루미늄(알루미늄 함유 가스)이 개방되는 펄스 폭이기도 하다. 실시예에 따르면, 트리메틸알루미늄의 유입 지속 시간(t4)은 트리메틸알루미늄의 차단 지속 시간(t3)과 동일하거나 상이할 수 있다(크거나 작다). 즉, t4=t3, 또는 t4>t3, 또는 t4<t3이다.
또한, 도 6c의 예시에서, 암모니아 및 트리메틸알루미늄이 동시에 개방되어, 연속방식으로 질소 소스를 공급하고 펄스 방식으로 알루미늄 소스를 공급하여, 질화알루미늄 버퍼층을 형성하지만, 본 개시는 이에 제한되지 않는다. 일부 기타 예시에서는, 먼저 펄스 방식으로 트리메틸알루미늄을 일정 시간 동안(예를 들면 유입 지속 시간(t4) 또는 기타 적절한 시간) 공급한 다음, 연속 방식으로 암모니아(미도시)의 공급을 시작할 수도 있고, 먼저 연속방식으로 암모니아를 일정 시간동안 공급한 다음, 펄스 방식으로 트리메틸알루미늄(미도시)의 공급을 시작할 수도 있다.
일부 실시예에서, 도 5 및 도 6d를 참조하면, 트리메틸알루미늄(TMAl)(알루미늄 함유 가스)의 펄스형 공급 및 암모니아(NH3)(질소 함유 가스)의 펄스형 공급을 통해, 기판(10)의 상면(10a)에 질화알루미늄 버퍼층(12)을 형성할 수 있다. 상기 방식은 제1 버퍼부분(121) 및/또는 제2 버퍼부분(122)의 형성에 적용될 수 있다. 일부 예시에서, 트리메틸알루미늄(알루미늄 함유 가스)을 공급하기 위한 펄스 모드에는 서로 교대되는 차단 지속 시간(t5) 및 유입 지속 시간(t6)이 포함되고, 암모니아(질소 함유 가스)를 공급하기 위한 펄스 모드에는 교번 유입 지속 시간(t7) 및 차단 지속 시간(t8)이 포함된다. 도 6d에 도시된 바와 같이, 차단 지속 시간(t5 및 t8)는 각각 트리메틸알루미늄이 차단되는 펄스 폭 및 암모니아가 차단되는 펄스 폭이기도 하고, 유입 지속 시간(t6및 t7)은 각각 트리메틸알루미늄이 개방되는 펄스 폭 및 암모니아가 개방되는 펄스 폭이기도 하다. 일부 실시예에 따르면, 트리메틸알루미늄의 유입 지속 시간(t6)은 트리메틸알루미늄의 차단 지속 시간(t5)과 동일하거나 상이할 수 있다(크거나 작다). 즉, t6=t5, 또는 t6>t5, 또는 t6<t5이다. 일부 실시예에 따르면, 암모니아의 유입 지속 시간(t7)은 암모니아의 차단 지속 시간(t8)과 동일하거나 상이할 수 있다(크거나 작다). 즉, t7=t8, 또는 t7>t8, 또는 t7<t8이다.
또한, 도 6d의 예시에서는, 먼저 암모니아를 개방하고 동시에 트리메틸알루미늄을 차단하여, 암모니아를 일정 시간 동안(예를 들면 유입 지속 시간(t7) 또는 기타 적절한 시간) 공급한 다음, 암모니아를 차단하고 동시에 트리메틸알루미늄을 개방하여, 트리메틸알루미늄을 일정 시간 동안(예를 들면 유입 지속 시간(t6) 또는 기타 적절한 시간) 제공한 다음, 해당 펄스 순환을 반복하여, 질화알루미늄 버퍼층을 형성하였으나, 본 개시는 이에 제한되지 않는다. 일부 기타 예시에서는, 먼저 트리메틸알루미늄을 개방하고 동시에 암모니아를 차단하여, 트리메틸알루미늄을 일정 시간 동안(예를 들면 유입 지속 시간(t7) 또는 기타 적절한 시간) 제공한 다음, 트리메틸알루미늄을 차단하고 동시에 암모니아를 개방하고, 이후 해당 트리메틸알루미늄을 먼저 개방하는 펄스 순환을 반복할 수도 있다. 또한, 일부 실시예에서는, 암모니아의 펄스 모드를 일정 시간 동안 개방한 후, 암모니아가 차단되지 않은 상황에서 트리메틸알루미늄의 펄스 모드를 개방한다(미도시).
또한, 도 6d의 예시에서 암모니아(질소 함유 가스)의 유입 지속 시간(t7)은 트리메틸알루미늄(알루미늄 함유 가스)의 차단 지속 시간(t5)(t5=t7)과 동일하고, 암모니아의 차단 지속 시간(t8)은 트리메틸알루미늄의 유입 지속 시간(t6)(t6=t8)과 동일하지만, 본 개시는 이에 제한되지 않는다. 일부 기타 실시예에 따르면, 암모니아의 유입 지속 시간(t7)은 트리메틸알루미늄의 차단 지속 시간(t5)과 동일하지 않을 수 있고(예를 들면 크거나 작다), 암모니아의 차단 지속 시간(t8)은 트리메틸알루미늄의 유입 지속 시간과 동일하지 않을 수 있다(예를 들면 크거나 작다).
일부 실시예에서, 도 5 및 도 6e를 참조하면, 트리메틸알루미늄(TMAl)(알루미늄 함유 가스)의 펄스형 공급 및 암모니아(NH3)(질소 함유 가스)의 펄스형 공급을 통해, 기판(10)의 상면(10a)에 질화알루미늄 버퍼층(12)을 형성할 수 있다. 상기 방식은 제1 버퍼부분(121) 및/또는 제2 버퍼부분(122)의 형성에 적용될 수 있다. 일부 예시에서, 트리메틸알루미늄(알루미늄 함유 가스)을 공급하기 위한 펄스 모드에는 서로 교대되는 차단 지속 시간(t9) 및 유입 지속 시간(t10)이 포함되고, 암모니아(질소 함유 가스)를 공급하기 위한 펄스 모드에는 서로 교대되는 차단 지속 시간(t11) 및 유입 지속 시간(t12)이 포함된다. 도 6e에 도시된 바와 같이, 차단 지속 시간(t9 및 t11)는 각각 트리메틸알루미늄이 차단되는 펄스 폭 및 암모니아가 차단되는 펄스 폭이기도 하고, 유입 지속 시간(t10 및 t12)은 각각 트리메틸알루미늄이 개방되는 펄스 폭 및 암모니아가 개방되는 펄스 폭이기도 하다. 일부 실시예에 따르면, 트리메틸알루미늄의 유입 지속 시간(t10)은 트리메틸알루미늄의 차단 지속 시간(t9)과 동일하거나 상이할 수 있다(크거나 작다). 즉, t10=t9, 또는 t10>t9, 또는 t10<t9이다. 일부 실시예에 따르면, 암모니아의 유입 지속 시간(t12)은 암모니아의 차단 지속 시간(t11)과 동일하거나 상이할 수 있다(크거나 작다). 즉, t12=t11, 또는 t12>t11, 또는 t12<t11이다.
또한, 도 6e의 예시에서, 트리메틸알루미늄의 차단 지속 시간(t9)은 암모니아의 차단 지속 시간(t11)(t9=t11)과 동일하고, 트리메틸알루미늄의 유입 지속 시간(t10)은 암모니아의 유입 지속 시간(t12)(t10=t12)과 동일하여, 암모니아의 펄스 파형이 트리메틸알루미늄의 펄스 파형과 완전히 겹치게 할 수 있지만, 본 개시는 이에 제한되지 않는다. 본 개시의 실시예에 따르면, 질소 함유 가스의 펄스 파형과 알루미늄 함유 가스의 펄스 파형은 완전히 겹칠 수도 있고(도 6e), 부분적으로 겹칠 수도 있고(미도시, 예를 들면, 암모니아의 펄스 모드를 조기 온하거나, 트리메틸알루미늄의 펄스 모드를 조기 온한다), 완전히 어긋날 수도 있다(도 6d).
상술한 도 6a, 도 6b, 도 6c, 도 6d 및 도 6e에 도시된 바와 같은 버퍼 재료 가스 소스의 다양한 공급 방식을 진행할 때, 적절한 공정 온도를 결합하여 진행할 수 있고, 예를 들면 기판(10)에 상술한 바와 같은 공동(11)이 형성되도록 저온 또는 고온에서 진행될 수 있다. 일부 실시예에서, 상기 저온은 약 700℃ 내지 약 1100℃의 범위이거나, 기타 적절한 온도 범위이다. 일부 실시예에서, 상기 고온은 1100℃ 내지 약 1500℃의 범위이거나, 기타 적절한 온도 범위이다.
이하에서는 일부 실시예의 버퍼층과 공동의 형성방법을 제시하며, 예시적으로 설명한다. 그러나 유의할 것은, 예시에 개시된 버퍼 재료 증착 방식 및 관련 공정 파라미터는 참고로 사용될 뿐 본 개시의 보호범위를 제한하기 위한 것은 아니다.
도 7a 내지 도 7e는 본 개시에 따른 일부 실시예에서, 기판 상방에 버퍼층을 성장시키는 복수의 중간 단계를 도시한 개략적인 단면도이다. 일부 실시예에 따르면, 버퍼 재료의 증착에 필요한 가스 소스의 서로 다른 공급 방식을 통해, 기판(10)의 상면(10a)에 상이한 버퍼 재료 부분을 형성하고, 기판(10)에 상술한 바와 같은 공동(11)이 포함되게 할 수 있다. 도 7a~도 7d는 버퍼층(12)의 제1 버퍼부분(121)에 포함된 복수의 형성 단계를 도시하고, 도 7e는 버퍼층(12)의 제2 버퍼부분(122)의 형성 단계를 도시한다.
도 7a를 참조하면, 일부 실시예에서, 제1 버퍼부분(121)의 버퍼 저층(buffer base layer)(121B)은 기판(10)의 상면(10a)에 형성된다. 해당 버퍼 저층(121B)은 또한 에피택셜 성장의 핵생성층(nucleation layer)으로 사용될 수 있다. 해당 예시에서, 해당 버퍼 저층(121B)은 예를 들면 질화알루미늄(AlN) 핵생성층이다. 일부 실시예에서, 버퍼 저층(121B)의 에피택셜 성장시키는 과정에서, 동시에 기판(10)의 상면(10a)을 랜덤 식각하여, 상면(10a)에서 하향 연장된 복수의 불규칙적으로 분포된 공동(11)을 형성할 수 있다.
예를 들면 상술한 도 6a에 도시된 바와 같이 연속 방식으로 암모니아(NH3)(질소 함유 가스) 및 트리메틸알루미늄(TMAl)(알루미늄 함유 가스)를 공급하거나, 또는 예를 들면 상술한 도 6b에 도시된 바와 같이 펄스 방식으로 암모니아를 공급하는 동안 연속 방식으로 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6c에 도시된 바와 같이 연속 방식으로 암모니아를 공급하는 동안 펄스 방식으로 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6d에 도시된 바와 같이 펄스 방식이나 비동시적으로 암모니아 및 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6e에 도시된 바와 같이 펄스 방식이면서 동시적으로 암모니아 및 트리메틸알루미늄을 공급하는 것을 통해, 해당 버퍼 저층(121B) 및 공동(11)을 형성할 수 있다. 또한, 저온 또는 고온에서 해당 버퍼 저층(121B) 및 공동(11)을 형성할 수 있지만, 본 개시는 이에 대해 제한하지 않는다.
버퍼층의 에피택셜 성장시키는 과정에서, 상이한 가스 소스가 반응 챔버에 들어간 후 기판(10)에서의 이동속도가 상이하고, 알루미늄, 인듐과 같은 Ⅲ족 원소의 이동 속도가 느리며, 일반적인 에피택셜 방식으로 버퍼층을 성장하는 경우, Ⅲ족 원소가 기판에 고르게 분산되기 전에 이미 유입된 Ⅴ족 반응 소스(예를 들면 질소 원소의 반응 소스 암모니아)와 빠르게 반응하여 Ⅲ-Ⅴ족 화합물 반도체층을 형성하므로, 알루미늄이 먼 영역으로 분포되기 쉽지 않다. 버퍼층의 품질을 향상시키기 위해, 일부 실시예에서, 예를 들면 도 6a 내지 도 6e에 도시된 바와 같은 가스 소스 공급 방식을 통해, 제1 온도에서, 제1 펄스 모드(first pulse mode)로 질소 함유 가스(암모니아)를 공급하고 알루미늄 함유 가스(트리메틸알루미늄)를 공급하여, 기판(10)의 상면(10a)에 버퍼 저층(121B)을 형성할 수 있다. 구체적으로, 펄스 방식에 의한 알루미늄 함유 가스(트리메틸알루미늄) 공급 및/또는 펄스 방식에 의한 질소 함유 가스(암모니아) 공급에서, 암모니아와 트리메틸알루미늄의 유입 구간이 일부 또는 완전히 겹치지 않는 조건에서, 알루미늄 원소가 아직 질소 원소 반응 소스(암모니아)와 반응하지 않게 함으로써, 알루미늄 원소가 기판(10)의 상면(10a)에서 이동하여, 기판 표면에 가로 방향으로 퍼질 수 있는 기회를 갖게 한다. 알루미늄 원소가 기판 표면에 가로 방향으로 퍼진 후, 다음 펄스에서 유입되는 암모니아는 기판의 알루미늄과 반응하여 버퍼층을 구성하는 질화알루미늄 재료를 형성할 수 있다. 암모니아의 유입 지속 시간은 암모니아의 차단 지속 시간과 동일하거나, 크거나 작을 수 있고; 트리메틸알루미늄의 유입 지속 시간은 트리메틸알루미늄의 차단 지속 시간과 동일하거나, 크거나 작을 수 있다. 해당 예시에 따르면, 펄스 방식으로 트리메틸알루미늄 및 암모니아를 공급하면, 암모니아 가스와 반응하지 않은 알루미늄이 기판(10)의 상면(10a)에서 이동할 기회를 갖게 하여, 상면(10a)의 더 많은 영역에 가로 방향으로 확산되기 쉬우므로, 버퍼 저층(121B)이 기판(10)의 상면(10a)에 보다 고르게 성장할 수 있게 한다.
또한, 상기 제1 온도은 저온일 수 있고, 예를 들면 1100℃를 초과하지 않는다. 일부 실시예에 따르면, 제1 펄스 모드는 암모니아 및 트리메틸알루미늄을 동시 또는 비동시적으로 공급하는 것일 수 있다. 일부 실시예에 따르면, 제1 펄스 모드의 암모니아의 유입 지속 시간은 암모니아의 차단 지속 시간과 상이하고, 트리메틸알루미늄의 유입 지속 시간은 트리메틸알루미늄의 차단 지속 시간과 상이하다. 일 예시에서, 제1 펄스 모드의 암모니아의 유입 시간은 암모니아의 차단 시간 보다 길다. 그러나, 본 개시는 해당 예시 내용에 의해 제한되는 것은 아니다.
도 7b를 참조하면, 일부 실시예에서, 제1 버퍼부분(121)의 버퍼 중간층(buffer middle layer)(121M1)이 버퍼 저층(121B)에 형성된다. 해당 단계는 아일랜드 형상의 구조의 버퍼 저층(121B)에 버퍼 재료를 지속적으로 에피택셜 성장시키는 것 외에, 버퍼 재료는 더 많은 측면 성장(lateral growth)도 하게 되어, 측면 연결되는 상황이 발생한다. 그러나 버퍼 중간층(121M1)의 윗면에는 여전히 많은 결정립 돌출 구조가 있다. 일부 실시예에서, 버퍼 중간층(121M1)을 에피택셜 성장하는 동안, 기판(10)의 상면(10a)을 랜덤 식각하여 더 많은 공동(11)을 형성하거나, 및/또는 원래 형성된 공동(11)(도 7a)의 깊이 및/또는 폭을 동시에 증가시킬 수 있는 기회가 있다.
예를 들면 상술한 도 6a에 도시된 바와 같이 연속 방식으로 암모니아(NH3)(질소 함유 가스) 및 트리메틸알루미늄(TMAl)(알루미늄 함유 가스)을 공급하거나, 또는 예를 들면 상술한 도 6b에 도시된 바와 같이 암모니아를 펄스 방식으로 공급하는 동안 연속 방식으로 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6c에 도시된 바와 같이 연속 방식으로 암모니아를 공급하는 동안 펄스 방식으로 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6d에 도시된 바와 같이 펄스 방식이나 비동시적으로 암모니아 및 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6e에 도시된 바와 같이 펄스 방식이면서 동시적으로 암모니아 및 트리메틸알루미늄을 공급하는 것을 통해, 도 7b에 도시된 바와 같은 버퍼 중간층(121M1)을 형성할 수 있다. 또한, 저온 또는 고온에서 해당 버퍼 중간층(121M1)을 형성할 수 있지만, 본 개시는 이에 대해 제한하지 않는다.
일부 실시예에서, 제2 온도에서, 제2 펄스 모드로(second pulse mode)질소 함유 가스(암모니아)를 공급하고 알루미늄 함유 가스(트리메틸알루미늄)를 공급하여, 버퍼 저층(121B)에 버퍼 중간층(121M1)을 형성할 수 있다. 펄스 방식으로 트리메틸알루미늄을 공급하고 펄스 방식으로 암모니아를 공급한다. 제2 펄스 모드에서, 암모니아의 유입 지속 시간은 암모니아의 차단 지속 시간과 동일하거나, 크거나 작을 수 있고, 트리메틸알루미늄의 유입 지속 시간은 트리메틸알루미늄의 차단 지속 시간과 동일하거나, 크거나 작을 수 있다.
또한, 일부 실시예에서, 제2 펄스 모드의 암모니아 유입 지속 시간은 제1 펄스 모드의 암모니아 유입 지속 시간과 상이하고, 제2 펄스 모드의 암모니아 차단 지속 시간은 제1 펄스 모드의 암모니아 차단 지속 시간과 상이하다. 일부 실시예에서, 제2 펄스 모드의 트리메틸알루미늄의 유입 지속 시간은 제1 펄스 모드의 트리메틸알루미늄의 유입 지속 시간과 상이하고, 제2 펄스 모드의 트리메틸알루미늄의 차단 지속 시간은 제1 펄스 모드의 트리메틸알루미늄의 차단 지속 시간과 상이하다.
또한, 일부 예시에서, 상기 제2 온도는 버퍼 하부층(121B)을 에피택셜 성장시킬 때의 상기 제1 온도보다 높다. 일부 예시에서, 제2 온도는 고온일 수 있고, 예를 들면 1300℃를 초과하지 않는다. 일부 실시예에 따르면, 제2 펄스 모드는 암모니아 및 트리메틸알루미늄을 동시 또는 비동시적으로 공급하는 것일 수 있다. 일부 실시예에 따르면, 제2 펄스 모드의 암모니아의 유입 지속 시간은 암모니아의 차단 지속 시간과 상이하고, 트리메틸알루미늄의 유입 지속 시간은 트리메틸알루미늄의 차단 지속 시간과 상이하다. 일 예시에서, 제2 펄스 모드의 트리메틸알루미늄의 유입 시간은 트리메틸알루미늄의 차단 시간 보다 길다. 트리메틸알루미늄의 유입 시간이 길수록 알루미늄의 함량이 증가할 수 있다. 그러나, 본 개시는 해당 예시 내용에 의해 제한되는 것은 아니다.
도 7c를 참조하면, 일부 실시예에서, 공정 조건을 변경할 수 있고, 버퍼 중간층(121M1)에 제1 버퍼부분(121)의 다른 버퍼 중간층(121M2)을 더 형성할 수 있다. 해당 단계는 버퍼 중간층(121M1)에 버퍼 재료를 지속적으로 에피택셜 성장시키는 것 외에, 버퍼 재료는 지속적으로 측면 성장(lateral growth)도 하게 되어 더 높은 수준의 측면 연결 및 윗면이 상대적으로 평탄한 경우가 있다. 버퍼 중간층(121M2)의 윗면은 버퍼 중간층(121M1)의 윗면에 비해 표면 거칠기가 상대적으로 낮지만, 버퍼 중간층(121M2)의 윗면에는 여전히 결정립 돌출 구조가 있어, 유합 후 상대적으로 평탄한 상태에 아직 도달하지 못했다. 일부 실시예에서, 버퍼 중간층(121M2)을 에피택셜 성장시키는 동안, 기판(10)의 상면(10a)을 랜덤 식각하여 더 많은 공동(11)을 형성하거나, 및/또는 원래 형성된 공동(11)(도 7b)의 깊이 및/또는 폭을 동시에 증가시킬 기회가 있을 수 있다. 일부 실시예에서, 버퍼 중간층(121M2)은 기판(10)의 상면(10a)으로부터 더 멀리 떨어져 있으므로, 버퍼 중간층(121M1)의 공정 동안에 비해, 버퍼 중간층(121M2)의 공정 동안에 기판(10)의 상면(10a)이 식각될 가능성이 있으나, 확률은 작다.
예를 들면 상술한 도 6a에 도시된 바와 같이 연속 방식으로 암모니아(NH3)(질소 함유 가스) 및 트리메틸알루미늄(TMAl)(알루미늄 함유 가스)을 공급하거나, 또는 예를 들면 상술한 도 6b에 도시된 바와 같이 펄스 방식으로 암모니아를 공급하는 동안 연속 방식으로 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6c에 도시된 바와 같이 연속 방식으로 암모니아를 공급하는 동안 펄스 방식으로 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6d에 도시된 바와 같이 펄스 방식이나 비동시적으로 암모니아 및 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6e에 도시된 바와 같이 펄스 방식이면서 동시적으로 암모니아 및 트리메틸알루미늄을 공급하는 것을 통해, 도 7c에 도시된 바와 같은 버퍼 중간층(121M2)을 형성한다. 또한, 저온 또는 고온에서 해당 버퍼 중간층(121M2)을 형성할 수 있지만, 본 개시는 이에 대해 제한하지 않는다.
일부 실시예에서, 제3 온도에서, 펄스 모드를 통해 질소 함유 가스(암모니아)를 공급하고 알루미늄 함유 가스(트리메틸알루미늄)를 공급하여, 버퍼 중간층(121M1)에 버퍼 중간층(121M2)을 형성할 수 있다. 해당 펄스 모드는 상기 제2 펄스 모드와 동일하거나 상이할 수 있다. 일부 실시예에 따르면, 해당 펄스 모드는 암모니아 및 트리메틸알루미늄을 동시 또는 비동시적으로 공급하는 것일 수 있다. 일 예시에서는, 상대적으로 긴 트리메틸알루미늄 유입 시간 및 상대적으로 짧은 트리메틸알루미늄 차단 시간을 이용하여 트리메틸알루미늄 펄스 모드를 진행하고, 상대적으로 긴 암모니아 차단 시간 및 상대적으로 짧은 암모니아 유입 시간을 이용하여 암모니아 펄스 모드를 진행하여, 버퍼 중간층(121M2)을 형성할 수 있다.
또한, 일부 실시예에서, 제3 온도는 버퍼 중간층(121M1)을 에피택셜 성장시킬 때의 상기 제2 온도보다 높고, 제3 온도에서 버퍼 중간층(121M2)을 에피택셜 형성한다. 일부 예시에서, 제3 온도는 버퍼 중간층(121M2)을 형성하기 위해 고온일 수 있고, 예를 들면 1500℃를 초과하지 않는다. 본 개시는 해당 예시의 값에 제한되지 않는다.
일부 예시에서, 버퍼 저층(121B)의 공정과 상대적으로 낮은 공정 온도를 결합하여, 버퍼 재료가 격자 상수가 상이한 이종 기판(10)에 적절한 결정핵을 형성하여, 후속 버퍼 재료가 이러한 결정핵을 따라 계속하여 상향 성장 및 측면 연결되는데 도움이 된다. 버퍼 중간층(121M2)에 버퍼 저층(121B)을 형성하는 공정에서, 공정 온도를 점진적으로 높여 버퍼 저층(121B), 버퍼 중간층(121M)((121M1) 및 (121M2) 포함)의 격자 결함을 일부 제거하여, 더 나은 에피택셜 품질을 얻을 수 있다.
도 7d를 참조하면, 일부 실시예에서, 제1 버퍼부분(121)의 버퍼 상층(buffer upper layer)(121T)을 버퍼 중간층(121M2)에 형성한다. 해당 단계에서 버퍼 중간층(121M2)에 버퍼 재료 및 더 높은 수준의 측면 연결을 지속적으로 에피택셜 성장시키고, 유합 후 상대적으로 평탄한 상태에 도달한다. 일부 실시예에서, 버퍼 상층(121T)을 에피택셜 성장하는 동안, 기판(10)의 상면(10a)을 랜덤 식각하여 더 많은 공동(11)을 형성하거나, 및/또는 원래 형성된 공동(11)(도 7c)의 깊이 및/또는 폭을 동시에 증가시킬 기회가 있을 수 있다. 일부 실시예에서, 버퍼 상층(121T)은 하방의 버퍼 중간층(121M1)/(121M2), 버퍼 저층(121B) 및 기판(10)의 상면(10a)을 커버하므로, 기판(10)을 보호하여, 후속 공정 조건으로 인해 기판(10)이 계속하여 식각되는 것을 방지함으로써 공동(11)의 밀도, 크기, 형태와 같은 사양을 제어할 수 있다. 해당 예시에 따르면, 버퍼 상층(121T)을 형성한 다음, 버퍼층(12)의 제1 버퍼부분(121)의 제조가 완료되면, 제1 버퍼부분(121)의 윗면(121a)은 유합 후 상대적으로 매끄러운 상태를 얻을 수 있다.
예를 들면 상술한 도 6a에 도시된 바와 같이 연속 방식으로 암모니아(NH3)(질소 함유 가스) 및 트리메틸알루미늄(TMAl)(알루미늄 함유 가스)을 공급하거나, 또는 예를 들면 상술한 도 6b에 도시된 바와 같이 펄스 방식으로 암모니아를 공급하는 동안 연속 방식으로 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6c에 도시된 바와 같이 연속 방식으로 암모니아를 공급하는 동안 펄스 방식으로 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6d에 도시된 바와 같이 펄스 방식이나 비동시적으로 암모니아 및 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6e에 도시된 바와 같이 펄스 방식이면서 동시적으로 암모니아 및 트리메틸알루미늄을 공급하는 것을 통해, 도 7d에 도시된 바와 같은 버퍼 상층(121T)을 형성할 수 있다. 또한, 저온 또는 고온에서 해당 버퍼 상층(121T)을 형성할 수 있지만, 본 개시는 이에 대해 제한하지 않는다.
일부 예시에서, 제4 온도에서, 제3 펄스 모드(third pulse mode)로 질소 함유 가스(암모니아)를 공급하고 알루미늄 함유 가스(트리메틸알루미늄)를 공급하여, 버퍼 상층(121T)을 형성할 수 있다. 펄스 방식으로 트리메틸알루미늄을 공급하고 펄스 방식으로 암모니아를 공급한다. 일부 실시예에 따르면, 제3 펄스 모드는 암모니아 및 트리메틸알루미늄을 동시 또는 비동시적으로 공급하는 것일 수 있다. 제3 펄스 모드에서, 암모니아의 유입 지속 시간은 암모니아의 차단 지속 시간과 동일하거나, 크거나 작을 수 있고, 트리메틸알루미늄의 유입 지속 시간은 트리메틸알루미늄의 차단 지속 시간과 동일하거나, 크거나 작을 수 있다.
또한, 일부 실시예에서, 제3 펄스 모드의 암모니아 유입 지속 시간은 제1 펄스 모드 및/또는 제2 펄스 모드의 암모니아 유입 지속 시간과 상이하고, 제3 펄스 모드의 암모니아 차단 지속 시간은 제1 펄스 모드 및/또는 제2 펄스 모드의 암모니아 차단 지속 시간과 상이하다. 일부 실시예에서, 제3 펄스 모드의 트리메틸알루미늄의 유입 지속 시간은 제1 펄스 모드 및/또는 제2 펄스 모드의 트리메틸알루미늄의 유입 지속 시간과 상이하고, 제3 펄스 모드의 트리메틸알루미늄의 차단 지속 시간은 제1 펄스 모드 및/또는 제2 펄스 모드의 트리메틸알루미늄의 차단 지속 시간과 상이하다.
또한, 일부 예시에서, 상기 제4 온도는 버퍼 중간층(121M2)을 에피택시할 때의 상기 제3 온도 보다 높지 않다. 일부 예시에서, 상기 제4 온도는 고온일 수 있고, 예를 들면 1500℃를 초과하지 않는다. 일부 실시예에 따르면, 제3 펄스 모드의 암모니아의 유입 지속 시간은 암모니아의 차단 지속 시간과 상이하고, 트리메틸알루미늄의 유입 지속 시간은 트리메틸알루미늄의 차단 지속 시간과 상이하다. 일 예시에서, 제3 펄스 모드의 암모니아의 유입 시간은 암모니아의 차단 시간 보다 길다. 그러나, 본 개시는 해당 예시 내용에 의해 제한되는 것은 아니다.
도 7e를 참조하면, 일부 실시예에서, 제2 버퍼부분(122)은 제1 버퍼부분(121)의 버퍼 상층(121T)(윗면이 평탄함)에 형성된다. 일부 실시예에서, 제2 버퍼부분(122)을 에피택셜 성장하는 동안, 기판(10)의 상면(10a)을 랜덤 식각하여 더 많은 공동(11)을 형성하거나, 및/또는 원래 형성된 공동(11)(도 7d)의 깊이 및/또는 폭을 동시에 증가시킬 기회가 있을 수 있다. 일부 실시예에서, 제2 버퍼부분(122)은 하방의 버퍼 상층(121T), 버퍼 중간층(121M1)/(121M2), 버퍼 저층(121B) 및 기판(10)의 상면(10a)을 커버하므로, 기판(10)을 보호하여, 후속 공정 조건으로 인해 기판(10)이 계속하여 식각되는 것을 방지함으로써 공동(11)의 밀도, 크기, 형태와 같은 사양을 제어할 수 있다.
예를 들면 상술한 도 6a에 도시된 바와 같이 연속 방식으로 암모니아(NH3)(질소 함유 가스) 및 트리메틸알루미늄(TMAl)(알루미늄 함유 가스)을 공급하거나, 또는 예를 들면 상술한 도 6b에 도시된 바와 같이 펄스 방식으로 암모니아를 공급하는 동안 연속 방식으로 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6c에 도시된 바와 같이 연속 방식으로 암모니아를 공급하는 동안 펄스 방식으로 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6d에 도시된 바와 같이 펄스 방식이나 비동시적으로 암모니아 및 트리메틸알루미늄을 공급하거나, 또는 예를 들면 상술한 도 6e에 도시된 바와 같이 펄스 방식이면서 동시적으로 암모니아 및 트리메틸알루미늄을 공급하는 것을 통해, 도 7e에 도시된 바와 같은 제2 버퍼부분(122)을 형성할 수 있다. 또한, 저온 또는 고온에서 해당 제2 버퍼부분(122)을 형성할 수 있지만, 본 개시는 이에 대해 제한하지 않는다.
일부 예시에서, 제1 버퍼부분(121)의 제조 방식과 다른 방식으로 질소 함유 가스(암모니아)를 공급하고 알루미늄 함유 가스(트리메틸알루미늄)를 공급하여, 제2 버퍼부분(122)을 형성할 수 있다. 예를 들면 도 6a에 도시된 바와 같이, 트리메틸알루미늄의 연속적인 공급 및 암모니아의 연속적인 공급을 통해, 제2 버퍼부분(122)을 형성한다. 또한, 일부 예시에서, 고온을 결합하여(예를 들면 1500℃ 를 초과하지 않는다) 제2 버퍼부분(122)을 형성할 수 있다.
버퍼층의 에피택셜 성장시키는 과정에서, 기판(10)에 형성되는 버퍼층(12)은 공동이 없는 영역에서의 에피택셜 측면 성장을 통해, 공동의 상방에서 유합됨으로써, 결함의 연장 방향을 변화시켜, 계속 성장하는 에피택셜층 결함 밀도를 감소시켜, 버퍼층의 에피택셜 품질을 향상시키므로, 버퍼층은 상대적으로 좁은 반치전폭을 가질 수 있다. 일부 실시예에서, 도 5 및 도 7e에서 형성된 버퍼층(12)과 같이, x선은 예를 들면 두께가 약 3마이크론(μm)인 버퍼층(12)을 조사하고, <002>결정상의 X선 회절 패턴에서 100 arcsec 내지 300 arcsec 범위의 반치전폭을 포함한다. 일부 실시예에서, 150 arcsec 내지 200 arcsec 범위의 반치전폭을 포함한다. 일부 실시예에서, 250 arcsec 내지 500 arcsec 범위의 반치전폭을 포함한다. 일부 실시예에서, 300 arcsec 내지 400 arcsec 범위의 반치전폭을 포함한다.
또한, 펄스 방식으로 공급하고 알루미늄 함유 가스 및 질소 함유 가스를 교대로 개폐하므로, 암모니아와 반응하지 않은 알루미늄이 기판 표면에서 이동하여, 기판 표면의 더 많은 영역으로 가로 방향으로 쉽게 퍼질 수 있는 기회를 갖도록 함으로써 버퍼층은 기판 표면에 보다 고르게 성장할 수 있으므로, 버퍼층은 상대적으로 작은 평균제곱근 거칠기(Rq)를 가질 수 있다. 일부 실시예에서, 도 5 및 도 7e에 도시된 바와 같은 버퍼층(12)은, 예를 들면 원자현미경(atomic force microscope; AFM)으로 측정 및 분석하며, 스캐닝 영역은 20μmx20μm이고, 평균제곱근 거칠기(Rq)는 0.5나노미터~5.0나노미터이다. 일부 실시예에서, Rq는 0.5나노미터~3.0나노미터이다.
일부 실시예에 따르면, 상기 방식(예를 들면 펄스 모드)으로 버퍼층의 제1 버퍼부분(121)을 형성하여, 제1 버퍼부분(121)의 결함 밀도를 감소시켜, 측면 성장을 제어하고 윗면 유합 후 상대적으로 평탄한 상태가 될 수 있도록 도움을 주어, 버퍼층(12) 및 버퍼층에 형성된 기타 반도체층의 에피택셜 품질을 향상시켜, 반도체 소자 전체의 에피택셜 품질을 향상시킬 수 있다. 일부 실시예에 따르면, 펄스 모드는 버퍼층(12)이 기판 표면에 보다 고르게 성장할 수 있게 하고, 고온 성장 환경에 대한 기판(10)의 상면(10a)의 노출을 증가시켜, 버퍼 재료의 에피택셜 성장시키는 과정에서 기판(10)의 상면(10a)을 랜덤 식각하여 공동을 형성할 확률을 높인다. 버퍼층(12)의 성장과정에서, 기판(10)에 형성되는 버퍼층(12)은 공동이 없는 영역에서의 에피택셜 측면 성장을 통해, 공동의 상방에서 유합됨으로써, 결함의 연장 방향을 변화시켜, 계속 성장하는 에피택셜층 결함 밀도를 감소시켜, 반도체 소자의 버퍼층(12) 및 버퍼층(12)의 소자 구조에 형성되는 기타 반도체층의 에피택셜 품질을 향상시키고, 광선이 기판(10)에 입사할 때 굴절률이 다른 매질을 통과할 수 있도록 하여, 광선의 굴절을 유발하여, 내부 전반사 광선에 대한 추출 강도를 향상시킨다. 상기 각 실시예의 기판(10) 및 버퍼층(12)은 상기 각 실시예의 반도체 소자의 기판 및 버퍼층에 적용될 수 있다.
도 8은 본 개시의 일부 실시예에 따른 발광 패키지(1P)를 도시한 개략적인 단면도이다. 도 8에 도시된 바와 같이, 투광체(102P)는 반사 챔버(104P)의 상면을 커버하고, 회로기판(106P)은 반사 챔버(104P)의 하면에 설치되고, 발광 소자(100P)는 금속 범프(108a 및 108b)를 통해 회로기판(106P)에 전기적으로 연결되고, 발광 소자(100P)는 상술한 각 실시예의 발광 소자(1)일 수 있다.
도 9는 본 개시의 일부 실시예에 따른 발광 장치(1A)를 도시한 개략도이다. 발광 장치(1A)는 전기적 연결 소자(52)에 장착된 발광 유닛(50)을 포함하고, 전기적 연결 소자(52)는 긴 평판 형상이다. 복수의 발광 유닛(52)은 전기적 연결 소자(52)의 일 측에 설치되고, 전기적 연결 소자의 길이 방향을 따라 이격되어 배열되고, 전기적 연결 소자(52)의 다른 일 측에는 발광 유닛(50)에서 방출되는 열을 방출시키는 방열판(58)이 설치되고, 발광 유닛(50)이 설치되는 일측에는 투명 커버(56)가 설치되고, 투명 커버(56)는 발광 유닛(50)에서 방출되는 광이 쉽게 투과되는 재료로 제조될 수 있다. 또한, 발광 장치의 양단에는 전원과 연결되어 전기적 연결 소자(52)에 전기에너지를 제공하는 단자(54)가 설치된다. 복수의 발광 유닛(50)은 상술한 각 실시예의 발광 소자(1) 또는 발광 패키지(1P)일 수 있다.
이상, 본 개시의 일부 실시예에 의해 제공되는 공동을 포함하는 기판에 따르면, 버퍼층의 결함 밀도를 감소시켜, 반도체 소자의 버퍼층 및 버퍼층에 형성된 소자 구조의 기타 반도체층의 에피택셜 품질을 향상시킬 수 있다. 또한, 공동을 포함하는 기판은 발광 소자의 출광측에 위치할 수 있고, 발광 소자의 광 추출 효율을 향상시켜, 외부 양자 효율을 향상시킬 수 있다. 또한, 실시예에 의해 제공되는 방법에 따르면, 버퍼층의 에피택셜 공정을 통해 기판의 상면에 실시예에서 제시한 바와 같은 공동을 형성할 수 있으므로, 기판에 추가적인 패턴화 공정을 수행하거나 및/또는 추가적인 패터닝층을 형성할 필요가 없고, 공정이 간단하다는 장점이 있다. 또한, 실시예에 의해 제공되는 방법에 따르면, 버퍼층의 결함 밀도를 감소시켜, 버퍼층의 에피택셜 품질을 향상시켜, 버퍼층에 형성된 기타 반도체층의 에피택셜 품질을 향상시킬 수 있다. 또한, 버퍼층이 기판 표면에 더 고르게 성장되도록 하여 버퍼층이 상대적으로 작은 거칠기를 갖게 할 수도 있다.
1, 100P: 발광 소자
10: 기판
10a :상면
11, 11A, 11B, 11A, 11B, 11C, 11D, 11E, 11E1, 11E2, 11-1, 11-2, 11-3, 11-4, 11-5, 11-6, 11-7, 11-8, 11-9, 11-10, 11-11: 공동
110: 개구
120: 열처리
12: 버퍼층
121: 제1 버퍼부분
(121B): 버퍼 저층
121M, (121M1), (121M2): 버퍼 중간층
(121T): 버퍼 상층
121a: 윗면
122: 제2 버퍼부분
13, 13': 반도체 발광 적층
14, 14': 제1형 반도체층
15, 15': 활성 영역
16, 16': 제2형 반도체층
17, 18: 전극
1P: 발광 패키지
102P: 투광체
104P: 반사 챔버
106P: 회로기판
108a, 108b: 금속 범프
1A: 발광 장치
50: 발광 유닛
52: 전기적 연결 소자
54: 단자
56: 투명 커버
58: 방열판
D1: 제1 방향
D2: 제2 방향
H1, H2, H3, H4, H5, H6, H7, H8, H9, H10, H11: 깊이
WM, W1, W2, W3, W4, W5, W6, W7, W8, W9, W10, W11: 최대 폭
DM: 직경
S81, S82, S91, S92, S101, S102, S111, S112: 측벽
TB1: 제1 두께
TB2: 제2 두께
t1, t3, t5, t8, t9, t11: 차단 지속 시간
t2, t4, t6, t7, t10, t12: 유입 지속 시간

Claims (32)

  1. 상면이 구비된 기판;
    상기 상면에 형성되는 버퍼층; 및
    상기 버퍼층에 형성된 소자 구조를 포함하는 반도체 소자에 있어서,
    상기 기판은 복수의 공동을 포함하고, 상기 복수의 공동은 상기 기판 내부에서 상기 기판의 상기 상면까지 연장되어 상기 기판의 상기 상면에 복수의 개구를 형성하고, 상기 반도체 소자의 단면도에서, 적어도 2개의 상기 복수의 공동은 서로 다른 깊이를 갖는, 반도체 소자.
  2. 제1항에 있어서,
    상기 복수의 개구는 상기 기판의 상기 상면에서 불규칙적으로 분포되는, 반도체 소자.
  3. 제1항에 있어서,
    상기 기판의 상기 상면에서 상기 복수의 개구의 분포 밀도는 1E7 cm-2 내지 1E10 cm-2 범위인, 반도체 소자.
  4. 제1항에 있어서,
    적어도 2개의 상기 복수의 개구는 상기 기판의 상기 상면에서 서로 다른 최대 폭을 갖는, 반도체 소자.
  5. 제1항에 있어서,
    상기 소자 구조는 상기 버퍼층에 형성되는 반도체 발광 적층을 포함하고, 상기 반도체 발광 적층은 제1형 반도체층, 제2형 반도체층 및 상기 제1형 반도체층과 상기 제2형 반도체층 사이에 형성되는 활성 영역을 포함하고, 반도체 소자.
  6. 제5항에 있어서,
    상기 복수의 개구는 각각 상기 기판의 상기 상면에서 최대 폭을 가지며, 상기 최대 폭은 상기 활성 영역에서 방출되는 광의 최대 파장보다 작거나 동일한, 반도체 소자.
  7. 제5항에 있어서,
    상기 단면도에서, 상기 복수의 공동은 각각 깊이를 가지며, 상기 깊이는 상기 활성 영역에서 방출되는 광의 최대 파장 보다 작은, 반도체 소자.
  8. 제5항에 있어서,
    상기 깊이는 상기 활성 영역에서 방출되는 광의 최소 파장의 2배를 초과하지 않는, 반도체 소자.
  9. 제1항에 있어서,
    상기 복수의 개구는 각각 상기 기판의 상기 상면에서 1nm 내지 100nm 범위의 최대 폭을 갖는, 반도체 소자.
  10. 제1항에 있어서,
    상기 단면도에서, 상기 복수의 공동은 각각 10nm 내지 200nm 범위의 깊이를 갖는, 반도체 소자.
  11. 제1항에 있어서,
    적어도 2개의 상기 복수의 공동의 깊이 차이 및/또는 적어도 2개의 상기 복수의 개구의 최대 폭 차이는 5nm 내지 100nm 범위인, 반도체 소자.
  12. 제1항에 있어서,
    적어도 2개의 상기 복수의 공동의 측벽의 표면 거칠기는 상이한, 반도체 소자.
  13. 제1항에 있어서,
    상기 버퍼층은 <002>결정상의 X선 회절 패턴에서 100 arcsec ~ 300 arcsec 범위의 반치전폭을 포함하는, 반도체 소자.
  14. 제1항에 있어서,
    상기 버퍼층은 <102>결정상의 X선 회절 패턴에서 250 arcsec ~500 arcsec 범위의 반치전폭을 포함하는, 반도체 소자.
  15. 제1항에 있어서,
    상기 버퍼층의 평균제곱근 거칠기는 0.5nm~5.0nm인, 반도체 소자.
  16. 상면이 구비된 기판을 제공하는 단계;
    상기 기판의 상기 상면에 버퍼층을 에피택셜 형성하되, 상기 버퍼층을 형성한 후, 상기 기판은 복수의 공동을 포함하고, 상기 복수의 공동은 상기 기판의 상기 상면에서 복수의 개구를 형성하고, 상기 반도체 소자의 단면도에서, 적어도 2개의 상기 복수의 공동은 서로 다른 깊이를 갖는 단계; 및
    상기 버퍼층에 소자 구조를 에피택셜 형성하는 단계를 포함하는, 반도체 소자의 형성방법.
  17. 제16항에 있어서,
    상기 버퍼층을 형성하기 전, 상기 버퍼층을 형성하는 동안 및/또는 상기 버퍼층을 형성한 후 열처리를 제공하는 단계를 더 포함하되, 상기 열처리의 온도 1200℃ 이상이고, 시간은 40분 이상인, 반도체 소자의 형성방법.
  18. 제16항에 있어서,
    상기 버퍼층을 에피택셜 형성하는 단계는,
    제1 방식으로 질소 함유 가스 및 알루미늄 함유 가스를 제공하고, 상기 기판의 상기 상면에 제1 버퍼부분을 에피택셜 성장하는 단계; 및
    제2 방식으로 상기 질소 함유 가스 및 상기 알루미늄 함유 가스를 제공하고, 상기 제1 버퍼부분에 제2 버퍼부분을 에피택셜 성장하는 단계를 포함하고,
    상기 제2 방식은 상기 제1 방식과 상이한, 반도체 소자의 형성방법.
  19. 제18항에 있어서,
    상기 제1 방식은 상기 질소 함유 가스의 펄스형 공급 및/또는 상기 알루미늄 함유 가스의 펄스형 공급을 포함하는, 반도체 소자의 형성방법.
  20. 제18항에 있어서,
    상기 제2 방식은 동시에 연속 방식으로 상기 질소 함유 가스 및 상기 알루미늄 함유 가스를 공급하는 것을 포함하는, 반도체 소자의 형성방법
  21. 제18항에 있어서,
    상기 제1 버퍼부분을 에피택셜 성장하는 단계는,
    제1 펄스 모드(first pulse mode)로 상기 질소 함유 가스를 제공하고 상기 알루미늄 함유 가스를 제공하여, 상기 기판의 상기 상면에 버퍼 저층(buffer base layer)을 형성하는 단계; 및
    제2 펄스 모드로(second pulse mode)로 상기 질소 함유 가스를 제공하고 상기 알루미늄 함유 가스를 제공하여, 상기 버퍼 저층에 버퍼 중간층(buffer middle layer)을 형성하는 단계;를 포함하고,
    상기 제2 펄스 모드는 상기 제1 펄스 모드와 상이한, 반도체 소자의 형성방법.
  22. 제21항에 있어서,
    상기 제1 펄스 모드 및/또는 상기 제2 펄스 모드에서, 상기 질소 함유 가스의 유입 지속 시간은 상기 질소 함유 가스의 차단 지속 시간과 상이한, 반도체 소자의 형성방법.
  23. 제21항에 있어서,
    상기 제1 펄스 모드 및/또는 상기 제2 펄스 모드에서, 상기 알루미늄 함유 가스의 유입 지속 시간은 상기 알루미늄 함유 가스의 차단 지속 시간과 상이한, 반도체 소자의 형성방법.
  24. 제21항에 있어서,
    상기 제1 펄스 모드의 상기 질소 함유 가스의 유입 지속 시간은 상기 제2 펄스 모드의 상기 질소 함유 가스의 유입 지속 시간과 상이한, 반도체 소자의 형성방법.
  25. 제21항에 있어서,
    상기 제1 펄스 모드의 상기 질소 함유 가스의 차단 지속 시간은 상기 제2 펄스 모드의 상기 질소 함유 가스의 차단 지속 시간과 상이한, 반도체 소자의 형성방법.
  26. 제21항에 있어서,
    상기 제1 펄스 모드의 상기 알루미늄 함유 가스의 유입 지속 시간은 상기 제2 펄스 모드의 상기 알루미늄 함유 가스의 유입 지속 시간과 상이한, 반도체 소자의 형성방법.
  27. 제21항에 있어서,
    상기 제1 펄스 모드의 상기 알루미늄 함유 가스의 차단 지속 시간은 상기 제2 펄스 모드의 상기 알루미늄 함유 가스의 차단 지속 시간과 상이한, 반도체 소자의 형성방법.
  28. 제21항에 있어서,
    상기 버퍼 중간층을 형성하는 온도는 상기 버퍼 저층을 형성하는 온도보다 높은, 반도체 소자의 형성방법.
  29. 제21항에 있어서,
    상기 제1 버퍼부분을 에피택셜 성장하는 단계는,
    제3 펄스 모드(third pulse mode)로 상기 질소 함유 가스를 제공하고 상기 알루미늄 함유 가스를 제공하여, 상기 버퍼 중간층에 버퍼 상층(buffer upper layer)을 형성하는 단계;를 더 포함하고,
    상기 제3 펄스 모드는 상기 제1 펄스 모드 및/또는 상기 제2 펄스 모드와 상이한, 반도체 소자의 형성방법.
  30. 제29항에 있어서,
    상기 제3 펄스 모드의 상기 질소 함유 가스의 유입 지속 시간은 상기 제1 펄스 모드 및/또는 상기 제2 펄스 모드의 상기 질소 함유 가스의 유입 지속 시간과 상이한, 반도체 소자의 형성방법.
  31. 제29항에 있어서,
    상기 제1 펄스 모드 및/또는 상기 제2 펄스 모드 및/또는 상기 제3 펄스 모드는 비동시적으로 상기 질소 함유 가스를 제공하고 상기 알루미늄 함유 가스를 제공하는, 반도체 소자의 형성방법.
  32. 제18항에 있어서,
    상기 제1 버퍼부분을 에피택셜 성장시키는 동안, 동시에 상기 기판의 상기 상면을 랜덤 식각(random etching)하여 상기 복수의 공동을 형성하고, 상기 복수의 공동은 상기 기판의 내부를 향하여 연장되는, 반도체 소자의 형성방법.
KR1020230189967A 2022-12-27 2023-12-22 반도체 소자 및 그 형성방법 KR20240104019A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111150222A TW202427824A (zh) 2022-12-27 半導體元件及其形成方法
TW111150222 2022-12-27

Publications (1)

Publication Number Publication Date
KR20240104019A true KR20240104019A (ko) 2024-07-04

Family

ID=91584057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230189967A KR20240104019A (ko) 2022-12-27 2023-12-22 반도체 소자 및 그 형성방법

Country Status (2)

Country Link
US (1) US20240213403A1 (ko)
KR (1) KR20240104019A (ko)

Also Published As

Publication number Publication date
US20240213403A1 (en) 2024-06-27

Similar Documents

Publication Publication Date Title
KR100896576B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
US9048387B2 (en) Light-emitting device with improved light extraction efficiency
US8304756B2 (en) Deep ultraviolet light emitting device and method for fabricating same
JP3852000B2 (ja) 発光素子
JP5849215B2 (ja) 紫外半導体発光素子
JP2004281863A (ja) 窒化物半導体素子及びその製造方法
US9287454B2 (en) Nitride semiconductor light-emitting device with a layer containing In and Mg and method for producing the same
US10002989B2 (en) Method for producing a semiconductor light-emitting device
KR101368687B1 (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
JP2011009382A (ja) 半導体発光素子
KR20240104019A (ko) 반도체 소자 및 그 형성방법
JP4360066B2 (ja) 窒化ガリウム系発光素子
TW202427824A (zh) 半導體元件及其形成方法
KR102427640B1 (ko) 자외선 반도체 발광소자
KR101303589B1 (ko) 질화물계 반도체 발광 소자 및 그의 제조 방법
KR102431076B1 (ko) 자외선 발광소자 및 이를 포함하는 발광소자 패키지
US11682747B2 (en) Ultraviolet light emitting element and light emitting element package including the same
JP2015043468A (ja) 紫外半導体発光素子
KR102385672B1 (ko) 자외선 발광소자 및 이를 포함하는 발광소자 패키지
KR101862406B1 (ko) 질화물계 발광소자 및 그 제조방법
TW202349811A (zh) 面射型雷射及製造面射型雷射之方法
KR101875231B1 (ko) 질화물계 발광소자 및 그 제조방법
KR20130029933A (ko) 발광 소자 및 그 제조 방법