KR20240083848A - Micro element structure and display device - Google Patents
Micro element structure and display device Download PDFInfo
- Publication number
- KR20240083848A KR20240083848A KR1020230174576A KR20230174576A KR20240083848A KR 20240083848 A KR20240083848 A KR 20240083848A KR 1020230174576 A KR1020230174576 A KR 1020230174576A KR 20230174576 A KR20230174576 A KR 20230174576A KR 20240083848 A KR20240083848 A KR 20240083848A
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- micro device
- electrodes
- confinement structure
- pattern
- Prior art date
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 105
- 230000004888 barrier function Effects 0.000 claims description 33
- 230000005496 eutectics Effects 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 description 24
- 239000010408 film Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000003892 spreading Methods 0.000 description 5
- 229910005540 GaP Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- IHGSAQHSAGRWNI-UHFFFAOYSA-N 1-(4-bromophenyl)-2,2,2-trifluoroethanone Chemical compound FC(F)(F)C(=O)C1=CC=C(Br)C=C1 IHGSAQHSAGRWNI-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910020781 SixOy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
몸체, 2개의 전극들 2개의 솔더 패턴들 및 제한 구조체를 포함하는 마이크로 소자 구조체가 제공된다. 2개의 전극들은 몸체의 측면 상에 배치된다. 2개의 솔더 패턴들은 2개의 전극들 상에 각각 배치된다. 제한 구조체는 몸체에 대해 돌출되며, 여기서 제한 구조체는 전극들 중 하나와 그 위의 솔더 패턴을 둘러싸고, 제한 구조체의 적어도 일 부분은 갭을 두고 둘러싸인 솔더 패턴으로부터 분리된다. 디스플레이 디바이스가 또한 제공된다.A microdevice structure is provided that includes a body, two electrodes, two solder patterns, and a confinement structure. Two electrodes are placed on the side of the body. Two solder patterns are each disposed on two electrodes. A confinement structure protrudes relative to the body, wherein the confinement structure surrounds one of the electrodes and a solder pattern thereon, and at least a portion of the confinement structure is separated from the surrounding solder pattern by a gap. A display device is also provided.
Description
본 개시는 마이크로 소자 구조체 및 디스플레이 디바이스에 관한 것이다.This disclosure relates to micro device structures and display devices.
전자 소자를 회로 기판에 본딩(bond)할 때, 매개체로서 솔더(solder) 재료가 필수적이다. 예를 들어, 본딩 기술에서 리플로우(reflow) 프로세스가 일반적으로 수행된다. 그러나, 솔더 재료가 프로세스 동안 일시적으로 용융되어 오버플로우(overflow)를 야기할 수 있기 때문에, 특히 극단적으로 작은 크기의 마이크로 소자 구조체들에 대해, 이는 전극들 또는 다른 회로들에서 단락들을 야기할 가능성이 있다.When bonding electronic devices to a circuit board, solder material is essential as a medium. For example, in bonding technology, a reflow process is commonly performed. However, especially for extremely small sized micro device structures, because the solder material can temporarily melt during the process and cause overflow, this has the potential to cause shorts in the electrodes or other circuits. there is.
본 개시는, 솔더 재료 오버플로우에 의해 야기되는 단락 문제를 완화시키는 데 도움이 되는 마이크로 소자 구조체 및 디스플레이 디바이스에 관한 것이다.This disclosure relates to micro device structures and display devices that help alleviate short circuit problems caused by solder material overflow.
본 개시의 일 실시예는, 몸체, 2개의 전극들 2개의 솔더 패턴들 및 제한 구조체를 포함하는 마이크로 소자 구조체를 제공한다. 2개의 전극들은 몸체의 측면 상에 배치된다. 2개의 솔더 패턴들은 2개의 전극들 상에 각각 배치된다. 제한 구조체는 몸체에 대해 돌출되며, 여기서 제한 구조체는 전극들 중 하나와 그 위의 솔더 패턴을 둘러싸고, 제한 구조체의 적어도 일 부분은 갭(gap)을 두고 둘러싸인 솔더 패턴으로부터 분리된다.One embodiment of the present disclosure provides a micro device structure including a body, two electrodes, two solder patterns, and a confinement structure. Two electrodes are placed on the side of the body. Two solder patterns are each disposed on two electrodes. A confinement structure protrudes relative to the body, wherein the confinement structure surrounds one of the electrodes and a solder pattern thereon, and at least a portion of the confinement structure is separated from the surrounding solder pattern by a gap.
본 개시의 일 실시예는 회로 기판 및 복수의 마이크로 소자 구조체들을 포함하는 디스플레이 디바이스를 제공한다. 마이크로 소자 구조체들은 회로 기판 상에 배치되며 회로 기판에 전기적으로 연결된다. 마이크로 소자 구조체들 각각은 몸체, 2개의 전극들 2개의 솔더 패턴들 및 제한 구조체를 포함한다. 2개의 전극들은 회로 기판을 향한 몸체의 측면 상에 배치된다. 2개의 솔더 패턴들은 각각 2개의 전극들 상에 배치되고 2개의 전극들과 회로 기판 사이에 위치된다. 제한 구조체는 몸체에 대해 돌출되며, 여기서 제한 구조체는 전극들 중 하나와 그 위의 솔더 패턴을 둘러싸고, 제한 구조체의 적어도 일 부분은 갭을 두고 둘러싸인 솔더 패턴으로부터 분리된다.One embodiment of the present disclosure provides a display device including a circuit board and a plurality of micro device structures. Micro device structures are placed on a circuit board and electrically connected to the circuit board. Each of the micro device structures includes a body, two electrodes, two solder patterns, and a confinement structure. Two electrodes are placed on the side of the body facing the circuit board. Two solder patterns are disposed on each of the two electrodes and positioned between the two electrodes and the circuit board. A confinement structure protrudes relative to the body, wherein the confinement structure surrounds one of the electrodes and a solder pattern thereon, and at least a portion of the confinement structure is separated from the surrounding solder pattern by a gap.
전술한 내용을 보다 더 이해하기 쉽게 만들기 위하여, 도면들이 수반된 몇몇 실시예들이 이하에서 상세하게 설명된다.In order to make the foregoing more understandable, several embodiments accompanied by drawings are described in detail below.
첨부된 도면들은 본 개시의 추가적인 이해를 제공하기 위하여 포함되며, 본 명세서 내에 통합되고 이의 일 부분을 구성한다. 도면들은 본 개시의 실시예들을 예시하며, 설명과 함께 본 개시의 원리들을 설명하는데 기여한다.
도 1a, 도 2a, 도 3a, 및 도 4 내지 도 12는 각각 본 개시의 복수의 실시예들에 따른 마이크로 소자 구조체들의 개략적인 부분 단면도들이다.
도 1b, 도 2b 및 도 3b는 각각 본 개시의 복수의 실시예들에 따른 마이크로 소자 구조체들의 개략적인 부분 상면도들이며, 여기서 절단 라인 I-I', 절단 라인 II-II' 및 절단 라인 III-III'를 따른 도 1b, 도 2b 및 도 3b의 개략적인 단면도들은 각각 도 1a, 도 2a 및 도 3a를 참조할 수 있다.
도 13은 본 개시의 일 실시예에 따른 디스플레이 디바이스의 개략적인 부분 단면도이다.The accompanying drawings are included to provide a further understanding of the present disclosure, and are incorporated in and constitute a part of this specification. The drawings illustrate embodiments of the disclosure and, together with the description, contribute to explaining the principles of the disclosure.
1A, 2A, 3A, and 4 to 12 are schematic partial cross-sectional views of micro device structures according to a plurality of embodiments of the present disclosure, respectively.
1B, 2B, and 3B are schematic partial top views of micro device structures according to multiple embodiments of the present disclosure, respectively, where cutting line II-I', cutting line II-II', and cutting line III- The schematic cross-sectional views of FIGS. 1B, 2B and 3B along III' may refer to FIGS. 1A, 2A and 3A, respectively.
13 is a schematic partial cross-sectional view of a display device according to an embodiment of the present disclosure.
다음의 실시예들에서 언급되는 방향적 용어, 예컨대 "상단", "하단", "전방", "후방", "좌측", "우측", 등은 설명되는 도면(들)의 배향을 참조하여 사용되며, 본 개시를 제한하도록 의도되지 않는다. 또한, 다른 소자/필름 층 상에(또는 위에) 배치되는 소자/필름 층은, 소자/필름 층이 다른 소자/필름 층 상에(또는 위에) 직접 배치되고, 2개의 소자들/필름 층들이 직접 접촉하는 상황; 및 소자/필름 층이 다른 소자/필름 층 상에(또는 위에) 간접적으로 배치되고, 하나 이상의 소자들/필름 층들이 2개의 소자들/필름 층들 사이에 존재하는 상황을 포괄할 수 있다.Orientation terms mentioned in the following examples, such as “top,” “bottom,” “front,” “back,” “left,” “right,” etc., refer to the orientation of the drawing(s) being described. used and is not intended to limit the present disclosure. Additionally, a device/film layer disposed on (or above) another device/film layer may be defined as a device/film layer disposed directly on (or above) another device/film layer, where the two device/film layers are directly situation of contact; and situations where a device/film layer is disposed indirectly on (or above) another device/film layer, and one or more devices/film layers are between two device/film layers.
도면들에서, 도면들 각각은 예시적인 특정 실시예들에서 사용되는 방법들, 구조체들, 및/또는 재료들의 전형적인 특징들을 도시한다. 그러나, 이러한 도면들은 이러한 예시적인 실시예들에 의해 커버되는 범위 또는 특성을 제한하거나 또는 한정하는 것으로 해석되지 않아야 한다. 예를 들어, 명료성을 위해, 각각의 필름 층, 영역 및/또는 구조체의 상대적인 두께 및 위치는 감소되거나 또는 확대될 수 있다.In the drawings, each of the drawings illustrates typical features of methods, structures, and/or materials used in specific example embodiments. However, these drawings should not be construed as limiting or limiting the scope or nature covered by these exemplary embodiments. For example, for clarity, the relative thickness and location of each film layer, region and/or structure may be reduced or enlarged.
도 1a, 도 2a, 도 3a, 및 도 4 내지 도 12는 각각 본 개시의 복수의 실시예들에 따른 마이크로 소자 구조체들의 개략적인 부분 단면도들이다. 도 1b, 도 2b 및 도 3b는 각각 본 개시의 복수의 실시예들에 따른 마이크로 소자 구조체들의 개략적인 부분 상면도들이며, 여기서 절단 라인 I-I', 절단 라인 II-II' 및 절단 라인 III-III'를 따른 도 1b, 도 2b 및 도 3b의 개략적인 단면도들은 각각 도 1a, 도 2a 및 도 3a를 참조할 수 있다. 도 13은 본 개시의 일 실시예에 따른 디스플레이 디바이스의 개략적인 부분 단면도이다.1A, 2A, 3A, and 4 to 12 are schematic partial cross-sectional views of micro device structures according to a plurality of embodiments of the present disclosure, respectively. 1B, 2B, and 3B are schematic partial top views of micro device structures according to multiple embodiments of the present disclosure, respectively, where cutting line II-I', cutting line II-II', and cutting line III- The schematic cross-sectional views of FIGS. 1B, 2B and 3B along III' may refer to FIGS. 1A, 2A and 3A, respectively. 13 is a schematic partial cross-sectional view of a display device according to an embodiment of the present disclosure.
도 1a 내지 도 13에 도시된 실시예들에서, 동일하거나 또는 유사한 구성요소들은 동일하거나 또는 유사한 참조 번호들을 취할 수 있으며, 이의 설명들은 반복되지 않는다. 또한, 상이한 실시예들의 특징들은 충돌이 없는 상황에서 조합될 수 있으며, 특허 출원의 명세서 및 범위에 따라 이루어진 단순한 등가적 변경들 및 수정들은 여전히 본 특허의 범위 내에 있다.In the embodiments shown in FIGS. 1A to 13 , identical or similar components may take on identical or similar reference numerals, and descriptions thereof are not repeated. Additionally, features of different embodiments may be combined in the absence of conflict, and simple equivalent changes and modifications made in accordance with the specification and scope of the patent application will still remain within the scope of the present patent.
도 1a 및 도 1b를 참조하면, 마이크로 소자 구조체(1)는 몸체(10), 2개의 전극들(11, 12), 2개의 솔더 패턴들(13, 14), 및 제한(confinement) 구조체(15)를 포함할 수 있지만, 본 개시가 이에 한정되는 것은 아니다.1A and 1B, the
일부 실시예들에서, 마이크로 소자 구조체(1)는 마이크로 발광 다이오드(light-emitting diode; LED) 구조체이며, 몸체(10)는 제1 유형 반도체 층(100), 발광 층(101) 및 제2 유형 반도체 층(102)을 포함할 수 있지만, 본 개시가 이에 한정되는 것은 아니다. 발광 층(101)은 제 1 유형 반도체 층(100)과 제 2 유형 반도체 층(102) 사이에 위치되며, 제2 유형 반도체 층(102)은 발광 층(101)과 2개의 솔더 패턴들(13, 14) 사이에 위치된다.In some embodiments, the
제1 유형 반도체 층(100) 및 제2 유형 반도체 층(102) 중 하나는 P형 반도체 층일 수 있고, 다른 것은 N형 반도체 층일 수 있다. 제1 유형 반도체 층(100) 및 제2 유형 반도체 층(102)의 재료들은 III족 및 V족 재료들, 예컨대 질화물과 그 합금들(예컨대 갈륨 질화물, 알루미늄 질화물, 인듐 질화물, 인듐 갈륨 질화물, 알루미늄 갈륨 질화물, 알루미늄 인듐 갈륨 질화물, 등), 비화물과 그 합금들(예컨대 갈륨 비화물, 알루미늄 비화물, 인듐 비화물, 인듐 갈륨 비화물, 알루미늄 갈륨 비화물, 알루미늄 인듐 갈륨 비화물, 등), 인화물과 그 합금들(예컨대 갈륨 인화물, 알루미늄 인화물, 인듐 인화물, 인듐 갈륨 인화물, 알루미늄 갈륨 인화물, 알루미늄 인듐 갈륨 인화물, 등)을 포함할 수 있지만, 본 개시가 이에 한정되는 것은 아니다. 발광 층(101)은 다중 양자 우물(multiple quantum well; MQW) 구조체일 수 있지만, 본 개시가 이에 한정되는 것은 아니다.One of the first
일부 실시예들에서, 몸체(10)는 선택적으로 전류 확산 층(103)을 더 포함할 수 있으며, 제2 유형 반도체 층(102)은 발광 층(101)과 전류 확산 층(103) 사이에 위치된다. 전류 확산 층(103)의 재료는 금속 산화물과 같은 투명 전도성 재료를 포함할 수 있지만, 본 개시가 이에 한정되는 것은 아니다. 금속 산화물은 인듐 주석 산화물(indium tin oxide; ITO)을 포함할 수 있지만, 본 개시가 이에 한정되는 것은 아니다.In some embodiments,
2개의 전극들(11, 12)은 몸체(10)의 측면 상에 배치된다. 예를 들어, 전극(11)은 전류 확산 층(103) 상에 배치되고 전류 확산 층(103)을 통해 제2 유형 반도체 층(102)에 전기적으로 결합된다. 전극(12)은 제1 유형 반도체 층(100) 상에 배치되며 제1 유형 반도체 층(100)에 전기적으로 연결된다. 전극들(11 및 12)의 재료들은 금속들, 합금들 또는 이의 조합들을 포함할 수 있지만, 본 개시가 이에 한정되는 것은 아니다.Two
일부 실시예들에서, 전류 확산 층(103), 제2 유형 반도체 층(102) 및 발광 층(101)은 제1 유형 반도체 층(100)을 노출하기 위한 전도성 비아 에칭을 통해 에칭될 수 있으며, 그러면 제2 전극(12)은 전도성 비아를 통해 제1 유형 반도체 층(100)과 접촉한다. 또한, 전극(11)의 상단 표면 및 전극(12)의 상단 표면은 요건들(예를 들어, 직접 본딩)에 기초하여 서로 같은 높이일 수 있지만, 본 개시가 이에 한정되는 것은 아니다. 도 12에 도시된 바와 같은 다른 실시예들에서, 제1 유형 반도체 층(100)은, 제1 유형 반도체 층(100)과 전극(12)을 전기적으로 연결하기 위해 플랫폼 에칭(platform etching)에 의해 노출될 수 있다.In some embodiments, the
2개의 솔더 패턴들(13, 14)은 2개의 전극들(11, 12) 상에 각각 배치된다. 솔더 패턴(13) 및 솔더 패턴(14)의 재료는 주석 또는 다른 적절한 전도성 재료들을 포함할 수 있다.Two
제한 구조체(15)는 몸체(10)에 대해 돌출되며, 도 1a에서, 제한 구조체(15)는 전극들 중 하나(전극(11))와 그 위의 솔더 패턴(13)을 둘러싼다. 예를 들어, 몸체(10) 상의 둘러싸인 솔더 패턴(13)의 직각 투영(P13)은 (도 1b에 도시된 바와 같이) 몸체(10) 상의 제한 구조체(15)의 직각 투영(P15)에 의해 완전히 둘러싸인다.A
또한, 제한 구조체(15)의 적어도 일 부분은 갭(G)을 두고 둘러싸인 솔더 패턴(13)으로부터 분리된다. 예를 들어, 도 1에 도시된 바와 같은 마이크로 소자 구조체(1)의 개략적인 단면도에서 보면, 제한 구조체(15)의 내부 측벽의 적어도 일 부분(즉, 둘러싸인 솔더 패턴(13)을 향한 제한 구조체(15)의 표면)은 둘러싸인 솔더 패턴(13)으로부터 분리된다. 도 1a는, 제한 구조체(15)의 내부 측벽이 둘러싸인 솔더 패턴(13)으로부터 완전히 분리되는 것을 개략적으로 도시하지만, 본 개시가 이에 한정되는 것은 아니다. 다른 실시예들에서, 도 2a에 도시된 바와 같이, 제한 구조체(15)의 내부 측벽은 솔더 패턴(13)과 부분적으로 접촉하고 부분적으로 이로부터 분리될 수 있으며, 예를 들어, 좌측 측면 상의 제한 구조체(15)의 내부 측벽의 하부 영역은 솔더 패턴(13)과 접촉할 수 있으며, 반면 내부 측벽의 상부 영역은 솔더 패턴(13)으로부터 분리된다. 한편, 제한 구조체(15)의 내부 측벽의 적어도 일 부분은 둘러싸인 솔더 패턴(13)으로부터 분리된다. 도 1b의 개략적인 상면도에 도시된 바와 같이, 제한 구조체(15)의 내부 측벽은 둘러싸인 솔더 패턴(13)으로부터 완전히 분리된다. 다른 실시예들에서, 도 2b에 도시된 바와 같이, 제한 구조체(15)의 내부 측벽의 적어도 하나의 측면은 솔더 패턴(13)과 접촉할 수 있으며, 제한 구조체(15)의 내부 측벽의 다른 측면들은 솔더 패턴(13)으로부터 분리될 수 있다.Additionally, at least a portion of the
제한 구조체(15)를 통해 전극(11)과 그 위의 솔더 패턴(13)을 둘러쌈으로써, 리플로우 프로세스 동안 솔더 패턴의 오버플로우 범위가 제한되어 오버플로우되는 솔더 패턴(13)과 오버플로우되는 솔더 패턴(14)의 접촉 및 단락을 방지할 수 있다. 또한, 제한 구조체(15)와 솔더 패턴(13) 사이의 거리(즉, 갭(G))를 유지함으로써, 오버플로우되는 솔더 패턴(13)을 제한하기 위한 제한 구조체에 의해 둘러싸인 범위는 효과적으로 응고되거나 또는 감소될 수 있으며, 이는 단락의 가능성을 추가로 감소시키는 데 도움이 된다.By surrounding the
일부 실시예들에서, 신뢰성 또는 프로세스 고려사항들에 기초하여, 제한 구조체(15)의 단부 부분(E15)은 솔더 패턴(13)의 상단 부분(T13)과 솔더 패턴(13)의 하단 부분(B13) 사이에 위치되도록 설계된다. 제한 구조체(15)의 단부 부분(E15)은 몸체(10)로부터 떨어진 제한 구조체(15)의 단부를 의미한다. 솔더 패턴(13)의 상단 부분(T13)은 몸체(10)로부터 가장 먼 솔더 패턴(13)의 표면을 의미하며, 솔더 패턴(13)의 하단 부분(B13)은 몸체(10)에 가장 가까운 솔더 패턴(13)의 표면을 의미한다. 제한 구조체(15)의 단부 부분(E15)은 오버플로우의 가능성을 감소시키기 위해 솔더 패턴(13)의 하단 부분(B13)보다 더 높고, 단부 부분(E15)은, 마이크로 소자 구조체(1)가 회로 기판(미도시)에 본딩될 때 제한 구조체(15)의 압축 변형 또는 파손을 방지하기 위해 솔더 패턴(13)의 상단 부분(T13)보다 더 낮다. In some embodiments, based on reliability or process considerations, the end portion E15 of the
일부 실시예들에서, 둘러싸인 솔더 패턴(13)의 두께(TH13)(예컨대 솔더 패턴(13)의 돌출 부분(PP)에서의 두께)에 대한 갭(G)의 폭(WG)의 비율은 0.25 이상이다. 여기서, 폭(WG) 및 두께(TH13)는 각각 갭(G)의 수용 공간 및 솔더 패턴(13)의 부피와 관련된 인자들로서 간주될 수 있다. 다시 말해서, 0.25보다 더 높은 이상에서 언급된 비율은, 예를 들어, 갭(G)이 솔더 패턴(13)을 수용하기 위한 상대적으로 큰 공간을 갖는다는 것을 나타내며, 이는 솔더 패턴(13)이 이의 제한 영역을 오버플로우하는 것을 더 양호하게 방지할 수 있다. 또한, 몸체(10)에 대한 제한 구조체(15)의 돌출 높이(H15)는 0.1 μm 내지 0.5 μm, 예를 들어, 0.3 μm 이상일 수 있다. 그러나, 돌출 높이(H15)는 다른 설계 파라미터들(예컨대 솔더 패턴(13)의 두께(TH13), 제한 구조체(15)의 재료 또는 제조 방법, 등)에 따라 변경될 수 있으며, 따라서 본 개시가 이에 한정되는 것은 아니다.In some embodiments, the ratio of the width WG of the gap G to the thickness TH13 of the enclosed solder pattern 13 (e.g., the thickness at the protruding portion PP of the solder pattern 13) is 0.25 or greater. am. Here, the width WG and the thickness TH13 may be regarded as factors related to the accommodation space of the gap G and the volume of the
또한, 도 1a가 제한 구조체(15)를 개략적으로 예시하며, 제한 구조체(15)는 전극(11), 공융(eutectic) 장벽 패턴(16), 및 솔더 패턴(13)을 둘러싸고, 제한 구조체(15)의 단면 형상은 직사각형이지만, 제한 구조체들(15)의 수, 제한 구조체(15)의 구성 위치와 단면 형상 등과 같은 설계 파라미터들은 실제 필요에 따라 변경될 수 있다는 것이 이해되어야 한다. 예를 들어, 다른 실시예들에서, 제한 구조체들(15)의 수는 복수일 수 있으며, 복수의 제한 구조체들(15)은 각각 복수의 전극 패터들을 둘러쌀 수 있다. 예를 들어, 제한 구조체(15)는 또한 전극(12), 공융 장벽 패턴(17) 및 솔더 패턴(14)도 둘러쌀 수 있다. 또한, 제한 구조체(15)의 단면 형상은 뿔 형상, 삼각형, 사변형, 볼록한 원형 형상, 구부러진 형상 또는 불규칙한 형상을 포함할 수 있다. 사변형은, 비제한적으로, 직사각형, 정사각형, 사다리꼴 등을 포함할 수 있지만, 본 개시가 이에 한정되는 것은 아니다.1A also schematically illustrates a
또한, 상이한 필요들에 따라, 마이크로 소자 구조체(1)는 선택적으로 다른 소자들 또는 필름 층들을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 도시되지는 않았지만, 마이크로 소자 구조체(1)는 에피택셜 기판 상에 형성된 에피택셜 구조체일 수 있다. 기판의 재료는 사파이어, 갈륨 질화물, 갈륨 비화물, 실리콘, 실리콘 게르마늄, 유리, 세라믹, 실리콘 탄화물, 알루미늄 질화물 또는 다른 적절한 재료들을 포함할 수 있다. 대안적으로, 이상에서 언급된 소자들 및 필름 층들이 기판 상에 형성된 이후에, 기판은 선택적으로 제거될 수 있으며, 예를 들어, 기판은 레이저 리프트-오프(laser lift-off; LLO) 프로세스를 통해 그 위의 소자들 및 기판 층들로부터 분리될 수 있다.Additionally, according to different needs, the
일부 실시예들에서, 마이크로 소자 구조체(1)는 2개의 공융 장벽 패턴들(예컨대 공융 장벽 패턴(16) 및 공융 장벽 패턴(17))을 포함할 수 있으며, 이들은 각각 전극(11)과 그 위에 위치된 솔더 패턴(13) 사이에 그리고 전극(12)과 그 위에 위치된 솔더 패턴(14) 사이에 위치된다. 2개의 전극들은 2개의 공융 장벽 패턴들에 의해 밀봉되고 2개의 솔더 패턴들로부터 분리되어 후속 리플로우 프로세스 동안 생성되는 공융을 방지할 수 있으며, 그럼으로써 마이크로 소자 구조체(1)의 전기적 성능 및 구조적 신뢰성을 개선하는 데 도움이 될 수 있다. 공융 장벽 패턴(16) 및 공융 장벽 패턴(17)의 재료들은 니켈, 백금, 티타늄 또는 이의 합금 또는 투명 전도성 재료를 포함할 수 있지만, 본 개시가 이에 한정되는 것은 아니다.In some embodiments,
일부 실시예들에서, 2개의 전극들, 2개의 공융 장벽 패턴들 및 2개의 솔더 패턴들은 몸체(10) 상에 컨포멀하게 순차적으로 적층될 수 있다. 전극들(11, 12)이 마이크로 소자 구조체(1)를 부분적으로 에칭함으로써 리세스된 형상이기 때문에, 각각의 솔더 패턴은 컨포멀한 적층으로 인해 몸체(10)로부터 멀어지는 측면 상에 홈(GR)을 형성할 수 있으며, 이는, 솔더 패턴이 전극들(11, 12)의 홈들에 수용되어 오버플로우의 정도를 감소시킨다는 것을 의미한다.In some embodiments, two electrodes, two eutectic barrier patterns and two solder patterns may be stacked conformally sequentially on
각각의 솔더 패턴은 홈(GR)을 둘러싸는 돌출 부분(PP)을 더 가질 수 있다. 솔더 패턴(13)의 주변부에서의 갭(G)은 돌출 부분(PP)에 비해 리세스된 섹션이며, 리세스된 섹션은 솔더 패턴이 오버플로우될 때 솔더의 일 부분을 수용하여 오버플로우의 정도를 감소시킬 수 있다.Each solder pattern may further have a protruding portion (PP) surrounding the groove (GR). The gap G at the periphery of the
일부 실시예들에서, 마이크로 소자 구조체(1)는 절연 층(18)을 포함할 수 있다. 절연 층(18)은, 예를 들어, 몸체(10)를 커버하고 2개의 개구부들(A)을 갖는다. 2개의 전극들(예컨대 전극(11) 및 전극(12))은 절연 층(18) 상에 배치되며, 각각 2개의 개구부들(A)을 통해 몸체(10)에 연결된다. 일부 실시예들에서, 제한 구조체(15)는 절연 층(18) 상에 배치되며, 제한 구조체(15) 및 절연 층(18)은 동일한 재료 또는 상이한 재료들로 만들어질 수 있다. 예를 들어, 절연 층(18)의 재료는 실리콘 산화물(SixOy) 또는 티타늄 산화물을 포함할 수 있지만, 본 개시가 이에 한정되는 것은 아니다. 제한 구조체(15) 및 절연 층(18)이 동일한 재료로 만들어지는 경우, 제한 구조체(15) 및 절연 층(18)은 일체로 형성될 수 있지만, 본 개시가 이에 한정되는 것은 아니다.In some embodiments,
도 2a 및 도 2b를 참조하여, 도 1a와 도 1b의 마이크로 소자 구조체(1A)와 마이크로 소자 구조체(1) 사이의 주요 차이점들이 다음과 같이 설명된다. 마이크로 소자 구조체(1A)에서, 제한 구조체(15)의 내부 측벽의 적어도 하나의 측면은 솔더 패턴(13)과 접촉하며, 제한 구조체(15)의 내부 측벽의 다른 측면들은 솔더 패턴(13)으로부터 분리된다. 본 개시의 임의의 실시예에서, 제한 구조체와 둘러싸인 솔더 패턴 사이의 상대적인 배열 관계는 모두 동일한 변경을 가질 수 있으며, 이는 이하에서 반복되지 않을 것이다.2A and 2B, the main differences between the
도 3a 및 도 3b를 참조하여, 도 1a와 도 1b의 마이크로 소자 구조체(1A)와 마이크로 소자 구조체(1) 사이의 주요 차이점들이 아래에서 설명된다. 마이크로 소자 구조체(1B)는 2개의 제한 구조체들(15)을 포함하며, 2개의 제한 구조체들(15)은 솔더 패턴(13) 및 솔더 패턴(14)을 각각 둘러싼다. 제한 구조체들(15)의 수는 상이한 요건들에 따라 변경될 수 있다. 본 개시의 임의의 실시예에서, 제한 구조체들(15)의 수는 1개 또는 2개일 수 있으며, 이는 이하에서 반복되지 않을 것이다.3A and 3B, the main differences between the
도 4를 참조하여, 도 3a의 마이크로 소자 구조체(1B)와 마이크로 소자 구조체(1C) 사이의 주요 차이점들이 아래에서 설명된다. 도 3a의 마이크로 소자 구조체(1B)에서, 제한 구조체(15)는 절연 층(18) 상에 배치되고, 둘러싸이는 공융 장벽 패턴(16)(또는 공융 장벽 패턴(17))으로부터 소정의 거리를 유지하며; 도 4의 마이크로 소자 구조체(1C)에서, 솔더 패턴(13)(또는 솔더 패턴(14))은 그 아래에 위치된 공융 장벽 패턴(16)(또는 공융 장벽 패턴(17))의 주변 부분을 노출하고, 제한 구조체(15)는 공융 장벽 패턴(16)(또는 공융 장벽 패턴(17))의 주변 부분 상에 설정되고 주변 부분에 비해 돌출된다. 예를 들어, 도 4에서, 제한 구조체(15) 및 공융 장벽 패턴(16)(또는 공융 장벽 패턴(17))은 일체로 형성될 수 있으며, 즉, 제한 구조체(15) 및 공융 장벽 패턴(16)(또는 공융 장벽 패턴(17))은 동일한 재료를 가질 수 있다. 다른 실시예들에서, 제한 구조체(15) 및 공융 장벽 층(16)(또는 공융 장벽 층(17))은 상이한 재료들을 가질 수 있다.Referring to FIG. 4, key differences between
도 5를 참조하여, 도 4의 마이크로 소자 구조체(1C)와 마이크로 소자 구조체(1D) 사이의 주요 차이점들이 다음과 같이 설명된다. 도 4의 마이크로 소자 구조체(1C)에서, 솔더 패턴(13) 및 솔더 패턴(14)은 2개의 제한 구조체들(15)에 의해 분리된다. 도 5의 마이크로 소자 구조체(1D)에서, 솔더 패턴(13) 및 솔더 패턴(14)은 하나의 제한 구조체(15)에 의해 분리되며, 즉, 솔더 패턴(13)과 솔더 패턴(14)사이에 하나의 장벽(제한 구조체(15))만이 존재한다.Referring to FIG. 5, the main differences between the
도 6을 참조하여, 도 4의 마이크로 소자 구조체(1C)와 마이크로 소자 구조체(1E) 사이의 주요 차이점들이 아래에서 설명된다. 마이크로 소자 구조체(1E)에서, 제한 구조체(15)의 단면 형상은, 예를 들어, 뿔 형상이다.Referring to FIG. 6, key differences between
도 7을 참조하여, 도 4의 마이크로 소자 구조체(1C)와 마이크로 소자 구조체(1F) 사이의 주요 차이점들이 아래에서 설명된다. 마이크로 소자 구조체(1F)에서, 제한 구조체(15)의 단면 형상은, 예를 들어, 사다리꼴이다. 또한, 제한 구조체(15) 및 공융 장벽 층(16)(또는 공융 장벽 층(17))은, 예를 들어, 상이한 재료들을 갖는다.Referring to FIG. 7, key differences between the
도 8을 참조하여, 도 3a의 마이크로 소자 구조체(1B)와 마이크로 소자 구조체(1G) 사이의 주요 차이점이 아래에서 설명된다. 마이크로 소자 구조체(1G)에서, 제한 구조체(15)의 단면 형상은, 예를 들어, 삼각형이다.Referring to FIG. 8, the main differences between the
도 9를 참조하여, 도 8의 마이크로 소자 구조체(1G)와 마이크로 소자 구조체(1H) 사이의 주요 차이점이 아래에서 설명된다. 마이크로 소자 구조체(1H)에서, 제한 구조체(15)의 단면 형상은, 예를 들어, 볼록한 원형 형상이다.Referring to FIG. 9, the main differences between the
도 10을 참조하여, 도 6의 마이크로 소자 구조체(1E)와 마이크로 소자 구조체(1I) 사이의 주요 차이점이 아래에서 설명된다. 마이크로 소자 구조체(1I)에서, 제한 구조체(15)의 단면 형상은, 예를 들어, 구부러진 형상이다.Referring to FIG. 10, the main differences between the
도 11을 참조하여, 도 7의 마이크로 소자 구조체(1F)와 마이크로 소자 구조체(1J) 사이의 주요 차이점이 아래에서 설명된다. 마이크로 소자 구조체(1J)에서, 제한 구조체(15)의 단면 형상은, 예를 들어, 불규칙한 형상이다.Referring to FIG. 11, the main differences between the
도 12를 참조하여, 도 4의 마이크로 소자 구조체(1C)와 마이크로 소자 구조체(1K) 사이의 주요 차이점이 아래에서 설명된다. 마이크로 소자 구조체(1K)에서, 제1 유형 반도체 층(100)은 플랫폼 에칭에 의해 노출되어 제1 유형 반도체 층(100)과 전극(12) 사이의 전기적 연결을 실현하지만, 본 개시가 이에 한정되는 것은 아니다. 본 개시의 임의의 실시예는 또한 동일한 변경을 가질 수 있으며, 이의 세부사항은 반복되지 않는다.Referring to FIG. 12, the main differences between the
도 13을 참조하면, 디스플레이 디바이스(DD)는 회로 기판(2) 및 마이크로 소자 구조체(1)를 포함할 수 있다. 회로 기판(2)은 상보적 금속-산화물-반도체(complementary metal-oxide-semiconductor; CMOS) 기판, 액정 온 실리콘(liquid crystal on silicon; LCOS) 기판, 박막 트랜지스터(thin film transistor; TFT) 기판 또는 작동 회로를 갖는 다른 기판을 포함할 수 있으며, 이는 본 개시에 의해 제한되지 않는다. 또한, 회로 기판(2)은 패드(P1) 및 패드(P2)를 포함할 수 있지만, 본 개시가 이에 한정되는 것은 아니다.Referring to FIG. 13, the display device DD may include a
마이크로 소자 구조체들(1)은 회로 기판(2) 상에 배치되며 회로 기판(2)에 전기적으로 연결된다. 예를 들어, 마이크로 소자 구조체(1) 내의 솔더 패턴(13) 및 솔더 패턴(14)은 각각 리플로우 프로세스를 통해 회로 기판(2) 내의 패드(P1) 및 패드(P2)과 함께 솔더링될 수 있다. 이러한 프레임워크 하에서, 2개의 전극들(11, 12)은 회로 기판(2)을 향한 몸체(10)의 측면 상에 배치되며, 2개의 솔더 패턴들(13, 14)은 2개의 전극들과 회로 기판(2) 사이에 위치된다.The micro device structures (1) are disposed on the circuit board (2) and are electrically connected to the circuit board (2). For example, the
다른 실시예들에서, 도시되지는 않았지만, 디스플레이 디바이스(DD) 내의 마이크로 소자 구조체(1)는 이상에서 언급된 실시예들 중 임의의 하나의 실시예의 마이크로 소자 구조체로 대체될 수 있으며, 이는 여기서 반복되지 않을 것이다.In other embodiments, although not shown, the
또한, 도 13이 하나의 마이크로 소자 구조체를 개략적으로 예시하지만, 디스플레이 디바이스(DD)는, 비제한적으로, 청색, 적색 또는 녹색 마이크로 LED 구조체들을 포함하여 다수의 마이크로 소자 구조체들을 포함할 수 있다.Additionally, although FIG. 13 schematically illustrates one micro device structure, display device DD may include multiple micro device structures, including but not limited to blue, red, or green micro LED structures.
요약하면, 본 개시의 실시예에서, 전극들과 그 위의 솔더 패턴들을 제한 구조체로 둘러쌈으로써, 리플로우 프로세스 동안 솔더 패턴들의 오버플로우 범위가 제한되어, 단락을 초래하는 오버플로우된 솔더 패턴이 오버플로우된 솔더 패턴과 접촉하는 것을 방지할 수 있다. 또한, 제한 구조체와 솔더 패턴 사이의 거리(갭)를 유지함으로써, 오버플로우되는 솔더 패턴을 제한하기 위한 제한 구조체에 의해 둘러싸인 범위는 효과적으로 응고되거나 또는 감소될 수 있으며, 이는 단락의 가능성을 추가로 감소시키는 데 도움이 된다.In summary, in embodiments of the present disclosure, by surrounding the electrodes and the solder patterns thereon with a confinement structure, the extent of overflow of the solder patterns during the reflow process is limited, thereby preventing overflowed solder patterns resulting in short circuits. Prevents contact with overflowed solder patterns. Additionally, by maintaining the distance (gap) between the confinement structure and the solder pattern, the area enclosed by the confinement structure to limit the overflowing solder pattern can be effectively solidified or reduced, which further reduces the possibility of short circuiting. It helps to do it.
본 개시의 사상 또는 범위로부터 벗어나지 않고 개시된 실시예들에 대한 다양한 수정들 및 변형들이 이루어질 수 있다는 것이 당업자들에게 자명할 것이다. 전술한 것을 고려하여, 본 개시는 다음의 청구항들 및 그들의 등가물들의 범위 내에 속하도록 제공된 수정예들 및 변형예들을 커버하도록 의도된다.It will be apparent to those skilled in the art that various modifications and variations may be made to the disclosed embodiments without departing from the spirit or scope of the disclosure. In light of the foregoing, the present disclosure is intended to cover such modifications and variations as are provided to fall within the scope of the following claims and their equivalents.
Claims (17)
몸체;
상기 몸체의 측면 상에 배치되는 2개의 전극들;
상기 2개의 전극들 상에 각각 배치되는 2개의 솔더 패턴들; 및
상기 몸체에 대해 돌출되는 제한 구조체로서, 상기 제한 구조체는 상기 전극들 중 하나와 그 위의 상기 솔더 패턴을 둘러싸고, 상기 제한 구조체의 적어도 일 부분은 갭을 두고 상기 둘러싸인 솔더 패턴으로부터 분리되는, 상기 제한 구조체를 포함하는, 마이크로 소자 구조체.
As a micro device structure,
body;
two electrodes disposed on the side of the body;
two solder patterns respectively disposed on the two electrodes; and
a confinement structure projecting relative to the body, the confinement structure surrounding one of the electrodes and the solder pattern thereon, wherein at least a portion of the confinement structure is separated from the surrounding solder pattern by a gap. A micro device structure comprising a structure.
상기 마이크로 소자 구조체는,
상기 전극들 중 하나의 그 위의 상기 솔더 패턴 사이에 그리고 상기 전극들 중 다른 하나와 그 위의 상기 솔더 패턴 사이에 각각 배치되는 2개의 공융 장벽 패턴들을 더 포함하는, 마이크로 소자 구조체.
In claim 1,
The micro device structure is,
The micro device structure further comprising two eutectic barrier patterns disposed respectively between the solder pattern thereon of one of the electrodes and between the solder pattern thereon and another one of the electrodes.
상기 솔더 패턴들 중 하나는 그 아래에 위치된 상기 공융 장벽 패턴의 주변 부분을 노출하며, 상기 제한 구조체는 상기 공융 장벽 패턴의 상기 주변 부분 상에 배치되고 상기 주변 부분에 대해 돌출되는, 마이크로 소자 구조체.
In claim 2,
wherein one of the solder patterns exposes a peripheral portion of the eutectic barrier pattern located beneath it, and the confinement structure is disposed on and protrudes relative to the peripheral portion of the eutectic barrier pattern. .
상기 제한 구조체 및 상기 공융 장벽 패턴은 일체로 형성되는, 마이크로 소자 구조체.
In claim 3,
wherein the confinement structure and the eutectic barrier pattern are integrally formed.
상기 제한 구조체 및 상기 공융 장벽 패턴은 상이한 재료들을 갖는, 마이크로 소자 구조체.
In claim 3,
wherein the confinement structure and the eutectic barrier pattern have different materials.
상기 마이크로 소자 구조체는,
상기 몸체를 커버하며 2개의 개구부들을 갖는 절연 층으로서, 상기 2개의 전극들은 상기 절연 층 상에 배치되고 상기 2개의 개구부들을 통해 상기 몸체에 각각 연결되며, 상기 2개의 전극들은 상기 절연 층 및 상기 2개의 공융 장벽 패턴들에 의해 각각 밀봉되어 상기 2개의 솔더 패턴으로부터 분리되는, 상기 절연 층을 더 포함하는, 마이크로 소자 구조체.
In claim 2,
The micro device structure is,
An insulating layer covering the body and having two openings, wherein the two electrodes are disposed on the insulating layer and connected to the body through the two openings, respectively, and the two electrodes are connected to the insulating layer and the two openings. The micro device structure further comprising the insulating layer each sealed by two eutectic barrier patterns and separated from the two solder patterns.
상기 마이크로 소자 구조체는,
상기 몸체를 커버하며 2개의 개구부들을 갖는 절연 층으로서, 상기 2개의 전극들은 상기 절연 층 상에 배치되고 상기 2개의 개구부들을 통해 상기 몸체에 각각 연결되며, 상기 제한 구조체는 상기 절연 층 상에 배치되는, 상기 절연 층을 더 포함하는, 마이크로 소자 구조체.
In claim 1,
The micro device structure is,
an insulating layer covering the body and having two openings, wherein the two electrodes are disposed on the insulating layer and are respectively connected to the body through the two openings, and the confinement structure is disposed on the insulating layer. , a micro device structure further comprising the insulating layer.
상기 제한 구조체 및 상기 절연 층은 일체로 형성되거나, 또는 상기 제한 구조체 및 상기 절연 층은 상이한 재료들을 갖는, 마이크로 소자 구조체.
In claim 7,
The confinement structure and the insulating layer are formed integrally, or the confinement structure and the insulating layer have different materials.
상기 마이크로 소자 구조체는,
상기 몸체를 커버하며 2개의 개구부들을 갖는 절연 층으로서, 상기 2개의 전극들은 상기 절연 층 상에 배치되고 상기 2개의 개구부들을 통해 상기 몸체에 각각 연결되는, 상기 절연 층; 및
2개의 공융 장벽 패턴(eutectic barrier pattern)들로서, 상기 2개의 전극들, 상기 2개의 공융 장벽 패턴들, 및 상기 2개의 솔더 패턴들은 상기 몸체 상에 컨포멀하게 순차적으로 적층되며, 상기 솔더 패턴들 각각은 상기 몸체로부터 멀어지는 측면 상에 홈을 갖는, 상기 2개의 공융 장벽 패턴들을 더 포함하는, 마이크로 소자 구조체.
In claim 1,
The micro device structure is,
an insulating layer covering the body and having two openings, the two electrodes being disposed on the insulating layer and each connected to the body through the two openings; and
Two eutectic barrier patterns, wherein the two electrodes, the two eutectic barrier patterns, and the two solder patterns are sequentially stacked conformally on the body, each of the solder patterns The microdevice structure further comprising the two eutectic barrier patterns having grooves on a side away from the body.
상기 제한 구조체의 단부 부분은 상기 솔더 패턴의 상단 부분과 상기 솔더 패턴의 하단 부분 사이에 위치되는, 마이크로 소자 구조체.
In claim 1,
An end portion of the confinement structure is located between a top portion of the solder pattern and a bottom portion of the solder pattern.
상기 몸체 상의 상기 둘러싸인 솔더 패턴의 직각 투영은 상기 몸체 상의 상기 제한 구조체의 직각 투영에 의해 완전히 둘러싸이는, 마이크로 소자 구조체.
In claim 1,
wherein an orthogonal projection of the surrounded solder pattern on the body is completely surrounded by an orthogonal projection of the confinement structure on the body.
상기 둘러싸인 솔더 패턴에 대한 상기 갭의 폭의 비율은 0.25 이상인, 마이크로 소자 구조체.
In claim 1,
A micro device structure, wherein the ratio of the width of the gap to the surrounding solder pattern is 0.25 or more.
상기 몸체에 대한 상기 제한 구조체의 돌출 높이는 0.1 μm 내지 0.5 μm인, 마이크로 소자 구조체.
In claim 1,
A micro device structure wherein the protrusion height of the confinement structure relative to the body is 0.1 μm to 0.5 μm.
상기 제한 구조체의 단면 형상은 뿔 형상, 삼각형, 사변형, 볼록한 원형 형상, 또는 구부러진 형상을 포함하는, 마이크로 소자 구조체.
In claim 1,
A micro device structure wherein the cross-sectional shape of the confinement structure includes a horn shape, a triangular shape, a quadrilateral shape, a convex circular shape, or a curved shape.
회로 기판; 및
상기 회로 기판 상에 배치되며 상기 회로 기판에 전기적으로 연결되는 복수의 마이크로 소자 구조체들을 포함하며,
상기 마이크로 소자 구조체들 각각은,
몸체;
상기 회로 기판을 향한 상기 몸체의 측면 상에 배치되는 2개의 전극들;
각각 상기 2개의 전극들 상에 배치되며 상기 2개의 전극들과 상기 회로 기판 사이에 위치되는 2개의 솔더 패턴들; 및
상기 몸체에 대해 돌출되는 제한 구조체로서, 상기 제한 구조체는 상기 전극들 중 하나와 그 위의 상기 솔더 패턴을 둘러싸고, 상기 제한 구조체의 적어도 일 부분은 갭을 두고 상기 둘러싸인 솔더 패턴으로부터 분리되는, 상기 제한 구조체를 포함하는, 디스플레이 디바이스.
As a display device,
circuit board; and
It is disposed on the circuit board and includes a plurality of micro device structures electrically connected to the circuit board,
Each of the micro device structures,
body;
two electrodes disposed on the side of the body facing the circuit board;
two solder patterns each disposed on the two electrodes and positioned between the two electrodes and the circuit board; and
a confinement structure projecting relative to the body, the confinement structure surrounding one of the electrodes and the solder pattern thereon, wherein at least a portion of the confinement structure is separated from the surrounding solder pattern by a gap. A display device containing a structure.
상기 제한 구조체는 단부 부분을 가지며, 상기 솔더 패턴은 상기 몸체로부터 떨어진 상단 부분 및 상기 몸체에 가까운 하단 부분을 가지며, 상기 단부 부분은 상기 상단 부분과 상기 하단 부분 사이에 위치되는, 디스플레이 디바이스.
In claim 15,
wherein the confinement structure has an end portion and the solder pattern has a top portion away from the body and a bottom portion close to the body, the end portion being located between the top portion and the bottom portion.
상기 몸체 상의 상기 제한 구조체의 직각 투영은 상기 몸체 상의 상기 둘러싸인 솔더 패턴의 직각 투영을 완전히 커버하는, 디스플레이 디바이스.In claim 15,
A display device, wherein an orthogonal projection of the confinement structure on the body completely covers an orthogonal projection of the enclosed solder pattern on the body.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111146481 | 2022-12-05 | ||
TW111146481A TWI845046B (en) | 2022-04-25 | 2022-12-05 | Micro element structure and display device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20240083848A true KR20240083848A (en) | 2024-06-12 |
Family
ID=91469410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020230174576A KR20240083848A (en) | 2022-12-05 | 2023-12-05 | Micro element structure and display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20240083848A (en) |
-
2023
- 2023-12-05 KR KR1020230174576A patent/KR20240083848A/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107437551B (en) | Display device and method for manufacturing the same | |
US10475778B2 (en) | Optoelectronic component and method for producing an optoelectronic component | |
JP5148849B2 (en) | LED package, light emitting device using the same, and method of manufacturing LED package | |
WO2021017497A1 (en) | Display panel, display device and manufacturing method for display panel | |
TWI415310B (en) | Semiconductor light emitting device and method for manufacturing same | |
JP2927158B2 (en) | Semiconductor light emitting device | |
US20110073900A1 (en) | Semiconductor device and method for manufacturing same | |
KR20200078525A (en) | Method for manufacturing an optoelectronic device having a plurality of diodes | |
JP2017535052A (en) | Light emitting element | |
JP6704045B2 (en) | Semiconductor laser and method for manufacturing a semiconductor laser | |
KR20120108943A (en) | Semiconductor light emitting device and method for manufacturing same | |
US11251351B2 (en) | Light emitting diode, light emitting diode module, and display device having the same | |
US20130320371A1 (en) | Device module | |
KR20150035399A (en) | Light source module, manufacturing method thereof and backlight unit having the same | |
CN113675305A (en) | Light emitting diode chip and display device | |
CN114566515A (en) | Micro light-emitting diode display chip and preparation method thereof | |
JP5515685B2 (en) | LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING LIGHT EMITTING DEVICE USING THE SAME | |
KR20240083848A (en) | Micro element structure and display device | |
TWI845046B (en) | Micro element structure and display device | |
US20230343912A1 (en) | Micro element structure and display device | |
JP7010692B2 (en) | Semiconductor light emitting device | |
CN115732608A (en) | Micro-element structure and display device | |
TW202343835A (en) | Micro element structure and display device | |
KR20160110587A (en) | Semiconductor light emitting diode | |
KR102562064B1 (en) | Light emitting diode having plurality of light emitting cells and light emitting module having the same |