KR20240074560A - 3차원 강유전체 메모리 소자 - Google Patents
3차원 강유전체 메모리 소자 Download PDFInfo
- Publication number
- KR20240074560A KR20240074560A KR1020220156764A KR20220156764A KR20240074560A KR 20240074560 A KR20240074560 A KR 20240074560A KR 1020220156764 A KR1020220156764 A KR 1020220156764A KR 20220156764 A KR20220156764 A KR 20220156764A KR 20240074560 A KR20240074560 A KR 20240074560A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- memory device
- substrate
- electrode
- gate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 30
- 150000004767 nitrides Chemical class 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000002096 quantum dot Substances 0.000 claims description 9
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 claims description 7
- 239000010436 fluorite Substances 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 description 15
- 230000005669 field effect Effects 0.000 description 15
- 229910000449 hafnium oxide Inorganic materials 0.000 description 12
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 12
- 239000004020 conductor Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 229910019794 NbN Inorganic materials 0.000 description 5
- 229910019899 RuO Inorganic materials 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- AIRCTMFFNKZQPN-UHFFFAOYSA-N AlO Inorganic materials [Al]=O AIRCTMFFNKZQPN-UHFFFAOYSA-N 0.000 description 4
- 229910052688 Gadolinium Inorganic materials 0.000 description 4
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 4
- 229910004541 SiN Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 4
- 229910052712 strontium Inorganic materials 0.000 description 4
- 229910052727 yttrium Inorganic materials 0.000 description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the boundary region between the core and peripheral circuit regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
3차원 강유전체 메모리 소자가 개시된다. 개시된 3차원 강유전체 메모리 소자는, 기판; 상기 기판 위로 적층된 복수의 절연층; 상기 복수의 절연층 사이에 마련된 복수의 게이트 전극; 상기 복수의 게이트 전극과 접하는 복수의 강유전체층; 상기 복수의 강유전체층과 접하며, 상기 복수의 절연층의 측면으로부터 돌출된 복수의 중간 전극; 상기 복수의 중간 전극 및 상기 복수의 절연층과 접하는 게이트 절연층; 및 상기 게이트 절연층과 접하는 채널층;을 포함한다.
Description
본 개시는 3차원 강유전체 메모리 소자에 관한 것이다.
종래의 하드 디스크가 SSD(Solid State Drive)로 대체되면서 비휘발성 메모리 소자인 낸드(NAND) 플래시 메모리 소자가 널리 상용화되고 있다. 최근에는 소형화 및 고집적화에 따라 기판에 수직인 방향으로 다수의 메모리 셀이 적층된 3차원 낸드 플래시 메모리 소자가 개발되고 있다.
최근에는 3차원 낸드 플래시 메모리 소자에 낮은 동작 전압 및 빠른 프로그래밍 속도 등의 장점을 가지는 강유전체 전계 효과 트랜지스터(FeFET: Ferroelectric Field Effect Transistor)를 적용하려는 연구가 진행되고 있다.
예시적인 실시예는 3차원 강유전체 메모리 소자를 제공한다.
일 측면에 있어서,
기판;
상기 기판 위로 적층된 복수의 절연층;
상기 복수의 절연층 사이에 마련된 복수의 게이트 전극;
상기 복수의 게이트 전극과 접하는 복수의 강유전체층;
상기 복수의 강유전체층과 접하며, 상기 복수의 절연층의 측면으로부터 돌출된 복수의 중간 전극;
상기 복수의 중간 전극 및 상기 복수의 절연층과 접하는 게이트 절연층; 및
상기 게이트 절연층과 접하는 채널층;을 포함하는 3차원 강유전체 메모리 소자가 제공된다.
상기 복수의 게이트 전극은 상기 기판에 수직인 방향으로 적층되며, 상기 각 게이트 전극은 상기 기판에 나란한 방향으로 연장될 수 있다.
상기 각 게이트 전극은 워드 라인에 전기적으로 연결되며, 상기 각 중간 전극은 플로팅 전극(floating electrode)이 될 수 있다.
상기 복수의 중간 전극은 상기 기판에 나란한 제1 방향으로 상기 복수의 절연층의 측면으로부터 돌출되게 연장될 수 있다.
상기 중간 전극에 대향하는 상기 게이트 전극과 접하는 상기 강유전체층의 면적은 상기 중간 전극에 대향하는 상기 채널층과 접하는 상기 게이트 절연층의 면적 보다 작을 수 있다.
상기 중간 전극에 대향하는 상기 게이트 전극과 접하는 상기 강유전체층의 길이는 상기 중간 전극에 대향하는 상기 채널층과 접하는 상기 게이트 절연층의 길이 보다 작을 수 있다.
상기 강유전체층은 상기 기판에 나란한 상기 게이트 전극의 상하면 및 상기 기판에 수직인 상기 게이트 전극의 일측면에 마련될 수 있다.
상기 강유전체층은 상기 기판에 수직인 상기 게이트 전극의 일측면에 마련될수 있다.
상기 기판에 나란하며 상기 제1 방향에 수직인 제2 방향으로 상기 채널층의 양측에는 각각 소스 및 드레인 전극이 마련될 수 있다.
상기 각 소스 전극은 소스 라인에 전기적으로 연결되며, 상기 각 드레인 전극은 비트 라인에 전기적으로 연결될 수 있다.
상기 게이트 전극과 상기 중간 전극은 각각 독립적으로 W, TiN, TaN, WN, NbN, Mo, Ru, Ir, RuO, IrO, 및 폴리 실리콘 중 적어도 하나를 포함할 수 있다.
상기 절연층은 SiO, SiOC, SiON 및 SiN 중 적어도 하나를 포함할 수 있다.
상기 강유전체층은 플로라이트(fluorite)계 물질, 질화물계 물질, 또는 페로브스카이트(perovskite)를 포함할 수 있다.
상기 게이트 절연층은 SiO, SiN, AlO, HfO 및 ZrO 중 적어도 하나를 포함할수 있다.
상기 채널층은 상기 기판에 수직인 방향으로 연장되어 마련될 수 있다.
상기 채널층은 상기 복수의 게이트 전극에 대응하여 공통으로 마련될 수 있다.
상기 채널층은 IV족 반도체, Ⅲ-Ⅴ족 반도체, 산화물 반도체, 질화물 반도체, 질산화물 반도체, 이차원 반도체 물질(2D semiconductor material), 양자점(quantum dot), 또는 유기 반도체를 포함할 수 있다.
예시적인 실시예에 의하면, 중간 전극이 인접한 절연층의 측면으로부터 돌출되도록 마련되고, 이렇게 돌출된 중간 전극에 게이트 절연층 및 채널층이 순차적으로 마련됨으로써 게이트 전극과 접하는 강유전체층의 면적에 대한 채널층과 접하는 게이트 절연층의 면적의 비율을 증가시킬 수 있고, 강유전체층의 정전용량에 대한 게이트 절연층의 정전용량의 비율을 증대시킬 수 있다.
이와 같이, 강유전체층의 정전용량에 대한 게이트 절연층의 정전용량의 비율을 증대시킴으로써 게이트 절연층에 인가되는 전기장의 세기를 감소시킬 수 있다. 이에 따라, 동작 전압을 감소시키고, 동작 속도를 증가시킬 수 있으며, 게이트 절연층의 열화를 방지함으로써 소자의 신뢰성을 향상시킬 수 있다. 또한, 중간 전극에 대향하는 채널층의 폭이 커짐으로써 on-current를 향상시킬 수 있다.
도 1은 예시적인 실시예에 따른 3차원 강유전체 메모리 소자의 평면을 예시적으로 도시한 것이다.
도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 본 단면도이다.
도 3은 도 2에 도시된 예시적인 실시예에 따른 3차원 강유전체 메모리 소자의 A 부분을 도시한 것이다.
도 4는 도 3에 도시된 3차원 강유전체 메모리 소자에서, 하나의 강유전체 전계효과 트랜지스터를 확대하여 도시한 단면도이다.
도 5는 다른 예시적인 실시예에 따른 3차원 강유전체 메모리 소자의 단면을 도시한 것이다.
도 6은 도 5의 일부분을 확대하여 도시한 것이다.
도 7 내지 도 17은 예시적인 실시예에 따른 3차원 강유전체 메모리 소자의 제조방법을 설명하기 위한 도면들이다.
도 18는 예시적인 실시예에 따른 전자 장치에 적용될 수 있는 소자 아키텍쳐(architecture)를 개략적으로 보여주는 개념도이다.
도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 본 단면도이다.
도 3은 도 2에 도시된 예시적인 실시예에 따른 3차원 강유전체 메모리 소자의 A 부분을 도시한 것이다.
도 4는 도 3에 도시된 3차원 강유전체 메모리 소자에서, 하나의 강유전체 전계효과 트랜지스터를 확대하여 도시한 단면도이다.
도 5는 다른 예시적인 실시예에 따른 3차원 강유전체 메모리 소자의 단면을 도시한 것이다.
도 6은 도 5의 일부분을 확대하여 도시한 것이다.
도 7 내지 도 17은 예시적인 실시예에 따른 3차원 강유전체 메모리 소자의 제조방법을 설명하기 위한 도면들이다.
도 18는 예시적인 실시예에 따른 전자 장치에 적용될 수 있는 소자 아키텍쳐(architecture)를 개략적으로 보여주는 개념도이다.
이하, 첨부된 도면을 참조하여 예시적인 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위, 아래, 좌, 우에 있는 것뿐만 아니라 비접촉으로 위, 아래, 좌, 우에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 이러한 단계들은 적당한 순서로 행해질 수 있으며, 반드시 기재된 순서에 한정되는 것은 아니다.
또한, 명세서에 기재된 “...부”, “모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.
모든 예들 또는 예시적인 용어의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구범위에 의해 한정되지 않는 이상 이러한 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다.
도 1은 예시적인 실시예에 따른 3차원 강유전체 메모리 소자(100)의 평면을 예시적으로 도시한 것이며, 도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 본 단면도이다.
도 1 및 도 2를 참조하면, 3차원 강유전체 메모리 소자(100)는 기판(105)에 서로 이격되게 배치되는 복수의 수직 적층 구조체(101,102)를 포함한다. 도 1에는 2개의 수직 적층 구조체(101,102)가 예시적으로 도시되어 있으며, 이외에도 3차원 강유전체 메모리 소자(100)는 다양한 개수의 수직 적층 구조체를 포함할 수 있다.
각 수직 적층 구조체(100)는 기판(105)에 수직인 방향으로 적층된 복수의 메모리셀(memory cell)을 포함하며, 각 메모리셀은 후술하는 바와 같이 MFMIS(Metal Ferroelectric Metal Insulator Semiconductor) 구조를 갖는 강유전체 전계효과 트렌지스터(FeFET; Ferroelectric Field Effect Transistor)를 포함할 수 있다.
기판(105)은 다양한 재질을 포함할 수 있다. 예를 들면, 기판(105)은 단결정 실리콘 기판, 화합물 반도체 기판 또는 SOI(Silicon on Insulator) 기판을 포함할 수 있다. 하지만 이는 단지 예시적인 것으로, 이외에도 다양한 재질의 기판(105)이 사용될 수 있다. 또한 기판(105)에는 예를 들어 도핑에 의한 불순물 영역, 트랜지스터 등과 같은 전자 소자, 또는 데이터를 저장하는 메모리셀들을 선택하고 제어하는 주변 회로(periphery circuit) 등이 더 포함될 수 있다.
기판(105)의 표면에 수직인 방향(z축 방향)으로 복수의 강유전체 전계효과 트랜지스터가 적층되어 있다. 여기서, 각 강유전체 전계효과 트랜지스터는 MFMIS 구조를 가질 수 있다. 구체적으로, 각 강유전체 전계효과 트랜지스터는 기판(105)의 표면에 나란한 제1 방향(x축 방향)으로 순차적으로 마련된 게이트 전극(170), 강유전체층(160), 중간 전극(120), 게이트 절연층(130) 및 채널층(140)을 포함한다. 각 게이트 전극(170)에는 워드 라인(word line, 미도시)에 전기적으로 연결되어 있으며, 이 워드 라인을 통해 각 게이트 전극(170)에 소정 전압이 인가될 수 있다.
채널층(140)은 기판(105)의 표면에 수직인 방향(z축 방향)으로 연장되어 마련될 수 있다. 채널층(140)은 복수의 강유전체 전계효과 트랜지스터에 대응하여 공통으로 마련될 수 있다. 기판(105)의 표면에 나란하며 제1 방향(x축 방향)에 수직인 제2 방향(y축 방향)으로 채널층(140)의 양측에는 소스 전극(S)과 드레인 전극(D)이 이격되어 배치되어 있다. 소스 전극(S)과 드레인 전극(D) 사이에는 충진 절연층(150)으로 채워질 수 있다.
각 소스 전극(S)은 소스 라인(source line, 미도시)에 전기적으로 연결될 수 있으며, 각 드레인 전극(D)은 비트 라인(bit line, 미도시)에 전기적으로 연결될 수 있다. 소스 전극(S)과 드레인 전극(D) 사이의 채널층(140)이 각 강유전체 전계효과 트랜지스터의 채널을 형성할 수 있다. 각 강유전체 전계효과 트랜지스터의 채널은 기판(105)의 표면에 나란하게 형성될 수 있다.
도 3는 도 2에 도시된 예시적인 실시예에 따른 3차원 강유전체 메모리 소자(100)의 A 부분을 도시한 것이다. 도 4는 하나의 강유전체 전계효과 트랜지스터의 단면을 확대하여 도시한 것이다.
도 3 및 도 4를 참조하면, 기판(105)에 수직인 방향(z축 방향)으로 복수의 절연층(111)이 적층되어 있으며, 이 복수의 절연층(111) 사이에는 복수의 게이트 전극(170)이 적층되어 있다. 복수의 게이트 전극(170)은 기판(105)에 수직인 방향(z축 방향)으로 적층될 수 있으며, 각 게이트 전극(170)은 기판(105)에 나란한 방향으로 연장될 수 있다. 여기서, 각 게이트 전극(170)은 인접한 절연층들(111)의 측면으로부터 기판(105)에 나란한 방향으로 리세스되도록 마련될 수 있다.
절연층(111)은 게이트 전극들(170) 사이의 절연을 위한 것으로, 예를 들면, SiO, SiOC 및 SiON 중 적어도 하나를 포함할 수 있다. 하지만, 이에 한정되지는 않는다. 이러한 절연층(111)의 두께는 대략 7nm ~ 100nm가 될 수 있지만, 이는 단지 예시적인 것이다.
게이트 전극(170)은 금속, 금속 질화물, 금속 산화물, 폴리 실리콘 등과 같은 도전성 물질을 포함할 수 있다. 예를 들면, 게이트 전극(170)은 W, TiN, TaN, WN, NbN, Mo, Ru, Ir, RuO, IrO, 및 고농도로 도핑된 폴리 실리콘(highly doped poly silicon) 중 적어도 하나를 포함할 수 있다. 하지만 이는 단지 예시적인 것으로, 이외에도 게이트 전극(170)은 다른 다양한 도전성 물질을 포함할 수 있다. 게이트 전극(170)의 두께는 예를 들며, 대략 5nm ~ 100nm 가 될 수 있지만, 이에 한정되는 것은 아니다.
각 게이트 전극(170)에는 강유전체층(160)이 마련되어 있다. 강유전체층(160)은 게이트 전극(170)에 접하도록 마련될 수 있다. 구체적으로, 강유전체층(160)은 기판(105)에 나란한 상하면 및 기판(105)에 수직인 일측면에 마련될 수 있다. 다시 말해, 강유전체(160)층은 게이트 전극(170)의 일측면에서 연장되어 게이트 전극(170)의 상하면을 덮도록 마련될 수 있다. 강유전체층(160)의 상하면은 절연층(111)과 접할 수 있다.
강유전체는 결정화된 물질 구조에서 단위셀(unit cell) 내 전하 분포가 non-centrosymmetric 하여 자발적인 dipole(electric dipole), 즉, 자발 분극(spontaneous polarization)을 갖는다. 또한, 강유전체는 외부 전기장이 없는 상태에서도 dipole에 의한 잔류 분극(remnant polarization)을 갖는다. 그리고, 강유전체에서는 외부 전기장에 의해 분극의 방향이 도메인(domain) 단위로 바뀔(switching) 수 있다.
강유전체층(160)은 예를 들면, 플로라이트(fluorite)계 물질, 질화물계 물질 또는 페로브스카이트(perovskite) 등을 포함할 수 있다. 질화물계 물질은 예를 들면, AlScN을 포함할 수 있으며, 페로브스카이트는 예를 들면, PZT, BaTiO3, PbTiO3 등을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
플로라이트계 물질은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있다. 구체적인 예로서, 강유전체층(160)은 하프늄 산화물(HfO), 지르코늄 산화물(ZrO) 및 하프늄-지르코늄 산화물(HfZrO) 중 적어도 하나를 포함할 수 있다. 강유전체층(160)을 구성하는 하프늄 산화물(HfO), 지르코늄 산화물(ZrO) 및 하프늄-지르코늄 산화물(HfZrO)은 사방정계(orthorhombic crystal system)의 결정 구조를 가질 수 있다. 강유전체층(160)은 예를 들면, Si, Al, La, Y, Sr 및 Gd 중 적어도 하나의 도펀트를 더 포함할 수도 있다. 게이트 전극(170)에 마련되는 강유전체층(160)의 두께는 대략 3nm ~ 20nm 정도가 될 수 있지만, 이는 단지 예시적인 것이다.
각 강유전체층(160)에는 플로팅 전극(floating electrode)인 중간 전극(120)이 마련되어 있다. 중간 전극(120)은 강유전체층(160)의 일측면에 접하도록 마련될 수 있다.
중간 전극(120)은 게이트 전극(170)과 마찬가지로 도전성 물질을 포함할 수 있다. 예를 들면, 중간 전극(120)은 W, TiN, TaN, WN, NbN, Mo, Ru, Ir, RuO, IrO, 및 폴리 실리콘 중 적어도 하나를 포함할 수 있다. 중간 전극(120)은 게이트 전극(170)과 동일한 도전성 물질을 포함하거나 또는 게이트 전극(170)과 다른 도전성 물질을 포함할 수도 있다.
각 중간 전극(120)은 인접한 절연층들(111)의 측면으로부터 기판(105)의 표면에 나란한 제1 방향(x축 방향)으로 돌출되도록 마련될 수 있다. 중간 전극(170)의 두께는 인접한 절연층들(111) 사이의 간격이 될 수 있다. 게이트 전극(170)의 두께가 t1, 강유전체층(160)의 두께가 t2 라면, 중간 전극(120)의 두께(t3)는 t1 + 2×t2가 될 수 있다.
게이트 절연층(130)은 절연층들(111)의 측면 및 중간 전극들(120)의 측면에 접하도록 마련될 수 있다. 게이트 절연층(130)은 기판(105)에 수직인 방향(z축 방향)으로 연장되되록 마련될 수 있다. 절연층들(111)의 측면으로부터 기판(105)의 표면에 나란한 제1 방향(x축 방향)으로 돌출된 중간 전극들(120)에 의해 게이트 절연층(130)은 굴곡된 형상을 가질 수 있다.
게이트 절연층(130)은 예를 들면, SiO, SiN, AlO, HfO 및 ZrO 중 적어도 하나를 포함할 수 있지만 이에 한정되는 것은 아니다. 게이트 절연층(130)은 대략 1nm ~ 10nm의 두께를 가질 수 있지만, 이는 단지 예시적인 것이다.
채널층(140)은 게이트 절연층(130)에 접하도록 마련될 수 있다. 게이트 절연층(130) 및 채널층(140)은 기판(105)의 표면에 나란한 제1 방향(x축 방향)을 따라 순차적으로 적층될 수 있다. 채널층(140)은 게이트 절연층(130)에 대응하는 굴곡된 형상을 가질 수 있다. 채널층(140)은 복수의 게이트 전극(170)에 대응하여 기판(105)에 수직인 방향(z축 방향)으로 마련될 수 있다. 이에 따라, 기판(105)에 수직인 방향으로 적층된 복수의 강유전체 전계효과 트랜지스터는 하나의 채널층(150)을 공유할 수 있다.
채널층(140)은 반도체 물질을 포함할 수 있다. 예를 들면, 채널층(140)은 예를 들면, Si, Ge, SiGe 등과 같은 IV 족 반도체 또는 Ⅲ-Ⅴ족 반도체를 포함할 수 있다. 또한, 채널층(140)은 예를 들면, 산화물 반도체, 질화물 반도체, 질산화물 반도체, 이차원 반도체 물질(2D semiconductor material), 양자점(quantum dot), 또는 유기 반도체를 포함할 수도 있다. 여기서, 산화물 반도체는, 예컨대, InGaZnO 등을 포함할 수 있고, 이차원 반도체 물질은 예컨대, TMD(transition metal dichalcogenide)나 그래핀(graphene)을 포함할 수 있으며, 양자점은 콜로이달 양자점(colloidal QD), 나노결정(nanocrystal) 구조 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것에 불과하고, 본 실시예는 이에 한정되지 않는다.
채널층(140)은 도펀트를 더 포함할 수 있다. 여기서, 도펀트는 p형 도펀트 또는 n형 도펀트를 포함할 수 있다. p형 도펀트는 예를 들면, B, Al, Ga, In 등과 같은 Ⅲ족 원소를 포함할 수 있으며, n형 도펀트는 예를 들면, P, As, Sb 등과 같은 Ⅴ족 원소를 포함할 수 있다. 채널층(140)은 대략 1nm ~ 20nm의 두께를 가질 수 있지만, 이에 한정되는것은 아니다.
기판(105)의 표면에 나란한 제2 방향(y축 방향)으로 채널층(140)의 양측에는 소스 전극(S)과 드레인 전극(D)이 이격되어 배치되어 있으며, 소스 전극(S)과 드레인 전극(D) 사이에는 충진 절연층(150)으로 채워질 수 있다. 소스 전극(S)과 드레인 전극(D) 사이의 채널층(140)이 각 강유전체 전계효과 트랜지스터의 채널을 형성할 수 있다.
각 강유전체 전계효과 트랜지스터에서 게이트 전극(120)에 인가된 게이트 전압에 따라 강유전 분극 방향이 결정됨으로써 메모리 동작이 수행될 수 있다. 여기서, 비휘발성 메모리 동작이 수행되기 위해서는 강유전 분극 스위칭이 일어나는 항전기장(coercive field) 보다 높은 크기의 게이트 전압이 게이트 전극(120)에 인가될 수 있다.
일반적인 MFMIS 구조의 강유전체 전계효과 트랜지스터에서는 게이트 절연층이 강유전체층에 비해 상대적으로 낮은 정전용량(capacitance)을 가지는 경우에 강유전체의 분극을 바꾸기 위해 게이트 전극에 높은 전압을 인가하게 되면 게이트 절연층에는 높은 전기장이 인가됨으로써 breakdown이 발생할 수 있으며, 이에 따라 게이트 절연층이 열화될 수 있다. 따라서, 게이트 절연층의 열화를 방지하기 위해서는 게이트 절연층이 강유전체층에 비해 상대적으로 높은 정전용량을 가지는 것이 필요하게 된다.
본 실시예에서 강유전체층(160)의 정전용량에 대한 게이트 절연층(130)의 정전용량의 비율은 게이트 전극(170)과 접하는 강유전체층(160)의 제1 면적에 대한 채널층(140)과 접하는 게이트 절연층(130)의 제2 면적의 비율에 비례한다. 여기서, 강유전체층(160)의 제1 면적은 중간 전극(120)에 대향하는 게이트 전극(170)과 강유전체층(160)이 접촉하는 면적을 의미하며, 게이트 절연층(130)의 제2 면적은 중간 전극(120)에 대향하는 채널층(140)과 게이트 절연층(130)이 접촉하는 면적을 의미한다.
도 4를 참조하면, 게이트 전극(170)과 접하는 강유전체층(160)의 제1 면적에 대한 채널층(140)과 접하는 게이트 절연층(130)의 제2 면적의 비율은 게이트 전극(170)과 접하는 강유전체층(160)의 제1 길이(L1)에 대한 채널층(140)과 접하는 게이트 절연층(130)의 제2 길이(L2)에 비례한다. 여기서, 강유전체층(160)의 제1 길이(L1)는 중간 전극(120)에 대향하는 게이트 전극(170)과 강유전체층(160)이 접촉하는 길이를 의미한다. 강유전체층(160)의 제1 길이(L1)는 게이트 전극(170)의 두께가 될 수 있다. 또는, 강유전체층(170)의 두께가 t2, 중간 전극(120)의 두께가 t3라고 하면 강유전체층(160)의 제1 길이(L1)는 t3 - 2×t2가 될 수 있다. 게이트 절연층(130)의 제2 길이(L2)는 돌출된 중간 전극(120)에 대향하는 채널층(140)과 게이트 절연층(130)이 접촉하는 길이를 의미한다.
본 실시예에서는 중간 전극(120)이 인접한 절연층들(111)의 측면으로부터 돌출되도록 마련되고, 이렇게 돌출된 중간 전극(120)에 게이트 절연층(130) 및 채널층(140)이 순차적으로 마련됨으로써 게이트 전극(170)과 접하는 강유전체층의 제1 길이(L1)에 대한 채널층(140)과 접하는 게이트 절연층(130)의 제2 길이(L2)를 증가시킬 수 있다. 이에 따라, 게이트 전극(170)과 접하는 강유전체층(160)의 제1 면적에 대한 채널층(140)과 접하는 게이트 절연층(130)의 제2 면적의 비율을 증가시킬 수 있으며, 강유전체층(170)의 정전용량에 대한 게이트 절연층(130)의 정전용량의 비율을 증대시킬 수 있다.
이와 같이, 강유전체층(170)의 정전용량에 대한 게이트 절연층(130)의 정전용량의 비율을 증가시킴으로써 게이트 절연층(130)에 인가되는 전기장의 세기를 감소시킬 수 있다. 이에 따라, 동작 전압을 감소시키고, 동작 속도를 증가시킬 수 있으며, 게이트 절연층(130)의 열화를 방지함으로써 소자의 신뢰성을 향상시킬 수 있다. 또한, 중간 전극(120)에 대향하는 채널층(140)의 폭을 증가시킴으로써 on-current를 향상시킬 수 있다.
도 5는 다른 예시적인 실시예에 따른 3차원 강유전체 메모리 소자(200)의 단면을 도시한 것이다. 도 6은 도 5의 일부분을 확대하여 도시한 것이다. 이하에서는 전술한 실시예와 다른 점을 중심으로 설명한다.
도 5 및 도 6을 참조하면, 기판(105)에 수직인 방향(z축 방향)으로 복수의 절연층(111)이 적층되어 있으며, 이 복수의 절연층(111) 사이에는 복수의 게이트 전극(270)이 적층되어 있다. 복수의 게이트 전극(270)은 기판(105)에 수직인 방향(z축 방향)으로 적층될 수 있으며, 각 게이트 전극(270)은 기판(105)에 나란한 방향으로 연장될 수 있다. 여기서, 각 게이트 전극(270)은 인접한 절연층들(111)의 측면으로부터 기판(105)에 나란한 제1 방향(x축 방향)을 따라 리세스되도록 마련될 수 있다. 절연층(111)은 예를 들면, SiO, SiOC 및 SiON 중 적어도 하나를 포함할 수 있으며, 게이트 전극(270)은 예를 들면, 금속, 금속 질화물, 금속 산화물, 폴리 실리콘 등과 같은 도전성 물질을 포함할 수 있다.
각 게이트 전극(270)에는 강유전체층(260)이 마련되어 있다. 강유전체층(260)은 기판(105)에 수직인 게이트 전극(270)의 일측면에 접하도록 마련될 수 있다. 강유전체층(260)은 예를 들면, 플로라이트(fluorite)계 물질, 질화물계 물질 또는 페로브스카이트(perovskite) 등을 포함할 수 있다.
각 강유전체층(260)에는 플로팅 전극인 중간 전극(220)이 마련되어 있다. 중간 전극(220)은 강유전체층(260)에 접하도록 마련될 수 있다. 중간 전극(220)은 게이트 전극(270)과 마찬가지로 도전성 물질을 포함할 수 있다. 각 중간 전극(220)은 인접한 절연층들(111)의 측면으로부터 기판(105)의 표면에 나란한 제1 방향(x축 방향)으로 돌출되도록 마련될 수 있다. 여기서, 중간 전극(220)의 두께는 게이트 전극(270)의 두께가 될 수 있다.
게이트 절연층(230)은 절연층들(111)의 측면 및 중간 전극들(220)의 측면에 접하도록 마련될 수 있다. 게이트 절연층(230)은 기판(105)에 수직인 방향(z축 방향)으로 연장되되록 마련될 수 있다. 절연층들(111)의 측면으로부터 기판(105)의 표면에 나란한 제1 방향(x축 방향)으로 돌출된 중간 전극들(220)에 의해 게이트 절연층(230)은 굴곡된 형상을 가질 수 있다. 게이트 절연층(230)은 예를 들면, SiO, SiN, AlO, HfO 및 ZrO 중 적어도 하나를 포함할 수 있지만 이에 한정되는 것은 아니다.
채널층(240)은 게이트 절연층(230)에 접하도록 마련될 수 있다. 채널층(240)은 게이트 절연층(230)에 대응하는 굴곡된 형상을 가질 수 있다. 예를 들면, 채널층(240)은 예를 들면, Si, Ge, SiGe 등과 같은 IV 족 반도체 또는 Ⅲ-Ⅴ족 반도체를 포함할 수 있다. 또한, 채널층(240)은 예를 들면, 산화물 반도체, 질화물 반도체, 질산화물 반도체, 이차원 반도체 물질(2D semiconductor material), 양자점(quantum dot), 또는 유기 반도체를 포함할 수도 있다. 채널층(240)은 도펀트를 더 포함할 수 있다.
도 6을 참조하면, 게이트 전극(270)과 접하는 강유전체층(260)의 제1 면적에 대한 채널층(240)과 접하는 게이트 절연층(230)의 제2 면적의 비율은 게이트 전극(270)과 접하는 강유전체층(260)의 제1 길이(L1)에 대한 채널층(240)과 접하는 게이트 절연층(230)의 제2 길이(L2)에 비례한다. 여기서, 강유전체층(260)의 제1 길이(L1)는 중간 전극(220)에 대향하는 게이트 전극(270)과 강유전체층(260)이 접촉하는 길이를 의미한다. 강유전체층(260)의 제1 길이(L1)는 게이트 전극(270)의 두께 또는 중간 전극(220)의 두께가 될 수 있다. 게이트 절연층(230)의 제2 길이(L2)는 돌출된 중간 전극(220)에 대향하는 채널층(240)과 게이트 절연층(230)이 접촉하는 길이를 의미한다.
중간 전극(220)이 인접한 절연층들(111)의 측면으로부터 돌출되도록 마련되고, 이렇게 돌출된 중간 전극(220)에 게이트 절연층(230) 및 채널층(240)이 순차적으로 마련됨으로써 게이트 전극(270)과 접하는 강유전체층의 제1 길이(L1)에 대한 채널층(240)과 접하는 게이트 절연층(230)의 제2 길이(L2)를 증가시킬 수 있다. 이에 따라, 게이트 전극(270)과 접하는 강유전체층(260)의 제1 면적에 대한 채널층(240)과 접하는 게이트 절연층(230)의 제2 면적의 비율을 증가시킬 수 있으며, 강유전체층(270)의 정전용량에 대한 게이트 절연층(230)의 정전용량의 비율을 증대시킬 수 있다.
도 7 내지 도 17은 예시적인 실시예에 따른 3차원 강유전체 메모리 소자의 제조방법을 설명하기 위한 도면들이다. 도 7 내지 도 17에는 도 2에 도시된 3차원 강유전체 메모리 소자(100)의 제조방법이 예시적으로 도시되어 있다.
도 7을 참조하면, 기판(105)에 수직인 방향(z축 방향)으로 복수의 제1 몰드층(111) 및 복수의 제2 몰드층(112)을 교대로 적층한 다음, 그 위에 제3 몰드층(113)을 적층한다. 기판(105)은 다양한 재질을 포함할 수 있다. 예를 들면, 기판(105)은 단결정 실리콘 기판, 화합물 반도체 기판 또는 SOI 기판을 포함할 수 있다. 하지만 이는 단지 예시적인 것으로, 이외에도 다양한 재질의 기판(105)이 사용될 수 있다. 또한 기판(105)에는 예를 들어 도핑에 의한 불순물 영역, 트랜지스터 등과 같은 전자 소자, 또는 데이터를 저장하는 메모리셀들을 선택하고 제어하는 주변 회로(periphery circuit) 등이 더 포함될 수 있다.
제1 몰드층(111)은 전술한 도 2에 도시된 절연층(111)에 해당하는 것으로, 예를 들면, SiO, SiOC 및 SiON 중 적어도 하나를 포함할 수 있지만, 이에 한정되지는 않는다. 제1 몰드층(111)은 예를 들어 대략 7nm ~ 100nm의 두께로 형성될 수 있지만, 이는 단지 예시적인 것이다.
제2 몰드층(112)은 제1 몰드층(111)에 대해 식각 선택성을 가지는 물질을 포함할 수 있다. 예를 들면, 제2 몰드층(112)은 SiN을 포함할 수 있지만, 이에 한정되지는 않는다. 제3 몰드층(113)은 제1 및 제2 몰드층(111,112)을 패터닝하기 위해 마련되는 것으로, 제1 및 제2 몰드층(111,112)에 대해 식각 선택성을 가지는 물질을 포함할 수 있다.
도 8을 참조하면, 제3 몰드층(113)을 패터닝한 다음, 패터닝된 제3 몰드층(113)을 식각 마스크로 이용하여 복수의 제1 몰드층(111) 및 복수의 제2 몰드층(112)을 관통하는 관통홀들(H)을 형성한다. 도 8에는 2개의 관통홀(H)이 형성된 경우가 예시적으로 도시되어 있다. 관통홀(H)은 기판(105)에 수직인 방향(z축 방향)으로 연장될 수 있다. 이러한 관통홀(H)을 통해 제1 및 제2 몰드층들(111,112)의 측면이 노출될 수 있다.
도 9를 참조하면, 관통홀(H)을 통해 노출된 제2 몰드층들(112)의 측면을 선택적으로 식각함으로써 제1 리세스들(R1)을 형성한다. 여기서, 각 제1 리세스(R1)는 제1 몰드층(111)의 측면으로부터 기판(105)의 표면에 나란하게 소정 깊이로 연장될 수 있다.
도 10 및 도 11을 참조하면, 제1 몰드층들(111)의 측면 및 제1 리세스들(R1)을 덮도록 중간 전극층(120')을 형성한 다음, 이 중간 전극층(120')을 제1 몰드층(111)의 측면이 노출될 때까지 식각함으로써 복수의 중간 전극(120)을 형성한다. 각 중간 전극(120)은 제2 몰드층(112)의 측면과 접하며, 제1 리세스(R1)를 채우도록 마련될 수 있다. 중간 전극(120)은 금속, 금속 질화물, 금속 산화물, 폴리 실리콘 등과 같은 도전성 물질을 포함할 수 있다. 예를 들면, 중간 전극(120)은 W, TiN, TaN, WN, NbN, Mo, Ru, Ir, RuO, IrO, 및 고농도로 도핑된 폴리 실리콘(highly doped poly silicon) 중 적어도 하나를 포함할 수 있다. 하지만 이는 단지 예시적인 것으로, 이외에도 중간 전극(120)은 다른 다양한 도전성 물질을 포함할 수 있다.
도 12를 참조하면, 관통홀(H)을 통해 노출된 제1 몰드층들(111)의 측면을 선택적으로 식각함으로써 제2 리세스들(R2)을 형성한다. 여기서, 각 제2 리세스(R2)는 중간 전극(120)의 측면으로부터 기판(105)의 표면에 나란하게 소정 깊이로 연장될 수 있다. 이에 따라, 중간 전극들(120)은 제1 몰드층들(111)의 측면으로부터 기판(105)에 나란한 제1 방향(x축 방향)으로 돌출되도록 마련될 수 있다.
도 13을 참조하면, 제3 몰드층(113)을 제거한 다음, 제1 몰드층들(111) 및 중간 전극들(120)의 표면에 게이트 절연층(130) 및 채널층(140)을 순차적으로 증착하고, 제1 몰드층(111)의 상면에 형성된 게이트 절연층(130) 및 채널층(140)은 제거한다. 이에 따라, 관통홀(H)에 접하는 제1 몰드층들(111) 및 중간 전극들(120)의 측면에 게이트 절연층(130) 및 채널층(140)이 기판에 나란한 제1 방향으로 순차적으로 형성될 수 있다.
게이트 절연층(130)은 제1 몰드층들(111)의 측면 및 중간 전극들(120)의 측면에 접하도록 마련될 수 있다. 게이트 절연층(130)은 기판(105)에 수직인 방향(z축 방향)으로 연장될 수 있다. 절연층들(111)의 측면으로부터 기판(105)면에 나란한 제1 방향(x축 방향)으로 돌출된 중간 전극들(120)에 의해 게이트 절연층(130)은 굴곡된 형상을 가질 수 있다. 게이트 절연층(130)은 예를 들면, SiO, SiN, AlO, HfO 및 ZrO 중 적어도 하나를 포함할 수 있지만 이에 한정되는 것은 아니다.
채널층(140)은 게이트 절연층(130)에 접하도록 마련될 수 있다. 채널층(140)은 게이트 절연층(130)에 대응하는 굴곡된 형상을 가질 수 있다. 채널층(130)은 기판(105)에 수직인 방향(z축 방향)으로 연장될 수 있다.
채널층(140)은 반도체 물질을 포함할 수 있다. 예를 들면, 채널층(140)은 예를 들면, Si, Ge, SiGe 등과 같은 IV 족 반도체 또는 Ⅲ-Ⅴ족 반도체를 포함할 수 있다. 또한, 채널층(140)은 예를 들면, 산화물 반도체, 질화물 반도체, 질산화물 반도체, 이차원 반도체 물질(2D semiconductor material), 양자점(quantum dot), 또는 유기 반도체를 포함할 수도 있다. 여기서, 산화물 반도체는, 예컨대, InGaZnO 등을 포함할 수 있고, 이차원 반도체 물질은 예컨대, TMD(transition metal dichalcogenide)나 그래핀(graphene)을 포함할 수 있으며, 양자점은 콜로이달 양자점(colloidal QD), 나노결정(nanocrystal) 구조 등을 포함할 수 있다. 하지만, 이는 단지 예시적인 것에 불과하고, 본 실시예는 이에 한정되지 않는다.
채널층(140)은 도펀트를 더 포함할 수 있다. 여기서, 도펀트는 p형 도펀트 또는 n형 도펀트를 포함할 수 있다. p형 도펀트는 예를 들면, B, Al, Ga, In 등과 같은 Ⅲ족 원소를 포함할 수 있으며, n형 도펀트는 예를 들면, P, As, Sb 등과 같은 Ⅴ족 원소를 포함할 수 있다.
도 14를 참조하면, 관통홀(H)을 채우도록 충진 절연층(150)을 형성한다. 충진 절연층(150)은 예를 들면, 실리콘 산화물, 실리콘 질화물 등과 같은 다양한 절연 물질을 포함할 수 있다. 도 15를 참조하면, 제2 몰드층들(112)을 선택적으로 식각하게 제거함으로써 빈 공간(155)을 형성한다. 이러한 빈 공간(155)에 의해 제1 몰드층들(111)의 상하면 및 중간 전극들(120)의 측면이 노출될 수 있다.
도 16을 참조하면, 제2 몰드층(112)의 제거에 의해 형성된 빈 공간(155)의 내벽에 강유전체층(160) 및 게이트 전극(170)을 순차적으로 증착한다. 이에 따라, 강유전체층(160)은 게이트 전극(170)의 상하면 및 측면에 접하도록 형성될 수 있다.
강유전체층(160)은 예를 들면, 플로라이트(fluorite)계 물질, 질화물계 물질 또는 페로브스카이트(perovskite) 등을 포함할 수 있다. 질화물계 물질은 예를 들면, AlScN을 포함할 수 있으며, 페로브스카이트는 예를 들면, PZT, BaTiO3, PbTiO3 등을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
플로라이트계 물질은 예를 들면, Hf. Si, Al, Zr, Y, La, Gd 및 Sr 중에서 선택된 적어도 하나의 산화물을 포함할 수 있다. 구체적인 예로서, 강유전체층(160)은 하프늄 산화물(HfO), 지르코늄 산화물(ZrO) 및 하프늄-지르코늄 산화물(HfZrO) 중 적어도 하나를 포함할 수 있다. 강유전체층(130)을 구성하는 하프늄 산화물(HfO), 지르코늄 산화물(ZrO) 및 하프늄-지르코늄 산화물(HfZrO)은 사방정계(orthorhombic crystal system)의 결정 구조를 가질 수 있다. 강유전체층(160)은 예를 들면, Si, Al, La, Y, Sr 및 Gd 중 적어도 하나의 도펀트를 더 포함할 수도 있다. 게이트 전극에 마련되는 강유전체층의 두께는 대략 3nm ~ 20nm 정도가 될 수 있지만, 이는 단지 예시적인 것이다.
강유전체층(160)의 내측 표면에는 게이트 전극(170)이 형성되어 있다. 게이트 전극(170)은 예를 들면, W, TiN, TaN, WN, NbN, Mo, Ru, Ir, RuO, IrO, 및 폴리 실리콘 중 적어도 하나를 포함할 수 있다. 하지만 이는 단지 예시적인 것이다.
도 17을 참조하면, 충진 절연층(150)의 일측 부분 및 타측 부분을 기판(105)의 표면에 수직인 방향으로 식각하여 제거한 다음 소스 전극(S) 및 드레인 전극(D)을 형성함으로써 3차원 강유전체 메모리 소자(100)를 완성한다. 충진 절연층(150)의 일측 부분과 타측 부분은 기판(105)의 표면에 나란한 제2 방향(y축 방향)으로 서로 이격되어 있다. 도 17에 도시된 3차원 강유전체 메모리 소자(100)의 평면은 도 1에 도시되어 있다. 소스 전극(S)과 드레인 전극(D) 사이에서 기판(105)의 표면에 나란한 제2 방향(y축 방향)으로 연장된 채널층(140)이 강유전체 전계효과 트랜지스터의 채널을 형성할 수 있다.
이상에서 설명된 3차원 강유전체 메모리 소자(100,200)는 다양한 전자 장치에서 데이터 저장을 위해 사용될 수 있다. 도 18은 예시적인 실시예들에 따른 전자 장치에 적용될 수 있는 소자 아키텍쳐(architecture)를 개략적으로 보여주는 개념도이다.
도 18을 참고하면, 캐시 메모리(cache memory)(1510), ALU(1520) 및 제어 유닛(1530)이 CPU(Central Processing Unit,1500)을 구성할 수 있고, 캐시 메모리(1510)는 SRAM(static random access memory)으로 이루어질 수 있다. CPU(1500)와 별개로, 메인 메모리(1600) 및 보조 스토리지(1700)가 구비될 수도 있다. 메인 메모리(1600)는 DRAM 소자를 포함할 수 있으며, 보조 스토리지(1700)은 전술한 3차원 강유전체 메모리 소자(100,200)를 포함할 수 있다. 경우에 따라, 소자 아키텍쳐(architecture)는 서브-유닛들(sub-units)의 구분없이, 하나의 칩에서 컴퓨팅(computing) 단위 소자들과 메모리 단위 소자들이 상호 인접하는 형태로 구현될 수 있다. 이상에서 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형이 가능하다.
100,200.. 3차원 강유전체 메모리 소자
101,102.. 제1, 제2 수직 적층 구조체
105.. 기판
111.. 절연층
120.. 중간 전극
130,230.. 게이트 절연층
140,240.. 채널층
150.. 충진 절연층
160,260.. 강유전체층
170,270.. 게이트 전극
S.. 소스 전극
D.. 드레인 전극
101,102.. 제1, 제2 수직 적층 구조체
105.. 기판
111.. 절연층
120.. 중간 전극
130,230.. 게이트 절연층
140,240.. 채널층
150.. 충진 절연층
160,260.. 강유전체층
170,270.. 게이트 전극
S.. 소스 전극
D.. 드레인 전극
Claims (17)
- 기판;
상기 기판 위로 적층된 복수의 절연층;
상기 복수의 절연층 사이에 마련된 복수의 게이트 전극;
상기 복수의 게이트 전극과 접하는 복수의 강유전체층;
상기 복수의 강유전체층과 접하며, 상기 복수의 절연층의 측면으로부터 돌출된 복수의 중간 전극;
상기 복수의 중간 전극 및 상기 복수의 절연층과 접하는 게이트 절연층; 및
상기 게이트 절연층과 접하는 채널층;을 포함하는 3차원 강유전체 메모리 소자. - 제 1 항에 있어서,
상기 복수의 게이트 전극은 상기 기판에 수직인 방향으로 적층되며, 상기 각 게이트 전극은 상기 기판에 나란한 방향으로 연장되는 3차원 강유전체 메모리 소자. - 제 2 항에 있어서,
상기 각 게이트 전극은 워드 라인에 전기적으로 연결되며, 상기 각 중간 전극은 플로팅 전극(floating electrode)인 3차원 강유전체 메모리 소자. - 제 2 항에 있어서,
상기 복수의 중간 전극은 상기 기판에 나란한 제1 방향으로 상기 복수의 절연층의 측면으로부터 돌출되게 연장된 3차원 강유전체 메모리 소자. - 제 4 항에 있어서,
상기 중간 전극에 대향하는 상기 게이트 전극과 접하는 상기 강유전체층의 면적은 상기 중간 전극에 대향하는 상기 채널층과 접하는 상기 게이트 절연층의 면적 보다 작은 3차원 강유전체 메모리 소자. - 제 5 항에 있어서,
상기 중간 전극에 대향하는 상기 게이트 전극과 접하는 상기 강유전체층의 길이는 상기 중간 전극에 대향하는 상기 채널층과 접하는 상기 게이트 절연층의 길이 보다 작은 3차원 강유전체 메모리 소자. - 제 4 항에 있어서,
상기 강유전체층은 상기 기판에 나란한 상기 게이트 전극의 상하면 및 상기 기판에 수직인 상기 게이트 전극의 일측면에 마련되는 3차원 강유전체 메모리 소자. - 제 4 항에 있어서,
상기 강유전체층은 상기 기판에 수직인 상기 게이트 전극의 일측면에 마련되는 3차원 강유전체 메모리 소자. - 제 4 항에 있어서,
상기 기판에 나란하며 상기 제1 방향에 수직인 제2 방향으로 상기 채널층의 양측에는 각각 소스 및 드레인 전극이 마련되는 3차원 강유전체 메모리 소자. - 제 9 항에 있어서,
상기 각 소스 전극은 소스 라인에 전기적으로 연결되며, 상기 각 드레인 전극은 비트 라인에 전기적으로 연결되는 3차원 강유전체 메모리 소자. - 제 1 항에 있어서,
상기 게이트 전극과 상기 중간 전극은 각각 독립적으로 W, TiN, TaN, WN, NbN, Mo, Ru, Ir, RuO, IrO, 및 폴리 실리콘 중 적어도 하나를 포함하는 3차원 강유전체 메모리 소자. - 제 1 항에 있어서,
상기 절연층은 SiO, SiOC, SiON 및 SiN 중 적어도 하나를 포함하는 3차원 강유전체 메모리 소자. - 제 1 항에 있어서,
상기 강유전체층은 플로라이트(fluorite)계 물질, 질화물계 물질, 또는 페로브스카이트(perovskite)를 포함하는 3차원 강유전체 메모리 소자. - 제 1 항에 있어서,
상기 게이트 절연층은 SiO, SiN, AlO, HfO 및 ZrO 중 적어도 하나를 포함하는 3차원 강유전체 메모리 소자. - 제 1 항에 있어서,
상기 채널층은 상기 기판에 수직인 방향으로 연장되어 마련되는 3차원 강유전체 메모리 소자. - 제 15 항에 있어서,
상기 채널층은 상기 복수의 게이트 전극에 대응하여 공통으로 마련되는 메모리 소자. - 제 15 항에 있어서,
상기 채널층은 IV족 반도체, Ⅲ-Ⅴ족 반도체, 산화물 반도체, 질화물 반도체, 질산화물 반도체, 이차원 반도체 물질(2D semiconductor material), 양자점(quantum dot), 또는 유기 반도체를 포함하는 3차원 강유전체 메모리 소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220156764A KR20240074560A (ko) | 2022-11-21 | 2022-11-21 | 3차원 강유전체 메모리 소자 |
| US18/492,130 US20240172448A1 (en) | 2022-11-21 | 2023-10-23 | 3d ferroelectric memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220156764A KR20240074560A (ko) | 2022-11-21 | 2022-11-21 | 3차원 강유전체 메모리 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240074560A true KR20240074560A (ko) | 2024-05-28 |
Family
ID=91079765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220156764A KR20240074560A (ko) | 2022-11-21 | 2022-11-21 | 3차원 강유전체 메모리 소자 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20240172448A1 (ko) |
| KR (1) | KR20240074560A (ko) |
-
2022
- 2022-11-21 KR KR1020220156764A patent/KR20240074560A/ko unknown
-
2023
- 2023-10-23 US US18/492,130 patent/US20240172448A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20240172448A1 (en) | 2024-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200411515A1 (en) | Integrated circuit semiconductor device | |
| US20230225114A1 (en) | Semiconductor devices and methods of forming semiconductor devices | |
| US8907398B2 (en) | Gate structure in non-volatile memory device | |
| TWI769757B (zh) | 鐵電記憶體元件及其形成方法 | |
| US11925030B2 (en) | Method for forming a MFMIS memory device | |
| US20210246044A1 (en) | Semiconductor device comprising work function metal pattern in boundry region and method for fabricating the same | |
| US11729988B2 (en) | Memory device comprising conductive pillars and method of forming the same | |
| US11647635B2 (en) | Ferroelectric memory device and method of forming the same | |
| US20220367515A1 (en) | Ferroelectric memory device and method of forming the same | |
| US20230397399A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US20080251833A1 (en) | Integrated circuits and methods of manufacture | |
| US20240099017A1 (en) | Semiconductor device | |
| TWI796617B (zh) | 記憶胞、記憶裝置與其形成方法 | |
| TWI758123B (zh) | 鐵電記憶體裝置及其形成方法 | |
| KR20240074560A (ko) | 3차원 강유전체 메모리 소자 | |
| KR20220126154A (ko) | 3차원 적층 구조를 가지는 반도체 소자 및 그 제조방법 | |
| KR20240074561A (ko) | 3차원 강유전체 메모리 소자 | |
| KR20240005533A (ko) | 3차원 강유전체 메모리 소자 | |
| KR20240004061A (ko) | 3차원 강유전체 메모리 소자 | |
| US20240081078A1 (en) | Memory device and method of forming the same | |
| US20230180481A1 (en) | Vertical non-volatile memory device and electronic apparatus including the same | |
| US20230053447A1 (en) | Semiconductor memory devices with wrapped word lines | |
| US20240170574A1 (en) | Semiconductor device including vertical channel transistor, bit line and peripheral gate | |
| US20230011604A1 (en) | Semiconductor memory devices and methods of manufacturing thereof | |
| US20230269946A1 (en) | Structure of three-dimensional memory array |