KR20240065982A - 화소 회로 - Google Patents

화소 회로 Download PDF

Info

Publication number
KR20240065982A
KR20240065982A KR1020220147376A KR20220147376A KR20240065982A KR 20240065982 A KR20240065982 A KR 20240065982A KR 1020220147376 A KR1020220147376 A KR 1020220147376A KR 20220147376 A KR20220147376 A KR 20220147376A KR 20240065982 A KR20240065982 A KR 20240065982A
Authority
KR
South Korea
Prior art keywords
transistor
signal
pixel circuit
electrically connected
node
Prior art date
Application number
KR1020220147376A
Other languages
English (en)
Inventor
최병덕
김용덕
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020220147376A priority Critical patent/KR20240065982A/ko
Publication of KR20240065982A publication Critical patent/KR20240065982A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

일 실시예에 따른 화소 회로는, 데이터 신호와 제n스캔 신호를 입력 받는 제2트랜지스터, 구동 트랜지스터 역할을 하는 제3트랜지스터, 상기 제3트랜지스터와 직렬 연결되는 제5트랜지스터, 이니셜 신호와 제n스캔 신호를 입력 받는 제6트랜지스터, 일단은 상기 제3트랜지스터의 게이트 노드와 전기적으로 연결되고, 타단은 상기 제2트랜지스터의 일단 및 상기 제3트랜지스터의 타단과 전기적으로 연결되는 저장 캐패시터 및 상기 제5트랜지스터와 직렬 연결되는 발광 소자를 포함할 수 있다.

Description

화소 회로{Pixel Circuit}
본 발명은 화소 회로에 관한 발명으로서, 보다 자세하게는 N타입의 트랜지스터를 이용한 화소 회로를 이용하여 종래 기술보다 데이터 범위(Range)를 넓히면서 동시에 발광 소자의 변형성(variation)을 줄이는 화소 회로에 관한 발명이다.
유기 발광 디스플레이 장치는 전류 또는 전압에 의해 휘도가 제어되는 유기 발광 소자(Organic Light Emitting Diode, OLED)를 이용한다.
유기 발광 디스플레이 장치는 높은 콘트라스트 및 빠른 응답에 적합하므로, 휴대폰, 스마트 폰(smart phone), 랩탑 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 태블릿 PC(tablet PC), 울트라북(Ultrabook), 웨어러블 디바이스(wearable device), 디지털 TV, 데스크탑 컴퓨터, 디지털 사이니지 등에 사용되고 있다.
액티브 매트릭스형 유기 발광 디스플레이 장치는 복수개의 주사선, 복수개의 데이터선 및 복수개의 전원선과, 상기 선들에 연결되어 매트릭스 형태로 배열되는 복수개의 화소 회로를 구비한다. 또한, 상기 각 화소 회로는 통상적으로 유기 발광 소자, 2개의 트랜지스터, 즉 데이터 전압을 전달하기 위한 스위칭 트랜지스터와, 상기 데이터 전압에 따라 상기 유기 발광 소자를 구동시키기 위한 구동 트랜지스터와, 상기 데이터 전압을 유지시키기 위한 하나의 캐패시터로 이루어진다.
한편, 대부분의 모바일 디스플레이 패널에서는 발광 소자의 종류와 상관없이, p타입의 LTPS(저온 다결정 실리콘) 트랜지스터를 사용하는 것이 일반적이다.
p타입의 트랜지스터를 사용하게 되면, p 타입의 트랜지스터는 높은 모밀리티(mobility) 특성을 가지고 있기 때문에, 전류 구동 능력이 높아 같은 전류 구동을 위해 작게 설계가 가능한 장점이 존재한다.
그러나, p타입의 트랜지스터는 폴리실리콘(Poly-silicon)을 생성할 때, 그레인(grain) 단위로 제작하기 때문에 소자마다의 파라미터 변형성(parameter variation)이 큰 특성을 가지고 있다. 따라서, p 타입의 트랜지스터는 이를 보상하기 위한 보상 회로가 반드시 필요한 문제점이 존재한다. 또한, p 타입의 트랜지스터를 제작하기 위해서는 에너지가 높은excimer LASER를 필요로 하기 때문에, 이러한 특성상 대형으로 제작이 어려워, 대형 패널에 제작이 불가능한 단점이 존재한다.
대한민국 등록특허 제10-212219호 (2020.06.08. 공개) - '표시 장치 및 구동 방법' 대한민국 공개특허 제10-2021-0055028호 (2021.05.14.) - ' 정전류 설정 구성을 갖는 표시 장치 및 그 구동 방법'
일 실시예에 따른 화소 회로는 상기 설명한 문제점을 해결하기 위해 고안된 발명으로서, 화소 회로의 기능을 동일하게 하면서 종래 기술보다 보다 작은 면적으로 화소 회로를 구현할 수 있는 기술을 제공하는데 그 목적이 존재한다.
본 발명이 해결하려는 과제는 상기 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제는 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
일 실시예에 따른 화소 회로는, 데이터 신호와 제n스캔 신호를 입력 받는 제3트랜지스터, 구동 트랜지스터 역할을 하는 제4트랜지스터, 상기 제4트랜지스터와 직렬 연결되는 제6트랜지스터, 이니셜 신호와 제n스캔 신호를 입력 받는 제7트랜지스터, 일단은 상기 제4트랜지스터의 게이트 노드와 전기적으로 연결되고, 타단은 상기 제7트랜지스터의 일단과 전기적으로 연결되는 저장 캐패시터 및 상기 제7트랜지스터와 직렬 연결되는 발광 소자를 포함할 수 있다.
상기 저장 캐패시터의 타단은, 상기 발광 소자의 일단과 전기적으로 연결될 수 있다.
상기 제6트랜지스터는 제n발광 신호를 입력 받고, 상기 제6트랜지스터의 타단은 노드 A에서 상기 제7트랜지스터의 일단 및 상기 저장 캐패시터의 타단과 전기적으로 연결될 수 있다.
상기 화소 회로는, 제n스캔 신호를 입력 받는 제2트랜지스터를 더 포함하고, 상기 제2트랜지스터의 일단은 상기 제4트랜지스터의 일단과 노드 D에서 전기적으로 연결되고, 상기 제2트랜지스터의 타단은 노드 C에서 상기 저장 캐패시터의 일단 및 상기 제4트랜지스터의 게이트 노드와 전기적으로 연결될 수 있다.
상기 화소 회로는, 제n-1스캔 신호를 입력 받는 제1트랜지스터를 더 포함하고, 상기 제1트랜지스터의 일단은 공급 전원과 연결되고, 상기 제1트랜지스터의 타단은 상기 노드 C에서 상기 제2트랜지스터의 타단과 연결될 수 있다.
상기 화소 회로는, 제n 발광 신호를 입력 받는 제5트랜지스터를 더 포함하고, 상기 제5트랜지스터의 일단은 공급 전원과 연결되고, 상기 제5트랜지스터의 타단은 상기 노드 D에서 상기 제2트랜지스터의 일단과 연결될 수 있다.
상기 제n스캔 신호, 상기 제n-1스캔 신호, 상기 제n발광 신호 및 상기 이니셜 신호는, 이니셜(initialize) 신호 송신 주기, 보상(compensation) 신호 송신 주기 및 방출(emission) 신호 송신 주기를 순차적으로 포함할 수 있다.
다른 실시예에 따른 화소 회로는, 데이터 신호와 제n스캔 신호를 입력 받는 제3트랜지스터, 구동 트랜지스터 역할을 하는 제4트랜지스터, 상기 제4트랜지스터와 직렬 연결되는 제6트랜지스터, 이니셜 신호와 제n스캔 신호를 입력 받는 제7트랜지스터, 일단은 상기 제4트랜지스터의 게이트 노드와 전기적으로 연결되고, 타단은 상기 제3트랜지스터의 일단과 전기적으로 연결되는 저장 캐패시터 및 상기 제7트랜지스터와 직렬 연결되는 발광 소자를 포함할 수 있다.
상기 저장 캐패시터의 타단은, 상기 제4트랜지스터의 타단과 전기적으로 연결될 수 있다.
상기 제6트랜지스터는 제n발광 신호를 입력 받고, 상기 제6트랜지스터의 타단은 노드 A에서 상기 제7트랜지스터의 일단과 전기적으로 연결될 수 있다.
상기 화소 회로는, 제n스캔 신호를 입력 받는 제2트랜지스터를 더 포함하고, 상기 제2트랜지스터의 일단은 상기 제4트랜지스터의 일단과 노드 D에서 전기적으로 연결되고, 상기 제2트랜지스터의 타단은 노드 C에서 상기 저장 캐패시터의 일단 및 상기 제4트랜지스터의 게이트 노드와 전기적으로 연결될 수 있다.
상기 화소 회로는, 제n-1스캔 신호를 입력 받는 제1트랜지스터를 더 포함하고, 상기 제1트랜지스터의 일단은 공급 전원과 연결되고, 상기 제1트랜지스터의 타단은 상기 노드 C에서 상기 제2트랜지스터의 타단과 연결될 수 있다.
상기 화소 회로는, 제n 발광 신호를 입력 받는 제5트랜지스터를 더 포함하고, 상기 제5트랜지스터의 일단은 공급 전원과 연결되고, 상기 제5트랜지스터의 타단은 상기 노드 D에서 상기 제2트랜지스터의 일단과 연결될 수 있다.
상기 제n스캔 신호, 상기 제n-1스캔 신호, 상기 제n발광 신호 및 상기 이니셜 신호는, 이니셜(initialize) 신호 송신 주기, 보상(compensation) 신호 송신 주기 및 방출(emission) 신호 송신 주기를 순차적으로 포함할 수 있다.
또 다른 실시예에 따른 화소 회로는, 입력 전원과 연결되며, 제n-1스캔 신호를 입력 받는 제1트랜지스터, 제n스캔 신호를 입력 받는 제2트랜지스터, 구동 트랜지스터 역할을 하는 제4트랜지스터, 제n발광 신호를 입력 받는 제6트랜지스터 및 일단은 상기 제1트랜지스터, 상기 제2트랜지스터 및 상기 제4트랜지스터와 연결되며, 타단은 상기 제6트랜지스터와 전기적으로 연결될 수 있다.
일 실시예에 따른 화소 회로는 전류를 발생시킴에 있어서, 발광 소자의 변 형성에 의한 영향이 적어 보다 안정적으로 화소 회로를 구동할 수 있으며, 동시에 상대적으로 넓은 데이터 레인지를 가질 수 있는 장점이 존재한다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래 기술에 따른 2T(Transistor) 1C(Capacitor) 화소 회로의 일 예를 나타낸다.
도 2는 본 발명의 제1실시예에 따른 화소 회로의 구조를 도시한 회로도이다.
도 3은 본 발명의 제1실시예에서 제1초기화 구간의 작동 원리를 설명한 도면이다.
도 4는 본 발명의 제1실시예에서 보상 구간의 작동 원리를 설명한 도면이다.
도 5는 본 발명의 제1실시예에서 제1초기화 구간의 작동 원리를 설명한 도면이다.
도 6은 본 발명의 제1실시예에서 발광 구간의 작동 원리를 설명한 도면이다.
도 7은 본 발명의 제2실시예에 따른 화소 회로의 구조를 도시한 회로도이다.
도 8은 본 발명의 제2실시예에서 제1초기화 구간의 작동 원리를 설명한 도면이다.
도 9는 본 발명의 제2실시예에서 보상 구간의 작동 원리를 설명한 도면이다.
도 10은 본 발명의 제2실시예에서 제1초기화 구간의 작동 원리를 설명한 도면이다.
도 11은 본 발명의 제2실시예에서 발광 구간의 작동 원리를 설명한 도면이다.
도 12는 본 발명의 제3실시예에 따른 화소 회로의 구조를 도시한 회로도이다.
도 13은 본 발명의 제3실시예에서 제1초기화 구간의 작동 원리를 설명한 도면이다.
도 14는 본 발명의 제3실시예에서 보상 구간의 작동 원리를 설명한 도면이다.
도 15는 본 발명의 제3실시예에서 제1초기화 구간의 작동 원리를 설명한 도면이다.
도 16은 본 발명의 제3실시예에서 발광 구간의 작동 원리를 설명한 도면이다.
도 17은 종래 기술에 따른 화소 회로와, 본 발명에 따른 화소 회로의 면적을 비교 도시한 도면이다.
이하, 본 발명에 따른 실시 예들은 첨부된 도면들을 참조하여 설명한다. 각 도면의 구성요소들에 참조 부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 실시 예들을 설명할 것이나, 본 발명의 기술적 사상은 이에 한정되거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있다.
또한, 본 명세서에서 사용한 용어는 실시 예를 설명하기 위해 사용된 것으로, 개시된 발명을 제한 및/또는 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
또한, 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함하며, 본 명세서에서 사용한 "제 1", "제 2" 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지는 않는다.
아래에서는 첨부한 도면을 참고하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략한다.
도 1은 종래 기술에 따른 2T(Transistor) 1C(Capacitor) 화소 회로의 일 예를 나타낸 도면이다. 도 1을 참조하면, 2T 1C 화소 회로는 일반적으로 스캔 트랜지스터(scan transistor)(M1) 및 구동 트랜지스터(driving transistor)(M2)로 구성될 수 있다.
스캔 트랜지스터는 게이트 신호(Gate(n))에 따라서 제m데이터 신호(Data(m))를 캐패시터(C1)에 저장할 수 있다. 저장된 캐패시터 전압은 구동 트랜지스터를 이용하여 전류로 변환되어 발광 소자(OLED 및/또는 LED 등)를 구동시킬 수 있으며, 도 1에서 설명된 것과 같은 구동 방법은 전압을 인가 받아 전류를 구동하는 화소 회로로 전압 프로그래밍 전류 구동(voltage programming current driving) 방식으로 지칭될 수 있다.
한편, 도 1과 같은 화소 회로를 사용하는 경우, 대부분의 모바일 디스플레이 패널에서는 발광 소자의 종류와 상관없이, p타입의 LTPS(저온 다결정 실리콘) 트랜지스터를 사용하는 것이 일반적이다.
p타입의 트랜지스터를 사용하게 되면, p 타입의 트랜지스터는 높은 모밀리티(mobility) 특성을 가지고 있기 때문에, 전류 구동 능력이 높아 같은 전류 구동을 위해 작게 설계가 가능한 장점이 존재한다.
그러나, p타입의 트랜지스터는 폴리실리콘(Poly-silicon)을 생성할 때, 그레인(grain) 단위로 제작하기 때문에 소자마다의 파라미터 변형성(parameter variation)이 큰 특성을 가지고 있다. 따라서, p 타입의 트랜지스터는 이를 보상하기 위한 보상 회로가 반드시 필요한 문제점이 존재한다. 또한, p 타입의 트랜지스터를 제작하기 위해서는 에너지가 높은excimer LASER를 필요로 하기 때문에, 이러한 특성상 대형으로 제작이 어려워, 대형 패널에 제작이 불가능한 단점이 존재한다.
이와 반대로, n 타입의 트랜지스터를 이용하여 화소 회로를 구현하는 경우, OLED에서 발생하는 전류에 따라 소스 노드(source node)의 전압이 변경되기 때문에, OLED 소자의 변형성(variation)에 대해 적절하게 대응을 할 수 없는 문제점이 존재한다.
따라서, 일 실시예에 따른 화소 회로는 상기 설명한 문제점을 해결하기 위해 고안된 발명으로서, 소스 노드의 전압이 변경되어도 OLED 소자의 변형성이 적으면서 동시에 데이터 레인지(data range)의 범위가 넓은 화소 회로를 제공하는데 그 목적이 있다. 이하 도면을 통해 본 발명의 구성 및 작동 원리에 대해 자세히 알아본다.
한편, 이하에서 설명되는 장치는 n 타입의 트랜지스터를 포함하는 것을 기준으로 하여 설명하지만 이는 p 타입 트랜지스터 또는 n 타입과 p 타입이 함께 존재하는 형태로 구현될 수도 있다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 박막 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 박막 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, 박막 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다.
n 타입 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 트랜지스터에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다.
이와 달리, p 타입 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 그러나 박막 트랜지스터의 소스와 드레인은 인가된 전압에 따라 변경될 수 있다. 이를 반영하여, 이하의 설명에서는 소스와 드레인 중 어느 하나를 일단, 소스와 드레인 중 나머지 하나를 타단이라 지칭하여 설명한다.
도 2는 본 발명의 제1실시예에 따른 화소 회로의 구조를 도시한 회로도이며, 도 3은 본 발명의 제1실시예에서 제1초기화 구간의 작동 원리를 설명한 도면이고, 도 4는 본 발명의 제1실시예에서 보상 구간의 작동 원리를 설명한 도면이며, 도 5는 본 발명의 제1실시예에서 제1초기화 구간의 작동 원리를 설명한 도면이고, 도 6은 본 발명의 제1실시예에서 발광 구간의 작동 원리를 설명한 도면이다.
도 2 내지 도 6을 참조하면, 제n-1스캔 신호(Scan[n-1])를 입력 받는 제1트랜지스터(M1), 데이터 신호와 제n스캔 신호(Scan[n])를 입력 받는 제2트랜지스터(M2), 구동 트랜지스터 역할을 하는 제3트랜지스터(M3), 제n 발광 신호를 입력 받는 제4트랜지스터(M4), 제2n발광 신호(Em[2n])를 입력 받은 제5트랜지스터(M5), 이니셜 신호와 제n스캔 신호(Scan[n])를 입력 받는 제6트랜지스터(M6), 데이터를 임시적으로 저장하는 저장 캐패시터(C1) 및 발광 소자(20)를 포함할 수 있다.
제1트랜지스터(M1)는 화소 회로 내에서 보상 단계를 수행하는 트랜지스터로서, 게이트 단자를 통해 제n-1스캔 신호(Scan[n-1])를 입력 받고, 제1트랜지스터(M1)의 일단은 제3트랜지스터(M3)의 일단과 노드 D에서 전기적으로 연결되고, 제1트랜지스터(M1)의 타단은 노드 C에서 의 타단, 저장 캐패시터(C1)의 일단 및 제3트랜지스터(M3)의 게이트 노드와 전기적으로 연결될 수 있다.
제2트랜지스터(M2)는 게이트 단자를 통해 제n스캔 신호(Scan[n])를 입력 받고, 제2트랜지스터(M2)의 일단은 노드 C에서 제3트랜지스터(M3)의 타단 및 저장 캐패시터(C1)의 타단과 전기적으로 연결되고, 제2트랜지스터(M2)의 타단은 데이터 신호(Data[m])를 입력 받을 수 있다.
제3트랜지스터(M3)는 화소 회로(10)의 구동 트랜지스터 역할을 하는 트랜지스터로서, 제3트랜지스터(M3)의 게이트-소스 간의 전압 차이에 따라 발광 소자(20)에 인가되는 구동 전류를 제어할 수 있다.
구체적으로, 제3트랜지스터(M3)의 일단은 노드 D에서 제1트랜지스터(M1)의 일단과 제4트랜지스터(M4)의 타단과 전기적으로 연결되며, 제3트랜지스터(M3)의 타단은 노도 B에서 제2트랜지스터(M2)의 일단과 제5트랜지스터(M5)의 일단과 전기적으로 연결될 수 있고, 제3트랜지스터(M3)의 게이트 단자는 노드 C와 접속될 수 있다.
한편, 노드 C에서는 도면에 도시된 바와 같이 제3트랜지스터(M3)의 게이트 단자와 제1트랜지스터(M1)의 타단, 제1트랜지스터의 타단 및 저장 캐패시터(C1)의 일단이 전기적으로 연결되어 있을 수 있다.
제4트랜지스터(M4)는 게이트 단자를 통해 제n발광 신호(Em[n])를 입력 받을 수 있으며, 제4트랜지스터(M4)의 일단은 공급 전원(ELVDD)과 연결되고, 제4트랜지스터(M4)의 타단은 노드 D에서 제1트랜지스터(M1)의 일단과 전기적으로 연결될 수 있다.
제5트랜지스터(M5)는 게이트 단자를 통해 제2n발광 신호(Em[2n])를 입력 받을 수 있으며, 제5트랜지스터(M5)의 일단은 노드 B에서 제2트랜지스터(M2)의 일단 및 제3트랜지스터(M3)의 타단과 전기적으로 연결되며, 제5트랜지스터(M5)의 타단은 발광 소자(20)와 연결될 수 있다. 한편, 제5트랜지스터(M5)의 게이트 단자에 입력되는 신호인 제2n발광 신호(Em[2n])은 제n발광 신호(EM[n])와 신호와 공유되는 방식으로 구현될 수 도 있다.
제6트랜지스터(M6)는 발광 소자(20)의 전압을 초기화(이니셜)하는 트랜지스터로서, 게이트 단자를 통해 제n스캔 신호(Scan[n])를 입력 받고, 제6트랜지스터(M6)의 일단은 노드 A에서 제5트랜지스터(M5)의 타단과 연결될 수 있으며, 제6트랜지스터(M6)의 타단은 소자의 데이터를 초기화 시키는 이니셜(initial) 신호를 입력 받을 수 있다.
저장 캐패시터(C1)는 화소 회로(10)에 입력되는 데이터를 임시적으로 저장하는 캐패시터로서, 저장 캐패시터(C1)의 일단은 노드 C에서 제3트랜지스터(M3)의 게이트 노드, 제1트랜지스터(M1)의 타단과 전기적으로 연결되고, 저장 캐패시터(C1)의 타단은 노드 B에서 제5트랜지스터(M5)의 일단 및 제3트랜지스터(M3)의 타단과 전기적으로 연결될 수 있다.
발광 소자(20)는 일 예로 OLED소자로 구현될 수 있는데, 발광 소자(20)는 구동 트랜지스터인 제3트랜지스터(M3)로부터 공급되는 구동 전류에 의해 발광 될 수 있으며, OLED 소자에 대한 설명은 전술하였는바 생략하도록 한다.
본 발명에 따른 화소 회로(10)에 입력되는 신호는 앞서 설명한 바와 같이 한 개의 프레임 구간은 제1초기화 구간, 보상 구간, 제2초기화 구간 및 발광 구간이 순차적으로 진행될 수 있으며, 초기화 구간은 연결된 노드와 소자를 초기화시키는 구간이며, 보상 구간은 화소 회로에 입력되는 데이터가 충전되는 구간이며, 발광 구간은 구동 트랜지스터의 게이트-소스 간 접안에 따른 구동 전류로 발광 소자를 발광시키는 발광 구간을 의미한다.
제1실시예에서 제1초기화 구간은 도 3에 도시된 바와 같이 제n-1 스캔 신호는 온 레벨로 인가되고, 제n 스캔 신호는 오프 레벨로 인가되며, 제2n발광 신호는 온 레벨로 인가되고, 제n 발광 신호는 오프 레벨로 인가될 수 있다.
제1실시예에서 보상 구간은 도 4에 도시된 바와 같이 제n-1 스캔 신호는 온 레벨로 인가되고, 제n 스캔 신호는 온 레벨로 인가되고, 제2n발광 신호는 오프 레벨로 인가되고, 제n 발광 신호는 오프 레벨로 인가될 수 있다.
제1실시예에서 제2초기화 구간은 도 5에 도시된 바와 같이 제n-1 스캔 신호는 오프 레벨로 인가되고, 제n 스캔 신호는 온 레벨로 인가되고, 제2n발광 신호는 오프 레벨로 인가되고, 제n 발광 신호는 오프 레벨로 인가될 수 있다.
제1실시예에서 발광 구간은 도 6에 도시된 바와 같이 제n-1 스캔 신호는 오프 레벨로 인가되고, 제n 스캔 신호는 오프 레벨로 인가되고, 제2n발광 신호는 온 레벨로 인가되고, 제n 발광 신호는 온 레벨로 인가될 수 있다.
종래 기술에 따른 화소 회로의 경우 이니셜 단계를 진행하기 위해 별도의 공급 전원과 연결된 별도의 트랜지스터가 따로 필요하였지만, 본 발명의 제1실시예에 따른 화소 회로의 경우, 이니셜 단계를 제1트랜지스터(M1)와 제4트랜지스터(M4)를 이용하여 이니설 단계를 진행하기 때문에, 종래 기술 보다 적은 트랜지스터로 화소 회로를 구현할 수 있다.
구체적으로, 도 3 내지 도 6에 도시된 바와 같이 제n-1스캔 신호(scan[n-1])와 제n스캔 신호(scan[n])를 non-overlap 신호가 아닌 overlap 신호로 변경하고, 발광 신호를2개로 나누어, 제2n 발광 신호(EM2[n])과 제n-1스캔 신호(scan[n-1])가 동시에 켜지게 함으로서 이니셜 단계를 진행할 수 있다.
지금까지 본 발명의 제1실시예의 구조 및 동작 순서에 대해 알아보았다. 이하 도 7 내지 도 11을 통해 본 발명의 제2실시예에 따른 화소 회로의 구조 및 동작 순서에 대해 설명하도록 한다.
도 7은 본 발명의 제2실시예에 따른 화소 회로의 구조를 도시한 회로도이다. 도 8은 본 발명의 제2실시예에서 제1초기화 구간의 작동 원리를 설명한 도면이고,도 9는 본 발명의 제2실시예에서 보상 구간의 작동 원리를 설명한 도면이며, 도 10은 본 발명의 제2실시예에서 제1초기화 구간의 작동 원리를 설명한 도면이고, 도 11은 본 발명의 제2실시예에서 발광 구간의 작동 원리를 설명한 도면이다.
도 7을 참조하면, 제n-1스캔 신호(Scan[n-1])를 입력 받는 제1트랜지스터(M1), 데이터 신호와 제n스캔 신호(Scan[n])를 입력 받는 제2트랜지스터(M2), 구동 트랜지스터 역할을 하는 제3트랜지스터(M3), 제n 발광 신호를 입력 받는 제4트랜지스터(M4), 제n-1발광 신호(Em[n-1])를 입력 받은 제5트랜지스터(M5) 및 데이터를 임시적으로 저장하는 저장 캐패시터(C1) 및 발광 소자(20)를 포함할 수 있다.
제1트랜지스터(M1)는 화소 회로 내에서 보상 단계를 수행하는 트랜지스터로서, 제1트랜지스터(M1)는 게이트 단자를 통해 제n-1스캔 신호(Scan[n-1])를 입력 받고, 제1트랜지스터(M1)의 일단은 제3트랜지스터(M3)의 일단과 노드 D에서 전기적으로 연결되고, 제1트랜지스터(M1)의 타단은 노드 C에서 의 타단, 저장 캐패시터(C1)의 일단 및 제3트랜지스터(M3)의 게이트 노드와 전기적으로 연결될 수 있다.
제2트랜지스터(M2)는 게이트 단자를 통해 제n스캔 신호(Scan[n])를 입력 받고, 제2트랜지스터(M2)의 일단은 노드 C에서 제3트랜지스터(M3)의 타단 및 저장 캐패시터(C1)의 타단과 전기적으로 연결되고, 제2트랜지스터(M2)의 타단은 데이터 신호(Data[m])를 입력 받을 수 있다.
제3트랜지스터(M3)는 화소 회로(10)의 구동 트랜지스터 역할을 하는 트랜지스터로서, 제3트랜지스터(M3)의 게이트-소스 간의 전압 차이에 따라 발광 소자(20)에 인가되는 구동 전류를 제어할 수 있다.
구체적으로, 제3트랜지스터(M3)의 일단은 노드 D에서 제1트랜지스터(M1)의 일단과 제4트랜지스터(M4)의 타단과 전기적으로 연결되며, 제3트랜지스터(M3)의 타단은 노도 B에서 제2트랜지스터(M2)의 일단과 제5트랜지스터(M5)의 일단과 전기적으로 연결될 수 있고, 제3트랜지스터(M3)의 게이트 단자는 노드 C와 접속될 수 있다.
한편, 노드 C에서는 도면에 도시된 바와 같이 제3트랜지스터(M3)의 게이트 단자와 제1트랜지스터(M1)의 타단, 제1트랜지스터의 타단 및 저장 캐패시터(C1)의 일단이 전기적으로 연결되어 있을 수 있다.
제4트랜지스터(M4)는 게이트 단자를 통해 제n발광 신호(Em[n])를 입력 받을 수 있으며, 제4트랜지스터(M4)의 일단은 공급 전원(ELVDD)과 연결되고, 제4트랜지스터(M4)의 타단은 노드 D에서 제1트랜지스터(M1)의 일단과 전기적으로 연결될 수 있다.
제5트랜지스터(M5)는 게이트 단자를 통해 제n-1발광 신호(Em[n-1])를 입력 받을 수 있으며, 제5트랜지스터(M5)의 일단은 노드 B에서 제2트랜지스터(M2)의 일단 및 제3트랜지스터(M3)의 타단과 전기적으로 연결되며, 제5트랜지스터(M5)의 타단은 발광 소자(20)와 연결될 수 있다.
저장 캐패시터(C1)는 화소 회로(10)에 입력되는 데이터를 임시적으로 저장하는 캐패시터로서, 저장 캐패시터(C1)의 일단은 노드 C에서 제3트랜지스터(M3)의 게이트 노드, 제1트랜지스터(M1)의 타단과 전기적으로 연결되고, 저장 캐패시터(C1)의 타단은 노드 B에서 제5트랜지스터(M5)의 일단 및 제3트랜지스터(M3)의 타단과 전기적으로 연결될 수 있다.
발광 소자(20)는 일 예로 OLED소자로 구현될 수 있는데, 발광 소자(20)는 구동 트랜지스터인 제3트랜지스터(M3)로부터 공급되는 구동 전류에 의해 발광 될 수 있으며, OLED 소자에 대한 설명은 전술하였는바 생략하도록 한다.
본 발명에 따른 화소 회로(10)에 입력되는 신호는 앞서 설명한 바와 같이 한 개의 프레임 구간은 제1초기화 구간, 보상 구간, 제2초기화 구간 및 발광 구간이 순차적으로 진행될 수 있으며, 초기화 구간은 연결된 노드와 소자를 초기화시키는 구간이며, 보상 구간은 화소 회로에 입력되는 데이터가 충전되는 구간이며, 발광 구간은 구동 트랜지스터의 게이트-소스 간 접안에 따른 구동 전류로 발광 소자를 발광시키는 발광 구간을 의미한다.
제2실시예에서 제1초기화 구간은 도 8에 도시된 바와 같이 제n-1 스캔 신호는 온 레벨로 인가되고, 제n 스캔 신호는 오프 레벨로 인가되며, 제n-1발광 신호는 오프 레벨로 인가되고, 제n 발광 신호는 온 레벨로 인가되고 데이터 전압은 오프 레벨로 인가된다.
한편, 데이터 신호는 제1실시예와 다르게 모든 구간에서 인가되는 것은 아니고, 도면에 도시된 바와 같이 제1초기화 구간과 제2초기화 구간에서 인가되지는 않고, 보상 구간과 발광 구간에서만 데이터가 인가된다. 이러한 전압 인가 방식을 통해 데이터 신호가 제1실시예에서의 이니셜 전압과 사실상 동일한 역할을 수행할 수 있도록 한다.
제2실시예에서 보상 구간은 도 9에 도시된 바와 같이 제n-1 스캔 신호는 온 레벨로 인가되고, 제n 스캔 신호는 온 레벨로 인가되고, 제n-1발광 신호는 오프 레벨로 인가되고, 제n 발광 신호는 오프 레벨로 인가되고 데이터 전압은 온 레벨로 인가 될 수 있다.
제2실시예에서 제2초기화 구간은 도 10에 도시된 바와 같이 제n-1 스캔 신호는 오프 레벨로 인가되고, 제n 스캔 신호는 온 레벨로 인가되고, 제n-1발광 신호는 온 레벨로 인가되고, 제n 발광 신호는 오프 레벨로 인가되고, 데이터 신호는 오프 레벨로 인가될 수 있다.
제2실시예에서 발광 구간은 도 11에 도시된 바와 같이 제n-1 스캔 신호는 온 레벨로 인가되고, 제n 스캔 신호는 오프 레벨로 인가되고, 제n-1발광 신호는 오프 레벨로 인가되고, 제n 발광 신호는 온 레벨로 인가되고 데이터 전압은 오프 레벨로 인가 될 수 있다.
종래 기술에 따른 화소 회로의 경우 이니셜 단계를 진행하기 위해 별도의 공급 전원과 연결된 별도의 트랜지스터가 따로 필요하였지만, 본 발명의 제2실시예에 따른 화소 회로의 경우, 이니셜 단계를 제1트랜지스터(M1)와 제4트랜지스터(M4)를 이용하여 이니셜 단계를 진행하기 때문에, 종래 기술 보다 적은 트랜지스터로 화소 회로를 구현할 수 있다.
다만, 이러한 경우 제1실시예에 따른 화소 회로보다 제2실시예에 따른 화소 회로에 입력되는 신호수의 개수가 증가하는 문제가 발생할 수 있는데, 본 발명은 이러한 문제를 해결하기 위하여 제2실시예에 따른 화소 회로의 경우 제2m 발광 신호(EM2[n])를 제n-1발광 신호(EM[n-1])로 변경하는 방법으로 이를 해결하였다.
다만, 제n-1발광 신호(EM[n-1]) 켜지는 부분에 데이터가 인가되는 경우 오류가 발생할 수 있으므로, 이를 해결하기 위하여 데이터 신호를 상대적으로 길게 인가할 수 있다. 따라서, 이러한 방법을 통해 본 발명에 따른 화소 회로는 신호수 증가 없이 적은 트랜지스터로 화소 회로를 구현할 수 있는 장점이 존재한다.
또한, 제2실시예의 경우, 제1실시예에서 발광 소자(20)에 인가되는 전압에 대해 이니셜 단계를 진행하였던 제6트랜지스터(M6)의 역할을 제2트랜지스터(M2)와 제5트랜지스터(M5)를 이용하여 진행할 수 있는데, 구체적으로 입력되는 신호를 바꾸지 않고 이니셜 단계를 진행하는 방법과, 데이터 신호가 스캔신호들과 같은 시간에 인가되는 방법으로 이니셜 단계를 진행할 수 있다.
지금까지 본 발명의 제2실시예에 따른 화소 회로 구조 및 동작에 대해 알아보았다. 이하 도 12 내지 도 16을 통해 본 발명의 제3실시예에 따른 화소 회로의 동작 순서를 설명하도록 한다.
도 12는 본 발명의 제3실시예에 따른 화소 회로의 구조를 도시한 회로도이고, 도 13은 본 발명의 제3실시예에서 제1초기화 구간의 작동 원리를 설명한 도면이고, 도 14는 본 발명의 제3실시예에서 보상 구간의 작동 원리를 설명한 도면이며, 도 15는 본 발명의 제3실시예에서 제1초기화 구간의 작동 원리를 설명한 도면이고, 도 16은 본 발명의 제3실시예에서 발광 구간의 작동 원리를 설명한 도면이다.
도 12를 참조하면, 제n-1스캔 신호(Scan[n-1])를 입력 받는 제1트랜지스터(M1), 데이터 신호와 제n스캔 신호(Scan[n])를 입력 받는 제2트랜지스터(M2), 구동 트랜지스터 역할을 하는 제3트랜지스터(M3), 제n 발광 신호를 입력 받는 제4트랜지스터(M4) 및 데이터를 임시적으로 저장하는 저장 캐패시터(C1) 및 발광 소자(20)를 포함할 수 있다.
제1트랜지스터(M1)는 화소 회로 내에서 보상 단계를 수행하는 트랜지스터로서, 제1트랜지스터(M1)는 게이트 단자를 통해 제n-1스캔 신호(Scan[n-1])를 입력 받고, 제1트랜지스터(M1)의 일단은 제3트랜지스터(M3)의 일단과 노드 D에서 전기적으로 연결되고, 제1트랜지스터(M1)의 타단은 노드 C에서 의 타단, 저장 캐패시터(C1)의 일단 및 제3트랜지스터(M3)의 게이트 노드와 전기적으로 연결될 수 있다.
제2트랜지스터(M2)는 게이트 단자를 통해 제n스캔 신호(Scan[n])를 입력 받고, 제2트랜지스터(M2)의 일단은 노드 C에서 제3트랜지스터(M3)의 타단 및 저장 캐패시터(C1)의 타단과 전기적으로 연결되고, 제2트랜지스터(M2)의 타단은 데이터 신호(Data[m])를 입력 받을 수 있다.
제3트랜지스터(M3)는 화소 회로(10)의 구동 트랜지스터 역할을 하는 트랜지스터로서, 제3트랜지스터(M3)의 게이트-소스 간의 전압 차이에 따라 발광 소자(20)에 인가되는 구동 전류를 제어할 수 있다.
구체적으로, 제3트랜지스터(M3)의 일단은 노드 D에서 제1트랜지스터(M1)의 일단과 제4트랜지스터(M4)의 타단과 전기적으로 연결되며, 제3트랜지스터(M3)의 타단은 노도 A에서 제2트랜지스터(M2)의 일단과 전기적으로 연결될 수 있고, 제3트랜지스터(M3)의 게이트 단자는 노드 C와 접속될 수 있다.
한편, 노드 C에서는 도면에 도시된 바와 같이 제3트랜지스터(M3)의 게이트 단자와 제1트랜지스터(M1)의 타단, 제1트랜지스터의 타단 및 저장 캐패시터(C1)의 일단이 전기적으로 연결되어 있을 수 있다.
제4트랜지스터(M4)는 게이트 단자를 통해 제n발광 신호(Em[n])를 입력 받을 수 있으며, 제4트랜지스터(M4)의 일단은 공급 전원(ELVDD)과 연결되고, 제4트랜지스터(M4)의 타단은 노드 D에서 제1트랜지스터(M1)의 일단과 전기적으로 연결될 수 있다.
저장 캐패시터(C1)는 화소 회로(10)에 입력되는 데이터를 임시적으로 저장하는 캐패시터로서, 저장 캐패시터(C1)의 일단은 노드 C에서 제3트랜지스터(M3)의 게이트 노드, 제1트랜지스터(M1)의 타단과 전기적으로 연결되고, 저장 캐패시터(C1)의 타단은 노드 A에서 제3트랜지스터(M3)의 타단과 전기적으로 연결될 수 있다.
발광 소자(20)는 일 예로 OLED소자로 구현될 수 있는데, 발광 소자(20)는 구동 트랜지스터인 제3트랜지스터(M3)로부터 공급되는 구동 전류에 의해 발광 될 수 있으며, OLED 소자에 대한 설명은 전술하였는바 생략하도록 한다.
본 발명에 따른 화소 회로(10)에 입력되는 신호는 앞서 설명한 바와 같이 한 개의 프레임 구간은 제1초기화 구간, 보상 구간, 제2초기화 구간 및 발광 구간이 순차적으로 진행될 수 있으며, 초기화 구간은 연결된 노드와 소자를 초기화시키는 구간이며, 보상 구간은 화소 회로에 입력되는 데이터가 충전되는 구간이며, 발광 구간은 구동 트랜지스터의 게이트-소스 간 접안에 따른 구동 전류로 발광 소자를 발광시키는 발광 구간을 의미한다.
제3실시예에서 제1초기화 구간은 도 13에 도시된 바와 같이 제n-1 스캔 신호는 온 레벨로 인가되고, 제n 스캔 신호는 오프 레벨로 인가되며, 제n 발광 신호는 온 레벨로 인가되고 데이터 전압은 오프 레벨로 인가된다.
한편, 데이터 신호는 제1실시예와 다르게 모든 구간에서 인가되는 것은 아니고, 도면에 도시된 바와 같이 제1초기화 구간과 제2초기화 구간에서 인가되지는 않고, 보상 구간과 발광 구간에서만 데이터가 인가된다. 이러한 전압 인가 방식을 통해 데이터 신호가 제1실시예에서의 이니셜 전압과 사실상 동일한 역할을 수행할 수 있도록 한다.
제3실시예에서 보상 구간은 도 14에 도시된 바와 같이 제n-1 스캔 신호는 온 레벨로 인가되고, 제n 스캔 신호는 오프 레벨로 인가되며, 제n 발광 신호는 온 레벨로 인가되고, 데이터 전압은 온 레벨로 인가 될 수 있다.
제3실시예에서 제2초기화 구간은 도 15에 도시된 바와 같이 제n-1 스캔 신호는 오프 레벨로 인가되고, 제n 스캔 신호는 온 레벨로 인가되고, 제n 발광 신호는 오프 레벨로 인가되며, 데이터 신호는 오프 레벨로 인가될 수 있다.
제3실시예에서 발광 구간은 도 16에 도시된 바와 같이 제n-1 스캔 신호는 오프 레벨로 인가되고, 제n 스캔 신호는 오프 레벨로 인가되고, 제n 발광 신호는 온 레벨로 인가되고 데이터 전압은 온 레벨로 인가 될 수 있다.
종래 기술에 따른 화소 회로의 경우 이니셜 단계를 진행하기 위해 별도의 공급 전원과 연결된 별도의 트랜지스터가 따로 필요하였지만, 본 발명의 제2실시예에 따른 화소 회로의 경우, 이니셜 단계를 제1트랜지스터(M1)와 제4트랜지스터(M4)를 이용하여 이니셜 단계를 진행하기 때문에, 종래 기술 보다 적은 트랜지스터로 화소 회로를 구현할 수 있으며, 제3실시예에 따른 화소 회로의 경우 제2실시예에서 발광 단계를 제어하는 제5트랜지스터(M5)를 제거하고, 대신 제4트랜지스터(M4)를 이용하여 발광 단계를 제어하는 것에 특징이 존재한다.
도 17은 종래 기술에 따른 화소 회로와, 본 발명에 따른 화소 회로의 면적을 비교 도시한 도면으로서, 구체적으로 도 17의 (a)는 종래 기술에 따른 화소 회로를 도시한 도면이고, 도 17의 (b)는 본 발명의 제1실시예에 따른 화소 회로를 도시한 도면이고, 도 17의 (c)는 본 발명의 제2실시예 따른 화소 회로를 도시한 도면이고, 도 17의 (d)는 본 발명의 제3실시에 따른 화소 회로를 도시한 도면이다.
도 17을 참조하면, 본 발명에 따른 화소 회로는 종래 기술에 따른 화소 회로의 동일한 기능을 하면서, 제1실시예의 경우 종래 기술보다 14.8% 적은 면적으로 화소 회로를 구현할 수 있고, 제2실시예의 경우 종래 기술보다 19.8% 적은 면적으로 화소 회로를 구현할 수 있고, 제3실시예의 경우 종래 기술보다 34.7% 적은 면적으로 화소 회로를 구현할 수 있는 장점이 존재한다.
지금까지 본 발명에 따른 화소 회로의 구조 및 작동 원리에 대해 자세히 알아보았다.
일 실시예에 따른 화소 회로는 동일한 기능을 하면서 종래 기술보다 보다 적은 트랜지스터로 화소 회로를 구현할 수 있어, 보다 작은 면적으로 화소 회로를 구현할 수 있다. 이에 따라, 높은 PPI에 요구하는 패널에 보다 적합하게 본 발명이 적용될 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 컨트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치에 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DR와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
M1: 제1 트랜지스터
M2: 제2 트랜지스터
M3: 제3 트랜지스터
M4: 제4 트랜지스터
M5: 제5 트랜지스터
M6: 제6 트랜지스터
ELVDD: 구동 전압
ELVSS: 구동 전압
Scan: 스캔 신호
Data: 데이터 신호

Claims (15)

  1. 데이터 신호와 제n스캔 신호를 입력 받는 제2트랜지스터;
    구동 트랜지스터 역할을 하는 제3트랜지스터;
    상기 제3트랜지스터와 직렬 연결되는 제5트랜지스터;
    이니셜 신호와 제n스캔 신호를 입력 받는 제6트랜지스터;
    일단은 상기 제3트랜지스터의 게이트 노드와 전기적으로 연결되고, 타단은 상기 제2트랜지스터의 일단 및 상기 제3트랜지스터의 타단과 전기적으로 연결되는 저장 캐패시터; 및
    상기 제5트랜지스터와 직렬 연결되는 발광 소자;를 포함하는 것을 특징으로 하는 화소 회로.
  2. 제1항에 있어서,
    상기 제5트랜지스터는 제2n발광 신호를 입력 받고,
    상기 제5트랜지스터의 타단은 노드 A에서 상기 제6트랜지스터의 일단과 전기적으로 연결되는 것을 특징으로 하는, 화소 회로.
  3. 제2항에 있어서,
    제n-1스캔 신호를 입력 받는 제1트랜지스터;를 더 포함하고,
    상기 제1트랜지스터의 일단은 상기 제3트랜지스터의 일단과 노드 D에서 전기적으로 연결되고,
    상기 제1트랜지스터의 타단은 노드 C에서 상기 저장 캐패시터의 일단 및 상기 제3트랜지스터의 게이트 노드와 전기적으로 연결되는 것을 특징으로 하는, 화소 회로.
  4. 제3항에 있어서,
    제n발광 신호를 입력 받는 제4트랜지스터;를 더 포함하고,
    상기 제4트랜지스터의 일단은 공급 전원과 연결되고,
    상기 제4트랜지스터의 타단은 상기 노드 D에서 상기 제1트랜지스터의 일단 및 상기 제3트랜지스터의 일단과 연결되는 것을 특징으로 하는, 화소 회로.
  5. 제4항에 있어서,
    상기 발광 소자의 일단은,
    상기 노드 A에서 상기 제5트랜지스터의 타단 및 상기 제6트랜지스터의 일단과 전기적으로 연결되는 것을 특징으로 하는, 화소 회로.
  6. 제5항에 있어서,
    상기 제n스캔 신호, 상기 제n발광 신호, 제2n 발광 신호 및 상기 이니셜 신호는,
    이니셜(initialize) 신호 송신 주기, 보상(compensation) 신호 송신 주기 및 방출(emission) 신호 송신 주기를 순차적으로 포함하는 것을 특징으로 하는, 화소 회로.
  7. 데이터 신호와 제n스캔 신호를 입력 받는 제2트랜지스터;
    구동 트랜지스터 역할을 하는 제3트랜지스터;
    상기 제3트랜지스터와 직렬 연결되는 제5트랜지스터;
    일단은 상기 제3트랜지스터의 게이트 노드와 전기적으로 연결되고, 타단은 상기 제2트랜지스터의 일단 및 상기 제3트랜지스터의 타단과 전기적으로 연결되는 저장 캐패시터; 및
    상기 제5트랜지스터의 타단과 전기적으로 연결되는 발광 소자;를 포함하는 것을 특징으로 하는 화소 회로.
  8. 제7항에 있어서,
    상기 제5트랜지스터는 제n-1발광 신호를 입력 받고,
    상기 제5트랜지스터의 일단은 노드 B에서 상기 저장 캐패시터의 타단과 상기 제2트랜지스터의 일단과 전기적으로 연결되는 것을 특징으로 하는, 화소 회로.
  9. 제8항에 있어서,
    제n-1스캔 신호를 입력 받는 제1트랜지스터;를 더 포함하고,
    상기 제1트랜지스터의 일단은 노드 D에서 상기 제3트랜지스터의 일단과 전기적으로 연결되고,
    상기 제1트랜지스터의 타단은 노드 C에서 상기 저장 캐패시터의 일단 및 상기 제3트랜지스터의 게이트 노드와 전기적으로 연결되는 것을 특징으로 하는, 화소 회로.
  10. 제9항에 있어서,
    제n발광 신호를 입력 받는 제4트랜지스터;를 더 포함하고,
    상기 제4트랜지스터의 일단은 공급 전원과 연결되고,
    상기 제4트랜지스터의 타단은 상기 노드 D에서 상기 제1트랜지스터의 일단과 전기적으로 연결되는 것을 특징으로 하는, 화소 회로.
  11. 제10항에 있어서,
    상기 제n스캔 신호 및 상기 제n발광 신호는,
    제1이니셜 신호 송신 주기, 보상 신호 송신 주기. 제2이니셜 신호 송신 주기 및 방출 신호 송신 주기를 순차적으로 포함하는 것을 특징으로 하는, 화소 회로.
  12. 데이터 신호와 제n스캔 신호를 입력 받는 제2트랜지스터;
    구동 트랜지스터 역할을 하는 제3트랜지스터;
    일단은 상기 제3트랜지스터의 게이트 노드와 전기적으로 연결되고, 타단은 상기 제2트랜지스터의 일단 및 상기 제3트랜지스터의 타단과 전기적으로 연결되는 저장 캐패시터; 및
    상기 제3트랜지스터의 타단과 전기적으로 연결되는 발광 소자;를 포함하는 것을 특징으로 하는 화소 회로.
  13. 제12항에 있어서,
    제n-1스캔 신호를 입력 받는 제1트랜지스터;를 더 포함하고,
    상기 제1트랜지스터의 일단은 노드 D에서 상기 제3트랜지스터의 일단과 전기적으로 연결되고,
    상기 제1트랜지스터의 타단은 노드 C에서 상기 저장 캐패시터의 일단 및 상기 제3트랜지스터의 게이트 노드와 전기적으로 연결되는 것을 특징으로 하는, 화소 회로.
  14. 제13항에 있어서,
    제n 발광 신호를 입력 받는 제4트랜지스터;를 더 포함하고,
    상기 제4트랜지스터의 일단은 공급 전원과 연결되고,
    상기 제4트랜지스터의 타단은 상기 노드 D에서 상기 제1트랜지스터의 일단과 전기적으로 연결되는 것을 특징으로 하는, 화소 회로.
  15. 제14항에 있어서,
    상기 제n스캔 신호, 상기 제n발광 신호 및 상기 이니셜 신호는,
    제1이니셜 신호 송신 주기, 보상 신호 송신 주기. 제2이니셜 신호 송신 주기 및 방출 신호 송신 주기를 순차적으로 포함하는 것을 특징으로 하는, 화소 회로.

KR1020220147376A 2022-11-07 2022-11-07 화소 회로 KR20240065982A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220147376A KR20240065982A (ko) 2022-11-07 2022-11-07 화소 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220147376A KR20240065982A (ko) 2022-11-07 2022-11-07 화소 회로

Publications (1)

Publication Number Publication Date
KR20240065982A true KR20240065982A (ko) 2024-05-14

Family

ID=91076326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220147376A KR20240065982A (ko) 2022-11-07 2022-11-07 화소 회로

Country Status (1)

Country Link
KR (1) KR20240065982A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212219B1 (ko) 1997-07-11 1999-08-02 추호석 다(多) 작동기를 갖춘 중장비의 유량분배장치
KR20210055028A (ko) 2018-10-04 2021-05-14 삼성전자주식회사 정전류 설정 구성을 갖는 표시 장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212219B1 (ko) 1997-07-11 1999-08-02 추호석 다(多) 작동기를 갖춘 중장비의 유량분배장치
KR20210055028A (ko) 2018-10-04 2021-05-14 삼성전자주식회사 정전류 설정 구성을 갖는 표시 장치 및 그 구동 방법

Similar Documents

Publication Publication Date Title
US11640788B2 (en) Stage and organic light emitting display device using the same
US9626905B2 (en) Pixel circuit and electroluminescent display including the same
US11972732B2 (en) Pixel circuit, shift register unit, gate driving circuit and display device
CN107481675B (zh) 像素驱动电路及其驱动方法、阵列基板及显示装置
US20170263188A1 (en) Scan driver and display apparatus having the same
CN107038999B (zh) 像素
US9626893B2 (en) Organic light emitting display device and method of driving the same
JP7419069B2 (ja) 画素回路及びその駆動方法、表示装置
US11893937B2 (en) Pixel circuit, driving method thereof, array substrate, display panel, and display device
US11289026B2 (en) Pixel circuit, driving method thereof, display substrate and display device
US10909933B2 (en) Digital driver for displays
CN110176215B (zh) 显示面板和显示装置
US11217160B2 (en) Pixel circuit and method of driving the same, and display device
KR102447864B1 (ko) 표시 기판 및 이를 포함하는 유기 발광 표시 장치
WO2022099508A1 (zh) 像素驱动电路及显示面板
KR102649386B1 (ko) 화소 및 이를 포함하는 디스플레이 장치
KR102518914B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
CN111276099A (zh) 像素驱动电路及其驱动方法、阵列基板以及显示面板
KR20240065982A (ko) 화소 회로
CN113994416B (zh) 阵列基板、显示面板以及阵列基板的驱动方法
KR20240065939A (ko) 화소 회로
KR20240066986A (ko) 보상 화소 회로
WO2021007866A1 (zh) 驱动电路、其驱动方法及显示装置
KR20240153249A (ko) 화소 회로
KR20240067037A (ko) 멀티 레이어 화소 회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal