KR20240063897A - 다중-레벨 적층된 탄성파(aw) 필터 패키지들 및 관련 제작 방법들 - Google Patents

다중-레벨 적층된 탄성파(aw) 필터 패키지들 및 관련 제작 방법들 Download PDF

Info

Publication number
KR20240063897A
KR20240063897A KR1020247008646A KR20247008646A KR20240063897A KR 20240063897 A KR20240063897 A KR 20240063897A KR 1020247008646 A KR1020247008646 A KR 1020247008646A KR 20247008646 A KR20247008646 A KR 20247008646A KR 20240063897 A KR20240063897 A KR 20240063897A
Authority
KR
South Korea
Prior art keywords
substrate
frame
filter
disposed
stacked
Prior art date
Application number
KR1020247008646A
Other languages
English (en)
Inventor
마누엘 호퍼
자비에르 페루아
미하엘 빅
예룬 빌렌
슈테판 레오폴드 하츨
유르겐 포트만
Original Assignee
알에프360 싱가포르 피티이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알에프360 싱가포르 피티이 리미티드 filed Critical 알에프360 싱가포르 피티이 리미티드
Publication of KR20240063897A publication Critical patent/KR20240063897A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

제2 AW 필터(204) 위에 적층된 제1 탄성파(AW) 필터(208)를 포함하는 다중-레벨 적층된 AW 필터 패키지(200)는 접촉 표면을 제2 AW 필터에 결합하기 위한 인터커넥트들을 포함하는 금속화 층을 포함하는 반도체 제작 방법들 및 구조들을 이용한다. 각각의 AW 필터는 반도체 기판에 AW 필터 회로를 포함한다. 기판 상의 프레임(218) 상에 배치된 제2 기판(206)은 AW 필터 회로를 보호한다. 다중-레벨 AW 필터 패키지에서, 제1 AW 필터의 제2 기판은 반도체 기판과 유사한 팽창률을 갖는 유리 기판을 포함한다. 제2 AW 필터를 접촉 표면에 결합하는 인터커넥트들은 격리를 위해 제1 AW 필터의 반도체 기판들의 측벽 표면들 상의 절연체들 상에 배치된다. 단일 AW 필터를 포함하는 적층된 AW 필터 패키지에서, 인터커넥트들은 접촉 표면을 AW 필터에 결합한다.

Description

다중-레벨 적층된 탄성파(AW) 필터 패키지들 및 관련 제작 방법들
[0001] 본 개시내용의 분야는 기판들 상에 AW 필터 회로들을 갖는 AW 필터들 및 AW 필터 회로들을 포함하는 적층 기판들을 포함하는 탄성파(AW: acoustic wave) 필터 패키지들에 관한 것이다.
[0002] 모바일 무선 디바이스들의 제조업체들은 새로운 세대가 나올 때마다 디바이스들의 기능적 성능들을 증가시킴으로써 새로운 디바이스들을 구매자들에게 매력적으로 만들 수 있다. 디바이스의 성능을 증가시키는 것은 일반적으로 더 많은 회로를 추가해야 하고, 이는 더 많은 공간을 차지하지만, 예를 들어 핸드-헬드 디바이스들의 디바이스 크기들은 사람 손 크기들에 기반하고, 동일하게 유지된다. 디바이스 크기를 증가시키지 않고 기능의 증가를 달성하기 위한 방법들은 더 많은 회로들이 디바이스 내부 공간에 들어갈 수 있도록 기능 성능들을 제공하는 회로들의 크기를 줄이는 것을 포함한다. 트랜지스터들과 와이어들의 면적의 감소는 회로 밀도를 증가시키고, 이는 반도체 칩의 크기를 줄이거나 주어진 크기의 반도체 칩에 더 많은 회로를 집어 넣게 한다. 패키지 내 집적 회로(IC)들의 개수를 증가시키기 위한 다른 방법은 3차원(3D) IC 적층이다. 이 방법에 의해, 나란히 배치된 2 개의 IC들이 이전에 차지했던 영역은 동일한 수평 영역에서 하나의 IC를 다른 IC 위에 수직으로 적층함으로써 감소될 수 있고(예를 들어, 절반으로 절단), 이는 패키지 높이의 약간의 증가만을 초래한다. 적층된 IC들의 능동 회로들은 금속, 유전체 재료들, 절연체들 및/또는 몰딩 화합물들의 층들로 인벨로프되고, 패키지의 적층된 IC들은 자신의 동작을 크게 방해하지 않을 수 있다.
[0003] 핸드-헬드 디바이스들은 또한 무선 주파수(RF) 회로들을 포함하는 무선 디바이스들을 포함다. RF 회로들은 AW 필터 회로들을 포함하는 탄성파(AW) 디바이스들로 일반적으로 형성되는 아날로그 필터들을 포함한다. AW 필터 회로들의 예들은 표면 탄성파(SAW) 필터 회로들 및 벌크 탄성파(BAW) 필터 회로들을 포함한다. AW 필터 회로는 전기 입력 신호를 압전 재료의 탄성파들로 변환한다. 일 예에서, SAW 필터 회로는 RF 신호를 수신하도록 구성된 압전 재료의 표면 상의 제1 IDT(Interdigital Transducer)와 필터링된 RF 신호를 생성하도록 구성된 표면 상의 제2 IDT를 포함한다. RF 신호는 압전 재료의 표면을 통해 제1 IDT에서 제2 IDT로 전파되는 탄성파들로 변환된다. SAW 필터 회로의 탄성파들은 파형 전파를 방해하는 물리적 접촉으로부터 보호되어야 한다. 보호는 기판 표면 위에 공동 또는 공기 공간을 제공함으로써 제공된다. 이러한 공동들은 AW 필터 회로를 보호하기 위해 필요하고 적층된 IC들은 이러한 공동들이 필요하지 않기 때문에, AW 필터 디바이스들은 3D IC 적층에 사용되는 기존 방법들에 의해 적층되지 않았다.
[0004] 상세한 설명에 개시된 예시적인 양태들은 적층된 AW 필터들을 지원하기 위한 구조들을 포함하는 다중-레벨 적층된 탄성파(AW) 필터 패키지들을 포함한다. 관련 제조 방법들이 또한 개시된다. 다중-레벨 적층된 AW 필터 패키지를 지원하는 본원에 개시된 소정 구조들 및 제작 방법들은 또한 단일 AW 필터만을 포함하는 AW 필터 패키지에 이용될 수 있다. 이와 관련하여, 본원에 개시된 AW 필터 패키지들은 적어도 하나의 AW 필터 회로가 그 위에 배치된 제1 표면(예를 들어, 압전 재료)을 포함하는 제1 기판을 각각 포함하는 하나 이상의 AW 필터들을 포함한다. 각각의 AW 필터 회로는 무선 주파수(RF) 신호 필터링을 제공하기 위한 제1 및 제2 IDT들을 포함한다.　　각각의 AW 필터는 또한 제1 기판에 결합되고 적어도 하나의 AW 필터 회로를 둘러싸는 프레임을 포함한다.　　프레임 상에 배치된 제2 기판(예를 들어, 캡 기판)은 제1 기판과 제2 기판 사이의 프레임 내부의 공기 공동을 에워싼다. 하나의 예시적인 양태에서, AW 필터 패키지는 다중 주파수들 또는 주파수 대역들을 필터링하기 위한 다중 필터 회로들을 포함하도록 적층 배열로 수직 방향으로 적층된 다중 AW 필터들을 포함하는 다중-레벨 AW 필터 패키지를 포함한다.　　다중-레벨 AW 필터 패키지는 제1 기판 상에 배치된 적어도 제1 AW 필터 회로, 및 제1 기판 상에 배치된 제1 프레임 상에 배치된 제2 기판을 포함하는 제1 상단 AW 필터를 포함한다. 제3 기판 상에 배치된 제2 프레임 상에 배치된 제1 기판은 다중-레벨 AW 필터 패키지를 형성하기 위해 적어도 제2 AW 필터 회로를 포함하는 제2 하단 AW 필터를 에워싼다. 제1 기판 및 제3 기판은 반도체 기판으로서 반도체 재료로 형성될 수 있다.　 제1 기판과 제3 기판을 반도체 기판들로 제작하는 것은 AW 필터 패키지가 반도체 다이 패키지들을 제작하는 데 사용되는 반도체 제작 프로세스들 및 기법들을 사용하여 제작되게 할 수 있다.
[0005] 다중-레벨 AW 필터 패키지의 제1 예시적인 양태에서, 제1 AW 필터를 위해 제공된 금속 인터커넥트들은 제2 기판의 접촉 표면 상의 접촉 패드들로부터 각자의 AW 필터 회로들의 RF 신호들을 수신하고 각자의 필터링된 RF 신호들을 접촉 표면 상의 접촉 패드들에 제공하기 위한 별도의 신호 경로들을 제공하기 위해 제2 AW 필터들을 위해 제공된 금속 인터커넥트들과 분리된다. 이와 관련하여, 금속화된 수직 인터커넥트 액세스(비아)들 형태의 제1 금속 인터커넥트들은 제2 기판을 통해 제1 기판의 표면까지 배치되어 제1 상단 AW 필터에 대한 인터커넥트 경로들을 제공한다. 추가로, 제2 금속 인터커넥트들을 포함하는 금속화 층들은 적층된 AW 필터들의 외주 벽들에 형성되어 제1 상단 AW 필터의 인터커넥트 경로들과 물리적으로 및 전기적으로 분리된 제2 하단 AW 필터의 AW 필터 회로에 대한 인터커넥트 경로들을 제공한다. 금속화 층들의 제2 금속 인터커넥트들은 제2 하단 AW 필터 회로와 제1 상단 AW 필터의 제2 기판의 접촉 표면 상의 제1 접촉 패드들 사이에 인터커넥트 경로들을 제공한다. 예를 들어 재분배 층(RDL)들과 같은 금속화 층들의 금속 인터커넥트들로서 AW 필터 패키지에서 AW 필터의 인터커넥트 경로들을 형성하는 것은 금속화 층 제작 프로세스들(예를 들어, RDL 제작 프로세스들)이 AW 필터 패키지를 제작하기 위해 이용되게 한다. 금속화 층들의 금속 인터커넥트들은 단일 AW 필터만 포함하고 적층된 AW 필터들을 포함하지 않는 AW 필터 패키지에서도, AW 필터의 인터커넥트 경로들에 대한 금속 인터커넥트들을 제공하기 위해 이용할 수 있다. 또한, 다중-레벨 AW 필터 패키지들의 예에서, 제2 기판, 제1 기판, 및 제3 기판의 측벽 표면들은 제2 기판의 접촉 표면의 접촉 패드들로부터 제2 하단 AW 필터 회로까지 인터커넥트 경로들을 제공하기 위해 적층된 AW 필터들의 외주 벽들에 금속화 층들의 형성을 지지하도록 수평 방향으로 엇갈릴 수 있다. 엇갈린 측벽 표면들은 제2 기판에서 밖으로 확장되는 제1 기판에 숄더 영역들을 생성하고, 다중-레벨 AW 필터 패키지에서, AW 필터 패키지의 제1 기판에서 밖으로 확장되는 제3 기판에 더 낮은 숄더 영역들을 생성한다. 엇갈린 측벽 표면들은 적층된 AW 필터들의 외주 벽들에 금속 인터커넥트들의 형성을 위한 지지를 제공하고 금속 인터커넥트들이 형성될 수 없는 "네거티브 노출" 영역들을 생성하는 오버랩들을 방지한다.
[0006] 다중-레벨 AW 필터 패키지의 다른 예시적인 양태에서, 금속 인터커넥트들(예를 들어, RDL 인터커넥트들)은 적층된 AW 필터의 외주 벽들에 형성되어 제2 기판의 접촉 표면으로부터, 제2 하단 AW 필터의 제3 기판까지 아래로 연장되기 전에 반드시 제1 상단 AW 필터의 제1 기판의 외부 벽들 상으로 연장되는 제2 하단 AW 필터까지의 인터커넥트 경로를 제공한다. 제1 상단 AW 필터의 제1 기판은 제2 하단 AW 필터의 제2 기판과 제3 기판 사이에 배치된다. 따라서, 제2 기판의 접촉 패드들로부터 제2 AW 필터의 제3 기판까지 인터커넥트 경로의 제2 금속 인터커넥트들에서 반송되는 전기 신호들은 제1 상단 AW 필터의 제1 기판과 전기 접촉하게 되어, 제2 금속 인터커넥트들과 제1 상단 AW 필터의 적어도 하나의 AW 필터 회로 사이의 누설 전류 경로를 야기한다.　　누설 전류는 제1 기판 및 제3 기판의 AW 필터 회로들의 성능을 방해할 수 있다. 이와 관련하여, 다른 예시적인 양태에서, 하나 이상의 절연 층들은 제1 기판과 제2 금속 인터커넥트들 사이에 적층된 AW 필터들의 외주 벽들 상에 배치된다. 제2 금속 인터커넥트들은 적층된 AW 필터들의 외주 벽들 상에 배치된 하나 이상의 절연 층들 위에 형성된다.　　이러한 방식으로, 제2 금속 인터커넥트들에 의해 반송되는 전기 신호들은 제1 상단 AW 필터의 제1 기판으로부터 격리 및 절연된다.
[0007] AW 필터 패키지의 다른 예시적인 양태에서, 제1 상단 AW 필터의 제2 기판은 레이저 프로세싱될 수 있는 유리 재료로 만들어질 수 있으며, 이는 정밀한 개구들이 제2 기판 상에 형성되어 제1 AW 필터 회로에 대한 제1 금속 인터커넥트들을 위해 금속화된 비아들을 형성하게 한다. 유리 제2 기판은 또한 유리하게 AW 필터 패키지에 기계적 견고성 및 안정성을 제공할 수 있다.　 예를 들어, 유리의 열팽창 계수(CTE)는 제2 기판을 형성하는 데 종래에 사용된 폴리머 재료의 CTE보다 높다.　　특히, 다중 AW 필터 공동들이 적층 배열로 각각의 기판에 형성되는 적층된 다중-레벨 AW 필터 패키지들의 경우, AW 필터 패키지에 기계적 안정성을 제공하여 필터 공동들의 편향으로 인한 제2 기판 또는 제1 기판의 임의의 균열을 방지하는 것은 중요하다. 또한, 유리 제2 기판을 사용하는 것은 원하는 높이 버짓(budget) 내에서 AW 필터 패키지의 전체 높이를 유지하는 데 이용되는 감소된 두께의 기판들에 기계적 안정성을 제공할 수 있다.
[0008] 하나의 예시적인 양태에서, 적층된 AW 필터 패키지가 개시된다. 적층된 AW 필터 패키지는 제1 표면을 포함하는 제1 기판; 제1 기판의 제1 표면 상의 AW 필터 회로; 제1 기판의 제1 표면에 배치되는 프레임; 접촉 표면과 측벽 표면을 포함하는 제2 기판 ― 상기 제2 기판은 AW 필터 회로와 제2 기판 사이에 공동을 형성하기 위해 프레임 상에 배치됨 ―; 및 제2 기판의 접촉 표면과 제1 기판의 제1 표면에 결합된 적어도 하나의 금속 인터커넥트들을 포함하는 금속화 층을 포함하고, 적어도 하나의 금속 인터커넥트는 제2 기판의 측벽 표면에 배치된다.
[0009] 다른 예시적인 양태에서, 적층된 AW 필터 패키지를 제작하는 방법이 개시된다. 방법은 제1 표면을 포함하는 제1 기판을 형성하는 단계; 제1 기판의 제1 표면에 AW 필터 회로를 형성하는 단계; 제1 기판의 제1 표면에 프레임을 형성하는 단계; 접촉 표면과 측벽 표면을 포함하는 제2 기판을 형성하는 단계; AW 필터 회로와 제2 기판 사이에 공동을 형성하기 위해 프레임 상에 제2 기판을 배치하는 단계; 및 제2 기판의 접촉 표면과 제1 기판의 제1 표면에 결합된 적어도 하나의 금속 인터커넥트들을 포함하는 금속화 층을 형성하는 단계를 포함하고, 적어도 하나의 금속 인터커넥트들은 제2 기판의 측벽 표면에 배치된다.
[0010] 다른 예시적인 양태에서, 적층된 AW 필터 패키지가 개시된다. 적층된 AW 필터 패키지는 제1 표면과 측벽 표면을 포함하는 제1 기판; 제1 기판의 제1 표면 상의 제1 AW 필터 회로; 제1 기판의 제1 표면에 배치되는 제1 프레임; 접촉 표면과 측벽 표면을 포함하는 제2 기판 ― 제2 기판은 제1 AW 필터 회로와 제2 기판 사이에 공동을 형성하기 위해 제1 프레임 상에 적층됨 ―; 제3 기판의 제2 표면에 제2 AW 필터 회로를 포함하는 제3 기판; 제3 기판의 제2 표면에 배치되는 제2 프레임; 제2 AW 필터 회로와 제1 기판 사이에 제2 공동을 형성하기 위해 제2 프레임 상에 배치되는 제1 기판; 제2 기판의 접촉 표면과 제3 기판의 제2 표면에 결합된 적어도 하나의 금속 인터커넥트들을 포함하는 금속화 층 ― 적어도 하나의 금속 인터커넥트들은 제1 기판의 측벽 표면에 배치됨 ―; 및 제1 기판의 측벽 표면과 적어도 하나의 금속 인터커넥트 사이의 제1 기판의 측벽 표면에 배치된 절연체를 포함한다.
[0011] 다른 예시적인 양태에서, 적층된 AW 필터 패키지를 제작하는 방법이 개시된다. 방법은 제1 표면과 측벽 표면을 포함하는 제1 기판을 형성하는 단계; 제1 기판의 제1 표면에 제1 AW 필터 회로를 형성하는 단계; 제1 기판의 제1 표면에 제1 프레임을 형성하는 단계; 접촉 표면과 측벽 표면을 포함하는 제2 기판을 형성하는 단계; 제1 AW 필터 회로와 제2 기판 사이에 제1 공동을 형성하기 위해 제1 프레임에 제2 기판을 배치하는 단계; 제3 기판의 제2 표면에 제2 AW 필터 회로를 포함하는 제3 기판을 형성하는 단계; 제3 기판의 제2 표면에 제2 프레임을 형성하는 단계; 제2 AW 필터 회로와 제1 기판 사이에 제2 공동을 형성하기 위해 제2 프레임에 제1 기판을 배치하는 단계; 제1 기판의 측벽 표면에 절연체를 형성하는 단계; 및 제2 기판의 접촉 표면과 제3 기판의 제2 표면에 결합된 적어도 하나의 금속 인터커넥트를 포함하는 금속화 층을 형성하는 단계를 포함하고, 적어도 하나의 금속 인터커넥트는 제1 기판의 측벽 표면 상의 절연체 상에 배치된다.
[0012] 도 1은 적층된 탄성파(AW) 필터 패키지들에 이용될 수 있는 표면 탄성파(SAW) 디바이스의 일 예의 예시이다.
[0013] 도 2a-도 2c는 제1 상단 AW 필터의 제1 기판, 제1 기판 상에 적층된 제2 기판, 제2 하단 AW 필터의 제3 기판에 적층된 제1 기판, 및 제2 하단 AW 필터를 제2 기판 상의 접촉 패드들에 결합하는 적층된 AW 필터들의 외주 벽들 상의 금속화 층의 금속 인터커넥트를 포함하는 다중-레벨 적층된 AW 필터 패키지의 측단면도들이다.
[0014] 도 3은 기판 상의 AW 필터 회로 위에 공동을 형성하기 위해 기판의 제1 표면 상의 프레임 상에 적층된 제2 기판을 포함하는 적층된 AW 필터 패키지 내의 AW 필터의 예시이다.
[0015] 도 4는 제1 기판 상의 AW 필터 회로 상에 공동을 형성하기 위해 제1 기판 상의 제1 프레임 상에 제2 기판을 적층하는 것을 포함하는, 도 3의 적층된 AW 필터 패키지를 제작하는 프로세스를 예시하는 흐름도이다.
[0016] 도 5a 및 도 5b는 누설 전류를 방지하기 위해 제3 기판과 제2 기판 상의 접촉 패드들 사이에서 연장되는 금속 인터커넥트들과 적층된 AW 필터들의 외주 벽들 사이에 절연체를 형성하는 것을 포함하여, 도 2a-도 2c의 적층된 AW 필터 패키지를 제작하는 프로세스를 예시하는 흐름도이다.
[0017] 도 6은 도 2a-도 2c 및 도 3의 AW 필터 패키지의 기판 표면 상의 프레임의 평면도이다.
[0018] 도 7은 도 2a-도 2c에 예시된 바와 같은 AW 필터 회로의 예의 상단 사시도이다.
[0019] 도 8은 제1 기판 상의 프레임 상에 적층된 제2 기판에 의해 공동 내에 보호되는 제1 기판 상의 제1 AW 필터 회로, 및 또한 도 2a-도 2c, 도 3 및 도 7에 예시된 바와 같이, 제2 기판 상의 접촉 패드로부터 제1 기판의 후면에 적층된 제3 기판까지 연장되는 금속 인터커넥트들과 제1 기판 사이에 절연체들을 포함하는 AW 필터 패키지들을 포함하는 무선 주파수(RF) 모듈을 포함하는 예시적인 무선 통신 디바이스의 블록도이다.
[0020] 도 9는 기판 상의 프레임 상에 적층된 제2 기판에 의해 공동 내에서 보호되는 제1 기판 상의 제1 AW 필터 회로, 및 또한 도 2a-도 2c, 도 3 및 도 7에 예시되고, 본원에 개시된 양태들 중 임의의 양태에 따라, 제2 기판 상의 접촉 패드로부터 기판의 후면에 적층된 제3 기판까지 연장되는 금속 인터커넥트들과 제1 기판 사이에 절연체들을 포함하는 AW 필터 패키지를 포함할 수 있는 예시적인 프로세서 기반 시스템의 블록도이다.
[0021] 이제 도면들을 참조하여, 본 개시내용의 여러 예시적인 양태들이 설명된다. "예시적인"이라는 단어는 "예, 사례 또는 예시로서 제공하는 것"을 의미하도록 본원에서 사용된다. 본원에서 "예시적인" 것으로 설명된 임의의 양태가 반드시 다른 양태들에 비해 바람직하거나 유리한 것으로 해석되지 않는다.
[0022] 도 2a-도 2c에 예시된 바와 같이, AW 필터 회로 위에 보호 공동을 제공하기 위해 프레임 상에 배치된 제1 기판 및 제2 기판(예를 들어, 캡 기판)에 적어도 하나의 AW 필터 회로를 각각 포함하는 하나 이상의 AW 필터들의 적층된 탄성파(AW) 필터 패키지들의 예시적인 양태들을 논의하기 전에, 도 1이 논의된다. 도 1은 적층된 AW 필터 패키지의 AW 필터(104)에 이용될 수 있는 제1 기판(102) 상의 표면 탄성파(SAW) 필터 회로(100)의 예시이다. 본원에 도시되지는 않았지만, AW 필터(104)는 본원에 개시된 바와 같이 음향 간섭으로부터 AW 필터 회로(100)를 보호하기 위한 공동을 형성하기 위해 제1 기판(102) 상의 프레임 상에 배치된 제2 기판을 포함할 것이다. 이와 관련하여, 도 1은 입력 무선 주파수(RF) 신호의 다른 주파수들을 차단하면서 소정 주파수 범위들을 통과시키도록 구성된 AW 필터(104)의 사시도이다. AW 필터(104)는 RF 송신/수신 회로 및 안테나들을 포함하는 다른 집적 회로(IC) 패키지들에 포함될 수 있고, 여기서 SAW 필터 회로(100)는 송신 및/또는 수신된 RF 신호들을 필터링하는 데 이용된다. 제1 기판(102)은 이 예에서 제1 표면(108)을 형성하는 압전 재료(106)를 포함한다. 제1 인터디지털 변환기(IDT)(110(1))는 입력 회로로서 기판(102)의 제1 표면(108) 상에 배치된다. 제2 IDT(110(2))는 또한 제1 IDT(110(1))에 인접한 출력 회로로서 제1 기판(102)의 제1 표면(108) 상에 배치된다. 제1 IDT(110(1))는 제1 금속 접촉부들(116A, 116B)에 각각 결합된 제1 금속 인터커넥트들(114A, 114B)을 통해 입력 RF 신호(112)를 수신하도록 구성된다. 제1 기판(102) 상의 제1 금속 접촉부들(116A, 116B)(예를 들어, 솔더 범프들, 솔더 볼들)은 제1 IDT(110(1))에 연결된다. 제1 IDT(110(1))는 서로 맞물린 금속 인터커넥트들(118A, 118B)(예를 들어, 금속 라인들, 금속 트레이스들)을 포함하고 수신된 전기 입력 RF 신호(112)를 기판(102)의 제1 표면(108)에서 제1 IDT(110(1))로부터 제2 IDT(110(2))로 전파되는 탄성파들로 변환하도록 구성된다. 제1 IDT(110(1))는 제1 표면(108)에 탄성파를 방출하도록 구성되고, 제2 IDT(110(2))는 필터링된 탄성파를 수신하고 필터링된 탄성파 필터링된 RF 신호(120)로 변환하도록 구성된다. 제2 IDT(110(2))는 필터링된 RF 신호(120)를 제2 금속 인터커넥트들(126A, 126B)에 제공하는 제2 금속 접촉부들(124A, 124B)에 각각 결합된 서로 맞물린 금속 인터커넥트들(122A, 122B)을 포함한다. 일부 예들에서, 제1 기판(102)에 대응하는 SAW 기판은 다중 SAW 필터 회로들(100)을 포함할 수 있다. 유사하게, 벌크 탄성파(BAW) 기판은 다중 BAW 필터 회로들을 포함할 수 있다.
[0023] 본원에 개시된 예시적인 양태들은 도 2a-도 2c의 측단면도에 도시된 바와 같이 다중-레벨 적층된 AW 필터 패키지(200)를 지원하고, 다중-레벨 적층된 AW 필터 패키지(200)는 제1 표면(210) 상에 배치된 적어도 하나의 제1 AW 필터 회로(208)를 포함하는 제1 기판(206), 및 제2 표면(216) 상에 배치된 적어도 하나의 제2 AW 필터 회로(214)를 포함하는 제3 기판(212)을 각각 포함하는 제1 상단 AW 필터(202)("제1 AW 필터(202)")와 제2 하단 AW 필터(204)("제2 AW 필터(204)")를 포함한다. 제1 기판(206) 및 제3 기판(212)은 각각 그 위에 배치된 제1 AW 필터 회로(208) 및 제2 AW 필터 회로(214)를 포함한다. 다중-레벨 적층된 AW 필터 패키지(200)는 또한 본원에서 "적층된 AW 필터 패키지(200)" 또는 "AW 필터 패키지(200)"로 지칭될 수 있다.
[0024] 제1 AW 필터 회로(208) 및 제2 AW 필터 회로(214)는 각각 RF 신호 필터링을 제공한다.　　제1 AW 필터(202)는 제1 기판(206)에 결합되고 적어도 하나의 제1 AW 필터 회로(208)를 둘러싸는 제1 프레임(218)을 포함한다.　　제1 프레임(218) 상에 배치된 제2 기판(220)은 제1 AW 필터 회로(208) 위, 제1 프레임(218) 내부, 그리고 제1 기판(206)과 캡 기판(220) 사이 제1 공동(222)(예를 들어, 공기 공동)을 에워싼다. 제2 기판(220)은 제1 프레임(218) 상에 배치됨으로써, 본원에서 "캡 기판(220)"으로 또한 지칭될 수 있는 캡 구조를 형성한다. 제2 AW 필터(204)는 제3 기판(212)에 결합되고 적어도 하나의 제2 AW 필터 회로(214)를 둘러싸는 제2 프레임(224)을 포함한다. 제1 AW 필터(202)의 제1 기판(206)은 제2 프레임(224) 상에 배치되어 제1 기판(206)과 제3 기판(212) 사이의 제2 프레임(224) 내부에 제2 공동(226)(예를 들어, 공기 공동)을 에워싸는 캡 구조를 제공한다. 이와 관련하여, 다중-레벨 AW 필터 패키지(200)는 다중 주파수들 또는 주파수 대역들을 필터링하기 위한 다중 필터 회로들을 포함하도록 적층 배열로 수직 방향으로 적층된 다중 AW 필터들을 포함한다.
[0025] 제1 기판(206) 및 제3 기판(212)은 기판들이 압전 재료로 형성되는 종래의 프로세스들보다 저렴할 수 있는 반도체 다이 패키지들을 제작하는데 사용되는 반도체 제작 프로세스들 및 기법들을 이용하기 위해 반도체 기판들(213)로서 반도체 재료로 형성될 수 있다.　 제1 기판(206) 및 제3 기판(212)을 제작하는 것은 제1 및 제2 표면들(210, 216)이 압전 재료(228)를 포함하는, 실리콘 기판들과 같은 반도체 기판들(213)을 형성하는 것을 포함한다. 압전 재료(228)는 제1 및 제3 기판들(206, 212) 상에 배치된 석영, 탄탈산리튬(LiTaO3), 니오브산리튬(LiNbO3), 질화알루미늄(AlN), 스칸듐 도핑된 AlN(AlNSc), 티탄산바륨(BaTiO3) 및 산화아연(ZnO)을 포함(그러나, 이에 제한되지 않음)하는 임의의 적절한 압전 재료일 수 있다.
[0026] 다중-레벨 AW 필터 패키지(200)에서, 제1 금속 인터커넥트들(230)은 RF 신호들을 수신하고 필터링된 RF 신호들을 캡 기판(220)의 접촉 표면(234)에 전송하기 위해 제1 AW 필터(202)에 대한 인터커넥트 경로들("신호 경로들")(232)을 제공한다. 제1 금속 인터커넥트들(230)은 적어도 하나의 제2 금속 인터커넥트들(236)로부터 분리되어, 제2 AW 필터(204)에 대한 신호 경로들(238)을 제공한다. 이와 관련하여, 제1 금속 인터커넥트들(230)은 제1 AW 필터 회로들(208)에 대한 신호 경로들(232)을 제공하기 위해 캡 기판(220)을 통해 제1 기판(206)의 제1 표면(210)까지 배치된 금속화된 수직 인터커넥트 액세스(비아)들(240)의 형태이다. 추가로, 금속화 층(243)의 적어도 하나의 제2 금속 인터커넥트(236)("금속 인터커넥트(236)")는 제1 AW 필터(202)의 신호 경로들(232)과 물리적으로 및 전기적으로 분리되어 있는 제2 AW 필터(204)의 제2 AW 필터 회로(214)에 대한 신호 경로들(238)을 제공하기 위해 적층된 AW 필터들(202, 204)의 외주 벽들(244)에 형성된다. 금속 인터커넥트들(236)은 제2 AW 필터 회로(214)와 제1 AW 필터(202)의 캡 기판(220)의 접촉 표면(234) 상에 배치된 접촉 패드들(246) 사이에 신호 경로들(238)을 제공한다. 접촉 패드들(246)은 패드 또는 범프에 형성될 수 있고 전기 신호들을 전도하도록 구성될 수 있는 금속 또는 금속 합금(예를 들어, 솔더)을 포함한다. 이 예에서, 금속화 층(243)에 형성된 금속 인터커넥트들(236)은 접촉 패드(246)로부터의 신호들을 제1 기판(206)의 제1 표면(210)에 분배하도록 구성된다. 비제한적인 예로서, 금속 인터커넥트들(236)은 접촉 패드들(246)에 결합된 하나 이상의 RDL 층들에 형성된 재분배 층(RDL) 인터커넥트들일 수 있고, 여기서 RDL 인터커넥트들은 접촉 패드(246)로부터의 신호들을 제1 기판(206)의 제1 표면(210)에 재분배하도록 구성된다. AW 필터 패키지(200)의 제2 AW 필터(204)의 신호 경로들(238)을 금속화 층(243)의 제2 금속 인터커넥트(236)로서 형성하는 것은 예를 들어 금속화 층 제작 프로세스들이 AW 필터 패키지(200)를 제작하는 데 이용되게 할 수 있다. 예를 들어, 금속화 층(243)이 RDL인 경우, RDL 제작 프로세스가 이용될 수 있다.
[0027] 금속 인터커넥트들(236)이 금속화 층 제작 프로세스(예를 들어, RDL 제작 프로세스들)에서 형성될 수 있는 표면들은 기판의 제1 측(예를 들어, 상부 측)에서 기판에 평행한 표면들(예를 들어, 수평), 기판에 직교하는 표면들(예를 들어, 수직), 또는 기판의 제1 측 상의 경사면들을 포함한다. 그러나, 금속 인터커넥트들(236)은 기판의 제2 측(예를 들어, 하향 측)에 있고 기판의 제1 측에서 기판과 직교하는 방향에서 노출되지 않는 경사면들 또는 수평면들에서는 성공적으로 형성되지 않을 수 있다. 예를 들어, 금속화 층은 상향 지향 표면과 연속적인 측벽 표면에 형성될 수 있지만, 하향 지향 표면이나 상부 기판에 의해 음영지는 측벽 표면에는 형성되지 않을 수 있다. 이와 관련하여, AW 필터(202, 204)의 외주 벽들(244) 상에 연속적인 금속 인터커넥트(236)를 성공적으로 제작하기 위해, 상부 구조가 하부 구조에 돌출된 영역들과 같은 "네거티브 노출" 영역들(예를 들어, 제1 측으로부터 하부 구조를 음영화)은 금속화 층(243)의 형성에서 신뢰할 수 없는 결과들을 생성할 수 있다. 적층된 구조들에 관한 예에서, 금속 인터커넥트는 기판들의 측면들이 Z 축 방향으로 정렬된 기판들의 스택의 외주 벽에 형성될 수 있다. 그러나, 이는 금속 인터커넥트들이 있는 적층의 각각의 외주 벽이 Z 축 방향으로 정렬되는 것을 요구할 것이다. 그러나, 실제로, 기판들의 제조 공차들은 기판 폭들이 다양해지고 기판 오버레이들이 달라지게 할 수 있다. 스택의 하부 기판보다 더 큰 폭을 갖고, 스택의 적어도 일 측에서 하부 기판에 돌출된 스택의 상부 기판은 돌출된 상부 기판의 제2 측에 음영화 영역(예를 들어, 네거티브 노출 영역)을 생성한다(예를 들어, Z 축 방향으로). 이러한 음영화된 영역은 상부 기판의 제1 측과 직교하는 방향(예를 들어, Z 축 방향)으로 노출되지 않으므로, 금속화 층은 음영화된 영역에 적절히 형성되지 않을 수 있다.
[0028] 이와 관련하여, 다른 예시적인 양태에서, 다중-레벨 AW 필터 패키지(200)의 예에서, 신호 경로들(238)을 제2 AW 필터 회로(214)에 제공하기 위해 적층된 AW 필터들(202, 204)의 외주 벽들(244)에 금속 인터커넥트들들(236)의 형성을 지원하기 위해, 캡 기판(220)의 측벽 표면(250), 제1 기판(206)의 측벽 표면(252), 및 제3 기판(212)의 측벽 표면(254)은 수평 방향으로 서로에 대해 엇갈릴 수 있다. 여기서, "엇갈린다"라는 어구는 제1 기판(206)이 캡 기판(220)의 측벽 표면(250)을 넘어 X 축 방향으로 연장되고, 제3 기판(212)이 제1 기판(206)의 측벽 표면(252)을 넘어 X 축 방향으로 연장되어 제1 기판(206)의 측벽 표면(252)이 X 축 방향으로 캡 기판(220)의 측벽 표면(250)과 제3 기판(212)의 측벽 표면(254) 사이에 있다는 것을 의미한다. 엇갈린 측벽 표면들(250, 252)은 캡 기판(220)의 측벽 표면(250)에 직교하는 방향으로(예를 들어, X 축 방향으로) 캡 기판(220)의 측벽 표면(250)(도 2b를 참조)을 넘어 밖으로 연장되는 제1 기판(206)의 숄더 영역들(256)을 생성한다. 엇갈린 측벽 표면들(252, 254)은 또한 다중-레벨 AW 필터 패키지(200)에서, AW 필터 패키지(200)의 제1 기판(206)의 측벽 표면(252)을 넘어 밖으로 연장되는(예를 들어 X 축 방향으로) 제3 기판(212) 상의 하부 숄더 영역들(258)을 생성한다. 숄더 영역들(256) 및 하부 숄더 영역들(258)은 예를 들어 RDL 제작 프로세스들을 사용하여 적층된 AW 필터들(202, 204)의 외주 벽들(244)에 금속 인터커넥트들(236)의 형성을 위한 지원을 제공하고 금속 인터커넥트들(236)이 형성되지 않을 수 있는 네거티브 노출 영역들을 생성하는 오버랩들을 방지한다.
[0029] 도 2a-도 2c를 추가로 참조하면, 금속 인터커넥트(236)는 캡 기판(220)의 접촉 표면(234) 상에 배치되고 접촉 패드(246)에 전기적으로 결합된다. 접촉 패드(246)는 RF 신호를 수신하거나 필터링된 RF 신호를 제공하기 위해 외부 회로에 결합되도록 구성된다. 접촉 패드(246) 상에서 수신되거나 생성된 신호는 금속 인터커넥트(236)를 통해, 제3 기판(212) 상의 제2 AW 필터 회로들(214) 중 하나에 전기적으로 결합될 수 있다. 이와 관련하여, 금속 인터커넥트(236)는 접촉 표면(234)(예를 들어, AW 필터 패키지(200)의 상단 표면)으로부터 캡 기판(220)의 측벽 표면(250) 상으로 계속된다. 캡 기판(220)의 측벽 표면(250)은 접촉 표면(234)과 직교하는 수직방향(예를 들어, Z 축 방향)으로 연장된다. 제1 프레임(218)은 캡 기판(220)과 제1 기판(206)의 제1 표면(210) 사이에 배치된다. 제1 프레임(218)의 측벽 표면(260)은 캡 기판(220)의 측벽 표면(250)과 직교하는 방향(예를 들어, X 축 방향)으로 벗어나지 않고 캡 기판(220)의 측벽 표면(250)과 정렬되도록 연장될 수 있다(예를 들어, Z 축 방향으로). 이러한 방식으로, 캡 기판(220)의 측벽 표면(250)과 제1 프레임(218)의 측벽 표면(260)은 금속 인터커넥트(236)가 예를 들어 RDL 제작 프로세스들 또는 다른 금속화 층 제작 프로세스들에 의해 형성되게 할 수 있다. 금속 인터커넥트(236)는 캡 기판(220)의 측벽 표면(250)으로부터 캡 기판(220)과 제1 기판(206) 사이의 제1 프레임(218)의 측벽 표면(260) 상으로 연장된다. 제1 프레임(218)은 캡 기판(220)을 지지하기 위해 캡 기판(220)의 측벽 표면(250)으로부터 캡 기판(220)의 측벽 표면(250)의 제1 측(S1)에서 캡 기판(220)의 측벽 표면(250)과 직교하는 방향(X 축 방향)으로(즉, 제1 공동(222) 내부로) 연장된다. 제1 프레임(218)은 캡 기판(220)과 상이한 재료를 포함한다. 일부 예들에서, 제1 프레임(218)은 캡 기판들(220) 중 하나 및 캡 기판(220)이 제1 기판(206) 상에 적층되기 전의 제1 기판(206) 상에 형성된 폴리머 재료이다. 캡 기판(220)은 예를 들어 유리로 형성될 수 있다.
[0030] 일부 예들에서, 제1 프레임(218)은 캡 기판(220)의 측벽 표면(250)의 제2 측(S2)에서 캡 기판(220)의 측벽 표면(250)과 직교하는 방향으로 제1 기판(206)의 제1 표면(210)의 숄더 영역(256) 위로 연장된다. 이와 관련하여, 제1 프레임(218)의 측벽 표면(260)은 캡 기판(220)의 측벽 표면(250)과 정렬되지 않아, 제1 프레임(218)의 측벽 표면(260)은 캡 기판(220)의 측벽 표면(250)에 대해 엇갈리게 되고, 이는 또한 금속 인터커넥트(236)의 형성을 허용한다. 그러한 예들에서, 금속 인터커넥트(236)는 또한 제1 프레임(218)의 상단 표면(262) 상에 배치된다. 따라서, 이러한 예들에서, 금속 인터커넥트(236)는 캡 기판(220)의 측벽 표면(250)으로부터 제1 프레임(218)의 상부 표면(262) 상으로 그리고 제1 프레임(218)의 측벽 표면(260) 상으로 연장된다.
[0031] 제3 기판(212)을 향해 외주 벽들(244)을 따라 Z 축 방향으로 금속 인터커넥트(236)를 따라, 금속 인터커넥트(236)는 제1 기판(206)의 숄더 영역(256) 및 제1 기판(206)의 측벽 표면(252) 상에 배치된다. 제1 기판(206)의 측벽 표면(252)은 제1 기판(206)의 제1 표면(210)과 직교할 수 있다. 제2 프레임(224)은 제1 기판(206)과 제3 기판(212) 사이에 배치된다. 제2 프레임(224)의 측벽 표면(264)은 제1 기판(206)의 측벽 표면(252)과 정렬될 수 있으며, 이는 제1 기판(206)의 측벽 표면(252)으로부터 연장되어 제2 프레임(224)의 측벽 표면(264)으로 계속되는 금속 인터커넥트(236)를 형성하는 것을 가능하게 한다. 제2 프레임(224)은 제1 기판(206)을 지지하기 위해 제1 기판(206)의 측벽 표면(252)으로부터 제1 기판(206)의 측벽 표면(252)에 직교하는 방향(예를 들어, X 축 방향)으로 제1 측(S1)으로(즉, 제2 공동(226) 내로)은 연장된다.
[0032] 일부 예들에서, 제2 프레임(224)은 제1 기판(206)의 측벽 표면(252)에 직교하는 방향으로 제1 기판(206)의 측벽 표면(252)의 제2 측(S2)으로 연장되어, 제1 기판(206)의 측벽 표면(252)에 대해 엇갈리게 된다(즉, 제2 프레임(224)의 측벽 표면(264)은 제1 기판(206)의 측벽 표면(252)의 측(S2)까지 X 축 방향으로 연장됨). 그러한 예들에서, 금속 인터커넥트(236)는 제2 프레임(224)의 상단 표면(266) 상에 배치되고, 제2 프레임(224)의 측벽 표면(264) 상으로 계속되며, 또한 제3 기판(212)의 하부 숄더 영역(258) 상에 배치되고, 이는 또한 제2 프레임(224)의 측벽 표면(264)의 제2 측(S2) 상에 있다.
[0033] 금속 인터커넥트(236)를 통해 접촉 패드(246)를 제2 표면(216) 상의 제2 AW 필터 회로(214)에 전기적으로 결합하기 위해, 접촉 패드(246)에 결합된 금속 인터커넥트(236)는 또한 표면 인터커넥트(268)에 결합된다. 표면 인터커넥트(268)는 제3 기판(212)의 제2 표면(216) 상에 배치되고 제2 공동(226) 내부로부터 하부 숄더 영역(258)(공동 외부)까지 연장된다. 표면 인터커넥트(268)는 제2 AW 필터 회로(214)와 금속 인터커넥트(236) 둘 모두에 결합된다. 제2 프레임(224)은 제2 공동(226) 내부의 제2 AW 필터 회로(214)와 하부 숄더 영역(254) 상의 금속 인터커넥트(236) 사이의 표면 인터커넥트(268)의 일부 상에 배치된다. 이러한 방식으로, 금속 인터커넥트(236)는 제2 AW 필터 회로(214)를 접촉 패드(246)에 전기적으로 결합한다.
[0034] 다른 예시적인 양태에서, 금속 인터커넥트들(236)이 접촉 패드들(246)과 제3 기판(212) 상의 제2 AW 필터 회로(들)(214) 사이에 신호 경로(238)를 제공하는 다중-레벨 적층된 AW 필터 패키지(200)에서 ― 금속 인터커넥트들(236)은 제 1 AW 필터 회로(208)를 포함하는 제 1 기판(206)을 가로질러 연장됨 ―, 절연체(270)는 제 1 기판(206)의 측벽 표면(252)과 금속 인터커넥트(236) 사이의 제 1 기판(206)의 측벽 표면(252) 상에 배치된다. 제1 기판(206)은 제1 표면(210) 상에 압전 재료(228)를 갖는 반도체 기판(213) 중 하나를 포함한다. 압전 재료(228)는 금속 인터커넥트(236)의 전기적 신호들로부터 반도체인 반도체 기판(213)을 보호한다. 제작 시, 반도체 기판(213)은 웨이퍼로부터 다이싱되고, 제1 기판(206)의 측벽 표면(252)은 노출된다(예를 들어, 전기 신호들로부터 보호되지 않음). 따라서, 적어도 하나의 제1 AW 필터 회로(들)(208)가 형성되는 제1 기판(206)의 측벽 표면(252) 상에 직접 금속 인터커넥트들(236)을 배치하는 것은 제1 AW 필터 회로들(208)이 금속 인터커넥트(236) 및 이에 따라 제2 AW 필터 회로들(214) 및 접촉 패드들(246)에 전기적으로 결합되게 할 것이다. 이러한 전기적 결합의 결과로서, 전류는 제1 AW 필터 회로들(208)과 제2 AW 필터 회로들(214) 사이의 반도체 기판(213)을 통해 누설될 수 있고, 이는 제1 및 제2 AW 필터 회로들(208, 214)의 동작에 간섭을 야기하고, 또한 AW 필터 패키지(200)에서 전력 손실을 야기한다. 이와 관련하여, 절연체(270)는 제1 기판(206)의 측벽 표면(252)과 금속 인터커넥트(236) 사이의 제1 기판(206)의 측벽 표면(252) 상에 배치되어 제1 AW 필터 회로들(208)을 제2 AW 필터 회로들(214)로부터 절연 및 격리시킨다. 제작 시, 절연체(270)는 캡 기판(220)의 측벽 표면(250), 제1 프레임(218)의 측벽 표면(260)을 포함하여 적층된 AW 필터들(202, 204)의 외주 벽들(244), 및 금속 인터커넥트(236)가 그 위에 배치되기 전에 제1 기판(206)의 제1 표면(210) 상에 배치된다. 따라서, 절연체(270)는 캡 기판(220)의 측벽 표면(250)과 금속 인터커넥트(236) 사이, 제1 프레임(218)의 측벽 표면(260)과 금속 인터커넥트(236) 사이, 그리고 제1 기판(206)의 제1 표면(210)과 금속 인터커넥트(236) 사이에 배치된다.
[0035] 다른 양태에서, 제1 금속 인터커넥트들(230)(즉, 비아들(240)) 및 제2 금속 인터커넥트들(236)은 또한 제1 및 제2 AW 필터 회로들(208, 214)로부터 멀리 캡 기판(220)의 접촉 표면(234)으로 열을 분산시키기 위한 별도의 열 경로를 제공하여 AW 필터 패키지(200)로부터 소산되게 한다. 캡 기판(220)에 비아들(240)을 형성하는 것은, 예를 들어, 캡 기판(220)에 홀들을 레이저 드릴링하고 홀들을 금속으로 채워 전기 전도 및 열 전도 둘 모두를 제공하는 것을 포함할 수 있다. 비아들(240)은 구리, 알루미늄, 또는 전기 및 열 전도성을 제공하는 다른 금속 또는 금속들로 형성될 수 있다.
[0036] 다른 양태에서, 다중-레벨 적층된 AW 필터 패키지(200)의 목적은 전자 디바이스에서 면적을 절약하는 것이지만, 결과적인 높이 증가가 전자 디바이스에서 사용하기에 허용되지 않는 한 면적 절약들은 유익하지 않다. 이와 관련하여, IC 프로세싱 방법들에 의해 프로세싱될 수 있는 반도체 기판들(213) 중 제1 기판(206) 및 제3 기판(212)을 형성함으로써, 제1 기판(206) 및 제3 기판(212)은 패키지 높이를 줄이기 위해 얇아질 수 있다. 게다가, 유리로 캡 기판(220)을 형성하는 것은 폴리머와 같은 더 유연한 캡핑 재료들에 의해 제공되지 않는 추가적인 구조적 완전성을 AW 필터 패키지(200)에 제공한다. 예로서, 제3 기판(212)은 제2 표면(216)에 직교하는 제1 방향으로 육십(60) 마이크로미터(μm) 내지 백삼십(130) μm 범위의 두께(T212)를 가질 수 있고, 제1 기판(206)은 제1 방향으로 삼십(30) μm 내지 칠십(70) μm의 두께(T206)를 가질 수 있고, 캡 기판(220)은 삼심(30) μm 내지 칠십(70) μm 범위의 두께(T220)를 가질 수 있다. 일부 예들에서, 제3 기판(212)의 두께(T212)는 85 μm 미만이고, 두께(T206)는 55 μm 미만이고, 캡 기판(220)의 두께(T220)는 55 μm 미만이다.
[0037] 도 2a-2c에 도시된 바와 같이 다중-레벨 적층된 AW 필터 패키지(200)를 지원하는 본원에 개시된 예시적인 양태들은 또한 도 3에 도시된 바와 같이 제1 기판(304), 제1 기판(304)의 제1 표면(308) 상의 AW 필터 회로(306), 제1 표면(308) 상에 배치된 프레임(310), 및 프레임(310) 상에 배치된(예를 들어, 적층된) 제2 기판(312)을 포함하는 단일 AW 필터(302)만을 포함하는 적층된 AW 필터 패키지(300)에 이용될 수 있다. 제2 기판(312)은 프레임(310) 상에 배치됨으로써, 본원에서 "캡 기판(312)"으로 또한 지칭될 수 있는 캡 구조를 형성한다. 이와 관련하여, 금속화 제작 프로세스는 적어도 하나의 금속 인터커넥트(314)("금속 인터커넥트들(314)")를 포함하는 금속화 층(313)을 제작하는데 사용될 수 있다. 비제한적인 예로서, 금속화 층(312)은 적층된 AW 필터들을 포함하지 않는 AW 필터 패키지(300)에서도 AW 필터(302)의 신호 경로들(316)을 제공하는 RDL 인터커넥트들을 내부에 갖는 RDL일 수 있다. 금속 인터커넥트들(314)은 제1 기판(304)으로부터 캡 기판(312)의 접촉 표면(320) 상의 접촉 패드(318)까지 신호 경로들(316)(및 열 경로들)을 제공한다. 금속 인터커넥트들(314)은 접촉 표면(320) 상에 배치되고 접촉 패드들(318)에 전기적으로 결합되며, 또한 제1 기판(304)의 제1 표면(308)에 결합된다.
[0038] 비제한적인 예로서 RDL 제작 방법들과 같은 금속화 제작 프로세스들을 이용하기 위해, 제1 기판(304)의 측벽 표면(322)은 위에서 논의된 다중-레벨 AW 필터 패키지(200)에서와 같이, 캡 기판(312)의 측벽 표면(324)에 대해 엇갈려진다. 따라서, 제1 표면(308)은 캡 기판(312)의 측벽 표면(324)에 직교하는 방향으로 연장되는 숄더 영역(326)을 포함한다. 금속 인터커넥트들(314)은 캡 기판(312)의 측벽 표면(324) 상으로 연장된다. 프레임(310)의 측벽 표면(328)이 캡 기판(312)의 측벽 표면(324)과 (예를 들어, Y 축 방향의 축을 따라) 정렬되는 예에서, 금속 인터커넥트(314)는 캡 기판(312)의 측벽 표면(324)으로부터 프레임(310)의 측벽 표면(328) 위로 연장된다. 프레임(310)은 캡 기판(312)의 측벽 표면(324)으로부터 캡 기판(312)과 제1 기판(304) 사이의 제1 측(S1)까지 연장되어 캡 기판(312)을 지지하고 공동(330)을 제공한다. 일부 예들에서, 프레임(310)은 캡 기판(312)의 측벽 표면(324)과 정렬되지 않는다. 대신에, 프레임(310)은 캡 기판(312)의 측벽 표면(324)을 넘어 캡 기판(312)의 측벽 표면(324)과 직교하는 방향으로 캡 기판(312)의 측벽 표면(324)의 제2 측(S2)까지 제1 기판(304)의 숄더 영역(326) 상으로 연장되어, 프레임(310)의 측벽 표면(328)은 캡 기판(312)의 측벽 표면(324)에 대해 엇갈려진다. 이 예에서, 금속 인터커넥트(314)는 캡 기판(312)의 측벽 표면(324)으로부터 프레임(310)의 상단 표면(332) 상으로 그리고 프레임(310)의 측벽 표면(328) 상으로 연장된다. 금속 인터커넥트(314)는 제1 기판(304)의 제1 표면(308) 상에 배치된다. 제1 표면(308) 상에 배치된 표면 인터커넥트(334)는 공동(330) 내부로부터 연장되고, 여기서 표면 인터커넥트(334)는 AW 필터 회로(306)에 전기적으로 결합되어, 프레임(310)을 지나 숄더 영역(326) 내로 결합된다. 금속 인터커넥트(314)는 숄더 영역(326)의 표면 인터커넥트(334)에 전기적으로 결합되어 AW 필터 회로(306)를 접촉 패드(318)에 전기적으로 결합한다.
[0039] 도 4는 적층된 AW 필터 패키지(300)를 제작하는 프로세스(400)의 흐름도이다. 프로세스(400)는 제1 표면(308)을 포함하는 제1 기판(304)을 형성하는 단계(블록(402)) 및 제1 기판(304)의 제1 표면(308) 상에 AW 필터 회로(306)를 형성하는 단계(블록(404))를 포함한다. 프로세스(400)는 제1 기판(304)의 제1 표면(308) 상에 프레임(310)을 형성하는 단계(블록(406)) 및 접촉 표면(320) 및 측벽 표면(324)을 포함하는 제2 기판(예를 들어, 캡 기판)(312)을 형성하는 단계(블록(408))를 포함한다. 프로세스(400)는 AW 필터 회로(306)와 캡 기판(312) 사이에 공동(330)를 형성하기 위해 프레임(310) 상에 캡 기판(312)을 배치하는 단계(블록(410)) 및 캡 기판(312)의 접촉 표면(320) 및 제1 기판(304)의 제1 표면(308)에 결합된 적어도 하나의 금속 인터커넥트(314)를 포함하는 금속화 층(313)을 형성하는 단계를 포함하고, 적어도 하나의 금속 인터커넥트(314)는 캡 기판(312)의 측벽 표면(324) 상에 배치된다(블록(412)).
[0040] 도 5a 및 도 5b는 적층된 AW 필터 패키지(200)를 제작하는 프로세스(500)의 흐름도이다. 프로세스(500)는 제1 표면(210) 및 측벽 표면(252)을 포함하는 제1 기판(206)을 형성하는 단계(블록(502)) 및 제1 기판(206)의 제1 표면(210) 상에 제1 AW 필터 회로(208)를 형성하는 단계(블록(504))를 포함한다. 프로세스(500)는 제1 기판(206)의 제1 표면(210) 상에 제1 프레임(218)을 형성하는 단계(블록(506)) 및 접촉 표면(234) 및 측벽 표면(250)을 포함하는 캡 기판(220)을 형성하는 단계(블록(508))를 포함한다. 프로세스(500)는 제1 AW 필터 회로(208)와 캡 기판(220) 사이에 제1 공동(222)을 형성하기 위해 제1 프레임(218) 상에 캡 기판(220)을 배치하는 단계(블록(510)) 및 제3 기판(212)의 제2 표면(216) 상에 제2 AW 필터 회로(214)를 포함하는 제3 기판(212)을 형성하는 단계(블록(512))를 포함한다. 프로세스(500)는 제3 기판(212)의 제2 표면(216) 상에 제2 프레임(224)을 형성하는 단계(블록(514)) 및 제2 AW 필터 회로(214)와 제1 기판(206) 사이에 제2 공동(226)을 형성하기 위해 제2 프레임(224) 상에 제1 기판(206)을 배치하는 단계(블록(516))를 포함한다. 프로세스(500)는 제1 기판(206)의 측벽 표면(256) 상에 절연체(268)를 형성하는 단계(블록(518)) 및 캡 기판(220)의 접촉 표면(234) 및 제3 기판(212)의 제2 표면(216)에 결합된 적어도 하나의 금속 인터커넥트(236)를 포함하는 금속화 층(243)을 형성하는 단계를 포함하고, 적어도 하나의 금속 인터커넥트(236)는 제1 기판(206)의 측벽 표면(252) 상의 절연체(270) 상에 배치된다(블록(520)).
[0041] 도 6은 적층된 AW 필터 패키지들(200 및 300)의 제작을 지원하는 프레임(600)의 예의 평면도의 예시이다. 프레임(600)은 도 2a-도 2c의 프레임들(218 및 224) 및 도 3의 프레임(310)에 대응할 수 있다. 프레임(600)은 X 축 방향과 Y 축 방향으로 더 큰 제1 기판(606)의 주변부(604)를 따라 연장되는 주변 프레임(602)을 포함하여, 제1 기판(606)은 프레임(600)에 대해 폭이 엇갈린 숄더 영역(608)을 포함한다. 일부 예들에서, 프레임(600)의 치수들은 금속 인터커넥트가 형성되지 않을 수 있는 "네거티브 노출" 영역들을 피하기 위해 제2 기판(예를 들어, 캡 기판)과 동일한 크기이거나 면적이 약간 더 클 수 있다. 이 예에서 주변 프레임(602)은 직사각형이지만 정사각형이거나 지지될 제2 기판의 주변에 대응하는 다른 형상일 수 있다. 프레임(600)은 공동(612)의 크기가 증가되어 제1 기판(606)에 더 많은 AW 필터 회로(614)를 포함할 수 있도록 추가 지지를 제공함으로써 접촉 표면의 압력에 대해 제2 기판을 지지하기 위한 프레임 부재들(610)을 포함한다. 프레임 부재들(610)은 주변 프레임(602)으로부터 공동(612)을 가로질러 연장된다. 프레임 부재들(610)은 선형일 수 있으며, 주변 프레임(602)과 접촉하고 이로부터 연장되는 제1 단부(616)를 가질 수 있다. 프레임 부재들(610)은 공동 내에 있고 주변 프레임(602)과 접촉하지 않는 제2 단부들(618)을 포함한다. 공동(612)은 프레임 부재(610)의 제1 측 상의 제1 공동 섹션(620A)으로부터 프레임 부재(610)의 제2 측 상의 제2 공동 섹션(620B)까지 제2 단부들(618) 주위로 연속된다(즉, 중단 없음). AW 필터 회로(614)는 제1 공동 섹션(620A)에 배치될 수 있다. 일부 예들에서, 다른 AW 필터 회로(624)는 제2 공동 섹션(620B)에 배치될 수 있다. 도시된 바와 같이, 프레임(600)은 제2 기판을 지지하기 위해 주변 프레임(602)으로부터 공동(612) 내로 연장되는 복수의 프레임 부재들(610)을 포함한다.
[0042] 주변 프레임(602) 및 프레임 부재(610)는 제2 기판(도시되지 않음) 및 제1 기판(606)과 접촉한다. 프레임 부재들(610)은 제1 기판의 접촉 표면에 대한 압력에 대항하여 공동(612) 내에 더 많은 지지를 제공함으로써 적층된 AW 필터 패키지를 지지한다. 유리 기판일 수 있는 제1 기판에 가해지는 압력은 적층된 AW 필터 패키지에서 유리와 상단 기판의 내부 편향을 야기할 수 있다. 프레임 부재들(610)이 제외된 공동(612)의 영역들에서(즉, 프레임 부재들(610)이 없음), 유리는 이러한 지지되지 않은 영역들이 너무 큰 경우 압력 하에서 파손점까지 편향될 수 있다. 그러나, 유리 제2 기판의 구조적 강성으로 인해, 본원에 개시된 바와 같이 AW 필터 패키지들의 공동(612)은 주변 프레임(602)과 프레임 부재들(610)이 제외되는 최대 400 μm의 직경을 갖는 원형 구역(626)을 포함할 수 있다. 일부 예들에서, 원형 구역(626)은 360 μm 내지 400 μm 범위의 직경(D1)을 갖는다.
[0043] 도 7은 적층된 AW 필터 패키지(700)의 상부 사시도이다. 적층된 AW 필터 패키지(700)는 제1 AW 필터(706)를 형성하기 위해 제1 기판(704) 위에 적층된 제2 기판(702)을 포함한다. 제2 기판(702)은 제1 기판(704) 상에 배치됨으로써, 본원에서 "캡 기판(702)"으로 또한 지칭될 수 있는 캡 구조를 형성한다. 제1 AW 필터(706)는 또한 제3 기판(708) 위에 적층된 캡 구조를 제공하여 제2 AW 필터(710)를 형성한다. 적층된 AW 필터 패키지(700)는 캡 기판(702) 상에 접촉 패드들(712)을 포함한다. 접촉 패드들(712)은 캡 기판(702)을 통해 연장되어 제1 기판(704) 상의 제1 AW 필터 회로들(도시되지 않음)에 결합되는 비아들(716)을 포함하는 제1 금속 인터커넥트들(714)에 결합된다. 제2 금속 인터커넥트들(718)(RDL 인터커넥트들일 수 있음)는 외주 벽들(720)을 따라 접촉 패드들(712)로부터 제2 AW 필터(710)까지 연장된다. 제2 금속 인터커넥트들(718)은 제1 기판(704)의 측벽 표면(724) 상의 절연체들(722) 상에 배치되어 제1 기판(704)의 반도체 재료에 전기적으로 결합되지 않고 제3 기판(708)의 제2 AW 필터 회로들(도시되지 않음)에 접촉 패드들(712)를 결합시킨다.
[0044] 도 8은 하나 이상의 IC들(802)로부터 형성된 RF 구성요소들을 포함하고 적층된 AW 필터 패키지들(803)을 포함할 수 있는 예시적인 무선 통신 디바이스(800)를 예시한다. 적층된 AW 필터 패키지들(803)은 제1 기판 상에 배치된 제1 AW 필터 회로, 제1 기판 상에 배치된 제1 프레임 상에 배치된 제2 기판, 및 제2 하단 AW 필터 회로를 에워싸기 위해 제3 기판 상에 배치된 제2 프레임 상에 배치된 제1 기판을 포함하고, 여기서 제2 기판의 접촉 패드들은 도 2a-도 2c, 도 3 및 도 7에 예시되고, 본원에 개시된 양태들 중 임의의 양태에 따라 제1 기판에 대한 누설 전류들로부터 보호하기 위해 절연체들 상에 배치된 금속 인터커넥트들에 의해 제2 AW 필터 회로에 전기적으로 결합된다. 무선 통신 디바이스(800)는 예들로서 위에서-언급된 임의의 디바이스들을 포함하거나 디바이스가 제공될 수 있다. 도 8에 도시된 바와 같이, 무선 통신 디바이스(800)는 트랜시버(804) 및 데이터 프로세서(806)를 포함한다. 데이터 프로세서(806)는 데이터 및 프로그램 코드들을 저장하기 위한 메모리를 포함할 수 있다. 트랜시버(804)는 양방향 통신들을 지원하는 송신기(808) 및 수신기(810)를 포함한다. 일반적으로, 무선 통신 디바이스(800)는 임의의 수의 통신 시스템들 및 주파수 대역들에 대해 임의의 개수의 송신기들(808) 및/또는 수신기들(810)을 포함할 수 있다. 트랜시버(804)의 전부 또는 일부는 하나 이상의 아날로그 IC들, RFIC들, 혼합 신호 IC들 등에서 구현될 수 있다.
[0045] 송신기(808) 또는 수신기(810)는 슈퍼-헤테로다인 아키텍처 또는 직접-변환 아키텍처로 구현될 수 있다. 슈퍼-헤테로다인 아키텍처에서, 신호는 다수의 스테이지들에서 RF와 기저대역 사이에서, 예컨대, 한 단계에서는 RF에서 중간 주파수(IF)로, 그후 다른 단계에서는 IF에서 기저대역으로 주파수-변환된다. 직접-변환 아키텍처에서, 신호는 하나의 스테이지에서 RF와 기저대역 사이에서 주파수-변환된다. 슈퍼-헤테로다인 및 직접-변환 아키텍처들은 상이한 회로 블록들을 사용하고/하거나 상이한 요건들을 사용할 수 있다. 도 8의 무선 통신 디바이스(800)에서, 송신기(808) 및 수신기(810)는 직접-변환 아키텍처로 구현된다.
[0046] 송신 경로에서, 데이터 프로세서(806)는 송신될 데이터를 프로세싱하고 I 및 Q 아날로그 출력 신호들을 송신기(808)에 제공한다. 예시적인 무선 통신 디바이스(800)에서, 데이터 프로세서(806)는 데이터 프로세서(806)에 의해 생성된 디지털 신호들을 추가 프로세싱을 위해 예를 들어 I 및 Q 아날로그 출력 신호들, 예를 들어 I 및 Q 출력 전류들로 변환하기 위한 디지털-아날로그 컨버터들(DAC)(812(1), 812(2))을 포함한다.
[0047] 송신기(808) 내에서, 저역통과 필터들(814(1), 814(2))은 I 및 Q 아날로그 출력 신호들을 각각 필터링하여, 이전의 디지털-아날로그 변환에 의해 야기된 원하지 않는 신호들을 제거한다. 저역통과 필터들(814(1), 814(2))은 AW 필터 패키지들(803)로서 구현될 수 있다. 증폭기들(AMP)(816(1), 816(2))은 각각 저역통과 필터들(814(1), 814(2))로부터의 신호들을 증폭하고 I 및 Q 기저대역 신호를 제공한다. 업컨버터(818)는 TX LO 신호 생성기(822)로부터 믹서들(820(1), 820(2))을 통해 I 및 Q 전송(TX) 로컬 오실레이터(LO) 신호로 I 및 Q 기저대역 신호들을 업컨버팅하여 업컨버팅된 신호(824)를 제공한다. 필터(826)는 업컨버팅된 신호(824)를 필터링하여 주파수 업컨버션에 의해 발생된 원하지 않는 신호들 및 수신 주파수 대역의 잡음을 제거한다. 전력 증폭기(PA)(828)는 필터(826)로부터 업컨버팅된 신호(824)를 증폭하여 원하는 출력 전력 레벨을 획득하고 송신 RF 신호를 제공한다. 송신 RF 신호는 듀플렉서 또는 스위치(830)를 통해 라우팅되고 안테나(832)를 통해 송신된다. 저역통과 필터들(814(1) 및 814(2)) 중 임의의 것 또는 필터(826)는 탄성파 필터(AW 필터) 패키지들(803)일 수 있다.
[0048] 수신 경로에서, 안테나(832)는 기지국들에 의해 송신된 신호들을 수신하고 듀플렉서 또는 스위치(830)를 통해 라우팅되고 저잡음 증폭기(LNA)(834)에 제공되는 수신된 RF 신호를 제공한다. 듀플렉서 또는 스위치(830)는 RX 신호들이 TX 신호들로부터 분리되도록 특정 수신(RX) 대 TX 듀플렉서 주파수 분리로 동작하도록 설계된다. 수신된 RF 신호는 LNA(834)에 의해 증폭되고 필터(836)에 의해 필터링되어 원하는 RF 입력 신호를 획득한다. 다운컨버션 믹서들(838(1), 838(2))은 필터(836)의 출력을 RX LO 신호 생성기(840)로부터의 I 및 Q RX LO 신호들(즉, LO_I 및 LO_Q)와 혼합하여 I 및 Q 기저대역 신호들을 생성한다. I 및 Q 기저대역 신호들은 AMP들(842(1), 842(2))에 의해 증폭되고 저역 통과 필터들(844(1), 844(2))에 의해 추가로 필터링되어 데이터 프로세서(806)에 제공되는 I 및 Q 아날로그 입력 신호들을 획득한다. 필터(836) 및 저역통과 필터들(844(1), 844(2)) 중 임의의 것은 AW 필터 패키지들(803)일 수 있다. 이 예에서, 데이터 프로세서(806)는 데이터 프로세서(806)에 의해 추가로 프로세싱될 아날로그 입력 신호들을 디지털 신호들로 변환하기 위한 아날로그-디지털 컨버터들(ADC)(846(1), 846(2))을 포함한다.
[0049] 도 8의 무선 통신 디바이스(800)에서, TX LO 신호 생성기(822)는 주파수 업컨버션에 사용되는 I 및 Q TX LO 신호들을 생성하는 반면, RX LO 신호 생성기(840)는 주파수 다운컨버션에 사용되는 I 및 Q RX LO 신호들을 생성한다. 각각의 LO 신호는 특정 기본 주파수를 갖는 주기적 신호이다. TX 위상 고정 루프(PLL) 회로(848)는 데이터 프로세서(806)로부터 타이밍 정보를 수신하고 TX LO 신호 생성기(822)로부터의 TX LO 신호들의 주파수 및/또는 위상을 조정하는데 사용되는 제어 신호를 생성한다. 유사하게, RX PLL 회로(850)는 데이터 프로세서(806)로부터 타이밍 정보를 수신하고 RX LO 신호 생성기(840)로부터의 RX LO 신호들의 주파수 및/또는 위상을 조정하는데 사용되는 제어 신호를 생성한다.
[0050] 제2 AW 필터 회로를 포함하는 제3 기판 상에 추가로 적층된 제1 AW 필터 회로를 포함하는 제1 기판 상에 적층된 제2 기판을 포함하는 적층된 AW 필터 패키지(803)를 각각 포함할 수 있는 무선 통신 디바이스들(800) ― 여기서, 제2 기판 상의 접촉 패드들은 도 2a-도 2c, 도 3 및 도 7에 예시되고, 본원에 개시된 양태들 중 임의의 양태에 따라, 제1 기판에 대한 누설 전류들에 대해 보호하기 위해 절연체들 상에 배치된 금속 인터커넥트들에 의해 제2 AW 필터 회로에 전기적으로 결합됨 ―은 임의의 프로세서 기반 디바이스에 제공되거나 통합된다. 예들은, 제한 없이, 셋톱 박스, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 고정 위치 데이터 유닛, 모바일 위치 데이터 유닛, 위성 위치확인 시스템(GPS) 디바이스, 모바일 폰, 셀룰러 전화, 스마트폰, 세션 개시 프로토콜(SIP) 전화, 태블릿, 패블릿, 서버, 컴퓨터, 휴대용 컴퓨터, 모바일 컴퓨팅 디바이스, 웨어러블 컴퓨팅 디바이스(예를 들어, 스마트 워치, 건강 또는 피트니스 트래커, 안경 등), 데스크톱 컴퓨터, PDA(Personal Digital Assistant), 모니터, 컴퓨터 모니터, 텔레비전, 튜너, 라디오, 위성 라디오, 음악 플레이어, 디지털 음악 플레이어, 휴대용 음악 플레이어, 디지털 비디오 플레이어, 비디오 플레이어, 디지털 비디오 디스크(DVD) 플레이어, 휴대용 디지털 비디오 플레이어, 자동차, 차량 구성요소, 항공 전자 시스템들, 드론 및 멀티콥터(multicopter)를 포함한다.
[0051] 이와 관련하여, 도 9는 적층된 AW 필터 패키지들(901)을 포함하는 RF 회로들을 포함하는 프로세서 기반 시스템(900)의 예를 예시한다. 적층된 AW 필터 패키지들(901)은 제1 기판 상에 배치된 제1 AW 필터 회로, 제1 기판 상에 배치된 제1 프레임 상에 배치된 제2 기판, 및 제2 하단 AW 필터 회로를 에워싸기 위해 제3 기판 상에 배치된 제2 프레임 상에 배치된 제1 기판을 포함하고, 여기서 제2 기판의 접촉 패드들은 도 2a-도 2c, 도 3 및 도 7에 예시되고, 본원에 개시된 임의의 양태에 따라 제1 기판에 대한 누설 전류들로부터 보호하기 위해 절연체들 상에 배치된 금속 인터커넥트들에 의해 제2 AW 필터 회로에 전기적으로 결합된다. 이 예에서, 프로세서-기반 시스템(900)은 각각 하나 이상의 프로세서들(904)을 포함하는 CPU 또는 프로세서 코어들로 또한 지칭될 수 있는 하나 이상의 CPU(central processor unit)(902)들을 포함한다. CPU(들)(902)는 일시적으로 저장된 데이터에 대한 신속한 액세스를 위해 프로세서(들)(904)에 결합된 캐시 메모리(906)를 가질 수 있다. CPU(들)(902)는 시스템 버스(908)에 결합되고 프로세서-기반 시스템(900)에 포함된 마스터 및 슬레이브 디바이스들을 상호결합할 수 있다. 잘 알려진 바와 같이, CPU(들)(902)는 시스템 버스(908)를 통해 주소, 제어 및 데이터 정보를 교환함으로써 이러한 다른 디바이스들과 통신한다. 예를 들어, CPU(들)(902)는 슬레이브 디바이스의 예로서 메모리 제어기(910)에 버스 트랜잭션 요청을 통신할 수 있다. 도 9에 예시되어 있지 않지만, 다수의 시스템 버스들(908)이 제공될 수 있고, 각각의 시스템 버스(908)는 상이한 패브릭을 구성한다.
[0052] 다른 마스터 및 슬레이브 디바이스들은 시스템 버스(908)에 연결될 수 있다. 도 9에 예시된 바와 같이, 이들 디바이스들은 메모리 제어기(910) 및 하나 이상의 메모리 어레이들(914), 하나 이상의 입력 디바이스들(916), 하나 이상의 출력 디바이스들(918), 하나 이상의 네트워크 인터페이스 디바이스들(920), 및 하나 이상의 디스플레이 제어기들(922)을 예들로서 포함하는 메모리 시스템(912)을 포함할 수 있다. 메모리 시스템(912), 하나 이상의 입력 디바이스들(916), 하나 이상의 출력 디바이스들(918), 하나 이상의 네트워크 인터페이스 디바이스들(920) 및 하나 이상의 디스플레이 제어기들(922) 각각은 적층된 AW 필터 패키지들(901)을 포함하는 RF 회로들을 포함할 수 있다. 적층된 AW 필터 패키지들(901)은 제1 기판 상에 배치된 제1 AW 필터 회로, 제1 기판 상에 배치된 제1 프레임 상에 배치된 제2 기판, 및 제2 하단 AW 필터 회로를 에워싸기 위해 제3 기판 상에 배치된 제2 프레임 상에 배치된 제1 기판을 포함하고, 여기서 제2 기판의 접촉 패드들은 도 2a-도 2c, 도 3 및 도 7에 예시되고, 본원에 개시된 양태들 중 임의의 양태에 따라 제1 기판에 대한 누설 전류들로부터 보호하기 위해 절연체들 상에 배치된 금속 인터커넥트들에 의해 제2 AW 필터 회로에 전기적으로 결합된다. 입력 디바이스(들)(916)는 입력 키들, 스위치들, 음성 프로세서들 등을 포함(그러나 이에 제한되지 않음)하는 임의의 유형의 입력 디바이스를 포함할 수 있다. 출력 디바이스(들)(918)는 오디오, 비디오, 다른 시각적 표시기들 등을 포함(그러나 이에 제한되지 않음)하는 임의의 유형의 출력 디바이스를 포함할 수 있다. 네트워크 인터페이스 디바이스(들)(920)는 네트워크(924)와의 데이터 교환을 허용하도록 구성된 임의의 디바이스일 수 있다. 네트워크(924)는 유선 또는 무선 네트워크, 사설 또는 공용 네트워크, LAN(Local Area Network), WLAN(Wireless Local Area Network), 광역 네트워크(WAN), BLUETOOTH™ 네트워크 및 인터넷을 포함(그러나 이에 제한되지 않음)하는 임의의 유형의 네트워크일 수 있다. 네트워크 인터페이스 디바이스(들)(920)는 원하는 임의의 유형의 통신 프로토콜을 지원하도록 구성될 수 있다.
[0053] CPU(들)(902)는 또한 시스템 버스(908)를 통해 디스플레이 제어기(들)(922)에 액세스하여 하나 이상의 디스플레이들(926)로 송신되는 정보를 제어하도록 구성될 수 있다. 디스플레이 제어기(들)(922)는 하나 이상의 비디오 프로세서들(928)을 통해 디스플레이될 정보를 디스플레이(들)(926)에 송신하고, 이는 디스플레이(들)(926)에 적합한 포맷으로 디스플레이될 정보를 프로세싱한다. 디스플레이(들)(926)는 음극선관(CRT), 액정 디스플레이(LCD), 플라즈마 디스플레이, 발광 다이오드(LED) 디스플레이 등을 포함(그러나 이에 제한되지 않음)하는 임의의 유형의 디스플레이를 포함할 수 있다. 디스플레이 제어기(들)(922), 디스플레이(들)(926), 및/또는 비디오 프로세서(들)(928)는 적층된 AW 필터 패키지들(901)을 포함하는 RF 회로들을 포함할 수 있다. 적층된 AW 필터 패키지들(901)은 제1 기판 상에 배치된 제1 AW 필터 회로, 제1 기판 상에 배치된 제1 프레임 상에 배치된 제2 기판, 및 제2 하단 AW 필터 회로를 에워싸기 위해 제3 기판 상에 배치된 제2 프레임 상에 배치된 제1 기판을 포함하고, 여기서 제2 기판의 접촉 패드들은 도 2a-도 2c, 도 3 및 도 7에 예시되고, 본원에 개시된 양태들 중 임의의 양태에 따라 제1 기판에 대한 누설 전류들로부터 보호하기 위해 절연체들 상에 배치된 금속 인터커넥트들에 의해 제2 AW 필터 회로에 전기적으로 결합된다.
[0054] 통상의 기술자들은 본원에 개시된 양태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들 및 알고리즘들이 전자 하드웨어, 메모리 또는 다른 컴퓨터 판독가능 매체에 저장되고 프로세서 또는 다른 프로세싱 디바이스에 의해 실행되는 명령들, 또는 둘 모두의 조합들로 구현될 수 있다는 것을 추가로 인식할 것이다. 본원에 설명된 마스터 및 슬레이브 디바이스들은 예로서 임의의 회로, 하드웨어 구성요소, IC 또는 IC 칩에 이용될 수 있다. 본원에 개시된 메모리는 임의의 유형 및 크기의 메모리일 수 있고 원하는 임의의 유형의 정보를 저장하도록 구성될 수 있다. 이러한 호환성을 명확하게 설명하기 위해, 다양한 예시적 구성요소들, 블록들, 모듈들, 회로들 및 단계들이 일반적으로 기능 양태에서 위에서 설명되었다. 이러한 기능이 구현되는 방식은 특정 애플리케이션, 디자인 선택들 및/또는 전체 시스템에 부과되는 설계 제약들에 따른다. 통상의 기술자들은 각각의 특정 애플리케이션에 대해 다양한 방식들로 설명된 기능을 구현할 수 있지만, 그러한 구현 결정들은 본 개시내용의 범위를 벗어나는 원인으로 해석되어서는 안 된다.
[0055] 본원에 개시된 양태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들 및 회로들은 프로세서, DSP(Digital Signal Processor), ASIC(Application Specific Integrated Circuit), FPGA(Field Programmable Gate Array) 또는 기타 프로그래밍 가능 논리 디바이스, 이산 게이트 또는 트랜지스터 논리, 이산 하드웨어 구성요소들 또는 본원에 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합으로 구현되거나 수행될 수 있다. 프로세서는 마이크로프로세서일 수 있지만, 대안으로, 프로세서는 임의의 편리한 프로세서, 제어기, 마이크로제어기 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합(예를 들어 DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 관련된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 그러한 구성)으로서 구현될 수 있다.
[0056] 본원에 개시된 양태들은 하드웨어 및 하드웨어에 저장된 명령들로 구현될 수 있고, 예를 들어 RAM(Random Access Memory), 플래시 메모리, ROM(Read Only Memory), EPROM(Electrically Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 레지스터들, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 기술 분야에서 알려진 임의의 다른 형태의 컴퓨터 판독가능 매체에 상주할 수 있다. 예시적인 저장 매체는 프로세서가 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있도록 프로세서에 결합된다. 대안으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수 있다. ASIC은 원격 스테이션에 상주할 수 있다. 대안으로, 프로세서와 저장 매체는 원격 스테이션, 기지국 또는 서버에 별도의 구성요소들로 상주할 수 있다.
[0057] 본원의 임의의 예시적인 양태들에서 설명된 동작 단계들이 예들 및 논의를 제공하기 위해 설명된다는 것이 또한 유의된다. 설명된 동작들은 예시된 시퀀스들이 아닌 다수의 다른 시퀀스들에서 수행될 수 있다. 추가로, 단일 동작 단계에서 설명된 동작들은 실제로 여러 상이한 단계들에서 수행될 수 있다. 추가로, 예시적인 양태들에서 논의된 하나 이상의 동작 단계들은 조합될 수 있다. 흐름도들에 예시된 동작 단계들이 통상의 기술자에게 쉽게 자명한 바와 같이 다수의 상이한 수정들을 겪을 수 있음이 이해되어야 한다. 통상의 기술자들은 또한 정보 및 신호들이 임의의 다양한 상이한 기술들 및 기법들을 사용하여 표현될 수 있음을 이해할 것이다. 예를 들어, 위의 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 입자들, 광학 필드들 또는 입자들, 또는 이들의 임의의 조합으로 표현될 수 있다.
[0058] 본 개시내용의 이전 설명은 통상의 기술자가 본 개시내용을 만들거나 사용할 수 있도록 제공된다. 본 개시내용에 대한 다양한 수정들은 통상의 기술자에게 쉽게 명백할 것이고, 본원에서 정의된 일반적인 원리들은 다른 변형들에 적용될 수 있다. 따라서, 본 개시내용은 본원에 설명된 예들 및 설계들로 제한되도록 의도되지 않고, 본원에 개시된 원리들 및 신규 특징들과 일치하는 가장 넓은 범위에 부여되어야 한다.
[0059] 구현 예들은 다음의 번호가 매겨진 조항들에서 설명된다:
1. 적층된 탄성파(AW) 필터 패키지는,
제1 표면을 포함하는 제1 기판;
제1 기판의 제1 표면 상의 AW 필터 회로;
제1 기판의 제1 표면에 배치되는 프레임;
접촉 표면과 측벽 표면을 포함하는 제2 기판 ― 제2 기판은 AW 필터 회로와 제2 기판 사이에 공동을 형성하기 위해 프레임 상에 배치됨 ―; 및
제2 기판의 접촉 표면과 제1 기판의 제1 표면에 결합된 적어도 하나의 금속 인터커넥트들을 포함하는 금속화 층을 포함하고, 적어도 하나의 금속 인터커넥트는 제2 기판의 측벽 표면에 배치된다.
2. 조항 1DML 적층된 탄성파(AW) 필터 패키지는, 접촉 표면에 결합되는 접촉 패드를 더 포함하고;
적어도 하나의 금속 인터커넥트는 접촉 패드로부터의 신호들을 제1 기판의 제1 표면으로 재분배하도록 구성된다.
3. 조항 1 또는 조항 2에 있어서,
프레임은 제2 기판과 제1 기판의 제1 표면 사이에 배치되고, 제2 기판의 측벽 표면으로부터 제2 기판의 측벽 표면의 제1 측에서 제2 기판의 측벽 표면과 직교하는 방향으로 연장되고; 그리고
제1 기판의 제1 표면은 제2 기판의 측벽 표면과 직교하는 방향으로 제2 기판의 측벽 표면의 제2 측에 숄더 영역을 포함한다.
4. 조항 3에 있어서,
적어도 하나의 금속 인터커넥트는 제1 기판의 제1 표면의 숄더 영역 상에 배치된다.
5. 조항 1 내지 조항 4 중 어느 한 조항에 있어서, 접촉 표면 상의 접촉 패드를 더 포함하고, 접촉 패드는 외부 회로에 결합되도록 구성되고, 적어도 하나의 금속 인터커넥트는 접촉 패드에 전기적으로 결합된다.
6. 조항 2 내지 조항 5 중 어느 한 조항에 있어서, 공동 내부로부터 숄더 영역까지 연장되는 제1 기판의 제1 표면 상의 표면 인터커넥트 ― 표면 인터커넥트는 AW 필터 회로에 전기적으로 결합됨 ―, 및 숄더 영역 상의 금속화 층의 적어도 하나의 금속 인터커넥트를 더 포함한다.
7. 조항 1 내지 조항 6 중 어느 한 조항에 있어서, 금속화 층의 적어도 하나의 금속 인터커넥트는 제2 기판과 제1 기판 사이의 프레임의 측면 상에 배치된다.
8. 조항 2 내지 조항 7 중 어느 한 조항에 있어서,
프레임은 제2 기판의 측벽 표면과 직교하는 방향으로 제2 기판의 측벽 표면의 제2 측의 숄더 영역 내로 연장되고; 그리고
금속화 층의 적어도 하나의 금속 인터커넥트는 프레임의 상단 표면에 배치된다.
9. 조항 1 내지 조항 8 중 어느 한 조항에 있어서, 프레임은 제1 재료를 포함하고, 제2 기판은 제1 재료와 상이한 제2 재료를 포함한다.
10. 조항 1 내지 조항 9 중 어느 한 조항에 있어서,
프레임은 폴리머 재료를 포함하고;
제2 기판은 유리를 포함하고; 그리고
제1 기판은 반도체 재료를 포함한다.
11. 조항 1 내지 조항 10 중 어느 한 조항에 있어서,
프레임은 제2 기판의 주변을 따라 배치된 주변 프레임을 더 포함하고; 그리고
공동은 주변 프레임에 의해 둘러싸인다.
12. 조항 11에 있어서, 프레임은 주변 프레임의 적어도 일부에 직교하게 공동 내로 연장되는 프레임 부재를 더 포함한다.
13. 조항 12에 있어서, 프레임 부재는 프레임의 복수의 프레임 부재들 중 하나를 포함한다.
14. 조항 12 또는 조항 13에 있어서, 프레임 부재는 주변 프레임에 결합된 제1 단부를 포함하는 선형 프레임 부재를 더 포함한다.
15. 조항 14에 있어서, 공동은 선형 프레임 부재의 제1 측 상의 제1 공동 섹션으로부터 그리고 선형 프레임 부재의 제2 단부 주위로 선형 프레임 부재의 제2 측 상의 제2 공동 섹션까지 연장되는 연속 공동을 포함한다.
16. 조항 15에 있어서,
제1 기판의 제1 표면 상의 AW 필터 회로는 제1 AW 필터 회로이고;
제1 AW 필터 회로는 선형 프레임 부재의 제1 측의 제1 공동 섹션에 배치되고; 그리고
적층된 AW 필터 패키지는 선형 프레임 부재의 제2 측에 다른 AW 필터 회로를 더 포함한다.
17. 조항 1 내지 조항 16 중 어느 한 조항에 있어서, 공동은 프레임이 제외되는 최대 400 마이크로미터(μm)의 직경을 갖는 연속적인 원형 구역을 포함한다.
18. 조항 1 내지 조항 17 중 어느 한 조항에 있어서, 연속적인 원형 구역의 직경은 360 μm보다 크다.
19. 조항 5에 있어서, 적층된 AW 필터 패키지는,
제3 기판의 제2 표면에 제2 AW 필터 회로를 포함하는 제3 기판; 및
제3 기판의 제2 표면에 배치되는 제2 프레임을 더 포함하고,
제1 기판은 제2 AW 필터 회로와 제1 기판 사이에 제2 공동을 형성하기 위해 제2 프레임 상에 배치된다.
20. 조항 19에 있어서,
제1 기판은 제1 기판의 제1 표면에 직교하는 측벽 표면을 더 포함하고;
제2 프레임은 제1 기판과 제3 기판의 제2 표면 사이에 배치되고, 제1 기판의 측벽 표면으로부터 제1 기판의 측벽 표면의 제1 측에서 제1 기판의 측벽 표면과 직교하는 방향으로 연장되고; 그리고
제3 기판의 제2 표면은 제1 기판의 제1 측벽 표면과 직교하는 방향으로 제1 기판의 측벽 표면의 제2 측에 하부 숄더 영역을 포함한다.
21. 조항 20에 있어서,
적어도 하나의 금속 인터커넥트는,
제1 기판의 측벽 표면; 및
제3 기판의 제2 표면의 하부 숄더 영역에 배치된다.
22. 조항 21의 적층된 AW 필터 패키지는, 제2 공동 내부로부터 하부 숄더 영역까지 연장되는 제3 기판의 제2 표면 상의 표면 인터커넥트 ― 표면 인터커넥트는 제2 AW 필터 회로에 전기적으로 결합됨 ―, 및 하부 숄더 영역 상의 적어도 하나의 금속 인터커넥트를 더 포함한다.
23. 조항 19 내지 조항 22 중 어느 한 조항에 있어서, 적어도 하나의 금속 인터커넥트는 제1 기판과 제3 기판 사이의 프레임의 측면 상에 배치된다.
24. 조항 20 내지 조항 23 중 어느 한 조항에 있어서,
제2 프레임은 제1 기판의 측벽 표면과 직교하는 방향으로 제1 기판의 측벽 표면의 제2 측 상의 하부 숄더 영역 상으로 연장되고; 그리고
적어도 하나의 금속 인터커넥트는 제2 프레임의 상단 표면에 배치된다.
25. 적층된 탄성파(AW) 필터 패키지를 제작하는 방법으로서,
제1 표면을 포함하는 제1 기판을 형성하는 단계;
제1 기판의 제1 표면에 AW 필터 회로를 형성하는 단계;
제1 기판의 제1 표면에 프레임을 형성하는 단계;
접촉 표면과 측벽 표면을 포함하는 제2 기판을 형성하는 단계;
AW 필터 회로와 제2 기판 사이에 공동을 형성하기 위해 프레임 상에 제2 기판을 배치하는 단계; 및
제2 기판의 접촉 표면과 제1 기판의 제1 표면에 결합된 적어도 하나의 금속 인터커넥트들을 포함하는 금속화 층을 형성하는 단계를 포함하고, 적어도 하나의 금속 인터커넥트는 제2 기판의 측벽 표면에 배치된다.
26. 조항 25의 방법은,
제2 기판과 제1 기판의 제1 표면 사이에 배치하고, 제2 기판의 측벽 표면으로부터 제2 기판의 측벽 표면의 제1 측에서 제2 기판의 측벽 표면과 직교하는 방향으로 연장시키는 단계; 및
제2 기판의 측벽 표면과 직교하는 방향으로 제2 기판의 측벽 표면의 제2 측에 제1 기판의 제1 표면의 숄더 영역을 형성하는 단계를 더 포함한다.
27. 적층된 탄성파(AW) 필터 패키지로서,
제1 표면과 측벽 표면을 포함하는 제1 기판;
제1 기판의 제1 표면 상의 제1 AW 필터 회로;
제1 기판의 제1 표면에 배치되는 제1 프레임;
접촉 표면과 측벽 표면을 포함하는 제2 기판 ― 제2 기판은 제1 AW 필터 회로와 제2 기판 사이에 공동을 형성하기 위해 제1 프레임 상에 배치됨 ―;
제3 기판의 제2 표면에 제2 AW 필터 회로를 포함하는 제3 기판;
제3 기판의 제2 표면에 배치되는 제2 프레임;
제2 AW 필터 회로와 제1 기판 사이에 제2 공동을 형성하기 위해 제2 프레임 상에 배치되는 제1 기판;
제2 기판의 접촉 표면과 제3 기판의 제2 표면에 결합된 적어도 하나의 금속 인터커넥트를 포함하는 금속화 층 ― 적어도 하나의 금속 인터커넥트는 제1 기판의 측벽 표면에 배치됨 ―; 및
제1 기판의 측벽 표면과 적어도 하나의 금속 인터커넥트 사이의 제1 기판의 측벽 표면에 배치된 절연체를 포함한다.
28. 조항 27에 있어서, 절연체는 적어도 하나의 금속 인터커넥트와 제1 프레임 사이에 배치된다.
29. 조항 27 또는 조항 28에 있어서, 절연체는 적어도 하나의 금속 인터커넥트와 제1 기판의 제1 표면 사이에 배치된다.
30. 조항 27 내지 조항 29 중 어느 한 조항에 있어서, 절연체는 적어도 하나의 금속 인터커넥트와 제2 기판의 측벽 표면 사이에 배치된다.
31. 조항 27 내지 조항 30 중 어느 한 조항에 있어서, 제2 기판을 통해 접촉 표면으로부터 제1 기판의 제1 표면까지 연장되는 비아를 더 포함한다.
32. 조항 31의 적층된 탄성파(AW) 필터 패키지는 접촉 표면 상의 접촉부를 더 포함하고;
접촉 패드는 전기 신호들을 전도하도록 구성되고; 그리고
비아는 제1 AW 필터 회로를 접촉 패드에 전기적으로 결합하도록 구성된다.
33. 조항 27 내지 조항 32 중 어느 한 조항에 있어서,
제2 표면에 직교하는 제1 방향으로의 제3 기판의 두께는 60 내지 130 마이크로미터(μm) 범위이고;
제1 방향의 제1 기판의 두께는 30 내지 70 μm 범위이고; 그리고
제1 방향의 제2 기판의 두께는 30 내지 70 μm 범위이다.
34. 조항 27 내지 조항 33 중 어느 한 조항에 있어서,
제1 기판의 두께는 85 μm 미만이고;
제3 기판의 두께는 55 μm 미만이고; 그리고
제2 기판의 두께는 55 μm 미만이다.
35. 적층된 탄성파 필터(AW 필터) 패키지를 형성하는 방법으로서,
제1 표면과 측벽 표면을 포함하는 제1 기판을 형성하는 단계;
제1 기판의 제1 표면에 제1 AW 필터 회로를 형성하는 단계;
제1 기판의 제1 표면에 제1 프레임을 형성하는 단계;
접촉 표면과 측벽 표면을 포함하는 제2 기판을 형성하는 단계;
제1 AW 필터 회로와 제2 기판 사이에 제1 공동을 형성하기 위해 제1 프레임에 제2 기판을 배치하는 단계;
제3 기판의 제2 표면에 제2 AW 필터 회로를 포함하는 제3 기판을 형성하는 단계;
제3 기판의 제2 표면에 제2 프레임을 형성하는 단계;
제2 AW 필터 회로와 제1 기판 사이에 제2 공동을 형성하기 위해 제2 프레임에 제1 기판을 배치하는 단계;
제1 기판의 측벽 표면에 절연체를 형성하는 단계; 및
제2 기판의 접촉 표면과 제3 기판의 제2 표면에 결합된 적어도 하나의 금속 인터커넥트를 포함하는 금속화 층을 형성하는 단계를 포함하고, 적어도 하나의 금속 인터커넥트는 제1 기판의 측벽 표면 상의 절연체 상에 배치된다.

Claims (35)

  1. 적층된 탄성파(AW) 필터 패키지로서,
    제1 표면을 포함하는 제1 기판;
    상기 제1 기판의 상기 제1 표면 상의 AW 필터 회로;
    상기 제1 기판의 상기 제1 표면에 배치되는 프레임;
    접촉 표면과 측벽 표면을 포함하는 제2 기판 ― 상기 제2 기판은 상기 AW 필터 회로와 제2 기판 사이에 공동을 형성하기 위해 상기 프레임 상에 배치됨 ―; 및
    상기 제2 기판의 상기 접촉 표면과 상기 제1 기판의 상기 제1 표면에 결합된 적어도 하나의 금속 인터커넥트를 포함하는 금속화 층을 포함하고, 상기 적어도 하나의 금속 인터커넥트는 상기 제2 기판의 상기 측벽 표면에 배치되는, 적층된 AW 필터 패키지.
  2. 제1 항에 있어서,
    상기 접촉 표면에 결합된 접촉 패드를 더 포함하고;
    상기 적어도 하나의 금속 인터커넥트는 상기 접촉 패드로부터의 신호들을 상기 제1 기판의 상기 제1 표면으로 재분배하도록 구성되는, 적층된 AW 필터 패키지.
  3. 제1 항에 있어서,
    상기 프레임은 상기 제2 기판과 상기 제1 기판의 상기 제1 표면 사이에 배치되고, 상기 제2 기판의 상기 측벽 표면으로부터 상기 제2 기판의 상기 측벽 표면의 제1 측에서 상기 제2 기판의 상기 측벽 표면과 직교하는 방향으로 연장되고; 그리고
    상기 제1 기판의 상기 제1 표면은 상기 제2 기판의 상기 측벽 표면과 직교하는 방향으로 상기 제2 기판의 상기 측벽 표면의 제2 측에 숄더 영역(shoulder area)을 포함하는, 적층된 AW 필터 패키지.
  4. 제3 항에 있어서,
    상기 적어도 하나의 금속 인터커넥트는 상기 제1 기판의 상기 제1 표면의 상기 숄더 영역 상에 배치되는, 적층된 AW 필터 패키지.
  5. 제4 항에 있어서,
    상기 접촉 표면 상의 접촉 패드를 더 포함하고, 상기 접촉 패드는 외부 회로에 결합되도록 구성되고, 상기 적어도 하나의 금속 인터커넥트는 상기 접촉 패드에 전기적으로 결합되는, 적층된 AW 필터 패키지.
  6. 제4 항에 있어서,
    상기 공동 내부로부터 상기 숄더 영역까지 연장되는 상기 제1 기판의 상기 제1 표면 상의 표면 인터커넥트 ― 상기 표면 인터커넥트는 상기 AW 필터 회로에 전기적으로 결합됨 ―, 및 상기 숄더 영역 상의 상기 금속화 층의 적어도 하나의 금속 인터커넥트를 더 포함하는, 적층된 AW 필터 패키지.
  7. 제6 항에 있어서,
    상기 금속화 층의 상기 적어도 하나의 금속 인터커넥트는 상기 제2 기판과 상기 제1 기판 사이의 상기 프레임의 측면 상에 배치되는, 적층된 AW 필터 패키지.
  8. 제7 항에 있어서,
    상기 프레임은 상기 제2 기판의 상기 측벽 표면과 직교하는 방향으로 상기 제2 기판의 상기 측벽 표면의 제2 측의 상기 숄더 영역 내로 연장되고; 그리고
    상기 금속화 층의 상기 적어도 하나의 금속 인터커넥트는 상기 프레임의 상단 표면에 배치되는, 적층된 AW 필터 패키지.
  9. 제1 항에 있어서,
    상기 프레임은 제1 재료를 포함하고, 상기 제2 기판은 상기 제1 재료와 상이한 제2 재료를 포함하는, 적층된 AW 필터 패키지.
  10. 제9 항에 있어서,
    상기 프레임은 폴리머 재료를 포함하고;
    상기 제2 기판은 유리를 포함하고; 그리고
    상기 제1 기판은 반도체 재료를 포함하는, 적층된 AW 필터 패키지.
  11. 제1 항에 있어서,
    상기 프레임은 상기 제2 기판의 주변을 따라 배치된 주변 프레임을 더 포함하고; 그리고
    상기 공동은 상기 주변 프레임에 의해 둘러싸이는, 적층된 AW 필터 패키지.
  12. 제11 항에 있어서,
    상기 프레임은 상기 주변 프레임의 적어도 일부에 직교하게 상기 공동 내로 연장되는 프레임 부재를 더 포함하는, 적층된 AW 필터 패키지.
  13. 제12 항에 있어서,
    상기 프레임 부재는 상기 프레임의 복수의 프레임 부재들 중 하나를 포함하는, 적층된 AW 필터 패키지.
  14. 제12 항에 있어서,
    상기 프레임 부재는 상기 주변 프레임에 결합된 제1 단부를 포함하는 선형 프레임 부재를 더 포함하는, 적층된 AW 필터 패키지.
  15. 제14 항에 있어서,
    상기 공동은 상기 선형 프레임 부재의 제1 측 상의 제1 공동 섹션으로부터 그리고 상기 선형 프레임 부재의 제2 단부 주위로 상기 선형 프레임 부재의 제2 측 상의 제2 공동 섹션까지 연장되는 연속 공동을 포함하는, 적층된 AW 필터 패키지.
  16. 제15 항에 있어서,
    상기 제1 기판의 상기 제1 표면 상의 상기 AW 필터 회로는 제1 AW 필터 회로이고;
    상기 제1 AW 필터 회로는 상기 선형 프레임 부재의 제1 측의 상기 제1 공동 섹션에 배치되고; 그리고
    상기 적층된 AW 필터 패키지는 상기 선형 프레임 부재의 제2 측에 다른 AW 필터 회로를 더 포함하는, 적층된 AW 필터 패키지.
  17. 제1 항에 있어서,
    상기 공동은 상기 프레임이 제외되는 최대 400 마이크로미터(μm)의 직경을 갖는 연속적인 원형 구역을 포함하는, 적층된 AW 필터 패키지.
  18. 제17 항에 있어서,
    상기 연속적인 원형 구역의 직경은 360 μm보다 큰, 적층된 AW 필터 패키지.
  19. 제5 항에 있어서,
    상기 적층된 AW 필터 패키지는,
    제3 기판 ― 상기 제3 기판의 제2 표면에 제2 AW 필터 회로를 포함함 ―; 및
    상기 제3 기판의 상기 제2 표면에 배치되는 제2 프레임을 더 포함하고;
    상기 제1 기판은 상기 제2 AW 필터 회로와 상기 제1 기판 사이에 제2 공동을 형성하기 위해 상기 제2 프레임 상에 배치되는, 적층된 AW 필터 패키지.
  20. 제19 항에 있어서,
    상기 제1 기판은 상기 제1 기판의 상기 제1 표면에 직교하는 측벽 표면을 더 포함하고;
    상기 제2 프레임은 상기 제1 기판과 상기 제3 기판의 상기 제2 표면 사이에 배치되고, 상기 제1 기판의 상기 측벽 표면으로부터 상기 제1 기판의 상기 측벽 표면의 제1 측에서 상기 제1 기판의 상기 측벽 표면과 직교하는 방향으로 연장되고; 그리고
    상기 제3 기판의 상기 제2 표면은 상기 제1 기판의 상기 제1 측벽 표면과 직교하는 방향으로 상기 제1 기판의 상기 측벽 표면의 제2 측에 하부 숄더 영역을 포함하는, 적층된 AW 필터 패키지.
  21. 제20 항에 있어서,
    상기 적어도 하나의 금속 인터커넥트는,
    상기 제1 기판의 상기 측벽 표면; 및
    상기 제3 기판의 상기 제2 표면의 상기 하부 숄더 영역 상에 배치되는, 적층된 AW 필터 패키지.
  22. 제21 항에 있어서,
    상기 제2 공동 내부로부터 상기 하부 숄더 영역까지 연장되는 상기 제3 기판의 상기 제2 표면 상의 표면 인터커넥트 ― 상기 표면 인터커넥트는 상기 제2 AW 필터 회로에 전기적으로 결합됨 ―, 및 상기 하부 숄더 영역 상의 상기 적어도 하나의 금속 인터커넥트를 더 포함하는, 적층된 AW 필터 패키지.
  23. 제21 항에 있어서,
    상기 적어도 하나의 금속 인터커넥트는 상기 제1 기판과 상기 제3 기판 사이의 상기 제2 프레임의 측면 상에 배치되는, 적층된 AW 필터 패키지.
  24. 제23 항에 있어서,
    상기 제2 프레임은 상기 제1 기판의 상기 측벽 표면과 직교하는 방향으로 상기 제1 기판의 상기 측벽 표면의 제2 측 상의 상기 하부 숄더 영역 상으로 연장되고; 그리고
    상기 적어도 하나의 금속 인터커넥트는 상기 제2 프레임의 상단 표면에 배치되는, 적층된 AW 필터 패키지.
  25. 적층된 탄성파(AW) 필터 패키지를 제작하는 방법으로서,
    제1 표면을 포함하는 제1 기판을 형성하는 단계;
    상기 제1 기판의 상기 제1 표면에 AW 필터 회로를 형성하는 단계;
    상기 제1 기판의 상기 제1 표면에 프레임을 형성하는 단계;
    접촉 표면과 측벽 표면을 포함하는 제2 기판을 형성하는 단계;
    상기 AW 필터 회로와 상기 제2 기판 사이에 공동을 형성하기 위해 상기 프레임 상에 상기 제2 기판을 배치하는 단계; 및
    상기 제2 기판의 접촉 표면과 상기 제1 기판의 제1 표면에 결합된 적어도 하나의 금속 인터커넥트를 포함하는 금속화 층을 형성하는 단계를 포함하고, 상기 적어도 하나의 금속 인터커넥트는 상기 제2 기판의 상기 측벽 표면에 배치되는, 적층된 AW 필터 패키지를 제작하는 방법.
  26. 제25 항에 있어서,
    상기 제2 기판과 상기 제1 기판의 상기 제1 표면 사이에, 그리고 상기 제2 기판의 상기 측벽 표면으로부터 상기 제2 기판의 상기 측벽 표면의 제1 측에서 상기 제2 기판의 상기 측벽 표면과 직교하는 방향으로 연장하는 상기 프레임을 배치하는 단계; 및
    상기 제2 기판의 측벽 표면과 직교하는 방향으로 상기 제2 기판의 측벽 표면의 제2 측에 상기 제1 기판의 제1 표면의 숄더 영역을 형성하는 단계를 더 포함하는, 적층된 AW 필터 패키지를 제작하는 방법.
  27. 적층된 탄성파(AW) 필터 패키지로서,
    제1 표면과 측벽 표면을 포함하는 제1 기판;
    상기 제1 기판의 상기 제1 표면 상의 제1 AW 필터 회로;
    상기 제1 기판의 상기 제1 표면에 배치되는 제1 프레임;
    접촉 표면과 측벽 표면을 포함하는 제2 기판 ― 상기 제2 기판은 상기 제1 AW 필터 회로와 제2 기판 사이에 제1 공동을 형성하기 위해 상기 제1 프레임 상에 배치됨 ―;
    제3 기판의 제2 표면에 제2 AW 필터 회로를 포함하는 제3 기판;
    상기 제3 기판의 상기 제2 표면에 배치되는 제2 프레임;
    상기 제2 AW 필터 회로와 상기 제1 기판 사이에 제2 공동을 형성하기 위해 상기 제2 프레임 상에 배치되는 제1 기판;
    상기 제2 기판의 접촉 표면과 상기 제3 기판의 제2 표면에 결합된 적어도 하나의 금속 인터커넥트를 포함하는 금속화 층 ― 상기 적어도 하나의 금속 인터커넥트는 상기 제1 기판의 상기 측벽 표면에 배치됨 ―; 및
    상기 제1 기판의 상기 측벽 표면과 상기 적어도 하나의 금속 인터커넥트 사이의 상기 제1 기판의 상기 측벽 표면에 배치된 절연체를 포함하는, 적층된 AW 필터 패키지.
  28. 제27 항에 있어서,
    상기 절연체는 상기 적어도 하나의 금속 인터커넥트와 상기 제1 프레임 사이에 배치되는, 적층된 AW 필터 패키지.
  29. 제27 항에 있어서,
    상기 절연체는 상기 적어도 하나의 금속 인터커넥트와 상기 제1 기판의 상기 제1 표면 사이에 배치되는, 적층된 AW 필터 패키지.
  30. 제27 항에 있어서,
    상기 절연체는 상기 적어도 하나의 금속 인터커넥트와 상기 제2 기판의 상기 측벽 표면 사이에 배치되는, 적층된 AW 필터 패키지.
  31. 제28 항에 있어서,
    상기 제2 기판을 통해 상기 접촉 표면으로부터 상기 제1 기판의 상기 제1 표면까지 연장되는 비아를 더 포함하는, 적층된 AW 필터 패키지.
  32. 제31 항에 있어서,
    상기 접촉 표면 상의 접촉 패드를 더 포함하고,
    상기 접촉 패드는 전기 신호들을 전도하도록 구성되고; 그리고
    상기 비아는 상기 제1 AW 필터 회로를 상기 접촉 패드에 전기적으로 결합하도록 구성되는, 적층된 AW 필터 패키지.
  33. 제28 항에 있어서,
    제2 표면에 직교하는 제1 방향으로의 상기 제3 기판의 두께는 60 내지 130 마이크로미터(μm) 범위이고;
    상기 제1 방향으로의 상기 제1 기판의 두께는 30 내지 70 μm 범위이고; 그리고
    상기 제1 방향으로의 상기 제2 기판의 두께는 30 내지 70 μm 범위인, 적층된 AW 필터 패키지.
  34. 제33 항에 있어서,
    상기 제1 기판의 두께는 85 μm 미만이고;
    상기 제3 기판의 두께는 55 μm 미만이고; 그리고
    상기 제2 기판의 두께는 55 μm 미만인, 적층된 AW 필터 패키지.
  35. 적층된 탄성파 필터(AW 필터) 패키지를 형성하는 방법으로서,
    제1 표면과 측벽 표면을 포함하는 제1 기판을 형성하는 단계;
    상기 제1 기판의 상기 제1 표면에 제1 AW 필터 회로를 형성하는 단계;
    상기 제1 기판의 상기 제1 표면에 제1 프레임을 형성하는 단계;
    접촉 표면과 측벽 표면을 포함하는 제2 기판을 형성하는 단계;
    상기 제1 AW 필터 회로와 상기 제2 기판 사이에 제1 공동을 형성하기 위해 상기 제1 프레임에 상기 제2 기판을 배치하는 단계;
    제3 기판을 형성하는 단계 ― 상기 제3 기판은 상기 제3 기판의 제2 표면 상에 제2 AW 필터 회로를 포함함 ―;
    상기 제3 기판의 상기 제2 표면에 제2 프레임을 형성하는 단계;
    상기 제2 AW 필터 회로와 상기 제1 기판 사이에 제2 공동을 형성하기 위해 상기 제2 프레임에 상기 제1 기판을 배치하는 단계;
    상기 제1 기판의 상기 측벽 표면에 절연체를 형성하는 단계; 및
    상기 제2 기판의 상기 접촉 표면과 상기 제3 기판의 상기 제2 표면에 결합된 적어도 하나의 금속 인터커넥트를 포함하는 금속화 층을 형성하는 단계를 포함하고, 상기 적어도 하나의 금속 인터커넥트는 상기 제1 기판의 상기 측벽 표면 상의 상기 절연체 상에 배치되는, 적층된 AW 필터 패키지를 형성하는 방법.
KR1020247008646A 2021-09-22 2022-08-22 다중-레벨 적층된 탄성파(aw) 필터 패키지들 및 관련 제작 방법들 KR20240063897A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/481,811 2021-09-22
US17/481,811 US20230090842A1 (en) 2021-09-22 2021-09-22 Multi-level stacked acoustic wave (aw) filter packages and related fabrication methods
PCT/EP2022/073325 WO2023046386A1 (en) 2021-09-22 2022-08-22 Multi-level stacked acoustic wave (aw) filter packages and related fabrication methods

Publications (1)

Publication Number Publication Date
KR20240063897A true KR20240063897A (ko) 2024-05-10

Family

ID=83280527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247008646A KR20240063897A (ko) 2021-09-22 2022-08-22 다중-레벨 적층된 탄성파(aw) 필터 패키지들 및 관련 제작 방법들

Country Status (5)

Country Link
US (1) US20230090842A1 (ko)
KR (1) KR20240063897A (ko)
CN (1) CN117957770A (ko)
TW (1) TW202315039A (ko)
WO (1) WO2023046386A1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7596849B1 (en) * 2003-06-11 2009-10-06 Triquint Semiconductor, Inc. Method of assembling a wafer-level package filter
US20170288123A1 (en) * 2014-09-19 2017-10-05 Nihon Dempa Kogyo Co., Ltd. Piezoelectric device and method for manufacturing the same
WO2018221172A1 (ja) * 2017-06-01 2018-12-06 株式会社村田製作所 フィルタ装置
DE112020001765T5 (de) * 2019-04-05 2021-12-23 Resonant Inc. Packung eines transversal angeregten akustischen Filmvolumenresonators und Verfahren
US20210036685A1 (en) * 2019-07-30 2021-02-04 Intel Corporation Integrated filter stack for a radio frequency (rf) front-end module (fem)
US20210036682A1 (en) * 2019-07-30 2021-02-04 Intel Corporation Integrated radio frequency (rf) front-end module (fem)

Also Published As

Publication number Publication date
TW202315039A (zh) 2023-04-01
US20230090842A1 (en) 2023-03-23
CN117957770A (zh) 2024-04-30
WO2023046386A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US11756894B2 (en) Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods
US11621192B2 (en) Inorganic dies with organic interconnect layers and related structures
WO2021178078A1 (en) Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods
TW202306094A (zh) 在晶粒－基板支起腔中採用晶粒到晶粒（ｄ２ｄ）連接的拆分式晶粒積體電路（ｉｃ）封裝及相關製造方法
US11437335B2 (en) Integrated circuit (IC) packages employing a thermal conductive package substrate with die region split, and related fabrication methods
KR20240063897A (ko) 다중-레벨 적층된 탄성파(aw) 필터 패키지들 및 관련 제작 방법들
US11984874B2 (en) Surface acoustic wave (SAW) filter packages employing an enhanced thermally conductive cavity frame for heat dissipation, and related fabrication methods
EP4173038A1 (en) Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods
US20230253950A1 (en) Stacked acoustic wave (aw) filter packages, including cross-talk reduction layers, and related fabrication methods
US20230115592A1 (en) Bulk acoustic wave device packaging with redistribution using silicon dioxide insulation
US11855608B2 (en) Systems and methods for packaging an acoustic device in an integrated circuit (IC)
US20230299048A1 (en) Three-dimensional (3d) integrated circuit (ic) (3dic) package with a bottom die layer employing an extended interposer substrate, and related fabrication methods
US20230268637A1 (en) Antenna modules employing three-dimensional (3d) build-up on mold package to support efficient integration of radio-frequency (rf) circuitry, and related fabrication methods
US20240097640A1 (en) Bulk acoustic wave device packaging with redistribution using buffer coat insulation
US20240006369A1 (en) Integrated circuit (ic) packages employing wire bond channel over package substrate, and related fabrication methods
US20230076844A1 (en) Semiconductor die module packages with void-defined sections in a metal structure(s) in a package substrate to reduce die-substrate mechanical stress, and related methods
US20220199547A1 (en) FAN-OUT WAFER-LEVEL PACKAGING (FOWLP) INTEGRATED CIRCUITS (ICs) EMPLOYING AN ELECTRO-MAGNETIC INTERFERENCE (EMI) SHIELD STRUCTURE IN UNUSED FAN-OUT AREA FOR EMI SHIELDING, AND RELATED FABRICATION METHODS
KR20240046873A (ko) 패키지 높이 감소를 위해 패키지 기판에 상부 적층형 다이(들)를 커플링시키기 위한 인터포저를 채용한 적층형 다이 집적 회로(ic) 패키지, 및 관련 제조 방법들
KR20230153373A (ko) 고밀도 다이 간(d2d) 상호연결들을 포함하는 ic 패키지들 및 다중-행 열 다이 상호연결들을 갖는 집적 회로(ic)들
KR20230010192A (ko) 집적 회로(ic) 패키지들 상의 선택적 몰드 배치 및 제조 방법들
CN116057678A (zh) 具有衬底上的嵌入式迹线衬底（ets）层的集成电路（ic）封装衬底以及相关制造方法