KR20240046105A - 표시 장치, 표시 패널 및 그 구동 방법 - Google Patents

표시 장치, 표시 패널 및 그 구동 방법 Download PDF

Info

Publication number
KR20240046105A
KR20240046105A KR1020237026174A KR20237026174A KR20240046105A KR 20240046105 A KR20240046105 A KR 20240046105A KR 1020237026174 A KR1020237026174 A KR 1020237026174A KR 20237026174 A KR20237026174 A KR 20237026174A KR 20240046105 A KR20240046105 A KR 20240046105A
Authority
KR
South Korea
Prior art keywords
pixel
display panel
chip
data signal
pixels
Prior art date
Application number
KR1020237026174A
Other languages
English (en)
Inventor
슈링 리
치빙 구
궈펑 후
바오 푸
원츠어 황
링윈 스
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
비오이 엠엘이디 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 비오이 엠엘이디 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20240046105A publication Critical patent/KR20240046105A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G09G3/2088—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination with use of a plurality of processors, each processor controlling a number of individual elements of the matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 개시는 표시 장치, 표시 패널 및 그 구동 방법을 제공한다. 상기 표시 패널은, 베이스 기판과, 베이스 기판에 설치되고 복수의 화소를 갖는 화소 그룹을 포함하는 화소 어레이와, 베이스 기판에 설치되고, 화소 어레이를 구동하여 표시하도록 구성되고, 데이터 신호를 수신하기 위한 데이터 신호 단자와 제어 신호를 수신하기 위한 제어 신호 단자를 포함하는 복수의 화소 구동 칩을 구비하고, 화소 그룹 내의 복수의 화소는 동일한 화소 구동 칩에 접속되어 있다. 표시 패널의 하나의 표시 프레임은 어드레스 할당 단계와 데이터 신호 전송 단계를 포함한다. 구동 방법은, 어드레스 할당 단계에서, 제어 신호 단자에 제어 신호를 입력하고, 데이터 신호 단자에 제 1 데이터 신호를 입력하는 것과, 데이터 신호 전송 단계에서, 데이터 신호 단자에 제 2 데이터 신호를 입력하는 것을 포함한다. 본 개시는 신호 트레이스의 수량 및 소비 전력을 감소시킬 수 있다.

Description

표시 장치, 표시 패널 및 그 구동 방법
본 개시는 표시 기술 분야에 관한 것으로, 특히 표시 장치, 표시 패널 및 그 구동 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, LED) 기술의 지속적인 발전으로 미니 발광 다이오드는 LED 사이즈가 300마이크론 이하로 소형화된 LED이며, 수천, 수만, 혹은 그 이상의 미니 발광 다이오드가 기판 상에 고정되어, 보다 세밀한 로컬 디밍을 실현하여, 콘트라스트가 높고, 색 표현도가 높은 표시 화면을 나타낸다. 미니 발광 다이오드 표시 장치는 패시브 매트릭스(passive matrix, PM)의 구동 방식을 채용하고 있으며, 이 구동 방식은 소비 전력이 크다.
본 개시는 소비 전력을 줄일 수 있는 표시 장치, 표시 패널 및 그 구동 방법을 제공하는 것을 목적으로 한다.
본 개시의 제1 양태에 따르면, 표시 패널을 제공하며,
베이스 기판과,
상기 베이스 기판에 설치되고 복수의 화소를 갖는 화소 그룹을 포함하는 화소 어레이와,
상기 베이스 기판에 설치되고, 상기 화소 어레이를 구동하여 표시하도록 구성되고, 데이터 신호를 수신하기 위한 데이터 신호 단자와 제어 신호를 수신하기 위한 제어 신호 단자를 포함하는 복수의 화소 구동 칩을 구비하고,
상기 화소 그룹 내의 복수의 상기 화소는 동일한 상기 화소 구동 칩에 접속된다.
또한, 상기 화소 그룹에는 상기 화소 어레이의 상이한 화소 행에 위치하는 복수의 상기 화소가 존재한다.
또한, 상기 화소 그룹에는 상기 화소 어레이의 상이한 화소 열에 위치하는 복수의 상기 화소가 존재한다.
또한, 상기 화소 그룹 내의 복수의 상기 화소는 한 방향을 따라 분포된다.
또한, 상기 화소 그룹 내의 복수의 화소는 상기 화소 어레이 내의 동일한 화소 행에 위치한다.
또한, 상기 화소 그룹 내의 복수의 화소는 상기 화소 어레이 내의 동일한 화소 열에 위치한다.
또한, 복수의 상기 화소 구동 칩은 적어도 하나의 칩 열을 포함하고, 상기 칩 열은 상기 화소 어레이 내의 화소 열과 평행되고, 상기 칩 열은 인접한 2개의 상기 화소 열 사이에 위치한다.
또한, 인접하는 2개의 상기 화소 열은 복수의 상기 화소 그룹을 구성하고, 복수의 상기 화소 그룹은 상기 화소 열의 연장 방향을 따라 분포되고, 인접하는 2개의 상기 화소 열 사이에 위치하는 상기 칩 열 내의 복수의 상기 화소 구동 칩은 복수의 상기 화소 그룹에 1대 1로 대응하여 접속되어 있다.
또한, 복수의 상기 화소 구동 칩은 복수의 칩 열을 구성하고, 인접하는 2개의 상기 칩 열 사이에는 2개의 상기 화소 열이 존재한다.
또한, 상기 화소는 제1 서브 화소를 포함하고, 상기 표시 패널은 복수의 전원 신호선을 더 포함하고,
인접하는 2개의 상기 칩 열 사이에 위치하는 2개의 상기 화소 열 내의 상기 제1 서브 화소는 동일한 상기 전원 신호선에 접속되어 있다.
또한, 상기 표시 패널은 상기 화소에 연결된 전원 신호선을 더 포함한다.
또한, 상기 화소는 서브 화소를 포함하고, 상기 서브 화소는 발광 다이오드를 포함하고, 상기 전원 신호선은 상기 발광 다이오드의 양극에 접속되고, 상기 화소 구동 칩은 상기 발광 다이오드의 음극에 접속된다.
또한, 상기 표시 패널은 상기 데이터 신호 단자에 연결된 데이터 신호선을 더 포함한다.
또한, 상기 데이터 신호선의 수는 복수이고, 복수의 상기 화소 구동 칩은 적어도 하나의 칩 열을 포함하고, 상기 칩 열 내의 복수의 상기 화소 구동 칩의 상기 데이터 신호 단자는 동일한 상기 데이터 신호선에 연결된다.
또한, 상기 표시 패널은 상기 제어 신호 단자에 연결된 제어 신호선을 더 포함한다.
또한, 상기 제어 신호선의 수는 복수이고, 복수의 상기 화소 구동 칩은 적어도 하나의 칩 행을 포함하고, 상기 칩 행 내의 복수의 상기 화소 구동 칩의 상기 제어 신호 단자는 동일한 상기 제어 신호선에 연결된다.
또한, 상기 표시 패널은,
상기 데이터 신호 단자에 접속된 데이터 신호선과,
상기 제어 신호선 및 상기 데이터 신호선에 접속되고, 상기 제어 신호선에 제어 신호를 제공하고, 상기 데이터 신호선에 데이터 신호를 제공하도록 구성된 제어 칩을 더 포함한다.
또한, 상기 표시 패널은 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역을 포함하고, 상기 화소 구동 칩은 상기 표시 영역에 위치하고, 상기 제어 칩은 상기 주변 영역에 위치한다.
또한, 상기 화소 구동 칩은 급전 전압 단자 및/또는 접지 단자를 더 포함한다.
또한, 상기 화소 행과 상기 화소 열의 수는 모두 짝수이다.
또한, 복수의 상기 화소 구동 칩이 어레이 형상으로 분포된다.
본 개시의 제1 양태에 따르면, 상술한 표시 패널을 구비한 표시 장치를 제공한다.
본 개시의 제1 양태에 따르면, 표시 패널의 구동 방법을 제공하며, 상술한 표시 패널을 사용하고, 상기 표시 패널의 하나의 표시 프레임은 어드레스 할당 단계와 데이터 신호 전송 단계를 포함하며, 상기 구동 방법은
상기 어드레스 할당 단계에서, 상기 제어 신호 단자에 제어 신호를 입력하고, 상기 데이터 신호 단자에 제 1 데이터 신호를 입력하며,
상기 데이터 신호 전송 단계에서, 상기 데이터 신호 단자에 제 2 데이터 신호를 입력한다.
본 개시에 따른 표시 장치, 표시 패널 및 그 구동 방법에서는, 구동 과정 중에 화소 구동 칩의 제어 신호 단자에 제어 신호를 입력하고, 상기 데이터 신호 단자에 제1 데이터 신호를 입력하고, 화소 구동 칩의 데이터 신호 단자에 제2 데이터 신호를 입력하여, 각 화소 구동 칩이 데이터 신호를 대응하는 화소에 제공함으로써, 액티브 매트릭스의 구동 방식을 실현하고, 화소 그룹의 여러 화소가 동일한 화소 구동 칩에 연결되기 때문에 베이스 기판 상의 신호 트레이스 수량을 줄이고 공정 난이도를 낮추며 전체 표시 모듈의 구동 소비 전력과 구동 비용이 절감되어 제품 경쟁력이 크게 향상된다.
도 1은 본 개시의 실시예에 따른 표시 패널의 개략도이다.
도 2는 도 1의 표시 영역의 개략도이다.
도 3은 도 2의 화소 어레이와 화소 구동 칩의 분포 개략도이다.
도 4는 도 2의 화소 그룹과 화소 구동 칩의 개략도이다.
도 5는 본 개시의 실시예에 따른 표시 패널의 화소 그룹과 화소 구동 칩의 다른 개략도이다.
도 6은 본 개시의 실시예에 따른 표시 패널의 화소 그룹 및 화소 구동 칩의 또 다른 개략도이다.
도 7은 본 개시의 실시예에 따른 급전 전압 단자가 제공되지 않은 화소 구동 칩의 연결 개략도이다.
도 8은 본 개시의 일 실시예에 따른 표시 패널의 구동 방법에 대응하는 시퀀스도이다.
도 9는 본 개시의 실시예에 따른 화소 구동 칩의 신호 채널 단자의 시퀀스도이다.
도 10은 본 개시의 실시예에 따른 데이터 신호의 인코딩 개략도이다.
부호 설명
1: 화소; 101: 제1 서브 화소; 102: 제2 서브 화소; 103: 제3 서브 화소; 2: 화소 구동 칩; 3: 제어 신호 단자; 4: 데이터 신호 단자; 5: 급전 전압 단자; 6: 접지 단자; 7: 신호 채널 단자; 8: 화소 그룹; 9: 제어 칩; 10: 표시 영역; 11: 주변 영역; 100: 화소 열; 200: 칩 열; 300: 화소 행; 400: 칩 행.
본 명세서에서 예시적인 실시예가 상세히 설명되고, 그 예가 도면에 도시되어 있다. 이하의 설명이 도면을 수반하는 경우, 달리 지시되지 않는 한, 상이한 도면에서 동일한 참조 부호는 동일하거나 유사한 요소를 지칭한다. 하기 예시적인 실시예에 기재된 실시예는 본 개시와 일치하는 모든 실시예를 나타내지는 않는다. 오히려, 이들은 첨부된 청구항에 상세히 설명된 본 개시의 일부 양상들과 일치하는 장치의 예일 뿐이다.
본 개시에서 사용되는 용어는 단지 특정 실시예를 설명하기 위한 것이고, 본 개시를 제한하려는 의도가 아니다. 달리 정의되지 않는 한, 본 개시에서 사용되는 기술 용어 또는 과학 용어는 본 개시가 속하는 분야에서 일반적인 기술을 가진 사람에게 이해되는 통상의 의미여야 한다. 본 개시의 명세서 및 청구범위에서 사용되는 "제1", "제2" 및 유사한 용어는 순서, 수량, 또는 중요성을 나타내지 않고 단순히 상이한 구성요소를 구별하기 위해 사용된다. 마찬가지로, "하나" 또는 "일"과 같은 유사한 단어는 수량 제한을 나타내지 않고 적어도 하나의 존재를 나타낸다. "복수의" 또는 "일부"라는 단어는 두 개 또는 두 개 이상을 나타낸다. 달리 명시되지 않는 한, "전방부", "후방부", "하부" 및/또는 "상부"와 같은 유사한 단어는 단지 설명의 편의를 목적으로 하며, 하나의 위치 또는 하나의 공간 방향으로 제한되지 않는다. "포함하다" 또는 "구비하다"와 같은 유사어는 "포함하다" 또는 "구비하다" 앞에 있는 요소 또는 객체가 "포함하다" 또는 "구비하다" 이후에 열거된 요소 또는 객체 및 그 등가물을 커버하는 것을 의도하고, 다른 요소 또는 객체를 배제하지 않는다. "연결" 또는 "결합"과 같은 유사 용어는 물리적 또는 기계적 연결에 국한되지 않고 직접 또는 간접적인 전기 연결을 포함할 수 있다. 본 개시의 명세서 및 첨부된 청구항에서 사용되는 단수형의 "하나", "상기", 및 "해당"이라는 단수형은 문맥 내에서 명확하게 나타내지 않는 한 복수형을 포함하는 것으로 의도된다. 본원에서 사용되는 용어 "및/또는"은 연관된 나열된 하나 이상의 아이템의 임의 또는 모든 가능한 조합을 포함하는 것으로 이해되어야 한다.
본 개시의 실시예는 표시 패널을 제공한다. 도 1 내지 도 4에 도시된 바와 같이, 상기 표시 패널은 베이스 기판, 화소 어레이 및 화소 구동 칩(2)을 포함할 수 있다.
상기 화소 어레이는 베이스 기판 상에 배치된다. 상기 화소 어레이는 화소 그룹(8)을 포함한다. 상기 화소 그룹(8)은 복수의 화소(1)를 포함한다. 복수의 화소 구동 칩(2)이 제공된다. 복수의 화소 구동 칩(2)은 베이스 기판 상에 배치되고, 화소 어레이를 구동하여 표시하도록 구성된다. 상기 화소 구동 칩(2)은 데이터 신호를 수신하기 위한 데이터 신호 단자(4) 및 제어 신호를 수신하기 위한 제어 신호 단자(3)를 포함한다. 상기 화소 그룹(8) 내의 복수의 화소(1)는 동일한 화소 구동 칩(2)에 접속되어 있다.
본 개시의 실시예에 따른 표시 패널에서는, 구동 과정 중에 화소 구동 칩(2)의 제어 신호 단자(3)에 제어 신호를 입력하고, 화소 구동 칩(2)의 데이터 신호 단자(4)에 제1 데이터 신호를 입력하고, 화소 구동 칩(2)의 데이터 신호 단자(4)에 제2 데이터 신호를 입력하여, 각 화소 구동 칩(2)이 데이터 신호를 대응하는 화소(1)에 제공함으로써, 액티브 매트릭스의 구동 방식을 실현하고, 화소 그룹(8)의 여러 화소(1)가 동일한 화소 구동 칩(2)에 연결되기 때문에 베이스 기판 상의 신호 트레이스 수량을 줄이고 공정 난이도를 낮추며 전체 표시 모듈의 구동 소비 전력과 구동 비용이 절감되어 제품 경쟁력이 크게 향상된다.
이하, 본 개시의 실시예에 따른 표시 패널의 각 구성 요소에 대해 상세하게 설명한다.
상기 베이스 기판은 강성 베이스 기판일 수 있고, 재료로서는, 예를 들어 유리, 석영, PMMA(Polymethyl methacrylate, 폴리메틸 메타크릴레이트), 플라스틱 등을 포함하지만, 본 개시의 실시예에서는 특별히 한정되지 않는다.
상기 화소 어레이는 베이스 기판 상에 배치된다. 도 1에 도시된 바와 같이, 상기 표시 패널은 표시 영역(10)과, 표시 영역(10)을 둘러싸는 주변 영역(11)을 포함할 수 있다. 상기 화소 어레이는 표시 패널의 표시 영역(10)에 배치될 수 있다. 도 3에 도시된 바와 같이, 상기 화소 어레이는 복수의 화소 행(300) 및 복수의 화소 열(100)을 포함할 수 있다. 상기 화소 행(300)은 제1 방향을 따라 연장될 수 있고, 상기 화소 열(100)은 제2 방향을 따라 연장될 수 있다. 상기 제1 방향은 제2 방향에 수직일 수 있다. 상기 화소 행(300)의 수는 짝수일 수 있지만, 본 개시는 이에 한정되지 않고 홀수일 수도 있다. 상기 화소 열(100)의 수는 짝수일 수 있지만, 본 개시는 이에 한정되지 않고 홀수일 수도 있다. 상기 화소 행(300)은 복수의 화소(1)를 포함할 수 있다. 상기 화소 열(100)은 복수의 화소(1)를 포함할 수 있다. 도 4에 도시된 바와 같이, 상기 화소(1)는 복수의 서브 화소를 포함할 수 있다. 상기 복수의 서브 화소는 상이한 색으로 발광할 수 있으며, 물론, 동일한 색으로 발광할 수도 있다. 구체적으로, 상기 복수의 서브 화소는 제1 서브 화소(101), 제2 서브 화소(102) 및 제3 서브 화소(103)를 포함할 수 있다. 상기 제1 서브 화소(101)는 적색 서브 화소일 수 있고, 물론 청색 서브 화소일 수도 있지만, 본 개시는 이에 한정되지 않고, 녹색 서브 화소일 수도 있다. 상기 제2 서브 화소(102)는 적색 서브 화소일 수 있고, 물론 청색 서브 화소일 수도 있지만, 본 개시는 이에 한정되지 않고, 녹색 서브 화소일 수도 있다. 상기 제3 서브 화소(103)는 적색 서브 화소일 수 있고, 물론 청색 서브 화소일 수도 있지만, 본 개시는 이에 한정되지 않고, 녹색 서브 화소일 수도 있다. 예를 들어, 복수의 서브 화소가 다른 색으로 발광하는 경우, 상기 제1 서브 화소(101)는 적색광을 발광하는 적색 서브 화소이고, 상기 제2 서브 화소(102)는 청색광을 발광하는 청색 서브 화소이고, 상기 제3의 서브 화소(103)는 녹색광을 발하는 녹색 서브 화소이다. 각각의 서브 화소는 하나 이상의 발광 다이오드를 포함할 수 있다. 상기 발광 다이오드는 미니 LED일 수도 있고, 물론 상기 발광 다이오드는 마이크로 LED일 수도 있지만, 본 개시의 실시예는 이에 한정되지 않는다. 예를 들어, 서브 화소가 2개의 발광 다이오드를 포함하는 경우, 상기 2개의 발광 다이오드는 병렬로 연결되고 색이 동일하다. 또한, 베이스 기판 상의 상기 발광 다이오드의 정투영은 폭이 70㎛ 내지 100㎛, 길이가 120㎛ 내지 180㎛ 인 사각형일 수 있다. 상기 발광 다이오드는 독립형 구성 요소이며 표면 실장 기술(SMT) 또는 물질 이동 기술(Mass Transfer Technologies)에 의해 베이스 기판 상에 실장될 수 있다.
도 1에 도시된 바와 같이, 상기 화소 어레이는 하나의 화소 그룹(8)을 포함할 수 있으며, 물론 상기 화소 어레이는 복수의 화소 그룹(8)을 포함할 수도 있다. 즉, 상기 화소 어레이 내의 복수의 화소(1)는 복수의 화소 그룹(8)으로 나눌 수 있다. 복수의 화소 그룹(8)에 존재하는 적어도 하나의 화소 그룹(8)은 복수의 화소(1)를 포함한다. 화소 그룹(8)의 수를 복수로 하는 경우, 복수의 화소 그룹(8)에서의 화소(1)의 수는 동일할 수 있고, 물론 2개의 화소 그룹(8)에서의 화소(1)의 수가 상이할 수도 있다.
상기 화소 그룹(8) 내의 복수의 화소(1) 중 화소 어레이의 상이한 화소 행(300)에 위치할 수 있는 복수의 화소(1)가 존재하며, 즉, 상기 화소 그룹(8) 내의 복수의 화소(1) 중 적어도 2 개의 화소(1)는 화소 어레이 내의 다른 화소 행(300)에 위치할 수 있다. 여기서, 상기 상이한 화소 행(300)은 순서대로 배열된 화소 행(300)일 수 있지만, 본 개시의 실시예에서는 특별히 한정되지 않는다. 화소 그룹(8)에 4개의 화소(1)가 포함되어 있는 예에서는, 상기 4개의 화소(1) 중 2개의 화소(1)는 상이한 화소 행(300)에 위치하고, 상기 2개의 화소(1) 중 하나는 n번째 화소 행(300)에 위치하고, 다른 하나는 (n+1)번째 화소 행(300)에 위치하고, n은 1이상의 정수이며, n번째 화소 행(300)과 (n+1)번째 화소 행(300)은 순서대로 배열된 화소 행(300)이다. 물론, 상기 4개의 화소(1) 중 3개의 화소(1)가 상이한 화소 행(300)에 위치할 수 있고, 3개의 화소(1) 중 하나는 n번째 화소 행(300)에 위치하고, 다른 하나는 (n+1)번째 화소 행(300)에 위치하고, 나머지 하나는 (n+2)번째 화소 행(300)에 위치한다. 또한, 도 6에 도시된 바와 같이, 상기 4개의 화소(1) 중 각 화소(1)는 상이한 화소 행(300)에 위치하고, 예를 들면 4개의 화소(1)는 동일한 화소 열(100)에 위치한다.
물론, 상기 화소 그룹(8) 내의 복수의 화소(1) 중 화소 어레이의 상이한 화소 열(100)에 위치할 수 있는 복수의 화소(1)가 존재하며, 즉, 상기 화소 그룹(8) 내의 복수의 화소(1) 중 적어도 2 개의 화소(1)는 화소 어레이 내의 다른 화소 열(100)에 위치할 수 있다. 여기서, 상기 상이한 화소 열(100)은 순서대로 배열된 화소 열(100)일 수 있지만, 본 개시의 실시예에서는 특별히 한정되지 않는다. 화소 그룹(8)에 4개의 화소(1)가 포함되어 있는 예에서는, 상기 4개의 화소(1) 중 2개의 화소(1)는 상이한 화소 열(100)에 위치하고, 상기 2개의 화소(1) 중 하나는 m번째 화소 열(100)에 위치하고, 다른 하나는 (m+1)번째 화소 행(300)에 위치하고, m은 1이상의 정수이며, m번째 화소 열(100)과 (m+1)번째 화소 열(100)은 순서대로 배열된 화소 열(100)이다. 물론, 상기 4개의 화소(1) 중 3개의 화소(1)가 상이한 화소 열(100)에 위치할 수 있고, 3개의 화소(1) 중 하나는 m번째 화소 열(100)에 위치하고, 다른 하나는 (m+1)번째 화소 열(100)에 위치하고, 나머지 하나는 (m+2)번째 화소 열(100)에 위치한다. 또한, 도 5에 도시된 바와 같이, 상기 4개의 화소(1) 중 각 화소(1)는 상이한 화소 열(100)에 위치하고, 예를 들면 4개의 화소(1)는 동일한 화소 행(300)에 위치한다.
상기 화소 그룹(8) 내의 복수의 화소(1)는 동일한 방향을 따라 분포될 수 있다. 본 개시의 일 실시예에서, 도 5에 도시된 바와 같이, 상기 화소 그룹(8) 내의 복수의 화소(1)는 화소 어레이 내의 동일한 화소 행(300)에 위치하고, 동일한 화소 행(300)에 위치하는 복수의 화소(1)는 순차적으로 배치될 수 있다. 설명의 편의상, 도 5의 4개의 화소(1)에 대해 좌측에서 우측으로 순서대로 번호를 부여하고, 화소 구동 칩(2)에 가장 가까운 제2 화소(1)와 제3 화소(1)의 간격은, 제1 화소(1)와 제2 화소(1)의 간격, 및 제3 화소(1)와 제4 화소(1)의 간격보다 약간 크다. 그러나, 실제의 레이아웃 설계에서는, 임의의 2개의 화소(1)가 행 방향으로 등간격으로 배치되어도 되며, 본 개시의 실시예는 이것에 한정되지 않고, 실제 설계에서는 화소 구동 칩(2)이 모든 화소(1)의 표시 효과에 영향을 주지 않는 것을 기준으로 하고 있다. 본 개시의 다른 실시예에서, 도 6에 도시된 바와 같이, 상기 화소 그룹(8) 내의 복수의 화소(1)는 화소 어레이 내의 동일한 화소 열(100)에 위치하고 동일한 화소 열(100)에 위치하는 복수의 화소(1)는 순차적으로 배치될 수 있다. 설명의 편의상, 도 6의 4개의 화소(1)에 대해 위에서 아래로 순서대로 번호를 부여하고, 화소 구동 칩(2)에 가장 가까운 제2 화소(1)와 제3 화소(1)의 간격은, 제1 화소(1)와 제2 화소(1)의 간격, 및 제3 화소(1)와 제4 화소(1)의 간격보다 약간 크다. 그러나, 실제 레이아웃 설계에서는, 임의의 2개의 화소(1)가 열 방향으로 등간격으로 배치되어도 되며, 본 개시의 실시예는 이것에 한정되지 않고, 실제의 설계에서는 화소 구동 칩(2)이 모든 화소(1)의 표시 효과에 영향을 주지 않는 것을 기준으로 하고 있다.
도 4에 도시 된 바와 같이, 상기 화소 구동 칩(2)은 베이스 기판 상에 배치된다. 상기 화소 구동 칩(2)과 화소(1)는 베이스 기판의 동일 측에 배치될 수 있으며, 물론 화소 구동 칩(2)과 화소(1)는 베이스 기판의 반대되는 양측에 배치될 수 있다. 상기 화소 구동 칩(2)은 화소(1)에 접속되어 있다. 여기서, 상기 화소 구동 칩(2)은 화소(1) 내의 복수의 서브 화소에 모두 연결될 수 있다. 구체적으로, 상기 화소 구동 칩(2)의 신호 단자는 복수의 신호 채널 단자(7)를 포함하고, 또한 화소 구동 칩(2)의 복수의 신호 채널 단자(7)는 화소(1) 내의 복수의 서브 화소에 일대일로 대응하여 접속될 수 있다. 예를 들어, 서브 화소가 발광 다이오드를 포함하는 경우, 상기 신호 채널 단자(7)는 발광 다이오드의 제1 전극에 연결될 수 있다. 상기 제1 전극은 음극일 수도 있고, 물론 상기 제1 전극은 양극일 수도 있다. 상기 화소 구동 칩(2)의 신호 단자는 데이터 신호 단자(4) 및 제어 신호 단자(3)를 포함한다. 상기 데이터 신호 단자(4)는 데이터 신호를 수신하도록 구성되고, 상기 제어 신호 단자(3)는 제어 신호를 수신하도록 구성된다. 상기 데이터 신호는 제1 데이터 신호 및 제2 데이터 신호를 포함할 수 있다. 또한, 상기 화소 구동 칩(2)의 신호 단자는, 급전 전압 단자(5) 및/또는 접지 단자(6)를 더 포함할 수 있다. 예를 들어, 화소 구동 칩(2)의 신호 단자의 수가 X개의 경우, 행 방향에 위치하는 신호 단자의 최대 수는 a개, 열 방향에 위치하는 신호 단자의 최대 수는 b개이며, 여기서, a, b, 및 X는 모두 정수이며, a와 b의 곱은 X 이하이다. 또한, 본 개시에 따른 화소 구동 칩(2)의 경우, a와 b의 차의 절대값이 최소이다. 이와 같이 설정함으로써, 화소 구동 칩(2)의 일방향의 사이즈가 지나치게 큰 것을 방지하고, 화소 구동 칩(2)의 일방향의 사이즈가 지나치게 큰 것에 의한 복수의 화소(1)의 일방향의 간격이 지나치게 큰 문제를 해결할 수 있다. 예를 들면, 화소 구동 칩(2)의 신호 단자 수가 16 개인 경우, 행 방향의 신호 단자 수와 열 방향의 신호 단자 수는 모두 4 개가 된다.
베이스 기판 상의 상기 화소 구동 칩(2)의 정투영은 폭이 350㎛ 내지 450㎛, 길이가 350㎛ 내지 450㎛인 사각형일 수 있다. 베이스 기판 상의 상기 화소 구동 칩(2)의 정투영은 길이와 폭이 동일해도 되지만, 본 개시에서는 특별히 한정되지 않는다. 베이스 기판 상의 상기 화소 구동 칩(2)의 정투영의 면적은 화소(1) 내의 발광 다이오드가 베이스 기판에서의 정투영의 면적의 8배 내지 15배일 수 있다. 상기 화소 구동 칩(2)은 독립형 구성 요소이며 표면 실장 기술(SMT)에 의해 베이스 기판 상에 조립될 수 있다. 상기 베이스 기판에는 패드가 설치되어 있고, 화소 구동 칩(2)을 표면 실장 기술에 의해 베이스 기판 상에 조립하는 과정에서, 상기 화소 구동 칩(2)의 신호 단자가 패드에 고정 접속된다.
상기 화소 구동 칩(2)의 수는 복수이며, 복수의 화소 구동 칩(2)이 협동하여 화소 어레이를 구동하여 표시를 수행한다. 여기서, 도 1 및 도 4에 도시된 바와 같이, 화소 그룹(8) 내의 복수의 서브 화소(1)는 동일한 화소 구동 칩(2)에 접속되어 있다. 즉, 복수의 화소(1)에서의 복수의 서브 화소는, 모두 동일한 화소 구동 칩(2)에 접속되어 있다. 화소 그룹(8)이 4 개의 화소(1)를 포함하고, 각 화소(1)가 3 개의 서브 화소를 포함하는 예를 들어, 상기 4 개의 화소(1)의 3 개의 서브 화소는 모두 동일한 화소 구동 칩(2)에 접속되어 있으며, 즉 상기 화소 구동 칩(2)은 12개의 서브 화소에 접속되고, 상기 화소 구동 칩(2)은 12개의 신호 채널 단자(7)를 구비할 수 있으며, 상기 12개의 신호 채널 단자(7)는 각 서브 화소의 발광 다이오드의 제1 전극과 1대 1로 대응하여 접속되어 있다. 복수의 화소 그룹(8)이 있는 경우, 복수의 화소 구동 칩(2)은 1대 1로 대응하여 복수의 화소 그룹(8)을 구동하여 표시한다.
도 3에 도시된 바와 같이, 본 개시에 따른 복수의 화소 구동 칩(2)은 복수의 칩 열(200) 및 복수의 칩 행(400)을 구성하도록 어레이 형태로 배치될 수 있다. 상기 칩 행(400)은 상술한 화소 행(300)과 평행할 수 있다. 상기 칩 열(200)은 상술한 화소 열(100)과 평행할 수 있다. 상기 칩 열(200) 내의 화소 구동 칩(2)의 수는 화소 열(100) 내의 화소(1)의 수 이하일 수 있다. 복수의 칩 열(200) 중 적어도 하나의 칩 열(200)은 인접하는 2개의 화소 열(100) 사이에 위치하고, 인접하는 2개의 화소 열(100) 사이에 위치하는 칩 열(200)은 상기 인접하는 2개의 화소 열(100)을 구동하여 표시하는데 사용된다. 여기서, 상기 인접하는 2 개의 화소 열(100) 사이에는 칩 열(200)이 하나만 존재한다. 상기 인접하는 2개의 화소 열(100)은, 복수의 화소 그룹(8)을 구성할 수 있고, 각 화소 그룹(8)에 포함되는 화소(1)의 수는 동일하거나 상이할 수 있으며, 또한 복수의 화소 그룹(8)은 화소 열(100)의 연장 방향을 따라 분포되어 있다. 예를 들어, 각 화소 열(100)이 6행의 화소(1)을 포함하고, 각 화소 그룹(8)이 4개의 화소(1)을 포함하는 경우, 상기 인접하는 2개의 화소 열(100)에 대해, 제1 행의 2개의 화소(1)와 제2 행의 2개의 화소(1)는 하나의 화소 그룹(8)을 구성하고, 제3 행의 2개의 화소(1)와 제4 행의 2개의 화소(1)는 다른 화소 그룹(8)을 구성하고, 제5 행의 2개의 화소(1)와 제6 행의 2개의 화소(1)는 또 다른 화소 그룹(8)을 구성할 수 있다. 또한, 상기 인접하는 2 개의 화소 열(100) 사이에 위치하는 칩 열(200)의 복수의 화소 구동 칩(2)은 복수의 화소 그룹(8)과 1 대 1로 대응하여 접속되어 있다.
물론, 본 개시에 따른 복수의 화소 구동 칩(2)은 어레이 형태로 배치되지 않을 수도 있고, 하나의 화소 구동 칩(2)을 화소 그룹(8) 내의 복수의 화소(1)에 연결하면, 베이스 기판 상의 신호 트레이스의 수를 줄일 수 있다. 일 실시예에서, 복수의 화소 구동 칩(2)은 복수의 칩 행(400)을 구성하지만, 칩 열(200)은 구성되지 않고, 각 칩 행(400)에서의 화소 구동 칩(2)의 개수는 동일할 수 있다. 다른 실시예에서, 복수의 화소 구동 칩(2)은 복수의 칩 열(200)을 구성하지만, 칩 행(400)은 구성되지 않고, 각 칩 열(200)에서의 화소 구동 칩(2)의 개수는 동일할 수 있다.
도 1, 도 2 및 도 3에 도시된 바와 같이, 본 개시의 실시예에 따른 표시 패널은 복수의 전원 신호선을 더 포함한다. 상기 전원 신호선은 화소 열(100)과 평행하게 설정할 수 있다. 상기 전원 신호선은 화소(1)에 접속되어 있다. 여기서, 상기 전원 신호선은 화소(1) 내의 서브 화소에 접속되어 있다. 구체적으로, 상기 전원 신호선은 서브 화소의 발광 다이오드의 제 2 전극에 접속된다. 예를 들어, 상기 발광 다이오드의 제 1 전극이 음극인 경우에는 상기 제 2 전극은 양극일 수 있고, 상기 발광 다이오드의 제 1 전극이 양극인 경우에는 상기 제 2 전극은 음극일 수 있다. 여기서, 상술한 인접하는 2개의 칩 열(200) 사이에 위치하는 2개의 상기 화소 열(100)에 대해서는, 상기 2개의 화소 열(100)의 제1 서브 화소(101)가 동일한 전원 신호선에 접속되어 있기 때문에, 전원 신호선의 수를 감소한다. 또한, 도 1 및 도 4에 도시된 바와 같이, 상기 전원 신호선은 제1 전원 신호선(VR) 및 제2 전원 신호선(VGB)을 포함할 수 있다. 각 화소(1) 내의 적색 서브 화소는 제1 전원 신호선(VR)에 접속될 수 있고, 각 화소(1)의 녹색 서브 화소와 청색 서브 화소는 모두 제2 전원 신호선(VGB)에 접속될 수 있다.
도 3에 도시된 바와 같이, (4k-3)번째 화소 열(100)과 (4k-2)번째 화소 열(100) 사이에 (2k-1)번째 칩 열(200)이 설치되고, (4k-2)번째 화소 열(100)과 (4k-1)번째 화소 열(100) 사이에 칩 열(200)이 존재하지 않는다. (4k-1)번째 화소 열(100)과 4k번째 화소 열(100) 사이에 2k번째 칩 열(200)이 설치되고, 상기 (2k-1)번째 칩 열(200)과 2k번째 칩 열(200) 사이에, (4k-2)번째 화소 열(100)과 (4k-1)번째 화소 열(100)이 설치된다. 여기서, (2k-1)번째 칩 열(200)은 (4k-3)번째 화소 열(100) 및 (4k-2)번째 화소 열(100)을 구동하여 표시하기 위해 사용되고, 2k 번째 칩 열(200)은 (4k-1)번째 화소 열(100)과 4k 번째 화소 열(100)을 구동하여 표시하기 위해 사용된다. (4k-2)번째 화소 열(100)의 제 1 서브 화소(101) 및 (4k-1) 번째 화소 열(100)의 제 1 서브 화소(101)는 전원 신호선을 공유할 수 있고, k는 양의 정수이다. 또한, (4k-3)번째 화소 열(100)과 (4k-2)번째 화소 열(100) 사이의 거리는, (4k-2)번째 화소 열(100)과 (4k-1)번째 화소 열(100) 사이의 거리보다 클 수도 있고, (4k-1)번째 화소 열(100)과 4k 번째 화소 열(100) 사이의 거리는, (4k-2)번째 화소 열(100)과 (4k-1)번째 화소 열(100) 사이의 거리보다 클 수도 있다.
즉, 일부 서로 인접하는 2개의 화소 행(300)의 사이에는 화소 구동 칩(2)이 설치되어 있지만, 다른 일부 서로 인접하는 2개의 화소 행(300)의 사이에는 화소 구동 칩(2)이 설치되어 있지 않다. 화소 구동 칩(2)이 개재되어 있는 인접하는 2개의 화소 행(300) 사이의 간격은, 화소 구동 칩(2)이 개재하지 않는 인접하는 2개의 화소 행(300) 사이의 간격보다 크다. 일부 서로 인접하는 2개의 화소 열(100)의 사이에는 화소 구동 칩(2)이 설치되어 있지만, 다른 일부 서로 인접하는 2개의 화소 열(100)의 사이에는 화소 구동 칩(2)이 설치되어 있지 않다. 화소 구동 칩(2)이 개재되어 있는 인접하는 2개의 화소 열(100) 사이의 간격은, 화소 구동 칩(2)이 개재하지 않는 인접하는 2개의 화소 열(100) 사이의 간격보다 크다. 다만, 실제의 레이아웃 설계에 있어서는, 임의의 인접하는 2개의 화소 행(300)이 열 방향으로 등간격으로 배치되어도 되고, 임의의 2개의 인접하는 화소 열(100)이 행 방향으로 등간격으로 배치되어도 되고, 본 개시의 실시예는 이에 한정되지 않고, 실제의 설계에 있어서, 화소 구동 칩(2)이 모든 화소(1)의 표시 효과에 영향을 주지 않는 것을 기준으로 한다.
도 1, 도 2 및 도 3에 도시된 바와 같이, 본 개시의 실시예에 따른 표시 패널은 복수의 데이터 신호선(DATA)을 더 포함할 수 있다. 상기 데이터 신호선(DATA)은 화소 열(100)과 평행하게 배치될 수 있다. 상기 데이터 신호선(DATA)은 화소 구동 칩(2)의 데이터 신호 단자(4)에 연결될 수 있다. 상기 칩 열(200) 내의 각 화소 구동 칩(2)의 데이터 신호 단자(4)는 동일한 데이터 신호선(DATA)에 접속될 수 있지만, 본 개시의 실시예는 이에 한정되지 않는다. 본 개시의 실시예에 따른 표시 패널은 복수의 제어 신호선(DE)을 더 포함할 수 있다. 상기 제어 신호선(DE)은 화소 어레이 내의 화소 행(300)과 평행하게 설정할 수 있다. 상기 제어 신호선(DE)은 화소 구동 칩(2)의 제어 신호 단자(3)에 접속될 수 있다. 상기 칩 행(400)에 있어서의 각 화소 구동 칩(2)의 제어 신호 단자(3)는, 동일한 제어 신호선(DE)에 접속할 수 있지만, 본 개시의 실시예는 이것에 특별히 한정되지 않는다. 도 1에 도시된 바와 같이, 본 개시의 실시예에 따른 표시 패널은 제어 칩(9)을 더 포함할 수 있다. 상기 제어 칩(9)은 제어 신호선(DE) 및 데이터 신호선(DATA)에 접속되어 제어 신호선(DE)에 제어 신호를 제공하고, 데이터 신호선(DATA)에 데이터 신호를 제공할 수 있다. 상기 제어 칩(9)은 표시 패널의 주변 영역(11)에 위치할 수 있다.
도 1, 도 2 및 도 3에 도시된 바와 같이, 본 개시의 실시예에 따른 표시 패널은 복수의 급전 전압선(VCC)을 더 포함할 수 있다. 상기 급전 전압선(VCC)은 상술한 화소 열(100)과 평행하게 설치될 수 있다. 상기 급전 전압선(VCC)은 화소 구동 칩(2)의 급전 전압 단자(5)에 접속될 수 있다. 상술한 칩 열(200)의 각 화소 구동 칩(2)의 급전 전압 단자(5)는 동일한 급전 전압선(VCC)에 접속될 수 있지만, 본 개시의 실시예는 특별히 한정되지 않는다. 본 개시의 실시예에 따른 표시 패널은 복수의 접지선(GND)을 더 포함할 수 있다. 상기 접지선(GND)은 상술한 화소 열(100)과 평행하게 설치될 수 있다. 상기 접지선(GND)은 화소 구동 칩(2)의 접지 단자(6)에 연결될 수 있다. 상술한 칩 열(200) 내의 각 화소 구동 칩(2)의 접지 단자(6)는 동일한 접지선(GND)에 접속될 수 있지만, 본 개시의 실시예는 특별히 한정하지 않는다. 본 개시에 따른 급전 전압 단자(5)는 급전 전압을 수신하도록 구성되고, 제어 신호 단자(3)는 제어 신호를 수신하도록 구성된다. 2개의 신호 포트를 통해 급전 전압과 제어 신호를 개별적으로 수신함으로써, 화소 구동 칩(2)이 제어 신호를 잘못 판독함으로써 화소 구동 칩(2)에 이상 동작 상태가 발생하는 것을 회피하고, 표시 효과가 영향을 받는 것을 방지할 수 있다.
또한, 본 개시의 제1 전원 신호선(VR), 제2 전원 신호선(VGB), 제어 신호선(DE), 데이터 신호선(DATA), 접지선(GND), 급전 전압선(VCC) 등의 신호선은, 베이스 기판 상에 직접 형성될 수 있고, 예를 들어, 성막, 패터닝 등의 공정에 의해 제조할 수 있다. 본 개시는 상술한 신호선을 성막, 패터닝 등의 공정에 의해 형성한 후, 화소 구동 칩(2)을 베이스 기판 상에 조립할 수 있다. 여기서, 베이스 기판 상의 화소 구동 칩(2)의 정투영과 베이스 기판 상의 신호선의 부분 영역의 정투영에는 중복 영역이 존재하고, 배선 공간을 최대한 합리적으로 이용하여 화소 레이아웃 밀도를 높일 수 있다.
본 개시의 다른 실시예에서, 도 7에 도시된 바와 같이, 급전 전압 및 어드레스 신호는 화소 구동 칩(2)의 동일한 신호 단자, 예를 들어 제어 신호 단자(3)로부터 입력될 수 있다. 일례로서, 본 개시에서는, 제어 신호 단자(3)에서 수신되는 신호의 진폭에 의해, 제어 기능과 급전 기능을 구별할 수 있다. 예를 들면, 신호 진폭이 어떤 프리셋 레벨보다 높은 경우에는 제어 기능을 실행하고, 신호 진폭이 어떤 프리셋 레벨보다 낮은 경우에는 급전 기능을 실행한다.
해상도가 160×180인 표시 패널을 예로 들면, 화소 구동 칩(2)과 화소(1)가 도 4에 도시된 구조로 접속하는 경우, 상기 표시 패널은 80개의 데이터 신호선(DATA), 90개의 제어 신호선(DE), 및 80개의 접지선(GND)을 필요로 하며, 단일 화소 구동 칩(2)으로 단일 화소(1)를 구동하는 구동 방식과 비교하면, 본 개시의 실시예는 절반의 트레이스 수량을 감소시킬 수 있고, 인접하는 2개의 칩 열(200) 사이에 위치하는 2개의 화소 열(100)은 제1 전원 신호선(VR)과 제2 전원 신호선(VGB)을 공유할 수 있다. 즉, 도1의 표시 패널의 경우, 좌우 양쪽의 화소 열(100)은 다른 화소 열(100)과 제1 전원 신호선(VR) 및 제2 전원 신호선(VGB)을 공유하지 않고, 좌우 양쪽의 화소 열(100) 사이에 위치한 화소 열(100)은 제1 전원 신호선(VR) 및 제2 전원 신호선(VGB)을 공용하여 제1 전원 신호선(VR) 및 제2 전원 신호선(VGB)을 각각 81개로 하여 표시 패널의 트레이스 수량이 대폭 감소하고, 제조 비용이 절감되고, 제품의 경쟁력이 대폭 향상된다.
해상도가 160×180인 표시 패널을 예로 들면, 화소 구동 칩(2)과 화소(1)가 도 5에 도시된 구조로 접속하는 경우, 상기 표시 패널은 40개의 데이터 신호선(DATA), 180개의 제어 신호선(DE), 40개의 접지선(GND), 40개의 급전 전압선(VCC), 제1 전원 신호선(VR) 및 제2 전원 신호선(VGB)가 각각 160개씩 필요하다.
해상도가 160×180인 표시 패널을 예로 들면, 화소 구동 칩(2)과 화소(1)가 도 6에 도시된 구조로 접속하는 경우, 상기 표시 패널은 160개의 데이터 신호선(DATA), 45개의 제어 신호선(DE), 160개의 접지선(GND), 160개의 급전 전압선(VCC), 제1 전원 신호선(VR) 및 제2 전원 신호선(VGB)가 각각 160개씩 필요하다.
본 개시의 실시예는 표시 장치를 더 제공한다. 상기 표시 장치는 상술한 실시예 중 어느 하나에 따른 표시 패널을 포함할 수 있다. 상기 표시 장치는 휴대 전화, 태블릿 컴퓨터, 텔레비전, 디스플레이, 노트북 컴퓨터, 디지털 포토 프레임, 네비게이터 등의 표시 기능을 갖는 모든 제품 또는 부품에 적용할 수 있다. 상기 표시 장치에 포함되는 표시 패널은, 상술한 표시 패널의 실시 예에 있어서의 표시 패널과 마찬가지이므로, 동일한 유익한 효과가 있고, 여기서는 설명을 생략한다.
본 개시의 실시예는 표시 패널의 구동 방법을 더 제공한다. 상기 표시 패널은 상술한 실시예 중 어느 하나에 따른 표시 패널을 사용할 수 있다. 일례로서, 표시 패널 내의 각 화소 구동 칩(2)은 하나의 화소 그룹(8)을 구동하기 위해 사용되고, 각 화소 그룹(8)은 4개의 화소(1)를 포함하는 경우, 표시 패널 상에는 4M*N개의 화소(1)와 N행 M열의 화소 구동 칩(2)이 어레이 형상으로 배치되어 있고, 여기서 M과 N은 모두 양의 정수이다. 상기 표시 패널이 표시할 때, 1프레임은 어드레스 할당 단계와 데이터 신호 전송 단계를 포함할 수 있다. 도 8에 도시된 바와 같이, 상기 표시 패널의 구동 방법은 S1 단계와 S3 단계를 포함할 수 있다.
각 화소 구동 칩(2)에 어드레스를 할당하는 단계는 S1 단계이다.
일례로서, 동일한 칩 행(400) 내의 각 화소 구동 칩(2)의 제어 신호 단자(3)는 단일의 제어 신호선(DE)에 접속되고, 동일한 칩 열(200) 내의 각 화소 구동 칩(2)의 데이터 신호 단자(4)는 단일의 데이터 신호선(DATA)에 접속된다. 도 8에 도시된 바와 같이, S1단계에서 제어 칩(9)은 복수의 데이터 신호선(DATA)을 통해 복수의 칩 열(200)에 제1 데이터 신호를 입력하고, 제어 칩(9)은 복수의 제어 신호선(DE)을 통해 복수의 칩 행(400)에 행마다 제어 신호를 순차적으로 입력함으로써, 동일한 칩 행(400)에 위치하는 화소 구동 칩(2)의 데이터 신호 단자(4)가 서로 다른 데이터 신호선에서 전송되는 제1 데이터 신호를 동시에 수신하도록 제어할 수 있다. 구체적으로, 표시 패널은 N개의 칩 행(400) 및 N개의 제어 신호선을 포함하며, 도 8에 도시된 바와 같이, 제1 제어 신호선(DE1)을 통해 제어 신호를 전송할 때, 제1 칩 행(400)의 화소 구동 칩(2)이 트리거되고, 나머지 칩 행(400)은 트리거되지 않고, 각 데이터 신호선(DATA)은 제1 칩 행(400)의 상이한 칩 열(200)에 위치한 화소 구동 칩(2)에 다른 제1 데이터 신호를 동시에 전송하며, 제 1 칩 행(400)의 각 열의 화소 구동 칩(2)은 제 1 데이터 신호를 수신한다. 제어 칩(9)이 제N 제어 신호선(DEN)을 통해 제어 신호를 전송할 때, 제N 칩 행(400)의 화소 구동 칩(2)이 트리거되고, 나머지 칩 행(400)은 트리거되지 않고, 각 데이터 신호선(DATA)은 제N 칩 행(400)의 상이한 칩 열(200)에 위치한 화소 구동 칩(2)에 다른 제1 데이터 신호를 동시에 전송하며, 제N 칩 행(400)의 각 열의 화소 구동 칩(2)은 제 1 데이터 신호를 수신한다. 상기 제 1 데이터 신호는 디지털 신호일 수 있으며, 구체적으로는 순차적으로 설정된 시작 명령(SoT), 어드레스 정보(ID), 간격 명령(DCX) 및 종료 명령(EoT)을 포함할 수 있다. 제 1 데이터 신호는 어드레스 정보(ID)를 포함하기 때문에, 화소 구동 칩(2)에 어드레스 정보(ID)를 설정할 수 있다. 상기 제1 데이터 신호의 길이는 12비트로 설정될 수 있으며, 여기서, 시작 명령(SoT)는 1비트, 어드레스 정보(ID)는 8비트, 간격 명령(DCX)은 1비트, 종료 명령(EoT)은 2비트로 설정될 수 있다. 각 화소 구동 칩(2)은 제 1 데이터 신호를 수신한 후, 이에 포함된 어드레스 정보(ID)를 각 화소 구동 칩(2) 내부에 저장한다.
S1 단계 이전에, 본 개시의 화소 구동 칩(2)은 저전력 동작 모드 또는 비동작 상태인 슬립 상태일 수 있다는 것을 이해할 수 있다. 급전 전압선(VCC)을 통해 화소 구동 칩(2)의 급전 전압 단자(5)에 급전 전압을 입력하여 화소 구동 칩(2)이 슬립 상태를 해제하도록 하고, 즉 도 8의 S0 단계이다.
화소 구동 칩(2)의 데이터 신호 단자(4)에 제 2 데이터 신호를 입력하는 단계는 S3 단계이며, 데이터 신호 전송 단계라고도 불린다.
도 8에 도시된 바와 같이, S3 단계에서, 상술한 제어 칩(9)은 복수의 데이터 신호선(DATA)을 통해 복수의 칩 열(200)에 제 2 데이터 신호를 입력한다. 여기서, 본 개시는 복수의 칩 열(200)에 동시에 제 2 데이터 신호를 입력한다. 각 제 2 데이터 신호는 복수의 서브 데이터 정보 Subdata_1, Subdata_2, ..., Subdata_N을 포함한다.
각 서브 데이터 정보는 어드레스 정보(ID) 및 화소 데이터 정보를 포함한다. 여기서, 상기 서브 데이터 정보는 디지털 신호일 수 있고, 구체적으로 시작 명령(SoT), 어드레스 정보(ID), 데이터 전송 명령(DCX), 간격 명령(IoT), 화소 데이터 정보 및 종료 명령(EoT)를 포함할 수 있다. 여기서, 화소 데이터 정보는 복수의 서브 화소 데이터 Rda1, Rda2, Rda3, Rda4, Gda1, Gda2, Gda3, Gda4, Bda1, Bda2, Bda3, Bda4를 포함한다. 데이터 전송 명령(DCX)가 설정값인 경우, 데이터 전송을 진행하는 것을 나타내고, 예를 들면, DCX=1인 경우, 데이터 전송을 나타내고, 화소 구동 칩(2)은 DCX의 값이 1인 것을 인식한 경우, 서브 데이터 정보 중의 화소 데이터 정보를 대응하는 화소에 전송한다. 서브 화소 데이터 Rda1, Rda2, Rda3, Rda4는 상기 화소 구동 칩(2)에 접속된 4개의 화소(1)의 각각의 적색 서브 화소의 발광에 필요한 데이터 정보를 나타내고, 서브 화소 데이터 Gda1, Gda2, Gda3, Gda4는 상기 화소 구동 칩(2)에 접속된 4개의 화소(1)의 각각의 녹색 서브 화소의 발광에 필요한 데이터 정보를 나타내고, 서브 화소 데이터 Bda1, Bda2, Bda3, Bda4는 상기 화소 구동 칩(2)에 접속된 4 개의 화소(1) 각각의 청색 서브 화소의 발광에 필요한 데이터 정보를 나타낸다.
특정 구현예에서, 각 서브 데이터 정보의 길이는 63비트로 설정될 수 있으며, 여기서 시작 명령(SoT)은 1비트, 어드레스 정보(ID)는 8비트, 데이터 전송 명령(DCX)은 1비트, 간격 명령(IoT)은 1비트를 차지하고, 서브 화소 데이터 Rda1, Rda2, Rda3, Rda4는 총 16비트, 서브 화소 데이터 Gda1, Gda2, Gda3, Gda4는 총 16비트, 서브 화소 데이터 Bda1, Bda2, Bda3, Bda4는 총 16비트, 종료 명령(EoT)은 2비트를 차지한다. 또한, 간격 명령(IoT)은 임의의 인접하는 2개의 서브 데이터 정보 사이에 설정될 수 있다. 1개의 화소 구동 칩(2)은, 1개의 화소 그룹(8) 내의 합계 4개의 화소(1)를 구동하도록 구성되어 있고, 상기 화소 구동 칩(2)에 접속된 4개의 화소(1) 사이의 번호 관계는, 화소 구동 칩 내부의 디지털 논리 회로에 의해 실현할 수 있어, 화소 데이터 정보 중의 각 서브 화소 데이터를 대응하는 신호 채널 단자(7)에 정확하게 분배할 수 있다.
즉, 각 서브 데이터 정보 내의 어드레스 정보(ID)는 S1 단계에서 각 화소 구동 칩(2)이 수신한 어드레스 정보(ID)에 대응하고, 화소 데이터 정보에는 상기 화소 구동 칩(2)에 의해 구동되는 각 화소(1)의 데이터 정보 집합이 포함되는 것으로 이해된다.
여기서, 복수의 서브 데이터 정보는 특정 순서(예를 들어, 특정 순서는 각 칩 열(200) 내의 복수의 화소 구동 칩(2)이 열 방향을 따라 배열되는 순서일 수 있다)로 순서대로 배열되어 제2 데이터 신호를 구성할 수도 있고, 복수의 서브 데이터 정보는 전술한 특정 순서로 배열되지 않을 수도 있지만, 본 개시는 이에 한정되지 않는다.
제2 데이터 신호는 데이터 신호선(DATA)을 통해 동일한 열의 화소 구동 칩(2)에 전송되고, 각 화소 구동 칩(2)은 제2 데이터 신호의 복수의 서브 데이터 정보 내의 어드레스 정보(ID)를 디코딩하여 정합함으로써, S1 단계에서 수신하여 저장한 동일한 어드레스 정보(ID)에 대응하는 서브 데이터 정보를 선택적으로 수신하고, 상기 서브 데이터 정보 내의 화소 데이터 정보를 획득한다.
화소 구동 칩(2)의 각 신호 채널 단자(7)는 대응하는 서브 화소와 신호 채널을 형성한다. 구체적으로, 화소 구동 칩(2)은 4개의 화소(1)를 구동하도록 구성되고, 각 화소(1)는 3개의 상이한 색의 서브 화소를 포함하기 때문에, 화소 구동 칩(2)은 12개의 신호 채널 단자(7)를 포함하고, 각 신호 채널 단자(7)는 상이한 서브 화소에 접속된다. S3 단계 후에, 화소 구동 칩(2)은 그에 연결된 4개의 화소(1)의 데이터 정보를 수신하여 저장하고, 서로 다른 색의 서브 화소에 연결된 신호 채널 단자(7)는 서로 다른 색의 서브 화소가 서로 다른 시간에 구동되도록 동시에 턴온하지 않을 수 있다. 구체적으로는, 도 4, 도 7 및 도 9에 도시한 바와 같이, 적색 서브 화소에 접속된 신호 채널 단자(7(R1), 7(R2), 7(R3), 7(R4))를 먼저 모두 온으로 해도 된다. 즉, 도 9의 CH_R이 유효 레벨이 된 시간대에는, 모든 적색 서브 화소가 먼저 구동되고, 적색 서브 화소에 접속된 신호 채널 단자(7(R1), 7(R2), 7(R3), 7(R4))에 비해, 녹색 서브 화소에 접속된 신호 채널 단자(7(G1), 7(G2), 7(G2), 7(G2), 7(G2))는 몇 나노초 지연되어 온될 수 있고, 즉 도 9의 CH_G는 CH_R보다 느린 타이밍에서 유효 레벨이 되고, CH_G가 유효 레벨이 된 시간대에는 녹색 서브 화소가 구동된다. 녹색 서브 화소에 접속된 신호 채널 단자(7(G1), 7(G2), 7(G3), 7(G4))에 비해, 청색 서브 화소에 접속된 신호 채널 단자(7(B1), 7(B2), 7(B3), 7(B4))는 몇 나노초 더욱 지연되어 온될 수 있고, 즉 도 9의 CH_B는 CH_G보다 느린 타이밍에서 유효 레벨이 되고, CH_B가 유효 레벨이 된 시간대에는 청색 서브 화소가 구동된다. 이와 같이 설정하면, 화소 구동 칩(2)의 순간 부하 능력과 순간 노이즈를 저감할 수 있고, 각 색의 서브 화소는 시퀀스 상 서로 몇 나노초 지연되어 구동되지만, 인간의 눈에는 거의 눈치채지 못하고, 효과적으로 동시에 밝아지므로, 풀 컬러 화면의 정확한 표시를 실현할 수 있다.
도 10은 본 개시에 따른 제 1 데이터 신호 및 제 2 데이터 신호의 인코딩 개략도이다. 도 10에 도시된 바와 같이, 본 개시는 펄스 시퀀스에서 듀티비를 설계함으로써 제1 데이터 신호 및 제2 데이터 신호에서 각 비트의 의미를 나타낼 수 있다. 예를 들어, 펄스 시퀀스에 있어서의 어느 펄스의 듀티비가 25%의 경우, 해당 비트가 0을 나타내는 것을 의미하고, 어느 펄스의 듀티비가 75%의 경우, 해당 비트가 1을 나타내는 것을 의미하고, 어느 펄스의 듀티비가 50%의 경우, 해당 비트가 시작 명령(SoT)인 경우를 나타내고, 연속한 2펄스의 듀티비가 모두 50%의 경우, 상기 2비트의 의미는 종료 명령(EoT)이다.
도 8에 도시된 바와 같이, 본 개시에 따른 표시 패널의 하나의 표시 프레임은 어드레스 할당 단계 S1과 데이터 신호 전송 단계 S3 사이에 위치하는 전류 설정 단계 S2를 더 포함할 수 있다. 전류 설정 단계(S2)에서는, 화소 구동 칩(2)의 데이터 신호 단자(4)에 전류 설정 정보(Co)를 입력하여, 화소 구동 칩(2)의 구동 전류의 크기를 제어하고, 또한 대응하는 화소(1)의 발광 휘도를 보다 정확하게 제어한다. 상기 전류 설정 정보(Co)의 길이는 63비트일 수 있으며, 구체적으로, 1비트의 시작 명령(SoT), 8비트의 어드레스 정보(ID), 1비트의 전류 설정 명령(DCX), 1비트의 간격 명령(IoT), 프레임 시작 명령(C)과 제어 명령(예를 들면, 신호 채널 단자(7)가 발광 다이오드에 제공할 필요가 있는 전류 진폭 보정 계수를 나타낸다)로 이루어지는 16비트 데이터, 1비트의 간격 명령(IoT), 16비트의 예약 제어 명령 비트, 1비트의 간격 명령(IoT), 16비트의 예약 제어 명령 비트 및 2 비트의 종료 명령(EoT)을 포함할 수 있다. 여기서, 전류 설정 명령(DCX)이 설정 값이면 전류 설정을 수행하는 것을 나타내고, 예를 들면 DCX가 0이면 전류 설정을 수행하는 것을 나타낸다.
표시 패널은 프레임마다 화면을 표시하는 과정에 있어서, 제1 프레임 화면(즉, CH_R, CH_G, CH_B의 유효 단계, 대응하는 화소가 구동되는 단계)을 표시하기 전에만 단계 S0, 단계 S1, 단계 S2, 단계 S3을 차례로 실행할 필요가 있어도 좋고, 제1 프레임 후의 프레임 화면을 표시하기 전에 표시 패널은 단계 S2와 단계 S3 만을 실행하거나 단계 S3 만을 실행할 수 있다.
본 개시의 실시예는 1개의 화소 구동 칩이 4개의 화소를 갖는 화소 그룹에 신호를 제공하는 예로 설명하고, 예를 들면, 표시 패널은 홀수 행 또는 홀수 열의 화소를 포함하고, 본 개시의 실시예를 이용하여 설계 및 구동할 수도 있으며, 여기서 일부 화소 구동 칩의 일부의 신호 채널 단자를 현공(즉, 임의의 부품과 접속하지 않음)시킬 수 있고, 또는 표시 패널에 홀수 화소를 구비한 화소 그룹에 신호를 제공하는 화소 구동 칩을 설정하며, 본 개시는 여기서 한정하지 않습니다.
상기는 본 개시의 바람직한 실시예에 불과하며, 본 개시에 어떠한 형태의 제한도 하지 않는다. 본 개시는 바람직한 실시예에서 상기와 같이 개시했지만, 본 개시를 한정하기 위해 사용되는 것은 아니고, 본 개시를 숙지하고 있는 어떠한 기술자는, 본 개시의 기술안의 범위를 벗어나지 않는 범위에서, 상기 개시의 기술 내용을 이용하여 일부의 변경 또는 수정을 가함으로써 동등한 변경을 수반하는 등가의 실시 형태를 작성할 수 있고, 본 개시의 기술안의 내용을 벗어나지 않고 본 개시의 기술 실질에 근거하여 상기 실시예에 대한 어떠한 간단한 수정, 동등한 변화와 수정은 모두 본 개시의 기술안의 범위 내에 속한다.

Claims (23)

  1. 베이스 기판과,
    상기 베이스 기판에 설치되고 복수의 화소를 갖는 화소 그룹을 포함하는 화소 어레이와,
    상기 베이스 기판에 설치되고, 상기 화소 어레이를 구동하여 표시하도록 구성되고, 데이터 신호를 수신하기 위한 데이터 신호 단자와 제어 신호를 수신하기 위한 제어 신호 단자를 포함하는 복수의 화소 구동 칩을 구비하고,
    상기 화소 그룹 내의 복수의 상기 화소는 동일한 상기 화소 구동 칩에 접속되는
    것을 특징으로 하는 표시 패널.
  2. 제1항에 있어서,
    상기 화소 그룹에는 상기 화소 어레이의 상이한 화소 행에 위치하는 복수의 상기 화소가 존재하는
    것을 특징으로 하는 표시 패널.
  3. 제1항에 있어서,
    상기 화소 그룹에는 상기 화소 어레이의 상이한 화소 열에 위치하는 복수의 상기 화소가 존재하는
    것을 특징으로 하는 표시 패널.
  4. 제1항에 있어서,
    상기 화소 그룹 내의 복수의 상기 화소는 한 방향을 따라 분포된
    것을 특징으로 하는 표시 패널.
  5. 제4항에 있어서,
    상기 화소 그룹 내의 복수의 화소는 상기 화소 어레이 내의 동일한 화소 행에 위치하는
    것을 특징으로 하는 표시 패널.
  6. 제4항에 있어서,
    상기 화소 그룹 내의 복수의 화소는 상기 화소 어레이 내의 동일한 화소 열에 위치하는
    것을 특징으로 하는 표시 패널.
  7. 제1항에 있어서,
    복수의 상기 화소 구동 칩은 적어도 하나의 칩 열을 포함하고, 상기 칩 열은 상기 화소 어레이 내의 화소 열과 평행되고, 상기 칩 열은 인접한 2개의 상기 화소 열 사이에 위치하는
    것을 특징으로 하는 표시 패널.
  8. 제7항에 있어서,
    인접하는 2개의 상기 화소 열은 복수의 상기 화소 그룹을 구성하고, 복수의 상기 화소 그룹은 상기 화소 열의 연장 방향을 따라 분포되고, 인접하는 2개의 상기 화소 열 사이에 위치하는 상기 칩 열 내의 복수의 상기 화소 구동 칩은 복수의 상기 화소 그룹에 1대 1로 대응하여 접속되어 있는
    것을 특징으로 하는 표시 패널.
  9. 제7항에 있어서,
    복수의 상기 화소 구동 칩은 복수의 칩 열을 구성하고, 인접하는 2개의 상기 칩 열 사이에는 2개의 상기 화소 열이 존재하는
    것을 특징으로 하는 표시 패널.
  10. 제9항에 있어서,
    상기 화소는 제1 서브 화소를 포함하고, 상기 표시 패널은 복수의 전원 신호선을 더 포함하고,
    인접하는 2개의 상기 칩 열 사이에 위치하는 2개의 상기 화소 열 내의 상기 제1 서브 화소는 동일한 상기 전원 신호선에 접속되어 있는
    것을 특징으로 하는 표시 패널.
  11. 제1항에 있어서,
    상기 표시 패널은 상기 화소에 연결된 전원 신호선을 더 포함하는
    것을 특징으로 하는 표시 패널.
  12. 제11항에 있어서,
    상기 화소는 서브 화소를 포함하고, 상기 서브 화소는 발광 다이오드를 포함하고, 상기 전원 신호선은 상기 발광 다이오드의 양극에 접속되고, 상기 화소 구동 칩은 상기 발광 다이오드의 음극에 접속되는
    것을 특징으로 하는 표시 패널.
  13. 제1항에 있어서,
    상기 표시 패널은 상기 데이터 신호 단자에 연결된 데이터 신호선을 더 포함하는
    것을 특징으로 하는 표시 패널.
  14. 제13항에 있어서,
    상기 데이터 신호선의 수는 복수이고, 복수의 상기 화소 구동 칩은 적어도 하나의 칩 열을 포함하고, 상기 칩 열 내의 복수의 상기 화소 구동 칩의 상기 데이터 신호 단자는 동일한 상기 데이터 신호선에 연결되는
    것을 특징으로 하는 표시 패널.
  15. 제1항에 있어서,
    상기 표시 패널은 상기 제어 신호 단자에 연결된 제어 신호선을 더 포함하는
    것을 특징으로 하는 표시 패널.
  16. 제15항에 있어서,
    상기 제어 신호선의 수는 복수이고, 복수의 상기 화소 구동 칩은 적어도 하나의 칩 행을 포함하고, 상기 칩 행 내의 복수의 상기 화소 구동 칩의 상기 제어 신호 단자는 동일한 상기 제어 신호선에 연결되는
    것을 특징으로 하는 표시 패널.
  17. 제15항에 있어서,
    상기 표시 패널은,
    상기 데이터 신호 단자에 접속된 데이터 신호선과,
    상기 제어 신호선 및 상기 데이터 신호선에 접속되고, 상기 제어 신호선에 제어 신호를 제공하고, 상기 데이터 신호선에 데이터 신호를 제공하도록 구성된 제어 칩을 더 포함하는
    것을 특징으로 하는 표시 패널.
  18. 제17항에 있어서,
    상기 표시 패널은 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역을 포함하고, 상기 화소 구동 칩은 상기 표시 영역에 위치하고, 상기 제어 칩은 상기 주변 영역에 위치한
    것을 특징으로 하는 표시 패널.
  19. 제1항에 있어서,
    상기 화소 구동 칩은 급전 전압 단자 및/또는 접지 단자를 더 포함하는
    것을 특징으로 하는 표시 패널.
  20. 제1항에 있어서,
    상기 화소 행과 상기 화소 열의 수는 모두 짝수인
    것을 특징으로 하는 표시 패널.
  21. 제1항에 있어서,
    복수의 상기 화소 구동 칩이 어레이 형상으로 분포된
    것을 특징으로 하는 표시 패널.
  22. 제 1 항 내지 제 21 항 중 어느 한 항에 기재된 표시 패널을 구비한
    것을 특징으로 하는 표시 장치.
  23. 표시 패널의 구동 방법에 있어서, 제 1 항 내지 제 21 항 중 어느 한 항에 기재된 표시 패널을 사용하고, 상기 표시 패널의 하나의 표시 프레임은 어드레스 할당 단계와 데이터 신호 전송 단계를 포함하며, 상기 구동 방법은
    상기 어드레스 할당 단계에서, 상기 제어 신호 단자에 제어 신호를 입력하고, 상기 데이터 신호 단자에 제 1 데이터 신호를 입력하며,
    상기 데이터 신호 전송 단계에서, 상기 데이터 신호 단자에 제 2 데이터 신호를 입력하는
    것을 특징으로 하는 표시 패널의 구동 방법.
KR1020237026174A 2021-08-20 2021-08-20 표시 장치, 표시 패널 및 그 구동 방법 KR20240046105A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/113910 WO2023019598A1 (zh) 2021-08-20 2021-08-20 显示装置、显示面板及其驱动方法

Publications (1)

Publication Number Publication Date
KR20240046105A true KR20240046105A (ko) 2024-04-08

Family

ID=85239403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237026174A KR20240046105A (ko) 2021-08-20 2021-08-20 표시 장치, 표시 패널 및 그 구동 방법

Country Status (4)

Country Link
EP (1) EP4276810A1 (ko)
KR (1) KR20240046105A (ko)
CN (1) CN116235237A (ko)
WO (1) WO2023019598A1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8179336B2 (en) * 2008-06-30 2012-05-15 Global Oled Technology, Llc. Tiled electronic display
US7999454B2 (en) * 2008-08-14 2011-08-16 Global Oled Technology Llc OLED device with embedded chip driving
US7830002B2 (en) * 2008-11-04 2010-11-09 Global Oled Technology Llc Device with chiplets and adaptable interconnections
US9153171B2 (en) * 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
CN113223443B (zh) * 2020-01-17 2022-03-18 厦门凌阳华芯科技有限公司 一种多像素led驱动芯片和led显示屏
CN111243496B (zh) * 2020-02-21 2021-09-10 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN111243497B (zh) * 2020-03-11 2021-11-02 京东方科技集团股份有限公司 像素结构、显示面板以及显示装置
US11436970B2 (en) * 2020-07-16 2022-09-06 Huayuan Semiconductor (Shenzhen) Limited Company Addressing and redundancy schemes for distributed driver circuits in a display device

Also Published As

Publication number Publication date
CN116235237A (zh) 2023-06-06
WO2023019598A1 (zh) 2023-02-23
EP4276810A1 (en) 2023-11-15

Similar Documents

Publication Publication Date Title
US11263963B2 (en) Local passive matrix display
US11424297B2 (en) Display panel having multiple display regions and display apparatus
EP3422414B1 (en) Led display panel and display using the same
CN109872684B (zh) 一种显示面板、显示装置和显示面板的驱动方法
KR101971979B1 (ko) Led 디스플레이 장치 및 led 패키지
CN104919900A (zh) 智能像素照明和显示微控制器
JP2009123417A (ja) 面状光源装置及び液晶表示装置組立体
CN113805378B (zh) 发光基板及显示装置
US11935464B2 (en) Multi-row buffering for active-matrix cluster displays
KR20130055203A (ko) 액정표시장치 및 그 제조방법
TWI776647B (zh) 微型發光二極體顯示裝置
KR20050113683A (ko) 표시 장치 및 그 구동 방법
KR20240046105A (ko) 표시 장치, 표시 패널 및 그 구동 방법
CN111596780A (zh) 触控显示结构、智能设备及驱动方法
CN101246656B (zh) 一种发光元件显示单元
JP2007065614A (ja) エレクトロルミネセンス表示装置及びその駆動方法並びにエレクトロルミネセンス表示パネル
WO2020253576A1 (zh) 显示装置
JPS62194234A (ja) カラ−表示装置
WO2022147791A1 (zh) 阵列基板、其驱动方法及显示装置
JP2786569B2 (ja) Ｌｅｄ表示装置
CN220065729U (zh) 一种灯驱合一的led封装结构、led显示模组和led显示屏
KR200366270Y1 (ko) 이중으로 구성된 발광다이오드 화소 모듈 장치
CN118053398A (zh) 一种显示面板及其制备方法、显示装置
CN114300505A (zh) 发光模组和显示装置
KR101730849B1 (ko) 액정표시장치 및 그 구동방법