KR20240043827A - 표시 패널의 제조 장치 및 그의 제조 방법 - Google Patents

표시 패널의 제조 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20240043827A
KR20240043827A KR1020220122053A KR20220122053A KR20240043827A KR 20240043827 A KR20240043827 A KR 20240043827A KR 1020220122053 A KR1020220122053 A KR 1020220122053A KR 20220122053 A KR20220122053 A KR 20220122053A KR 20240043827 A KR20240043827 A KR 20240043827A
Authority
KR
South Korea
Prior art keywords
transfer member
transfer
light emitting
display panel
laser
Prior art date
Application number
KR1020220122053A
Other languages
English (en)
Inventor
한정원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220122053A priority Critical patent/KR20240043827A/ko
Priority to US18/342,876 priority patent/US20240105759A1/en
Publication of KR20240043827A publication Critical patent/KR20240043827A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 패널의 제조 장치 및 제조 방법이 제공된다. 표시 패널의 제조 장치는 발광 소자에 접착될 수 있는 접착성 또는 점착성을 갖는 전사 부재 및 상기 전사 부재를 이용하여 도너 기판에 정렬된 발광 소자를 회로 기판 상에 전사 및 본딩하는 이송 부재를 포함하고, 상기 이송 부재는, 레이저를 투과시키는 재질로 형성된 레이저 투과 부재, 상하 좌우로 이동가능하고 상기 레이저 투과 부재의 측면을 둘러싸도록 배치되는 이송 헤드, 및 상기 이송 헤드의 일면에 상기 레이저 투과부의 측면을 둘러싸도록 배치되고, 흡착 기능을 갖고 상기 전사 부재에 탈부착 가능한 헤드척을 포함할 수 있다.

Description

표시 패널의 제조 장치 및 그의 제조 방법{APPRATUS FOR FABRICATING DISPLAY PANEL AND FABRICATING METHOD THEREOF}
본 발명은 표시 패널의 제조 장치 및 그의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 발광 표시 패널이나 액정 표시 패널 등과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널은 발광 다이오드(Light Emitting Diode, LED)을 포함할 수 있는데, 발광 다이오드로는 유기물을 형광 물질로 이용하는 유기 발광 다이오드, 또는 무기물을 형광 물질로 이용하는 무기 발광 다이오드 등을 포함한다.
무기 발광 다이오드를 발광 다이오드로 이용하는 표시 패널의 제조시에는 마이크로 엘이디(Micro LED)를 표시 패널의 기판상에 배치시키기 위한 제조 장치들이 개발되어야 한다.
본 발명이 해결하고자 하는 과제는 레이저 투과부를 갖는 이송 부재에 의해 발광 소자의 전사와 발광 소자의 본딩을 함께 수행할 수 있는 장치 및 방법을 제공하고자 한다.
일회성의 전사 부재를 이용하여 도너 기판상의 발광 소자를 회로 기판으로 전사함으로써 전사 부재 및 헤드척의 오염에 의한 전사 불량 문제를 해결하고자 한다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 패널의 제조 장치는 표시 패널의 제조 장치는 발광 소자에 접착될 수 있는 접착성 또는 점착성을 갖는 전사 부재 및 상기 전사 부재를 이용하여 도너 기판에 정렬된 발광 소자를 회로 기판 상에 전사 및 본딩하는 이송 부재를 포함하고, 상기 이송 부재는, 레이저를 투과시키는 재질로 형성된 레이저 투과 부재, 상하 좌우로 이동가능하고 상기 레이저 투과 부재의 측면을 둘러싸도록 배치되는 이송 헤드, 및 상기 이송 헤드의 일면에 상기 레이저 투과부의 측면을 둘러싸도록 배치되고, 흡착 기능을 갖고 상기 전사 부재에 탈부착 가능한 헤드척을 포함할 수 있다.
전사 부재는 접착성 또는 점착성을 갖는 스탬프층 및 상기 스탬프층 일면에 배치되는 베이스층을 포함하고 레이저를 투과시키는 물질로 형성될 수 있다.
상기 헤드척은 상기 베이스층에 탈부착 가능하다.
상기 전사 부재는 상기 레이저 투과 부재와 중첩배치되는 전사부와 상기 헤드척과 중첩배치되는 엣지부를 포함한다.
상기 베이스층은 상기 엣지부의 두께가 상기 전사부의 두께보다 얇게 형성된다.
상기 스탬프층은 상기 전사부에만 형성될 수 있다.
상기 헤드척은 상기 이송 헤드와 예각의 경사도를 가질 수 있다.
상기 엣지부는 상기 헤드척의 경사를 따라 폴딩될 수 있다.
상기 발광 소자는 n형 반도체, 활성층, p형 반도체, 제1 컨택 전극, 및 제2 컨택 전극을 포함하고, 상기 제1 컨택 전극과 상기 제2 컨택 전극의 일면에 접합 부재를 더 포함할 수 있다.
상기 레이저 투과부 및 상기 전사 부재를 통해 상기 접합 부재에 레이저를 조사하는 가열 부재를 형성할 수 있다.
상기 회로 기판은 일면에 도포된 플럭스를 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 패널의 제작 방법은 이송 부재가 척 기능을 이용하여 전사 부재를 흡착시키는 단계, 상기 이송 부재가 전사 부재를 이용하여 도너 기판으로부터 발광 소자를 픽업하는 단계, 상기 이송 부재가 전사 부재를 이용하여 상기 발광 소자를 회로 기판에 배치하고 레이저를 조사하여 상기 발광 소자를 회로 기판에 본딩하는 단계, 상기 이송 부재가 전사 부재를 상기 회로 기판으로부터 분리하는 단계 및 상기 이송 부재가 척 기능을 해제하여 전사 부재를 탈착시키는 단계를 포함할 수 있다.
상기 회로 기판 상에 발광 소자의 전사 및 본딩이 완료되면 상기 회로 기판 상에 도포된 플럭스를 세정하는 단계를 더 포함할 수 있다.
상기 발광 소자를 회로 기판에 본딩하는 단계는, 상기 이송 부재가 상기 레이저 투과부, 상기 전사 부재, 상기 발광 소자, 상기 접합 부재 및 상기 회로 기판이 중첩되도록 상기 발광 소자를 배치할 수 있다.
상기 이송 부재가 척 기능을 이용하여 전사 부재를 흡착시키는 단계에서, 상기 엣지부는 상기 헤드척의 경사를 따라 폴딩되는 것을 특징으로 한다.
일 실시예에 따른 표시 패널의 제작 방법에 의하면, 레이저 투과부를 갖는 이송 부재에 의해 발광 소자의 전사와 발광 소자의 본딩을 함께 수행할 수 있다.
일회성의 전사 부재를 이용하여 도너 기판상의 발광 소자를 회로 기판으로 전사함으로써 전사 부재 상의 오염에 의한 전사 불량 문제를 해결할 수 있다.
또한, 전사 부재는 발광 소자와 회로 기판의 본딩 과정 이후에 제거함으로써 플럭스가 레이저 투과 부재에 직접 접촉하는 것을 방지하여 레이저 투과 부재의 오염을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 레이아웃 도이다.
도 2는 도 1의 화소의 일 예를 보여주는 예시 도면이다.
도 3은 도 1의 화소의 또 다른 예를 보여주는 예시 도면이다.
도 4는 도 2의 A-A'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 5는 일 실시예에 따른 표시 패널의 제조 장치를 나타낸 블럭도이다.
도 6은 일 실시예에 따른 전사 부재와 이송 부재를 나타낸 사시도이다.
도 7은 도 6의 A-A’에 따른 단면도이다.
도 8은 일 실시예에 따른 표시 패널의 제조 방법을 나타낸 순서도이다.
도 9 내지 도 18은 일 실시예에 따른 표시 패널의 제조 방법을 나타낸 단면도이다.
도 19는 다른 일 실시예에 따른 전사 부재와 이송 부재를 나타낸 사시도이다.
도 20은 도 19의 B-B’에 따른 단면도이다.
도 21 내지 도 26는 도 20의 전사 부재 및 이송 부재를 이용한 표시 패널의 제조 방법을 나타낸 단면도이다.
도 27은 다른 일 실시예에 따른 전사 부재와 이송 부재를 나타낸 사시도이고, 도 28은 도 27의 C-C’에 따른 단면도이다.
도 29 내지 도 34는 도 27 및 도 28의 전사 부재 및 이송 부재를 이용한 표시 패널의 제조 방법을 나타낸 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(element) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 레이아웃 도이다. 도 2는 도 1의 화소의 일 예를 보여주는 예시 도면이다. 도 3은 도 1의 화소의 또 다른 예를 보여주는 예시 도면이다.
도 1 내지 도 3을 참조하면, 표시 장치는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 패널(100)은 제1 방향(DR1)의 장변과 제1 방향(DR1)과 교차하는 제2 방향(DR2)의 단변을 갖는 직사각형 형태의 평면으로 형성될 수 있다. 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변이 만나는 코너(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 패널(100)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 표시 패널(100)은 평탄하게 형성될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 패널(100)은 좌우측 끝단에 형성되며, 일정한 곡률을 갖거나 변화하는 곡률을 갖는 곡면부를 포함할 수 있다. 이외에, 표시 패널(100)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다.
표시 패널(100)은 화상을 표시하기 위해 화소(PX)들, 제1 방향(DR1)으로 연장하는 스캔 배선들, 제2 방향(DR2)으로 연장하는 데이터 배선들을 더 포함할 수 있다. 화소(PX)들은 제1 방향(DR1)과 제2 방향(DR2)에서 매트릭스 형태로 배열될 수 있다.
화소(PX)들 각각은 도 2 및 도 3과 같이 복수의 서브 화소들(RP, GP, BP)을 포함할 수 있다. 도 2와 도 3에서는 화소(PX)들 각각이 3 개의 서브 화소들(RP, GP, BP), 즉 제1 서브 화소(RP), 제2 서브 화소(GP), 및 제3 서브 화소(BP)를 포함하는 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제1 서브 화소(RP), 제2 서브 화소(GP), 및 제3 서브 화소(BP)는 데이터 배선들 중에서 어느 한 데이터 배선, 및 스캔 배선들 중에서 적어도 하나의 스캔 배선에 연결될 수 있다.
제1 서브 화소(RP), 제2 서브 화소(GP), 및 제3 서브 화소(BP) 각각은 직사각형, 정사각형 또는 마름모의 평면 형태를 가질 수 있다. 예를 들어, 제1 서브 화소(RP), 제2 서브 화소(GP), 및 제3 서브 화소(BP) 각각은 도 2와 같이 제1 방향(DR1)의 단변과 제2 방향(DR2)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 또는, 제1 서브 화소(RP), 제2 서브 화소(GP), 및 제3 서브 화소(BP) 각각은 도 3과 같이 제1 방향(DR1)과 제2 방향(DR2)에서 동일한 길이를 갖는 변들을 포함하는 정사각형 또는 마름모의 평면 형태를 가질 수 있다.
도 2와 같이, 제1 서브 화소(RP), 제2 서브 화소(GP), 및 제3 서브 화소(BP)는 제1 방향(DR1)으로 배열될 수 있다. 또는, 제2 서브 화소(GP)와 제3 서브 화소(BP) 중에서 어느 하나와 제1 서브 화소(RP)는 제1 방향(DR1)으로 배열되고, 나머지 하나와 제1 서브 화소(RP)는 제2 방향(DR2)으로 배열될 수 있다. 예를 들어, 도 3과 같이, 제1 서브 화소(RP)와 제2 서브 화소(GP)는 제1 방향(DR1)으로 배열되고, 제1 서브 화소(RP)와 제3 서브 화소(BP)는 제2 방향(DR2)으로 배열될 수 있다.
또는, 제1 서브 화소(RP)와 제3 서브 화소(BP) 중에서 어느 하나와 제2 서브 화소(GP)는 제1 방향(DR1)으로 배열되고, 나머지 하나와 제2 서브 화소(GP)는 제2 방향(DR2)으로 배열될 수 있다. 또는, 제1 서브 화소(RP)와 제2 서브 화소(GP) 중에서 어느 하나와 제3 서브 화소(BP)는 제1 방향(DR1)으로 배열되고, 나머지 하나와 제3 서브 화소(BP)는 제2 방향(DR2)으로 배열될 수 있다.
제1 서브 화소(RP)는 제1 광을 발광하는 제1 발광 소자를 포함하고, 제2 서브 화소(GP)는 제2 광을 발광하는 제2 발광 소자를 포함하며, 제3 서브 화소(BP)는 제3 광을 발광하는 제3 발광 소자를 포함할 수 있다. 여기서, 제1 광은 적색 파장 대역의 광이고, 제2 광은 녹색 파장 대역의 광이며, 제3 광은 청색 파장 대역의 광일 수 있다. 적색 파장 대역은 대략 600㎚ 내지 750㎚의 파장 대역이고, 녹색 파장 대역은 대략 480㎚ 내지 560㎚의 파장 대역이며, 청색 파장 대역은 대략 370㎚ 내지 460㎚의 파장 대역일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제1 서브 화소(RP), 제2 서브 화소(GP), 및 제3 서브 화소(BP) 각각은 광을 발광하는 발광 소자로서 무기 반도체를 갖는 무기 발광 소자를 포함할 수 있다. 예를 들어, 무기 발광 소자는 플립 칩(flip chip) 타입의 마이크로 LED(Light Emitting Diode)일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
도 2 및 도 3과 같이 제1 서브 화소(RP)의 면적, 제2 서브 화소(GP)의 면적, 및 제3 서브 화소(BP)의 면적은 실질적으로 동일할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다. 제1 서브 화소(RP)의 면적, 제2 서브 화소(GP)의 면적, 및 제3 서브 화소(BP)의 면적 중에서 적어도 어느 하나는 또 다른 하나와 상이할 수 있다. 또는, 제1 서브 화소(RP)의 면적, 제2 서브 화소(GP)의 면적, 및 제3 서브 화소(BP)의 면적 중에서 어느 두 개는 실질적으로 동일하고, 나머지 하나는 상기 두 개와 상이할 수 있다. 또는, 제1 서브 화소(RP)의 면적, 제2 서브 화소(GP)의 면적, 및 제3 서브 화소(BP)의 면적은 서로 상이할 수 있다.
도 4는 도 2의 A-A'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 4를 참조하면, 표시 패널(100)은 기판(SUB) 상에 배치되는 박막 트랜지스터층(TFTL)과 발광 소자(LE)들을 포함할 수 있다. 박막 트랜지스터층(TFTL)은 박막 트랜지스터(Thin Film Transistor, TFT)들이 형성되는 층일 수 있다.
박막 트랜지스터층(TFTL)은 액티브층(ACT), 제1 게이트층(GTL1), 제2 게이트층(GTL2), 제1 데이터 금속층(DTL1), 제2 데이터 금속층(DTL2), 제3 데이터 금속층(DTL3), 및 제4 데이터 금속층(DTL4)을 포함한다. 또한, 박막 트랜지스터층(TFTL)은 버퍼막(BF), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(160), 제1 절연막(161), 제2 평탄화막(180), 및 제2 절연막(181)을 포함한다.
기판(SUB)은 표시 장치를 지지하기 위한 베이스 기판 또는 베이스 부재일 수 있다. 기판(SUB)은 유리 재질의 리지드(rigid) 기판일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다. 기판(SUB)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 이 경우, 기판(SUB)은 폴리이미드(PI)와 같은 고분자 수지 등의 절연 물질을 포함할 수 있다.
기판(SUB)의 일면 상에는 버퍼막(BF)이 배치될 수 있다. 버퍼막(BF)은 공기 또는 수분의 침투를 방지하기 위한 막일 수 있다. 버퍼막(BF)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막(BF)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막(BF)은 생략될 수 있다.
버퍼막(BF) 상에는 액티브층(ACT)이 배치될 수 있다. 액티브층(ACT)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 및 비정질 실리콘과 같은 실리콘 반도체를 포함하거나, 산화물 반도체를 포함할 수 있다.
액티브층(ACT)은 박막 트랜지스터(TFT)의 채널(TCH), 제1 전극(TS), 및 제2 전극(TD)을 포함할 수 있다. 박막 트랜지스터(TFT)의 채널(TCH)은 기판(SUB)의 두께 방향인 제3 방향(DR3)에서 박막 트랜지스터(TFT)의 게이트 전극(TG)과 중첩하는 영역일 수 있다. 박막 트랜지스터(TFT)의 제1 전극(TS)은 채널(TCH)의 일 측에 배치되고, 제2 전극(TD)은 채널(TCH)의 타 측에 배치될 수 있다. 박막 트랜지스터(TFT)의 제1 전극(TS)과 제2 전극(TD)은 제3 방향(DR3)에서 게이트 전극(TG)과 중첩하지 않는 영역일 수 있다. 박막 트랜지스터(TFT)의 제1 전극(TS)과 제2 전극(TD)은 실리콘 반도체 또는 산화물 반도체에 이온이 도핑되어 도전성을 갖는 영역일 수 있다.
액티브층(ACT) 상에는 게이트 절연막(130)이 배치될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 제1 게이트층(GTL1)이 배치될 수 있다. 제1 게이트층(GTL1)은 박막 트랜지스터(TFT)의 게이트 전극(TG)과 제1 커패시터 전극(CAE1)을 포함할 수 있다. 제1 게이트층(GTL1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 게이트층(GTL1) 상에는 제1 층간 절연막(141)이 배치될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 층간 절연막(141) 상에는 제2 게이트층(GTL2)이 배치될 수 있다. 제2 게이트층(GTL2)은 제2 커패시터 전극(CAE2)을 포함할 수 있다. 제2 게이트층(GTL2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 게이트층(GTL2) 상에는 제2 층간 절연막(142)이 배치될 수 있다. 제2 층간 절연막(142)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제2 층간 절연막(142) 상에는 제1 연결 전극(CE1), 제1 서브 패드(SPD1), 및 데이터 배선(DL)을 포함하는 제1 데이터 금속층(DTL1)이 배치될 수 있다. 데이터 배선(DL)은 제1 서브 패드(SPD1)와 일체로 형성될 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다. 제1 데이터 금속층(DTL1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 연결 전극(CE1)은 제1 층간 절연막(141)과 제2 층간 절연막(142)을 관통하는 제1 콘택홀(CT1)을 통해 박막 트랜지스터(TFT)의 제1 전극(TS) 또는 제2 전극(TD)에 연결될 수 있다.
제1 데이터 금속층(DTL1) 상에는 액티브층(ACT), 제1 게이트층(GTL1), 제2 게이트층(GTL2), 및 제1 데이터 금속층(DTL1)으로 인한 단차를 평탄하게 하기 위한 제1 평탄화막(160)이 배치될 수 있다. 제1 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 평탄화막(160) 상에는 제2 데이터 금속층(DTL2)이 배치될 수 있다. 제2 데이터 금속층(DTL2)은 제2 연결 전극(CE2)과 제2 서브 패드(PD2)를 포함할 수 있다. 제2 연결 전극(CE2)은 제1 절연막(161)과 제1 평탄화막(160)을 관통하는 제2 콘택홀(CT2)을 통해 제1 연결 전극(CE1)에 연결될 수 있다. 제2 데이터 금속층(DTL2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 데이터 금속층(DTL2) 상에는 제2 평탄화막(180)이 배치될 수 있다. 제2 평탄화막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제2 평탄화막(180) 상에는 제3 데이터 금속층(DTL3)이 배치될 수 있다. 제3 데이터 금속층(DTL3)은 제3 연결 전극(CE3)과 제3 서브 패드(SPD3)를 포함할 수 있다. 제3 연결 전극(CE3)은 제2 절연막(181)과 제2 평탄화막(180)을 관통하는 제3 콘택홀(CT3)을 통해 제2 연결 전극(CE2)에 연결될 수 있다. 제3 데이터 금속층(DTL3)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제3 데이터 금속층(DTL3) 상에는 제3 평탄화막(190)이 배치될 수 있다. 제3 평탄화막(190)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제3 평탄화막(190) 상에는 제4 데이터 금속층(DTL4)이 배치될 수 있다. 제4 데이터 금속층(DTL4)은 애노드 패드 전극(APD), 캐소드 패드 전극(CPD), 및 제4 서브 패드(SPD)를 포함할 수 있다. 애노드 패드 전극(APD)은 제3 절연막(191)과 제3 평탄화막(190)을 관통하는 제4 콘택홀(CT4)을 통해 제3 연결 전극(CE3)에 연결될 수 있다. 캐소드 패드 전극(CPD)은 저전위 전압인 제1 전원 전압을 공급받을 수 있다. 제4 데이터 금속층(DTL4)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
애노드 패드 전극(APD)과 캐소드 패드 전극(CPD) 각각 상에는 발광 소자(LE)의 제1 컨택 전극(CTE1) 및 제2 컨택 전극(CTE2)과 접착력을 높이기 위한 투명 도전층(TCO)이 배치될 수 있다. 투명 도전층(TCO)은 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)와 같은 투명한 도전 산화물(transparent conductive oxide)로 형성될 수 있다. 다른 실시예에서 투명 도전층(TCO)은 생략될 수 있다.
애노드 패드 전극(APD), 캐소드 패드 전극(CPD), 및 제1 패드(PD1) 상에는 보호막(PVX)이 배치될 수 있다. 보호막(PVX)은 애노드 패드 전극(APD), 캐소드 패드 전극(CPD), 및 제1 패드(PD1)의 가장자리를 덮도록 배치될 수 있다. 보호막(PVX)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 다른 실시예에서 보호막(PVX)은 생략될 수 있다.
발광 소자(LE)는 제1 컨택 전극(CTE1)과 제2 컨택 전극(CTE2)이 애노드 패드 전극(APD) 및 캐소드 패드 전극(CPD)과 마주보게 배치되는 플립 칩 타입의 마이크로 LED인 것을 예시하였으나, 이에 한정하는 것은 아니다. 발광 소자(LE)는 GaN와 같은 무기 물질로 이루어진 무기 발광 소자일 수 있다. 발광 소자(LE)는 제1 방향(DR1)의 길이, 제2 방향(DR2)의 길이, 및 제3 방향(DR3)의 길이가 각각 수 내지 수백 μm일 수 있다. 예를 들어, 발광 소자(LE)는 제1 방향(DR1)의 길이, 제2 방향(DR2)의 길이, 및 제3 방향(DR3)의 길이가 각각 대략 100μm 이하일 수 있다.
발광 소자(LE)들은 실리콘 웨이퍼와 같은 반도체 기판에서 성장되어 형성될 수 있다. 발광 소자(LE)들 각각은 실리콘 웨이퍼에서 바로 기판(SUB)의 애노드 패드 전극(APD)과 캐소드 패드 전극(CPD) 상에 옮겨질 수 있다. 이 경우, 제1 컨택 전극(CTE1)과 애노드 패드 전극(APD)은 접합 공정을 통해 서로 접착될 수 있다. 또한, 제2 컨택 전극(CTE2)과 캐소드 패드 전극(CPD)은 접합 공정을 통해 서로 접착될 수 있다. 제1 컨택 전극(CTE1)과 애노드 패드 전극(APD)은 접합 전극(23)을 통해 서로 전기적으로 연결될 수 있다. 또한, 제2 컨택 전극(CTE2)과 캐소드 패드 전극(CPD)은 접합 전극(23)을 통해 서로 전기적으로 연결될 수 있다.
일 예로 발광 소자(LE)의 일면에는 접합 전극(23)이 배치될 수 있다. 접합 전극(23)은 레이저를 이용한 가압 용융 접합의 접합물일 수 있다. 여기에서, 가압 용융 접합은 접합 전극(23)이 열을 받아 용융되어 발광 소자(LE)와 에노드 패드 전극(APD) 및 캐소드 패드 전극(CPD)이 용융 혼합되고, 레이저 공급이 종료되면서 냉각되어 고체화된 상태를 말한다. 용융 혼합된 상태에서 냉각되어 고체화되면서도 발광 소자(LE)와 에노드 패드 전극(APD) 및 캐소드 패드 전극(CPD)에 의한 도전성은 유지되므로 에노드 패드 전극(APD) 및 캐소드 패드 전극(CPD)과 발광 소자(LE) 각각을 전기적으로 연결하고 물리적으로 연결할 수 있다. 따라서, 접합 전극(23)은 발광 소자(LE)의 제1 컨택 전극(CTE1)과 제2 컨택 전극(CTE2) 상에 배치될 수 있다.
접합 전극(23)은 예를 들어, Au, AuSn, PdIn, InSn, NiSn, Au-Au, AgIn, AgSn, Al, Ag 또는 탄소나노튜브(CNT) 등을 포함할 수 있다. 이들은 각각 단독으로 또는 2 이상이 조합되어 이용될 수 있다. 접합 전극(23)의 종류에 따라서 접합 전극(23)은 패드전극 상에 증착되어 형성되거나 스크린 프린팅 등의 다양한 방법을 통해서 패드 전극 상에 형성될 수 있다.
또는, 발광 소자(LE)들 각각은 전사 부재를 이용하여 기판(SUB)의 애노드 패드 전극(APD)과 캐소드 패드 전극(CPD) 상에 옮겨질 수 있다. 이에 대하여는 도 5 내지 도 34를 참조하여 후술하기로 한다.
발광 소자(LE)들 각각은 베이스 기판(SSUB), n형 반도체(NSEM), 활성층(MQW), p형 반도체(PSEM), 제1 컨택 전극(CTE1), 제2 컨택 전극(CTE2)을 포함하는 발광 구조물일 수 있다.
베이스 기판(SSUB)은 사파이어 기판일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
n형 반도체(NSEM)는 베이스 기판(SSUB)의 일면 상에 배치될 수 있다. 예를 들어, n형 반도체(NSEM)는 베이스 기판(SSUB)의 하면 상에 배치될 수 있다. n형 반도체(NSEM)는 Si, Ge, Sn 등과 같은 n형 도전형 도펀트가 도핑된 GaN으로 이루어질 수 있다.
활성층(MQW)은 n형 반도체(NSEM)의 일면의 일부 상에 배치될 수 있다. 활성층(MQW)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(MQW)이 다중 양자 우물 구조의 물질을 포함하는 경우, 복수의 우물층(well layer)과 배리어층(barrier layer)이 서로 교번하여 적층된 구조일 수도 있다. 이때, 우물층은 InGaN으로 형성되고, 배리어층은 GaN 또는 AlGaN으로 형성될 수 있으나, 이에 한정되지 않는다. 또는, 활성층(MQW)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
도 5는 일 실시예에 따른 표시 패널의 제조 장치를 나타낸 블럭도이다.
도 5를 일 실시예에 따른 표시 패널의 제조 장치(1)는 이송 부재(40), 전사 부재(20) 및 제어부(300)를 포함할 수 있다. 표시 패널의 제조 장치(1)는 가열 부재(LS)를 더 포함할 수 있다.
전사 부재(20)는 레이저를 투과시키는 재질로 형성되고, 베이스층(210) 및 베이스층(210)의 일면에 배치되는 스탬프층(220)을 포함한다.
베이스층(210)은 예를 들어, 유리나 플라스틱을 포함하여 이루어질 수 있다. 베이스층(210)은 두께가 얇은 유리를 포함하는 경우, 유리는 초박형 강화 유리(Ultra-thin glass)일 수 있다. 또는, 베이스층(210)은 폴리에틸렌테레프탈레이트(PET), 폴리우레탄(PU), 폴리이미드(PI), 폴리카보네이트(PC), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리술폰(PSF), 폴리메틸메타크릴레이트(PMMA), 트리아세틸셀룰로오스(TAC), 시클로올레핀 폴리머(COP) 등으로 이루어질 수 있다.
스탬프층(220)은 접착성 또는 점착성을 갖는 물질로 이루어질 수 있고, 접착성을 갖는 물질은 예를 들어, OCA(Optical Clear Adhesive), PSA(Pressure Sensitive Adhesive) 등이 있고, 점착성을 갖는 물질은 예를 들어, 아크릴계, 우레탄계, 실리콘계 점착 물질을 포함하여 이루어질 수 있다. 스탬프층(220)은 베이스층(210)의 두께 보다 얇은 두께로 형성될 수 있다.
스탬프층(220)은 베이스층(210)의 일면에 배치되어 발광 소자(LE)와 점착 또는 접착될 수 있다.
이송 부재(40)는 이송 헤드(41), 헤드척(42) 및 레이저 투과부(48)를 포함할 수 있다.
헤드척(42)은 전사 부재(20)를 탈부착할 수 있다.
레이저 투과부(48)는 레이저를 투과시키고, 발광 소자(LE)의 본딩 공정동안 발광 소자(LE)를 가열(heating) 및 가압(pressing) 할 수 있다.
제어부(300)는 다른 구성요소를 제어할 수 있다. 예를 들어 제어부(300)는 이송 부재(40)를 제1 방향(X), 제2 방향(Y) 및 제3 방향(Z)을 따라 원하는 위치로 이동시킬 수 있다. 다른 예를 들어 제어부(300)는 헤드척(42)의 흡착 및 탈착을 제어할 수 있다. 이하에서는 설명의 편의를 위해 제어부(300)의 제어를 언급하지 않고 구성요소가 수행하는 것으로 예를 들어 이송 부재(40)가 이동하거나, 헤드척(42)이 흡착 또는 탈착하는 것으로 설명할 수 있다.
가열 부재(LS)는 발광 소자(LE)의 본딩을 위해 열을 제공할 수 있다. 일 예로 가열 부재(LS)는 레이저 투과부(48) 및 전사 부재(20)를 통해 발광 소자(LE)에 레이저 조사(Laser Irradiation)을 제공할 수 있다. 이로써 발광 소자(LE)의 가압 용융 접합이 이루어질 수 있다.
이하에서는 표시 패널의 제조 장치(1)의 구성을 구체적으로 살펴보기로 한다.
도 6은 일 실시예에 따른 전사 부재와 이송 부재를 나타낸 사시도이고, 도 7은 도 6의 A-A'에 따른 단면도이다.
도 6 및 도 7을 참조하면, 이송 부재(40)는 이송 헤드(41), 헤드척(42) 및 레이저 투과부(48)를 포함할 수 있다.
이송 헤드(41)는 이송 부재(40)의 몸체로서, 이송 헤드(41)의 중앙에 이송 헤드(41)의 상면(41-u)과 하면(41-d)을 관통하는 중앙홀(41-h)을 포함할 수 있다.
중앙홀(41-h)은 레이저가 투과하는 본딩 영역(BZ)과 레이저가 투과하지 않는 비본딩 영역(NBZ)을 정의할 수 있다. 본딩 영역(BZ)은 이송 헤드(41)의 중앙에 형성되고, 비본딩 영역(NBZ)은 본딩 영역(BZ)을 둘러싸도록 형성될 수 있다.
이송 헤드(41)는 본딩 공정시, 일 방향으로 가압할 수 있다. 예를 들어, 이송 헤드(41)는 제3 방향(Z)의 일 방향으로 압력을 가할 수 있다. 이에 따라, 이송 헤드(41)와 연결된 레이저 투과부(48)가 발광 소자(LE)를 제3 방향(Z)의 일방향으로 가압할 수 있다.
헤드척(42)은 이송 부재(40)의 비본딩 영역(NBZ)에 배치되고, 본딩 영역(BZ)에 중첩되지 않는다. 헤드척(42)은 레이저 투과부(48)의 측면을 둘러 싸도록 형성될 수 있다.
이송 헤드(41), 헤드척(42), 엣지부(20-2)가 비본딩 영역(NBZ)에 중첩되어 배치되고, 레이저 투과부(48), 전사부(20-2)가 본딩 영역(BZ)에 중첩되어 배치된다.
헤드척(42)은 척 기능을 통해 전사 부재(20)를 탈부착할 수 있다. 예를 들어, 헤드척(42)은 정전척, 점착척, 진공척, 다공성 진공척 중 어느 하나의 척을 포함할 수 있다. 헤드척(42)은 전사 부재(20)의 상면을 흡착시킬 수 있다.
헤드척(42)은 전사 부재(20)의 상면의 크기와 같거나 작을 수 있다. 전사 부재(20)는 도 5를 참조하여 설명한 바와 같이, 레이저를 투과시키는 재질로 형성되고, 베이스층(210) 및 베이스층(210)의 일면에 배치되는 스탬프층(220)을 포함한다. 헤드척(42)은 전사 부재(20)의 베이스층(210)의 일면을 흡착할 수 있다.
전사 부재(20)는 본딩 영역(BZ)에 중첩되는 전사부(20-1) 및 비본딩 영역(NBZ)에 중첩되는 엣지부(20-2)를 포함할 수 있다.
전사부(20-1)는 본딩 영역(BZ)에 중첩되고 비본딩 영역(NBZ)에 중첩되지 않는다. 엣지부(20-2)는 비본딩 영역(NBZ)에 중첩되고 본딩 영역(BA)에 중첩되지 않는다.
레이저 투과부(48)는 이송 부재(40)의 본딩 영역(BZ)에 배치된다. 레이저 투과부(48)는 중앙홀(41-h) 내에 배치될 수 있다. 레이터 투과부(48)는 레이저를 투과시키고, 발광 소자(LE)의 본딩 공정 동안 발광 소자(LE)를 가열(heating) 및 가압(pressing) 할 수 있다.
레이저 투과부(48)는 예를 들어 쿼츠(Quartz), 사파이어(sapphire), 용융실리카유리(Fused Silica Glass) 또는 다이아몬드 중 어느 하나로 구현될 수 있다. 그러나 쿼츠(Quarts)재질로 구현된 레이저 투과부(48)의 물리적 특성은 사파이어(sapphire)로 구현된 레이저 투과부(48)의 물리적 특성과 다르다. 예컨대 980㎚ Laser를 조사할 경우, 쿼츠(Quarts)재질로 구현된 레이저 투과부(48)의 투과율은 85%∼99%이고, 사파이어(sapphire)로 구현된 레이저 투과부(48)의 투과율은 80%∼90%일 수 있다.
도 8은 일 실시예에 따른 표시 패널의 제조 방법을 나타낸 순서도이다.
도 9 내지 도 18은 일 실시예에 따른 표시 패널의 제조 방법을 나타낸 단면도이다.
도 8 내지 도 18을 참조하여, 표시 패널의 제조 장치(1)의 레이저 본딩 공정을 이용한 표시 패널의 제조 방법을 살펴본다.
일 실시예에서, 발광 소자(LE)는 전사의 대상물로서, 전사 부재(20)를 통해 도너 기판(DS)으로부터 회로 기판(10)에 전사될 수 있다.
도 9를 참조하면, 먼저 이송 부재(40)가 이동하여 받침 부재(sta) 상에 배치된 전사 부재(20)를 픽업한다.(도 8의 단계 S110)
여기서, 받침 부재(Sta)는 복수의 전사 부재(20)를 지지하는 역할을 한다. 복수의 전사 부재(20)는 받침 부재(Sta) 상에 정렬되어 배치될 수 있다.
전사 부재(20)의 일면에는 보호 필름(30)이 부착될 수 있다. 보호 필름(30)은 예를 들어, 유리나 플라스틱을 포함하여 이루어질 수 있다. 보호 필름(30)이 두께가 얇은 유리를 포함하는 경우, 유리는 초박형 강화 유리(Ultra-thin glass)일 수 있다.
받침 부재(Sta) 상에 보호 필름(30), 스탬프층(220), 베이스층(210)이 순서대로 적층될 수 있다.
예를 들어 이송 부재(40)가 받침 부재 상으로 이동하여 받침 부재(Sta)에 정렬 배치된 임의의 전사 부재(20)의 상면을 흡착시킬 수 있다. 다른 예에서는 받침 부재(Sta)가 이송 부재(40) 측으로 이동하여 받침 부재(Sta)에 정렬 배치된 임의의 전사 부재(20)의 상면을 흡착시킬 수 있다. 이를 위해 이송 부재(40)는 정전척, 점착척, 진공척, 다공성 진공척 중 어느 하나의 척을 포함할 수 있다.
이후, 도 10을 참조하면, 후술되는 바와 같이 스탬프층(220)의 일면에 부착된 보호 필름(30)을 박리할 수 있다.
전사 부재(20)가 이송 부재(40)에 의해 픽업되어 홀딩된 상태에서, 보호 필름(30)이 제거될 수 있다.
다음, 이송 부재(40)가 전사 부재(20)를 이용하여 도너 기판(DS)으로부터 발광 소자(LE)를 픽업한다. (도 8의 단계 S120)
도 11을 참조하면, 먼저 복수의 발광 소자(LE)가 정렬 배치된 도너 기판(DS)을 준비한다. 도너 기판(DS)에는 점착성 있는 물질이 도포될 수 있다. 점착성 있는 물질에 의해 도너 기판(DS)과 복수의 발광 소자(LE)는 서로 점착될 수 있다.
이송 부재(40)가 픽업된 전사 부재(20)를 도너 기판(DS)으로 이송하여 전사 부재(20)의 일면에 발광 소자(LE)를 접착시킨다. 이 후, 이송 부재(40)를 제3 방향(Z 축 방향)으로 이동시켜, 도너 기판(DS)으로부터 발광 소자(LE)를 탈착시킨다.
이송 부재(40)가 전사 부재(20)를 이용하여 도너 기판(DS)으로부터 발광 소자(LE)를 탈착하기 위해서는 전사 부재(20)의 스탬프층(220)과 발광 소자(LE) 간의 점착력(또는 접착력)이 도너 기판(DS)과 발광 소자(LE) 간의 점착력 보다 커야 한다. 또한, 이송 부재(40)가 제3 방향(Z 축 방향) 방향으로 도너 기판(DS)과 발광 소자(LE) 간의 점착력(또는 접착력) 보다 더 큰 인장력을 가해야 한다.
발광 소자(LE)는 도 4에서 설명한 바와 같이, 베이스 기판(SSUB), n형 반도체(NSEM), 활성층(MQW), p형 반도체(PSEM), 제1 컨택 전극(CTE1), 제2 컨택 전극(CTE2)을 포함할 수 있다. 또한, 발광 소자(LE)는 접합 전극(23)을 더 포함할 수 있다. 접합 전극(23)은 레이저 등의 가압 용융 접합의 접합물일 수 있다. 접합 전극(23)의 접합에 대하여는 도 12에서 상세히 설명하기로 한다.
다음 이송 부재(40)가 전사 부재(20)를 통해 픽업한 발광 소자(LE)를 회로 기판(10) 상에 전사시키고, 발광 소자(LE)를 회로 기판(10) 상에 본딩한다.(도 8의 단계 S130)
도 12를 참조하면, 회로 기판(10)은 도 4의 박막 트랜지스터층(TFTL)을 포함하는 기판(SUB)일 수 있다.
회로 기판(10)에는 소정의 두께의 플럭스(24)가 도포될 수 있다. 플럭스(24)는 레이저를 이용한 가압 용융 공정에서 회로 기판(10)과 접합 전극(23)이 결합하기 용이하도록 하는 물질일 수 있다. 플럭스(24)는 지용성 또는 수용성으로 천연 또는 합성 송진을 포함할 수 있다. 플럭스(24)는 액상 형태 또는 젤 형태일 수 있다. 가압 용융 공정이 완료된 후에 플럭스(24)는 제거된다.
플럭스(24)는 바람직하게는 발광 소자(LE)보다 낮은 두께로 도포될 수 있으나, 발광 소자(LE) 등의 배치 등으로 인해 일부 영역에서 플럭스(24)의 두께가 발광 소자(LE)의 높이와 동일하거나 더 두꺼워질 수 있다. 따라서, 본딩 공정 예를 들어, 가압 용융 공정에서 발광 소자(LE)와 직접 접촉하는 부재는 플럭스(24)에 의해 오염될 수 있다. 예를 들어, 헤드척(42)이 플럭스(24)에 직접 접촉하는 경우, 헤드척(42)의 흡착기능이 떨어질 수 있으므로, 플럭스(24) 세정 공정 등이 요구될 수 있다. 일 실예에서는 전사 부재(20)가 헤드척과 같거나 크게 형성되므로 플럭스(24)에 의해 헤드척(42)이 오염되지 않는다는 장점이 있다.
회로 기판(10) 상에 본딩 대상이 되는 발광 소자(LE)가 배치되고, 회로 기판(10)에 접하는 발광 소자(LE)의 일면에는 접합 전극(23)이 배치된다. 발광 소자(LE)의 타면에는 전사 부재(20)가 배치되어, 발광 소자(LE)와 전사 부재(20)가 서로 중첩한다. 또한, 전사 부재(20) 상에 레이저 투과부(48)가 중첩된다. 이로써, 접합 전극(23), 발광 소자(LE), 전사 부재(20) 및 레이저 투과부(48)가 본딩 영역(BZ)에서 서로 중첩한다.
전사 부재(20)는 본딩 영역(BZ) 뿐만 아니라 비본딩 영역(NBZ)에도 중첩된다. 전사 부재(20)는 본딩 영역에 중첩하는 전사부(20-1)와 비본딩 영역(NBZ)에 중첩하는 엣지부(20-2)를 포함할 수 있다. 전술한 바와 같이 평면상에서 비본딩 영역(NBZ)은 본딩 영역(BZ)을 둘러싸고 있으므로 평면상에서 엣지부(20-2)도 전사부(20-1)를 둘러싸도록 형성된다.
도 11을 참조하여 설명한 바와 같이, 전사 부재(20)를 이용하여 도너 기판(DS)으로부터 발광 소자(LE)를 픽업하는 경우, 전사 부재(20)의 전사부(20-1) 뿐만 아니라 엣지부(20-2)에도 발광 소자(LE)가 접착된다.
도 12를 참조하여 설명한 바와 같이, 엣지부(20-2)는 발광 영역(BZ)과 중첩하지 않기 때문에 엣지부(20-2)에 접착된 발광 소자(LE)는 회로 기판(10) 상에 본딩되지 않는다.
이송 헤드(41) 및 레이저 투과부(48)로 전사 부재(20)를 가압하는 상태에서 가열 부재(LS)가 접합 전극(23)에 레이저를 조사함에 따라, 레이저는 레이저 투과부(48) 및 전사 부재(20)를 투과하여 접합 전극(23)에 조사될 수 있다. 이에 따라, 가열 부재(LS)가 접합 전극(23)의 용융 온도까지 접합 전극(23)에 열을 가하여, 회로 기판(10)과 접합 전극(23)을 가압 용융 접합할 수 있다. 여기에서, 가압 용융 접합은 레이저의 조사에 의해서 접합 전극(23)이 열을 받아 용융되어 발광 소자(LE)와 에노드 패드 전극(APD) 및 캐소드 패드 전극(CPD)이 용융 혼합되고, 레이저 공급이 종료되면서 냉각되어 고체화된 상태를 말한다. 용융 혼합된 상태에서 냉각되어 고체화되면서도 발광 소자(LE)와 에노드 패드 전극(APD) 및 캐소드 패드 전극(CPD)에 의한 도전성은 유지되므로 에노드 패드 전극(APD) 및 캐소드 패드 전극(CPD)과 발광 소자(LE) 각각을 전기적으로 연결하고 물리적으로 연결할 수 있다.
이송 헤드(41) 및 레이저 투과부(48)는 도 1의 제어부(300)를 통해 동작이 제어될 수 있다. 예를 들어, 제어부(300)는 압력 감지센서(도면 미도시)와 높이센서(도면 미도시)로부터 입력되는 데이터를 이용하여 이송 헤드(41)를 제어할 수 있다. 제어부(300)는 압력 감지 센서로부터 데이터를 입력 받아 압력이 목표치에 도달하도록 이송 헤드(41)의 가압을 제어하고 또한, 높이 센서로부터 데이터를 입력 받아 높이의 목표치에 도달하도록 이송 헤드(41) 및 레이저 투과 부재(8)를 제어할 수 있다.
도 13을 참조하여, 이송 부재(40)가 전사 부재(20)를 회로 기판(10)으로부터 분리할 수 있다. (도 8의 단계 S140)
이송 부재(40)를 회로 기판(10)에 본딩된 발광 소자(LE)와 전사 부재(20) 상의 접착력 보다 더 큰 인력으로 제3 방향(Z 방향)으로 당긴다.
본딩된 발광 소자(LE)와 회로 기판(10) 상의 접착력이 가장 높고, 전사 부재(20)와 헤드척(42) 사이의 부착력이 그 다음 높고, 전사 부재(20)와 발광 소자(LE) 사이의 부착력이 가장 낮을 수 있다. 따라서, 회로 기판(10), 발광 소자(LE), 전사 부재(20) 및 이송 부재(40)가 제3 방향(Z 방향)으로 중첩되어 있는 상태에서 제3 방향(Z 방향)으로 힘을 가하는 경우, 부착력이 가장 낮은 본딩된 발광 소자(LE)와 전사 부재(20)가 서로 탈착될 수 있다. 다만, 회로 기판(10)에 본딩되지 않은 엣지부(20-2)의 발광 소자(LE)는 전사 부재(20)를 따라 회로 기판(10)으로부터 분리될 수 있다.
도 14를 참조하여, 이송 부재(40)는 제1 위치(L1)의 발광 소자(LE)의 전사와 본딩을 마친 후, 이송 부재(40)는 헤드척(42)의 척 기능을 해제하여 전사 부재(40)를 탈착시킨다(도 8의 단계 S150).
회로 기판(10) 상에 발광 소자(LE)의 전사 및 본딩 완료 여부를 확인하여(도 8의 단계 S160), 계속하여 회로 기판(10) 상에 발광 소자(LE)의 전사 및 본딩을 수행하고자 하는 경우, 다시 단계 S110으로 되돌아간다. 도 8을 참조하여 설명한 바와 같이, 이송 부재(40)는 받침 부재(sta) 상에 배치된 전사 부재(20)를 픽업한다
다음 단계 S120으로 진행하여 이송 부재(40)가 전사 부재(20)를 이용하여 도너 기판(DS)로부터 발광 소자(LE)를 픽업한다.
다음 도 15를 참조하여, 단계 S130으로 진행하여 이송 부재(40)가 전사 부재(20)를 이용하여 발광 소자(LE)를 회로 기판(10)에 전사시키고 본딩한다.
이때, 이송 부재(40)는 제2 위치(L2)로 이동하여 회로 기판(10)의 제2 위치(L2)에 발광 소자(LE)를 전사시키고 본딩한다.
다음, 단계 S140으로 진행하여 이송 부재(40)가 전사 부재(20)를 회로 기판(10)으로부터 분리하고 단계 S150으로 진행하여 이송 부재(40)로부터 전사 부재(40)를 탈착시킨다.
이후, 단계 S160으로 진행하여 회로 기판(10) 상에 발광 소자(LE)의 전사 및 본딩 완료 여부를 확인하여, 회로 기판(10) 상에 발광 소자(LE)의 전사 및 본딩이 완료된 경우, 도 17을 참조하여, 발광 소자(LE)가 본딩된 회로 기판(10) 상의 플럭스(24)를 플럭스 세정제를 이용하여 제거한다(도 8의 단계 S170). 플럭스 세정제는 공지의 플럭스 세정제(바람직하게는, 수계의 플럭스 세정제)를 사용할 수 있다. 예를 들어 플럭스 세정제는 Kao Corporation제의 CLEANTHROUGH 750HS, CLEANTHROUGH 750K, Arakawa Chemical Industries, Ltd.제의 PINE ALPHA ST-100S 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.
회로 기판(10)을 세정할 때의 세정 조건은 특별히 한정되지 않는다. 예를 들면, 세정제 온도 30∼50℃에서 1∼5분간(바람직하게는 40℃에서 2∼4분간) 회로 기판(10)을 세정하면 좋다.
도 18은 도 17의 P의 확대도이다.
도 18을 참조하면, 발광 소자(LE)는 접합 전극(23)을 통해 회로 기판(10)의 에노드 패드 전극(APD) 및 캐소드 패드 전극(CPD)에 접촉할 수 있다. 도 4를 참조하여 설명한 바와 같이, 발광 소자(LE)의 제1 컨택 전극(CTE1)은 회로 기판(10)의 에노드 패드 전극(APD)과 접촉되고, 발광 소자(LE)의 제2 컨택 전극(CTE2)은 캐소드 패드 전극(CPD)에 접촉할 수 있다.
일 실시예에서는 플립칩 발광 소자를 예시하였으나, 이에 한정하는 것은 아니고 수직형 발광 소자를 사용할 수도 있다.
일 실시예에서 설명한 바와 같이, 이송 부재(40)를 이용하여 전사 부재를 부착한 상태에서 본딩을 수행할 수 있어 공정의 편의성을 향상시킬 수 있다.
또한, 이송 헤드로부터 탈착 가능하고 일회용으로 사용가능한 전사 부재를 이용함으로써 전사 부재에 오염 물질 예를 들어 플럭스 등의 부착을 고려할 필요가 없다.
이송 헤드의 헤드척보다 큰 전사 부재를 이용함으로써 헤드척의 오염을 고려할 필요가 없다.
도 19는 다른 일 실시예에 따른 전사 부재와 이송 부재를 나타낸 사시도이고, 도 20은 도 19의 B-B'에 따른 단면도이다.
도 18 및 도 19를 참조하면, 이송 부재(40)는 이송 헤드(41), 헤드척(42) 및 레이저 투과부(48)를 포함할 수 있다. 이송 부재(40)는 도 6 및 도 7을 참조하여 설명한 바와 유사하므로 중복되는 설명은 생략한다.
전사 부재(21)는 베이스층(211) 및 베이스층(211)의 일면에 배치되는 스탬프층(221)을 포함한다. 전사 부재(21)는 도 5를 참조하여 설명한 전사 부재(20)와 동일한 재질로 형성된다. 즉, 전사 부재(21)는 레이저를 투과시키는 재질로 형성되고, 베이스층(211)은 예를 들어, 유리나 플라스틱을 포함하여 이루어질 수 있다. 스탬프층(221)은 접착성 또는 점착성을 갖는 물질로 이루어질 수 있고, 접착성을 갖는 물질은 예를 들어, OCA(Optical Clear Adhesive), PSA(Pressure Sensitive Adhesive) 등이 있고, 점착성을 갖는 물질은 예를 들어, 아크릴계, 우레탄계, 실리콘계 점착 물질을 포함하여 이루어질 수 있다. 스탬프층(221)은 베이스층(211)의 두께 보다 얇은 두께로 형성될 수 있다. 베이스층(211)과 스탬프층(221)은 동일한 면적으로 형성될 수 있다.
베이스층(211)의 일면은 헤드척(42)에 흡착될 수 있다.
베이스층(211)은 본딩 영역(BZ)과 비본딩 영역(NBZ) 사이에서 단차를 갖도록 형성될 수 있다. 베이스층(211)은 본딩 영역(BZ)에서 제1 두께(t1)로 형성되고 비본딩 영역(NBZ)에서 제2 두께(t2)로 형성된다. 여기서 제1 두께(t1)는 제2 두께(t2)보다 더 두껍다. 즉, 베이스층(211)은 본딩 영역(BZ)에서 두껍게 형성되고 비본딩 영역(NBZ)에서 비교적 얇게 형성될 수 있다. 스탬프층(221)의 두께는 제2 두께(t2)와 같거나 더 얇게 형성될 수 있다.
스탬프층(221)은 본딩 영역(BZ)에 중첩되고 비본딩 영역(NBZ)에 중첩되지 않는다.
전사 부재(21)는 본딩 영역(BZ)에 중첩되는 전사부(21-1) 및 비본딩 영역(NBZ)에 중첩되는 엣지부(21-2)를 포함할 수 있다. 전사부(21-1)는 베이스층(211)과 스탬프층(221)을 포함하는 반면, 엣지부(21-2)는 베이스층(211)만을 포함할 수 있다.
전사부(21-1)는 본딩 영역(BZ)에 중첩되고 비본딩 영역(NBZ)에 중첩되지 않는다. 엣지부(21-2)는 비본딩 영역(NBZ)에 중첩되고 본딩 영역(BA)에 중첩되지 않는다.
도 21 내지 도 26는 도 20의 전사 부재 및 이송 부재를 이용한 표시 패널의 제조 방법을 나타낸 단면도이다.
먼저 이송 부재(40)가 이동하여 받침 부재(sta) 상에 배치된 전사 부재(21)를 픽업한다.(도 8의 단계 S110)
여기서, 받침 부재(Sta)는 도 9를 참조하여 설명한 바와 같이, 복수의 전사 부재(21)를 지지하는 역할을 한다. 복수의 전사 부재(21)는 도 20 및 도 21을 참조하여 설명한 바와 같이, 단차를 갖는 베이스층(211)과 베이스층(211) 상에 배치된 스탬프층(221)을 포함할 수 있다.
이송 부재(40)가 척 기능을 통해 받침 부재(Sta)에 정렬 배치된 임의의 전사 부재(21)의 상면, 베이스층(211)의 일면을 헤드척(42)에 흡착시킬 수 있다.
다음, 도 21을 참조하여 이송 부재(40)가 전사 부재(20)를 이용하여 도너 기판(DS)으로부터 발광 소자(LE)를 픽업한다. (도 8의 단계 S120)
도 8의 단계 S120은 도 11을 참조하여 설명하였으므로, 중복되는 설명은 생략한다. 다만 도 11을 참조하여 설명한 일 실시예와의 차이점은 전사 부재(21)의 스탬프층(221)이 전사층(21-1)에만 형성되어 있으므로, 엣지부(21-1)에 발광 소자(LE)가 점착되는 것이 방지된다는 것이다.
다음 도 22를 참조하면 이송 부재(40)가 전사 부재(20)를 통해 픽업한 발광 소자(LE)를 플럭스(24) 도포된 회로 기판(10) 상에 전사시킨다. 이후 가열 부재(LS)가 이송 부재(40)를 통해 접합 전극(23)에 레이저를 조사하여, 발광 소자(LE)를 회로 기판(10) 상에 본딩한다.(도 8의 단계 S130)
접합 전극(23), 발광 소자(LE), 전사 부재(21) 및 레이저 투과부(48)가 본딩 영역(BZ)에서 서로 중첩한다. 레이저 조사에 의한 본딩 방법은 도 12를 참조하여 설명하였으므로 중복되는 설명은 생략한다.
도 23을 참조하여, 이송 부재(40)가 전사 부재(21)를 회로 기판(10)으로부터 분리할 수 있다. (도 8의 단계 S140)
이송 부재(40)를 회로 기판(10)에 본딩된 발광 소자(LE)와 전사 부재(21) 상의 접착력 보다 더 큰 인력으로 제3 방향(Z 방향)으로 당긴다. 도 8의 단계 S140은 도 13을 참조하여 설명하였으므로, 중복되는 설명은 생략한다. 다만 도 13을 참조하여 설명한 일 실시예와의 차이점은 전사 부재(21)의 스탬프층(221)이 전사층(21-1)에만 형성되어 있으므로 전사 부재(21)에 점착된 발광 소자(LE)가 큰 손실 없이 회로 기판(10)에 본딩될 수 있다는 점이다.
이후, 이송 부재(40)는 1회의 발광 소자(LE)의 전사와 본딩을 마친 후, 이송 부재(40)는 헤드척(42)의 척 기능을 해제하여 전사 부재(21)를 탈착시킨다(도 8의 단계 S150).
회로 기판(10) 상에 발광 소자(LE)의 전사 및 본딩 완료 여부를 확인하여(도 8의 단계 S160), 계속하여 회로 기판(10) 상에 발광 소자(LE)의 전사 및 본딩을 수행하고자 하는 경우, 다시 단계 S110으로 되돌아가서 단계 S160을 반복한다.
도 24 및 도 25를 참조하면, 단차를 갖는 전사 부재(21)를 이용한 전사 및 본딩은 각 발광 소자(LE) 사이의 이격 거리를 동일하게 조정할 수 있다.
반면, 도 15를 참조하면, 도 7의 전사 부재(20)를 이용한 전사 및 본딩에서, 1회의 전사 및 본딩되는 발광 소자(LE)와 이후 다음 전사 및 본딩되는 발광 소자(LE) 사이에 엣지부(20-1) 거리 만큼의 이격거리가 발생된다. 엣지부(21-2)에 의해 전사되는 발광 소자(LE)가 회로 기판(10)에 본딩되지 않고 전사 부재(20) 탈착시 함께 제거되기 때문이다.
이후, 단계 S160으로 진행하여 회로 기판(10) 상에 발광 소자(LE)의 전사 및 본딩 완료 여부를 확인하여, 회로 기판(10) 상에 발광 소자(LE)의 전사 및 본딩이 완료된 경우, 도 26을 참조하여, 발광 소자(LE)가 본딩된 회로 기판(10) 상의 플럭스(24)를 플럭스 세정제를 이용하여 제거한다(도 8의 단계 S170).
도 27은 다른 일 실시예에 따른 전사 부재와 이송 부재를 나타낸 사시도이고, 도 28은 도 27의 C-C'에 따른 단면도이다.
도 27 및 도 28을 참조하면, 이송 부재(140)는 이송 헤드(41), 헤드척(43) 및 레이저 투과부(48)를 포함할 수 있다. 이송 헤드(41), 및 레이저 투과부(48)는 도 6 및 도 7을 참조하여 설명한 바와 유사하므로 중복되는 설명은 생략한다.
전사 부재(22)는 도 5를 참조하여 설명한 바와 같이, 레이저를 투과시키는 재질로 형성되고, 베이스층(212) 및 베이스층(212)의 일면에 배치되는 스탬프층(222)을 포함한다.
전사 부재(21)는 도 5를 참조하여 설명한 전사 부재(20)와 동일한 재질로 형성된다. 즉, 전사 부재(21)는 레이저를 투과시키는 재질로 형성되고, 베이스층(211)은 예를 들어, 유리나 플라스틱을 포함하여 이루어질 수 있다. 스탬프층(221)은 접착성 또는 점착성을 갖는 물질로 이루어질 수 있고, 접착성을 갖는 물질은 예를 들어, OCA(Optical Clear Adhesive), PSA(Pressure Sensitive Adhesive) 등이 있고, 점착성을 갖는 물질은 예를 들어, 아크릴계, 우레탄계, 실리콘계 점착 물질을 포함하여 이루어질 수 있다. 스탬프층(221)은 베이스층(211)의 두께 보다 얇은 두께로 형성될 수 있다. 베이스층(211)과 스탬프층(221)은 동일한 면적으로 형성될 수 있다.
전사 부재(22)는 본딩 영역(BZ)에 중첩되는 전사부(22-1) 및 비본딩 영역(NBZ)에 중첩되는 엣지부(22-2)를 포함할 수 있다.
전사부(22-1)는 본딩 영역(BZ)에 중첩되고 비본딩 영역(NBZ)에 중첩되지 않는다. 엣지부(22-2)는 비본딩 영역(NBZ)에 중첩되고 본딩 영역(BA)에 중첩되지 않는다.
엣지부(22-2)는 전사부(22-1)와 엣지부(22-2)의 경계를 축으로 엣지부(22-2)는 접힐수 있다. 엣지부(22-2)는 후술되는 헤드척(43)의 경사를 따라 접힐 수 있다. 다른 변형예에서, 전사부(22-1)와 엣지부(22-2)의 경계에 절개홈이 형성될 수 있다. 절개홈이 형성되는 경우, 엣지부(22-2)의 폴딩이 용이하다는 장점이 있다.
헤드척(43)은 이송 부재(140)의 비본딩 영역(NBZ)에 배치되고, 본딩 영역(BZ)에 중첩되지 않는다.
이송 헤드(41), 헤드척(43), 엣지부(22-2)가 비본딩 영역(NBZ)에 중첩되어 배치되고, 레이저 투과부(48), 전사부(22-2)가 본딩 영역(BZ)에 중첩되어 배치된다.
헤드척(43)은 레이저 투과부(48)의 측면을 둘러 싸도록 형성될 수 있다. 헤드척(43)은 이송 헤드(41)와 예각의 경사도를 가질 수 있다.
헤드척(43)은 척 기능을 통해 전사 부재(22)를 탈부착할 수 있다. 예를 들어, 헤드척(43)은 정전척, 점착척, 진공척, 다공성 진공척 중 어느 하나의 척을 포함할 수 있다.
헤드척(43)은 전사 부재(22)의 상면을 흡착시킬 수 있다.
헤드척(43)은 전사 부재(22)의 엣지부(22-2)의 베이스층(212)의 일면을 흡착할 수 있다.
도 29 내지 도 34는 도 27 및 도 28의 전사 부재 및 이송 부재를 이용한 표시 패널의 제조 방법을 나타낸 단면도이다.
먼저 이송 부재(140)가 이동하여 받침 부재(sta) 상에 배치된 전사 부재(22)를 픽업한다.(도 8의 단계 S110)
여기서, 받침 부재(Sta)는 도 9를 참조하여 설명한 바와 같이, 복수의 전사 부재(22)를 지지하는 역할을 한다. 복수의 전사 부재(22)는 도 27 및 도 28을 참조하여 설명한 바와 같이, 전사부(22-1)와 엣지부(22-2)를 포함할 수 있다.
이송 부재(40)가 척 기능을 통해 받침 부재(Sta)에 정렬 배치된 임의의 전사 부재(22)의 상면, 베이스층(212)의 일면을 헤드척(42)에 흡착시킬 수 있다.
다음, 도 29를 참조하여 이송 부재(40)가 전사 부재(22)를 이용하여 도너 기판(DS)으로부터 발광 소자(LE)를 픽업한다. (도 8의 단계 S120)
도 8의 단계 S120은 도 11을 참조하여 설명하였으므로, 중복되는 설명은 생략한다. 다만 도 11을 참조하여 설명한 일 실시예와의 차이점은 전사 부재(22)의 엣지부(22-2)가 헤드척(43) 측으로 폴딩되어 있으므로, 엣지부(22-2)에 점착되는 발광 소자(LE)가 줄어든다는 점이다.
다음 도 30을 참조하면 이송 부재(140)가 전사 부재(22)를 통해 픽업한 발광 소자(LE)를 플럭스(24) 도포된 회로 기판(10) 상에 전사시킨다. 이후 가열 부재(LS)가 이송 부재(140)를 통해 접합 전극(23)에 레이저를 조사하여, 발광 소자(LE)를 회로 기판(10) 상에 본딩한다.(도 8의 단계 S130)
접합 전극(23), 발광 소자(LE), 전사 부재(22) 및 레이저 투과부(48)가 본딩 영역(BZ)에서 서로 중첩한다. 레이저 조사에 의한 본딩 방법은 도 12를 참조하여 설명하였으므로 중복되는 설명은 생략한다.
도 31을 참조하여, 이송 부재(140)가 전사 부재(22)를 회로 기판(10)으로부터 분리할 수 있다. (도 8의 단계 S140)
이송 부재(140)를 회로 기판(10)에 본딩된 발광 소자(LE)와 전사 부재(22) 상의 접착력 보다 더 큰 인력으로 제3 방향(Z 방향)으로 당긴다. 도 8의 단계 S140은 도 13을 참조하여 설명하였으므로, 중복되는 설명은 생략한다. 다만 도 13을 참조하여 설명한 일 실시예와의 차이점은 전사 부재(22)에 점착된 발광 소자(LE)가 큰 손실 없이 회로 기판(10)에 본딩될 수 있다는 점이다. 이는 전사 부재(22)의 엣지부(22-2)가 헤드척(43)을 따라 폴딩되어 있기 때문이다.
이후, 이송 부재(40)는 1회의 발광 소자(LE)의 전사와 본딩을 마친 후, 이송 부재(140)는 헤드척(43)의 척 기능을 해제하여 전사 부재(22)를 탈착시킨다(도 8의 단계 S150).
회로 기판(10) 상에 발광 소자(LE)의 전사 및 본딩 완료 여부를 확인하여(도 8의 단계 S160), 계속하여 회로 기판(10) 상에 발광 소자(LE)의 전사 및 본딩을 수행하고자 하는 경우, 다시 단계 S110으로 되돌아가서 단계 S160을 반복한다.
도 32 및 도 33을 참조하면, 1회의 전사 및 본딩되는 발광 소자(LE)와 이후 다음 전사 및 본딩되는 발광 소자(LE) 사이에 발광 소자(LE)의 폭보다 큰 이격거리가 발생될 수 있다. 전사부(22-1)와 엣지부(22-2)의 경계에 의해 전사되는 발광 소자(LE)가 회로 기판(10)에 본딩되지 않고 전사 부재(22) 탈착시 함께 제거되기 때문이다.
이후, 단계 S160으로 진행하여 회로 기판(10) 상에 발광 소자(LE)의 전사 및 본딩 완료 여부를 확인하여, 회로 기판(10) 상에 발광 소자(LE)의 전사 및 본딩이 완료된 경우, 도 34를 참조하여, 발광 소자(LE)가 본딩된 회로 기판(10) 상의 플럭스(24)를 플럭스 세정제를 이용하여 제거한다(도 8의 단계 S170).
전술한 레이저 투과부를 갖는 이송 부재에 의해 발광 소자의 전사를 수행한 후에 이송 부재의 이동이나 다른 부재의 추가없이 레이저를 조사하여 발광 소자의 본딩을 수행할 수 있다. 따라서 공정의 단계를 간소화할 수 있다.
일회성의 전사 부재를 이용하여 도너 기판상의 발광 소자를 회로 기판으로 전사함으로써 전사 부재 상의 오염에 의한 전사 불량 문제를 해결할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100 : 표시 패널
10: 회로 기판
20, 21, 22: 전사 부재
23: 접합 전극
24: 플럭스
LE: 발광 소자
40, 140: 이송 부재
41: 이송 헤드
42, 43: 헤드척
48: 레이저 투과부

Claims (21)

  1. 발광 소자에 접착될 수 있는 접착성 또는 점착성을 갖는 전사 부재; 및
    상기 전사 부재를 이용하여 도너 기판에 정렬된 발광 소자를 회로 기판 상에 전사 및 본딩하는 이송 부재
    를 포함하고,
    상기 이송 부재는,
    레이저를 투과시키는 재질로 형성된 레이저 투과 부재;
    상하 좌우로 이동가능하고 상기 레이저 투과 부재의 측면을 둘러싸도록 배치되는 이송 헤드; 및
    상기 이송 헤드의 일면에 상기 레이저 투과부의 측면을 둘러싸도록 배치되고, 흡착 기능을 갖고 상기 전사 부재에 탈부착 가능한 헤드척
    을 포함하는 표시 패널의 제조 장치.
  2. 제1 항에 있어서,
    상기 전사 부재는 접착성 또는 점착성을 갖는 스탬프층 및 상기 스탬프층 일면에 배치되는 베이스층을 포함하고 레이저를 투과시키는 물질로 형성되는 표시 패널의 제조 장치.
  3. 제2 항에 있어서,
    상기 헤드척은 상기 베이스층에 탈부착 가능한 표시 패널의 제조 장치.
  4. 제2 항에 있어서,
    상기 전사 부재는 상기 레이저 투과 부재와 중첩배치되는 전사부와 상기 헤드척과 중첩배치되는 엣지부를 포함하는 표시 패널의 제조 장치.
  5. 제4 항에 있어서,
    상기 베이스층은 상기 엣지부의 두께가 상기 전사부의 두께보다 얇은 표시 패널의 제조 장치.
  6. 제5 항에 있어서,
    상기 스탬프층은 상기 전사부에만 형성되는 표시 패널의 제조 장치.
  7. 제4 항에 있어서,
    상기 헤드척은 상기 이송 헤드와 예각의 경사도를 가지는 표시 패널의 제조 장치.
  8. 제7 항에 있어서,
    상기 엣지부는 상기 헤드척의 경사를 따라 폴딩되는 표시 패널의 제조 장치.
  9. 제1항에 있어서,
    상기 발광 소자는 n형 반도체, 활성층, p형 반도체, 제1 컨택 전극, 제2 컨택 전극을 포함하고, 상기 제1 컨택 전극과 상기 제2 컨택 전극의 일면에 접합 부재를 더 포함하는 표시 패널의 제조 장치.
  10. 제9항에 있어서,
    상기 레이저 투과부 및 상기 전사 부재를 통해 상기 접합 부재에 레이저를 조사하는 가열 부재를 더 포함하는 표시 패널의 제조 장치.
  11. 제1항에 있어서,
    상기 회로 기판은 일면에 도포된 플럭스를 포함하는 표시 패널의 제조 장치.
  12. 이송 부재가 척 기능을 이용하여 전사 부재를 흡착시키는 단계;
    상기 이송 부재가 전사 부재를 이용하여 도너 기판으로부터 발광 소자를 픽업하는 단계;
    상기 이송 부재가 전사 부재를 이용하여 상기 발광 소자를 회로 기판에 배치하고 레이저를 조사하여 상기 발광 소자를 회로 기판에 본딩하는 단계;
    상기 이송 부재가 전사 부재를 상기 회로 기판으로부터 분리하는 단계; 및
    상기 이송 부재가 척 기능을 해제하여 전사 부재를 탈착시키는 단계
    를 포함하는 표시 패널의 제조 방법.
  13. 제12항에 있어서,
    상기 회로 기판 상에 발광 소자의 전사 및 본딩이 완료되면 상기 회로 기판 상에 도포된 플럭스를 세정하는 단계
    를 더 포함하는 표시 패널의 제조 방법.
  14. 제12항에 있어서,
    상기 전사 부재는 접착성 또는 점착성을 갖는 스탬프층 및 상기 스탬프층 일면에 배치되는 베이스층을 포함하고, 레이저를 투과시키는 물질로 형성되는 표시 패널의 제조 방법.
  15. 제14항에 있어서,
    상기 이송 부재는,
    레이저를 투과시키는 재질로 형성된 레이저 투과 부재;
    상하 좌우로 이동가능하고 상기 레이저 투과 부재의 측면을 둘러싸도록 배치되는 이송 헤드; 및
    상기 이송 헤드의 일면에 상기 레이저 투과 부재의 측면을 둘러싸도록 배치되고, 흡착 기능을 갖고 상기 베이스층의 일면에 탈부착 가능한 헤드척을 포함하는 표시 패널의 제조 방법.
  16. 제15항에 있어서,
    상기 발광 소자는 n형 반도체, 활성층, p형 반도체, 제1 컨택 전극, 제2 컨택 전극을 포함하고, 상기 제1 컨택 전극과 상기 제2 컨택 전극의 일면에 접합 부재를 더 포함하는 표시 패널의 제조 방법.
  17. 제16항에 있어서,
    상기 발광 소자를 회로 기판에 본딩하는 단계는,
    상기 이송 부재가 상기 레이저 투과부, 상기 전사 부재, 상기 발광 소자, 상기 접합 부재 및 상기 회로 기판이 중첩되도록 상기 발광 소자를 배치하는 표시 패널의 제조 방법.
  18. 제17항에 있어서,
    가열 부재가 상기 레이저 투과부와 상기 전사 부재를 통해 상기 접합 부재에 레이저를 조사하는 표시 패널의 제조 방법.
  19. 제15항에 있어서,
    상기 전사 부재는 상기 레이저 투과 부재와 중첩배치되는 전사부와 상기 헤드척과 중첩배치되는 엣지부를 포함하고
    상기 스탬프층은 상기 전사부에만 형성되는 표시 패널의 제조 방법.
  20. 제15항에 있어서,
    상기 헤드척은 상기 이송 헤드와 예각의 경사도를 가지는 표시 패널의 제조 방법.
  21. 제20항에 있어서,
    상기 전사 부재는 상기 레이저 투과 부재와 중첩배치되는 전사부와 상기 헤드척과 중첩배치되는 엣지부를 포함하고
    상기 이송 부재가 척 기능을 이용하여 전사 부재를 흡착시키는 단계에서,
    상기 엣지부는 상기 헤드척의 경사를 따라 폴딩되는 표시 패널의 제조 방법.
KR1020220122053A 2022-09-27 2022-09-27 표시 패널의 제조 장치 및 그의 제조 방법 KR20240043827A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220122053A KR20240043827A (ko) 2022-09-27 2022-09-27 표시 패널의 제조 장치 및 그의 제조 방법
US18/342,876 US20240105759A1 (en) 2022-09-27 2023-06-28 Apparatus and method for fabricating display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220122053A KR20240043827A (ko) 2022-09-27 2022-09-27 표시 패널의 제조 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240043827A true KR20240043827A (ko) 2024-04-04

Family

ID=90359901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220122053A KR20240043827A (ko) 2022-09-27 2022-09-27 표시 패널의 제조 장치 및 그의 제조 방법

Country Status (2)

Country Link
US (1) US20240105759A1 (ko)
KR (1) KR20240043827A (ko)

Also Published As

Publication number Publication date
US20240105759A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
US11424227B2 (en) Display panel, display module, and display device
US11621384B2 (en) Light-emitting device and manufacturing method thereof
KR102664207B1 (ko) 스트레쳐블 표시 장치 및 그 제조 방법
WO2020238099A1 (zh) 微发光二极管的转移方法及显示面板的制作方法
US20240170629A1 (en) Display apparatus and method of manufacturing the same
CN114008801A (zh) 显示模块及其制造方法
CN100435380C (zh) 带支撑板的有机电致发光器件及其制作方法
KR20150067609A (ko) 플렉시블 표시 장치 및 이의 제조 방법
TW202205694A (zh) 發光元件之安裝方法及顯示裝置
KR102526111B1 (ko) 표시 장치
KR20230124870A (ko) 표시 장치 및 표시 장치 제조 방법
KR20240043827A (ko) 표시 패널의 제조 장치 및 그의 제조 방법
CN220753393U (zh) 发光元件转印装置及转印部件制造装置
US20240113252A1 (en) Apparatus for transferring light emitting elements and transfer method using the apparatus
KR20240032217A (ko) 표시 패널의 제작 방법
JP2022088340A (ja) Ｌｅｄの転写方法及びそれを用いた表示装置の製造方法
EP4080550A1 (en) Micro-led transfer method and micro-led transfer apparatus
KR102480108B1 (ko) 표시 장치
TW202420969A (zh) 顯示面板的製造方法
WO2021243762A1 (zh) 微型发光二极管显示装置及其制造方法
US20240136208A1 (en) Light-emitting element transfer system
US20240234179A9 (en) Light-emitting element transfer system
KR20240022022A (ko) 표시 패널의 제조 장치 및 그의 제조 방법
KR20200080617A (ko) 표시 장치 및 이의 제조 방법
KR102470076B1 (ko) 표시 장치