KR20240036313A - 투명 디스플레이용 전극 기판의 제조 방법 - Google Patents

투명 디스플레이용 전극 기판의 제조 방법 Download PDF

Info

Publication number
KR20240036313A
KR20240036313A KR1020220114976A KR20220114976A KR20240036313A KR 20240036313 A KR20240036313 A KR 20240036313A KR 1020220114976 A KR1020220114976 A KR 1020220114976A KR 20220114976 A KR20220114976 A KR 20220114976A KR 20240036313 A KR20240036313 A KR 20240036313A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
forming
conductive
electrode substrate
Prior art date
Application number
KR1020220114976A
Other languages
English (en)
Inventor
조봉현
조형현
박선호
이윤재
Original Assignee
에스엔피 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스엔피 주식회사 filed Critical 에스엔피 주식회사
Priority to KR1020220114976A priority Critical patent/KR20240036313A/ko
Publication of KR20240036313A publication Critical patent/KR20240036313A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 투명 디스플레이용 전극 기판의 제조 방법에 관한 것으로, 특히 전도층과 솔더층을 포함하여 구성되는 전극들 상부 및 그들 사이에 절연 물질의 오버코팅층을 형성함으로써, 전극들을 외부 환경으로부터 용이하게 보호할 수 있고, 이온 마이그레이션에 의한 전극들의 단락을 방지할 수 있으며, 투명 기판에 대한 전극들의 접착력을 강화시킬 수 있도록 하는 투명 디스플레이용 전극 기판의 제조 방법에 관한 것이다.
본 발명인 투명 디스플레이용 전극 기판의 제조 방법을 이루는 구성수단은, 투명 디스플레이용 전극 기판의 제조 방법에 있어서, 투명 기판 상에 전도층을 형성하는 단계, 상기 전도층을 패터닝하여 노출부가 형성되도록 전도 패턴을 형성하는 단계, 상기 전도 패턴의 각 전도층 상에 솔더층을 형성하는 단계, 상기 솔더층과 상기 노출부를 덮도록 오버코팅층을 형성하는 단계, 상기 오버코팅층을 제거하여 실장부가 형성되도록 실장 패턴을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.

Description

투명 디스플레이용 전극 기판의 제조 방법{Method for manufacturing electrode substrate for transparent display}
본 발명은 투명 디스플레이용 전극 기판의 제조 방법에 관한 것으로, 특히 전도층과 솔더층을 포함하여 구성되는 전극들 상부 및 그들 사이에 절연 물질의 오버코팅층을 형성함으로써, 전극들을 외부 환경으로부터 용이하게 보호할 수 있고, 이온 마이그레이션에 의한 전극들의 단락을 방지할 수 있으며, 투명 기판에 대한 전극들의 접착력을 강화시킬 수 있도록 하는 투명 디스플레이용 전극 기판의 제조 방법에 관한 것이다.
최근 우리나라는 첨단 ICT 기술과 LED 기술의 융합을 통해 화려한 간판뿐만 아니라 공원 및 도심지 내에 다양한 경관 조명을 연출하여 도시민에게 정보 및 볼거리를 제공하고 있다. 특히, ITO 투명 전극 소재를 사용한 투명 LED 디스플레이는 Glass와 Glass 사이에 LED를 적용한 것으로써, 전선이 보이지 않아 고급스러운 연출이 가능한 장점이 있다. 이로 인해 호텔, 백화점 등의 실내 인테리어에 활용되고 있으며, 건물 외벽의 미디어 파사드 구현에 있어 그 중요성이 커지고 있다.
이와 같은 투명 LED 디스플레이에 사용되는 투명 디스플레이용 전극 기판에 관련하여, 대한민국 등록특허 제10-2129674호(이하, "선행기술문헌"이라 함)는 배선전극부의 메탈메쉬 패턴의 상부면 및 측면 모두에 흑화층 패턴을 구비하여, 투명 발광소자 디스플레이용 전극 기판의 시인성을 낮출 수 있는 투명 발광소자 디스플레이용 전극 기판 및 이의 제조방법을 제시하고 있다.
상기 선행기술문헌은 디스플레이용 전극 기판의 시인성을 낮출 수 있는 기술적 특징을 제시할 뿐, 전도층을 효과적으로 보호하는 방법을 제시하지 못하고 있고, 전극 패턴의 간격이 좁아지는 경우 발생되는 문제점, 즉 단락 문제를 근본적으로 해결할 수 없으며, 더 나아가 투명 기판과의 접착력이 약화되는 문제점을 근본적으로 해결할 수 없는 단점을 가지고 있다.
대한민국 등록특허 제10-2129674호(공고일자 : 2020년 07월 02일, 발명의 명칭 : 투명 발광소자 디스플레이용 전극 기판 및 이의 제조방법)
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로, 전도층과 솔더층을 포함하여 구성되는 전극들 상부 및 그들 사이에 절연 물질의 오버코팅층을 형성함으로써, 전극들을 외부 환경으로부터 용이하게 보호할 수 있고, 이온 마이그레이션에 의한 전극들의 단락을 방지할 수 있으며, 투명 기판에 대한 전극들의 접착력을 강화시킬 수 있도록 하는 투명 디스플레이용 전극 기판의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 투명 디스플레이용 전극 기판의 제조 방법을 이루는 구성수단은, 투명 디스플레이용 전극 기판의 제조 방법에 있어서, 투명 기판 상에 전도층을 형성하는 단계, 상기 전도층을 패터닝하여 노출부가 형성되도록 전도 패턴을 형성하는 단계, 상기 전도 패턴의 각 전도층 상에 솔더층을 형성하는 단계, 상기 솔더층과 상기 노출부를 덮도록 오버코팅층을 형성하는 단계, 상기 오버코팅층을 제거하여 실장부가 형성되도록 실장 패턴을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 투명 기판과 상기 전도층 사이에 씨드층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 전도층은 스퍼터링법을 이용하여 형성되는 제1 전도층과 상기 제1 전도층 상에 도금법을 이용하여 형성되는 제2 전도층을 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 솔더층은 주석을 전해도금법을 이용하여 상기 전도층에 코팅하여 형성되는 것을 특징으로 한다.
또한, 상기 오버코팅층은 필름 형태 또는 액상 형태의 절연 물질로 형성되는 것을 특징으로 한다.
상기와 같은 과제 및 해결 수단을 가지는 본 발명은 투명 디스플레이용 전극 기판의 제조 방법에 의하면, 전도층과 솔더층을 포함하여 구성되는 전극들 상부 및 그들 사이에 절연 물질의 오버코팅층을 형성하기 때문에, 전극들을 외부 환경으로부터 용이하게 보호할 수 있고, 이를 통해 내부식성을 강화하여 전기적 특성을 양호하게 유지할 수 있도록 하는 장점이 발생된다.
또한, 본 발명에 의하면, 전극들 상부 및 그들 사이에 절연 물질의 오버코팅층을 형성하기 때문에, 전극의 협피치로 인해 발생되는 이온 마이그레이션에 의한 전극들의 단락을 방지할 수 있도록 하는 효과가 발생된다.
또한, 본 발명에 의하면, 전극들 상부 및 그들 사이에 절연 물질의 오버코팅층을 형성하기 때문에, 투명 기판과 전극들을 오버코팅층이 연결하여 고정할 수 있고, 이를 통해 투명 기판에 대한 전극들의 접착력을 강화시킬 수 있도록 하는 장점이 발생된다.
도 1은 본 발명의 실시예에 따른 투명 디스플레이용 전극 기판의 제조 방법의 플로챠트이다.
도 2 내지 도 7은 본 발명의 실시예에 따른 투명 디스플레이용 전극 기판의 제조 방법의 공정도이다.
도 8은 본 발명의 실시예에 따른 투명 디스플레이용 전극 기판의 제조 방법에 의해 제조된 투명 디스플레이용 전극 기판의 평면도이다.
이하, 첨부된 도면을 참조하여 상기와 같은 과제, 해결수단 및 효과를 가지는 본 발명인 투명 디스플레이용 전극 기판의 제조 방법에 관한 바람직한 실시예를 상세하게 설명한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 동작 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를들어, 연속하여 설명되는 두 동작이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 실시예에 따른 투명 디스플레이용 전극 기판의 제조 방법의 플로챠트이고, 도 2 내지 도 7은 본 발명의 실시예에 따른 투명 디스플레이용 전극 기판의 제조 방법에 관한 공정 순서도이며, 도 8은 본 발명의 실시예에 따른 투명 디스플레이용 전극 기판의 제조 방법에 의해 제조된 투명 디스플레이용 전극 기판의 평면도이다.
도 1 내지 도 8에 도시된 바와 같이, 본 발명의 실시예에 따른 투명 디스플레이용 전극 기판의 제조 방법은 투명 디스플레이를 제조하기 위하여 사용되는 전극 기판을 제조하기 위한 방법이고, 그 제조 방법은 기본적으로, 투명 기판(10) 상에 전도층(30 및 40)을 형성하는 단계(s3 및 s5), 상기 전도층(30 및 40)을 패터닝하여 노출부(60)가 형성되도록 전도 패턴을 형성하는 단계(s6), 상기 전도 패턴의 각 전도층(30 및 40) 상에 솔더층(70)을 형성하는 단계(s7), 상기 솔더층(70)과 상기 노출부(60)를 덮도록 오버코팅층(80)을 형성하는 단계(s8) 및 상기 오버코팅층(80)을 제거하여 실장부(85)가 형성되도록 실장 패턴을 형성하는 단계(s9)를 포함하여 이루어진다.
본 발명에 따른 투명 디스플레이용 전극 기판의 제조 방법은 투명 디스플레이에 적용되는 전극 기판에 대한 제조 방법이기 때문에, 우선적으로 투명 기판(10)을 준비하는 단계를 수행한다(s1).
본 발명에 적용되는 투명 기판(10)은 유연성과 투명성이 있다면 다양하게 적용될 수 있다. 예를 들어, 본 발명에 적용되는 투명 기판(10)은 유연성 필름이 적용될 수 있고, 좀 더 구체적으로 투명성이 우수한 폴리이미드(polyimide, PI) 필름, 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate, PET) 필름, 폴리카보네이트(Polycarbonate, PC) 필름 중 어느 하나를 선택 적용할 수 있다.
상기 투명 기판(10)이 준비되면, 상기 투명 기판(10) 상에 전도층(30, 50)을 형성하는 단계를 진행한다(s3 및 s5). 후술하겠지만, 상기 투명 기판(10)과 상기 전도층(30, 50), 좀 더 구체적으로 제1 전도층(30) 사이에 씨드층(20)을 형성하는 단계(s2)를 더 포함하는 것이 바람직하다(도 2 참조).
상기 전도층(30, 50)은 전기전도성이 우수한 금속 재질로 형성된다. 후술하겠지만, 도 2 및 도 3에 도시된 바와 같이, 상기 전도층(30, 50)은 스퍼터링법을 이용하여 형성되는 제1 전도층(30)과 상기 제1 전도층(30) 상에 도금법을 이용하여 형성되는 제2 전도층(50)을 포함하여 이루어진 것이 바람직하다.
상기 씨드층(20) 상에 제1 전도층(30)과 제2 전도층(50)이 순차적으로 형성되어 전도층이 형성되면, 도 4에 도시된 바와 같이, 상기 전도층, 구체적으로 상기 제1 전도층(30)과 제2 전도층(50)을 패터닝하여 노출부(60)가 형성되도록 전도 패턴을 형성하는 단계를 수행한다(s6).
상기 노출부(60)가 형성되도록 하는 전도 패턴은 포토리소그래피(Photolithography) 공정법을 이용하여 상기 전도층, 구체적으로 상기 제1 전도층(30)과 제2 전도층(50)을 선택적으로 제거함으로써 형성된다. 상기 전도 패턴을 구성하는 상기 노출부(60)에 의하여 상기 투명 기판(10)의 상부는 선택적으로 노출된다.
상기 투명 기판(10) 상에 상기 씨드층(20)이 형성되는 경우, 상기 포토리소그래피(Photolithography) 공정법을 통해 상기 씨드층(20)까지 선택적으로 제거되어 상기 투명 기판(10)을 외부로 노출시키는 노출부(60)를 포함하는 전도 패턴이 형성된다.
상기 전도 패턴이 형성되면, 도 5에 도시된 바와 같이, 상기 전도 패턴의 각 전도층 상에 솔더층(70)을 형성하는 단계를 수행한다(s7). 후술하겠지만, 상기 솔더층(70)은 주석을 전해도금법을 이용하여 상기 전도층, 구체적으로 제2 전도층(50) 상에 코팅하여 형성되는 것이 바람직하다.
상기 솔더층(70)은 기본적으로 솔더링에 의해 상기 전도층에 LED 등 다양한 소자(90)를 실장하기 위하여 형성되고, 상기 전도층을 외부 환경으로부터 보호하기 위하여 형성된다.
상기 솔더층(70)이 형성되면, 도 6에 도시된 바와 같이, 상기 솔더층(70)과 상기 노출부(60)를 덮도록 오버코팅층(80)을 형성하는 단계를 수행한다(S8). 구체적으로, 상기 오버코팅층(80)은 상기 솔더층(70) 상부 및 상기 투명 기판(10)의 상부를 외부로 노출시키는 공간에 해당하는 상기 노출부(60), 구체적으로 상기 투명 기판(10)의 상부 및 상기 씨드층(20), 제1 전도층(30), 제2 전도층(50) 및 상기 솔더층(70)의 측면을 덮도록 형성된다.
상기 솔더층(70)의 상부 및 상기 노출부(60)를 덮도록 형성되는 상기 오버코팅층(80)의 상부면은 후술하는 실장부(85)를 용이하게 형성하고 LED 등 다양한 소자를 상기 실장부(85)에 용이하게 실장하기 위하여 평평하게 형성되는 것이 바람직하다.
상기 오버코팅층(80)이 상기 솔더층(70)의 상부 및 상기 노출부(60)를 덮도록 형성되기 때문에, 금속 전극, 구체적으로 제1 전도층(30), 제2 전도층(50) 및 솔더층(70)을 외부 환경으로부터 보호하여 부식 등의 악영향이 발생하는 것을 억제할 수 있어 전기적 특성을 양호하게 유지할 수 있다.
또한, 상기 금속 전극들 사이의 간격이 협피치인 경우에도, 상기 금속 전극들 사이에 상기 오버코팅층(80)이 형성되어 있기 때문에, 이온 마이그레이션(Ion Migration) 현상으로 인하여 단락(Short) 현상이 발생하는 것을 방지할 수 있다.
또한, 상기 금속 전극을 덮고 있는 상기 오버코팅층(80)이 상기 투명 기판(10)과 연결되어 접착되어 있기 때문에, 상기 투명 기판(10)의 굴곡에도 상기 금속 전극의 이탈을 방지할 수 있고, 인접하는 금속 전극 간의 단락을 방지할 수 있다.
상기 오버코팅층(80)이 형성되면, 도 7 및 도 8에 도시된 바와 같이, 상기 오버코팅층(80)을 선택적으로 제거하여 실장부(85)가 형성되도록 실장 패턴을 형성하는 단계를 수행하여 투명 디스플레이용 전극 기판(100)을 완성한다(s9).
상기 실장부(85)는 다양한 방법을 통해 상기 금속 전극, 구체적으로 솔더층(70)을 노출시킬 수 있도록 형성된다. 따라서, 상기 실장부(85)는 소자(90)들이 실장되는 해당 부분에 대응하여 상기 오버코팅층(80)을 부분적으로 또는 선택적으로 제거되어 형성된다.
상기 오버코팅층(80)을 부분적으로 또는 선택적으로 제거하여 상기 솔더층(70)을 노출시켜 상기 실장부(85)가 형성되면 본 발명에 따라 투명 디스플레이용 전극 기판을 완성할 수 있고, 이후 솔더링 공정을 통해 도 7에 도시된 바와 같이, 상기 실장부(85)에 LED 소자(90) 등을 실장하여 LED 투명 디스플레이를 제조할 수 있다.
상기 오버코팅층(80)을 선택적 또는 부분적으로 제거하여 상기 실장부(85)를 형성하면 도 8에 도시된 바와 같이, 솔더층(70)이 노출된다. 따라서, LED 소자(90)를 솔더링 공정을 통해 상기 실장부(85)에 실장할 수 있다. 상기 LED 소자(90)를 상기 실장부(85)에 실장하여 LED 투명 디스플레이를 제조하는 경우, 상기 실장부(85)를 통해 노출되는 솔더층(70)과 그 하부에 배치되는 제2 전도층(50) 및 제1 전도층(30)으로 구성되는 금속 전극은 결과적으로 소스 라인(1), 드레인 라인(3) 및 데이터 라인(5)에 해당될 수 있다.
이하에서, 본 발명에 따른 투명 디스플레이용 전극 기판의 제조 방법을 구성하는 각 단계 및 구성요소에 대해 좀 더 구체적으로 설명하면 다음과 같다.
본 발명에 따른 투명 디스플레이용 전극 기판의 제조 방법은 도 2에 도시된 바와 같이, 상기 투명 기판(10)과 상기 전도층(30, 50) 사이에 씨드층(20)을 형성하는 단계를 더 포함하는 것이 바람직하다(s2).
상기 씨드층(20)은 상기 투명 기판(10)과 상기 전도층, 특히 제1 전도층(30) 간의 접합력을 향상시킨다. 따라서 리플로우 솔더링을 통해 LED 소자(90)를 솔더층(70)에 실장하는 경우, 리플로우 공정시 상기 제1 전도층(30)이 상기 투명 기판(10)으로부터 박리되는 것을 방지할 수 있다.
상기 씨드층(20)은 챔버 내에서 스퍼터링법을 통해 형성되되, 니켈(Ni), 크롬(Cr), 티타늄(Ti), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 코발트(Co), 탄탈럼(Ta) 및 스테인레스(SUS) 중 어느 하나 또는 이들 중 적어도 두 개 이상이 혼합된 합금으로 형성될 수 있다.
예를 들어, 상기 씨드층(20)은 니켈과 크롬이 혼합된 합금으로 형성될 수 있다. 니켈과 크롬이 혼합된 합금으로 형성되는 상기 씨드층(20)의 니켈과 크롬의 중량비는 8:2 내지 9.5:0.5의 범위에서 선택될 수 있다. 상기 크롬은 상기 투명 기판(10)과 상기 제1 전도층(30) 간의 점착력 향상을 증가시킬 수 있다. 니켈로만 형성된 씨드층(20)에 비하여, 니켈과 크롬의 합금의 씨드층(20)의 경우, 상기 투명 기판(10)과 상기 제1 전도층(30) 사이의 점착력을 약 15배 이상 향상시킬 수 있다.
크롬의 중량비가 전술한 범위에서 선택되는 경우, 상기 씨드층(20)은 상기 투명 기판(10)의 표면을 박리 없이 전체적으로 덮도록 배치될 수 있으며, 상기 투명 기판(10)과 상기 제1 전도층(30) 간의 점착력을 향상시킬 수 있다. 반면, 크롬이 전술한 범위를 벗어나는 경우, 상기 씨드층(20) 자체가 박리되는 문제, 즉 상기 씨드층(20)이 상기 투명 기판(10)으로부터 일부분이 떨어져 나가는 문제가 발생할 수 있다.
한편, 니켈과 크롬의 합금으로 형성되는 상기 씨드층(20)의 경우, 니켈만으로 형성되는 씨드층(20)에 비하여 스퍼터링 공정에서의 박막 형성 효율을 향상시킬 수 있다. 자성을 갖는 니켈만으로 스퍼터링(sputtering)를 수행하는 경우, 상기 씨드층(20)의 박막의 두께 균일도 등에서 품질이 저하되는 문제가 있을 수 있다. 그러나, 본 발명의 실시예와 같이 구리 또는 크롬을 포함하는 니켈과 구리 또는 크롬의 합금의 경우, 스퍼터링 공정을 통해 형성되는 박막의 품질을 향상시킬 수 있으며, 전술한 바와 같이 상기 투명 기판(10)가 상기 제1 전도층(30) 간의 점착력을 향상시킬 수 있다.
이와 같이, 본 발명의 실시예에 따라 상기 씨드층(20)이 스퍼터링법으로 상기 투명 기판(10) 상에 형성되면, 이어서 바로 동일한 진공 챔버 내에서 순차적으로 연속해서 스퍼터링법으로 상기 제1 전도층(30)을 형성하는 단계를 수행한다(s3).
상기 제1 전도층(30)은 상술한 바와 같이 전도성 향상을 위해 저저항 금속층으로 형성된다. 구체적으로 상기 제1 전도층(30)는 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au) 중 어느 하나 또는 이들 중 적어도 두 개가 혼합된 합금으로 형성된다.
본 발명의 실시예에 따른 상기 제1 전도층(30)은 상기 솔더층(70)을 형성하기 위한 전해도금, 예컨대 전해 도금을 위한 전극으로 사용될 수 있다. 따라서, 상기 제1 전도층(30)은 불순물이 포함되지 않도록 하는 것이 매우 중요하다.
이와 같이, 상기 제1 전도층(30)은 상기 솔더층(70)의 전해 도금, 예컨대 전해 도금을 위한 전극으로 사용될 수 있기 때문에, 상기 제1 전도층(30)의 전기 전도도는 상기 씨드층(20)의 전기 전도도보다 큰 금속을 포함하는 것이 바람직하다. 즉, 상기 제1 전도층(30)의 도전성은 상기 씨드층(20)의 도전성보다 큰 것이 바람직하다. 이를 위하여, 상기 제1 전도층(30)은 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au) 중 어느 하나 또는 이들 중 적어도 두 개가 혼합된 합금으로 형성되는 것이 바람직하다.
상기 제1 전도층(30)이 형성되면, 상기 제1 전도층(30) 상에 도금법을 이용하여 2 전도층(50)을 형성하는 단계를 수행한다(s5). 즉, 스퍼터링법을 이용하여 형성된 상기 제1 전도층(30) 상에 전해도금법 또는 무전해도금법을 이용하여 전기전도도를 향상시킬 수 있고 원하는 전도층 두께를 도달하기 위하여 제2 전도층(50)을 형성하는 단계를 수행한다.
상기 제2 전도층(50)은 전도층의 전체 두께를 용이하게 도달하기 위하여 채택 적용할 수 있다. 즉, 전도층을 구성하는 제1 전도층(30)은 스퍼터링법을 이용하여 형성되기 때문에 원하는 두께의 전도층을 도달하는데 오랜 시간이 걸릴 수 있다. 이와 같은 문제점을 해결하기 위하여, 전해도금법을 통해 상기 솔더층(70)을 형성하는 과정에서 전극으로 사용될 수 있는 상기 제1 전도층(30)은 조밀도와 증착 퀄리티가 좋은 스퍼터링법을 이용하여 형성하고, 원하는 전도층의 두께를 효율적으로 도달하기 위하여 상기 제1 전도층(30) 상에 도금법을 이용하여 제2 전도층(50)을 형성함으로써 소정의 두께를 가지는 전도층을 완성할 수 있다.
상기 도금법을 이용하여 형성되는 제2 전도층(50)은 상기 제1 전도층(30)과 함께 소정의 두께를 가지는 전도층을 구성하고, 역시 전기 전도성이 우수한 재질, 구체적으로 상기 제1 전도층(50)의 재질과 동일한 재질로 형성되는 것이 바람직하다.
물론, 상기 제1 전도층(30)만으로 소정의 원하는 두께의 전도층을 신속하게 형성할 수 있다면, 상기 제2 전도층(50)을 위한 별도의 공정을 진행하지 않고, 스퍼터링법을 이용하여 형성되는 제1 전도층(30)만으로 전도층을 구성할 수 있다.
상기 전도층이 형성된 후, 포토리소그래피 공정법을 통해 노출부가 형성되도록 전도 패턴을 형성한다. 이후 상기 전도층 상에 솔더층(70)을 전해도금법을 이용하여 코팅하는 단계를 수행한다. 구체적으로, 상기 솔더층(70)은 주석(Sn)을 전해도금법을 이용하여 상기 전도층에 코팅하여 형성된다. 상기 솔더층(70)은 전해 도금법, 예컨대 바렐 전해 도금에 의해 형성될 수 있다.
한편, 상기 솔더층(70)은 주석(Sn)에 적어도 하나의 금속이 포함되어 형성될 수도 있다. 예를 들어, 상기 솔더층(70)은 주석(Sn)을 약 93중량% 이상 포함하고, 은(Ag), 구리(Cu), 비스무트(Bi), 니켈(Ni), 아연(Zn) 및 인듐(In) 중 적어도 어느 하나를 더 포함하여 형성될 수 있다. 상기 솔더층(70)이 은(Ag)과 구리(Cu)를 포함하는 경우, 융점을 낮추기 위해 은(Ag)은 구리(Cu)보다 많이 포함되는 것이 바람직하다. 이 경우, 상기 솔더층(70)은 주석 93~98.9중량%, 은 1~5중량% 및 구리 0.1~2중량%를 포함하여 형성되는 것이 바람직하다.
상기 솔더층(70)이 형성되면, 상기 솔더층(70)과 상기 노출부(60)를 덮도록 오버코팅층(80)을 형성하는데, 상기 오버코팅층(80)은 필름 형태 또는 액상 형태의 절연 물질로 형성되는 것이 바람직하다.
상기 오버코팅층(80)을 액상 형태의 절연 물질로 형성하는 경우, 액상 형태의 오버코트(Over Coat) 물질이 다양한 코팅법을 통해 상기 솔더층(70)과 상기 노출부(60)를 덮도록 인쇄하거나 또는 바코팅한 후 닥터블레이드 등을 이용하여 상부가 평평하도록 하고 일정한 두께를 가지도록 형성한다.
상기 액상 형태의 오버코트 물질, 즉 절연 물질이 상기 솔더층(70)과 상기 노출부(60)를 덮도록 코팅된 후 경화되면, 상기 전도층(30, 50) 및 솔더층(70)으로 구성되는 금속 전극들 사이에 절연 물질이 채워지기 때문에 금속 전극 간의 단락을 방지할 수 있고, 투명 전극(10) 상부와 금속 전극의 측면을 연결 접촉해 주기 때문에, 금속 전극이 투명 전극(10)으로부터 이탈되는 것을 방지할 수 있다.
한편, 상기 오버코팅층(80)은 액상 형태의 절연 물질 대신 필름 형태의 절연 물질로 대체하여 형성될 수 있다. 필름 형태의 절연 물질로 상기 오버코팅을(80)을 형성하면 제조 공정이 용이하고 단순해지는 장점을 발휘할 수 있다.
다만, 금속 전극 패턴 간격이 좁아짐에 따라 높은 종횡비(Aspect ratio = D/W)로 고상의 절연 물질, 예를 들어 필름 형태의 절연 물질을 사용할 시 단차 피복(Step Coverage)이 낮아지는 단점이 발생할 수 있는 반면, 액상 형태의 절연 물질을 사용하는 경우에는 단차 피복이 낮아지는 단점을 극복할 수 있다. 따라서, 단차 피복이 낮아지는 단점을 극복하고 이를 통해 투명 기판(10) 상의 금속 전극의 접착력을 향상시킬 수 있도록 하기 위하여, 상기 오버코팅층(80)은 액상 형태의 절연 물질로 형성하는 것이 더 바람직하다.
또한, 상기 오버코팅층(80)을 액상 형태의 절연 물질로 형성하는 경우 경화를 통해 상기 금속 전극과 투명 기판(10) 상의 결합력 및 접착력을 강화할 수 있기 때문에, 이러한 관점에서 역시 상기 오버코팅층(80)은 액상 형태의 절연 물질로 형성하는 것이 더 바람직하다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
1 : 소스 라인 3 : 드레인 라인
5 : 데이터 라인
10 : 투명 기판 20 : 씨드층
30 : 제1 전도층 50 : 제2 전도층
60 : 노출부 70 : 솔더층
80 : 오버코팅층 85 : 실장부
90 : 소자
100 : 투명 디스플레이용 전극 기판

Claims (5)

  1. 투명 디스플레이용 전극 기판의 제조 방법에 있어서,
    투명 기판 상에 전도층을 형성하는 단계;
    상기 전도층을 패터닝하여 노출부가 형성되도록 전도 패턴을 형성하는 단계;
    상기 전도 패턴의 각 전도층 상에 솔더층을 형성하는 단계;
    상기 솔더층과 상기 노출부를 덮도록 오버코팅층을 형성하는 단계;
    상기 오버코팅층을 제거하여 실장부가 형성되도록 실장 패턴을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 투명 디스플레이용 전극 기판의 제조 방법.
  2. 청구항 1에 있어서,
    상기 투명 기판과 상기 전도층 사이에 씨드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 투명 디스플레이용 전극 기판의 제조 방법.
  3. 청구항 1에 있어서,
    상기 전도층은 스퍼터링법을 이용하여 형성되는 제1 전도층과 상기 제1 전도층 상에 도금법을 이용하여 형성되는 제2 전도층을 포함하여 이루어진 것을 특징으로 하는 투명 디스플레이용 전극 기판의 제조 방법.
  4. 청구항 1에 있어서,
    상기 솔더층은 주석을 전해도금법을 이용하여 상기 전도층에 코팅하여 형성되는 것을 특징으로 하는 투명 디스플레이용 전극 기판의 제조 방법.
  5. 청구항 1에 있어서,
    상기 오버코팅층은 필름 형태 또는 액상 형태의 절연 물질로 형성되는 것을 특징으로 하는 투명 디스플레이용 전극 기판의 제조 방법.
KR1020220114976A 2022-09-13 2022-09-13 투명 디스플레이용 전극 기판의 제조 방법 KR20240036313A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220114976A KR20240036313A (ko) 2022-09-13 2022-09-13 투명 디스플레이용 전극 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220114976A KR20240036313A (ko) 2022-09-13 2022-09-13 투명 디스플레이용 전극 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240036313A true KR20240036313A (ko) 2024-03-20

Family

ID=90483327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220114976A KR20240036313A (ko) 2022-09-13 2022-09-13 투명 디스플레이용 전극 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20240036313A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102129674B1 (ko) 2017-09-26 2020-07-02 주식회사 엘지화학 투명 발광소자 디스플레이용 전극 기판 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102129674B1 (ko) 2017-09-26 2020-07-02 주식회사 엘지화학 투명 발광소자 디스플레이용 전극 기판 및 이의 제조방법

Similar Documents

Publication Publication Date Title
US6133581A (en) Organic light-emitting device and method of manufacturing the same
EP1667510B1 (en) Method for manufacturing double-sided printed glass board
JP6853588B2 (ja) Ｌｅｄディスプレイモジュール
KR101244895B1 (ko) 박막 트랜지스터 표시판의 제조 방법
TW464880B (en) Method for fabricating metal interconnections and wiring board having the metal interconnections
US10237985B2 (en) Method of patterning a metal on a transparent conductor
JPH1197182A (ja) 発光ディスプレイパネル
KR101155462B1 (ko) 터치 스크린 제조방법
JP2010014917A (ja) エレクトロクロミック素子及びその製造方法
US4478690A (en) Method of partially metallizing electrically conductive non-metallic patterns
JP2007149633A (ja) 透光性導電膜基板の製造方法
JP2008098639A (ja) メッキ層を備えるバンプ電極及びその製造方法
JP2013080875A (ja) 電子部品の電極構造
KR20240036313A (ko) 투명 디스플레이용 전극 기판의 제조 방법
US10083779B2 (en) Chip resistor and mounting structure thereof
JP6806092B2 (ja) 黒化めっき液、導電性基板の製造方法
CN105517335A (zh) 一种触控屏线路板
CN101610644B (zh) 线路基板的表面电镀工艺
CN101593644A (zh) 一种微型表面贴装式熔断器
CN107643849A (zh) 触控面板的制造方法
US11894394B2 (en) Array substrate, method for preparing array substrate, and backlight module
CN113299604A (zh) 背板的制作方法、背板、显示面板及显示装置
KR102490505B1 (ko) 투명 유리 디스플레이 기판, 투명 ｌｅｄ 디스플레이 장치 및 그 제조방법
JPH04250492A (ja) 表示パネルの外部接続端子の組み込み方法
JPH10221702A (ja) 配線基板、配線基板の製造方法及び該配線基板を用いた液晶素子

Legal Events

Date Code Title Description
E902 Notification of reason for refusal