KR20240034007A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20240034007A
KR20240034007A KR1020220113024A KR20220113024A KR20240034007A KR 20240034007 A KR20240034007 A KR 20240034007A KR 1020220113024 A KR1020220113024 A KR 1020220113024A KR 20220113024 A KR20220113024 A KR 20220113024A KR 20240034007 A KR20240034007 A KR 20240034007A
Authority
KR
South Korea
Prior art keywords
solder ball
ball lands
wiring board
type
solder
Prior art date
Application number
KR1020220113024A
Other languages
English (en)
Inventor
김영배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220113024A priority Critical patent/KR20240034007A/ko
Priority to US18/242,917 priority patent/US20240079300A1/en
Publication of KR20240034007A publication Critical patent/KR20240034007A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 플립칩 반도체 패키지는 코어층, 및 상기 코어층의 하면 상에 형성된 하부 보호층을 포함하는 배선 기판; 상기 하부 보호층 상에 서로 이격되어 배치된 복수개의 코어 트랜치들을 갖는 코어 트랜치 그룹; 상기 배선 기판 및 상기 코어 트랜치 그룹의 상부에 배치된 플립칩; 및 상기 배선 기판 상에서 상기 코어 트랜치 그룹을 매립하면서 상기 플립칩을 밀봉하는 몰딩층을 포함한다.

Description

반도체 패키지{semiconductor package}
본 발명의 기술적 사상은 반도체 패키지에 관한 것으로서, 보다 상세하게는 복수개의 솔더 볼들을 포함하는 반도체 패키지에 관한 것이다.
반도체 패키지는 배선 기판의 상면 상에 탑재된 칩, 상기 칩을 몰딩하는 몰딩층, 및 배선 기판의 하면 상에 배치된 솔더 볼들을 포함할 수 있다. 반도체 패키지는 배선 기판의 하면 상에 배치된 솔더 볼을 이용하여 보드 기판과 전기적으로 연결될 수 있다. 이에 따라, 반도체 패키지는 보드 기판과 연결되는 솔더 볼들의 기계적 및 전기적 신뢰성이 중요하다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 솔더 볼들의 기계적 및 전기적 신뢰성을 증가시킬 수 있는 반도체 패키지를 제공하는 데 있다.
상술한 과제를 해결하기 위하여, 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지는 배선 기판; 상기 배선 기판 상에 배치되어 상기 배선 기판과 전기적으로 연결된 칩; 상기 배선 기판 상에서 상기 칩을 밀봉하는 몰딩층; 및 상기 배선 기판의 하면에 배치된 복수개의 솔더 볼들을 포함하고; 상기 배선 기판은 상기 솔더 볼들이 융착되는 복수개의 솔더 볼 랜드들을 포함하고, 상기 솔더 볼 랜드들은 솔더 마스크들 사이에 전체적으로 배치된 복수개의 SMD형(solder mask defined type) 솔더 볼 랜드들, 및 상기 솔더 마스크들 사이에 베이스 기판층을 노출하는 개방 영역을 갖게 배치된 복수개의 NSMD형(non-solder mask defined type) 솔더 볼 랜드들을 포함하는 혼합형 배치 구조를 갖는다.
본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지는 배선 기판; 상기 배선 기판 상에 배치되어 상기 배선 기판과 전기적으로 연결된 칩; 상기 배선 기판 상에서 상기 칩을 밀봉하는 몰딩층; 및 상기 배선 기판의 하면에 배치된 복수개의 솔더 볼들을 포함하고; 상기 배선 기판은 상기 솔더 볼들이 융착되고 솔더 마스크들에 의해 한정되는 복수개의 솔더 볼 랜드들을 포함하고, 상기 솔더 볼 랜드들은 외각부가 상기 솔더 마스크들에 의해 둘러싸이게 구성된 복수개의 SMD형(solder mask defined type) 솔더 볼 랜드들, 및 상기 솔더 볼 랜드들은 외각부가 개방 영역에 의해 노출되게 구성된 복수개의 NSMD형(non-solder mask defined type) 솔더 볼 랜드들을 모두 포함한다.
본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지는 베이스 기판층, 상기 베이스 기판층의 하부에 위치하여 상기 베이스 기판층을 노출하는 복수개의 솔더 마스크들, 상기 솔더 마스크들 사이에 배치된 복수개의 SMD형(solder mask defined type) 솔더 볼 랜드들, 및 상기 솔더 마스크들 사이에 상기 베이스 기판층을 노출하는 개방 영역을 갖게 배치된 복수개의 NSMD형(non-solder mask defined type) 솔더 볼 랜드들을 포함하는 배선 기판; 상기 배선 기판 상에 배치되어 상기 배선 기판과 전기적으로 연결된 칩; 상기 배선 기판 상에서 상기 칩을 밀봉하는 몰딩층; 상기 배선 기판의 하면에 배치되고 상기 SMD형 솔더 볼 랜드들 및 NSMD형 솔더 볼 랜드들과 융착된 복수개의 솔더 볼들; 및 상기 솔더 볼들과 융착된 복수개의 도전 패드들을 포함하는 보드 기판을 포함한다.
본 발명의 반도체 패키지는 배선 기판에 형성되는 솔더 볼들의 랜드 디자인을 SMD(solder mask defined) 형태(type) 및 NSMD non-solder mask defined) 형태(type) 의 복합 형태로 구성한다.
이에 따라, 본 발명의 반도체 패키지는 낙하 테스트시 우수한 성능을 나타낼 수 있다. 본 발명의 반도체 패키지는 솔더 볼들의 기계적 및 전기적 신뢰성을 향상시킬 수 있다. 본 발명의 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서보다 쉽게 이해될 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 설명하기 위한 단면도이다.
도 2는 도 1의 반도체 패키지의 부분 확대도이다.
도 3 및 도 4는 도 1 및 도 2의 반도체 패키지의 배선 기판의 솔더 볼 랜드들을 설명하기 위하여 도시한 평면도들이다.
도 5는 본 발명의 반도체 패키지의 배선 기판의 솔더 볼 랜드들의 배치를 설명하기 위하여 도시한 평면도이다.
도 6은 본 발명의 반도체 패키지의 배선 기판의 솔더 볼 랜드들의 배치를 설명하기 위하여 도시한 평면도이다.
도 7은 본 발명의 반도체 패키지의 배선 기판의 솔더 볼 랜드들의 배치를 설명하기 위하여 도시한 평면도이다.
도 8은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 설명하기 위한 단면도이다.
도 9는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 설명하기 위한 단면도이다.
도 10은 본 발명의 반도체 패키지의 배선 기판의 솔더 볼 랜드들의 배치를 설명하기 위하여 도시한 평면도이다.
도 11은 본 발명의 반도체 패키지의 배선 기판의 솔더 볼 랜드들의 배치를 설명하기 위하여 도시한 평면도이다.
도 12는 본 발명의 반도체 패키지의 배선 기판의 솔더 볼 랜드들의 배치를 설명하기 위하여 도시한 평면도이다.
도 13은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 설명하기 위한 단면도이다.
도 14는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 설명하기 위한 단면도이다.
도 15는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지의 구성을 나타낸 블록도이다.
도 16은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지의 구성을 개략적으로 나타낸 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 본 발명의 실시예들은 어느 하나로만 구현될 수도 있고, 또한, 이하의 실시예들은 하나 이상을 조합하여 구현될 수도 있다. 따라서, 본 발명의 기술적 사상을 하나의 실시예에 국한하여 해석되지는 않는다.
본 명세서에서, 구성 요소들의 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 본 명세서에서는 본 발명을 보다 명확히 설명하기 위하여 도면을 과장하여 도시한다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 설명하기 위한 단면도이고, 도 2는 도 1의 반도체 패키지의 부분 확대도이다.
구체적으로, 반도체 패키지(EX1)는 배선 기판(11), 칩(17), 몰딩층(19), 및 솔더 볼들(15)을 포함할 수 있다. 도 1은 배선 기판(11)의 표면에 대해 제1 방향(X 방향) 및 제3 방향(Z 방향)에 따른 단면도일 수 있다. 제3 방향은 배선 기판(11)의 표면에 대해 수직한 방향일 수 있다.
배선 기판(11)은 인쇄 회로 기판(Printed Circuit Board, PCB)일 수 있다. 배선 기판(11)은 베이스 기판층(11b), 및 베이스 기판층(11b)의 하면 상에 형성된 복수개의 솔더 마스크들(11a), 및 복수개의 솔더 볼 랜드들(14)을 포함할 수 있다. 솔더 볼 랜드들(14)은 제1 방향(X 방향)으로 이격되어 위치할 수 있다.
베이스 기판층(11b)은 프리프레그(Prepreg) 수지, 열경화성 에폭시 수지, 열가소성 에폭시 수지, 및 필러(filler)를 함유한 수지중 적어도 하나를 포함할 수 있다. 베이스 기판층(11b) 내에는 기판 배선층이 형성되어 있어 칩(17) 및 솔더 볼 랜드들(14)과 전기적으로 연결될 수 있다. 솔더 마스크들(11a)은 광 감응 레지스트(PSR, photo sensitive resist)일 수 있다.
솔더 볼 랜드들(14)은 금속층으로 구성될 수 있다. 솔더 볼 랜드들(14)은 주석, 은, 구리 등의 금속의 단일층이나 복합층일 수 있다. 솔더 볼 랜드들(14)은 솔더 마스크들(11a) 사이에 전체적으로 배치된 복수개의 SMD형(solder mask defined type) 솔더 볼 랜드들(14a)을 포함할 수 있다. SMD형 솔더 볼 랜드들(14a)은 솔더 마스크들(11a)에 의해 정의되는 솔더 볼 랜드들일 수 있다.
SMD형 솔더 볼 랜드들(14a)은 도 1 및 도 2에 도시한 바와 같이 솔더 마스크들(11a)의 양측면에 접촉하여 형성될 수 있다. SMD형 솔더 볼 랜드들(14a)의 외각부는 솔더 마스크들(11a)에 의해 둘러싸여질 수 있다. SMD형 솔더 볼 랜드들(14a)은 배선 기판(11)의 중앙 영역(R1)에 배치될 수 있다. SMD형 솔더 볼 랜드들(14a)은 중앙 영역(R1)에서 제1 방향(X 방향)으로 떨어져 복수개, 예컨대 2개 배치될 수 있다.
솔더 볼 랜드들(14)은 솔더 마스크들(11a) 사이에 베이스 기판층(11b)을 노출하는 개방 영역(13)을 갖게 배치된 복수개의 NSMD형(non-solder mask defined type) 솔더 볼 랜드들(14b)을 포함할 수 있다. NSMD형 솔더 볼 랜드들(14b)은 솔더 마스크들(11a)에 의해 정의되지 않는 솔더 볼 랜드들일 수 있다. NSMD형 솔더 볼 랜드들(14b)의 폭은 SMD형 솔더 볼 랜드들(14a)보다 작을 수 있다.
NSMD형 솔더 볼 랜드들(14b)의 외각부는 도 1 및 도 2에 도시한 바와 같이 개방 영역(13)에 의해 노출되게 구성될 수 있다. NSMD형 솔더 볼 랜드들(14b)은 배선 기판(11)의 주변 영역들(R2)에 배치될 수 있다. 주변 영역들(R2)은 중앙 영역(R1)의 양측에 위치하는 영역일 수 있다.
일부 실시예에서, 주변 영역들(R2)은 배선 기판(11)의 코너 영역들일 수 있다. 일부 실시예에서, NSMD형 솔더 볼 랜드들(14b)은 칩(17)과 전기적으로 연결되지 않는 더미 솔더 볼 랜드들일 수 있다.
칩(17)은 배선 기판(11) 상에 배치될 수 있다. 일부 실시예에서, 칩(17)은 단일 칩일 수 있다. 칩(17)은 배선 기판(11)과 전기적으로 연결될 수 있다. 칩(17)은 배선 기판(11)과 본딩 와이어나 범프로 연결될 수 있다. 칩(17)은 개별 소자(individual device)를 포함할 수 있다. 개별 소자는 다양한 미세 전자 소자(microelectronics devices), 예를 들면 CMOS 트랜지스터(complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET(metal-oxide-semiconductor field effect transistor), 시스템 LSI(large scale integration), CIS(CMOS imaging sensor) 등과 같은 이미지 센서, MEMS(micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다.
일부 실시예에서, 칩(17)은 로직 칩, 전원 관리 칩(power management integrated circuit, PMIC 칩) 또는 메모리 칩일 수 있다. 일부 실시예에서, 로직 칩은 메모리 컨트롤러 칩, 중앙 처리 장치(central processing unit, CPU) 칩, 그래픽 처리 장치(graphic processing unit, GPU) 칩, 또는 어플리케이션 프로세서(application processor, AP) 칩일 수 있다.
일부 실시예에서, 메모리 칩은 디램(dynamic random access memory, DRAM) 칩, 에스 램(static random access memory, SRAM) 칩, 플래시(flash) 메모리 칩, 이이피롬(electrically erasable and programmable read-only memory, EEPROM) 칩, 피램(phase-change random access memory, PRAM) 칩, 엠램(magnetic random access memory, MRAM) 칩, 또는 알램(resistive random access memory, RRAM) 칩일 수 있다.
몰딩층(19)은 배선 기판(11) 상에서 칩(17)을 밀봉할 수 있다. 몰딩층(19)은 칩(17)의 양측면들 및 상면 상에 형성되어 밀봉할 수 있다. 몰딩층(19)은 예를 들어, 실리콘(silicone) 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등으로 형성될 수 있다. 몰딩층(123)은 레진과 같은 폴리머로 형성될 수 있으며, 예컨대, EMC(Epoxy Molding Compound)로 형성될 수 있다.
솔더 볼들(15)은 솔더 볼 랜드들(14)에 융착될 수 있다. 솔더 볼들(15)은 솔더 볼 랜드들(14)에 부착될 있다. 일부 실시예에서, NSMD형 솔더 볼 랜드들(14b-1)에 부착된 솔더 볼들은 칩(17)과 전기적으로 연결되지 않는 더미 솔더 볼들일 수 있다.
솔더 볼들(15)은 구리(Cu), 알루미늄(Al), 니켈(Ni), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 납(Pb), 티타늄(Ti), 크롬(Cr), 팔라듐(Pd), 인듐(In), 아연(Zn) 및 탄소(C) 중 적어도 하나의 금속 또는 금속 합금으로 이루어질 수 있다.
본 발명의 반도체 패키지(EX1)는 SMD형 솔더 볼 랜드들(14a) 및 NSMD형 솔더 볼 랜드들(14b)을 포함하는 솔더 볼 랜드들(14)을 가질 수 있다. 본 발명의 반도체 패키지(EX1)의 솔더 볼 랜드들(14)은 SMD형 솔더 볼 랜드들(14a) 및 NSMD형 솔더 볼 랜드들(14b)의 혼합 배치 구조를 가질 수 있다.
이에 따라, 본 발명의 반도체 패키지(EX1)는 솔더 볼들(15)과 솔더 볼 랜드들(14)의 접합 특성을 향상시킬 수 있어 낙하(drop) 테스트시 우수한 성능을 나타낼 수 있다. 결과적으로, 본 발명의 반도체 패키지(EX1)는 솔더 볼들(15)의 기계적 및 전기적 신뢰성을 향상시킬 수 있다.
도 3 및 도 4는 도 1 및 도 2의 반도체 패키지의 배선 기판의 솔더 볼 랜드들을 설명하기 위하여 도시한 평면도들이다.
구체적으로, 도 3 및 도 4는 도 2의 L1-L1'에 따른 평면도일 수 있다. 도 3 및 도 4는 배선 기판(11)의 표면에 대해 제1 방향(X 방향) 및 제2 방향(Y 방향)에 따른 평면도일 수 있다.
도 3은 도 1 및 도 2의 SMD형 솔더 볼 랜드(14a)를 도시한 평면도이고, 도 4는 도 1 및 도 2의 NSMD형 솔더 볼 랜드(14b)를 도시한 평면도이다. 도 3 및 도 4에서, 도 1 및 도 2에서 설명한 내용은 간단히 설명하거나 생략한다.
도 3에 도시한 바와 같이, 배선 기판(11)은 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 연장된 X-Y 평면을 가질 수 있다. 배선 기판(11)의 중앙 영역(R1)에는 솔더 마스크(11a)에 의해 한정된 SMD형 솔더 볼 랜드들(14a)이 배치될 수 있다. SMD형 솔더 볼 랜드들(14a)의 외각부는 솔더 마스크(11a)와 접촉할 수 있다. 일부 실시예에서, SMD형 솔더 볼 랜드들(14a)의 직경(d1)은 100 마이크로미터 내지 300 마이크로미터일 수 있다.
도 4에 도시한 바와 같이, 배선 기판(11)은 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 연장된 X-Y 평면을 가질 수 있다. 배선 기판(11)의 주변 영역(R2)에는 솔더 마스크(11a)에 의해 한정되지 않는 NSMD형 솔더 볼 랜드들(14b)이 배치될 수 있다. 일부 실시예에서, NSMD형 솔더 볼 랜드들(14b)의 직경(d2)은 SMD형 솔더 볼 랜드들(14a)의 직경(d1)보다 작을 수 있다. 일부 실시예에서, NSMD형 솔더 볼 랜드들(14b)의 직경(d2)은 100 마이크로미터 내지 300 마이크로미터일 수 있다.
NSMD형 솔더 볼 랜드들(14b)의 주위에는 개방 영역(13)이 위치할 수 있다. 개방 영역(13)은 NSMD형 솔더 볼 랜드들(14b)의 외각부를 노출시킬 수 있다. NSMD형 솔더 볼 랜드들(14b)의 외각부는 솔더 마스크(11a)와 접촉하지 않을 수 있다. 개방 영역(13)의 좌측폭(d3a) 및 우측폭(d3b)은 각각 수십 마이크로미터, 예컨대 10 마이크로미터 내지 50 마이크로미터일 수 있다.
도 5는 본 발명의 반도체 패키지의 배선 기판의 솔더 볼 랜드들의 배치를 설명하기 위하여 도시한 평면도이다.
구체적으로, 반도체 패키지(EX1-1)는 도 1 내지 도 4에 도시한 배선 기판(11)의 솔더 볼 랜드들(도 1 및 도 2의 14)을 도시한 평면도일 수 있다. 도 5에서, 도 1 내지 도 4에서 설명한 내용은 간단히 설명하거나 생략한다.
배선 기판(11)은 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 연장된 X-Y 평면을 가질 수 있다. 솔더 볼 랜드들(도 1 및 도 2의 14)은 SMD형 솔더 볼 랜드들(14a) 및 NSMD형 솔더 볼 랜드들(14b)을 포함할 수 있다. 솔더 볼 랜드들(14)은 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 이격되어 위치할 수 있다.
SMD형 솔더 볼 랜드들(14a)은 평면적으로 배선 기판(11)의 중앙 영역(R1)에 위치할 수 있다. SMD형 솔더 볼 랜드들(14a)은 솔더 마스크(11a)에 의해 한정될 수 있다. SMD형 솔더 볼 랜드들(14a)은 배선 기판(11)의 X-Y 평면의 중앙 영역(R1)에 제1 방향(X 방향)으로 이격되고 제2 방향(Y 방향)으로 연장된 복수개의 열들(columns)로 배치될 수 있다. 일부 실시예에서, SMD형 솔더 볼 랜드들(14a)은 2개의 열들(columns)로 배치될 수 있다. SMD형 솔더 볼 랜드들(14a)은 하나의 열에서 제2 방향(Y 방향)으로 복수개, 예컨대 수십 내지 수백개 배치될 수 있다.
NSMD형 솔더 볼 랜드들(14b)은 평면적으로 배선 기판(11)의 주변 영역들(R2)에 위치할 수 있다. NSMD형 솔더 볼 랜드들(14b)은 솔더 마스크(11a)에 의해 한정되지 않을 수 있다. NSMD형 솔더 볼 랜드들(14b)의 둘레에는 개방 영역(13)이 위치할 수 있다.
NSMD형 솔더 볼 랜드들(14b)은 평면적으로 중앙 영역(R1)의 양측의 주변 영역들(R2)에 위치할 수 있다. NSMD형 솔더 볼 랜드들(14b)은 하나의 열에서 제2 방향(Y 방향)으로 복수개, 예컨대 수십 내지 수백개 배치될 수 있다.
일부 실시예에서, 도 5와는 다르게 NSMD형 솔더 볼 랜드들(14b)은 평면적으로 배선 기판(11)의 주변 영역들(R2)중 어느 하나에만 위치할 수 있다. NSMD형 솔더 볼 랜드들(14b)은 중앙 영역(R1)의 양측의 주변 영역들(R2)에 제2 방향(Y 방향)으로 연장된 하나의 열(column)로 배치될 수 있다.
도 6은 본 발명의 반도체 패키지의 배선 기판의 솔더 볼 랜드들의 배치를 설명하기 위하여 도시한 평면도이다.
구체적으로, 반도체 패키지(EX1-2)는 도 1 내지 도 4에 도시한 배선 기판(11)의 솔더 볼 랜드들(도 1 및 도 2의 14)을 도시한 평면도일 수 있다. 도 6에서, 도 1 내지 도 4에서 설명한 내용은 간단히 설명하거나 생략한다.
배선 기판(11)은 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 연장된 X-Y 평면을 가질 수 있다. 솔더 볼 랜드들(도 1 및 도 2의 14)은 SMD형 솔더 볼 랜드들(14a) 및 NSMD형 솔더 볼 랜드들(14b)을 포함할 수 있다.
SMD형 솔더 볼 랜드들(14a)은 배선 기판(11)의 중앙 영역(R1a), 제1 주변 영역(R2ab), 및 제2 주변 영역(R2cd)에 배치될 수 있다. SMD형 솔더 볼 랜드들(14a)은 솔더 마스크(11a)에 의해 한정될 수 있다. SMD형 솔더 볼 랜드들(14a)은 배선 기판(11)의 X-Y 평면의 제1 중앙 영역(R1a)에 제1 방향(X 방향)으로 이격되고 제2 방향(Y 방향)으로 연장된 복수개의 열들(columns)로 배치될 수 있다.
일부 실시예에서, 제1 중앙 영역(R1a)에 형성된 SMD형 솔더 볼 랜드들(14a)은 2개의 열들(columns)로 배치될 수 있다. SMD형 솔더 볼 랜드들(14a)은 제1 중앙 영역(R1a)의 양측에 위치하는 제1 주변 영역(R2ab) 및 제2 주변 영역(R2ac)에 배치될 수 있다.
NSMD형 솔더 볼 랜드들(14b)은 평면적으로 배선 기판(11)의 제1 내지 제4 코너 영역들(R2a, R2b, R2c, R2d)에 위치할 수 있다. NSMD형 솔더 볼 랜드들(14b)은 솔더 마스크(11a)에 의해 한정되지 않을 수 있다. NSMD형 솔더 볼 랜드들(14b)의 둘레에는 개방 영역(13)이 위치할 수 있다.
일부 실시예에서, 제1 내지 제4 코너 영역들(R2a, R2b, R2c, R2d) 각각에는 2개의 NSMD형 솔더 볼 랜드들(14b)을 포함할 수 있다. 일부 실시예에서, 도 6과는 다르게 제1 내지 제4 코너 영역들(R2a, R2b, R2c, R2d) 각각에는 배선 기판(11)의 모서리에 인접하여 하나의 NSMD형 솔더 볼 랜드(14b)만을 포함할 수 있다. 일부 실시예에서, 도 6과는 다르게 제1 내지 제4 코너 영역들(R2a, R2b, R2c, R2d)중 어느 하나에만 NSMD형 솔더 볼 랜드들(14b)이 배치될 수 있다.
도 7은 본 발명의 반도체 패키지의 배선 기판의 솔더 볼 랜드들의 배치를 설명하기 위하여 도시한 평면도이다.
구체적으로, 반도체 패키지(EX1-3)는 도 1 내지 도 4에 도시한 배선 기판(11)의 솔더 볼 랜드들(도 1 및 도 2의 14)을 도시한 평면도일 수 있다. 도 7에서, 도 1 내지 도 4에서 설명한 내용은 간단히 설명하거나 생략한다.
배선 기판(11)은 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 연장된 X-Y 평면을 가질 수 있다. 솔더 볼 랜드들(도 1 및 도 2의 14)은 SMD형 솔더 볼 랜드들(14a) 및 NSMD형 솔더 볼 랜드들(14b)을 포함할 수 있다.
SMD형 솔더 볼 랜드들(14a)은 배선 기판(11)의 중앙 영역(R1aa), 제1 주변 영역(R2ab), 및 제2 주변 영역(R2cd)에 배치될 수 있다. 중앙 영역(R1aa)은 도 6의 중앙 영역(R1a)의 일부 영역일 수 있다. SMD형 솔더 볼 랜드들(14a)은 솔더 마스크(11a)에 의해 한정될 수 있다. SMD형 솔더 볼 랜드들(14a)은 배선 기판(11)의 X-Y 평면의 제1 중앙 영역(R1aa)에 제1 방향(X 방향)으로 이격되고 제2 방향(Y 방향)으로 연장된 복수개의 열들(columns)로 배치될 수 있다.
일부 실시예에서, 제1 중앙 영역(R1aa)에 형성된 SMD형 솔더 볼 랜드들(14a)은 2개의 열들(columns)로 배치될 수 있다. SMD형 솔더 볼 랜드들(14a)은 제1 중앙 영역(R1aa)의 양측에 위치하는 제1 주변 영역(R2ab) 및 제2 주변 영역(R2ac)에 배치될 수 있다.
NSMD형 솔더 볼 랜드들(14b)은 평면적으로 배선 기판(11)의 제1 내지 제4 코너 영역들(R2a, R2b, R2c, R2d)에 위치할 수 있다. NSMD형 솔더 볼 랜드들(14b)은 평면적으로 중앙 영역(R1aa)의 하부 및 상부의 제3 주변 영역(R2e) 및 제4 주변 영역(R2f)에 배치될 수 있다. NSMD형 솔더 볼 랜드들(14b)은 솔더 마스크(11a)에 의해 한정되지 않을 수 있다. NSMD형 솔더 볼 랜드들(14b)의 둘레에는 개방 영역(13)이 위치할 수 있다.
일부 실시예에서, NSMD형 솔더 볼 랜드들(14b)은 도 7과 다르게 제3 주변 영역(R2e) 및 제4 주변 영역(R2f)중 어느 하나에만 배치될 수 있다. 일부 실시예에서, 제1 내지 제4 코너 영역들(R2a, R2b, R2c, R2d) 각각에는 2개의 NSMD형 솔더 볼 랜드들(14b)을 포함할 수 있다.
일부 실시예에서, 도 7과는 다르게 제1 내지 제4 코너 영역들(R2a, R2b, R2c, R2d) 각각에는 배선 기판(11)의 모서리에 인접하여 하나의 NSMD형 솔더 볼 랜드(14b)만을 포함할 수 있다. 일부 실시예에서, 도 7과는 다르게 제1 내지 제4 코너 영역들(R2a, R2b, R2c, R2d)중 어느 하나에만 NSMD형 솔더 볼 랜드들(14b)이 배치될 수 있다.
도 8은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 설명하기 위한 단면도이다.
구체적으로, 반도체 패키지(EX2)는 도 1 및 도 2의 반도체 패키지(EX1)와 비교할 때 솔더 볼들(15)과 융착된 복수개의 도전 패드들(23)을 갖는 보드 기판(21)을 더 포함하는 것을 제외하고는 동일할 수 있다. 도 8에서, 도 1 및 도 2에서 설명한 내용은 간단히 설명하거나 생략한다.
반도체 패키지(EX2)는 배선 기판(11), 칩(17), 몰딩층(19), 솔더 볼들(15) 및 보드 기판(21)을 포함할 수 있다. 칩(17)은 배선 기판(11) 상에 배치되어 배선 기판(11)과 전기적으로 연결될 수 있다. 몰딩층(19)은 배선 기판(11) 상에서 칩(17)을 밀봉할 수 있다.
배선 기판(11)의 하면에는 솔더 볼 랜드들(14)이 배치되어 있다. 솔더 볼 랜드들(14)은 SMD형 솔더 볼 랜드들(14a) 및 NSMD형 솔더 볼 랜드들(14b)을 포함할 수 있다. SMD형 솔더 볼 랜드들(14a)은 배선 기판(11)의 중앙 영역(R1)에 배치될 수 있다. NSMD형 솔더 볼 랜드들(14b)은 배선 기판(11)의 주변 영역들(R2)에 배치될 수 있다. 솔더 볼들(15)은 배선 기판(11)의 하면에 배치되고 솔더 볼 랜드들(14)과 융착될 수 있다.
보드 기판(21)은 상면에 배치된 복수개의 도전 패드들(23)을 포함할 수 있다. 보드 기판(21)의 도전 패드들(23)은 솔더 볼들(15)과 융착될 수 있다. 보드 기판(21)은 배선 기판(11)과 마찬가지로 중앙 영역(R1) 및 주변 영역들(R2)을 포함할 수 있다.
본 발명의 반도체 패키지(EX2)는 솔더 볼 랜드들(14)을 SMD형 솔더 볼 랜드들(14a) 및 NSMD형 솔더 볼 랜드들(14b)의 혼합 배치 구조로 구성될 수 있다. 이에 따라, 본 발명의 반도체 패키지(EX2)는 솔더 볼들(15)과 솔더 볼 랜드들(14)의 접합 특성을 향상시킬 수 있어 낙하(drop) 테스트시 우수한 성능을 나타낼 수 있다. 결과적으로, 본 발명의 반도체 패키지(EX2)는 솔더 볼들(15)의 기계적 및 전기적 신뢰성을 향상시킬 수 있다.
도 9는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 설명하기 위한 단면도이다.
구체적으로, 반도체 패키지(EX3)는 도 1 및 도 2의 반도체 패키지(EX1)와 비교할 때 배선 기판(11)의 중앙 영역(R1-1)의 솔더 볼 랜드들(14-1)의 구성이 다른 것을 제외하고는 동일할 수 있다. 도 9에서, 도 1 및 도 2에서 설명한 내용은 간단히 설명하거나 생략한다.
반도체 패키지(EX3)는 배선 기판(11), 칩(17), 몰딩층(19), 및 솔더 볼들(15)을 포함할 수 있다. 도 9는 배선 기판(11)의 표면에 대해 제1 방향(X 방향) 및 제3 방향(Z 방향)에 따른 단면도일 수 있다. 제3 방향은 배선 기판(11)의 표면에 대해 수직한 방향일 수 있다.
배선 기판(11)은 인쇄 회로 기판(Printed Circuit Board, PCB)일 수 있다. 배선 기판(11)은 베이스 기판층(11b), 및 베이스 기판층(11b)의 하면 상에 형성된 복수개의 솔더 마스크들(11a), 및 복수개의 솔더 볼 랜드들(14-1)을 포함할 수 있다. 솔더 볼 랜드들(14-1)은 제1 방향(X 방향)으로 이격되어 배치될 수 있다. 솔더 볼 랜드들(14-1)은 금속층으로 구성될 수 있다. 솔더 볼 랜드들(14-1)은 주석, 은, 구리 등의 금속의 단일층이나 복합층일 수 있다.
솔더 볼 랜드들(14-1)은 솔더 마스크들(11a) 사이에 전체적으로 배치된 복수개의 SMD형(solder mask defined type) 솔더 볼 랜드들(14a-1)을 포함할 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 솔더 마스크들(11a)에 의해 정의되는 솔더 볼 랜드들일 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 도 1 내지 도 4의 SMD형 솔더 볼 랜드들(14a)에 해당할 수 있다.
SMD형 솔더 볼 랜드들(14a-1)은 배선 기판(11)의 중앙 영역(R1-1)에 배치될 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 중앙 영역(R1-1)에서 제1 방향(X 방향)으로 떨어져 복수개, 예컨대 4개 배치될 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 칩(17)을 중심으로 제1 방향(X 방향)으로 양측에 2개씩 배치될 수 있다.
일부 실시예에서, SMD형 솔더 볼 랜드들(14a-1)은 칩(17)을 중심으로 제1 방향(X 방향)으로 양측에 3개씩 배치될 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 반도체 패키지(EX3)의 기능이나 성능에 맞추어 배선 기판(11)의 중앙 영역(R1-1)에서 다양한 형태로 배치될 수 있다.
솔더 볼 랜드들(14-1)은 솔더 마스크들(11a) 사이에 베이스 기판층(11b)을 노출하는 개방 영역(13-1)을 갖게 배치된 복수개의 NSMD형(non-solder mask defined type) 솔더 볼 랜드들(14b-1)을 포함할 수 있다. NSMD형 솔더 볼 랜드들(14b-1)은 솔더 마스크들(11a)에 의해 정의되지 않는 솔더 볼 랜드들일 수 있다. NSMD형 솔더 볼 랜드들(14b-1)의 폭은 SMD형 솔더 볼 랜드들(14a)보다 작을 수 있다. NSMD형 솔더 볼 랜드들(14b-1)은 도 1 내지 도 4의 NSMD형 솔더 볼 랜드들(14b)에 해당할 수 있다.
NSMD형 솔더 볼 랜드들(14b-1)은 배선 기판(11)의 주변 영역들(R2-1)에 배치될 수 있다. 주변 영역들(R2-1)은 중앙 영역(R1)의 양측에 위치하는 영역일 수 있다. 일부 실시예에서, 주변 영역들(R2-1)은 배선 기판(11)의 코너 영역들일 수 있다. 일부 실시예에서, NSMD형 솔더 볼 랜드들(14b-1)은 칩(17)과 전기적으로 연결되지 않는 더미 솔더 볼 랜드들일 수 있다.
칩(17)은 배선 기판(11) 상에 배치될 수 있다. 칩(17)은 배선 기판(11)과 전기적으로 연결될 수 있다. 칩(17)은 배선 기판(11)과 본딩 와이어나 범프로 연결될 수 있다. 몰딩층(19)은 배선 기판(11) 상에서 칩(17)을 밀봉할 수 있다. 솔더 볼들(15)은 솔더 볼 랜드들(14-1)에 융착될 수 있다. 솔더 볼들(15)은 솔더 볼 랜드들(14-1)에 부착될 있다. 일부 실시예에서, NSMD형 솔더 볼 랜드들(14b-1)에 부착된 솔더 볼들은 칩(17)과 전기적으로 연결되지 않는 더미 솔더 볼들일 수 있다.
본 발명의 반도체 패키지(EX3)의 솔더 볼 랜드들(14-1)은 SMD형 솔더 볼 랜드들(14a) 및 NSMD형 솔더 볼 랜드들(14b)의 혼합 배치 구조를 가질 수 있다. 이에 따라, 본 발명의 반도체 패키지(EX3)는 솔더 볼들(15)과 솔더 볼 랜드들(14-1)의 접합 특성을 향상시킬 수 있어 낙하(drop) 테스트시 우수한 성능을 나타낼 수 있다. 결과적으로, 본 발명의 반도체 패키지(EX3)는 솔더 볼들(15)의 기계적 및 전기적 신뢰성을 향상시킬 수 있다.
도 10은 본 발명의 반도체 패키지의 배선 기판의 솔더 볼 랜드들의 배치를 설명하기 위하여 도시한 평면도이다.
구체적으로, 반도체 패키지(EX3-1)는 도 9에 도시한 배선 기판(11)의 솔더 볼 랜드들(14-1)을 도시한 평면도일 수 있다. 도 10에서, 도 9에서 설명한 내용은 간단히 설명하거나 생략한다.
배선 기판(11)은 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 연장된 X-Y 평면을 가질 수 있다. 솔더 볼 랜드들(도 9의 14-1)은 SMD형 솔더 볼 랜드들(14a-1) 및 NSMD형 솔더 볼 랜드들(14b-1)을 포함할 수 있다.
SMD형 솔더 볼 랜드들(14a-1)은 평면적으로 배선 기판(11)의 중앙 영역(R1-1)에 위치할 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 솔더 마스크(11a)에 의해 한정될 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 배선 기판(11)의 X-Y 평면의 중앙 영역(R1-1)에 제1 방향(X 방향)으로 이격되고 제2 방향(Y 방향)으로 연장된 복수개의 열들(columns)로 배치될 수 있다.
일부 실시예에서, SMD형 솔더 볼 랜드들(14a-1)은 4개의 열들(columns)로 배치될 수 있다. 일부 실시예에서, SMD형 솔더 볼 랜드들(14a-1)은 제1 방향(X 방향)으로 좌측 및 우측에 각각 2개의 열들(columns)로 배치될 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 하나의 열에서 제2 방향(Y 방향)으로 복수개, 예컨대 수십 내지 수백개 배치될 수 있다.
일부 실시예에서, SMD형 솔더 볼 랜드들(14a-1)은 도 10과는 다르게 제1 방향(X 방향)으로 6개의 열들(columns)로 배치될 수 있다. 일부 실시예에서, SMD형 솔더 볼 랜드들(14a-1)은 제1 방향(X 방향)으로 좌측 및 우측에 각각 3개의 열들(columns)로 배치될 수 있다.
NSMD형 솔더 볼 랜드들(14b-1)은 평면적으로 배선 기판(11)의 주변 영역들(R2-1)에 위치할 수 있다. NSMD형 솔더 볼 랜드들(14b-1)은 솔더 마스크(11a)에 의해 한정되지 않을 수 있다. NSMD형 솔더 볼 랜드들(14b-1)의 둘레에는 개방 영역(13-1)이 위치할 수 있다. NSMD형 솔더 볼 랜드들(14b-1)은 평면적으로 중앙 영역(R1-1)의 양측의 주변 영역들(R2-1)에 위치할 수 있다.
일부 실시예에서, 도 10과는 다르게 NSMD형 솔더 볼 랜드들(14b-1)은 평면적으로 배선 기판(11)의 주변 영역들(R2-1)중 어느 하나에만 위치할 수 있다. NSMD형 솔더 볼 랜드들(14b-1)은 중앙 영역(R1-1)의 양측의 주변 영역들(R2-1)에 제2 방향(Y 방향)으로 연장된 하나의 열(column)로 배치될 수 있다. NSMD형 솔더 볼 랜드들(14b-1)은 하나의 열에서 제2 방향(Y 방향)으로 복수개, 예컨대 수십 내지 수백개 배치될 수 있다.
도 11은 본 발명의 반도체 패키지의 배선 기판의 솔더 볼 랜드들의 배치를 설명하기 위하여 도시한 평면도이다.
구체적으로, 반도체 패키지(EX3-2)는 도 9에 도시한 배선 기판(11)의 솔더 볼 랜드들(14-1)을 도시한 평면도일 수 있다. 도 11에서, 도 9에서 설명한 내용은 간단히 설명하거나 생략한다.
배선 기판(11)은 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 연장된 X-Y 평면을 가질 수 있다. 솔더 볼 랜드들(도 9의 14-1)은 SMD형 솔더 볼 랜드들(14a) 및 NSMD형 솔더 볼 랜드들(14b)을 포함할 수 있다.
SMD형 솔더 볼 랜드들(14a-1)은 배선 기판(11)의 중앙 영역(R1-1), 제1 주변 영역(R2-1ab), 및 제2 주변 영역(R2-1cd)에 배치될 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 솔더 마스크(11a)에 의해 한정될 수 있다.
SMD형 솔더 볼 랜드들(14a-1)은 배선 기판(11)의 X-Y 평면의 제1 중앙 영역(R1-1)에 제1 방향(X 방향)으로 이격되고 제2 방향(Y 방향)으로 연장된 복수개의 열들(columns)로 배치될 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 제1 중앙 영역(R1-1)의 양측에 위치하는 제1 주변 영역(R2-1ab) 및 제2 주변 영역(R2-1cd)에 배치될 수 있다.
일부 실시예에서, 제1 중앙 영역(R1-1)에 형성된 SMD형 솔더 볼 랜드들(14a-1)은 4개의 열들(columns)로 배치될 수 있다. 일부 실시예에서, SMD형 솔더 볼 랜드들(14a-1)은 제1 방향(X 방향)으로 좌측 및 우측에 각각 2개의 열들(columns)로 배치될 수 있다.
일부 실시예에서, SMD형 솔더 볼 랜드들(14a-1)은 도 10과는 다르게 제1 방향(X 방향)으로 6개의 열들(columns)로 배치될 수 있다. 일부 실시예에서, SMD형 솔더 볼 랜드들(14a-1)은 제1 방향(X 방향)으로 좌측 및 우측에 각각 3개의 열들(columns)로 배치될 수 있다.
NSMD형 솔더 볼 랜드들(14b-1)은 평면적으로 배선 기판(11)의 제1 내지 제4 코너 영역들(R2-1a, R2-1b, R2-1c, R2-1d)에 위치할 수 있다. NSMD형 솔더 볼 랜드들(14b-1)은 솔더 마스크(11a)에 의해 한정되지 않을 수 있다. NSMD형 솔더 볼 랜드들(14b-1)의 둘레에는 개방 영역(13)이 위치할 수 있다.
일부 실시예에서, 제1 내지 제4 코너 영역들(R2-1a, R2-1b, R2-1c, R2-1d) 각각에는 2개의 NSMD형 솔더 볼 랜드들(14b-1)을 포함할 수 있다. 일부 실시예에서, 도 11과는 다르게 제1 내지 제4 코너 영역들(R2-1a, R2-1b, R2-1c, R2-1d) 각각에는 배선 기판(11)의 모서리에 인접하여 하나의 NSMD형 솔더 볼 랜드(14b-1)만을 포함할 수 있다. 일부 실시예에서, 도 11과는 다르게 제1 내지 제4 코너 영역들(R2-1a, R2-1b, R2-1c, R2-1d)중 어느 하나에만 NSMD형 솔더 볼 랜드들(14b-1)이 배치될 수 있다.
도 12는 본 발명의 반도체 패키지의 배선 기판의 솔더 볼 랜드들의 배치를 설명하기 위하여 도시한 평면도이다.
구체적으로, 반도체 패키지(EX3-3)는 도 9에 도시한 배선 기판(11)의 솔더 볼 랜드들(14-1)을 도시한 평면도일 수 있다. 도 12에서, 도 9에서 설명한 내용은 간단히 설명하거나 생략한다.
배선 기판(11)은 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 연장된 X-Y 평면을 가질 수 있다. 솔더 볼 랜드들(도 9의 14-1)은 SMD형 솔더 볼 랜드들(14a-1) 및 NSMD형 솔더 볼 랜드들(14b-1)을 포함할 수 있다.
SMD형 솔더 볼 랜드들(14a-1)은 배선 기판(11)의 중앙 영역(R1-1a), 제1 주변 영역(R2-1ab), 및 제2 주변 영역(R2-1cd)에 배치될 수 있다. 중앙 영역(R1-1a)은 도 11의 중앙 영역(R1-1)의 일부 영역일 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 솔더 마스크(11a)에 의해 한정될 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 배선 기판(11)의 X-Y 평면의 제1 중앙 영역(R1-1a)에 제1 방향(X 방향)으로 이격되고 제2 방향(Y 방향)으로 연장된 복수개의 열들(columns)로 배치될 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 제1 중앙 영역(R1-1a)의 양측에 위치하는 제1 주변 영역(R2-1ab) 및 제2 주변 영역(R2-1cd)에 배치될 수 있다.
일부 실시예에서, 제1 중앙 영역(R1-1a)에 형성된 SMD형 솔더 볼 랜드들(14a-1)은 4개의 열들(columns)로 배치될 수 있다. 일부 실시예에서, SMD형 솔더 볼 랜드들(14a-1)은 제1 방향(X 방향)으로 좌측 및 우측에 각각 2개의 열들(columns)로 배치될 수 있다.
일부 실시예에서, SMD형 솔더 볼 랜드들(14a-1)은 도 12와는 다르게 제1 방향(X 방향)으로 6개의 열들(columns)로 배치될 수 있다. 일부 실시예에서, SMD형 솔더 볼 랜드들(14a-1)은 제1 방향(X 방향)으로 좌측 및 우측에 각각 3개의 열들(columns)로 배치될 수 있다.
NSMD형 솔더 볼 랜드들(14b-1)은 평면적으로 배선 기판(11)의 제1 내지 제4 코너 영역들(R2-1a, R2-1b, R2-1c, R2-1d)에 위치할 수 있다. NSMD형 솔더 볼 랜드들(14b)은 평면적으로 중앙 영역(R1-1a)의 하부 및 상부의 제3 주변 영역(R2-1e) 및 제4 주변 영역(R2-1f)에 배치될 수 있다. NSMD형 솔더 볼 랜드들(14b-1)은 솔더 마스크(11a)에 의해 한정되지 않을 수 있다. NSMD형 솔더 볼 랜드들(14b-1)의 둘레에는 개방 영역(13-1)이 위치할 수 있다.
일부 실시예에서, NSMD형 솔더 볼 랜드들(14b-1)은 도 12와 다르게 제3 주변 영역(R2-1e) 및 제4 주변 영역(R2-1f)중 어느 하나에만 배치될 수 있다. 일부 실시예에서, 제1 내지 제4 코너 영역들(R2-1a, R2-1b, R2-1c, R2-1d) 각각에는 2개의 NSMD형 솔더 볼 랜드들(14b)을 포함할 수 있다.
일부 실시예에서, 도 12와 다르게 제1 내지 제4 코너 영역들(R2-1a, R2-1b, R2-1c, R2-1d) 각각에는 배선 기판(11)의 모서리에 인접하여 하나의 NSMD형 솔더 볼 랜드(14b-`)만을 포함할 수 있다. 일부 실시예에서, 도 12와는 다르게 제1 내지 제4 코너 영역들(R2-1a, R2-1b, R2-1c, R2-1d)중 어느 하나에만 NSMD형 솔더 볼 랜드들(14b-1)이 배치될 수 있다.
도 13은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 설명하기 위한 단면도이다.
구체적으로, 반도체 패키지(EX4)는 도 9의 반도체 패키지(EX3)와 비교할 때 솔더 볼들(15)과 융착된 복수개의 도전 패드들(23)을 갖는 보드 기판(21)을 더 포함하는 것을 제외하고는 동일할 수 있다. 도 13에서, 도 9에서 설명한 내용은 간단히 설명하거나 생략한다.
반도체 패키지(EX4)는 배선 기판(11), 칩(17), 몰딩층(19), 솔더 볼들(15) 및 보드 기판(21)을 포함할 수 있다. 칩(17)은 배선 기판(11) 상에 배치되어 배선 기판(11)과 전기적으로 연결될 수 있다. 몰딩층(19)은 배선 기판(11) 상에서 칩(17)을 밀봉할 수 있다.
배선 기판(11)의 하면에는 솔더 볼 랜드들(14-1)이 배치되어 있다. 솔더 볼 랜드들(14-1)은 SMD형 솔더 볼 랜드들(14a-1) 및 NSMD형 솔더 볼 랜드들(14b-1)을 포함할 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 배선 기판(11)의 중앙 영역(R1-1)에 배치될 수 있다. NSMD형 솔더 볼 랜드들(14b-1)은 배선 기판(11)의 주변 영역들(R2-1)에 배치될 수 있다. 솔더 볼들(15)은 배선 기판(11)의 하면에 배치되고 솔더 볼 랜드들(14-1)과 융착될 수 있다.
보드 기판(21)은 상면에 배치된 복수개의 도전 패드들(23)을 포함할 수 있다. 보드 기판(21)의 도전 패드들(23)은 솔더 볼들(15)과 융착될 수 있다. 보드 기판(21)은 배선 기판(21)과 마찬가지로 중앙 영역(R1-1) 및 주변 영역들(R2-1)을 포함할 수 있다.
본 발명의 반도체 패키지(EX4)는 솔더 볼 랜드들(14-1)을 SMD형 솔더 볼 랜드들(14a-1) 및 NSMD형 솔더 볼 랜드들(14b-1)의 혼합 배치 구조로 구성될 수 있다. 이에 따라, 본 발명의 반도체 패키지(EX4)는 솔더 볼들(15)과 솔더 볼 랜드들(14-1)의 접합 특성을 향상시킬 수 있어 낙하(drop) 테스트시 우수한 성능을 나타낼 수 있다. 결과적으로, 본 발명의 반도체 패키지(EX4)는 솔더 볼들(15)의 기계적 및 전기적 신뢰성을 향상시킬 수 있다.
도 14는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 설명하기 위한 단면도이다.
구체적으로, 반도체 패키지(EX5)는 도 9의 반도체 패키지(EX3)와 비교할 때 적층 칩(17-1)을 포함하는 것을 제외하고는 동일할 수 있다. 도 14에서, 도 9에서 설명한 내용은 간단히 설명하거나 생략한다.
반도체 패키지(EX5)는 배선 기판(11), 적층 칩(17-1), 몰딩층(19-1), 솔더 볼들(15) 및 보드 기판(21)을 포함할 수 있다. 적층 칩(17-1)은 배선 기판(11) 상에 배치되어 배선 기판(11)과 전기적으로 연결될 수 있다.
적층 칩(17-1)은 배선 기판(11) 상에 탑재된 복수개의 칩들(17A, 17B, 17C)을 포함할 수 있다. 칩들(17A, 17B, 17C)은 관통 비아 전극(tv)을 통하여 배선 기판(11)과 전기적으로 연결될 수 있다. 관통 비아 전극(tv)은 관통 실리콘 비아 전극일 수 있다. 몰딩층(19-1)은 배선 기판(11) 상에서 적층 칩(17-1)을 밀봉할 수 있다.
배선 기판(11)의 하면에는 솔더 볼 랜드들(14-1)이 배치되어 있다. 솔더 볼 랜드들(14-1)은 SMD형 솔더 볼 랜드들(14a-1) 및 NSMD형 솔더 볼 랜드들(14b-1)을 포함할 수 있다. SMD형 솔더 볼 랜드들(14a-1)은 배선 기판(11)의 중앙 영역(R1-1)에 배치될 수 있다. NSMD형 솔더 볼 랜드들(14b-1)은 배선 기판(11)의 주변 영역들(R2-1)에 배치될 수 있다. 솔더 볼들(15)은 배선 기판(11)의 하면에 배치되고 솔더 볼 랜드들(14-1)과 융착될 수 있다.
본 발명의 반도체 패키지(EX5)는 솔더 볼 랜드들(14-1)을 SMD형 솔더 볼 랜드들(14a-1) 및 NSMD형 솔더 볼 랜드들(14b-1)의 혼합 배치 구조로 구성될 수 있다. 이에 따라, 본 발명의 반도체 패키지(EX5)는 솔더 볼들(15)과 솔더 볼 랜드들(14-1)의 접합 특성을 향상시킬 수 있어 낙하(drop) 테스트시 우수한 성능을 나타낼 수 있다. 결과적으로, 본 발명의 반도체 패키지(EX5)는 솔더 볼들(15)의 기계적 및 전기적 신뢰성을 향상시킬 수 있다.
도 15는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지의 구성을 나타낸 블록도이다.
구체적으로, 반도체 패키지(1000)는 본 발명의 반도체 패키지(EX1 내지 EX5)중 어느 하나에 해당할 수 있다. 반도체 패키지(1000)는 컨트롤러 칩(1020), 제1 메모리 칩(1041), 제2 메모리 칩(1045), 및 메모리 컨트롤러(1043)를 포함할 수 있다. 반도체 패키지(1000)는 컨트롤러 칩(1020), 제1 메모리 칩(1041), 제2 메모리 칩(1045), 및 메모리 컨트롤러(1043)에 각각 동작 전압의 전류를 공급하는 전원 관리 칩(power management integrated circuit, PMIC, 1022)을 더 포함할 수 있다. 각 구성 요소들에 인가되는 각 동작 전압은 동일하게 또는 서로 다르게 설계될 수 있다.
컨트롤러 칩(1020) 및 전원 관리 칩(1022)을 포함하는 하부 패키지(1030)는 앞서 설명한 본 발명의 반도체 패키지(EX1 내지 EX8)중 어느 하나를 포함할 수 있다. 제1 메모리 칩(1041), 제2 메모리 칩(1045), 및 메모리 컨트롤러(1043)를 포함하는 상부 패키지(1040)는 앞서 설명한 본 발명의 본 발명의 반도체 패키지(EX1 내지 EX8)중 어느 하나를 포함할 수 있다.
반도체 패키지(1000)는 개인용 컴퓨터(personal computer, PC) 또는 모바일 장치 내에 포함되도록 구현될 수 있다. 모바일 장치는 랩탑 컴퓨터, 이동 전화기, 스마트폰, 태블릿(tablet) PC, PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라 (digital still camera), 디지털 비디오 카메라(digital video camera), PMP (portable multimedia player), PND(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 모바일 인터넷 장치(mobile internet device(MID)), 웨어러블 컴퓨터, 사물 인터넷(internet of things(IoT)) 장치, 만물 인터넷(internet of everything(IoE)) 장치, 또는 드론(drone)으로 구현될 수 있다.
컨트롤러 칩(1020)은 제1 메모리 칩(1041), 제2 메모리 칩(1045), 및 메모리 컨트롤러(1043) 각각의 동작을 제어할 수 있다. 예컨대, 컨트롤러 칩(1020)은 집적 회로 (IC), 시스템 온 칩(system on chip(SoC)), 애플리케이션 프로세서(application processor(AP)), 모바일 AP, 칩셋(chip set), 또는 칩들의 집합으로 구현될 수 있다. 컨트롤러 칩(1020)은 중앙 처리 유닛(central processing unit, CPU), 그래픽 처리 유닛 (graphics processing unit, GPU), 및/또는 모뎀(modem)을 포함할 수 있다. 일부 실시예들에 있어서, 컨트롤러 칩(1020)은 모뎀의 기능과 AP의 기능을 수행할 수 있다.
메모리 컨트롤러(1043)는 컨트롤러 칩(1020)의 제어에 따라, 제2 메모리 칩(1045)을 제어할 수 있다. 제1 메모리 칩(1041)은 휘발성 메모리 장치로 구현될 수 있다. 휘발성 메모리 장치는 RAM(random access memory), DRAM(dynamic RAM), 또는 SRAM (static RAM)으로 구현될 수 있으나 이에 한정되는 것은 아니다. 제2 메모리 칩(1045)은 스토리지 메모리 장치로 구현될 수 있다. 스토리지 메모리 장치는 불휘발성 메모리 장치로 구현될 수 있다.
스토리지 메모리 장치는 플래시-기반 메모리 장치로 구현될 수 있으나 이에 한정되는 것은 아니다. 제2 메모리 칩(1045)은 NAND-타입 플래시 메모리 장치로 구현될 수 있다. NAND-타입 플래시 메모리 장치는 2차원 메모리 셀 어레이 또는 3차원 메모리 셀 어레이를 포함할 수 있다. 2차원 메모리 셀 어레이 또는 3차원 메모리 셀 어레이는 복수의 메모리 셀들을 포함할 수 있고, 상기 복수의 메모리 셀들 각각은 1-비트의 정보 또는 2-비트 이상의 정보를 저장할 수 있다.
제2 메모리 칩(1045)이 플래시-기반 메모리 장치로 구현될 때, 메모리 컨트롤러(1043)는 멀티미디어 카드 인터페이스(multimedia card(MMC)) 인터페이스, 임베디드 MMC(embedded MMC(eMMC)) 인터페이스, 또는 유니버셜 플래시 스토리지 (universal flash storage(UFS)) 인터페이스를 사용(또는 지원)할 수 있으나 이에 한정되는 것은 아니다.
도 16은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지의 구성을 개략적으로 나타낸 블록도이다.
구체적으로, 반도체 패키지(1100)는 마이크로 처리 유닛(1110), 메모리(1120), 인터페이스(1130), 그래픽 처리 유닛(1140), 기능 블록들(1150) 및 이를 연결하는 버스(1160)를 포함할 수 있다. 반도체 패키지(1100)는 마이크로 처리 유닛(1110) 및 그래픽 처리 유닛(1140)을 모두 포함할 수도 있으나, 그 중 하나만을 포함할 수도 있다.
마이크로 처리 유닛(1110)은 코어(core) 및 L2 캐시(cache)를 포함할 수 있다. 예를 들어, 마이크로 처리 유닛(1110)은 멀티-코어를 포함할 수 있다. 멀티-코어의 각 코어는 성능이 서로 동일하거나 상이할 수 있다. 또한 멀티-코어의 각 코어는 동시에 활성화되거나 서로 활성화되는 시점을 달리할 수 있다. 메모리(1120)는 마이크로 처리 유닛(1110)의 제어에 의해 기능 블록들(1150)에서 처리한 결과 등 저장할 수 있다. 예를 들어, 마이크로 처리 유닛(1110)은 의 L2 캐시에 저장된 내용이 플러시(flush)됨에 따라 메모리(1120)에 저장될 수 있다. 인터페이스(1130)는 외부의 장치들과의 인터페이스를 수행할 수 있다. 예를 들어, 인터페이스(1130)는 카메라, LCD 및 스피커 등과의 인터페이스를 수행할 수 있다.
그래픽 처리 유닛(1140)은 그래픽 기능들을 수행할 수 있다. 예를 들면, 그래픽 처리 유닛(1140)은 비디오 코덱을 수행하거나, 3D 그래픽을 처리할 수 있다. 기능 블록들(1150)은 다양한 기능들을 수행할 수 있다. 예를 들어, 반도체 패키지(1100)가 모바일 장치에 사용되는 AP인 경우, 기능 블록들(1150) 중 일부는 통신 기능을 수행할 수 있다.
반도체 패키지(1100)는 앞서 본 발명에서 예시한 반도체 패키지(EX1 내지 EX5)중 어느 하나를 포함할 수 있다. 마이크로 처리 유닛(1110) 및/또는 그래픽 처리 유닛(1140)은 앞서 예시한 반도체 패키지(EX1 내지 EX8)중 어느 하나를 포함할 수 있다. 메모리(1120)는 앞서 예시한 반도체 패키지(EX1 내지 EX8)중 어느 하나를 포함할 수 있다. 인터페이스(1130) 및 기능 블록들(1150)은 앞서 예시한 반도체 패키지(EX1 내지 EX8)중 어느 하나를 포함할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다.
그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
11: 배선 기판, 14: 솔더 볼 랜드들, 14a: SMD형 솔더 볼 랜드들, 14b: NSMD형 솔더 볼 랜드들, 15: 솔더 볼들, 17: 칩, 19: 몰딩층

Claims (10)

  1. 배선 기판;
    상기 배선 기판 상에 배치되어 상기 배선 기판과 전기적으로 연결된 칩;
    상기 배선 기판 상에서 상기 칩을 밀봉하는 몰딩층; 및
    상기 배선 기판의 하면에 배치된 복수개의 솔더 볼들을 포함하고;
    상기 배선 기판은 상기 솔더 볼들이 융착되는 복수개의 솔더 볼 랜드들을 포함하고, 상기 솔더 볼 랜드들은 솔더 마스크들 사이에 전체적으로 배치된 복수개의 SMD형(solder mask defined type) 솔더 볼 랜드들, 및 상기 솔더 마스크들 사이에 베이스 기판층을 노출하는 개방 영역을 갖게 배치된 복수개의 NSMD형(non-solder mask defined type) 솔더 볼 랜드들을 포함하는 혼합형 배치 구조를 갖는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 SMD형 솔더 볼 랜드들의 직경은 상기 NSMD형 솔더 볼 랜드들의 직경보다 크게 구성되는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 NSMD형 솔더 볼 랜드들은 상기 칩과 전기적으로 연결되지 않는 더미 솔더 볼 랜드들인 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 상기 SMD형 솔더 볼 랜드들은 평면적으로 상기 배선 기판의 중앙 영역에 위치하고, 및 상기 NSMD형 솔더 볼 랜드들은 평면적으로 상기 배선 기판의 코너 영역들에 위치하는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서, 상기 SMD형 솔더 볼 랜드들은 평면적으로 상기 배선 기판의 중앙 영역에 위치하고, 및 상기 NSMD형 솔더 볼 랜드들은 평면적으로 상기 배선 기판의 주변 영역에 위치하는 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서, 상기 SMD형 솔더 볼 랜드들은 평면적으로 상기 배선 기판의 중앙 영역에 위치하고, 및 상기 NSMD형 솔더 볼 랜드들은 평면적으로 상기 중앙 영역의 상부 및 하부의 주변 영역들, 및 평면적으로 상기 배선 기판의 코너 영역들에 위치하는 것을 특징으로 하는 반도체 패키지.
  7. 배선 기판;
    상기 배선 기판 상에 배치되어 상기 배선 기판과 전기적으로 연결된 칩;
    상기 배선 기판 상에서 상기 칩을 밀봉하는 몰딩층; 및
    상기 배선 기판의 하면에 배치된 복수개의 솔더 볼들을 포함하고;
    상기 배선 기판은 상기 솔더 볼들이 융착되고 솔더 마스크들에 의해 한정되는 복수개의 솔더 볼 랜드들을 포함하고,
    상기 솔더 볼 랜드들은 외각부가 상기 솔더 마스크들에 의해 둘러싸이게 구성된 복수개의 SMD형(solder mask defined type) 솔더 볼 랜드들, 및 상기 솔더 볼 랜드들은 외각부가 개방 영역에 의해 노출되게 구성된 복수개의 NSMD형(non-solder mask defined type) 솔더 볼 랜드들을 모두 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 제7항에 있어서, 상기 배선 기판은 X 방향 및 Y 방향으로 연장된 X-Y 평면을 가지며,
    상기 SMD형 솔더 볼 랜드들은 상기 X-Y 평면의 중앙 영역에 상기 Y 방향으로 복수개의 열들(column)로 배치되고, 및
    상기 NSMD형 솔더 볼 랜드들은 상기 배선 기판의 코너 영역들에 배치되는 것을 특징으로 하는 반도체 패키지.
  9. 베이스 기판층, 상기 베이스 기판층의 하부에 위치하여 상기 베이스 기판층을 노출하는 복수개의 솔더 마스크들, 상기 솔더 마스크들 사이에 배치된 복수개의 SMD형(solder mask defined type) 솔더 볼 랜드들, 및 상기 솔더 마스크들 사이에 상기 베이스 기판층을 노출하는 개방 영역을 갖게 배치된 복수개의 NSMD형(non-solder mask defined type) 솔더 볼 랜드들을 포함하는 배선 기판;
    상기 배선 기판 상에 배치되어 상기 배선 기판과 전기적으로 연결된 칩;
    상기 배선 기판 상에서 상기 칩을 밀봉하는 몰딩층;
    상기 배선 기판의 하면에 배치되고 상기 SMD형 솔더 볼 랜드들 및 NSMD형 솔더 볼 랜드들과 융착된 복수개의 솔더 볼들; 및
    상기 솔더 볼들과 융착된 복수개의 도전 패드들을 포함하는 보드 기판을 포함하는 것을 특징으로 하는 반도체 패키지.
  10. 제9항에 있어서, 상기 SMD형 솔더 볼 랜드들의 직경은 상기 NSMD형 솔더 볼 랜드들의 직경보다 크게 구성되고, 및 상기 NSMD형 솔더 볼 랜드들은 상기 칩과 전기적으로 연결되지 않는 더미 솔더 볼 랜드들인 것을 특징으로 하는 반도체 패키지.
KR1020220113024A 2022-09-06 2022-09-06 반도체 패키지 KR20240034007A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220113024A KR20240034007A (ko) 2022-09-06 2022-09-06 반도체 패키지
US18/242,917 US20240079300A1 (en) 2022-09-06 2023-09-06 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220113024A KR20240034007A (ko) 2022-09-06 2022-09-06 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20240034007A true KR20240034007A (ko) 2024-03-13

Family

ID=90059956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220113024A KR20240034007A (ko) 2022-09-06 2022-09-06 반도체 패키지

Country Status (2)

Country Link
US (1) US20240079300A1 (ko)
KR (1) KR20240034007A (ko)

Also Published As

Publication number Publication date
US20240079300A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
US10050019B2 (en) Method of manufacturing wafer level package and wafer level package manufactured thereby
TWI710084B (zh) 具有電磁干擾屏蔽部的半導體封裝和製造其之方法
US9224699B2 (en) Method of manufacturing semiconductor package having magnetic shield unit
KR102021077B1 (ko) 적층된 다이 패키지, 이를 포함하는 시스템 및 이의 제조 방법
US9299631B2 (en) Stack-type semiconductor package
US8338929B2 (en) Stacked-type chip package structure and fabrication method thereof
JP5470510B2 (ja) 埋め込まれた導電性ポストを備える半導体パッケージ
US7622798B2 (en) Integrated circuit devices with stacked package interposers
US8815731B2 (en) Semiconductor package and method of fabricating the same
JP2016535463A (ja) 垂直コラムを有するオーバラップ形スタック化ダイパッケージ
KR20110055299A (ko) 멀티 피치 볼 랜드를 갖는 반도체 패키지
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
US20160013159A1 (en) Chip, chip-stacked package using the same, and method of manufacturing the chip-stacked package
US20230223387A1 (en) Package-on-package (pop) type semiconductor packages
CN109755235B (zh) 层叠封装半导体封装件、堆叠半导体封装件及电子系统
KR20150050798A (ko) 반도체 패키지 및 그 제조방법
CN110379798B (zh) 芯片层叠封装
US9460990B1 (en) Substrates and semiconductor packages including the same, electronic systems including the semiconductor packages, and memory cards including the semiconductor packages
KR20240034007A (ko) 반도체 패키지
US20230052194A1 (en) Fan-out semiconductor package
US20230187424A1 (en) Fan-out semiconductor package
KR20170042119A (ko) 범프 패드들을 가지는 집적 회로 및 그것을 포함하는 반도체 패키지
KR20240026710A (ko) 반도체 패키지
JP2006032379A (ja) 積層半導体装置及びその製造方法
KR20240098814A (ko) 반도체 패키지