KR20240029250A

KR20240029250A - 반도체장치 및 반도체시스템

Info

Publication number: KR20240029250A
Application number: KR1020220107477A
Authority: KR
Inventors: 박준홍
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2022-08-26
Filing date: 2022-08-26
Publication date: 2024-03-05
Also published as: US20240071443A1

Abstract

반도체장치는 라이트동작 시 스트로브신호 및 반전스트로브신호의 패턴이 기 설정된 패턴일 때 인에이블되는 버퍼인에이블신호를 생성하고, 입력스트로브신호 및 반전입력스트로브신호의 주파수를 분주하여 내부스트로브신호를 생성하는 제어회로 및 상기 버퍼인에이블신호가 인에이블될 때 수신된 상기 스트로브신호 및 상기 반전스트로브신호로부터 상기 입력스트로브신호 및 상기 반전입력스트로브신호를 생성하며, 상기 버퍼인에이블신호가 인에이블될 때 상기 라이트동작을 수행하기 위한 데이터를 수신하여 전달데이터를 생성하는 버퍼회로를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}

본 발명은 라이트동작 시 스트로브신호의 패턴을 감지하여 라이트동작을 수행하는 반도체장치 및 반도체시스템에 관한 것이다.

최근 반도체시스템의 동작속도가 증가함에 따라 반도체시스템에 포함된 반도체장치들 사이에 고속(high speed)의 데이터 전송률(transfer rate)이 요구되는 추세이다. 반도체장치들 사이에서 직렬로 입출력되는 데이터에 대해 고속의 데이터 전송률 또는 데이터 고 대역폭(high-bandwidth)을 만족시키기 위해 새로운 기술들이 적용된다. 예를 들어, 고속의 데이터를 입출력 하기 위해 클럭(clock) 분주(Dividing)기법을 사용한다. 클럭이 분주가 되면 위상이 서로 다른 다중 위상(multi-phase)클럭이 생성되며, 이를 이용하여 데이터를 병렬화 혹은 직렬화하여 고속으로 데이터를 입출력한다.

한편, 반도체장치들은 라이트동작을 위한 라이트레이턴시(Write Latency) 및 리드동작을 위한 리드레이턴시(Read LAtency) 구간이 설정되고 있다. 라이트레이턴시(Write Latency)는 라이트동작을 수행하기 위한 커맨드의 입력 시점부터 데이터를 수신하기까지의 시간으로 설정된다. 리드레이턴시(Read LAtency)는 리드동작을 수행하기 위한 커맨드의 입력 시점부터 데이터가 출력되기까지의 시간으로 설정된다.

본 발명은 라이트레이턴시와 관계 없이 스트로브신호의 패턴을 감지하여 라이트동작을 수행하는 반도체장치 및 반도체시스템을 제공한다.

이를 위해 본 발명은 라이트동작 시 스트로브신호 및 반전스트로브신호의 패턴이 기 설정된 패턴일 때 인에이블되는 버퍼인에이블신호를 생성하고, 입력스트로브신호 및 반전입력스트로브신호의 주파수를 분주하여 내부스트로브신호를 생성하는 제어회로 및 상기 버퍼인에이블신호가 인에이블될 때 수신된 상기 스트로브신호 및 상기 반전스트로브신호로부터 상기 입력스트로브신호 및 상기 반전입력스트로브신호를 생성하며, 상기 버퍼인에이블신호가 인에이블될 때 상기 라이트동작을 수행하기 위한 데이터를 수신하여 전달데이터를 생성하는 버퍼회로를 포함하는 반도체장치를 제공한다.

또한, 본 발명은 라이트동작 시 스트로브신호 및 반전스트로브신호를 출력하고, 데이터를 출력하는 컨트롤러 및 상기 스트로브신호 및 상기 반전스트로브신호의 패턴이 기 설정된 패턴일 때 인에이블되는 버퍼인에이블신호를 생성하고, 상기 버퍼인에이블신호가 인에이블될 때 상기 스트로브신호 및 상기 반전스트로브신호를 수신하여 내부스트로브신호를 생성하며, 상기 버퍼인에이블신호가 인에이블될 때 상기 데이터를 수신하고, 상기 내부스트로브신호에 동기 되어 수신된 상기 데이터를 저장하는 반도체장치를 포함하는 반도체시스템을 제공한다.

또한, 본 발명은 라이트동작 시 스트로브신호 및 반전스트로브신호의 패턴이 기 설정된 패턴일 때 인에이블되거나 리드투라이트동작 시 인에이블되는 버퍼인에이블신호를 생성하고, 입력스트로브신호 및 반전입력스트로브신호의 주파수를 분주하여 내부스트로브신호를 생성하는 제어회로 및 상기 버퍼인에이블신호가 인에이블될 때 수신된 상기 스트로브신호 및 상기 반전스트로브신호로부터 상기 입력스트로브신호 및 상기 반전입력스트로브신호를 생성하며, 상기 버퍼인에이블신호가 인에이블될 때 상기 라이트동작 및 상기 리드투라이트동작을 수행하기 위한 데이터를 수신하여 전달데이터를 생성하는 버퍼회로를 포함하는 반도체장치를 제공한다.

본 발명에 의하면 라이트동작 시 라이트동작을 수행하기 위한 커맨드의 입력과 관계 없이 스트로브신호 및 반전스트로브신호의 패턴을 감지하여 데이터를 수신함으로써 라이트동작을 위한 라이트레이턴시를 감소시킬 수 있다.

또한, 본 발명에 의하면 라이트동작 시 라이트레이턴시를 감소시켜 추가적인 커맨드 입력이 가능하게 함으로써 반도체시스템의 동작 효율을 증가시킬 수 있다.

또한, 본 발명에 의하면 리드동작 및 라이트동작이 연속적으로 수행되는 리드투라이트동작 시 리드동작을 수행한 이후 라이트동작을 수행하기 위한 데이터를 바로 수신함으로써 라이트동작을 위한 라이트레이턴시를 감소시킬 수 있다.

또한, 본 발명에 의하면 리드투라이트동작 시 리드동작을 수행한 이후 라이트동작을 수행하기 위한 데이터를 바로 수신하여 추가적인 커맨드 입력이 가능하게 함으로써 반도체시스템의 동작 효율을 증가시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 반도체장치의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 반도체장치에 포함된 제어회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 4는 도 3에 도시된 제어회로에 포함된 분주회로의 동작을 설명하기 위한 타이밍도이다.
도 5는 도 3에 도시된 제어회로에 포함된 감지회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 6은 도 5에 도시된 감지회로에 포함된 설정회로의 일 실시예에 따른 구성을 도시한 도면이다.
도 7은 도 5에 도시된 감지회로에 포함된 샘플링회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 8은 도 5에 도시된 감지회로에 포함된 비교회로의 일 실시예에 따른 구성을 도시한 회로도이다.
도 9 내지 11은 도 5에 도시된 감지회로의 일 실시예에 따른 동작을 설명하기 위한 타이밍도이다.
도 12는 도 2에 도시된 반도체장치에 포함된 데이터입출력회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 13은 도 12에 도시된 데이터입출력회로에 포함된 라이트입출력회로의 일 예에 따른 구성을 도시한 블럭도이다.
도 14는 도 12에 도시된 데이터입출력회로에 포함된 리드입출력회로의 일 예에 따른 구성을 도시한 블럭도이다.
도 15는 본 발명의 일 예에 따른 반도체장치의 라이트동작을 설명하기 위한 도면이다.
도 16은 본 발명의 일 예에 따른 반도체장치의 라이트동작을 설명하기 위한 타이밍도이다.
도 17은 본 발명의 일 예에 따른 반도체장치의 리드투라이트동작을 설명하기 위한 도면이다.
도 18은 본 발명의 일 예에 따른 반도체장치의 리드투라이트동작을 설명하기 위한 타이밍도이다.
도 19는 도 1 내지 도 18에 도시된 반도체장치 및 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.

다음의 예들의 기재에 있어서, "기 설정된"이라는 용어는 프로세스나 알고리즘에서 매개변수를 사용할 때 매개변수의 수치가 미리 결정되어 있음을 의미한다. 매개변수의 수치는 예에 따라서 프로세스나 알고리즘이 시작할 때 설정되거나 프로세스나 알고리즘이 수행되는 구간 동안 설정될 수 있다.

다양한 구성요소들을 구별하는데 사용되는 "제1" 및 "제2" 등의 용어는 구성요소들에 의해 한정되지 않는다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 반대로 제2 구성요소는 제1 구성요소로 명명될 수 있다.

하나의 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 할 때 직접적으로 연결되거나 중간에 다른 구성요소를 매개로 연결될 수도 있다고 이해되어야 한다. 반면, "직접 연결되어" 및 "직접 접속되어"라는 기재는 하나의 구성요소가 다른 구성요소에 또 다른 구성요소를 사이에 두지 않고 직접 연결된다고 이해되어야 한다.

"로직하이레벨" 및 "로직로우레벨"은 신호들의 로직레벨들을 설명하기 위해 사용된다. "로직하이레벨"을 갖는 신호는 "로직로우레벨"을 갖는 신호와 구별된다. 예를 들어, 제1 전압을 갖는 신호가 "로직하이레벨"을 갖는 신호에 대응할 때 제2 전압을 갖는 신호는 "로직로우레벨"을 갖는 신호에 대응할 수 있다. 일 실시예에 따라 "로직하이레벨"은 "로직로우레벨"보다 큰 전압으로 설정될 수 있다. 한편, 신호들의 로직레벨들은 실시예에 따라서 다른 로직레벨 또는 반대의 로직레벨로 설정될 수 있다. 예를 들어, 로직하이레벨을 갖는 신호는 실시예에 따라서 로직로우레벨을 갖도록 설정될 수 있고, 로직로우레벨을 갖는 신호는 실시예에 따라서 로직하이레벨을 갖도록 설정될 수 있다.

이하, 예를 통하여 본 개시를 더욱 상세히 설명하기로 한다. 이들 예는 단지 본 개시를 예시하기 위한 것이며, 본 개시의 권리 보호 범위가 이들 예에 의해 제한되는 것은 아니다.

도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체시스템(1)은 컨트롤러(10) 및 반도체장치(20)를 포함할 수 있다. 반도체장치(20)는 버퍼회로(210), 제어회로(240) 및 코어회로(260)를 포함할 수 있다.

컨트롤러(10)는 제1 컨트롤핀(11_1), 제2 컨트롤핀(11_2), 제3 컨트롤핀(11_3), 및 제4 컨트롤핀(11_4)을 포함할 수 있다. 반도체장치(20)는 제1 장치핀(13_1), 제2 장치핀(13_2), 제3 장치핀(13_3), 및 제4 장치핀(13_4)을 포함할 수 있다. 제1 전송라인(12_1)은 제1 컨트롤핀(11_1) 및 제1 장치핀(13_1) 사이에 연결될 수 있다. 제2 전송라인(12_2)은 제2 컨트롤핀(11_2) 및 제2 장치핀(13_2) 사이에 연결될 수 있다. 제3 전송라인(12_3)은 제3 컨트롤핀(11_3) 및 제3 장치핀(13_3) 사이에 연결될 수 있다. 제4 전송라인(12_4)은 제4 컨트롤핀(11_4) 및 제4 장치핀(13_4) 사이에 연결될 수 있다.

컨트롤러(10)는 제1 전송라인(12_1)을 통해 커맨드(CMD)를 반도체장치(20)로 출력할 수 있다. 컨트롤러(10)는 제2 전송라인(12_2)을 통해 어드레스(ADD)를 반도체장치(20)로 출력할 수 있다. 컨트롤러(10)는 제3 전송라인(12_3)을 통해 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 반도체장치(20)로 출력할 수 있다. 컨트롤러(10)는 제4 전송라인(12_4)을 통해 데이터(DATA)를 반도체장치(20)로 출력하고, 제4 전송라인(12_4)을 통해 반도체장치(20)로부터 데이터(DATA)를 수신할 수 있다.

본 발명의 일 실시 예에 따른 반도체시스템(1)에서, 라이트동작은 컨트롤러(10)로부터 출력된 데이터(DATA)를 반도체장치(20)의 내부에 저장하는 동작으로 설정될 수 있다. 리드동작은 반도체장치(20)의 내부에 저장된 데이터(DATA)를 컨트롤러(10)로 출력하는 동작으로 설정될 수 있다. 리드투라이트동작은 리드동작 및 라이트동작이 연속적으로 수행되는 동작으로 설정될 수 있다. 컨트롤러(10)는 라이트동작 시 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 기 설정된 패턴으로 출력한 이후 데이터(DATA)를 출력할 수 있다. 스트로브신호(DQS) 및 반전스트로브신호(DQSB)의 기 설정된 패턴은 후술하는 도 9 내지 도 11에서 구체적으로 설명하도록 한다. 컨트롤러(10)는 리드동작 시 반도체장치(20)로부터 데이터(DATA)를 수신할 수 있다. 컨트롤러(10)는 리드투라이트동작 시 반도체장치(20)로부터 데이터(DATA)를 수신한 이후 데이터(DATA)를 출력할 수 있다.

커맨드(CMD) 및 어드레스(ADD)는 반도체장치(20)의 동작을 제어하기 위한 다수의 비트를 포함할 수 있다. 데이터(DATA)는 다수의 비트를 포함할 수 있다. 스트로브신호(DQS) 및 반전스트로브신호(DQSB)는 제3 전송라인(12_3)을 통해 반도체장치(20)로 출력되도록 도시되어 있지만 서로 다른 전송라인을 통해 반도체장치(20)로 출력되도록 구현될 수 있다. 스트로브신호(DQS) 및 반전스트로브신호(DQSB)는 라이트동작을 수행하기 위한 기 설정된 패턴으로 생성된 이후 주기적으로 토글링되도록 생성될 수 있다.

버퍼회로(210)는 다수의 버퍼를 포함할 수 있다. 버퍼회로(210)는 커맨드(CMD), 어드레스(ADD), 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 수신할 수 있다. 버퍼회로(210)는 데이터(DATA)를 수신하거나 데이터(DATA)를 출력할 수 있다.

제어회로(240)는 버퍼회로(210)에 포함된 다수의 버퍼 중 스트로브신호(DQS), 반전스트로브신호(DQSB) 및 데이터(DATA)를 수신하는 버퍼를 활성화하기 위해 인에이블되는 버퍼인에이블신호를 생성할 수 있다. 제어회로(240)는 스트로브신호(DQS) 및 반전스트로브신호(DQSB)에 기초하여 분주된 내부스트로브신호를 생성할 수 있다.

코어회로(260)는 동작 상태에 따라, 내부스트로브신호에 동기되어 데이터(DATA)로부터 생성되는 내부데이터를 저장하거나, 저장된 내부데이터를 출력할 수 있다.

반도체장치(20)는 라이트동작 시 스트로브신호(DQS) 및 반전스트로브신호(DQSB)의 패턴이 기 설정된 패턴일 때 인에이블되는 버퍼인에이블신호를 생성할 수 있다. 반도체장치(20)는 라이트동작 시 버퍼인에이블신호가 인에이블될 때 활성화되는 버퍼를 통해 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 수신할 수 있다. 반도체장치(20)는 라이트동작 시 수신된 스트로브신호(DQS) 및 반전스트로브신호(DQSB)로부터 생성되는 입력스트로브신호 및 반전입력스트로브신호의 주파수를 분주하여 내부스트로브신호를 생성할 수 있다. 반도체장치(20)는 라이트동작 시 버퍼인에이블신호가 인에이블될 때 활성화되는 버퍼를 통해 데이터(DATA)를 수신할 수 있다. 반도체장치(20)는 라이트동작 시 내부스트로브신호에 동기 되어 데이터(DATA)로부터 생성되는 내부데이터를 저장할 수 있다.

반도체장치(20)는 리드투라이트동작 시 리드동작이 완료된 이후 인에이블되는 버퍼인에이블신호를 생성할 수 있다. 반도체장치(20)는 리드투라이트동작 시 버퍼인에이블신호가 인에이블될 때 활성화되는 버퍼를 통해 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 수신할 수 있다. 반도체장치(20)는 리드투라이트동작 시 수신된 스트로브신호(DQS) 및 반전스트로브신호(DQSB)로부터 생성되는 입력스트로브신호 및 반전입력스트로브신호의 주파수를 분주하여 내부스트로브신호를 생성할 수 있다. 반도체장치(20)는 리드투라이트동작 시 버퍼인에이블신호가 인에이블될 때 활성화되는 버퍼를 통해 데이터(DATA)를 수신할 수 있다. 반도체장치(20)는 리드투라이트동작 시 내부스트로브신호에 동기 되어 데이터(DATA)로부터 생성되는 내부데이터를 저장할 수 있다.

반도체장치(20)는 리드동작 시 내부스트로브신호에 동기 되어 내부데이터로부터 생성되는 데이터(DATA)를 컨트롤러(10)로 출력할 수 있다.

도 2는 반도체장치(20)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 2에 도시된 바와 같이, 반도체장치(20)는 버퍼회로(210), 커맨드디코더(220), 어드레스디코더(230), 제어회로(240), 데이터입출력회로(250), 및 코어회로(260)를 포함할 수 있다.

버퍼회로(210)는 제1 버퍼(211), 제2 버퍼(212), 제3 버퍼(213), 제4 버퍼(214), 및 제5 버퍼(215)를 포함할 수 있다.

제1 버퍼(211)는 제1 내지 제K 커맨드(CMD<1:K>)를 수신하여 제1 내지 제K 입력커맨드(IN_CMD<1:K>)를 생성할 수 있다. 제1 버퍼(211)는 싱글엔디드증폭(Single-ended Ampifier) 버퍼로 구현되어 제1 내지 제K 커맨드(CMD<1:K>)를 버퍼링하여 제1 내지 제K 입력커맨드(IN_CMD<1:K>)를 생성할 수 있다. 제1 내지 제K 커맨드(CMD<1:K>)와 제1 내지 제K 입력커맨드(IN_CMD<1:K>)의 비트수 K는 실시예에 따라 다르게 설정될 수 있고, 이 때 K는 정수일 수 있다.

제2 버퍼(212)는 제1 내지 제L 어드레스(ADD<1:L>)를 수신하여 제1 내지 제L 입력어드레스(IN_ADD<1:L>)를 생성할 수 있다. 제2 버퍼(212)는 싱글엔디드증폭(Single-ended Ampifier) 버퍼로 구현되어 제1 내지 제L 어드레스(ADD<1:L>)를 버퍼링하여 제1 내지 제L 입력어드레스(IN_ADD<1:L>)를 생성할 수 있다. 제1 내지 제L 어드레스(ADD<1:L>)와 제1 내지 제L 입력어드레스(IN_ADD<1:L>)의 비트수 L은 실시예에 따라 다르게 설정될 수 있고, 이 때 L은 정수일 수 있다.

제3 버퍼(213)는 버퍼인에이블신호(RX_ON)가 인에이블될 때 턴온될 수 있다. 제3 버퍼(213)는 버퍼인에이블신호(RX_ON)가 인에이블될 때 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 수신하여 입력스트로브신호(IN_DQS) 및 반전입력스트로브신호(IN_DQSB)를 생성할 수 있다. 제3 버퍼(213)는 차동증폭(Differential Ampifier) 버퍼로 구현되어 버퍼인에이블신호(RX_ON)가 인에이블될 때 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 차동 증폭하여 입력스트로브신호(IN_DQS) 및 반전입력스트로브신호(IN_DQSB)를 생성할 수 있다.

제4 버퍼(214)는 버퍼인에이블신호(RX_ON)가 인에이블될 때 턴온될 수 있다. 제4 버퍼(214)는 버퍼인에이블신호(RX_ON)가 인에이블될 때 제1 내지 제M 데이터(DATA<1:M>)를 수신하여 제1 내지 제M 전달데이터(TD<1:M>)를 생성할 수 있다. 제4 버퍼(214)는 싱글엔디드증폭(Single-ended Ampifier) 버퍼로 구현되어 버퍼인에이블신호(RX_ON)가 인에이블될 때 제1 내지 제M 데이터(DATA<1:M>)를 버퍼링하여 제1 내지 제M 전달데이터(TD<1:M>)를 생성할 수 있다. 제1 내지 제M 데이터(DATA<1:M>)와 제1 내지 제M 전달데이터(TD<1:M>)의 비트수 M은 실시예에 따라 다르게 설정될 수 있고, 이 때 M은 정수일 수 있다. 제4 버퍼(214)를 통해 입력되는 제1 내지 제M 데이터(DATA<1:M>)는 라이트동작 시 컨트롤러(10)로부터 입력될 수 있다. 제4 버퍼(214)를 통해 출력되는 제1 내지 제M 전달데이터(TD<1:M>)는 라이트동작 시 컨트롤러(10)로부터 입력되는 제1 내지 제M 데이터(DATA<1:M>)로부터 생성될 수 있다.

제5 버퍼(215)는 제1 내지 제M 전달데이터(TD<1:M>)를 수신하여 제1 내지 제M 데이터(DATA<1:M>)를 생성할 수 있다. 제5 버퍼(215)는 싱글엔디드증폭(Single-ended Ampifier) 버퍼로 구현되어 제1 내지 제M 전달데이터(TD<1:M>)를 버퍼링하여 제1 내지 제M 데이터(DATA<1:M>) 생성할 수 있다. 제5 버퍼(215)를 통해 입력되는 제1 내지 제M 전달데이터(TD<1:M>)는 리드동작 시 코어회로(260)로부터 출력되는 제1 내지 제X 내부데이터(ID<1:X>)로부터 생성될 수 있다. 제1 내지 제X 내부데이터(ID<1:X>) 의 비트수 XS는 실시예에 따라 다르게 설정될 수 있고, 이 때 X는 정수일 수 있다. 제5 버퍼(215)를 통해 출력되는 제1 내지 제M 데이터(DATA<1:M>)는 리드동작 시 컨트롤러(10)로 출력될 수 있다.

커맨드디코더(220)는 제1 내지 제K 입력커맨드(IN_CMD<1:K>)를 토대로 라이트신호(WT), 리드신호(RD), 및 리드투라이트신호(RTW)를 생성할 수 있다. 커맨드디코더(220)는 제1 내지 제K 입력커맨드(IN_CMD<1:K>)를 디코딩하여 라이트신호(WT), 리드신호(RD), 및 리드투라이트신호(RTW)를 생성할 수 있다. 커맨드디코더(220)는 제1 내지 제K 입력커맨드(IN_CMD<1:K>)가 라이트동작을 수행하기 위한 로직레벨 조합으로 입력될 때 인에이블되는 라이트신호(WT)를 생성할 수 있다. 커맨드디코더(220)는 제1 내지 제K 입력커맨드(IN_CMD<1:K>)가 리드동작을 수행하기 위한 로직레벨 조합으로 입력된 이후 연속적으로 라이트동작을 수행하기 위한 로직레벨 조합으로 입력될 때 인에이블되는 리드투라이트신호(RTW)를 생성할 수 있다. 커맨드디코더(220)는 제1 내지 제K 입력커맨드(IN_CMD<1:K>)가 리드동작을 수행하기 위한 로직레벨 조합으로 입력될 때 인에이블되는 리드신호(RD)를 생성할 수 있다.

어드레스디코더(230)는 제1 내지 제L 입력어드레스(IN_ADD<1:L>)를 토대로 제1 내지 제N 내부어드레스(IADD<1:N>)를 생성할 수 있다. 어드레스디코더(230)는 제1 내지 제L 입력어드레스(IN_ADD<1:L>)를 디코딩하여 제1 내지 제N 내부어드레스(IADD<1:N>)를 생성할 수 있다. 제1 내지 제N 내부어드레스(IADD<1:N>)는 코어회로(260)에 포함된 다수의 메모리셀(미도시)을 선택하기 위해 선택적으로 인에이블될 수 있다.

제어회로(240)는 라이트동작 시 스트로브신호(DQS) 및 반전스트로브신호(DQSB)의 패턴을 감지하여 버퍼인에이블신호(RX_ON)를 생성할 수 있다. 제어회로(240)는 라이트동작 시 스트로브신호(DQS) 및 반전스트로브신호(DQSB)의 패턴이 기 설정된 패턴일 때 인에이블되는 버퍼인에이블신호(RX_ON)를 생성할 수 있다. 제어회로(240)는 리드신호(RD)가 인에이블되거나 라이트신호(WT)가 디스에이블될 때 스트로브신호(DQS) 및 반전스트로브신호(DQSB)의 패턴 감지결과를 초기화할 수 있다.

제어회로(240)는 리드투라이트동작 시 인에이블되는 버퍼인에이블신호(RX_ON)를 생성할 수 있다. 제어회로(240)는 리드투라이트동작 시 리드투라이트신호(RTW) 및 리드신호(RD)를 토대로 버퍼인에이블신호(RX_ON)를 생성할 수 있다. 제어회로(240)는 리드투라이트동작 시 리드투라이트신호(RTW)가 인에이블되는 구간 동안 리드신호(RD)가 디스에이블될 때 인에이블되는 버퍼인에이블신호(RX_ON)를 생성할 수 있다.

제어회로(240)는 스트로브신호(DQS) 및 반전스트로브신호(DQSB)로부터 생성되는 입력스트로브신호(IN_DQS) 및 반전입력스트로브신호(IN_DQSB)의 주파수를 분주하여 제1 내지 제4 내부스트로브신호(IDQS<1:4>)를 생성할 수 있다.

데이터입출력회로(250)는 라이트동작 시 제1 내지 제4 내부스트로브신호(IDQS<1:4>)에 동기 되어 제1 내지 제M 전달데이터(TD<1:M>)를 병렬화 및 래치할 수 있다. 데이터입출력회로(250)는 라이트동작 시 라이트신호(WT)가 인에이블될 때 래치된 제1 내지 제M 전달데이터(TD<1:M>)로부터 제1 내지 제X 내부데이터(ID<1:X>)를 생성할 수 있다. 제1 내지 제M 전달데이터(TD<1:M>)의 비트수 M은 실시예에 따라 다양하게 설정될 수 있다. 제1 내지 제X 내부데이터(ID<1:X>)의 비트수 X는 실시예에 따라 다양하게 설정될 수 있다.

데이터입출력회로(250)는 리드투라이트동작 시 제1 내지 제4 내부스트로브신호(IDQS<1:4>)에 동기 되어 제1 내지 제X 내부데이터(ID<1:X>)를 직렬화 및 래치할 수 있다. 데이터입출력회로(250)는 리드투라이트동작 시 리드신호(RD)가 인에이블될 때 래치된 제1 내지 제X 내부데이터(ID<1:X>)를 토대로 제1 내지 제M 전달데이터(TD<1:M>)를 생성할 수 있다. 데이터입출력회로(250)는 리드투라이트동작 시 리드동작이 완료된 이후 제1 내지 제4 내부스트로브신호(IDQS<1:4>)에 동기 되어 제1 내지 제M 전달데이터(TD<1:M>)를 병렬화 및 래치할 수 있다. 데이터입출력회로(250)는 리드투라이트동작 시 라이트신호(WT)가 인에이블될 때 래치된 제1 내지 제M 전달데이터(TD<1:M>)로부터 제1 내지 제X 내부데이터(ID<1:X>)를 생성할 수 있다.

데이터입출력회로(250)는 리드동작 시 제1 내지 제4 내부스트로브신호(IDQS<1:4>)에 동기 되어 제1 내지 제X 내부데이터(ID<1:X>)를 직렬화 및 래치할 수 있다. 데이터입출력회로(250)는 리드동작 시 리드신호(RD)가 인에이블될 때 래치된 제1 내지 제X 내부데이터(ID<1:X>)를 토대로 제1 내지 제M 전달데이터(TD<1:M>)를 생성할 수 있다.

코어회로(260)는 라이트동작 시 라이트신호(WT)가 인에이블될 때 제1 내지 제N 내부어드레스(IADD<1:N>)에 의해 선택되는 메모리셀(미도시)에 제1 내지 제X 내부데이터(ID<1:X>)를 저장할 수 있다.

코어회로(260)는 리드투라이트동작 시 리드신호(RD)가 인에이블될 때 제1 내지 제N 내부어드레스(IADD<1:N>)에 의해 선택되는 메모리셀(미도시)에 저장된 제1 내지 제X 내부데이터(ID<1:X>)를 출력할 수 있다. 코어회로(260)는 리드투라이트동작 시 라이트신호(WT)가 인에이블될 때 제1 내지 제N 내부어드레스(IADD<1:N>)에 의해 선택되는 메모리셀(미도시)에 제1 내지 제X 내부데이터(ID<1:X>)를 저장할 수 있다.

코어회로(260)는 리드동작 시 리드신호(RD)가 인에이블될 때 제1 내지 제N 내부어드레스(IADD<1:N>)에 의해 선택되는 메모리셀(미도시)에 저장된 제1 내지 제X 내부데이터(ID<1:X>)를 출력할 수 있다.

도 3은 제어회로(240)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 4는 도 3에 도시된 제어회로(240)에 포함된 분주회로(243)의 동작을 설명하기 위한 타이밍도이다. 도 3에 도시된 바와 같이, 제어회로(240)는 내부버퍼회로(241), 감지회로(242), 및 분주회로(243)를 포함할 수 있다.

내부버퍼회로(241)는 제1 내부버퍼(241_1) 및 제2 내부버퍼(241_2)를 포함할 수 있다. 제1 내부버퍼(241_1)는 스트로브신호(DQS)를 수신하여 라이트스트로브신호(WDQS)를 생성할 수 있다. 제1 내부버퍼(241_1)는 싱글엔디드증폭(Single-ended Ampifier) 버퍼로 구현되어 스트로브신호(DQS)를 버퍼링하여 라이트스트로브신호(WDQS)를 생성할 수 있다. 제2 내부버퍼(241_2)는 반전스트로브신호(DQSB)를 수신하여 반전라이트스트로브신호(WDQSB)를 생성할 수 있다. 제2 내부버퍼(241_2)는 싱글엔디드증폭(Single-ended Ampifier) 버퍼로 구현되어 반전스트로브신호(DQSB)를 버퍼링하여 반전라이트스트로브신호(WDQSB)를 생성할 수 있다.

감지회로(242)는 라이트동작 시 라이트스트로브신호(WDQS) 및 반전라이트스트로브신호(WDQSB)의 패턴이 기 설정된 패턴일 때 인에이블되는 버퍼인에이블신호(RX_ON)를 생성할 수 있다. 감지회로(242)는 리드신호(RD)가 인에이블되거나 라이트신호(WT)가 디스에이블될 때 라이트스트로브신호(WDQS) 및 반전라이트스트로브신호(WDQSB)의 패턴 감지결과를 초기화할 수 있다. 감지회로(242)는 리드투라이트동작 시 인에이블되는 버퍼인에이블신호(RX_ON)를 생성할 수 있다. 감지회로(242)는 리드투라이트신호(RTW) 및 리드신호(RD)를 토대로 버퍼인에이블신호(RX_ON)를 생성할 수 있다. 감지회로(242)는 리드투라이트동작 시 리드투라이트신호(RTW)가 인에이블되는 구간 동안 리드신호(RD)가 디스에이블될 때 인에이블되는 버퍼인에이블신호(RX_ON)를 생성할 수 있다.

분주회로(243)는 입력스트로브신호(IN_DQS) 및 반전입력스트로브신호(IN_DQSB)의 주파수를 분주하여 제1 내지 제4 내부스트로브신호(IDQS<1:4>)를 생성할 수 있다. 생성된 제1 내지 제4 내부스트로브신호(IDQS<1:4>)의 주파수는 스트로브신호(DQS) 및 반전스트로브신호(DQSB)의 주파수의 1/2 배일 수 있다. 생성된 제1 내지 제4 내부스트로브신호(IDQS<1:4>)의 위상은 서로 다를 수 있다. 제1 내지 제4 내부스트로브신호(IDQS<1:4>)의 주파수 및 위상은 후술하는 도 4에서 구체적으로 설명하도록 한다.

도 4를 함께 참고하여 분주회로(243)에서 생성되는 제1 내지 제4 내부스트로브신호(IDQS<1:4>)의 주파수 및 위상을 설명하면 다음과 같다.

T1 시점에 분주회로(243)는 입력스트로브신호(IN_DQS) 및 반전입력스트로브신호(IN_DQSB)의 주파수를 분주하여 로직하이레벨로 발생하는 제1 내부스트로브신호(IDQS<1>)를 생성한다. 제1 내부스트로브신호(IDQS<1>)는 입력스트로브신호(IN_DQS)의 2주기 구간마다 로직하이레벨로 발생한다.

T2 시점에 분주회로(243)는 입력스트로브신호(IN_DQS) 및 반전입력스트로브신호(IN_DQSB)의 주파수를 분주하여 로직하이레벨로 발생하는 제2 내부스트로브신호(IDQS<2>)를 생성한다. 제2 내부스트로브신호(IDQS<2>)는 반전입력스트로브신호(IN_DQSB)의 2주기 구간마다 로직하이레벨로 발생한다.

T3 시점에 분주회로(243)는 입력스트로브신호(IN_DQS) 및 반전입력스트로브신호(IN_DQSB)의 주파수를 분주하여 로직하이레벨로 발생하는 제3 내부스트로브신호(IDQS<3>)를 생성한다. 제3 내부스트로브신호(IDQS<3>)는 입력스트로브신호(IN_DQS)의 2주기 구간마다 로직하이레벨로 발생한다.

T4 시점에 분주회로(243)는 입력스트로브신호(IN_DQS) 및 반전입력스트로브신호(IN_DQSB)의 주파수를 분주하여 로직하이레벨로 발생하는 제4 내부스트로브신호(IDQS<4>)를 생성한다. 제4 내부스트로브신호(IDQS<4>)는 반전입력스트로브신호(IN_DQSB)의 2주기 구간마다 로직하이레벨로 발생한다.

도 4에 도시된 바와 같이 제1 내지 제4 내부스트로브신호(IDQS<1:4>)의 주파수는 스트로브신호(DQS) 및 반전스트로브신호(DQSB)의 주파수보다 1/2 배로 생성된다. 또한, 제1 내지 제4 내부스트로브신호(IDQS<1:4>)는 각각 서로 90°씩 위상차가 나도록 생성될 수 있다. 제1 내지 제4 내부스트로브신호(IDQS<1:4>)의 위상차 90°는 제1 내지 제4 내부스트로브신호(IDQS<1:4>)의 1주기 구간의 1/4배수를 의미할 수 있다.

도 5는 감지회로(242)의 일 실시예에 따른 구성을 도시한 따른 블럭도이다. 도 5에 도시된 바와 같이, 감지회로(242)는 설정회로(310), 샘플링회로(320), 모드레지스터(330), 및 비교회로(340)를 포함할 수 있다.

설정회로(310)는 리드신호(RD), 라이트신호(WT), 및 리드투라이트신호(RTW)를 토대로 리셋신호(RST) 및 설정신호(SET)를 생성할 수 있다. 설정회로(310)는 리드신호(RD)가 인에이블될 때 발생하는 펄스를 포함하는 리셋신호(RST)를 생성할 수 있다. 설정회로(310)는 라이트신호(WT)가 인에이블된 이후 라이트신호(WT)가 디스에이블될 때 발생하는 펄스를 포함하는 리셋신호(RST)를 생성할 수 있다. 설정회로(310)는 리드투라이트신호(RTW)가 인에이블되는 구간 동안 리드신호(RD)가 디스에이블될 때 발생하는 펄스를 포함하는 설정신호(SET)를 생성할 수 있다.

샘플링회로(320)는 라이트스트로브신호(WDQS) 및 반전라이트스트로브신호(WDQSB)의 패턴을 샘플링하여 제1 내지 제4 스트로브샘플링신호(ST<1:4>) 및 제1 내지 제4 반전스트로브샘플링신호(SB<1:4>)를 생성할 수 있다. 샘플링회로(320)는 반전라이트스트로브신호(WDQSB)의 라이징에지에 입력되는 라이트스트로브신호(WDQS)의 로직레벨을 순차적으로 샘플링하여 제1 내지 제4 스트로브샘플링신호(ST<1:4>)를 생성할 수 있다. 샘플링회로(320)는 라이트스트로브신호(WDQS)의 라이징에지에 입력되는 반전라이트스트로브신호(WDQSB)의 로직레벨을 순차적으로 샘플링하여 제1 내지 제4 반전스트로브샘플링신호(SB<1:4>)를 생성할 수 있다. 샘플링회로(320)는 리셋신호(RST)의 펄스가 입력될 때 초기화되는 제1 내지 제4 스트로브샘플링신호(ST<1:4>) 및 제1 내지 제4 반전스트로브샘플링신호(SB<1:4>)를 생성할 수 있다.

모드레지스터(330)는 다수의 레지스터(미도시)를 포함할 수 있다. 모드레지스터(330)는 스트로브신호(DQS) 및 반전스트로브신호(DQSB)의 기 설정된 패턴 정보를 포함하는 제1 내지 제4 모드샘플링신호(MT<1:4>) 및 제1 내지 제4 반전모드샘플링신호(MB<1:4>)를 저장할 수 있다. 모드레지스터(330)는 라이트동작 시 저장된 제1 내지 제4 모드샘플링신호(MT<1:4>) 및 제1 내지 제4 반전모드샘플링신호(MB<1:4>)를 출력할 수 있다.

비교회로(340)는 제1 내지 제4 스트로브샘플링신호(ST<1:4>) 및 제1 내지 제4 반전스트로브샘플링신호(SB<1:4>)와 제1 내지 제4 모드샘플링신호(MT<1:4>) 및 제1 내지 제4 반전모드샘플링신호(MB<1:4>)를 비교하여 버퍼인에이블신호(RX_ON)를 생성할 수 있다. 비교회로(340)는 제1 내지 제4 스트로브샘플링신호(ST<1:4>)와 제1 내지 제4 모드샘플링신호(MT<1:4>)의 로직레벨 조합이 동일하고, 제1 내지 제4 반전모드샘플링신호(MB<1:4>)와 제1 내지 제4 반전모드샘플링신호(MB<1:4>)의 로직레벨 조합이 동일할 때 인에이블되는 버퍼인에이블신호(RX_ON)를 생성할 수 있다. 비교회로(340)는 설정신호(SET)의 펄스가 입력될 때 인에이블되는 버퍼인에이블신호(RX_ON)를 생성할 수 있다. 비교회로(340)는 리셋신호(RST)의 펄스가 입력될 때 디스에이블되는 버퍼인에이블신호(RX_ON)를 생성할 수 있다.

도 6은 설정회로(310)의 일 실시예에 따른 구성을 도시한 따른 도면이다. 도 6에 도시된 바와 같이, 설정회로(310)는 리셋신호생성회로(311) 및 설정신호생성회로(312)를 포함할 수 있다.

리셋신호생성회로(311)는 라이트펄스생성기(311_1) 및 오어게이트(311_2)를 포함할 수 있다. 라이트펄스생성기(311_1)는 라이트신호(WT)가 인에이블된 이후 디스에이블될 때 발생하는 펄스를 포함하는 라이트펄스(WP)를 생성할 수 있다. 라이트펄스생성기(311_1)는 라이트신호(WT)가 로직하이레벨로 입력된 이후 로직로우레벨로 레벨천이할 때 로직하이레벨의 펄스를 포함하는 라이트펄스(WP)를 생성할 수 있다. 오어게이트(311_2)는 리드신호(RD) 및 라이트펄스(WP) 중 어느 하나가 로직하이레벨로 생성될 때 로직하이레벨로 인에이블되는 리셋신호(RST)를 생성할 수 있다. 오어게이트(311_2)는 리드신호(RD) 및 라이트펄스(WP)를 논리합 연산을 수행하여 리셋신호(RST)를 생성할 수 있다.

설정신호생성회로(312)는 리드펄스생성기(312_1) 및 앤드게이트(312_2)를 포함할 수 있다. 리드펄스생성기(312_1)는 리드신호(RD)가 인에이블된 이후 디스에이블될 때 발생하는 펄스를 포함하는 리드펄스(RP)를 생성할 수 있다. 리드펄스생성기(312_1)는 리드신호(RD)가 로직하이레벨로 입력된 이후 로직로우레벨로 레벨천이할 때 로직하이레벨의 펄스를 포함하는 리드펄스(RP)를 생성할 수 있다. 앤드게이트(312_2)는 리드투라이트신호(RTW)가 로직하이레벨로 인에이블되는 구간 동안 리드펄스(RP)가 로직하이레벨로 생성될 때 로직하이레벨로 인에이블되는 설정신호(SET)를 생성할 수 있다. 앤드게이트(312_2)는 리드투라이트신호(RTW) 및 리드펄스(RP)를 논리곱 연산을 수행하여 설정신호(SET)를 생성할 수 있다.

도 7은 샘플링회로(320)의 일 실시예에 따른 구성을 도시한 따른 블럭도이다. 도 7에 도시된 바와 같이, 샘플링회로(320)는 스트로브샘플링신호생성회로(321) 및 반전스트로브샘플링신호생성회로(322)를 포함할 수 있다.

스트로브샘플링신호생성회로(321)는 플립플롭들(321_1,321_2,321_3,321_4)로 구현될 수 있다. 플립플롭(321_1)은 반전라이트스트로브신호(WDQSB)의 라이징에지에 입력되는 라이트스트로브신호(WDQS)의 로직레벨을 샘플링하여 제1 스트로브샘플링신호(ST<1>)를 생성할 수 있다. 플립플롭(321_1)은 리셋신호(RST)가 로직하이레벨로 입력될 때 로직로우레벨로 초기화되는 제1 스트로브샘플링신호(ST<1>)를 생성할 수 있다. 플립플롭(321_2)은 반전라이트스트로브신호(WDQSB)의 라이징에지에 입력되는 제1 스트로브샘플링신호(ST<1>)의 로직레벨을 샘플링하여 제2 스트로브샘플링신호(ST<2>)를 생성할 수 있다. 플립플롭(321_2)은 리셋신호(RST)가 로직하이레벨로 입력될 때 로직로우레벨로 초기화되는 제2 스트로브샘플링신호(ST<2>)를 생성할 수 있다. 플립플롭(321_3)은 반전라이트스트로브신호(WDQSB)의 라이징에지에 입력되는 제2 스트로브샘플링신호(ST<2>)의 로직레벨을 샘플링하여 제3 스트로브샘플링신호(ST<3>)를 생성할 수 있다. 플립플롭(321_3)은 리셋신호(RST)가 로직하이레벨로 입력될 때 로직로우레벨로 초기화되는 제3 스트로브샘플링신호(ST<3>)를 생성할 수 있다. 플립플롭(321_4)은 반전라이트스트로브신호(WDQSB)의 라이징에지에 입력되는 제3 스트로브샘플링신호(ST<3>)의 로직레벨을 샘플링하여 제4 스트로브샘플링신호(ST<4>)를 생성할 수 있다. 플립플롭(321_4)은 리셋신호(RST)가 로직하이레벨로 입력될 때 로직로우레벨로 초기화되는 제4 스트로브샘플링신호(ST<4>)를 생성할 수 있다.

스트로브샘플링신호생성회로(321)는 반전라이트스트로브신호(WDQSB)에 동기 되어 입력되는 라이트스트로브신호(WDQS)의 로직레벨을 순차적으로 샘플링하여 제1 내지 제4 스트로브샘플링신호(ST<1:4>)를 생성할 수 있다. 스트로브샘플링신호생성회로(321)는 리셋신호(RST)가 로직하이레벨로 입력될 때 모든 비트가 로직로우레벨로 초기화되는 제1 내지 제4 스트로브샘플링신호(ST<1:4>)를 생성할 수 있다.

반전스트로브샘플링신호생성회로(322)는 플립플롭들(322_1,322_2,322_3,322_4)로 구현될 수 있다. 플립플롭(322_1)은 라이트스트로브신호(WDQS)의 라이징에지에 입력되는 반전라이트스트로브신호(WDQSB)의 로직레벨을 샘플링하여 제1 반전스트로브샘플링신호(SB<1>)를 생성할 수 있다. 플립플롭(322_1)은 리셋신호(RST)가 로직하이레벨로 입력될 때 로직로우레벨로 초기화되는 제1 반전스트로브샘플링신호(SB<1>)를 생성할 수 있다. 플립플롭(322_2)은 라이트스트로브신호(WDQS)의 라이징에지에 입력되는 제1 반전스트로브샘플링신호(SB<1>)의 로직레벨을 샘플링하여 제2 반전스트로브샘플링신호(SB<2>)를 생성할 수 있다. 플립플롭(322_2)은 리셋신호(RST)가 로직하이레벨로 입력될 때 로직로우레벨로 초기화되는 제2 반전스트로브샘플링신호(SB<2>)를 생성할 수 있다. 플립플롭(322_3)은 라이트스트로브신호(WDQS)의 라이징에지에 입력되는 제2 반전스트로브샘플링신호(SB<2>)의 로직레벨을 샘플링하여 제3 반전스트로브샘플링신호(SB<3>)를 생성할 수 있다. 플립플롭(322_3)은 리셋신호(RST)가 로직하이레벨로 입력될 때 로직로우레벨로 초기화되는 제3 반전스트로브샘플링신호(SB<3>)를 생성할 수 있다. 플립플롭(322_4)은 라이트스트로브신호(WDQS)의 라이징에지에 입력되는 제3 반전스트로브샘플링신호(SB<3>)의 로직레벨을 샘플링하여 제4 반전스트로브샘플링신호(SB<4>)를 생성할 수 있다. 플립플롭(322_4)은 리셋신호(RST)가 로직하이레벨로 입력될 때 로직로우레벨로 초기화되는 제4 반전스트로브샘플링신호(SB<4>)를 생성할 수 있다.

반전스트로브샘플링신호생성회로(322)는 라이트스트로브신호(WDQS)에 동기 되어 입력되는 반전라이트스트로브신호(WDQSB)의 로직레벨을 순차적으로 샘플링하여 제1 내지 제4 반전스트로브샘플링신호(SB<1:4>)를 생성할 수 있다. 반전스트로브샘플링신호생성회로(322)는 리셋신호(RST)가 로직하이레벨로 입력될 때 모든 비트가 로직로우레벨로 초기화되는 제1 내지 제4 반전스트로브샘플링신호(SB<1:4>)를 생성할 수 있다.

도 8은 비교회로(340)의 일 실시예에 따른 구성을 도시한 따른 회로도이다. 도 9 내지 11은 감지회로(242)의 일 실시예에 따른 동작을 설명하기 위한 타이밍도들이다. 도 8에 도시된 바와 같이, 비교회로(340)는 제1 비교신호생성회로(341), 제2 비교신호생성회로(342) 및 버퍼인에이블신호생성회로(343)를 포함할 수 있다.

제1 비교신호생성회로(341)는 익스클루시브노어게이트들(341_1,341_2,341_3,341_4) 및 앤드게이트(341_5)를 포함할 수 있다. 제1 비교신호생성회로(341)는 제1 내지 제4 스트로브샘플링신호(ST<1:4>)와 제1 내지 제4 모드샘플링신호(MT<1:4>)의 로직레벨 조합을 비교하여 제1 비교신호(CMP1)를 생성할 수 있다. 제1 비교신호생성회로(341)는 제1 내지 제4 스트로브샘플링신호(ST<1:4>)와 제1 내지 제4 모드샘플링신호(MT<1:4>)의 모든 비트들이 동일한 로직레벨 조합일 때 로직하이레벨의 제1 비교신호(CMP1)를 생성할 수 있다.

제2 비교신호생성회로(342)는 익스클루시브노어게이트들(342_1,342_2,342_3,342_4) 및 앤드게이트(342_5)를 포함할 수 있다. 제2 비교신호생성회로(342)는 제1 내지 제4 반전스트로브샘플링신호(SB<1:4>)와 제1 내지 제4 반전모드샘플링신호(MB<1:4>)의 로직레벨 조합을 비교하여 제2 비교신호(CMP2)를 생성할 수 있다. 제2 비교신호생성회로(342)는 제1 내지 제4 반전스트로브샘플링신호(SB<1:4>)와 제1 내지 제4 반전모드샘플링신호(MB<1:4>)의 모든 비트들이 동일한 로직레벨 조합일 때 로직하이레벨의 제2 비교신호(CMP2)를 생성할 수 있다.

버퍼인에이블신호생성회로(343)는 앤드게이트(343_1), 노어게이트(343_2), 낸드게이트들(343_3,343_4), 및 인버터(343_5)를 포함할 수 있다. 낸드게이트들(343_3,343_4)은 SR래치로 구현될 수 있다. 버퍼인에이블신호생성회로(343)는 제1 비교신호(CMP1), 제2 비교신호(CMP2), 설정신호(SET), 및 리셋신호(RST)를 토대로 버퍼인에이블신호(RX_ON)를 생성할 수 있다. 버퍼인에이블신호생성회로(343)는 제1 비교신호(CMP1)와 제2 비교신호(CMP2)가 모두 로직하이레벨로 인에이블될 때 로직하이레벨로 인에이블되는 버퍼인에이블신호(RX_ON)를 생성할 수 있다. 버퍼인에이블신호생성회로(343)는 설정신호(SET)가 로직하이레벨로 인에이블될 때 로직하이레벨로 인에이블되는 버퍼인에이블신호(RX_ON)를 생성할 수 있다. 버퍼인에이블신호생성회로(343)는 리셋신호(RST)가 로직하이레벨로 인에이블될 때 로직로우레벨로 디스에이블되는 버퍼인에이블신호(RX_ON)를 생성할 수 있다.

도 9를 함께 참고하여, 본 발명의 감지회로(242)에서 스트로브신호(DQS) 및 반전스트로브신호(DQSB)로부터 생성되는 라이트스트로브신호(WDQS) 및 반전라이트스트로브신호(WDQSB)의 기 설정된 패턴을 감지하여 버퍼인에이블신호(RX_ON)를 생성하는 제1 실시예를 설명하면 다음과 같다.

설명에 앞서, 기 설정된 패턴인 제1 내지 제4 모드샘플링신호(MT<1:4>)는 "L,L,L,L"이고, 제1 내지 제4 반전모드샘플링신호(MB<1:4>)는 "H,H,H,L"로 설정된다.

T11 시점에 스트로브샘플링신호생성회로(321)는 반전라이트스트로브신호(WDQSB)의 라이징에지에 입력되는 라이트스트로브신호(WDQS)의 로직레벨을 샘플링하여 로직로우레벨(L)의 제1 스트로브샘플링신호(ST<1>)를 생성한다.

T12 시점에 반전스트로브샘플링신호생성회로(322)는 라이트스트로브신호(WDQS)의 라이징에지에 입력되는 반전라이트스트로브신호(WDQSB)의 로직레벨을 샘플링하여 로직하이레벨(H)의 제1 반전스트로브샘플링신호(SB<1>)를 생성한다.

T13 시점에 스트로브샘플링신호생성회로(321)는 반전라이트스트로브신호(WDQSB)의 라이징에지에 입력되는 라이트스트로브신호(WDQS)의 로직레벨을 샘플링하여 로직로우레벨(L)의 제1 스트로브샘플링신호(ST<1>) 및 로직로우레벨(L)의 제2 스트로브샘플링신호(ST<2>)를 생성한다.

T14 시점에 반전스트로브샘플링신호생성회로(322)는 라이트스트로브신호(WDQS)의 라이징에지에 입력되는 반전라이트스트로브신호(WDQSB)의 로직레벨을 샘플링하여 로직하이레벨(H)의 제1 반전스트로브샘플링신호(SB<1>) 및 로직하이레벨(H)의 제2 반전스트로브샘플링신호(SB<2>)를 생성한다.

T15 시점에 스트로브샘플링신호생성회로(321)는 반전라이트스트로브신호(WDQSB)의 라이징에지에 입력되는 라이트스트로브신호(WDQS)의 로직레벨을 샘플링하여 로직로우레벨(L)의 제1 스트로브샘플링신호(ST<1>), 로직로우레벨(L)의 제2 스트로브샘플링신호(ST<2>) 및 로직로우레벨(L)의 제3 스트로브샘플링신호(ST<3>)를 생성한다.

T16 시점에 반전스트로브샘플링신호생성회로(322)는 라이트스트로브신호(WDQS)의 라이징에지에 입력되는 반전라이트스트로브신호(WDQSB)의 로직레벨을 샘플링하여 로직하이레벨(H)의 제1 반전스트로브샘플링신호(SB<1>), 로직하이레벨(H)의 제2 반전스트로브샘플링신호(SB<2>) 및 로직하이레벨(H)의 제3 반전스트로브샘플링신호(SB<3>)를 생성한다.

이때, 비교회로(340)는 제1 내지 제4 스트로브샘플링신호(ST<1:4>)가 제1 내지 제4 모드샘플링신호(MT<1:4>)와 동일하고, 제1 내지 제4 반전스트로브샘플링신호(SB<1:4>)가 제1 내지 제4 반전모드샘플링신호(MB<1:4>)와 동일하므로 로직하이레벨로 인에이블되는 버퍼인에이블신호(RX_ON)를 생성한다.

도 10을 함께 참고하여, 본 발명의 감지회로(242)에서 스트로브신호(DQS) 및 반전스트로브신호(DQSB)로부터 생성되는 라이트스트로브신호(WDQS) 및 반전라이트스트로브신호(WDQSB)의 기 설정된 패턴을 감지하여 버퍼인에이블신호(RX_ON)를 생성하는 제2 실시예를 설명하면 다음과 같다.

설명에 앞서, 기 설정된 패턴인 제1 내지 제4 모드샘플링신호(MT<1:4>)는 "L,H,H,L"이고, 제1 내지 제4 반전모드샘플링신호(MB<1:4>)는 "L,L,L,L"로 설정된다.

T21 시점에 반전스트로브샘플링신호생성회로(322)는 라이트스트로브신호(WDQS)의 라이징에지에 입력되는 반전라이트스트로브신호(WDQSB)의 로직레벨을 샘플링하여 로직로우레벨(L)의 제1 반전스트로브샘플링신호(SB<1>)를 생성한다.

T22 시점에 스트로브샘플링신호생성회로(321)는 반전라이트스트로브신호(WDQSB)의 라이징에지에 입력되는 라이트스트로브신호(WDQS)의 로직레벨을 샘플링하여 로직하이레벨(H)의 제1 스트로브샘플링신호(ST<1>)를 생성한다.

T23 시점에 스트로브샘플링신호생성회로(321)는 반전라이트스트로브신호(WDQSB)의 라이징에지에 입력되는 라이트스트로브신호(WDQS)의 로직레벨을 샘플링하여 로직하이레벨(H)의 제1 스트로브샘플링신호(ST<1>) 및 로직하이레벨(H)의 제2 스트로브샘플링신호(ST<2>)를 생성한다.

T24 시점에 스트로브샘플링신호생성회로(321)는 반전라이트스트로브신호(WDQSB)의 라이징에지에 입력되는 라이트스트로브신호(WDQS)의 로직레벨을 샘플링하여 로직로우레벨(L)의 제1 스트로브샘플링신호(ST<1>), 로직하이레벨(H)의 제2 스트로브샘플링신호(ST<2>) 및 로직하이레벨(H)의 제3 스트로브샘플링신호(ST<3>)를 생성한다.

도 11을 함께 참고하여, 본 발명의 감지회로(242)에서 스트로브신호(DQS) 및 반전스트로브신호(DQSB)로부터 생성되는 라이트스트로브신호(WDQS) 및 반전라이트스트로브신호(WDQSB)의 기 설정된 패턴을 감지하여 버퍼인에이블신호(RX_ON)를 생성하는 제3 실시예를 설명하면 다음과 같다.

설명에 앞서, 기 설정된 패턴인 제1 내지 제4 모드샘플링신호(MT<1:4>)는 "L,H,L,L"이고, 제1 내지 제4 반전모드샘플링신호(MB<1:4>)는 "L,H,L,L"로 설정된다.

T31 시점에 스트로브샘플링신호생성회로(321)는 반전라이트스트로브신호(WDQSB)의 라이징에지에 입력되는 라이트스트로브신호(WDQS)의 로직레벨을 샘플링하여 로직로우레벨(L)의 제1 스트로브샘플링신호(ST<1>)를 생성한다.

T32 시점에 반전스트로브샘플링신호생성회로(322)는 라이트스트로브신호(WDQS)의 라이징에지에 입력되는 반전라이트스트로브신호(WDQSB)의 로직레벨을 샘플링하여 로직하이레벨(H)의 제1 반전스트로브샘플링신호(SB<1>)를 생성한다.

T33 시점에 스트로브샘플링신호생성회로(321)는 반전라이트스트로브신호(WDQSB)의 라이징에지에 입력되는 라이트스트로브신호(WDQS)의 로직레벨을 샘플링하여 로직하이레벨(H)의 제1 스트로브샘플링신호(ST<1>) 및 로직로우레벨(L)의 제2 스트로브샘플링신호(ST<2>)를 생성한다.

T34 시점에 반전스트로브샘플링신호생성회로(322)는 라이트스트로브신호(WDQS)의 라이징에지에 입력되는 반전라이트스트로브신호(WDQSB)의 로직레벨을 샘플링하여 로직로우레벨(L)의 제1 반전스트로브샘플링신호(SB<1>) 및 로직하이레벨(H)의 제2 반전스트로브샘플링신호(SB<2>)를 생성한다.

T35 시점에 스트로브샘플링신호생성회로(321)는 반전라이트스트로브신호(WDQSB)의 라이징에지에 입력되는 라이트스트로브신호(WDQS)의 로직레벨을 샘플링하여 로직로우레벨(L)의 제1 스트로브샘플링신호(ST<1>), 로직하이레벨(H)의 제2 스트로브샘플링신호(ST<2>) 및 로직로우레벨(L)의 제3 스트로브샘플링신호(ST<3>)를 생성한다.

도 12는 데이터입출력회로(250)의 일 실시예에 따른 구성을 도시한 따른 블럭도이다. 도 12에 도시된 바와 같이, 데이터입출력회로(250)는 라이트입출력회로(251) 및 리드입출력회로(252)를 포함할 수 있다.

라이트입출력회로(251)는 라이트동작 시 제1 내지 제4 내부스트로브신호(IDQS<1:4>)에 동기 되어 제1 내지 제M 전달데이터(TD<1:M>)를 병렬화 및 래치할 수 있다. 라이트입출력회로(251)는 라이트동작 시 라이트신호(WT)가 인에이블될 때 래치된 제1 내지 제M 전달데이터(TD<1:M>)로부터 제1 내지 제X 내부데이터(ID<1:X>)를 생성할 수 있다. 라이트입출력회로(251)는 리드투라이트동작 시 리드동작이 완료된 이후 제1 내지 제4 내부스트로브신호(IDQS<1:4>)에 동기 되어 제1 내지 제M 전달데이터(TD<1:M>)를 병렬화 및 래치할 수 있다. 라이트입출력회로(251)는 리드투라이트동작 시 라이트신호(WT)가 인에이블될 때 래치된 제1 내지 제M 전달데이터(TD<1:M>)로부터 제1 내지 제X 내부데이터(ID<1:X>)를 생성할 수 있다.

리드입출력회로(252)는 리드동작 시 제1 내지 제4 내부스트로브신호(IDQS<1:4>)에 동기 되어 제1 내지 제X 내부데이터(ID<1:X>)를 직렬화 및 래치할 수 있다. 리드입출력회로(252)는 리드동작 시 리드신호(RD)가 인에이블될 때 래치된 제1 내지 제X 내부데이터(ID<1:X>)를 토대로 제1 내지 제M 전달데이터(TD<1:M>)를 생성할 수 있다. 리드입출력회로(252)는 리드투라이트동작 시 제1 내지 제4 내부스트로브신호(IDQS<1:4>)에 동기 되어 제1 내지 제X 내부데이터(ID<1:X>)를 직렬화 및 래치할 수 있다. 리드입출력회로(252)는 리드투라이트동작 시 리드신호(RD)가 인에이블될 때 래치된 제1 내지 제X 내부데이터(ID<1:X>)를 토대로 제1 내지 제M 전달데이터(TD<1:M>)를 생성할 수 있다.

도 13은 라이트입출력회로(251)의 일 실시예에 따른 구성을 도시한 따른 블럭도이다. 도 13에 도시된 바와 같이, 라이트입출력회로(251)는 병렬제어회로(251_1), 파이프제어회로(251_2), 파이프회로(251_3), 라이트개시신호생성회로(251_4) 및 라이트드라이버(251_5)를 포함할 수 있다.

병렬제어회로(251_1)는 제1 내지 제4 내부스트로브신호(IDQS<1:4>)에 동기 되어 직렬로 입력되는 제1 내지 제M 전달데이터(TD<1:M>)를 병렬화하여 제1 내지 제M 라이트정렬데이터(WAD<1:M>)를 생성할 수 있다. 병렬제어회로(251_1)는 일반적인 디시리얼라이저(deserializer)로 구현될 수 있다.

파이프제어회로(251_2)는 제1 내부스트로브신호(IDQS<1>)가 입력될 때 인에이블되는 파이프입력제어신호(PIN)를 생성할 수 있다. 파이프제어회로(251_2)는 제1 내부스트로브신호(IDQS<1>)가 입력될 때 파이프입력제어신호(PIN)를 생성하도록 구현되어 있지만 제1 내지 제4 내부스트로브신호(IDQS<1:4>) 중 어느 하나가 입력될 때 파이프입력제어신호(PIN)를 생성하도록 구현될 수 있다. 파이프제어회로(251_2)는 라이트신호(WT)를 토대로 파이프출력제어신호(POUT)를 생성할 수 있다. 파이프제어회로(251_2)는 라이트신호(WT)를 지연하여 인에이블되는 파이프출력제어신호(POUT)를 생성할 수 있다.

파이프회로(251_3)는 파이프입력제어신호(PIN)가 인에이블될 때 제1 내지 제M 라이트정렬데이터(WAD<1:M>)를 저장할 수 있다. 파이프회로(251_3)는 파이프출력제어신호(POUT)가 인에이블될 때 저장된 제1 내지 제M 라이트정렬데이터(WAD<1:M>)를 제1 내지 제M 래치데이터(LD<1:M>)로 출력할 수 있다. 파이프회로(251_3)는 파이프입력제어신호(PIN)와 파이프출력제어신호(POUT)에 의해 제어되도록 도시되어 있지만 다수의 파이프입력제어신호(PIN)와 다수의 파이프출력제어신호(POUT)를 수신하여 제1 내지 제M 라이트정렬데이터(WAD<1:M>)를 저장하고 제1 내지 제M 래치데이터(LD<1:M>)를 생성하는 일반적인 파이프회로로 구현될 수 있다.

라이트개시신호생성회로(251_4)는 라이트신호(WT)를 지연하여 라이트개시신호(WT_ST)를 생성할 수 있다. 라이트개시신호생성회로(251_4)는 라이트신호(WT)를 내부지연량에 맞춰 지연하는 일반적인 딜레이회로(delay circuit)으로 구현될 수 있다.

라이트드라이버(251_5)는 라이트개시신호(WT_ST)가 인에이블될 때 제1 내지 제M 래치데이터(LD<1:M>)를 토대로 제1 내지 제X 내부데이터(ID<1:X>)를 생성할 수 있다. 라이트드라이버(251_5)는 라이트개시신호(WS_ST)가 인에이블될 때 제1 내지 제M 래치데이터(LD<1:M>)의 로직레벨에 따라 제1 내지 제X 내부데이터(ID<1:X>)를 구동하는 일반적인 드라이버로 구현될 수 있다.

도 14는 리드입출력회로(252)의 일 실시예에 따른 구성을 도시한 따른 블럭도이다. 도 14에 도시된 바와 같이, 리드입출력회로(252)는 직렬제어회로(252_1), 리드개시신호생성회로(252_2) 및 리드드라이버(252_3)를 포함할 수 있다.

직렬제어회로(252_1)는 제1 내지 제4 내부스트로브신호(IDQS<1:4>)에 동기 되어 병렬로 입력되는 제1 내지 제X 내부데이터(ID<1:X>)를 직렬화하여 제1 내지 제M 직렬리드데이터(SRD<1:M>)를 생성할 수 있다. 직렬제어회로(252_1)는 일반적인 시리얼라이저(serializer)로 구현될 수 있다.

리드개시신호생성회로(252_2)는 리드신호(RD)를 지연하여 리드개시신호(RD_ST)를 생성할 수 있다. 리드개시신호생성회로(252_2)는 리드신호(RD)를 내부지연량에 맞춰 지연하는 일반적인 딜레이회로(delay circuit)으로 구현될 수 있다.

리드드라이버(252_3)는 리드개시신호(RD_ST)가 인에이블될 때 제1 내지 제M 직렬리드데이터(SRD<1:M>)를 토대로 제1 내지 제M 전달데이터(TD<1:M>)를 생성할 수 있다. 리드드라이버(252_3)는 리드개시신호(RD_ST)가 인에이블될 때 제1 내지 제M 직렬리드데이터(SRD<1:M>)의 로직레벨에 따라 제1 내지 제M 전달데이터(TD<1:M>)를 구동하는 일반적인 드라이버로 구현될 수 있다.

도 15를 참고하여 본 발명의 일 실시예에 따른 반도체시스템의 라이트동작을 설명하되, 스트로브신호(DQS) 및 반전스트로브신호(DQSB)의 패턴을 감지하여 제1 내지 제M 데이터(DATA<1:M>)를 저장하는 동작을 설명하면 다음과 같다.

제1 버퍼(211)는 라이트동작을 수행하기 위한 로직레벨 조합을 갖는 제1 내지 제K 커맨드(CMD<1:K>)를 수신하여 제1 내지 제K 입력커맨드(IN_CMD<1:K>)를 생성한다.

제2 버퍼(212)는 제1 내지 제L 어드레스(ADD<1:L>)를 수신하여 제1 내지 제L 입력어드레스(IN_ADD<1:L>)를 생성한다.

커맨드디코더(220)는 라이트동작을 수행하기 위한 로직레벨 조합으로 입력되는 제1 내지 제K 입력커맨드(IN_CMD<1:K>)를 디코딩하여 로직하이레벨로 인에이블되는 라이트신호(WT)를 생성한다.

어드레스디코더(230)는 제1 내지 제L 입력어드레스(IN_ADD<1:L>)를 디코딩하여 제1 내지 제N 내부어드레스(IADD<1:N>)를 생성한다.

제어회로(240)는 라이트동작 시 스트로브신호(DQS) 및 반전스트로브신호(DQSB)의 패턴이 기 설정된 패턴일 때 로직하이레벨로 인에이블되는 버퍼인에이블신호(RX_ON)를 생성한다.

제3 버퍼(213)는 버퍼인에이블신호(RX_ON)가 인에이블될 때 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 수신하여 주기적으로 토글링되는 입력스트로브신호(IN_DQS) 및 반전입력스트로브신호(IN_DQSB)를 생성한다.

제4 버퍼(214)는 버퍼인에이블신호(RX_ON)가 인에이블될 때 제1 내지 제M 데이터(DATA<1:M>)를 수신하여 제1 내지 제M 전달데이터(TD<1:M>)를 생성한다.

제어회로(240)는 입력스트로브신호(IN_DQS) 및 반전입력스트로브신호(IN_DQSB)의 주파수를 분주하여 제1 내지 제4 내부스트로브신호(IDQS<1:4>)를 생성한다.

데이터입출력회로(250)는 라이트동작 시 제1 내지 제4 내부스트로브신호(IDQS<1:4>)에 동기 되어 제1 내지 제M 전달데이터(TD<1:M>)를 병렬화 및 래치한다. 데이터입출력회로(250)는 라이트동작 시 라이트신호(WT)가 로직하이레벨로 인에이블될 때 래치된 제1 내지 제M 전달데이터(TD<1:M>)로부터 제1 내지 제X 내부데이터(ID<1:X>)를 생성한다.

코어회로(260)는 라이트동작 시 라이트신호(WT)가 로직하이레벨로 인에이블될 때 제1 내지 제N 내부어드레스(IADD<1:N>)에 의해 선택되는 메모리셀(미도시)에 제1 내지 제X 내부데이터(ID<1:X>)를 저장한다.

도 16을 함께 참고하여 도 1 내지 도 15에 개시된 본 발명의 일 실시예에 따른 반도체시스템의 라이트동작을 설명하되, 스트로브신호(DQS) 및 반전스트로브신호(DQSB)의 패턴을 감지하여 제1 내지 제4 데이터(DATA<1:4>)를 저장하는 동작을 예를 들어 설명하면 다음과 같다. 도 16의 설명에서 개시되는 구성들은 앞서 도 1 내지 도 15에서 개시된 구성들을 의미한다.

T41 시점부터 T43 시점까지 컨트롤러(10)는 기 설정된 패턴을 갖는 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 출력한다. 기 설정된 패턴을 갖는 스트로브신호(DQS) 및 반전스트로브신호(DQSB)는 도 9에 도시된 패턴으로 설정된다.

T42 시점에 컨트롤러(10)는 라이트동작을 수행하기 위한 커맨드(CMD)를 출력한다.

T44 시점에 제어회로(240)는 스트로브신호(DQS) 및 반전스트로브신호(DQSB)의 패턴이 기 설정된 패턴일 때 로직하이레벨로 인에이블되는 버퍼인에이블신호(RX_ON)를 생성한다.

제3 버퍼(213)는 버퍼인에이블신호(RX_ON)가 로직하이레벨로 인에이블될 때 턴온된다.

제4 버퍼(214)는 버퍼인에이블신호(RX_ON)가 로직하이레벨로 인에이블될 때 턴온된다.

T45 시점에 커맨드디코더(220)는 커맨드(CMD)로부터 생성되는 제1 내지 제K 입력커맨드(IN_CMD<1:K>)를 디코딩하여 로직하이레벨로 인에이블되는 라이트신호(WT)를 생성한다.

T46 시점부터 컨트롤러(10)는 주기적으로 토글링되는 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 출력한다. 컨트롤러(10)는 라이트동작을 수행하기 위한 제1 내지 제4 데이터(DATA<1:4>)를 출력한다.

제3 버퍼(213)는 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 수신하여 입력스트로브신호(IN_DQS) 및 반전입력스트로브신호(IN_DQSB)를 생성한다.

제4 버퍼(214)는 직렬로 입력되는 제1 내지 제4 데이터(DATA<1:4>)를 수신하여 제1 내지 제4 전달데이터(TD<1:4>)를 생성한다.

T47 시점에 라이트입출력회로(251)의 병렬제어회로(251_1)는 제1 내지 제4 내부스트로브신호(IDQS<1:4>)에 동기 되어 직렬로 입력되는 제1 내지 제4 전달데이터(TD<1:4>)를 병렬화하여 제1 내지 제4 라이트정렬데이터(WAD<1:4>)를 생성한다.

라이트입출력회로(251)의 파이프제어회로(251_2)는 제1 내부스트로브신호(IDQS<1>)가 입력될 때 로직하이레벨로 인에이블되는 파이프입력제어신호(PIN)를 생성한다.

라이트입출력회로(251)의 파이프회로(251_3)는 파이프입력제어신호(PIN)가 로직하이레벨로 인에이블될 때 제1 내지 제4 라이트정렬데이터(WAD<1:4>)를 저장한다.

T48 시점에 라이트입출력회로(251)의 파이프제어회로(251_2)는 로직하이레벨의 라이트신호(WT)를 토대로 로직하이레벨로 인에이블되는 파이프출력제어신호(POUT)를 생성한다.

라이트입출력회로(251)의 파이프회로(251_3)는 파이프출력제어신호(PUT)가 로직하이레벨로 인에이블될 때 저장된 제1 내지 제4 라이트정렬데이터(WAD<1:4>)를 제1 내지 제4 래치데이터(LD<1:4>)로 출력한다.

T49 시점에 라이트입출력회로(251)의 라이트개시신호생성회로(251_4)는 라이트신호(WT)를 지연하여 로직하이레벨로 인에이블되는 라이트개시신호(WT_ST)를 생성한다.

라이트입출력회로(251)의 라이트드라이버(251_5)는 라이트개시신호(WT_ST)가 로직하이레벨로 인에이블될 때 제1 내지 제4 래치데이터(LD<1:4>)를 토대로 제1 내지 제4 내부데이터(ID<1:4>)를 생성한다.

코어회로(260)는 라이트신호(WT)가 로직하이레벨로 인에이블될 때 제1 내지 제N 내부어드레스(IADD<1:N>)에 의해 선택되는 메모리셀(미도시)에 제1 내지 제4 내부데이터(ID<1:4>)를 저장한다.

T50 시점에 설정회로(310)의 리셋신호생성회로(311)는 라이트신호(WT)가 디스에이블될 때 발생하는 펄스를 포함하는 리셋신호(RST)를 생성한다.

샘플링회로(320)는 리셋신호(RST)의 펄스가 입력될 때 제1 내지 제4 스트로브샘플링신호(ST<1:4>) 및 제1 내지 제4 반전스트로브샘플링신호(SB<1:4>)를 초기화한다.

이와 같은 본 발명의 일 실시예에 따른 반도체시스템(1)은 라이트동작 시 라이트동작을 수행하기 위한 커맨드의 입력과 관계 없이 스트로브신호 및 반전스트로브신호의 패턴을 감지하여 데이터를 수신함으로써 라이트동작을 위한 라이트레이턴시를 감소시킬 수 있다. 반도체시스템(1)은 라이트동작 시 라이트레이턴시를 감소시켜 추가적인 커맨드 입력이 가능하게 함으로써 반도체시스템(1)의 동작 효율을 증가시킬 수 있다.

도 17을 참고하여 본 발명의 일 실시예에 따른 반도체시스템의 리드투라이트동작을 설명하되, 리드동작을 수행하여 제1 내지 제M 데이터(DATA<1:M>)를 출력한 이후 라이트동작을 수행하여 제1 내지 제M 데이터(DATA<1:M>)를 저장하는 동작을 설명하면 다음과 같다.

제1 버퍼(211)는 리드투라이트동작을 수행하기 위한 로직레벨 조합을 갖는 제1 내지 제K 커맨드(CMD<1:K>)를 수신하여 제1 내지 제K 입력커맨드(IN_CMD<1:K>)를 생성한다.

커맨드디코더(220)는 리드동작을 수행하기 위한 로직레벨 조합으로 입력되는 제1 내지 제K 입력커맨드(IN_CMD<1:K>)를 디코딩하여 로직하이레벨로 인에이블되는 리드신호(RD), 로직로우레벨로 디스에이블되는 라이트신호(WT) 및 로직로우레벨로 디스에이블되는 리드투라이트신호(RTW)를 생성한다.

코어회로(260)는 리드투라이트동작 시 리드신호(RD)가 로직하이레벨로 인에이블될 때 제1 내지 제N 내부어드레스(IADD<1:N>)에 의해 선택되는 메모리셀(미도시)에 저장된 제1 내지 제X 내부데이터(ID<1:X>)를 출력한다.

데이터입출력회로(250)는 리드신호(RD)가 로직하이레벨로 인에이블될 때 래치된 제1 내지 제X 내부데이터(ID<1:X>)를 토대로 제1 내지 제M 전달데이터(TD<1:M>)를 생성한다.

제5 버퍼(215)는 제1 내지 제M 전달데이터(TD<1:M>)를 수신하여 제1 내지 제M 데이터(DATA<1:M>)를 생성하고, 제1 내지 제M 데이터(DATA<1:M>)를 컨트롤러(10)로 출력한다.

제어회로(240)는 리드투라이트동작 시 리드신호(RD)가 인에이블될 때 로직로우레벨로 디스에이블되는 버퍼인에이블신호(RX_ON)를 생성한다.

제3 버퍼(213)는 버퍼인에이블신호(RX_ON)가 로직로우레벨로 디스데이블될 때 턴오프된다.

제4 버퍼(214)는 버퍼인에이블신호(RX_ON)가 로직로우레벨로 디스데이블될 때 턴오프된다.

커맨드디코더(220)는 라이트동작을 수행하기 위한 로직레벨 조합으로 입력되는 제1 내지 제K 입력커맨드(IN_CMD<1:K>)를 디코딩하여 로직로우레벨로 디스에이블되는 리드신호(RD), 로직하이레벨로 인에이블되는 라이트신호(WT) 및 로직하이레벨로 인에이블되는 리드투라이트신호(RTW)를 생성한다.

제어회로(240)는 리드투라이트동작 시 리드투라이트신호(RTW)가 로직하이레벨로 인에이블되는 구간 동안 리드신호(RD)가 디스에이블될 때 로직하이레벨로 인에이블되는 버퍼인에이블신호(RX_ON)를 생성한다.

도 18을 참고하여 본 발명의 일 실시예에 따른 반도체시스템의 리드투라이트동작을 설명하되, 제1 내지 제4 데이터(DATA<1:4>)를 출력한 이후 제1 내지 제4 데이터(DATA<1:4>)를 저장하는 동작을 예를 들어 설명하면 다음과 같다.

T61 시점에 컨트롤러(10)는 리드동작을 수행하기 위한 커맨드(CMD)를 출력한다.

T62 시점에 커맨드디코더(220)는 커맨드(CMD)로부터 생성되는 제1 내지 제K 입력커맨드(IN_CMD<1:K>)를 디코딩하여 로직하이레벨로 인에이블되는 리드신호(RD)를 생성한다.

컨트롤러(10)는 라이트동작을 수행하기 위한 커맨드(CMD)를 출력한다. 설정회로(310)는 리드신호(RD)가 인에이블될 때 로직하이레벨로 발생하는 펄스를 포함하는 리셋신호(RST)를 생성한다. 샘플링회로(320)는 리셋신호(RST)의 펄스가 입력될 때 초기화되는 제1 내지 제4 스트로브샘플링신호(ST<1:4>) 및 제1 내지 제4 반전스트로브샘플링신호(SB<1:4>)를 생성한다.

코어회로(260)는 리드신호(RD)가 로직하이레벨로 인에이블될 때 제1 내지 제N 내부어드레스(IADD<1:N>)에 의해 선택되는 메모리셀(미도시)에 저장된 제1 내지 제4 내부데이터(ID<1:4>)를 출력한다.

T63 시점에 리드입출력회로(252)는 제1 내지 제4 내부스트로브신호(IDQS<1:4>)에 동기 되어 제1 내지 제4 내부데이터(ID<1:4>)를 직렬화 및 래치한다. 리드입출력회로(252)는 리드신호(RD)가 로직하이레벨로 인에이블될 때 래치된 제1 내지 제4 내부데이터(ID<1:4>)를 토대로 제1 내지 제4 전달데이터(TD<1:4>)를 생성한다.

T64 시점에 커맨드디코더(220)는 로직로우레벨로 디스에이블되는 리드신호(RD)를 생성한다.

T65 시점에 커맨드디코더(220)는 로직하이레벨로 인에이블되는 라이트신호(WT) 및 로직하이레벨로 인에이블되는 리드투라이트신호(RTW)를 생성한다.

설정회로(310)는 리드투라이트신호(RTW)가 인에이블되는 구간 동안 리드신호(RD)가 로직로우레벨로 디스에이블될 때 로직하이레벨로 발생하는 펄스를 포함하는 설정신호(SET)를 생성한다.

비교회로(340)는 설정신호(SET)의 펄스가 로직하이레벨로 입력될 때 로직하이레벨로 인에이블되는 버퍼인에이블신호(RX_ON)를 생성한다.

제3 버퍼(213)는 버퍼인에이블신호(RX_ON)가 로직하이레벨로 인에이블될 때 턴온되어 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 수신하여 입력스트로브신호(IN_DQS) 및 반전입력스트로브신호(IN_DQSB)를 생성한다.

제4 버퍼(214)는 버퍼인에이블신호(RX_ON)가 로직하이레벨로 인에이블될 때 턴온되어 직렬로 입력되는 제1 내지 제4 데이터(DATA<1:4>)를 수신하여 제1 내지 제4 전달데이터(TD<1:4>)를 생성한다.

T66 시점에 라이트입출력회로(251)의 병렬제어회로(251_1)는 제1 내지 제4 내부스트로브신호(IDQS<1:4>)에 동기 되어 직렬로 입력되는 제1 내지 제4 전달데이터(TD<1:4>)를 병렬화하여 제1 내지 제4 라이트정렬데이터(WAD<1:4>)를 생성한다.

T67 시점에 라이트입출력회로(251)의 파이프제어회로(251_2)는 로직하이레벨의 라이트신호(WT)를 토대로 로직하이레벨로 인에이블되는 파이프출력제어신호(POUT)를 생성한다.

T68 시점에 라이트입출력회로(251)의 라이트개시신호생성회로(251_4)는 라이트신호(WT)를 지연하여 로직하이레벨로 인에이블되는 라이트개시신호(WT_ST)를 생성한다.

이와 같은 본 발명의 일 실시예에 따른 반도체시스템(1)은 리드투라이트동작 시 리드동작을 수행한 이후 라이트동작을 수행하기 위한 데이터를 바로 수신함으로써 라이트동작을 위한 라이트레이턴시를 감소시킬 수 있다. 반도체시스템(1)은 리드투라이트동작 시 리드동작을 수행한 이후 라이트동작을 수행하기 위한 데이터를 바로 수신함으로써 추가적인 커맨드 입력이 가능하여 반도체시스템(1)의 동작 효율을 증가시킬 수 있다.

도 19는 본 발명의 일 실시예에 따른 전자시스템(1000)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 19에 도시된 바와 같이, 전자시스템(1000)은 호스트(1100) 및 반도체시스템(1200)을 포함할 수 있다.

호스트(1100) 및 반도체시스템(1200)은 인터페이스 프로토콜을 사용하여 상호 신호들을 전송할 수 있다. 호스트(1100) 및 반도체시스템(1200) 사이에 사용되는 인터페이스 프로토콜에는 MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), SAS(serial attached SCSI), USB(Universal Serial Bus) 등이 있다.

반도체시스템(1200)은 컨트롤러(1300)와 반도체장치들(1400(K:1))을 포함할 수 있다. 컨트롤러(1300)는 반도체장치들(1400(K:1))의 동작을 제어할 수 있다. 반도체장치들(1400(K:1)) 각각은 라이트동작 시 라이트동작을 수행하기 위한 커맨드의 입력과 관계 없이 스트로브신호 및 반전스트로브신호의 패턴을 감지하여 데이터를 수신함으로써 라이트동작을 위한 라이트레이턴시를 감소시킬 수 있다. 반도체장치들(1400(K:1)) 각각은 라이트동작 시 라이트동작을 수행하기 위한 커맨드 입력시점부터 데이터를 수신하기 위한 라이트레이턴시를 감소시켜 추가적인 커맨드 입력이 가능하게 함으로써 반도체시스템(1200)의 동작 효율을 증가시킬 수 있다. 반도체장치들(1400(K:1)) 각각은 리드투라이트동작 시 리드동작을 수행한 이후 라이트동작을 수행하기 위한 데이터를 바로 수신함으로써 라이트동작을 위한 라이트레이턴시를 감소시킬 수 있다. 반도체장치들(1400(K:1)) 각각은 리드투라이트동작 시 리드동작을 수행한 이후 라이트동작을 수행하기 위한 데이터를 바로 수신함으로써 추가적인 커맨드 입력이 가능하여 반도체시스템(1200)의 동작 효율을 증가시킬 수 있다.

컨트롤러(1300)는 도 1에 도시된 컨트롤러(10)로 구현될 수 있다. 반도체장치들(1400(K:1)) 각각은 도 1에 도시된 반도체장치(20)로 구현될 수 있다. 실시예에 따라서 반도체장치들(1400(K:1)) 각각은 DRAM(dynamic random access memory), PRAM(Phase change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 및 FRAM(Ferroelectric Random Access Memory) 중 하나로 구현될 수 있다.

1. 반도체시스템 10. 컨트롤러
20. 반도체장치 210. 버퍼회로
211. 제1 입력버퍼 212. 제2 입력버퍼
213. 제3 입력버퍼 214. 제4 입력버퍼
215. 제5 입력버퍼 216. 출력버퍼
220. 커맨드디코더 230. 어드레스디코더
240. 제어회로 241. 내부버퍼회로
242. 감지회로 243. 분주회로
250. 데이터입출력회로 251. 라이트입출력회로
251_1. 병렬제어회로 251_2. 파이프제어회로
251_3. 파이프회로 251_4. 라이트개시신호생성회로
251_5. 라이트드라이버 252. 리드입출력회로
252_1. 직렬제어회로 252_2. 리드개시신호생성회로
252_3. 리드드라이버 260. 코어회로
310. 설정회로 311. 리셋신호생성회로
312. 설정신호생성회로 320. 샘플링회로
321. 스트로브샘플링신호생성회로 322. 반전스트로브샘플링신호생성회로
330. 모드레지스터 340. 비교회로
341. 제1 비교신호생성회로 342. 제2 비교신호생성회로
343. 버퍼인에이블신호생성회로

Claims

라이트동작 시 스트로브신호 및 반전스트로브신호의 패턴이 기 설정된 패턴일 때 인에이블되는 버퍼인에이블신호를 생성하고, 입력스트로브신호 및 반전입력스트로브신호의 주파수를 분주하여 내부스트로브신호를 생성하는 제어회로; 및
상기 버퍼인에이블신호가 인에이블될 때 수신된 상기 스트로브신호 및 상기 반전스트로브신호로부터 상기 입력스트로브신호 및 상기 반전입력스트로브신호를 생성하며, 상기 버퍼인에이블신호가 인에이블될 때 상기 라이트동작을 수행하기 위한 데이터를 수신하여 전달데이터를 생성하는 버퍼회로를 포함하는 반도체장치.
제 1 항에 있어서, 상기 기 설정된 패턴은 상기 반전스트로브신호의 라이징에지에 입력되는 상기 스트로브신호의 로직레벨을 순차적으로 샘플링한 로직레벨 조합과 상기 스트로브신호의 라이징에지에 입력되는 상기 반전스트로브신호의 로직레벨을 순차적으로 샘플링한 로직레벨 조합으로 설정되는 반도체장치.
제 1 항에 있어서, 상기 제어회로는
상기 스트로브신호 및 상기 반전스트로브신호를 버퍼링하여 라이트스트로브신호 및 반전라이트스트로브신호를 생성하는 라이트스트로브신호생성회로;
라이트신호가 인에이블될 때 순차적으로 입력되는 상기 라이트스트로브신호 및 상기 반전라이트스트로브신호의 로직레벨 조합을 감지하여 상기 버퍼인에이블신호를 생성하는 감지회로; 및
상기 입력스트로브신호 및 상기 반전입력스트로브신호의 주파수를 분주하여 상기 내부스트로브신호를 생성하는 분주회로를 포함하는 반도체장치.
제 3 항에 있어서, 상기 감지회로는
상기 라이트신호가 인에이블된 이후 발생하는 펄스를 포함하는 리셋신호를 생성하는 설정회로;
상기 반전라이트스트로브신호의 라이징에지에 입력되는 상기 라이트스트로브신호의 로직레벨을 순차적으로 샘플링하여 스트로브샘플링신호를 생성하고, 상기 라이트스트로브신호의 라이징에지에 입력되는 상기 반전라이트스트로브신호의 로직레벨을 순차적으로 샘플링하여 반전스트로브샘플링신호를 생성하는 샘플링회로; 및
상기 스트로브샘플링신호 및 상기 반전스트로브샘플링신호와 모드샘플링신호 및 반전모드샘플링신호의 로직레벨 조합을 비교하여 상기 상기 버퍼인에이블신호를 생성하고, 상기 리셋신호가 인에이블될 때 상기 버퍼인에이블신호를 디스에이블시키는 비교회로를 포함하는 반도체장치.
제 4 항에 있어서, 상기 모드샘플링신호 및 상기 반전모드샘플링신호는 상기 기 설정된 패턴으로 입력되는 반도체장치.
제 4 항에 있어서, 상기 샘플링회로는
상기 반전라이트스트로브신호의 라이징에지에 입력되는 상기 라이트스트로브신호의 로직레벨을 순차적으로 샘플링하여 상기 스트로브샘플링신호를 생성하고, 상기 리셋신호가 입력될 때 상기 스트로브샘플링신호를 초기화하는 스트로브샘플링신호생성회로; 및
상기 라이트스트로브신호의 라이징에지에 입력되는 상기 반전라이트스트로브신호의 로직레벨을 순차적으로 샘플링하여 상기 반전스트로브샘플링신호를 생성하고, 상기 리셋신호가 입력될 때 상기 반전스트로브샘플링신호를 초기화하는 반전스트로브샘플링신호생성회로를 포함하는 반도체장치.
제 4 항에 있어서, 상기 비교회로는
상기 스트로브샘플링신호와 상기 모드샘플링신호의 로직레벨 조합이 동일할 때 인에이블되는 제1 비교신호를 생성하는 제1 비교신호생성회로;
상기 반전스트로브샘플링신호와 상기 반전모드샘플링신호의 로직레벨 조합이 동일할 때 인에이블되는 제2 비교신호를 생성하는 제2 비교신호생성회로; 및
상기 제1 비교신호와 상기 제2 비교신호가 모두 인에이블될 때 인에이블되고 상기 리셋신호가 인에이블될 때 디스에이블되는 상기 버퍼인에이블신호를 생성하는 버퍼인에이블신호생성회로를 포함하는 반도체장치.
제 1 항에 있어서,
상기 내부스트로브신호에 동기 되어 상기 전달데이터를 정렬하고, 정렬된 산기 전달데이터로부터 내부데이터를 생성하는 라이트입출력회로; 및
상기 라이트동작 시 인에이블되는 라이트신호 및 내부어드레스를 토대로 상기 내부데이터를 저장하는 코어회로를 더 포함하는 반도체장치.
제 8 항에 있어서, 상기 라이트입출력회로는
상기 내부스트로브신호에 동기 되어 직렬로 입력되는 상기 전달데이터를 병렬화하여 라이트정렬데이터를 생성하는 병렬제어회로;
상기 내부스트로브신호가 입력될 때 인에이블되는 파이프입력제어신호를 생성하고, 상기 라이트신호가 입력될 때 인에이블되는 파이프출력제어신호를 생성하는 파이프제어회로;
상기 파이프입력제어신호가 인에이블될 때 상기 라이트정렬데이터를 저장하고, 상기 파이프출력제어신호가 인에이블될 때 저장된 상기 라이트정렬데이터를 래치데이터로 출력하는 파이프회로;
상기 라이트신호를 지연하여 라이트개시신호를 생성하는 라이트개시신호생성회로; 및
상기 라이트개시신호가 인에이블될 때 상기 래치데이터를 토대로 상기 내부데이터를 생성하는 라이트드라이버를 포함하는 반도체장치.
라이트동작 시 스트로브신호 및 반전스트로브신호를 출력하고, 데이터를 출력하는 컨트롤러; 및
상기 스트로브신호 및 상기 반전스트로브신호의 패턴이 기 설정된 패턴일 때 인에이블되는 버퍼인에이블신호를 생성하고, 상기 버퍼인에이블신호가 인에이블될 때 상기 스트로브신호 및 상기 반전스트로브신호를 수신하여 내부스트로브신호를 생성하며, 상기 버퍼인에이블신호가 인에이블될 때 상기 데이터를 수신하고, 상기 내부스트로브신호에 동기 되어 수신된 상기 데이터를 저장하는 반도체장치를 포함하는 반도체시스템.
제 10 항에 있어서,
상기 컨트롤러는 상기 라이트동작 시 상기 스트로브신호 및 상기 반전스트로브신호를 기 설정된 패턴으로 출력한 이후 상기 데이터를 출력하는 반도체시스템.
제 10 항에 있어서,
상기 스트로브신호 및 상기 반전스트로브신호는 상기 라이트동작을 수행하기 위한 기 설정된 패턴으로 생성된 이후 상기 데이터를 스트로빙하기 위해 주기적으로 토글링되는 신호인 반도체시스템.
제 10 항에 있어서, 상기 반도체장치는
상기 스트로브신호 및 상기 반전스트로브신호의 패턴이 기 설정된 패턴일 때 인에이블되는 상기 버퍼인에이블신호를 생성하고, 상기 스트로브신호 및 상기 반전스트로브신호로부터 생성되는 입력스트로브신호 및 반전입력스트로브신호의 주파수를 분주하여 상기 내부스트로브신호를 생성하는 제어회로;
다수의 버퍼를 포함하고, 상기 버퍼인에이블신호가 인에이블될 때 상기 스트로브신호 및 상기 반전스트로브신호를 수신하여 상기 입력스트로브신호 및 상기 반전입력스트로브신호를 생성하고, 상기 버퍼인에이블신호가 인에이블될 때 상기 데이터를 수신하여 전달데이터를 생성하는 버퍼회로; 및
상기 내부스트로브신호에 동기 되어 상기 전달데이터를 정렬 및 래치하여 코어회로에 저장하기 위한 내부데이터를 생성하는 라이트입출력회로를 포함하는 반도체시스템.
제 13 항에 있어서, 상기 제어회로는
상기 스트로브신호 및 상기 반전스트로브신호를 버퍼링하여 라이트스트로브신호 및 반전라이트스트로브신호를 생성하는 라이트스트로브신호생성회로;
라이트신호가 인에이블될 때 순차적으로 입력되는 상기 라이트스트로브신호 및 상기 반전라이트스트로브신호의 로직레벨 조합을 감지하여 상기 버퍼인에이블신호를 생성하는 감지회로; 및
상기 입력스트로브신호 및 상기 반전입력스트로브신호의 주파수를 분주하여 상기 내부스트로브신호를 생성하는 분주회로를 포함하는 반도체시스템.
제 14 항에 있어서, 상기 감지회로는
상기 라이트신호가 인에이블된 이후 발생하는 펄스를 포함하는 리셋신호를 생성하는 설정회로;
상기 반전라이트스트로브신호의 라이징에지에 입력되는 상기 라이트스트로브신호의 로직레벨을 순차적으로 샘플링하여 스트로브샘플링신호를 생성하고, 상기 라이트스트로브신호의 라이징에지에 입력되는 상기 반전라이트스트로브신호의 로직레벨을 순차적으로 샘플링하여 반전스트로브샘플링신호를 생성하는 샘플링회로; 및
상기 스트로브샘플링신호 및 상기 반전스트로브샘플링신호와 모드샘플링신호 및 반전모드샘플링신호의 로직레벨 조합을 비교하여 상기 상기 버퍼인에이블신호를 생성하고, 상기 리셋신호가 인에이블될 때 상기 버퍼인에이블신호를 디스에이블시키는 비교회로를 포함하는 반도체시스템.
제 15 항에 있어서, 상기 샘플링회로는
상기 반전라이트스트로브신호의 라이징에지에 입력되는 상기 라이트스트로브신호의 로직레벨을 순차적으로 샘플링하여 상기 스트로브샘플링신호를 생성하고, 상기 리셋신호가 입력될 때 상기 스트로브샘플링신호를 초기화하는 스트로브샘플링신호생성회로; 및
상기 라이트스트로브신호의 라이징에지에 입력되는 상기 반전라이트스트로브신호의 로직레벨을 순차적으로 샘플링하여 상기 반전스트로브샘플링신호를 생성하고, 상기 리셋신호가 입력될 때 상기 반전스트로브샘플링신호를 초기화하는 반전스트로브샘플링신호생성회로를 포함하는 반도체시스템.
제 15 항에 있어서, 상기 비교회로는
상기 스트로브샘플링신호와 상기 모드샘플링신호의 로직레벨 조합이 동일할 때 인에이블되는 제1 비교신호를 생성하는 제1 비교신호생성회로;
상기 반전스트로브샘플링신호와 상기 반전모드샘플링신호의 로직레벨 조합이 동일할 때 인에이블되는 제2 비교신호를 생성하는 제2 비교신호생성회로; 및
상기 제1 비교신호와 상기 제2 비교신호가 모두 인에이블될 때 인에이블되고 상기 리셋신호가 인에이블될 때 디스에이블되는 상기 버퍼인에이블신호를 생성하는 버퍼인에이블신호생성회로를 포함하는 반도체시스템.
제 13 항에 있어서, 상기 라이트입출력회로는
상기 내부스트로브신호에 동기 되어 직렬로 입력되는 상기 전달데이터를 병렬화하여 라이트정렬데이터를 생성하는 병렬제어회로;
상기 내부스트로브신호가 입력될 때 인에이블되는 파이프입력제어신호를 생성하고, 라이트신호가 입력될 때 인에이블되는 파이프출력제어신호를 생성하는 파이프제어회로;
상기 파이프입력제어신호가 인에이블될 때 상기 라이트정렬데이터를 저장하고, 상기 파이프출력제어신호가 인에이블될 때 저장된 상기 라이트정렬데이터를 래치데이터로 출력하는 파이프회로;
상기 라이트신호를 지연하여 라이트개시신호를 생성하는 라이트개시신호생성회로; 및
상기 라이트개시신호가 인에이블될 때 상기 래치데이터를 토대로 상기 내부데이터를 생성하는 라이트드라이버를 포함하는 반도체시스템.
라이트동작 시 스트로브신호 및 반전스트로브신호의 패턴이 기 설정된 패턴일 때 인에이블되거나 리드투라이트동작 시 인에이블되는 버퍼인에이블신호를 생성하고, 입력스트로브신호 및 반전입력스트로브신호의 주파수를 분주하여 내부스트로브신호를 생성하는 제어회로; 및
상기 버퍼인에이블신호가 인에이블될 때 수신된 상기 스트로브신호 및 상기 반전스트로브신호로부터 상기 입력스트로브신호 및 상기 반전입력스트로브신호를 생성하며, 상기 버퍼인에이블신호가 인에이블될 때 상기 라이트동작 및 상기 리드투라이트동작을 수행하기 위한 데이터를 수신하여 전달데이터를 생성하는 버퍼회로를 포함하는 반도체장치.
제 19 항에 있어서,
상기 리드투라이트동작은 리드동작을 수행한 이후 상기 라이트동작을 연속으로 수행하는 동작으로 설정되는 반도체장치.
제 19 항에 있어서, 상기 제어회로는
상기 스트로브신호 및 상기 반전스트로브신호를 버퍼링하여 라이트스트로브신호 및 반전라이트스트로브신호를 생성하는 라이트스트로브신호생성회로;
라이트신호가 인에이블될 때 순차적으로 입력되는 상기 라이트스트로브신호 및 상기 반전라이트스트로브신호의 로직레벨 조합을 감지하여 상기 버퍼인에이블신호를 생성하고, 리드투라이트신호가 인에이블되는 구간 동안 상기 라이트신호가 인에이블될 때 상기 버퍼인에이블신호를 생성하는 감지회로; 및
상기 입력스트로브신호 및 상기 반전입력스트로브신호의 주파수를 분주하여 상기 내부스트로브신호를 생성하는 분주회로를 포함하는 반도체장치.
제 21 항에 있어서, 상기 감지회로는
상기 리드투라이트신호가 인에이블되는 구간 동안 리드신호가 입력된 이후 발생하는 펄스를 포함하는 설정신호를 생성하고, 상기 라이트신호가 인에이블된 이후 발생하는 펄스를 포함하는 리셋신호를 생성하는 설정회로;
상기 반전라이트스트로브신호의 라이징에지에 입력되는 상기 라이트스트로브신호의 로직레벨을 순차적으로 샘플링하여 스트로브샘플링신호를 생성하고, 상기 라이트스트로브신호의 라이징에지에 입력되는 상기 반전라이트스트로브신호의 로직레벨을 순차적으로 샘플링하여 반전스트로브샘플링신호를 생성하는 샘플링회로; 및
상기 설정신호가 인에이블되거나 상기 스트로브샘플링신호 및 상기 반전스트로브샘플링신호와 모드샘플링신호 및 반전모드샘플링신호의 로직레벨 조합이 동일할 때 인에이블되는 상기 상기 버퍼인에이블신호를 생성하고, 상기 리셋신호가 인에이블될 때 상기 버퍼인에이블신호를 디스에이블시키는 비교회로를 포함하는 반도체장치.
제 22 항에 있어서, 상기 샘플링회로는
상기 반전라이트스트로브신호의 라이징에지에 입력되는 상기 라이트스트로브신호의 로직레벨을 순차적으로 샘플링하여 상기 스트로브샘플링신호를 생성하고, 상기 리셋신호가 입력될 때 상기 스트로브샘플링신호를 초기화하는 스트로브샘플링신호생성회로; 및
상기 라이트스트로브신호의 라이징에지에 입력되는 상기 반전라이트스트로브신호의 로직레벨을 순차적으로 샘플링하여 상기 반전스트로브샘플링신호를 생성하고, 상기 리셋신호가 입력될 때 상기 반전스트로브샘플링신호를 초기화하는 반전스트로브샘플링신호생성회로를 포함하는 반도체장치.
제 22 항에 있어서, 상기 비교회로는
상기 스트로브샘플링신호와 상기 모드샘플링신호의 로직레벨 조합이 동일할 때 인에이블되는 제1 비교신호를 생성하는 제1 비교신호생성회로;
상기 반전스트로브샘플링신호와 상기 반전모드샘플링신호의 로직레벨 조합이 동일할 때 인에이블되는 제2 비교신호를 생성하는 제2 비교신호생성회로; 및
상기 제1 비교신호와 상기 제2 비교신호가 모두 인에이블되거나 상기 설정신호가 인에이블될 때 인에이블되고 상기 리셋신호가 인에이블될 때 디스에이블되는 상기 버퍼인에이블신호를 생성하는 버퍼인에이블신호생성회로를 포함하는 반도체장치.
제 19 항에 있어서,
상기 라이트동작 및 상기 리드투라이트동작 시 상기 내부스트로브신호에 동기 되어 상기 전달데이터를 정렬하고, 정렬된 산기 전달데이터로부터 내부데이터를 생성하는 라이트입출력회로; 및
상기 라이트동작 및 상기 리드투라이트동작 시 인에이블되는 라이트신호 및 내부어드레스를 토대로 상기 내부데이터를 저장하는 코어회로를 더 포함하는 반도체장치.
제 25 항에 있어서, 상기 라이트입출력회로는
상기 내부스트로브신호에 동기 되어 직렬로 입력되는 상기 전달데이터를 병렬화하여 라이트정렬데이터를 생성하는 병렬제어회로;
상기 내부스트로브신호가 입력될 때 인에이블되는 파이프입력제어신호를 생성하고, 상기 라이트신호가 입력될 때 인에이블되는 파이프출력제어신호를 생성하는 파이프제어회로;
상기 파이프입력제어신호가 인에이블될 때 상기 라이트정렬데이터를 저장하고, 상기 파이프출력제어신호가 인에이블될 때 저장된 상기 라이트정렬데이터를 래치데이터로 출력하는 파이프회로;
상기 라이트신호를 지연하여 라이트개시신호를 생성하는 라이트개시신호생성회로; 및
상기 라이트개시신호가 인에이블될 때 상기 래치데이터를 토대로 상기 내부데이터를 생성하는 라이트드라이버를 포함하는 반도체장치.