KR20240028226A - 모듈 보드 및 이를 포함하는 반도체 모듈 - Google Patents

모듈 보드 및 이를 포함하는 반도체 모듈 Download PDF

Info

Publication number
KR20240028226A
KR20240028226A KR1020220106453A KR20220106453A KR20240028226A KR 20240028226 A KR20240028226 A KR 20240028226A KR 1020220106453 A KR1020220106453 A KR 1020220106453A KR 20220106453 A KR20220106453 A KR 20220106453A KR 20240028226 A KR20240028226 A KR 20240028226A
Authority
KR
South Korea
Prior art keywords
wiring pattern
layer
protective layer
pattern
plating layer
Prior art date
Application number
KR1020220106453A
Other languages
English (en)
Inventor
이재광
이현아
김도형
장동민
장진우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220106453A priority Critical patent/KR20240028226A/ko
Priority to US18/164,748 priority patent/US20240074058A1/en
Priority to CN202310763148.XA priority patent/CN117637628A/zh
Publication of KR20240028226A publication Critical patent/KR20240028226A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass

Abstract

일 실시예에 따른 모듈 보드는, 표면에 배선 패턴을 갖는 기판; 상기 기판 표면의 일측 가장자리 영역이 노출되게 상기 기판의 표면을 덮는 보호층; 및 상기 배선 패턴과 연결되며 상기 일측 가장자리 영역에 배열된 복수개의 탭 단자;를 포함하고, 상기 복수개의 탭 단자 각각은, 상기 배선 패턴보다 큰 폭을 가지고, 상기 배선 패턴에서 연장된 패턴층 및 상기 패턴층 위의 도금층을 포함하며,상기 배선 패턴과의 연결 부위가 포함된 일 영역이 상기 보호층에 의해 덮이고, 나머지 영역은 상기 도금층에 의해 덮인다.

Description

모듈 보드 및 이를 포함하는 반도체 모듈 {MODULE BOARD AND SEMICONDUCTOR MODULE HAVING THE SAME}
본 개시는 모듈 보드 및 이를 포함하는 반도체 모듈에 관한 것이다.
반도체 모듈에 사용되는 모듈 보드는 기판의 가장자리에 탭 단자들이 구비된다. 탭 단자는 전기적 신호 연결을 위한 부분으로서, 소켓에 삽입되어, 소켓을 포함하는 전자 부품과 전기적으로 연결된다.
최근 환경 문제가 대두되면서, 반도체 모듈 제조 과정에서 발생되는 가스의 배출을 저감하기 위한 노력이 있다. 관련하여, 전력 사용을 절감하기 위하여 외부 환기를 통한 반도체 모듈의 쿨링이 진행되고 있는데, 외부 환기 시에 유입되는 부식 발생 인자로 인하여 Ag, Cu와 같은 부식 소재에서 부식이 발생하는 문제가 있다.
특히, 모듈 보드의 탭 단자는 선폭이 얇은 배선 패턴과 연결되므로, 부식에 취약한 영역인 목부(Pattern Neck)를 갖는데, 목부의 Cu 부식에 의해 배선 패턴이 끊기는 등의 불량이 발생될 수 있다.
일 측면은, 탭 단자의 부식 취약 영역인 목부의 부식을 방지할 수 있는 모듈 보드를 제공하고자 한다.
다른 측면은, 부식 소재의 부식에 의한 패턴 불량을 방지하여 수명 신뢰성을 확보할 수 있는 반도체 모듈을 제공하고자 한다.
일 실시예에 따른 모듈 보드는, 표면에 배선 패턴을 갖는 기판; 상기 기판 표면의 일측 가장자리 영역이 노출되게 상기 기판의 표면을 덮는 보호층; 및 상기 배선 패턴과 연결되며 상기 일측 가장자리 영역에 배열된 복수개의 탭 단자;를 포함하고, 상기 복수개의 탭 단자 각각은, 상기 배선 패턴보다 큰 폭을 가지고, 상기 배선 패턴에서 연장된 패턴층 및 상기 패턴층 위의 도금층을 포함하며, 상기 배선 패턴과의 연결 부위가 포함된 일 영역이 상기 보호층에 의해 덮이고, 나머지 영역은 상기 도금층에 의해 덮인다.
상기 도금층은 상기 패턴층 위의 제 1 도금층, 및 상기 제 1 도금층 위의 제 2 도금층을 포함할 수 있다.
상기 보호층과 상기 도금층의 경계선은 상기 복수개의 탭 단자 각각의 폭 방향으로 연장될 수 있다.
상기 보호층은 상기 배선 패턴을 덮는 제 1 보호층, 및 상기 복수개의 탭 단자 각각에서 상기 배선 패턴과의 연결 부위를 덮는 제 2 보호층을 포함할 수 있다.
상기 복수개의 탭 단자 각각은, 상기 보호층과 상기 도금층이 중첩된 중첩 영역을 포함할 수 있다.
상기 중첩 영역에서, 상기 제 2 도금층이 상기 보호층으로 덮일 수 있다.
상기 중첩 영역에서, 상기 제 1 도금층이 상기 보호층으로 덮일 수 있다.
상기 복수개의 탭 단자 각각의 위에서, 상기 보호층의 끝단은 상기 제 2 도금층의 끝단과 맞닿을 수 있다.
상기 복수개의 탭 단자 각각은, 상기 기판의 가장자리를 향하여 연장되되, 상기 배선 패턴과의 연결 부위는 연장되면서 폭이 점진적으로 증가되는 형태를 가질 수 있다.
상기 복수개의 탭 단자 각각은, 상기 배선 패턴과의 연결 부위의 형태에 대응되는 형태로 상기 보호층이 덮일 수 있다.
상기 패턴층은 구리를 포함하고, 상기 도금층은 니켈 및 금 중 적어도 하나를 포함할 수 있다.
일 실시예에 따른 모듈 보드는, 표면에 배선 패턴을 갖는 기판; 상기 배선 패턴을 덮는 상기 기판의 표면 위의 보호층; 및 상기 배선 패턴과 연결되고 상기 일측 가장자리 영역에 배열되며, 각각은 상기 배선 패턴보다 큰 폭을 가지고 상기 보호층에 의해 부분적으로 덮인 복수개의 탭 단자;를 포함하고, 상기 복수개의 탭 단자 각각의 상기 보호층으로부터 노출된 영역은 도금된다.
상기 복수개의 탭 단자 각각은, 상기 기판의 가장자리를 향해 연장된 형태를 갖고, 상기 배선 패턴에서 연장된 패턴층, 및 상기 패턴층 위의 도금층을 포함할 수 있다.
상기 패턴층은 상기 보호층 및 상기 도금층에 의해 완전히 덮일 수 있다.
상기 보호층과 상기 도금층의 경계선은 상기 복수개의 탭 단자 각각의 폭 방향으로 연장될 수 있다.
상기 보호층은 상기 배선 패턴을 덮는 제 1 보호층, 및 상기 복수개의 탭 단자 각각에서 상기 배선 패턴과의 연결 부위를 덮는 제 2 보호층을 포함하고, 상기 제 2 보호층은 상기 제 1 보호층 및 상기 도금층 위에 형성될 수 있다.
상기 복수개의 탭 단자 각각은, 상기 보호층과 상기 도금층이 중첩된 중첩 영역을 포함하고, 상기 도금층은 상기 패턴층 위의 제 1 도금층, 및 상기 제 1 도금층 위의 제 2 도금층을 포함하며, 상기 중첩 영역에서는 상기 보호층이 상기 제 2 도금층 위에 형성될 수 있다.
상기 복수개의 탭 단자 각각은, 상기 보호층과 상기 도금층이 중첩된 중첩 영역을 포함하고, 상기 도금층은 상기 패턴층 위의 제 1 도금층, 및 상기 제 1 도금층 위의 제 2 도금층을 포함하며, 상기 중첩 영역에서는 상기 보호층이 상기 제 1 도금층 위에 형성될 수 있다.
일 실시예에 따른 반도체 모듈은, 표면에 배선 패턴을 갖는 기판, 상기 배선 패턴을 덮는 상기 기판의 표면 위의 보호층, 및 상기 배선 패턴과 연결되고 상기 일측 가장자리 영역에 배열된 복수개의 탭 단자를 포함하는 모듈 보드; 및 상기 모듈 보드의 표면에 제공되고 상기 배선 패턴과 연결된 복수의 반도체 소자;를 포함하고, 상기 복수개의 탭 단자 각각은, 상기 배선 패턴보다 큰 폭을 가지고, 상기 보호층에 의해 부분적으로 덮이고, 상기 보호층으로부터 노출된 영역은 도금된다.
상기 복수개의 탭 단자 각각은, 상기 배선 패턴과의 연결 부위가 포함된 일 영역이 상기 보호층에 의해 덮이고, 나머지 영역은 도금층에 의해 덮이며, 상기 보호층과 상기 도금층의 경계선은 폭 방향으로 연장될 수 있다.
일 실시예에 따르면, 탭 단자의 목부를 보호층으로 덮음으로써, 목부의 부식을 방지할 수 있다.
또한, 부식 소재의 부식에 의한 패턴 불량을 방지하여 수명 신뢰성을 확보할 수 있다.
도 1은 일 실시예에 따른 반도체 모듈을 도시한 정면도이다.
도 2는 도 1의 A부분을 확대하여 도시한 도면이다.
도 3은 제 1 실시예의 단면도이다.
도 4는 제 2 실시예의 단면도이다.
도 5는 제 2 실시예의 정면도이다.
도 6은 제 3 실시예의 단면도이다.
도 7 내지 도 9는 제 3 실시예의 제작 과정을 설명하기 위한 도면이다.
도 10은 제 4 실시예의 단면도이다.
도 11 내지 도 13은 제 4 실시예의 제작 과정을 설명하기 위한 도면이다.
도 14 및 도 15는 일 실시예의 변형된 형태를 도시한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 만 아니라, 다른 부재를 사이에 두고 "간접적으로 연결"된 것도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하, 도면을 참조하여 일 실시예에 따른 모듈 보드 및 이를 포함하는 반도체 모듈을 설명한다.
도 1은 일 실시예에 따른 반도체 모듈을 도시한 정면도이고, 도 2는 도 1의 A부분을 확대하여 도시한 도면이며, 도 3은 제 1 실시예의 단면도이다. 도 3은 도 2에서 B-B 방향의 단면도로 도시하였다.
도 1을 참조하면, 반도체 모듈(100)은 복수의 반도체 소자(120), 및 복수의 반도체 소자(120)가 실장되는 모듈 보드(110)를 포함한다.
일 실시예에 따르면, 반도체 모듈(100)은 메모리 모듈을 포함할 수 있으며, 예를 들어, DIMM(Dual Inline Memory Module), SO-DIMM(Small Outline Dual Inline Memory Module), Unbuffered-DIMM 또는 FB-DIMM(Fully Buffered Dual Inline Memory Module) 중에서 선택되는 적어도 하나의 메모리 모듈일 수 있으나, 이에 한정되는 것은 아니다.
반도체 소자(120)는 모듈 보드(110)의 표면에 제공되어, 모듈 보드(110)의 표면에 형성된 배선 패턴과 연결될 수 있다. 일 실시예에 따르면, 반도체 소자(120)는 메모리 소자를 포함할 수 있으며, 예를 들어, DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), PRAM(Phase Random Access Memory), RRAM(Resistive Random Access Memory), EEPROM(Electrically Erased Programmable Read Only Memory) 또는 플래쉬 메모리(Flash Memory) 중에서 선택되는 적어도 하나의 메모리 소자를 포함할 수 있으나, 이에 한정되는 것은 아니다.
모듈 보드(110)는 기판(S), 기판의 표면을 덮는 보호층(P), 및 기판의 일측 가장자리 영역에 배열된 복수개의 탭 단자(130)를 포함한다. 일 실시예에 따르면, 모듈 보드(110)은 인쇄회로기판(PCB)을 포함할 수 있다.
기판(S)은 표면에 배선 패턴(140)을 가질 수 있다. 또한, 도면에 도시되지 않았지만, 적층된 복수의 배선층과 비아(Via)를 포함할 수 있다. 예를 들어, 기판(S)은 네 개의 모서리를 갖도록 대략적으로 직사각형 형태를 가질 수 있으나, 이에 한정되는 것은 아니다.
보호층(P)은 기판(S)의 표면을 덮어서 배선 패턴(140)을 보호하기 위한 층으로, 배선 패턴(140)이 노출되지 않도록 배선 패턴(140)을 덮는다.
일 실시예에 따르면, 보호층(P)은 PSR(Photo Solder Resist)을 포함할 수 있다. 예를 들어, 반도체 소자(120)의 실장 전에 기판(S)의 표면에 PSR 잉크를 인쇄하는 공정을 통해 형성될 수 있다. 보호층(P)은 소자 부품이 실장되지 않는 영역에 형성될 수 있다.
일 실시예에 따르면, 보호층(P)은 기판(S) 표면의 일측 가장자리 영역이 노출되게 형성될 수 있다. 즉, 보호층(P)은 후술할 탭 단자(130)가 위치되는 일측 가장자리 영역에는 형성되지 않을 수 있다. 이에 따라, 기판(S) 표면의 일측 가장자리 영역은 보호층(P)으로부터 노출될 수 있다.
복수개의 탭 단자(130)는 보호층(P)이 형성되지 아니한 기판 표면의 일측 가장자리 영역에 배열된다. 복수개의 탭 단자(130)는 전자 부품의 소켓에 체결되어 전자 부품과 전기적으로 연결되는 부분으로서, 기판(S)의 양면에 배열될 수 있다. 또한, 소켓과 접속되어야 하므로, 보호층(P)으로부터 노출될 수 있다. 복수개의 탭 단자(130)는 기판(S)의 표면에 형성된 배선 패턴(140)과 연결될 수 있다.
도 2를 참조하면, 복수개의 탭 단자(130) 각각은, 배선 패턴(140)의 선폭(d)보다 큰 폭(W)을 가지며, 보호층(P)에 의해 부분적으로 덮일 수 있다. 또한, 기판(S)의 가장자리를 향해 연장되는 형태를 가지며, 예를 들어, 대략적으로 직사각형 형태를 가질 수 있다. 즉, 도 1을 참조하면, 복수개의 탭 단자(130)는 서로 일정한 간격으로 나란하게 배열될 수 있다.
각각의 탭 단자(130)는 배선 패턴(140)보다 큰 폭을 가지면서, 배선 패턴(140)과 직접 연결되므로, 탭 단자(130)는 배선 패턴(140)과의 연결 부위인 목부(135)를 포함할 수 있다. 목부(135)는 탭 단자(130)의 폭(W) 보다 작은 부분으로, 손상에 취약할 수 있는 부분이다. 예를 들어, 후술할 패턴층(130-1) 위를 덮는 도금층(PL)과 보호층(P)의 경계면에 부식을 유발하는 가스가 침투하여 상대적으로 폭이 작은 목부(135)의 패턴층(130-1)이 쉽게 부식되어 끊어질 수 있다. 따라서, 일 실시예에 따르면, 탭 단자(130)에서 배선 패턴과의 연결 부위가 포함된 일 영역(기판 가장자리에서 먼 영역)이 보호층(P)에 의해 덮이기 때문에, 취약한 부분인 목부(135)가 보호층(P)에 의해 보호될 수 있다.
도 3에 도시된 바와 같이, 이해의 편의를 위해 탭 단자(130)에서 보호층(P)에 의해 덮이는 영역을 A1(이하, '커버 영역')으로 정의하고, 보호층(P)으로부터 노출된 영역을 A2(이하, '노출 영역')로 정의한다.
도 2 및 도 3을 참조하면, 각각의 탭 단자(130)는 복수의 층으로 이루어질 수 있는데, 일 실시예에 따르면, 패턴층(130-1), 및 도금층(PL)을 포함할 수 있다.
패턴층(130-1)은 배선 패턴(140)과 직접 연결되는 층으로, 배선 패턴(140)에서 연장될 수 있다. 패턴층(130-1)은 배선 패턴(140)과 동일한 공정으로 기판(S) 위에 형성될 수 있으며, 배선 패턴(140)과 일체로 이루어질 수 있다. 또한, 배선 패턴(140)과 동일한 물질로 이루어질 수 있으며, 하나의 금속 또는 그 금속의 합금을 포함할 수 있다. 예를 들어, 패턴층(130-1)은 구리(Cu)를 포함할 수 있다.
도금층(PL)은 패턴층(130-1) 상에 도금된 층으로서, 탭 단자(130)에서 보호층(P)에 의해 덮인 커버 영역(A1)외에 나머지 영역을 덮을 수 있다. 즉, 도금층(PL)은 탭 단자(130)에서 보호층(P)으로부터 노출된 노출 영역(A2)을 덮을 수 있다.
도금층(PL)은 패턴층(130-1) 위의 제 1 도금층(130-2), 및 제 1 도금층(130-2) 위의 제 2 도금층(130-3)을 포함할 수 있다. 도금층(PL)은 패턴층(130-1) 위를 도금하여 형성될 수 있는데, 예를 들어, 전기 도금 공정과 같이 일반적으로 알려진 도금 공정을 통하여 패턴층(130-1) 위에 제 1 도금층(130-2) 및 제 2 도금층(130-2)이 순차적으로 형성될 수 있다. 도금층(PL)은 매우 낮은 저항을 갖는 금속으로 이루어져서, 탭 단자(130)가 낮은 저항을 갖도록 한다. 일 실시예에 따르면, 도금층(PL)은 니켈(Ni) 및 금(Au) 중 적어도 하나를 포함할 수 있다. 예를 들어, 제 1 도금층(130-2) 니켈(Ni), 제 2 도금층(130-3)은 금(Au)으로 도금되어 형성될 수 있다.
일 실시예에 따르면, 패턴층(130-1)은 외부로 노출되는 영역이 없도록 보호층(P) 및 도금층(PL)에 의해 완전히 덮일 수 있다. 이에 따라, 도금층(PL)과 보호층(P)의 경계면에 부식을 유발하는 가스가 침투하는 것을 방지할 수 있다. 이하, 다양한 형태의 실시예를 도면과 함께 설명한다.
제 1 실시예에 따르면, 패턴층(130-1)은 보호층(P)과 도금층(PL)에 의해 덮이는데, 도 2 및 도 3을 참조하면, 보호층(P)과 도금층(PL)의 경계선은 각각의 탭 단자(130)의 폭 방향으로 연장될 수 있다. 즉, 보호층(P)과 도금층(PL)의 경계선이 목부(135)와 같이 폭(d)이 작은 영역이 아닌, 폭(W)이 큰 탭 단자(130) 위에 위치되고, 또한, 보호층(P)으로부터 노출된 영역(A2)이 도금층(PL)에 의해 덮이므로, 부식에 의한 탭 단자(130)의 손상을 방지할 수 있다.
제 1 실시예의 경우, 일반적인 인쇄회로기판의 제작 과정과 동일하게, 기판(S) 상에 배선 패턴(140) 및 패턴층(130-1)을 형성하고, 이후에 배선 패턴(140) 및 패턴층(130-1)의 일 영역을 덮도록 보호층(P)을 형성한 후, 도금 공정을 통해 패턴층(130-1)의 노출 영역(A2) 위를 제 1 도금층(130-2) 및 제 2 도금층(130-3)으로 도금하여 제작할 수 있다.
도 4는 제 2 실시예의 단면도이고, 도 5는 제 2 실시예의 정면도이다. 도 4는 도 5의 B-B 방향의 단면도로 도시한 도면이다.
도 4 및 도 5에 도시된 바와 같이, 제 2 실시예에 따르면, 탭 단자(130)를 부분적으로 덮은 보호층은 제 1 보호층(P1) 및 제 2 보호층(P2)을 포함할 수 있다. 즉, 제 1 보호층(P1)은 탭 단자(130)가 아닌 배선 패턴(140)을 덮고, 제 2 보호층(P2)은 탭 단자(130)의 목부(135)를 덮을 수 있다. 만약, 탭 단자(130)을 노출시키고 배선 패턴(140)을 제 1 보호층(P1) 만으로 덮으면, 제 1 보호층(P1)과 도금층(PL) 사이의 경계가 선폭이 작은 배선 패턴(140) 위에 위치될 수 있는데, 이 때, 제 1 보호층(P1)과 도금층(PL) 사이의 경계로 부식을 유발하는 가스가 침투할 수 있다. 이를 방지하기 위하여, 제 2 실시예에 따르면, 제 2 보호층(P2)이 제 1 보호층(P1)과 도금층(PL) 사이의 경계, 예를 들어, 탭 단자(130)와 배선 패턴(140) 과의 연결 부위(목부, 135)를 덮을 수 있다. 이에 따라, 패턴층(130-1)은 제 1, 2 보호층(P1, P2) 및 도금층(PL)에 의해 완전히 덮일 수 있다.
제 2 실시예의 경우, 기판(S) 상에 배선 패턴(140) 및 패턴층(130-1)을 형성하고, 이후에 배선 패턴(140)을 덮도록 제 1 보호층(P1)을 형성한 후, 도금 공정을 통해 패턴층(130-1)의 노출 영역(A2) 위를 제 1 도금층(130-2) 및 제 2 도금층(130-3)으로 도금하고, 이후에, 제 1 보호층(P1)과 제 2 도금층(130-2) 사이를 제 2 보호층(P2)으로 도금하여, 제작할 수 있다.
제 2 보호층(P2)은 제 1 보호층(P1)과 동일한 물질로 이루어질 수 있다. 일 실시예에 따르면, 제 2 보호층(P2)은 PSR로 이루어질 수 있다. 그러나 이에 한정되는 것은 아니며, 제 2 보호층(P2)은 수지로 이루어질 수 있고, 예를 들어, 에폭시 수지, 열경화 수지, UV 경화 수지, 절연물질을 포함할 수 있다.
도 6은 제 3 실시예의 단면도이고, 도 7 내지 도 9는 제 3 실시예의 제작 과정을 설명하기 위한 도면이다. 도 6 내지 도 9는 도 2의 B-B 방향의 단면도로 도시하였다.
도 6 내지 도 9에 도시된 바와 같이, 제 3 실시예에 따르면, 각각의 탭 단자(130)는 패턴층(130-1) 위에 보호층(P)과 도금층(PL)이 (적층된 방향으로) 중첩된 중첩 영역(A3)을 포함할 수 있다. 도 6을 참조하면, 중첩 영역(A3)에서, 패턴층(130-1) 위에 제 1 도금층(130-2) 및 제 2 도금층(130-3)이 순차적으로 적층되고, 제 2 도금층(130-3) 위에 보호층(P)이 적층될 수 있다. 즉, 중첩 영역(A3)에서, 제 1 도금층(130-2) 및 제 2 도금층(130-3)이 보호층(P)으로 덮일 수 있다. 이에 따라, 패턴층(130-1)은 보호층(P) 및 도금층(PL)에 의해 완전히 덮일 수 있다.
제 3 실시예의 경우, 기판(S) 상에 배선 패턴(140) 및 패턴층(130-1)을 형성하고(도 7 참조), 이후에 도금층(PL)을 형성하는데, 제 1 도금층(130-2)과 제 2 도금층(130-3)을 순차적으로 형성한다(도 8 참조). 이 때, 도금층(PL)을 형성할 영역을 제외한 다른 영역은 마스킹(masking)하여, 필요한 영역만 도금층(PL)이 형성되도록 한다. 이어서, 기판 표면의 배선 패턴(140)을 덮도록 보호층(P)을 형성하되, 보호층(P)이 도금층(PL)의 일부와 중첩되도록 패턴층(130-1)을 덮어서(도 9 참조), 제작할 수 있다.
도 10은 제 4 실시예의 단면도이고, 도 11 내지 도 13은 제 4 실시예의 제작 과정을 설명하기 위한 도면이다. 도 10 내지 도 13은 도 2의 B-B 방향의 단면도로 도시하였다.
도 10 내지 도 13에 도시된 바와 같이, 제 4 실시예에 따르면, 각각의 탭 단자(130)는 패턴층(130-1) 위에 보호층(P)과 제 1 도금층(130-2)이 (적층된 방향으로) 중첩된 중첩 영역(A3)을 포함할 수 있다. 도 10을 참조하면, 중첩 영역(A3)에서, 패턴층(130-1) 위에 제 1 도금층(130-2)이 적층되고, 제 1 도금층(130-2) 바로 위에 보호층(P)이 적층될 수 있다. 제 1 도금층(130-2)에서 보호층(P)에 의해 덮이지 않은 영역은 제 2 도금층(130-3)으로 덮일 수 있다. 여기서 보호층(P)의 끝단은 제 2 도금층(130-3)의 끝단과 맞닿을 수 있다. 즉, 중첩 영역(A3)에서, 제 1 도금층(130-2)이 보호층(P)으로 덮인다. 또한, 제 1 도금층(130-2)위에 제 2 도금층(130-3)과 보호층(P)의 경계면이 위치될 수 있다. 이에 따라, 패턴층(130-1)은 보호층(P) 및 도금층(PL)에 의해 완전히 덮일 수 있다.
제 4 실시예의 경우, 기판(S) 상에 배선 패턴(140) 및 패턴층(130-1)을 형성하고, 이어서 패턴층(130-1) 위에 제 1 도금층(130-2)을 형성한다(도 11 참조). 이 때, 제 1 도금층(130-2)을 형성할 영역을 제외한 다른 영역은 마스킹(masking)하여, 필요한 영역만 제 1 도금층(130-2)이 형성되도록 한다. 이어서, 기판 표면의 배선 패턴(140)을 덮도록 보호층(P)을 형성하되, 보호층(P)이 제 1 도금층(130-2)의 일부와 중첩되도록 패턴층(130-1)을 덮는다(도 12 참조). 이후에 제 1 도금층(130-2)에서 보호층(P)으로 덮이지 아니한 영역을 덮도록 제 2 도금층(130-3)을 형성하여(도 13 참조), 제작할 수 있다.
이하, 전술한 다양한 실시예에서 탭 단자부와 보호층의 변형된 형태를 예시적으로 설명한다.
도 14 및 도 15는 일 실시예의 변형된 형태를 도시한 도면이다.
전술하였듯이, 각각의 탭 단자(130)는 기판의 가장자리를 향하여 연장되고, 대략 직사각형 형태를 가질 수 있다. 도 14 및 도 15를 참조하면, 각각의 탭 단자(130)는 배선 패턴(140)과의 연결 부위는 연장되면서 폭이 점진적으로 증가되는 형태를 가질 수 있다. 즉, 탭 단자(130)의 목부에서 멀어지는 방향으로 연장될수록 폭이 점진적으로 증가하다가 일정한 폭이 유지되는 형태를 가질 수 있다. 복수의 탭 단자(130)와 연결된 배선 패턴(140) 이 복잡하고 굴곡된 형태를 가질 경우, 탭 단자(130)와 인접한 배선 패턴(140)간의 간섭이 발생될 수 있는데, 탭 단자(130)가 배선 패턴(140)에 인접한 영역에서 폭이 점진적으로 증가되는 형태를 가짐으로써, 전술한 간섭을 방지할 수 있다.
예를 들어, 도 14에 도시된 바와 같이, 탭 단자(130)에서 배선 패턴(140)에 인접한 두 꼭지점이 모따기 가공되어 경사부(C)를 가질 수 있다.
또한, 도 15에 도시된 바와 같이, 탭 단자(130)에서 배선 패턴(140)에 인접한 두 꼭지점이 라운드 가공되어 원호부(R)를 가질 수 있다.
본 발명의 일 실시예에 따르면, 각각의 탭 단자(130)의 커버 영역(A1, 도 3 등 참조)에서의 보호층(P)의 형태는 탭 단자(130)의 배선 패턴(140)과의 연결 부위의 형태에 대응되도록 탭 단자(130)를 덮을 수 있다. 예를 들어, 도 14에 도시된 바와 같이, 경사부(C)를 가지는 탭 단자(130)의 경우, 탭 단자(130)를 덮는 보호층(P)도 경사부(C)에 대응되는 형태를 가질 수 있다. 또한, 도 15에 도시된 바와 같이, 원호부(R)를 가지는 탭 단자(130)의 경우, 탭 단자(130)를 덮는 보호층(P)도 원호부(R)에 대응되는 형태를 가질 수 있다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
100 반도체 모듈
110 모듈 보드
120 반도체 소자
130 탭 단자
130-1 패턴층
130-2 제 1 도금층
130-3 제 2 도금층
140 배선 패턴
S 기판
P 보호층
PL 도금층

Claims (10)

  1. 표면에 배선 패턴을 갖는 기판;
    상기 기판 표면의 일측 가장자리 영역이 노출되게 상기 기판의 표면을 덮는 보호층; 및
    상기 배선 패턴과 연결되며 상기 일측 가장자리 영역에 배열된 복수개의 탭 단자;
    를 포함하고,
    상기 복수개의 탭 단자 각각은,
    상기 배선 패턴보다 큰 폭을 가지고,
    상기 배선 패턴에서 연장된 패턴층 및 상기 패턴층 위의 도금층을 포함하며,
    상기 배선 패턴과의 연결 부위가 포함된 일 영역이 상기 보호층에 의해 덮이고, 나머지 영역은 상기 도금층에 의해 덮인, 모듈 보드.
  2. 제 1 항에 있어서,
    상기 보호층과 상기 도금층의 경계선은 상기 복수개의 탭 단자 각각의 폭 방향으로 연장되는, 모듈 보드.
  3. 제 1 항에 있어서,
    상기 보호층은
    상기 배선 패턴을 덮는 제 1 보호층, 및
    상기 복수개의 탭 단자 각각에서 상기 배선 패턴과의 연결 부위를 덮는 제 2 보호층을 포함하는, 모듈 보드.
  4. 제 1 항에 있어서,
    상기 복수개의 탭 단자 각각은, 상기 보호층과 상기 도금층이 중첩된 중첩 영역을 포함하는, 모듈 보드.
  5. 제 1 항에 있어서,
    상기 복수개의 탭 단자 각각은,
    상기 기판의 가장자리를 향하여 연장되되, 상기 배선 패턴과의 연결 부위는 연장되면서 폭이 점진적으로 증가되는 형태를 갖고,
    상기 배선 패턴과의 연결 부위의 형태에 대응되는 형태로 상기 보호층이 덮인, 모듈 보드.
  6. 제 1 항에 있어서,
    상기 패턴층은 구리를 포함하고,
    상기 도금층은 니켈 및 금 중 적어도 하나를 포함하는, 모듈 보드.
  7. 표면에 배선 패턴을 갖는 기판;
    상기 배선 패턴을 덮는 상기 기판의 표면 위의 보호층; 및
    상기 배선 패턴과 연결되고 상기 일측 가장자리 영역에 배열되며, 각각은 상기 배선 패턴보다 큰 폭을 가지고 상기 보호층에 의해 부분적으로 덮인 복수개의 탭 단자;
    를 포함하고,
    상기 복수개의 탭 단자 각각의 상기 보호층으로부터 노출된 영역은 도금된, 모듈 보드.
  8. 제 7 항에 있어서,
    상기 복수개의 탭 단자 각각은,
    상기 기판의 가장자리를 향해 연장된 형태를 갖고,
    상기 배선 패턴에서 연장된 패턴층, 및 상기 패턴층 위의 도금층을 포함하는, 모듈 보드.
  9. 제 8 항에 있어서,
    상기 패턴층은 상기 보호층 및 상기 도금층에 의해 완전히 덮인, 모듈 보드.
  10. 표면에 배선 패턴을 갖는 기판, 상기 배선 패턴을 덮는 상기 기판의 표면 위의 보호층, 및 상기 배선 패턴과 연결되고 상기 일측 가장자리 영역에 배열된 복수개의 탭 단자를 포함하는 모듈 보드; 및
    상기 모듈 보드의 표면에 제공되고 상기 배선 패턴과 연결된 복수의 반도체 소자;
    를 포함하고,
    상기 복수개의 탭 단자 각각은,
    상기 배선 패턴보다 큰 폭을 가지고,
    상기 보호층에 의해 부분적으로 덮이고, 상기 보호층으로부터 노출된 영역은 도금된, 반도체 모듈.
KR1020220106453A 2022-08-24 2022-08-24 모듈 보드 및 이를 포함하는 반도체 모듈 KR20240028226A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220106453A KR20240028226A (ko) 2022-08-24 2022-08-24 모듈 보드 및 이를 포함하는 반도체 모듈
US18/164,748 US20240074058A1 (en) 2022-08-24 2023-02-06 Module board and semiconductor module having the same
CN202310763148.XA CN117637628A (zh) 2022-08-24 2023-06-26 模块板和具有该模块板的半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220106453A KR20240028226A (ko) 2022-08-24 2022-08-24 모듈 보드 및 이를 포함하는 반도체 모듈

Publications (1)

Publication Number Publication Date
KR20240028226A true KR20240028226A (ko) 2024-03-05

Family

ID=89996649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220106453A KR20240028226A (ko) 2022-08-24 2022-08-24 모듈 보드 및 이를 포함하는 반도체 모듈

Country Status (3)

Country Link
US (1) US20240074058A1 (ko)
KR (1) KR20240028226A (ko)
CN (1) CN117637628A (ko)

Also Published As

Publication number Publication date
CN117637628A (zh) 2024-03-01
US20240074058A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
JP4776675B2 (ja) 半導体メモリカード
US7528467B2 (en) IC substrate with over voltage protection function
KR101130633B1 (ko) 면실장형 전자부품과 그 제조방법
US8143713B2 (en) Chip-on-board package
US8951048B2 (en) Printed circuit board having terminals
US7675176B2 (en) Semiconductor package and module printed circuit board for mounting the same
US20070284727A1 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
KR20040032873A (ko) 카드 제조 기법 및 이에 의한 카드
US7199478B2 (en) Printed circuit board having an improved land structure
US10020248B2 (en) Tape for electronic devices with reinforced lead crack
US6927347B2 (en) Printed circuit board having through-hole protected by barrier and method of manufacturing the same
US8422236B2 (en) Pin module and chip on board type use device
JP2006294976A (ja) 半導体装置およびその製造方法
US6542377B1 (en) Printed circuit assembly having conductive pad array with in-line via placement
US20060220783A1 (en) Mounting structure of double-path chip resistor
US7589405B2 (en) Memory cards and method of fabricating the memory cards
US7911056B2 (en) Substrate structure having N-SMD ball pads
KR20240028226A (ko) 모듈 보드 및 이를 포함하는 반도체 모듈
US20080223611A1 (en) Printed wiring board and electric apparatus
US7750453B2 (en) Semiconductor device package with groove
JP2005166892A (ja) スタック型小型メモリカード
JP4760393B2 (ja) プリント配線板及び半導体装置
US20230010770A1 (en) High Performance Semiconductor Device
JP2003110202A (ja) カード型電子機器
CN110866518A (zh) 窄封装指纹模组和指纹识别移动终端