KR20240021190A - 자성 적층막 및 자기 저항 효과 소자 - Google Patents

자성 적층막 및 자기 저항 효과 소자 Download PDF

Info

Publication number
KR20240021190A
KR20240021190A KR1020237044389A KR20237044389A KR20240021190A KR 20240021190 A KR20240021190 A KR 20240021190A KR 1020237044389 A KR1020237044389 A KR 1020237044389A KR 20237044389 A KR20237044389 A KR 20237044389A KR 20240021190 A KR20240021190 A KR 20240021190A
Authority
KR
South Korea
Prior art keywords
layer
magnetic
ferromagnetic
laminated film
ferromagnetic layer
Prior art date
Application number
KR1020237044389A
Other languages
English (en)
Inventor
요시아키 사이토
데쓰오 엔도
쇼지 이케다
Original Assignee
고쿠리츠다이가쿠호진 도호쿠다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호진 도호쿠다이가쿠 filed Critical 고쿠리츠다이가쿠호진 도호쿠다이가쿠
Publication of KR20240021190A publication Critical patent/KR20240021190A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Magnetic Films (AREA)
  • Hall/Mr Elements (AREA)

Abstract

기입 전류를 흐르게 할 수 있고 또한 고밀도화 및/또는 고속 메모리를 실현하게 하는 적층막과, 이것을 사용한 자기 저항 효과 소자를 제공한다. 자성 적층막(10)이, 제1 강자성 층(12)과, 제1 강자성 층(12) 위에 형성된 반강자성 결합층(10a)과, 반강자성 결합층(10a) 위에 형성된 제2 강자성 층(16)을 포함하고, 반강자성 결합층(10a)이 제1 비자성 층(13), 층간 결합층(14) 및 제2 비자성 층(15)을 가지는 3층 구조로 이루어진다. 층간 결합층(14)은 Ir, Ru, Rh를 적어도 포함하는 금속 또는 합금으로부터 선택된다. 제1 비자성 층(13), 제2 비자성 층(15)은 Pt를 포함하는 금속 또는 합금으로부터 선택된다.

Description

자성 적층막 및 자기 저항 효과 소자
본 발명은, 자성 적층막 및 자기 저항 효과 소자에 관한 것이다.
스핀트로닉스(Spintronics) 집적 회로를 실현시키기 위해서는, 정보의 기입이 중요하다. 스핀트로닉스에 있어서 전기적으로 자화를 반전시키기 위해서는, 스핀 주입 자화 반전을 이용하는 방법이 있고, 이것은, 반전 가능한 자화를 가지는 기록층과, 절연체로 구성되어 이루어지는 장벽층과, 자화의 방향이 고정된 참조층으로 이루어지는 자기 터널 접합(Magnetic Tunnel Junction: MTJ)에 전류를 흐르게 함으로써 기록층의 자화를 반전시킨다. 한편, 최근, 전기적으로 자화를 반전하기 위하여, 스핀 궤도 토크((Spin Orbit Torque: SOT) 유도 자화 반전을 이용하는 방법이 있고, 이 방법을 이용한 MRAM(Magnetic Random Access Memory) 소자가 주목받고 있다.
SOT-MRAM 소자는, 중금속층 상에, 기록층/장벽층/참조층을 포함하는 MTJ를 설치하여 구성되어 있고, 중금속층에 전류를 흐르게 하는 것에 의해 스핀 궤도 상호 작용에 의해 스핀류가 유도되고, 스핀류에 의해 분극된 스핀이 기록층에 유입하여, 기록층의 자화가 반전함으로써, 기록층에서의 자화의 방향이, 참조층에서의 자화의 방향에 평행한 상태와 반평행한 상태가 전환되어, 데이터를 기록한다(특허문헌 1 내지 3).
한편, 장벽층의 한쪽에 반강자성(反强磁性)체를 설치하고 또한 반대측에 비자성 금속을 설치하여 구성된 NiFe/IrMn/MgO/Pt 스택을 이용하여, 반강자성체를 이용한 터널 접합의 자기 저항 효과에 대하여 다음의 보고가 되어 있다(비특허문헌 1). NiFe의 강자성 모멘트가 외부 자장에서 반전하고, 그에 따라 NiFe와 교환 결합한 IrMn의 반강자성 모멘트의 회전을 유발하고 있다. 그 IrMn의 모멘트의 회전에 따르는, 터널 이방성 자기 저항 효과(tunneling anisotropic magnetoresistance: TAMR)가 검출되고 있다.
국제공개 제2016/021468호 국제공개 제2016/159017호 국제공개 제2019/159962호
Nature Materials, volume 10, pp.347-351(2011)
강자성체를 이용한 MRAM에 대해서는, 1X㎚ 룰보다 작은 미세화 영역으로 되면, 누설 자장의 영향을 무시할 수 없어, 각종 오작동이 생기는 것이 예상된다.
그래서, 본 발명은, 기입 전류를 흐르게 할 수 있고 또한 고밀도화 및/또는 고속 메모리를 실현시키는 자성 적층막과, 이것을 사용한 자기 저항 효과 소자를 제공하는 것을 하나의 목적으로 한다.
본 발명의 컨셉은 다음과 같다.
[1] 제1 강자성 층과,
상기 제1 강자성 층 위에 형성된 반강자성 결합층과,
상기 반강자성 결합층 위에 형성된 제2 강자성 층을 포함하고,
상기 반강자성 결합층이, 제1 비자성 층 및 층간 결합 비자성 층을 포함하여 구성되어 있는, 자성 적층막.
[2] 상기 반강자성 결합층이, 상기 제1 비자성 층과, 상기 제1 비자성 층 위에 형성된 상기 층간 결합 비자성 층과, 상기 층간 결합 비자성 층 위에 형성된 제2 비자성 층을 가지는, 상기 [1]에 기재된 자성 적층막.
[3] 상기 제1 비자성 층이 Pt를 포함하는 금속 또는 합금으로 이루어지는, 상기 [1] 또는 [2]에 기재된 자성 적층막.
[4] 상기 층간 결합 비자성 층이, Ir, Rh 또는 Ru 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는, 상기 [1] 내지 [3] 중 어느 한 항에 기재된 자성 적층막.
[5] 전류에 의한 스핀 궤도 토크에 의해 상기 제1 강자성 층 및 상기 제2 강자성 층의 각각의 자화가 반전하는, 상기 [1] 내지 [4] 중 어느 한 항에 기재된 자성 적층막.
[6] 상기 제1 강자성 층의 상기 반강자성 결합층과 반대의 면 및/또는 상기 제2 강자성 층의 상기 반강자성 결합층과 반대의 면에 제3 비자성 층이 형성되고, 상기 제3 비자성 층이 W, Cu, Ta, Mn 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는, 상기 [1] 내지 [5] 중 어느 한 항에 기재된 자성 적층막.
[7] 상기 [1] 내지 [6] 중 어느 한 항에 기재된 자성 적층막과,
강자성 층 또는 반강자성 층을 포함하고 상기 자성 적층막 위에 형성된 기록층과,
절연물에 의해 구성되어 상기 기록층 위에 형성된 장벽층과,
상기 장벽층 위에 형성된 참조층을 구비하고 있고,
상기 자성 적층막의 상기 제1 강자성 층 또는 상기 제2 강자성 층과 상기 기록층에서의 상기 강자성 층 또는 상기 반강자성 층이 교환 상호 작용으로 결합하고 있고,
상기 자성 적층막의 적층 방향과 교차하는 방향으로 전류를 흐르게 하는 것에 의해, 상기 제1 강자성 층 및 상기 제2 강자성 층에서의 자화가 각각 반전하여 상기 기록층의 자화가 반전하는, 자기 저항 효과 소자.
[8] 상기 참조층은 비자성 층으로 이루어지는, 상기 [7]에 기재된 자기 저항 효과 소자.
[9] 상기 참조층은 자화가 고정된 자성 층을 포함하여 구성되는, 상기 [7]에 기재된 자기 저항 효과 소자.
[10] 상기 자성 적층막은, 제3 비자성 층을 상기 자성 적층막의 상기 기록층측 또는 상기 기록층과 반대측에 형성하여 구성되고,
상기 제3 비자성 층이 W, Cu, Ta, Mn 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는, 상기 [7] 내지 [9] 중 어느 한 항에 기재된 자기 저항 효과 소자.
[11] 상기 자성 적층막은, 제3 비자성 층을 상기 자성 적층막의 상기 기록층측에 형성하고, 또한, 제4 비자성 층을 상기 자성 적층막의 상기 기록층과 반대측에 형성하여 구성되고,
상기 제3 비자성 층 및 상기 제4 비자성 층이 W, Cu, Ta, Mn 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는, 상기 [7] 내지 [9] 중 어느 한 항에 기재된 자기 저항 효과 소자.
[12] 제1 강자성 층과, 상기 제1 강자성 층 위에 형성된 반강자성 결합층과, 상기 반강자성 결합층 위에 형성된 제2 강자성 층을 포함하고, 상기 반강자성 결합층이 제1 비자성 층 및 층간 결합 비자성 층을 포함하여 구성된 도전층과,
상기 도전층 위에 형성된 기록층과,
상기 기록층 위에 형성된 장벽층과,
상기 장벽층 위에 형성된 참조층을 구비하고,
상기 도전층은, 상기 기록층측에 또는 상기 기록층과 반대측에 형성된 제3 비자성 층을 포함하여 구성되어 있고, 상기 제3 비자성 층이 W, Cu, Ta, Mn 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는, 자기 저항 효과 소자.
[13] 상기 제1 강자성 층 및 상기 제2 강자성 층 중 상기 제3 비자성 층이 접하고 있는 강자성 층이, 상기 도전층의 전류 인가(印加)의 방향으로 경사진 자화를 가지고 있는, 상기 [12]에 기재된 자기 저항 효과 소자.
[14] 제1 강자성 층과,
상기 제1 강자성 층 위에 형성된 반강자성 결합층과,
상기 반강자성 결합층 위에 형성된 제2 강자성 층을 포함하고,
상기 제1 강자성 층과 상기 제2 강자성 층은 반강자성 결합하고 있고,
상기 반강자성 결합층이 제1 비자성 층 및 층간 결합 비자성 층을 포함하여 구성되며,
상기 제1 비자성 층이 Pt를 포함하는 금속 또는 합금으로 이루어지고,
상기 층간 결합 비자성 층이 Ir, Rh 또는 Ru 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는, 자성 적층막.
[15] 제1 강자성 층과, 상기 제1 강자성 층 위에 형성된 반강자성 결합층과,
상기 반강자성 결합층 위에 형성된 제2 강자성 층을 포함하고,
상기 제1 강자성 층과 상기 제2 강자성 층은 반강자성 결합하고 있고,
상기 반강자성 결합층이, 제1 비자성 층과, 상기 제1 비자성 층 위에 형성된 상기 층간 결합 비자성 층과, 상기 층간 결합 비자성 층 위에 형성된 제2 비자성 층을 포함하여 구성되며,
상기 제1 비자성 층 및 상기 제2 비자성 층이 Pt를 포함하는 금속 또는 합금으로 이루어지고,
상기 층간 결합 비자성 층이 Ir, Rh 또는 Ru 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는, 자성 적층막.
[16] 상기 제1 강자성 층의 상기 반강자성 결합층과 반대의 면 및/또는 상기 제2 강자성 층의 상기 반강자성 결합층과 반대의 면에 제3 비자성 층이 형성되고, 상기 제3 비자성 층이 W, Cu, Ta, Mn 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는, 상기 [14] 또는 [15]에 기재된 자성 적층막.
본 발명에 의하면, 기입 전류를 흐르게 할 수 있고 또한 고밀도화 및/또는 고속 메모리를 실현시키는 자성 적층막과, 이것을 사용한 자기 저항 효과 소자를 제공할 수 있다.
[도 1a] 도 1a는 본 발명의 제1 실시형태에 관련된 자성 적층막 및 이것을 사용한 자기 저항 효과 소자의 평면도이다.
[도 1b] 도 1b는 도 1a에서의 A-A선을 따른 단면도(斷面圖)이다.
[도 2a] 도 2a는 본 발명의 제1 실시형태에 관련된 자성 적층막에 대하여 전류를 흐르게 하는 것에 의해, 기록층에 데이터 “0”이 기입되는 상태를 설명하기 위한 도면이다.
[도 2b] 도 2b는 본 발명의 제1 실시형태에 관련된 자성 적층막에 대하여 전류를 역방향으로 흐르게 하는 것에 의해, 기록층에 데이터 “1”이 기입되는 상태를 설명하기 위한 도면이다.
[도 3a] 도 3a는 본 발명의 제2 실시형태에 관련된 자성 적층막 및 이것을 사용한 자기 저항 효과 소자의 평면도이다.
[도 3b] 도 3b는 도 3a에서의 B-B선을 따른 단면도이다.
[도 3c] 도 3c는 본 발명의 제2 실시형태에 관련된 자성 적층막 및 자기 저항 효과 소자의 다른 관점에서의 단면도이다.
[도 3d] 도 3d는 본 발명의 제2 실시형태에 관련된 자성 적층막 및 자기 저항 효과 소자의 다른 단면도이다.
[도 4a] 도 4a는 본 발명의 제3 실시형태에 관련된 자성 적층막 및 이것을 사용한 자기 저항 효과 소자의 평면도이다.
[도 4b] 도 4b는 도 4a에서의 C-C선을 따른 단면도이다.
[도 5a] 도 5a는 본 발명의 제3 실시형태에 관련된 자성 적층막에 대하여 전류를 흐르게 하는 것에 의해, 기록층에 데이터 “0”이 기입되는 상태를 설명하기 위한 도면이다.
[도 5b] 도 5b는 본 발명의 제3 실시형태에 관련된 자성 적층막에 대하여 전류를 역방향으로 흐르게 하는 것에 의해, 기록층에 데이터 “1”이 기입되는 상태를 설명하기 위한 도면이다.
[도 6a] 도 6a는 본 발명의 제4 실시형태에 관련된 자성 적층막 및 이것을 사용한 자기 저항 효과 소자의 평면도이다.
[도 6b] 도 6b는 도 6a에서의 D-D선을 따른 단면도이다.
[도 6c] 도 6c는 본 발명의 제4 실시형태에 관련된 자성 적층막 및 자기 저항 효과 소자의 다른 관점에서의 단면도이다.
[도 6d] 도 6d는 본 발명의 제4 실시형태에 관련된 자성 적층막 및 자기 저항 효과 소자의 다른 단면도이다.
[도 7] 도 7은 실증예 1의 샘플의 자화 곡선이다.
[도 8] 도 8은 실증예 2의 샘플의 자화 곡선이다.
[도 9] 도 9는 실증예 3의 샘플의 자화 곡선이다.
[도 10] 도 10은 층간 결합력 Jex(mJ/㎡)의 비자성 층의 전체 막 두께 t total(㎚) 의존성을 나타내는 그래프이다.
[도 11] 도 11은 실증예 5의 샘플의 자화 곡선이다.
[도 12] 도 12는 실증예 6의 샘플의 자화 곡선이다.
[도 13] 도 13은 실증예 7의 샘플의 자화 곡선이다.
[도 14] 도 14는 실증예 8의 샘플의 자화 곡선이다.
[도 15] 도 15는 층간 결합력 Jex(mJ/㎡)의 비자성 층의 전체 막 두께 ttotal(㎚) 의존성을 나타내는 그래프이다.
[도 16] 도 16은 층간 결합력 Jex의 Ir층 두께 의존성이다.
[도 17] 도 17은 층간 결합력 Jex의 Ru층 두께 의존성이다.
[도 18] 도 18은 샘플 29로서 제작한 홀 바 및 측정계를 모식적으로 나타내는 도면이다.
[도 19a] 도 19a는 제작한 샘플 29의 단면도이다.
[도 19b] 도 19b는 제작한 비교예 2의 시료의 단면도이다.
[도 20] 도 20은 샘플 29, 비교예 2에서의 시료의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다.
[도 21a] 도 21a는 샘플 30 내지 샘플 34에 관한 스핀 생성 효율의 Ir층 두께 의존성을 나타내는 도면이다.
[도 21b] 도 21b는 샘플 30 내지 샘플 34에 관한 스핀 생성 효율의 층간 결합력 Jex(mJ/㎡) 의존성을 나타내는 도면이다.
[도 22a] 도 22a는 샘플 35 내지 샘플 39에 관한 스핀 생성 효율의 Pt층 두께 의존성을 나타내는 도면이다.
[도 22b] 도 22b는 샘플 35 내지 샘플 39에 관한 스핀 생성 효율의 층간 결합력 Jex(mJ/㎡) 의존성을 나타내는 도면이다.
[도 23a] 도 23a는 제5 실시형태에 관련된 자기 저항 효과 소자의 평면도이다.
[도 23b] 도 23b는 도 23a에서의 E-E선을 따른 단면도이다.
[도 24] 도 24는 제6 실시형태에 관련된 자기 저항 효과 소자의 단면도이다.
[도 25] 도 25는 제7 실시형태에 관련된 자기 저항 효과 소자의 단면도이다.
[도 26] 도 26은 실증예 10의 단면도이다.
[도 27] 도 27은 실증예 10에서 제작한 홀 바의 전자현미경상이다.
[도 28a] 도 28a는, 실증예 10에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성에 대하여, 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 각각 49mT, 39mT, 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 나타내는 도면이다.
[도 28b] 도 28b는, 실증예 10에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성에 대하여, 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 각각 28.5mT, 18mT, 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 나타내는 도면이다.
[도 28c] 도 28c는, 실증예 10에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성에 대하여, 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 각각 8mT, 0mT, 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 나타내는 도면이다.
[도 28d] 도 28d는, 실증예 10에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성에 대하여, 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 각각 -6.5mT, -16.5mT, 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 나타내는 도면이다.
[도 28e] 도 28e는, 실증예 10에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성에 대하여, 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 각각 -27mT, -37mT, 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 나타내는 도면이다.
[도 28f] 도 28f는, 실증예 10에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성에 대하여, 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 각각 -48mT, -58mT, 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 나타내는 도면이다.
[도 29] 도 29는, 실증예 10에 있어서, 무자장에서 펄스 전류를 ±방향으로 교호적으로 인가했을 때의, 홀 저항 Rxy(Ohm)의 반복 횟수 의존성을 나타내는 도면이다.
[도 30] 도 30은, 실증예 11에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성에 대하여, 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 인가하지 않았을 때의 결과를 나타내는 도면이다.
[도 31] 도 31은, 실증예 11에 있어서, 무자장에서 펄스 전류를 ±방향으로 교호적으로 인가했을 때의, 홀 저항 Rxy(Ohm)의 반복 횟수 의존성을 나타내는 도면이다.
[도 32] 도 32는 실증예 12의 단면도이다.
[도 33] 도 33은 실증예 12에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다.
[도 34] 도 34는 실증예 13에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다.
[도 35] 도 35는 실증예 14에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다.
[도 36] 도 36은 실증예 15에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다.
[도 37] 도 37은 실증예 16에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다.
[도 38] 도 38은 실증예 16에 있어서, 무자장에서 펄스 전류를 ±방향으로 교호적으로 인가했을 때의, 홀 저항 Rxy(Ohm)의 반복 횟수 의존성을 나타내는 도면이다.
[도 39] 도 39는 비교예 3에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다.
[도 40] 도 40은 비교예 4의 단면도이다.
[도 41a] 도 41a는, 비교예 4에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성에 대하여, 측정 중에, 펄스 전류 I를 200μ초 인가하고, 일정한 외부 자장 Hex29mT를 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 나타내는 도면이다.
[도 41b] 도 41b는, 비교예 4에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성에 대하여, 측정 중에, 펄스 전류 I를 200μ초 인가하고, 일정한 외부 자장 Hex를 인가하지 않았을 때의 결과를 나타내는 도면이다.
[도 41c] 도 41c는, 비교예 4에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성에 대하여, 측정 중에, 펄스 전류 I를 200μ초 인가하고, 일정한 외부 자장 Hex-27mT를 펄스 전류 I의 방향(도 18의 φ=0도 방향)을 인가했을 때의 결과를 나타내는 도면이다.
이하, 도면을 참조하면서 본 발명의 실시형태에 대하여 상세하게 설명한다. 본 발명의 실시형태에서 설명한 사항에 관하여 본 발명의 범위를 변경시키지 않는 범위에서 적절히 설계 변경할 수 있다.
[제1 실시형태]
도 1a는 본 발명의 제1 실시형태에 관련된 자성 적층막 및 이것을 사용한 자기 저항 효과 소자의 평면도이며, 도 1b는 A-A선을 따른 단면도이다. 본 발명의 제1 실시형태에 관련된 자성 적층막(10)은 도 1a 및 도 1b에 나타낸 바와 같이, 기판(도시하지 않음) 위에 형성된 베이스층(11)과, 베이스층(11) 위에 형성된 제1 강자성 층(12)과, 제1 강자성 층(12) 위에 형성된 제1 비자성 층(13)과, 제1 비자성 층(13) 위에 형성된 층간 결합층(14)과, 층간 결합층(14) 위에 형성된 제2 비자성 층(15)과, 제2 비자성 층(15) 위에 형성된 제2 강자성 층(16)으로 구성되어 있다. 즉, 자성 적층막(10)은 다음과 같이 구성되어 있다. 제1 비자성 층(13), 제2 비자성 층(15)이 층간 결합층(14)이 대응하는 상면, 하면에 접하여 층간 결합층(14)을 끼고 있고, 제1 강자성 층(12), 제2 강자성 층(16)이 제1 비자성 층(13)의 하면, 제2 비자성 층(15)의 상면에서 대응하여 접하여 제1 비자성 층(13), 층간 결합층(14), 제2 비자성 층(15)을 끼고 있고, 제1 강자성 층(12)이 제1 비자성 층(13)의 하면에 접하여 형성되고, 제2 강자성 층(16)이 제2 비자성 층(15)의 상면에 접하여 형성되어 있다. 도시한 예에서는, 제2 강자성 층(16) 위에는, 자화 반전 가능한 재료로 이루어지는 기록층(17)이 형성되어 있다. 제1 실시형태에서는, 제1 비자성 층(13), 층간 결합층(14) 및 제2 비자성 층(15)에 의해, 반강자성 결합층(10a)이 구성되어 있다. 층간 결합층(14)은 층간 결합 비자성 층이라고 해도 된다. 반강자성 결합층(10a)은 제1 비자성 층(13)과, 제1 비자성 층(13) 위에 형성된 층간 결합 비자성 층(층간 결합층(14))과, 층간 결합 비자성 층 위에 형성된 제2 비자성 층(15)을 가진다.
도 2a는, 본 발명의 제1 실시형태에 관련된 자성 적층막(10)에 대하여 전류를 흐르게 하는 것에 의해, 기록층(17)에 데이터 “0”이 기입되는 상태를 설명하기 위한 도면이다. 도 2a에 나타낸 바와 같이, -x방향으로 전류를 흐르게 하기 전에는, 제1 강자성 층(12)과 제2 강자성 층(16)의 자화가 서로 역방향으로 되어 있다. 자성 적층막(10)에 -x방향으로 전류를 흐르게 하는 것에 의해, 스핀 상호 작용에 의해 스핀 홀 효과에 의해, 스핀류(스핀 운동의 흐름)가 생기고, 서로 역방향의 스핀이 각각의 자성 적층막(10)의 ±z방향의 대응하는 방향으로 흐르고, 자성 적층막(10)을 흐르는 스핀류에 의해, 일방향(一方向)을 향한 스핀과 타방향(他方向)을 향한 스핀이 각각 상하로 분리하여 흐르고, 제1 강자성 층(12)과 제1 비자성 층(13)의 계면, 제2 비자성 층(15)과 제2 강자성 층(16)의 계면에 스핀이 축적되어 제1 강자성 층(12) 및 제2 강자성 층(16)에 각각 흡수된다. 그러므로, 도 2a에 나타낸 바와 같이, 제1 강자성 층(12), 제2 강자성 층(16)의 자화 M1, M2가 전류 I를 흐르게 하기 전과 역방향으로 된다. 이와 같이, 자성 적층막(10)에 -x방향으로 전류를 흐르게 하는 것에 의해, 전류에 의한 스핀 궤도 토크가 생겨 제1 강자성 층(12) 및 제2 강자성 층(16)의 각각의 자화가 반전한다.
여기에서, 본 발명의 제1 실시형태에서는, 자성 적층막(10)에 있어서 제1 비자성 층(13)과 제2 비자성 층(15)이 층간 결합층(14)을 끼고 있으므로, 끼고 있지 않은 경우와 비교하여 스핀 토크가 커지고, 제1 강자성 층(12), 제2 강자성 층(16)의 자화를 각각 반전할 수 있다. 본 발명의 제1 실시형태에 의하면, 도 2a에 나타낸 자성 적층막(10)에서는, 강자성 층이 2층 있고, 반강자성 결합하고 있으므로, 열안정성 상수 △를 증대시킬 수 있다. 또한, 종래의 SOT 소자에서는, 하부에 제1 강자성 층(12)이 없었기 때문에, 제2 강자성 층(16)과 제2 비자성 층(15)의 계면에 축적된 스핀류만을 자화 반전에 활용해 왔다. 본 발명의 제1 실시형태에 관련된 적층 구조에서는 전류 펄스를 흐르게 했을 때 발생하는 제2 강자성 층(16)과 제2 비자성 층(15)의 계면에 축적된 스핀류뿐만 아니라, 제1 강자성 층(12)과 제1 비자성 층(13)의 계면에 축적된 스핀류의 양쪽을 활용할 수 있으므로, 반전의 에너지 효율을 배 정도로 증대하는 것이 가능해진다.
만일, 자성 적층막(10)에 있어서, 제1 비자성 층(13)과 제2 비자성 층(15)이 형성되어 있지 않고, 층간 결합층(14)이 제1 강자성 층(12)과 제2 강자성 층(16)에 직접 끼어 있는 경우에는, 층간 결합층(14)으로서 Ru 또는 Ir로 이루어지고 반강자성 결합을 실현해도, Ru, Ir의 스핀 홀 각이 매우 작으므로, 스핀 홀 효과에 의한 자화 반전을 실현하는 것이 매우 곤란하다. 그러나, 본 구조에서는 제1 비자성 층(13), 제2 비자성 층(15)의 큰 스핀 홀 효과를 이용할 수 있으므로, 제1 비자성 층(13), 제2 비자성 층(15)이 없을 때에 비하여, 스핀의 반전 전류를 현저하게 감소시킬 수 있다.
도 2b는, 본 발명의 제1 실시형태에 관련된 자성 적층막(10)에 대하여 전류를 역방향으로 흐르게 하는 것에 의해, 기록층(17)에 데이터 “1”이 기입되는 상태를 설명하기 위한 도면이다. 도 2b에 나타낸 바와 같이, 역방향의 +x방향으로 전류를 흐르게 하기 전에는, 제1 강자성 층(12)과 제2 강자성 층(16)의 자화가 서로 역방향으로 되어 있다. 자성 적층막(10)에 +x방향으로 전류를 흐르게 하는 것에 의해, 스핀 상호 작용에 의해 스핀 홀 효과에 의해, 스핀류(스핀 운동의 흐름)가 생기고, 서로 역방향의 스핀이 각각의 자성 적층막(10)의 ±z방향의 대응하는 방향(여기서, 도 2a의 경우와 비교하여 반대의 방향)으로 흐르고, 자성 적층막(10)을 흐르는 스핀류에 의해, 일방향을 향한 스핀과 타방향을 향한 스핀이 각각 상하로 분리하여 흐르고, 제1 강자성 층(12), 제2 강자성 층(16)에 각각 향하여 흐른다. 그러므로, 도 2b에 나타낸 바와 같이, 제1 강자성 층(12), 제2 강자성 층(16)의 각각의 자화 M1, M2이 전류를 +x방향으로 흐르게 하기 전과 역방향으로 된다. 이와 같이, 자성 적층막(10)에 +x방향으로 전류를 흐르게 하는 것에 의해, 전류에 의한 스핀 궤도 토크가 생겨 제1 강자성 층(12) 및 제2 강자성 층(16)의 각각의 자화가 반전한다.
여기에서, 제1 강자성 층/층간 결합층/제2 강자성 층의 자성 적층막에 있어서 반강자성 결합이 유지되고 있는 경우와 마찬가지로, 본 발명의 제1 실시형태와 같이 층간 결합층(14)을 제1 비자성 층(13), 제2 비자성 층(15)으로 끼어서 자성 적층막(10)으로 해도 반강자성 결합이 유지된다. 이것은 후술하는 실증예에서 설명한다.
도 2a 및 도 2b에서는, 면내 자화의 경우를 도시하고 있지만, 수직 자화의 경우에서도 마찬가지다.
자성 적층막(10)의 일 이용 형태로서 자기 저항 효과 소자(1)를 예로 들어 설명을 계속한다. 자성 적층막(10)은 제2 강자성 층(16) 위에, 기록층(17)으로서의 판독용 반강자성 층을 형성하는 면을 가지고 있고, 반전 가능한 자화를 가지는 기록층(17)이 형성되어 있다. 판독용 반강자성 층은 Ir-Mn 합금, Fe-Mn 합금 등이 바람직하다. 기록층(17) 위에 장벽층(터널 장벽층이라고도 함)(18)이 접하도록 형성되어 있다. 장벽층(18)은 MgO, Al2O3, AlN, MgAlO 등의 절연 재료로 이루어지고, 상기 Ir-Mn 합금, Fe-Mn 합금 위에 에피택시얼 성장(Epitaxial Growth)하고 있는 것이 바람직하다. 장벽층(18) 위에 참조층으로서의 비자성 층(19)이 형성되어 있다. 비자성 층(19)은 특별히 한정되지 않지만, Pt, Al, Cu 등이 바람직하다. 기록층(17), 장벽층(18) 및 비자성 층(19)의 적층에 의해, 터널 이방성 자기 저항(tunnelling anisotropic magnetoresistance: TAMR) 효과를 이용한 자기 저항 효과 소자(1)가 구성되어 있다. 여기에서, 기록층(17)으로서의 판독용 반강자성 층과 제2 강자성 층(16)은 교환 결합 작용에 의해 결합하고 있고, 제2 강자성 층(16)에서의 자화 반전에 의해 판독용 반강자성 층에서의 반강자성 모멘트가 회전하므로, 저항의 크기가 크게 상이하다.
자성 적층막(10)의 최상면, 최하면 중 어느 하나에는, 제1 단자(T1)와 제2 단자(T2)가 형성되어 있고, 제1 단자(T1)와 제2 단자(T2)는 자성 적층막(10)의 적층 방향과 직교하는 방향으로 이격하고 있다. 기입 전류가 제1 단자(T1)와 제2 단자(T2) 사이에 흐른다. 비자성 층(19) 위에는 캡층(20)을 형성하여 제3 단자(T3)가 설치되고, 제3 단자(T3)에 판독 전류를 흐르게 할 수 있다. 도 1b에서는, 제1 단자(T1)에는 트랜지스터(Tr1)의 일단이 접속되고, 제2 단자(T2)는 접지되고, 트랜지스터(Tr1)를 ON으로 하여 기입 전압 Vw를 인가하는 것에 의해, x방향으로 전류가 흐른다. 제2 단자(T2)에는 트랜지스터(Tr3)의 일단이 접속되고, 트랜지스터(Tr3)를 ON으로 하여 판독 전압 VRead를 인가하는 것에 의해, 제3 단자(T3)로부터 제2 단자(T2)를 향하여, 전류가 흐른다.
여기에서, 기록층(17)으로서의 판독용 반강자성 층과 제2 강자성 층(16)은 교환 결합 작용에 의해 결합하고 있고, 제2 강자성 층(16)에서의 자화 반전에 의해 판독용 반강자성 층에서의 반강자성 모멘트가 회전한다. 이 반강자성 자기 모멘트의 방향이 변화하는 것에 따라 저항이 크게 상이하므로, 기록층(17)의 판독을 할 수 있다.
따라서, 제3 단자(T3)에 전류를 흐르게 하는 것에 의해, 판독 전류의 크기가 상이하므로, 기록층(17)으로서의 판독용 반강자성 층에 기록되어 있는 데이터가 “0”인지 "1"인지를 판단할 수 있다.
다음으로, 자성 적층막(10)의 구체적인 재료에 대하여 설명한다. 층간 결합층(14)은 Ir, Rh 또는 Ru 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어진다. Ir을 포함하는 경우에는, 0.4㎚ 이상 0.7㎚ 이하의 범위의 두께를 가지면 된다. Ru의 경우에는, 0.6㎚ 이상 0.9㎚ 이하의 범위의 두께를 가지면 된다. 층간 결합층(14)은 Ir, Rh 중 적어도 어느 하나를 포함하는 fcc 구조를 가지는 금속 또는 합금으로 이루어지는 것이 바람직하다. 층간 결합층(14)은 Ir, Ir-Os 합금, Rh, Ir-Rh 합금, Ir-Re 합금, Ir-Ru 합금 중 어느 하나를 포함하는 fcc 구조를 가지는 금속 또는 합금으로 이루어지는 것이 특히 바람직하다.
제1 비자성 층(13), 제2 비자성 층(15)은 Pt를 포함하는 금속 또는 합금으로 이루어진다. 제1 비자성 층(13), 제2 비자성 층(15)은, Pt를 포함하는 fcc 구조를 가지는 금속 또는 합금으로 이루어지는 것이 바람직하다. 제1 비자성 층(13), 제2 비자성 층(15)은 Pt, Pt-Au 합금, Pt-Ir 합금, Pt-Cu 합금, Pt-Cr 합금 중 어느 하나의 fcc 구조를 가지는 금속, 합금으로부터 선택되는 것이 특히 바람직하다. 제1 비자성 층(13), 제2 비자성 층(15)은 Pt-Pd 합금, Pt-Hf 합금, Pt-Al 합금이라도 된다.
본 발명의 제1 실시형태에 관련된 자성 적층막(10)에 있어서는, 층간 결합층(14)이 제1 비자성 층(13)과 제2 비자성 층(15)에 끼어 있어도, 제1 강자성 층(12)과 제2 강자성 층(16)이 반강자성 결합된다. 그러므로, 자성 적층막(10) 그 자체에서 누설 자장이 생기지 않는 구조로 되어 있고, 또한 열안정성이 양호하다. 보다 완전한 반강자성 결합을 형성하기 위해서는, 제1 강자성 층(12)과 제2 강자성 층(16)은 동등한 두께를 가지는 것이 바람직하다.
이상 기재한 바와 같이, SOT를 이용한 자기 저항 효과 소자(1)의 기입 제어층으로서 이와 같은 자성 적층막(10)을 사용하는 것에 의해, 기입 효율이 더욱 양호해진다. 또한, 이와 같은 반강자성 결합이 유지되고 있는 자성 적층막(10)을 사용하는 것에 의해, 기입 속도가 향상된다.
본 발명의 제1 실시형태에 관련된 자기 저항 효과 소자(1)에 있어서는, 제2 강자성 층(16) 위에, 교환 상호 작용으로 결합하는 기록층(17)으로서의 판독용 반강자성 층과, 판독용 반강자성 층 위에 형성된 장벽층(18)과, 비자성 층(19)으로 이루어지는 고정층이 형성되어 구성되어 있다. 기록층(17)은, 제2 강자성 층(16)의 자화와 교환 상호 작용으로 결합하므로, 누설 자장이 생기지 않는 구조로 되어 있다. 따라서, 자기 저항 효과 소자(1) 그 자체, 누설 자장이 생기지 않는다. 또한, 열안정성은 자성 적층막(10)의 자성체의 체적으로 결정되고 있으므로, 도 1b에 나타낸 바와 같이 기록층(17), 장벽층(18), 참조층으로서의 비자성 층(19), 캡층(20) 및 단자(T3)를 포함하는 판독 소자보다도, 자성체의 체적은 하부 전극 전체에 있으므로, 매우 양호한 것을 알 수 있다.
그러므로, 적어도 하나의 자성 적층막(10) 위에, 기록층(17)으로서의 판독용 반강자성 층/장벽층(18)/비자성 층(19)으로 이루어지는 고정층의 스택을 복수 배치하는 것에 의해, MRAM 등의 자기 메모리 디바이스로서 집적화해도 누설 자장에 의한 오기입, 오판독이 가급적 감소한다.
제1 실시형태에 관련된 자성 적층막(10) 및 자기 저항 효과 소자(1)에 있어서는, 제1 강자성 층(12), 제2 강자성 층(16)은 면내 자화라도 되고, 수직 자화라도 되고 어느 것이라도 된다. 면내 자화인 경우, 도 2a에 나타낸 바와 같이, 자화 용이축이 전류 I의 방향에 대하여 수직한 방향에 한정되지 않고, 자화 용이축은 x방향, y방향, xy면 내에서 x방향 및 y방향으로 경사진 xy방향 중 어느 것이라도 된다. 즉, 자화 용이축과 스핀이 평행/반평행으로 되는 타입 Y라도 되고, 자화 용이 방향과 스핀이 직교하는 타입 X, 타입 Z 등이라도 된다.
[제2 실시형태]
도 3a는, 본 발명의 제2 실시형태에 관련된 자성 적층막 및 이것을 사용한 자기 저항 효과 소자의 평면도이며, 도 3b는 B-B선을 따른 단면도이다. 본 발명의 제2 실시형태에 관련된 자성 적층막(10)은 제1 실시형태와 동일한 구성이고, 따라서, 제1 실시형태와 동일한 작용 효과가 생긴다. 상세한 설명은 중복되므로 생략한다.
제2 실시형태에서는, 강자성 층을 포함하여 구성되는 기록층(28)이, 제2 강자성 층(16) 위에 비자성 층(27)을 끼고 형성되어 있고, 기록층(28)과 제2 강자성 층(16)의 결정 구조를 분단하고 있다. 기록층(28)으로서의 강자성 층으로서는, CoFeBo, FeB, CoB 등으로 구성된다. 장벽층(29)이 참조층(30)과 접하도록 형성되어 있다. 비자성 층(31)이 장벽층(29)에 인접하는 참조층(30)과는 반대측에 형성되어 있고, 비자성 층(31)의 상하의 층의 결정 구조를 분단하고 있다. 비자성 층(27), 비자성 층(31)은 W, Ta, Mo, Hf 등으로부터 하나 이상의 원소가 선택된다.
또한, 비자성 층(31)을 사이에 두고 참조층(30)과 반대측에는, 예를 들면 수직 자화막의 경우에는 (Co/Pt)m/Ir/(Co/Pt)n, 면내 자화막의 경우에는 (CoFe)/Ru/CoFe/IrMn으로 이루어지는 고착층(32)이 형성되어 있고, 참조층(30)에서의 강자성 층의 자화의 방향을 고정하여 핀 고정하고 있다. 이와 같은 경우, 강자성 층과 고착층을 포함하여 참조층이라고 해도 된다. 상기의 m, n은 임의의 자연수다. 캡층(33)이 고착층(32)의 비자성 층(31)과 반대측에 형성되어 있고, 제3 단자(T3)가 캡층(33)에 장착되어 있다. 제3 단자(T3)는 트랜지스터(Tr3)에 접속되고 있다.
본 발명의 제2 실시형태에 관련된 자기 저항 효과 소자(2)에 있어서는, 제2 강자성 층(16) 위에, 교환 상호 작용으로 결합하는 기록층(28)으로서 강자성 층과, 기록층(28) 위에 형성된 장벽층(29)과, 참조층(30)을 가지는, 소위 MTJ 소자로서 구성되어 있다.
자성 적층막(10)의 최상면, 최하면 중 어느 하나에는, 제1 단자(T1)와 제2 단자(T2)가 형성되어 있고, 제1 단자(T1)와 제2 단자(T2)는 자성 적층막(10)의 적층 방향과 직교하는 방향으로 이격하고 있다. 기입 전류가 제1 단자(T1)와 제2 단자(T2) 사이에 흐른다.
제2 실시형태에 관련된 자성 적층막(10)에 있어서, 제1 단자(T1)와 제2 단자(T2) 사이에 전류를 흐르게 하는 것에 의해, 데이터의 기입이 가능한 것은 제1 실시형태와 동일하므로, 설명을 생략한다. 데이터를 판독할 때는, 제3 단자(T3)에 전류를 흐르게 하는 것에 의해, MTJ 소자를 구성하는 기록층(28), 장벽층(29) 및 참조층(30)에 흐르는 전류의 대소로부터 기록층(28)의 자화가 참조층(30)의 자화와 평행인지 반평행인지를 판단할 수 있고, 데이터의 판독을 할 수 있다.
본 발명의 제2 실시형태에 관련된 자성 적층막(10)에 있어서는, 층간 결합층(14)이 제1 비자성 층(13)과 제2 비자성 층(15)에 끼어 있어도, 제1 강자성 층(12)과 제2 강자성 층(16)이 반강자성 결합된다. 그러므로, 자성 적층막(10) 그 자체에서 누설 자장이 생기지 않는 구조로 되어 있다. 강자성 층이 2층 있고, 반강자성 결합하고 있으므로, 열안정성 상수 △를 증대시킬 수 있다. 또한, 종래의 SOT 소자에서는, 하부에 제1 강자성 층(12)이 없었기 때문, 제2 강자성 층(16)과 제2 비자성 층(15)의 계면에 축적된 스핀류만을 자화 반전에 활용해 왔다. 본 소자 구조에서는 전류 펄스를 흐르게 했을 때 생기는 제2 강자성 층(16)과 제2 비자성 층(15)의 계면에 축적된 스핀류뿐만 아니라, 제1 강자성 층(12)과 제1 비자성 층(13)의 계면에 축적된 스핀류의 양쪽을 활용할 수 있으므로, 반전의 에너지 효율을 배 정도로 증대하는 것이 가능해진다. 또한, 본 구조에서는 제1 비자성 층(13), 제2 비자성 층(15)의 큰 스핀 홀 효과를 이용할 수 있으므로, 제1 비자성 층(13), 제2 비자성 층(15)이 없을 때에 비하여, 스핀의 반전 전류를 현저하게 감소시킬 수 있다. 보다 완전한 반강자성 결합을 형성하기 위해서는, 제1 강자성 층(12)과 제2 강자성 층(16)은 동등한 두께를 가지는 것이 바람직하다.
SOT를 이용한 자기 저항 효과 소자(2)의 기입 제어층으로서 이와 같은 자성 적층막(10)을 사용하는 것에 의해, 기입 효율이 더욱 양호해진다. 이와 같은 반강자성 결합이 유지되고 있는 자성 적층막(10)을 사용하는 것에 의해, 기입 속도가 향상된다.
본 발명의 제2 실시형태에 관련된 자기 저항 효과 소자(2)에 있어서는, 제2 강자성 층(16) 위에 교환 상호 작용으로 결합하는 기록층(28)으로서의 강자성 층과, 기록층(28) 위에 형성된 장벽층(29)과, 참조층(30)을 가지는, 소위 MTJ 소자로서 구성되어 있다. 도 3c는, 본 발명의 제2 실시형태에 관련된 자성 적층막(10) 및 자기 저항 효과 소자(2)의 다른 관점에서의 단면도이다. 도 3c에 나타낸 바와 같이, 보다 누설 자장을 없게 하는 구조로서는, 기록층(28)까지의 층을 자성 적층막(10)으로 하고, 제1 강자성 층(12)의 자화와 제2 강자성 층(16)/비자성 층(27)/기록층(28)의 자화의 값을 취소시키는 것이 바람직하다. 도 3d는, 본 발명의 제2 실시형태에 관련된 자성 적층막(10) 및 자기 저항 효과 소자(2)의 다른 단면도이다. 도 3d에 나타낸 바와 같이, 기록층 구조를 반강자성 결합 구조로 한 Co층(34)/Ir층(35)/Co층(36)/비자성 층(27)/기록층(28)의 전체를 기록층(28A)으로 해도 된다. Co층(34, 36)은 Co 이외의 강자성 층이라도 된다. Ir층(35)에 한정되지 않고 층간 결합층의 재료로 이루어지는 예를 들면 Ru층이라도 된다. 참조층(30), 고착층(32)은, 이들을 구성하는 막의 두께를 조정하는 것에 의해, 누설 자장을 생기지 않게 할 수 있다. 따라서, 자기 저항 효과 소자(2) 그 자체에서, 누설 자장이 생기지 않는다.
그러므로, 적어도 하나의 자성 적층막(10) 위에, 기록층(28)으로서 강자성 층과 기록층(28) 위에 형성된 장벽층(29)과 참조층(30)을 가지는 소위 MTJ 소자를 복수 배치하는 것에 의해, MRAM 등의 자기 메모리 디바이스로서 집적화해도 누설 자장에 의한 오기입, 오판독이 가급적 감소한다.
제2 실시형태에 관련된 자성 적층막(10), 자기 저항 효과 소자(2)에 있어서는, 제1 강자성 층(12), 제2 강자성 층(16), 기록층(28), 참조층(30)은 면내 자화라도 되고, 수직 자화라도 되고 어느 것이라도 된다. 면내 자화인 경우, 자화의 방향이 전류 I의 방향에 대하여 수직한 방향에 한정되지 않고, x방향이라도 y방향이라도 되고, 나아가 xy면 내에 있으면 된다. 즉, 자화 용이축과 스핀이 평행/반평행으로 되는 타입 Y라도 되고, 자화 용이 방향과 스핀이 직교하는 타입 X, 타입 Z 등이라도 된다.
[제3 실시형태]
도 4a는 본 발명의 제3 실시형태에 관련된 자성 적층막 및 이것을 사용한 자기 저항 효과 소자의 평면도이며, 도 4b는 C-C선을 따른 단면도이다. 본 발명의 제3 실시형태에 관련된 자성 적층막(40)은 도 4a 및 도 4b에 나타낸 바와 같이, 기판(도시하지 않음) 위에 형성된 베이스층(41)과, 베이스층(41) 위에 형성된 제1 강자성 층(42)과, 제1 강자성 층(42) 위에 형성된 층간 결합층(43)과, 층간 결합층(43) 위에 형성된 제1 비자성 층(44)과, 제1 비자성 층(44) 위에 형성된 제2 강자성 층(45)으로 구성되어 있다. 즉, 자성 적층막(40)은 다음과 같이 구성되어 있다. 층간 결합층(43)과 제1 비자성 층(44)이 서로 접하고 있고, 제1 강자성 층(42)이 층간 결합층(43)의 하면, 제2 강자성 층(45)이 제1 비자성 층(44)의 상면에서 접하여, 제1 강자성 층(42) 및 제2 강자성 층(45)이 층간 결합층(43), 제1 비자성 층(44)을 끼고 있고, 제1 강자성 층(42)이 층간 결합층(43)의 하면에 접하여 형성되고, 제2 강자성 층(45)이 제1 비자성 층(44)의 상면에 접하여 형성되어 있다. 즉, 제1 실시형태에 관련된 자성 적층막(10)과 같이 비자성 층이 2층이 아니라 1층의 형태이다. 도시한 예에서는, 제2 강자성 층(45) 위에는, 자화 반전 가능한 재료로 이루어지는 기록층(17)이 형성되어 있다. 제3 실시형태에서는, 층간 결합층(43) 및 제1 비자성 층(44)에 의해, 반강자성 결합층(40a)이 구성되어 있다. 층간 결합층(43)은 층간 결합 비자성 층이라고 해도 된다. 그리고, 층간 결합층(43)과 제1 비자성 층(44)은 상하 반대라도 된다. 제1 비자성 층(44)은 단지 비자성 층(44)이라고 해도 된다.
도 5a는, 본 발명의 제3 실시형태에 관련된 자성 적층막(40)에 대하여 전류를 흐르게 하는 것에 의해, 기록층(17)에 데이터 “0”이 기입되는 상태를 설명하기 위한 도면이다. 도 5a에 나타낸 바와 같이, -x방향으로 전류를 흐르게 하기 전에서는, 제1 강자성 층(42)과 제2 강자성 층(45)의 자화가 서로 역방향으로 되어 있다. 자성 적층막(40)에 -x방향으로 전류를 흐르게 하는 것에 의해, 스핀 상호 작용에 의해 스핀 홀 효과에 의해, 스핀류(스핀 운동의 흐름)가 생기고, 서로 역방향의 스핀이 각각의 자성 적층막(40)의 ±z방향의 대응하는 방향으로 흐르고, 자성 적층막(40)을 흐르는 스핀류에 의해, 일방향을 향한 스핀과 타방향을 향한 스핀이 각각 상하로 분리되어 흐르고, 제1 강자성 층(42)과 층간 결합층(43)의 계면, 제1 비자성 층(44)과 제2 강자성 층(45)의 계면에 축적되어 제2 강자성 층(45)에 흡수된다. 그러므로, 도 5a에 나타낸 바와 같이, 제1 강자성 층(42), 제2 강자성 층(45)의 자화가 전류를 -x방향으로 흐르게 하기 전과 역방향으로 된다. 이와 같이, 자성 적층막(40)에 -x방향으로 전류를 흐르게 하는 것에 의해, 전류에 의한 스핀 궤도 토크가 생겨 제1 강자성 층(42) 및 제2 강자성 층(45)의 각각의 자화가 반전한다.
여기에서, 본 발명의 제3 실시형태에 관련된 자성 적층막(40)에서는, 제2 강자성 층(45)은 스핀 홀 각이 큰 제1 비자성 층(44)에 접하고 있으므로, 제1 비자성 층(44)을 형성하고 있지 않은 경우와 비교하여 스핀 토크가 커지고, 제1 강자성 층(42), 제2 강자성 층(45)의 자화를 동시에 반전할 수 있다.
만일, 자성 적층막(40)에 있어서, 제1 비자성 층(44)이 형성되어 있지 않고, 층간 결합층(43)이 제1 강자성 층(42)과 제2 강자성 층(45)에 직접 끼어 있어 있는 경우에는, 층간 결합층(43)으로서 Ru 또는 Ir로 이루어지고 반강자성 결합을 실현해도, Ru, Ir의 스핀 홀 각이 매우 작으므로, 스핀 홀 효과에 의한 자화 반전을 실현하는 것이 매우 곤란하다.
도 5b는, 본 발명의 제3 실시형태에 관련된 자성 적층막(40)에 대하여 전류를 역방향으로 흐르게 하는 것에 의해, 기록층(17)에 데이터 “1”이 기입되는 상태를 설명하기 위한 도면이다. 도 5b에 나타낸 바와 같이, 역방향의 +x방향으로 전류를 흐르게 하기 전에는, 제1 강자성 층(42)과 제2 강자성 층(45)의 자화가 서로 역방향으로 되어 있다. 자성 적층막(40)에 +x방향으로 전류를 흐르게 하는 것에 의해, 스핀 상호 작용에 의해 스핀 홀 효과에 의해, 스핀류(스핀 운동의 흐름)가 생기고, 서로 역방향의 스핀이 각각의 자성 적층막(40)의 ±z방향의 대응하는 방향(여기서, 도 5a의 경우와 비교하여 반대의 방향)으로 흐르고, 자성 적층막(40)을 흐르는 스핀류에 의해, 일방향을 향한 스핀과 타방향을 향한 스핀이 각각 상하로 분리되어 흐르고, 제1 강자성 층(42)과 층간 결합층(43)의 계면, 제1 비자성 층(44)과 제2 강자성 층(45)의 계면에 축적되고 제1 강자성 층(42), 제2 강자성 층(45)에 흡수된다. 그러므로, 도 5b에 나타낸 바와 같이, 제1 강자성 층(42), 제2 강자성 층(45)의 각각의 자화가 전류를 +x방향으로 흐르게 하기 전과 역방향으로 된다. 이와 같이, 자성 적층막(40)에 +x방향으로 전류를 흐르게 하는 것에 의해, 전류에 의한 스핀 궤도 토크가 생겨 제1 강자성 층(42) 및 제2 강자성 층(45)의 각각의 자화가 반전한다.
여기에서, 제1 강자성 층/층간 결합층/제2 강자성 층의 자성 적층막에 있어서 반강자성 결합이 유지되고 있는 경우와 비교하여, 본 발명의 제3 실시형태와 같이 층간 결합층(43)과 제1 비자성 층(44)이 서로 접하도록 자성 적층막(40)을 구성해도 반강자성 결합이 유지된다. 이에 대해서는 후술하는 실증예에서 설명한다. Ir의 페르미 면(Fermi surface)의 [111]방향의 spanning 벡터 qs에 의한 RKKY 상호 작용에 의해 생긴 반강자성 결합이, Pt에 있어서도 동일한 fcc 구조여서 페르미 면의 위상적인(topological) 구조가 동등하므로 RKKY 상호 작용이 유지되고 있다고 생각되기 때문이다.
도 5a 및 도 5b에서는, 면내 자화의 경우를 도시하고 있지만, 수직 자화의 경우라도 마찬가지다. 면내 자화인 경우, 자화의 방향이 전류 I의 방향에 대하여 수직한 방향에 한정되지 않고, x방향이라도 되고, y방향이라도 되며, 나아가 xy면 내에 있으면 된다. 즉, 자화 용이축과 스핀이 평행/반평행으로 되는 타입 Y라도 되고, 자화 용이 방향과 스핀이 직교하는 타입 X, 타입 Z 등이라도 된다.
자성 적층막(40)의 일 이용 형태로서 자기 저항 효과 소자(3)를 예로 들어 설명을 계속한다. 제3 실시형태에서는, 자성 적층막(40)은 제2 강자성 층(45) 위에, 기록층(17)으로서 판독용 반강자성 층을 형성하는 면을 가지고 있고, 반전 가능한 자화를 가지는 기록층(17)이 형성되어 있다. 판독용 반강자성 층은 Ir-Mn 합금, Fe-Mn 합금 등이 바람직하다. 기록층(17) 위에 장벽층(터널 장벽층이라고도 함)(18)이 접하도록 형성되어 있다. 장벽층(18)은 MgO, Al2O3, AlN, MgAlO 등의 절연 재료가 바람직하다. 장벽층(18) 위에 참조층으로서의 비자성 층(19)이 형성되어 있다. 비자성 층(19)은 특별히 제한은 없지만, Pt, Cu, Al 등이 바람직하다. 기록층(17), 장벽층(18) 및 비자성 층(19)의 적층에 의해, 터널 이방성 자기 저항(tunnelling anisotropic magnetoresistance: TAMR) 효과를 이용한 자기 저항 효과 소자(3)가 구성되어 있다. 여기에서, 기록층(17)으로서의 판독용 반강자성 층과 제2 강자성 층(45)은 교환 결합 작용에 의해 결합하고 있고, 제2 강자성 층(45)에서의 자화 반전에 의해 판독용 반강자성 층에서의 반강자성 모멘트가 회전하므로, 저항의 크기가 크게 상이하다.
자성 적층막(40)의 최상면, 최하면 중 어느 하나에는, 제1 단자(T1)와 제2 단자(T2)가 형성되어 있고, 제1 단자(T1)와 제2 단자(T2)는 자성 적층막(40)의 적층 방향과 직교하는 방향으로 이격하고 있다. 기입 전류가 제1 단자(T1)와 제2 단자(T2) 사이에 흐른다. 비자성 층(19) 위에는 캡층(20)을 형성하여 제3 단자(T3)가 설치되고, 제3 단자(T3)에 대하여 판독 전류를 흐르게 할 수 있다.
다음으로, 자성 적층막(40)의 구체적인 재료에 대하여 설명한다. 층간 결합층(43)은 Ir, Rh 또는 Ru 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어진다. Ir을 포함하는 경우에는, 0.4㎚ 이상 0.7㎚ 이하의 범위의 두께를 가지면 된다. Ru의 경우에는, 0.6㎚ 이상 0.9㎚ 이하의 범위의 두께를 가지면 된다. 층간 결합층(43)은, Ir, Rh 중 적어도 어느 하나를 포함하는 fcc 구조를 가지는 금속 또는 합금으로 이루어지는 것이 바람직하다. 층간 결합층(43)은 Ir, Ir-Os 합금, Rh, Ir-Rh 합금, Ir-Re 합금, Ir-Ru 합금 중 어느 하나를 포함하는 fcc 구조를 가지는 금속 또는 합금으로 이루어지는 것이 특히 바람직하다.
제1 비자성 층(44)은 Pt를 포함하는 금속 또는 합금으로 이루어진다. 제1 비자성 층(44)은 Pt를 포함하는 fcc 구조를 가지는 금속 또는 합금으로 이루어지는 것이 바람직하다. 제1 비자성 층(44)은 Pt, Pt-Au 합금, Pt-Ir 합금, Pt-Cu 합금 중 어느 하나, Pt-Cr 합금의 fcc 구조를 가지는 금속, 합금으로부터 선택되는 것이 특히 바람직하다. 제1 비자성 층(44)은 Pt-Pd 합금, Pt-Hf 합금, Pt-Al 합금이라도 된다.
본 발명의 제3 실시형태에 관련된 자성 적층막(40)에 있어서는, 제1 비자성 층(44)과 층간 결합층(43)이 서로 접하도록 형성되어 있는 것에 의해, 제1 강자성 층(42)과 제2 강자성 층(45)이 반강자성 결합된다. 그러므로, 자성 적층막(40) 그 자체에서 누설 자장이 생기지 않는 구조로 되어 있다. 강자성 층이 2층 있고, 반강자성 결합하고 있으므로, 열안정성 상수 △를 증대시킬 수 있다. 또한, 종래의 SOT 소자에서는, 하부에 제1 강자성 층(42)이 없었기 때문에, 제2 강자성 층(45)과 제1 비자성 층(44)의 계면에 축적된 스핀류만을 자화 반전에 활용해 왔다. 본 소자 구조에서는 전류 펄스를 흐르게 했을 때 생기는 제2 강자성 층(45)과 제1 비자성 층(44)의 계면에 축적된 스핀류뿐만 아니라, 제1 강자성 층(42)과 층간 결합층(43)의 계면에 축적된 스핀류의 양쪽을 활용할 수 있으므로, 반전의 에너지 효율을 배 정도로 증대하는 것이 가능해진다. 또한, 본 구조에서는 제1 비자성 층(44)의 큰 스핀 홀 효과를 이용할 수 있으므로, 제1 비자성 층(44)이 없을 때에 비하여, 스핀의 반전 전류를 현저하게 감소할 수 있다. 보다 완전한 반강자성 결합을 형성하기 위해서는, 제1 강자성 층(42)과 제2 강자성 층(45)은 동등한 두께를 가지는 것이 바람직하다.
SOT를 이용한 자기 저항 효과 소자(3)의 기입 제어층으로서 이와 같은 자성 적층막(40)을 사용하는 것에 의해, 기입 효율이 더욱 양호해진다. 이와 같은 반강자성 결합이 유지되고 있는 자성 적층막(40)을 사용하는 것에 의해, 기입 속도가 향상된다.
본 발명의 제3 실시형태에 관련된 자기 저항 효과 소자(3)에 있어서는, 제2 강자성 층(45) 위에, 교환 상호 작용으로 결합하는 기록층(17)으로서의 판독용 반강자성 층과, 판독용 반강자성 층 위에 형성된 장벽층(18)과, 비자성 층(19)이 형성되어 구성되어 있다. 기록층(17)은 제2 강자성 층(45)의 자화와 교환 상호 작용으로 결합되어 있다. 따라서, 자기 저항 효과 소자(3) 그 자체, 모든 비자성체로 구성되어 있으므로 누설 자장이 생기지 않는다.
그러므로, 적어도 하나의 자성 적층막(40) 위에, 기록층(17)으로서의 판독용 반강자성 층/장벽층(18)/비자성 층(19)으로 이루어지는 고정층의 스택을 복수 배치하는 것에 의해, MRAM 등의 자기 메모리 디바이스로서 집적화해도 누설 자장에 의한 오기입, 오판독이 가급적 감소한다.
제3 실시형태에 관련된 자성 적층막(40) 및 자기 저항 효과 소자(3)에 있어서는, 제1 강자성 층(42), 제2 강자성 층(45)은 면내 자화라도 되고, 수직 자화라도 되고 어느 것이라도 된다. 면내 자화인 경우, 자화의 방향이 전류 I의 방향에 대하여 수직한 방향에 한정되지 않고, x방향이라도 되고 y방향이라도 되며, 나아가 xy면 내에 있으면 된다. 즉, 자화 용이축과 스핀이 평행/반평행으로 되는 타입 Y라도 되고, 자화 용이 방향과 스핀이 직교하는 타입 X, 타입 Z 등이라도 된다.
[제4 실시형태]
도 6a는 본 발명의 제4 실시형태에 관련된 자성 적층막 및 이것을 사용한 자기 저항 효과 소자의 평면도이며, 도 6b는 D-D선을 따른 단면도이다. 본 발명의 제4 실시형태에 관련된 자성 적층막(40)은 제3 실시형태와 동일한 구성이며, 이로써, 본 발명의 제4 실시형태에 관련된 자성 적층막(40)에 있어서는, 층간 결합층(43)과 제1 비자성 층(44)이 서로 접하도록 형성되어 있는 것에 의해, 제1 강자성 층(42)과 제2 강자성 층(45)이 반강자성 결합된다. 그러므로, 자성 적층막(40) 그 자체에서 누설 자장이 생기지 않는 구조로 되어 있다. 따라서, 열안정성이 우수하다. 보다 완전한 반강자성 결합을 형성하기 위해서는, 제1 강자성 층(42)과 제2 강자성 층(45)은 동등한 두께를 가지는 것이 바람직하다. SOT를 이용한 자기 저항 효과 소자(4)의 기입 제어층으로서 이와 같은 자성 적층막(40)을 사용하는 것에 의해, 기입 효율이 더욱 양호해진다. 이와 같은 반강자성 결합이 유지되고 있는 자성 적층막(40)을 사용하는 것에 의해, 기입 속도가 향상된다. 상세한 설명은 제3 실시형태와 동일하므로 생략한다.
제4 실시형태에서는, 자성 적층막(40) 위에 형성된 비자성 층(27), 기록층(28), 장벽층(29), 참조층(30), 비자성 층(31), 고착층(32), 캡층(33), 제3 단자(T3) 외에, 제1 단자(T1), 제2 단자(T2), 각 트랜지스터(Tr1, Tr2, Tr3)에 대해서는 제2 실시형태와 동일한 구성이며, 이로써, 제2 실시형태와 동일한 작용 효과가 생긴다. 제2 강자성 층(45) 위에 교환 상호 작용으로 결합하는 기록층(28)으로서의 강자성 층과, 기록층(28) 위에 형성된 장벽층(29)과, 참조층(30)을 가지는, 소위 MTJ 소자로서 구성되어 있다. 기록층(28)은 제2 강자성 층(45)의 자화와 교환 상호 작용으로 결합하므로, 누설 자장이 생기지 않는 구조로 할 수 있다. 도 6c는, 본 발명의 제4 실시형태에 관련된 자성 적층막(40) 및 자기 저항 효과 소자(4)의 다른 관점에서의 단면도이다. 도 6c에 나타낸 바와 같이, 보다 누설 자장을 없게 하는 구조로서는, 기록층(28)까지의 층을 자성 적층막(40)으로 하고, 제1 강자성 층(42)의 자화와 제2 강자성 층(45)/비자성 층(27)/기록층(28)의 자화의 값을 취소시키는 것이 바람직하다. 도 6d는, 본 발명의 제4 실시형태에 관련된 자성 적층막(40) 및 자기 저항 효과 소자(4)의 다른 단면도이다. 도 6d에 나타낸 바와 같이, 기록층 구조를 반강자성 결합 구조로 한 Co층(34)/Ir층(35)/Co층(36)/비자성 층(27)/기록층(28)의 전체를 기록층(28A)으로 해도 된다. Co층(34, 36)은 Co 이외의 강자성 층, Ir층(35)에 한정되지 않고 층간 결합층의 재료로 이루어지는, 예를 들면 Ru층이라도 된다. 참조층(30), 고착층(32)은 이들을 구성하는 막의 두께를 조정하는 것에 의해, 누설 자장을 생기지 않게 할 수 있다. 따라서, 자기 저항 효과 소자(4) 그 자체에서 누설 자장이 생기지 않는다. 그러므로, 적어도 하나의 자성 적층막(40) 위에, 기록층(28)으로서 강자성 층과 기록층(28) 위에 형성된 장벽층(29)과 참조층(30)을 가지는 소위 MTJ 소자를 복수 배치하는 것에 의해, MRAM 등의 자기 메모리 디바이스로서 집적화해도 누설 자장에 의한 오기입, 오판독이 가급적 감소한다. 상세한 설명은 제2 실시형태와 동일하므로 생략한다. 제4 실시형태에 관련된 자성 적층막(40), 자기 저항 효과 소자(4)에 있어서는, 제1 강자성 층(42), 제2 강자성 층(45), 기록층(28), 참조층(30)은 면내 자화라도 되고, 수직 자화라도 되고 어느 것이라도 된다. 면내 자화인 경우, 자화의 방향이 전류 I의 방향에 대하여 수직한 방향에 한정되지 않고, x방향이라도 되고 y방향이라도 되며, 나아가 xy면 내에 있으면 된다. 즉, 자화 용이축과 스핀이 평행/반평행으로 되는 타입 Y라도 되고, 자화 용이 방향과 스핀이 직교하는 타입 X, 타입 Z 등이라도 된다.
[기타의 실시형태]
본 발명의 실시형태에 관련된 자성 적층막(10, 40)은, 단지, SOT를 이용한 자기 저항 효과 소자(1, 2, 3, 4)를 위해서만 사용되는 것이 아니고, 스핀트로닉스소자 등의 각종 소자 및 디바이스에 있어서, 반강자성 결합에 의해 누설 자장이 생기지 않는 재료, 구성으로서 이용할 수 있다.
[실증예]
실증예 1로서, 베이스층 위에, (Co 1.3/Pt 0.8/Ir 0.5/Pt 0.8)2/Co 1.3을 형성하여 외부 자장을 변화시켜 자화를 측정했다. 여기에서, 원소기호 뒤의 숫자는 그 원소기호로 이루어지는 층의 ㎚단위에서의 두께를 의미하고 있고, 예를 들면 Co 1.3이란 1.3㎚의 Co층을 의미한다. 도 7은, 실증예 1의 샘플의 자화 곡선이고, 가로축은 외부 자계 H(Oe)이며, 세로축은 M/Ms다. 자화 곡선의 한쪽은, 외부 자장이 수직 자장을 인가한 경우이고, 자화 곡선의 다른 쪽은, 외부 자장이 면내 자장을 인가한 경우이다. 수직 자장을 인가했을 때에는, 제로 자장에서는 반강자성 결합하고 있는 것을 알았다.
실증예 2로서, 베이스층 위에, (Co 1.3/Pt 1.0/Ir 0.5/Pt 1.0)2/Co 1.3을 형성하여 외부 자장을 변화시켜 자화를 측정했다. 도 8은, 실증예 2의 샘플의 자화 곡선이고, 가로축은 외부 자계 H(Oe)이며, 세로축은 자화 M/Ms다. 자화 곡선의 한쪽은, 외부 자장이 수직 자장을 인가한 경우이고, 자화 곡선의 다른 쪽은, 외부 자장이 면내 자장을 인가한 경우이다. 수직 자장을 인가했을 때에는, 제로 자장에서는 반강자성 결합하고 있는 것을 알았다.
실증예 3으로서, 베이스층 위에, Co 1.1/Pt 0.8/Ir 0.5/Pt 0.8/Co 1.1을 형성하여 외부 자장을 변화시켜 자화를 측정했다. 도 9는, 실증예 3의 샘플의 자화 곡선이고, 가로축은 외부 자계 H(Oe)이며, 세로축은 M/Ms다. 자화 곡선의 한쪽은, 외부 자장이 수직 자장을 인가한 경우이고, 자화 곡선의 다른 쪽은, 외부 자장이 면내 자장을 인가한 경우이다. 수직 자장을 인가했을 때에는, 반강자성 결합하고 있는 것을 알았다.
이와 같이, 상하의 Co의 사이에, Pt층과 Ir층과 Pt층으로 이루어지는 반강자성 결합층을 끼고 있는 것에 의해, 한쪽의 Co층의 자화가 다른 쪽의 Co층의 자화의 방향과 역방향으로 되는 것을 알았다.
그래서, 실증예 4로서, Co층/Ir층/Co층에 대하여 Pt층을 삽입하는 것에 의해, Ir의 반강자성 결합이 어떻게 변화하는지를 조사했다. Ir층의 두께 t_Ir을 0.5㎚, 0.55㎚, 1.4㎚로 하고, Pt층과 Ir층의 두께의 합, 즉 비자성 층의 총 막 두께를 0.5 내지 2.5㎚의 범위에서 조정했다. 비자성 층이 Ir/Pt인 경우, Pt/Ir/Pt인 경우, Ir층만인 경우가 있다. Ir층만인 경우에는 비교예로서 행하고 있다. 또한, Ir층의 상하에 Pt층을 형성하는 경우, 상하의 Pt층의 두께는 같아지도록 했다.
각 샘플에 있어서, 층간 결합력 Jex(mJ/㎡)를 측정했다. 표 1은 그 결과를 정리한 것이다.
[표 1]
도 10은 층간 결합력 Jex(mJ/㎡)의 비자성 층의 전체 막 두께 ttotal(㎚) 의존성을 나타내는 그래프이다. 도 10으로부터, Co/Ir/Co의 적층에 대하여 Pt층을 삽입하는 것에 의해, Ir의 반강자성 결합의 크기를 나타내는 층간 결합력 Jex는 비자성 층을 두껍게 하는 것에 따라, 단조롭게 감소하고 있는 것을 알았다. 또한, Pt/Ir/Pt의 전체 막 두께가 2.5㎚라도, 반강자성 결합되어 있는 것을 확인하는 것,및 Pt/Ir/Pt의 전체 막 두께가 1.5∼2.5㎚로 광범위에서 연속적으로 반강자성 결합막을 제작할 수 있는 것이 밝혀졌다. 이로부터, Pt 중에서는 RKKY 상호 작용이 전파되지만, RKKY 진동이 생기고 있지 않은 것을 나타내고 있다.
실증예 5로서, 베이스층 위에, (Co 1.3/Pt 0.6/Ru 0.7/Pt 0.6)2/Co 1.3을 형성하여 외부 자장을 변화시켜 자화를 측정했다. 도 11은, 실증예 5의 샘플의 자화 곡선이고, 가로축은 외부 자계 H(Oe)이며, 세로축은 M/Ms다. Ms는 포화 자화이다. 자화 곡선의 한쪽은, 외부 자장이 수직 자장을 인가한 경우이고, 자화 곡선의 다른 쪽은, 외부 자장이 면내 자장을 인가한 경우이다. 수직 자장을 인가했을 때에는, 제로 자장에서는 반강자성 결합하고 있는 것을 알았다.
실증예 6으로서, 베이스층 위에, (Co 1.3/Pt 0.8/Ru 0.7/Pt 0.8)2/Co 1.3을 형성하여 외부 자장을 변화시켜 자화를 측정했다. 도 12는, 실증예 6의 샘플의 자화 곡선이고, 가로축은 외부 자계 H(Oe)이며, 세로축은 M/Ms다. Ms는 포화 자화이다. 자화 곡선의 한쪽은, 외부 자장이 수직 자장을 인가한 경우이고, 자화 곡선의 다른 쪽은, 외부 자장이 면내 자장을 인가한 경우이다. 수직 자장을 인가했을 때에는, 제로 자장에서는 반강자성 결합하고 있는 것을 알았다.
실증예 7로서, 베이스층 위에, (Co 1.3/Pt 0.7/Ru 0.7/Pt 0.7)2/Co 1.3을 형성하여 외부 자장을 변화시켜 자화를 측정했다. 도 13은, 실증예 7의 샘플의 자화 곡선이고, 가로축은 외부 자계 H(Oe)이며, 세로축은 M/Ms다. Ms는 포화 자화이다. 자화 곡선의 한쪽은, 외부 자장이 수직 자장을 인가한 경우이고, 자화 곡선의 다른 쪽은, 외부 자장이 면내 자장을 인가한 경우이다. 수직 자장을 인가했을 때에는, 제로 자장에서는 반강자성 결합하고 있는 것을 알았다.
실증예 8로서, 베이스층 위에, Co 1.3/Pt 0.6/Ru 0.7/Pt 0.6/Co 1.3을 형성하여 외부 자장을 변화시켜 자화를 측정했다. 도 14는, 실증예 8의 샘플의 자화 곡선이고, 가로축은 외부 자계 H(Oe)이며, 세로축은 M/Ms다. Ms는 포화 자화이다. 자화 곡선의 한쪽은, 외부 자장이 수직 자장을 인가한 경우이며, 자화 곡선의 다른 쪽은, 외부 자장이 면내 자장을 인가한 경우이다. 수직 자장을 인가했을 때에는, 제로 자장에서는 반강자성 결합하고 있는 것을 알았다.
이와 같이, 상하의 Co층 사이에, Pt층과 Ru층과 Pt층으로 이루어지는 반강자성 결합층을 끼고 있는 것에 의해, 한쪽의 Co층의 자화가, 다른 쪽의 Co층의 자화의 방향과 역방향으로 되는 것을 알았다.
그래서, 실증예 9로서, Co층/Ru층/Co층에 대하여 Pt층을 삽입하는 것에 의해, Ru의 반강자성 결합이 어떻게 변화하는지를 조사했다. Ru층의 두께 t_Ru를 0.4㎚, 0.7㎚, 0.8㎚로 하고, Pt층과 Ru층의 두께의 합, 즉 비자성 층의 총 막 두께를 0.4 내지 2.3㎚의 범위에서 조정했다. 비자성 층이 Ru/Pt인 경우, Pt/Ru/Pt인 경우, Ru층만인 경우가 있다. Ru층만의 경우에는 비교예로서 행하고 있다. 또한, Ru층의 상하에 Pt층을 형성하는 경우, 상하의 Pt층의 두께는 같아지도록 했다.
각 샘플에 있어서, 층간 결합력 Jex(mJ/㎡)을 측정했다. 표 2는 그 결과를 정리한 것이다.
[표 2]
도 15는 층간 결합력 Jex(mJ/㎡)의 비자성 층의 전체 막 두께 ttotal(㎚) 의존성을 나타내는 그래프이다. 도 15로부터, Co/Ru/Co의 적층에 대하여 Pt층을 삽입하는 것에 의해, Ru의 반강자성 결합의 크기를 나타내는 층간 결합력 Jex는 비자성 층을 두껍게 하는 것에 따라, 단조롭게 감소하고 있는 것을 알았다. 또한, Pt/Ru/Pt의 전체 막 두께가 2.3㎚라도, 반강자성 결합하고 있는 것을 확인할 수 있었다. 또한, Pt/Ru/Pt의 전체 막 두께가 1.3∼2.3㎚로 광범위에서 연속적으로 반강자성 결합막을 제작할 수 있는 것이 밝혀졌다. 또한, Pt 중에서는 RKKY 상호 작용이 전파되지만, RKKY 진동이 생기고 있지 않은 것을 나타내고 있다.
도 16은, 층간 결합력 Jex의 Ir층 두께 의존성이다. 가로축은 Ir층의 두께(㎚)이고, 세로축은 층간 결합력 Jex다. 검은 원 플롯은 (Co/Pt)4.5/Ir/(Co/Pt)4.5에 관하고, 마름모 플롯은 (Co/Pt/Ir)2/Co에 관한 것이다. 각 플롯의 Ir층의 두께 t Ir은 0.4㎚, 0.5㎚, 0.6㎚, 0.7㎚, 0.8㎚, 0.9㎚, 1.0㎚, 1.1㎚, 1.2㎚, 1.3㎚, 1.4㎚, 1.5㎚, 1.6㎚과 같이, 0.1㎚씩이며, 능형 플롯만 0.55㎚도 포함되어 있다. 층간 결합력 Jex가 층간 결합층과 강자성 층 사이에 비자성 층으로서의 Pt층을 삽입해도, 반강자성 결합이 유지되고 있는 것을 알았다. 이것은, Ir과 Pt가 동일한 fcc 구조이므로, 페르미 면의 위상적인 특성이 동일하여 RKKY 상호 작용이 전파되었다고 생각된다. 또한, 반강자성적인 진동 주기의 길이와 위치의 시프트가 관측되지 않은 것으로부터, Pt 중에서는 RKKY 상호 작용에 따르는 진동은 없는 것이 밝혀졌다. 이것이, 상기한 바와 같이, Pt/Ir/Pt의 전체 두께가 1.5㎚∼2.5㎚로 광범위에 있어서 반강자성 결합이 관측된 요인이다. Pt가 큰 스핀 홀 각이 Pt 두께 1.0㎚로 두꺼운 막 두께까지 이용할 수 있으므로, 스핀의 반전 효율을 현저하게 향상시킬 수 있는 것이 밝혀졌다. Ir층의 두께는 0.4㎚ 이상 0.7㎚ 이하, 1.3㎚ 이상 1.6㎚ 이하의 범위가 바람직한 것을 알았다.
도 17은, 층간 결합력 Jex의 Ru층 두께 의존성이다. 가로축은 Ru층의 두께(㎚)이고, 세로축은 층간 결합력 Jex다. 검은 원 플롯은 (Co/Pt/Ru)2/Co에 관한 것이며, 능형 플롯은 (Co/Pt)4.5/Ru/(Co/Pt)4.5에 관한 것이다. 각 플롯의 Ru층의 두께 tRu는 0.4㎚, 0.5㎚, 0.6㎚, 0.7㎚, 0.8㎚, 0.9㎚, 1.0㎚, 1.1㎚, 1.2㎚, 1.4㎚, 1.5㎚, 1.6㎚, 1.7㎚, 1.8㎚, 1.9㎚, 2.0㎚, 2.1㎚, 2.2㎚이다. Pt를 끼고 있는 것에 의해 반강자성 거리의 주기 ∧1에 대응하는 Ru간의 층간 상호 작용에 기인하는 진동이 소멸하고 있는 것을 알았다. 또한, Ru층의 두께는, 층간 결합력 Jex의 2nd 피크가 되는 두께를 선택하면 되는 것을 알았다. Ru층의 두께는 0.6㎚ 이상 0.9㎚ 이하, 1.7㎚ 이상 2.2㎚ 이하의 범위가 바람직한 것을 알았다.
도 18은 샘플 29로서 제작한 홀 바 및 측정계를 모식적으로 나타내는 도면이다. 도 19a는 제작한 샘플 29의 단면도이다. 샘플 29는 도 19a에 나타낸 바와 같이, 열 산화막이 형성된 Si기판(101)과, 열 산화막 위에 형성된 두께 2.0㎚의 Ta층(102)과, Ta층(102) 위에 형성된 두께 2.0㎚의 Ir층(103)과, Ir층(103) 위에 형성된 두께 1.1㎚의 Co층(104)과, Co층(104) 위에 형성된 두께 0.8㎚의 Pt층(105)과, Pt층(105) 위에 형성된 두께 0.5㎚의 Ir층(106)과, Ir층(106) 위에 형성된 두께 0.8㎚의 Pt층(107)과, Pt층(107) 위에 형성된 두께 1.1㎚의 Co층(108)과, Co층(108) 위에 형성된 두께 0.5㎚의 Ir층(109)과, Ir층(109) 위에 형성된 두께 1.5㎚의 MgO층(110)과, MgO층(110) 위에 형성된 두께 1.0㎚의 Ta층(111)으로 구성했다.
도 19b는 제작한 비교예 2에서의 시료의 단면도이다. 별도의 비교 시료는 도 19b에 나타낸 바와 같이, 열 산화막이 형성된 Si기판(121)과, 열 산화막 위에 형성된 두께 3.0㎚의 Ta층(122)과, Ta층(122) 위에 형성된 두께 7.2㎚의 Pt층(123)과, Pt층(123) 위에 형성된 두께 1.3㎚의 Co층(124)과, Co층(124) 위에 형성된 두께 0.6㎚의 Ir층(125)과, Ir층(125) 위에 형성된 두께 0.6㎚의 Pt층(126)과, Pt층(126) 위에 형성된 두께 3.0㎚의 Ta층(127)으로 구성했다.
샘플 29 및 비교예 2의 시료를 포토리소그래피와 Ar 이온 밀링을 이용하여 도 18에 나타낸 바와 같은 홀 바로서 가공했다. y방향으로 펄스 전류 I를 흐르게 하고, 홀 전압 V를 측정했다. 홀 저항 Rxy(Ω)의 펄스 전류 I 의존성을 측정했다. 그리고, Rxy(Ω)=V/I이다.
도 20은 샘플 29, 비교예 2에서의 시료의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다. 가로축은 펄스 전류 I(mA)이고, 세로축은 홀 저항 Rxy(Ω)이다. 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 -26mT 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과이다. 펄스 전류를 +방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 증가가 관측되고, -방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 감소가 관측된 것으로부터, Co층(104)의 자기 모멘트가 펄스 전류로 자화 반전하고 있는 것을 알았다.
샘플 29와 비교 시료의 반전 전류의 절대값을 보면, Co/Pt/Ir/Pt/Co의 반강자성 결합막을 사용했을 때의 기입 전류(반전 전류)는, Pt층만을 사용했을 때의 기입 전류(반전 전류)에 비하여 반감하고 있는 것을 알았다. 이로써, 기입 시의 에너지도 약 1/4로 감소하는 것을 알았다.
샘플 30 내지 샘플 34로서, 도 18 및 도 19a와 마찬가지의 홀 바를 제작하여 측정계를 구축했다. 샘플 30 내지 34는 도 19a에 나타낸 바와 같이, 열 산화막이 형성된 Si기판(101)과, 열 산화막 위에 형성된 두께 2.0㎚의 Ta층(102)과, Ta층(102) 위에 형성된 두께 2.0㎚의 Ir층(103)과, Ir층(103) 위에 형성된 두께 1.1㎚의 Co층(104)과, Co층(104) 위에 형성된 두께 0.6㎚의 Pt층(105)과, Pt층(105) 위에 형성된 소정 두께의 Ir층(106)과, Ir층(106) 위에 형성된 두께 0.6㎚의 Pt층(107)과, Pt층(107) 위에 형성된 두께 1.1㎚의 Co층(108)과, Co층(108) 위에 형성된 두께 0.5㎚의 Ir층(109)과, Ir층(109) 위에 형성된 두께 1.5㎚의 MgO층(110)과, MgO층(110) 위에 형성된 두께 1.0㎚의 Ta층(111)으로 구성했다. Ir층(106)의 두께는, 샘플 30에서는 0.5㎚로 하고, 샘플 31에서는 0.52㎚로 하고, 샘플 32에서는 0.56㎚로 하고, 샘플 33에서는 0.58㎚로 하고, 샘플 34에서는 0.6㎚로 했다.
도 21a는 샘플 30 내지 샘플 34에 관한 스핀 생성 효율의 Ir층 두께 의존성을 나타내는 도면이고, 도 21b는 샘플 30 내지 샘플 34에 관한 스핀 생성 효율의 층간 결합력 Jex(mJ/㎡) 의존성을 나타내는 도면이다. 도 21a의 가로축은 Ir층의 두께 t_Ir(㎚)이고, 도 21b의 가로축은 층간 결합력 Jex(mJ/㎡)이며, 도 21a 및 도 21b의 세로축은 스핀 생성 효율 θSH(%)이다. 도 21a 및 도 21b에는, Pt층(105)/Ir층(106)/Pt층(107) 대신, 비교예로서(Pt 1.0㎚/Ir 0.8㎚)4의 다층막의 경우와 두께 7.2㎚의 Pt층의 경우의 결과도 나타내고 있다. Ir층의 두께가 0.6㎚부터 0.5㎚까지 감소하면, 스핀 생성 효율 θSH(%)는 증대한다. θSH(%)는, 기입 전류(반전 전류), 소비 전력에 역비례하므로, Jex(mJ/㎡)의 이번 얻어진 최대값을 이용하면, 도 20의 Pt/Co 시료(Comparison Sample 2)와 비교하여, 반전 전류가 약 1/5, 소비 전력이 약 1/25로 저감할 수 있는 것이 밝혀졌다. 본 결과로부터, 층간 결합력 Jex(mJ/㎡)은 크면 클수록 소비 전력이 저감 가능한 것을 알았다.
층간 결합층으로서 Ir층을 이용한 경우에는, Ir층의 두께가 상기 범위에 있어서 층간 결합력 Jex(mJ/㎡)이 클수록, 스핀 생성 효율(스핀 홀 각)이 커지는 것을 알았다. 비교예인 (Pt 1.0㎚/Ir 0.8㎚)4의 다층막이나 두께 7.2㎚의 Pt층과 대비하면, Synthetic AF(Antiferromagnetic) 구조에서는, Ir층의 두께는 0.4㎚ 이상 0.6㎚ 이하가 바람직하고, 보다 바람직하게는 0.50㎚ 이상 0.58㎚ 이하이다.
샘플 35 내지 샘플 39로서, 도 18 및 도 19a와 마찬가지의 홀 바를 제작하여 측정계를 구축했다. 샘플 35 내지 39는 도 19a에 나타낸 바와 같이, 열 산화막이 형성된 Si기판(101)과, 열 산화막 위에 형성된 두께 2.0㎚의 Ta층(102)과, Ta층(102) 위에 형성된 두께 2.0㎚의 Ir층(103)과, Ir층(103) 위에 형성된 두께 1.1㎚의 Co층(104)과, Co층(104) 위에 형성된 소정 두께의 Pt층(105)과, Pt층(105) 위에 형성된 두께 0.5㎚의 Ir층(106)과, Ir층(106) 위에 형성된 소정 두께의 Pt층(107)과, Pt층(107) 위에 형성된 두께 1.1㎚의 Co층(108)과, Co층(108) 위에 형성된 두께 0.5㎚의 Ir층(109)과, Ir층(109) 위에 형성된 두께 1.5㎚의 MgO층(110)과, MgO층(110) 위에 형성된 두께 1.0㎚의 Ta층(111)으로 구성했다. Pt층(105) 및 Pt층(107)의 두께는, 샘플 35에서는 0.8㎚로 하고, 샘플(36)에서는 0.7㎚로 하고, 샘플(37)에서는 0.6㎚로 하고, 샘플(38)에서는 0.5㎚로 하고, 샘플 39에서는 0.4㎚로 했다.
도 22a는 샘플 35 내지 샘플 39에 관한 스핀 생성 효율의 Pt층 두께 의존성을 나타내는 도면이고, 도 22b는 샘플 35 내지 샘플 39에 관한 스핀 생성 효율의 층간 결합력 Jex(mJ/㎡) 의존성을 나타내는 도면이다. 도 22a의 가로축은 Pt층(145)과 Pt층(147)의 Total 두께 t_Pt(㎚)이고, 도 22b의 가로축은 층간 결합력 Jex(mJ/㎡)이며, 도 22a 및 도 22b의 세로축은 스핀 생성 효율 θSH(%)이다. 도 22a 및 도 22b에는, Pt층(105)/Ir층(106)/Pt층(107) 외에, 비교예로서 (Pt 1.0㎚/Ir 0.8㎚)4의 다층막인 경우와, 두께 7.2㎚의 Pt층인 경우의 결과도 나타내고 있다. Pt층의 두께가 0.8㎚부터 약 1.3㎚까지 증가하면, 스핀 생성 효율 θSH(%)는 증가하고, Pt층의 두께가 약 1.3㎚로부터 1.6㎚까지 증가하면, 스핀 생성 효율 θSH(%)는 감소한다. 즉, 스핀 홀 각, 스핀 생성 효율이 최대로 되는 Pt층의 두께를 가진다.
층간 결합층을 끼는 비자성 층으로서 Pt층을 이용한 경우에는, Pt층의 두께가 상기 범위에 있어서 (Pt 1.0㎚/Ir 0.8㎚)4의 다층막이나 두께 7.2㎚의 Pt층인 경우와 비교하여 스핀 생성 효율이 높다. Pt층(105, 107)의 두께는, 0.4㎚ 이상 0.8㎚ 이하가 바람직하고, 약 0.5㎚ 이상 약 0.8㎚ 이하가 더욱 바람직하고, 특히 0.55㎚ 이상 0.75㎚ 이하가 바람직하다.
[제5 실시형태]
제5 실시형태에 관련된 자성 적층막으로서의 도전층(50)이, 제1 내지 제4 실시형태에 관련된 자성 적층막(10, 40)에서의 제2 강자성 층(16, 45)의 반강자성 결합층(10a, 40a)과 반대의 면에 제3 비자성 층(61)을 구비하고 있고, 제3 비자성 층(61)이 적어도 W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층을 포함하여 구성된다. 제5 실시형태에 관련된 자기 저항 효과 소자(5)는, 제1 내지 제4 실시형태에 관련된 자기 저항 효과 소자(1 내지 4)에 관련된 자성 적층막(10, 40)에서의 제2 강자성 층(16, 45)의 반강자성 결합층(10a, 40a)과 반대의 면인 기록층(17, 28, 28A) 측에 제3 비자성 층(예를 들면, 도 23b에 나타낸 제3 비자성 층(61))이 형성되어 있다. 따라서, 제1 내지 제4 실시형태에서 설명한 사항, 각 층의 재질, 두께 등에 대해서는 중복 설명을 피하기 위해 생략하고, 이하에서는, 도 1b에 나타낸 형태에 적용한 경우를 대표하여 설명한다. 제2 내지 제4 실시형태에 적용되는 경우에 대한 설명은 당업자에게는 필요하지 않을 것이다.
도 23a는 제5 실시형태에 관련된 자기 저항 효과 소자의 평면도이고, 도 23b는 도 23a에서의 E-E선을 따른 단면도이다. 제5 실시형태에 관련된 자기 저항 효과 소자(5)는, 기판(도시하지 않음) 위에 형성된 베이스층(51)과, 베이스층(51) 위에 형성된 제1 강자성 층(52)과, 제1 강자성 층(52) 위에 형성된 제1 비자성 층(53)과, 제1 비자성 층(53) 위에 형성된 층간 결합층(54)과, 층간 결합층(54) 위에 형성된 제2 비자성 층(55)과, 제2 비자성 층(55) 위에 형성된 제2 강자성 층(56)으로 구성되어 있다. 즉, 도전층(50)은 다음과 같이 구성되어 있다. 제1 비자성 층(53), 제2 비자성 층(55)이 층간 결합층(54)의 대응하는 상면, 하면에 접하여 층간 결합층(54)을 끼고 반강자성 결합층(50a)을 구성하고 있고, 제1 강자성 층(52)이 제1 비자성 층(53)의 하면에 접하고 있고, 제2 강자성 층(56)이 제2 비자성 층(55)의 상면에 접하고 있는 것에 의해, 제1 강자성 층(52) 및 제2 강자성 층(56)이 제1 비자성 층(53), 층간 결합층(54) 및 제2 비자성 층(55)을 끼고 있고, 제2 강자성 층(56) 위에 제3 비자성 층(61)을 가지고 구성되며, 제3 비자성 층(61)이 적어도 W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층을 포함하여 구성된다.
도시하는 형태에서는, 제3 비자성 층(61)은 제2 강자성 층(56)의 상면에 접하고 또한 기록층(57)의 하면에 접할 수 있다. 제3 비자성 층(61)이 접하고 있는 제2 강자성 층(56)은, 자화가 도전층(50)의 전류 방향에 대하여 기울어져 있는 것, 즉 z방향의 성분을 가진다. 제3 비자성 층(61)은, 자기 저항 효과 소자(5)를 형성(접합 분리)한 후 0.3㎚ 이상 2.0㎚ 이하의 두께를 가지고 있는 것이 바람직하다. W, Cu, Ta, Mn이 접합 분리된 후에 제2 강자성 층(56) 위에 남아 있지 않으면 이하에서 나타내는 무자장에서의 자화 반전이 관측되지 않고, 너무 지나치게 두꺼워도 기록층(57)과 제2 강자성 층(56) 사이의 자기적 상호 작용이 약해지고, 제1 강자성 층(52), 제2 강자성 층(56)이 SOT 자화 반전했을 때 자기 저항 효과 소자(5)의 기록층(57)도 자화 반전하지 않게 되기 때문이다.
그리고, 도시한 바와 같이, 제3 비자성 층(61) 위에는, 자화 반전 가능한 재료로 이루어지는 기록층(57)이 형성되어 있고, 또한, 기록층(57) 위에 장벽층(58)이 접하도록 형성되어 있다. 장벽층(58) 위에 참조층으로서의 비자성 층(59)이 형성되어 있다. 기록층(57), 장벽층(58) 및 비자성 층(59)의 적층에 의해, 터널 이방성 자기 저항 효과를 이용한 자기 저항 효과 소자(5)가 구성되어 있는 점은 제1 실시형태와 마찬가지다.
제5 실시형태에서는, 제2 강자성 층(56)의 상하에 있는 제2 비자성 층(Pt를 포함하는 금속 또는 합금으로 이루어지는 층)(55)과 제3 비자성 층(W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층)(61)이 상이하다. 예를 들면, 제2 강자성 층(56)로서의 Co층을, 제2 비자성 층(Pt를 포함하는 금속 또는 합금으로 이루어지는 층)(55)과 제3 비자성 층(W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층)(61)으로 낀다. 이렇게 하면, 외부 자장을 인가하지 않아도, 제1 강자성 층(52) 및 제2 강자성 층(56)이 수직한 성분을 가지도록 자화되어 있어도, 도전층(50)에 전류를 흐르게 하는 것에 의해, 제1 강자성 층(52) 및 제2 강자성 층(56)을 외부 자장 제로에서도 자화 반전시킬 수 있다. 이것은, 제2 강자성 층(56)과 제2 비자성 층(55)의 계면에서 생기는 자장(66), 제2 강자성 층(56)과 제3 비자성 층(61)의 계면에서 생기는 자장(67)의 상호 작용으로 생각된다. Co/Pt와 Co/W, Co/Cu, Co/Ta, Co/Mn 중 어느 하나에서 상호 작용하는 자장은 상이한 부호로 되므로, 제2 비자성 층(55), 제2 강자성 층(56), 제3 비자성 층(61)의 순서로 적층하면, 도면부호 66, 67에 나타낸 바와 같이 자장은 동일한 방향으로 인가되고 제2 강자성 층(56)의 스핀이 x방향으로 기울게 된다. 이 자장은 쟐로신스키-모리야(Dzyaloshinskii-Moriya, DM) 상호 작용으로부터 생기는 DM 상호 작용 자장(HDMI)으로 생각되며, 자장(66, 67)이 HDMI이다.
이상과 같이, 제5 실시형태는, 제1 실시형태에 관련된 자기 저항 효과 소자(1)에 있어서, 제3 비자성 층(61)이 자성 적층막(10)에 대향하도록 기록층(17)(도 23b에서는 기록층(57)) 측에, 예를 들면 제2 강자성 층(16)과 기록층(17) 사이에(도 23b에서는 제2 강자성 층(56)과 기록층(57) 사이에) 형성된다.
제5 실시형태는, 제2 실시형태에 관련된 자기 저항 효과 소자(2)에 있어서, 제3 비자성 층(61)이 자성 적층막(10)에 대향하도록 기록층(28, 28A) 측에, 예를 들면 도 3b나 도 3c에 나타낸 제2 강자성 층(16)과 비자성 층(27) 사이에 또는 도 3d에 나타낸 제2 강자성 층(16)과 기록층(28A) 사이에 형성된다.
제5 실시형태는, 제3 실시형태에 관련된 자기 저항 효과 소자(3)에 있어서, 제3 비자성 층(61)이 자성 적층막(40)에 대향하도록 기록층(17) 측에, 예를 들면 도 4b에 나타낸 제2 강자성 층(45)과 기록층(17) 사이에 형성된다.
제5 실시형태는, 제4 실시형태에 관련된 자기 저항 효과 소자(4)에 있어서, 제3 비자성 층(61)이 자성 적층막(40)에 대향하도록 기록층(28, 28A) 측에, 예를 들면 도 6b나 도 6c에 나타낸 제2 강자성 층(45)과 비자성 층(27) 사이에 또는 예를 들면 도 6d에 나타낸 제2 강자성 층(45)과 기록층(28A) 사이에 형성된다.
[제6 실시형태]
제6 실시형태에 관련된 자성 적층막으로서의 도전층(50)이, 제1 내지 제4 실시형태에 관련된 자성 적층막(10, 40)에서의 제1 강자성 층(12, 42)의 반강자성 결합층(10a, 40a)과 반대의 면에 제3 비자성 층(61)을 구비하고 있고, 제3 비자성 층(61)이 적어도 W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층을 포함하여 구성된다. 제6 실시형태에 관련된 자기 저항 효과 소자(6)는, 제1 내지 제4 실시형태에 관련된 자기 저항 효과 소자(1 내지 4)에 관련된 자성 적층막(10, 40)에서의 제1 강자성 층(12, 42)의 반강자성 결합층(10a, 40a)과 반대의 면인 기록층과 반대측에 제3 비자성 층(예를 들면, 도 24에 나타낸 제3 비자성 층(61))이 형성되어 있다. 따라서, 제1 내지 제4 실시형태에서 설명한 사항, 각 층의 재질, 두께 등에 대해서는 중복 설명을 피하기 위해 생략하고, 이하에서는, 도 1b에 나타낸 형태에 적용한 경우를 대표하여 설명한다. 제2 내지 제4 실시형태에 적용되는 경우에 대한 설명은 당업자에게는 필요하지 않을 것이다.
도 24는 제6 실시형태에 관련된 자기 저항 효과 소자의 단면도이다. 평면도는 도 23a와 마찬가지이므로 생략한다. 제6 실시형태에 있어서도, 제1 비자성 층(53), 제2 비자성 층(55)이 층간 결합층(54)이 대응하는 상면, 하면에 접하여 층간 결합층(54)을 끼고 반강자성 결합층(50a)을 구성하고 있고, 제1 강자성 층(52)의 반강자성 결합층(50a)과 반대의 면인 하면에 제3 비자성 층(61)이 형성되어 도전층(50)이 구성되고 있다. 제3 비자성 층(61)은 W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층이다. 도시하는 형태에서는, 제3 비자성 층(61)은 베이스층(51)의 상면에 접하고 또한 제1 강자성 층(52)의 하면에 접할 수 있다. 그리고, 제1 강자성 층(52) 및 제2 강자성 층(56)은, 자화가 도전층(50)의 전류 방향에 대하여 기울어져 있는 것, 즉 z방향의 성분을 가진다. 제3 비자성 층(61)이 제1 강자성 층(52)의 하면에 접하여 형성되는 경우, 특별히 두께에 제한은 없지만, 반강자성 결합을 유지하기 위해, 제1 강자성 층(52), 제1 비자성 층(53), 제2 비자성 층(55), 제2 강자성 층(56)은 fcc(111) 배향을 유지하고 있는 것이 필수로 된다. 그 의미에서는, 이 경우, Cu을 사용하는 것이 가장 바람직하다. 제3 비자성 층(61)은 0.3㎚ 이상 2.0㎚ 이하의 두께를 가지고 있는 것이 바람직하다.
제6 실시형태에서는, 제1 강자성 층(52)의 상하에 있는 제1 비자성 층(Pt를 포함하는 금속 또는 합금으로 이루어지는 층)(53)과 제3 비자성 층(W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층)(61)이 상이하다. 예를 들면, 제1 강자성 층(52)으로서의 Co층을, 제1 비자성 층(Pt를 포함하는 금속 또는 합금으로 이루어지는 층)(53)과 제3 비자성 층(W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층)(61)으로 낀다. 이렇게 하면, 외부 자장을 인가하지 않아도, 제1 강자성 층(52) 및 제2 강자성 층(56)이 수직한 성분을 가지도록 자화되어 있어도, 도전층(50)에 전류를 흐르게 하는 것에 의해, 제1 강자성 층(52) 및 제2 강자성 층(56)을 외부 자장 제로에서도 자화 반전시킬 수 있다. 이것은, 제1 강자성 층(52)과 제1 비자성 층(53)의 계면에서 생기는 자장(66), 제1 강자성 층(52)과 제3 비자성 층(61)의 계면에서 생기는 자장(67)의 상호 작용으로 생각된다. Co/Pt와 Co/W, Co/Cu, Co/Ta, Co/Mn 중 어느 하나에서 상호 작용하는 자장은 상이한 부호로 되므로, 제3 비자성 층(61), 제1 강자성 층(52), 제1 비자성 층(53)의 순서로 적층하면, 도면부호 66, 67에 나타낸 바와 같이 자장은 동일한 방향으로 인가되고 제2 강자성 층(56)의 스핀이 x방향으로 기울게 된다. 이 자장은 쟐로신스키-모리야(Dzyaloshinskii-Moriya, DM) 상호 작용으로부터 생기는 DM 상호 작용 자장(HDMI)으로 생각되고, 자장(66, 67)이 HDMI이다.
이상과 같이, 제6 실시형태는, 제1 실시형태에 관련된 자기 저항 효과 소자(1)에 있어서, 제3 비자성 층(61)이 자성 적층막(10)에 대향하도록 기록층(17)(도 24에서는 기록층(57))과 반대측에, 예를 들면 도 1b에 나타낸 베이스층(11)과 제1 강자성 층(12) 사이에(도 24에서는 베이스층(51)과 제1 강자성 층(52) 사이에) 형성된다.
제6 실시형태는, 제2 실시형태에 관련된 자기 저항 효과 소자(2)에 있어서, 제3 비자성 층(61)이 자성 적층막(10)에 대향하도록 기록층(17)과 반대측에, 예를 들면 도 3b, 도 3c, 도 3d에 나타낸 베이스층(11)과 제1 강자성 층(12) 사이에 형성된다.
제6 실시형태는, 제3 실시형태에 관련된 자기 저항 효과 소자(3)에 있어서, 제3 비자성 층(61)이 자성 적층막(40)에 대향하도록 기록층(17)과 반대측에, 예를 들면 도 4b에 나타낸 베이스층(41)과 제1 강자성 층(42) 사이에 형성된다.
제6 실시형태는, 제4 실시형태에 관련된 자기 저항 효과 소자(4)에 있어서, 제3 비자성 층(61)이 자성 적층막(40)에 대향하도록 기록층(28, 28A) 측에, 예를 들면 도 6b나 도 6c에 나타낸 제2 강자성 층(45)과 비자성 층(27) 사이에 또는 도 6d에 나타낸 제2 강자성 층(45)과 기록층(28A) 사이에 형성된다.
[제7 실시형태]
제7 실시형태에 관련된 자성 적층막으로서의 도전층(50)이, 제1 내지 제4 실시형태에 관련된 자성 적층막(10, 40)에서의 제1 강자성 층(12, 42)의 반강자성 결합층(10a, 40a)과 반대의 면에 제3 비자성 층(61)을 구비하고 있고, 제2 강자성 층(16, 45)의 반강자성 결합층(10a, 40a)과 반대의 면에 제4 비자성 층(62)을 구비하고 있고, 제3 비자성 층(61) 및 제4 비자성 층(62)이 적어도 W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층을 포함하여 구성된다. 제7 실시형태에 관련된 자기 저항 효과 소자(7)는, 제1 내지 제4 실시형태에 관련된 자기 저항 효과 소자(1) 내지 4의 자성 적층막(10, 40)에서의 제1 강자성 층(12, 42)의 반강자성 결합층(10a, 40a)과 반대의 면(기록층과 반대측)에 제3 비자성 층(예를 들면, 도 25에 나타낸 제3 비자성 층(61))이 형성되고, 제2 강자성 층(16, 45)의 반강자성 결합층(10a, 40a)과 반대의 면에 제4 비자성 층(예를 들면, 도 25에 나타낸 제4 비자성 층(62))이 형성된다. 따라서, 제1 내지 제4 실시형태에서 설명한 사항, 각 층의 재질, 두께 등에 대해서는 중복 설명을 피하기 위해 생략하고, 이하에서는, 도 1b에 나타낸 형태에 적용한 경우를 대표하여 설명한다. 제2 내지 제4 실시형태에 적용되는 경우에 대한 설명은 당업자에게는 필요하지 않을 것이다.
도 25는 제7 실시형태에 관련된 자기 저항 효과 소자의 단면도이다. 평면도는 도 23a와 마찬가지이므로 생략한다. 제7 실시형태에서는, 도전층(50)이, 제1 비자성 층(53)과 층간 결합층(54)과 제2 비자성 층(55)에 의해 반강자성 결합층(50a)이 구성되어 있고, 제1 강자성 층(52)의 반강자성 결합층(50a)과 반대의 면인 하면에 제3 비자성 층(W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층)(61)을 가지고, 또한, 제2 강자성 층(56)의 반강자성 결합층(50a)과 반대의 면인 상면에 제4 비자성 층(W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층)(62)을 가지고 구성된다. 그리고, 제1 강자성 층(52) 및 제2 강자성 층(56)은, 자화가 도전층(50)의 전류 방향에 대하여 기울어져 있는 것, 즉 z방향의 성분을 가진다. 제4 비자성 층(W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층)(62)은, 자기 저항 효과 소자(7)를 형성(접합 분리)한 후 0.3㎚ 이상 2.0㎚ 이하의 두께를 가지고 있는 것이 바람직하다. W, Cu, Ta, Mn이 접합 분리된 후에 제2 강자성 층(56) 위에 남아 있지 않으면 이하에서 나타내는 무자장에서의 자화 반전이 관측되지 않고, 너무 지나치게 두꺼워도 기록층(57)과 제2 강자성 층(56) 사이의 자기적 상호 작용이 약해지고, 제1 강자성 층(52), 제2 강자성 층(56)이 SOT 자화 반전했을 때 자기 저항 효과 소자(7)의 기록층(57)도 자화 반전하지 않게 되기 때문이다. 제3 비자성 층(W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층)(61)은, 특별히 두께에 제한은 없지만, 반강자성 결합을 유지하므로, 제1 강자성 층(52), 제1 비자성 층(53), 제2 비자성 층(55), 제2 강자성 층(56)은 fcc(111) 배향을 유지하고 있는 것이 필수로 된다. 그 의미에서는, 이 경우, Cu를 사용하는 것이 가장 바람직하다. 그리고, 제3 비자성 층(61)과 제4 비자성 층(62)은 상이한 재질로 구성된다. 제3 비자성 층(61)은 0.3㎚ 이상 2.0㎚ 이하의 두께를 가지고 있는 것이 바람직하다.
제7 실시형태에서는, 제1 강자성 층(52)의 상하에 있는 제1 비자성 층(Pt를 포함하는 금속 또는 합금으로 이루어지는 층)(53)과 제3 비자성 층(W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층)(61)이 상이하다. 제2 강자성 층(56)의 상하에 있는 제2 비자성 층(Pt를 포함하는 금속 또는 합금으로 이루어지는 층)(55)과 제4 비자성 층(W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 층)(62)이 상이하다. 따라서, 제5 및 제6 실시형태에서 설명한 바와 같이, 외부 자장을 인가하지 않아도, 제1 강자성 층(52) 및 제2 강자성 층(56)이 수직한 성분을 가지도록 자화되어 있어도, 도전층(50)에 전류를 흐르게 하는 것에 의해, 제1 강자성 층(52) 및 제2 강자성 층(56)을 외부 자장 제로에서도 자화 반전시킬 수 있다.
제7 실시형태는, 제2 실시형태에 관련된 자기 저항 효과 소자(2)에 있어서, 제3 비자성 층(61)이 자성 적층막(10)에 대향하도록 기록층(17)과 반대측에, 예를 들면 도 3b, 도 3c, 도 3d에 나타낸 베이스층(11)과 제1 강자성 층(12) 사이에 형성되고, 또한, 제4 비자성 층(62)이 자성 적층막(10)에 대향하도록 기록층(28, 28A) 측에, 예를 들면 도 3b나 도 3c에 나타낸 제2 강자성 층(16)과 비자성 층(27) 사이에 또는 도 3d에 나타낸 제2 강자성 층(16)과 기록층(28A) 사이에 형성되어 있다.
제7 실시형태는, 제3 실시형태에 관련된 자기 저항 효과 소자(3)에 있어서, 제3 비자성 층(61)이 자성 적층막(40)에 대향하도록 기록층(17)과 반대측에, 예를 들면 도 4b에 나타낸 베이스층(41)과 제1 강자성 층(42) 사이에 형성되고, 또한, 제4 비자성 층(62)이 자성 적층막(40)에 대향하도록 기록층(28, 28A) 측에, 예를 들면 도 4b에 나타낸 제2 강자성 층(45)과 기록층(17) 사이에 형성되어 있다.
제7 실시형태는, 제4 실시형태에 관련된 자기 저항 효과 소자(4)에 있어서, 제3 비자성 층(61)이 자성 적층막(40)에 대향하도록 기록층(28)과 반대측에, 예를 들면 도 6b에 나타낸 베이스층(41)과 제1 강자성 층(42) 사이에 형성되고, 또한, 제4 비자성 층(62)이 자성 적층막(40)에 대향하도록 기록층(28, 28A) 측에, 예를 들면 도 6b나 도 6c에 나타낸 제2 강자성 층(45)과 비자성 층(27) 사이에 또는 도 6d에 나타낸 제2 강자성 층(45)과 기록층(28A) 사이에 형성되어 있다.
제5 내지 제7 실시형태에서는, 제1 내지 제4 실시형태에서의 자기 저항 효과 소자(1)에 있어서, 제1 강자성 층(12, 42)과 자성 적층막(10, 40) 사이, 제2 강자성 층(16, 45)과 자성 적층막(10, 40) 사이의 어느 한쪽 또는 양쪽에, W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 제3 비자성 층(61), 제4 비자성 층(62)을 개재시키고 있다. 제3 비자성 층(61), 제4 비자성 층(62)을 포함하여 자성 적층막이라고 할 수도 있다.
실증예 10으로서, 도 18 및 도 26과 마찬가지로 홀 바를 제작하고, 측정계를 구축했다. 도 26은, 실증예 10의 단면도이다. 실증예 10에서는, 도 26에 나타낸 바와 같이, 열 산화막이 형성된 Si기판(141)과, 열 산화막 위에 형성된 두께 2.0㎚의 Ta층(142)과, Ta층(142) 위에 형성된 두께 2.0㎚의 Ir층(143)과, Ir층(143) 위에 형성된 두께 1.1㎚의 Co층(144)과, Co층(144) 위에 형성된 두께 0.6㎚의 Pt층(145)과, Pt층(145) 위에 형성된 두께 0.5㎚의 Ir층(146)과, Ir층(146) 위에 형성된 두께 0.6㎚의 Pt층(147)과, Pt층(147) 위에 형성된 두께 1.1㎚의 Co층(148)과, Co층(148) 위에 형성된 두께 1.5㎚의 W층(149)과, W층(149) 위에 형성된 두께 1.5㎚의 MgO층(150)과, MgO층(150) 위에 형성된 두께 1.0㎚의 Ta층(151)으로 구성했다. 도 27은, 실증예 10에서 제작한 홀 바의 전자현미경상이고, 우측에는 상 중앙의 확대상이다.
실증예 10에 있어서 y방향으로 펄스 전류 I를 흐르게 하고, 홀 전압 V를 측정했다. 홀 저항 Rxy(Ω)의 펄스 전류 I 의존성을 측정했다. 그리고, Rxy(Ω)=V/I이다. 도 28a 내지 도 28f는, 실증예 10에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다. 가로축은 펄스 전류 I(A)이고, 세로축은 홀 저항 Rxy(Ω)이다. 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 각각 49mT, 39mT, 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 도 28a에 나타내고, 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 각각 28.5mT, 18mT, 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 도 28b에 나타내고, 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 각각 8mT, 0mT, 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 도 28c에 나타내고, 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 각각 -6.5mT, -16.5mT, 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 도 28d에 나타내고, 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 각각 -27mT, -37mT, 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 도 28e에 나타내고, 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 각각 -48mT, -58mT, 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 도 28f에 나타낸다.
외부 자장을 49mT, 39mT, 28.5mT, 18mT, 8mT, 0mT, -6.5mT, -16.5mT, -27mT인가한 경우에 있어서는, 펄스 전류를 +방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 증가가 관측되고, -방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 감소가 관측된 것으로부터, Co층(124, 128)의 자기 모멘트가 펄스 전류로 자화 반전하고 있는 것을 알았다. 특히, 외부 자장을 인가하지 않아도 Co층(144, 148)의 자기 모멘트가 펄스 전류로 자화 반전하고 있는 것에 주의해야 한다.
외부 자장을 -37mT, -48mT, -58mT 인가한 경우에 있어서는, 펄스 전류를 +방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 감소가 관측되고, -방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 증가가 관측된 것으로부터, Co층(144, 148)의 자기 모멘트가 펄스 전류로 자화 반전하고 있는 것을 알았다.
또한, 이러한 점들로부터, DM 상호 작용 자장(HDMI)이 -27mT∼-3mT 생기고 있는 것을 알았다.
도 29는, 실증예 10에 있어서, 무자장에서 펄스 전류를 ±방향으로 교호적으로 인가했을 때의, 홀 저항 Rxy(Ohm)의 반복 횟수 의존성을 나타내는 도면이다. 도 29로부터, 펄스 전류의 ±방향으로의 인가를 반복해도, 안정적인 자화 반전이 생기고 있는 것을 알았다.
실증예 11로서, 도 18 및 도 26과 마찬가지로 홀 바를 제작하고, 측정계를 구축했다. 실증예 11에서는, 도 26에 나타낸 바와 같이, 열 산화막이 형성된 Si기판(141)과, 열 산화막 위에 형성된 두께 2.0㎚의 Ta층(142)과, Ta층(142) 위에 형성된 두께 2.0㎚의 Ir층(143)과, Ir층(143) 위에 형성된 두께 1.1㎚의 Co층(144)과, Co층(144) 위에 형성된 두께 0.6㎚의 Pt층(145)과, Pt층(145) 위에 형성된 두께 0.5㎚의 Ir층(146)과, Ir층(146) 위에 형성된 두께 0.6㎚의 Pt층(147)과, Pt층(147) 위에 형성된 두께 1.1㎚의 Co층(148)과, Co층(148) 위에 형성된 두께 1.0㎚의 Cu층(149)과, Cu층(149) 위에 형성된 두께 1.5㎚의 MgO층(150)과, MgO층(150) 위에 형성된 두께 1.0㎚의 Ta층(151)으로 구성했다.
실증예 11에 있어서 y방향으로 펄스 전류 I를 흐르게 하고, 홀 전압 V를 측정했다. 홀 저항 Rxy(Ω)의 펄스 전류 I 의존성을 측정했다. 그리고, Rxy(Ω)=V/I이다. 도 30은, 실증예 11에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성에 대하여, 측정 중에, 펄스 전류 I를 200μ초, 일정한 외부 자장 Hex를 인가하지 않았을 때의 결과를 나타내는 도면이다. 가로축은 펄스 전류 I(mA)이고, 세로축은 홀 저항 Rxy(Ω)이다.
외부 자장을 인가하지 않아도, 펄스 전류를 +방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 감소가 관측되고, -방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 증가가 관측된 것으로부터, Co층(144, 148)의 자기 모멘트가 펄스 전류로 자화 반전하고 있는 것을 알았다.
도 31은, 실증예 11에 있어서, 무자장에서 펄스 전류를 ±방향으로 교호적으로 인가했을 때의, 홀 저항 Rxy(Ohm)의 반복 횟수 의존성을 나타내는 도면이다. 도 31로부터, 펄스 전류의 ±방향으로의 인가를 반복해도, 안정적인 자화 반전이 생기고 있는 것을 알았다.
실증예 12로서, 도 18과 마찬가지로 홀 바를 제작하고, 측정계를 구축했다. 실증예 12에서는, 도 32에 나타낸 바와 같이, 열 산화막이 형성된 Si기판(161)과, 열 산화막 위에 형성된 두께 2.0㎚의 Ta층(162)과, Ta층(162) 위에 형성된 두께 2.0㎚의 Ir층(163)과, Ir층(163) 위에 형성된 두께 1.0㎜의 Cu층(164)과, Cu층(164) 위에 형성된 두께 1.1㎚의 Co층(165)과, Co층(165) 위에 형성된 두께 0.6㎚의 Pt층(166)과, Pt층(166) 위에 형성된 두께 0.55㎚의 Ir층(167)과, Ir층(167) 위에 형성된 두께 0.6㎚의 Pt층(168)과, Pt층(168) 위에 형성된 두께 1.1㎚의 Co층(169)과, Co층(169) 위에 형성된 두께 1.0㎚의 W층(170)과, W층(170) 위에 형성된 두께 1.5㎚의 MgO층(171)과, MgO층(171) 위에 형성된 두께 1.0㎚의 Ta층(172)으로 구성했다.
실증예 12에 있어서 y방향으로 펄스 전류 I를 흐르게 하고, 홀 전압 V를 측정했다. 홀 저항 Rxy(Ω)의 펄스 전류 I 의존성을 측정했다. 그리고, Rxy(Ω)=V/I이다. 도 33은, 실증예 12에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다. 가로축은 펄스 전류 I(A)이고, 세로축은 홀 저항 Rxy(Ω)이다. 측정 중에, 펄스 전류 I를 200μ초 인가하고, 일정한 외부 자장 Hex를 인가하지 않았다. 도 33으로부터, 펄스 전류를 +방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 증가가 관측되고, -방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 감소가 관측된 것으로부터, Co층(165, 169)의 자기 모멘트가 펄스 전류로 자화 반전하고 있는 것을 알았다.
실증예 13으로서, 도 18 및 도 26과 마찬가지로 홀 바를 제작하고, 측정계를 구축했다. 실증예 13에서는, 도 26에 나타낸 바와 같이, 열 산화막이 형성된 Si기판(141)과, 열 산화막 위에 형성된 두께 2.0㎚의 Ta층(142)과, Ta층(142) 위에 형성된 두께 2.0㎚의 Ir층(143)과, Ir층(143) 위에 형성된 두께 1.1㎚의 Co층(144)과, Co층(144) 위에 형성된 두께 0.6㎚의 Pt층(145)과, Pt층(145) 위에 형성된 두께 0.55㎚의 Ir층(146)과, Ir층(146) 위에 형성된 두께 0.6㎚의 Pt층(147)과, Pt층(147) 위에 형성된 두께 1.1㎚의 Co층(148)과, Co층(148) 위에 형성된 두께 0.7㎚의 W층(149)과, W층(149) 위에 형성된 두께 1.5㎚의 MgO층(150)과, MgO층(150) 위에 형성된 두께 1.0㎚의 Ta층(151)으로 구성했다.
실증예 13에 있어서 y방향으로 펄스 전류 I를 흐르게 하고, 홀 전압 V를 측정했다. 홀 저항 Rxy(Ω)의 펄스 전류 I 의존성을 측정했다. 그리고, Rxy(Ω)=V/I이다. 도 34는 실증예 13에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다. 가로축은 펄스 전류 I(A)이고, 세로축은 홀 저항 Rxy(Ω)이다. 측정 중에, 펄스 전류 I를 200μ초 인가하고, 일정한 외부 자장 Hex를 인가하지 않았다. 도 34로부터, 펄스 전류를 +방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 증가가 관측되고, -방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 감소가 관측된 것으로부터, Co층(144, 148)의 자기 모멘트가 펄스 전류로 자화 반전하고 있는 것을 알았다.
실증예 14로서, 도 18 및 도 26과 마찬가지로 홀 바를 제작하고, 측정계를 구축했다. 실증예 14에서는, 실증예 13과 동일한 구성으로 하고, W층(149)의 두께를 0.3㎚로 했다. 실증예 14에 있어서 y방향으로 펄스 전류 I를 흐르게 하고, 홀 전압 V를 측정했다. 홀 저항 Rxy(Ω)의 펄스 전류 I 의존성을 측정했다. 그리고, Rxy(Ω)=V/I이다. 도 35는 실증예 14에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다. 가로축은 펄스 전류 I(A)이고, 세로축은 홀 저항 Rxy(Ω)이다. 측정 중에, 펄스 전류 I를 200μ초 인가하고, 일정한 외부 자장 Hex를 인가하지 않았다. 도 35로부터, 펄스 전류를 +방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 증가가 관측되고, -방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 감소가 관측된 것으로부터, Co층(144, 148)의 자기 모멘트가 펄스 전류로 자화 반전하고 있는 것을 알았다.
실증예 15로서, 도 18 및 도 26과 마찬가지로 홀 바를 제작하고, 측정계를 구축했다. 실증예 15에서는, 도 26에 나타낸 구성에 있어서, 실증예 13에서는 두께 0.7㎚의 W층(149)으로 하였으나, 실증예 15에서는 두께 1.0㎚의 Ta층(149)으로 한 것 이외는 동일하다. 실증예 15에 있어서 y방향으로 펄스 전류 I를 흐르게 하고, 홀 전압 V를 측정했다. 홀 저항 Rxy(Ω)의 펄스 전류 I 의존성을 측정했다. 그리고, Rxy(Ω)=V/I이다. 도 36은 실증예 15에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다. 가로축은 펄스 전류 I(A)이고, 세로축은 홀 저항 Rxy(Ω)이다. 측정 중에, 펄스 전류 I를 200μ초 인가하고, 일정한 외부 자장 Hex를 인가하지 않았다. 도 36으로부터, 펄스 전류를 +방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 감소가 관측되고, -방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 증가가 관측된 것으로부터, Co층(144, 148)의 자기 모멘트가 펄스 전류로 자화 반전하고 있는 것을 알았다.
실증예 16으로서, 도 18 및 도 26과 마찬가지로 홀 바를 제작하고, 측정계를 구축했다. 실증예 16에서는, 도 26에 나타낸 구성에 있어서, 실증예 13에서는 두께 0.7㎚의 W층(129)으로 하였으나, 실증예 16에서는 두께 2.0㎚의 Ir22Mn78층(129)으로 한 것 이외는 동일하다. 실증예 16에 있어서 y방향으로 펄스 전류 I를 흐르게 하고, 홀 전압 V를 측정했다, 홀 저항 Rxy(Ω)의 펄스 전류 I 의존성을 측정했다. 그리고, Rxy(Ω)=V/I이다. 도 37은 실증예 16에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다. 가로축은 펄스 전류 I(A)이고, 세로축은 홀 저항 Rxy(Ω)이다. 측정 중에, 펄스 전류 I를 200μ초 인가하고, 일정한 외부 자장 Hex를 인가하지 않았다. 도 37로부터, 펄스 전류를 +방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 증가가 관측되고, -방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 감소가 관측된 것으로부터, Co층(144, 148)의 자기 모멘트가 펄스 전류로 자화 반전하고 있는 것을 알았다.
도 38은, 실증예 16에 있어서, 무자장에서 펄스 전류를 ±방향으로 교호적으로 인가했을 때의, 홀 저항 Rxy(Ohm)의 반복 횟수 의존성을 나타내는 도면이다. 도 38로부터, 도 31과 마찬가지로, 펄스 전류의 ±방향으로의 인가를 반복해도, 안정적인 자화 반전이 생기고 있는 것을 알았다.
비교예 3으로서, 도 18 및 도 26과 마찬가지로 홀 바를 제작하고, 측정계를 구축했다. 비교예 3에서는, 도 26에 나타낸 구성에 있어서, 두께 1.0㎚의 Mo층(149)으로 하고, Ir층(126)은 두께 0.5㎚로 한 것 이외는 동일하다. 비교예 3에 있어서 y방향으로 펄스 전류 I를 흐르게 하고, 홀 전압 V를 측정했다. 홀 저항 Rxy(Ω)의 펄스 전류 I 의존성을 측정했다. 그리고, Rxy(Ω)=V/I이다. 도 39는 비교예 3에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다. 가로축은 펄스 전류 I(A)이고, 세로축은 홀 저항 Rxy(Ω)이다. 측정 중에, 펄스 전류 I를 200μ초 인가하고, 일정한 외부 자장 Hex를 인가하지 않았다. 도 39로부터, Co층(144, 148)의 자기 모멘트가 펄스 전류로 자화 반전하고 있는 것을 관찰할 수 없었다. Pt/Co/Mo의 계면에서는, 유효한 DM(Dzyaloshinskii-Moriya, DM) 상호 작용 자장(HDMI)이 Pt/Co/Ir의 계면과 마찬가지로 생기고 있지 않은 것이 밝혀졌다.
비교예 4로서, 도 18과 마찬가지로 홀 바를 제작하고, 측정계를 구축했다. 도 40은, 비교예 4의 단면도이다. 비교예 4에서는, 열 산화막이 형성된 Si기판(181)과, 열 산화막 위에 형성된 두께 3㎚의 Ta층(182)과, Ta층(182) 위에 형성된 두께 1.0㎚의 Pt층과 두께 0.8㎚의 Ir층의 적층(183)(Total 막 두께 7.2㎚)과, 적층(183) 위에 형성된 두께 1.3㎚의 Co층(184)과, Co층(184) 위에 형성된 두께 1.5㎚의 W층(185)과, W층(185) 위에 형성된 두께 1.5㎚의 MgO층(186)과, MgO층(186) 위에 형성된 두께 1.0㎚의 Ta층(187)으로 구성했다.
비교예 4에 있어서 y방향으로 펄스 전류 I를 흐르게 하고, 홀 전압 V를 측정했다. 홀 저항 Rxy(Ω)의 펄스 전류 I 의존성을 측정했다. 그리고, Rxy(Ω)=V/I이다. 도 41a 내지 도 41c는 비교예 4에서의 홀 저항 Rxy(Ω)의 펄스 전류 의존성을 나타내는 도면이다. 가로축은 펄스 전류 I(A)이고, 세로축은 홀 저항 Rxy(Ω)이다. 측정 중에, 펄스 전류 I를 200μ초 인가하고, 일정한 외부 자장 Hex29mT를 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 도 41a에 나타내고, 측정 중에, 펄스 전류 I를 200μ초 인가하고, 일정한 외부 자장 Hex를 인가하지 않았을 때의 결과를 도 41b에 나타내고, 측정 중에, 펄스 전류 I를 200μ초 인가하고, 일정한 외부 자장 Hex-27mT를 펄스 전류 I의 방향(도 18의 φ=0도 방향)으로 인가했을 때의 결과를 도 41c에 나타낸다.
외부 자장을 29mT 인가한 경우에 있어서는, 펄스 전류를 +방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 감소가 관측되고, -방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 증가가 관측된 것으로부터, Co층(184)의 자기 모멘트가 펄스 전류로 자화 반전하고 있는 것을 알았다.
외부 자장을 -27mT 인가한 경우에 있어서는, 펄스 전류를 +방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 증가가 관측되고, -방향으로 인가하면 어떤 전류값에서 홀 저항 Rxy의 감소가 관측된 것으로부터, Co층(184)의 자기 모멘트가 펄스 전류로 자화 반전하고 있는 것을 알았다.
그러나, 외부 자장을 인가하지 않은 경우에는, Co층(184)의 자기 모멘트가 펄스 전류의 자화 반전이 관측되지 않았다. Co가 단층막인 경우, 도 23b∼도 25에 나타낸 구조의 경우와 상이하고, 단층막의 경우, 유효한 DM 상호 작용 자장(HDMI)의 크기가 부족한 것에 기인하고 있다고 생각된다.
이상의 실증예 및 비교예로부터, 도 23b에 있어서 제2 강자성 층(56)의 반강자성 결합층(50a)과 반대의 면에 적어도 W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 제3 비자성 층(61)을 형성하거나, 도 24에 있어서 제1 강자성 층(52)의 반강자성 결합층(50a)과 반대의 면에 적어도 W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 제3 비자성 층(61)을 형성하거나, 도 25에 있어서 제1 강자성 층(52)의 반강자성 결합층(50a)과 반대의 면에 적어도 W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 제3 비자성 층(61)을 형성하고 또한 제2 강자성 층(56)의 반강자성 결합층(50a)과 반대의 면에 적어도 W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금(W 합금, Cu 합금, Ta 합금, Mn 합금, MnIr 합금, TaW 합금)으로 이루어지는 제4 비자성 층(62)을 형성함으로써, 펄스 전류를 인가하는 것에 의해, 외부 자장을 인가하지 않아도, 제1 강자성 층(52) 및 제2 강자성 층(56)을 자화 반전시킬 수 있는 것을 알았다.
제2 강자성 층(56)은, 제1 강자성 층(52)보다 기록층측에 형성되어 있는 경우, 제3 비자성 층(61)이 제1 강자성 층(52)의 기록층과 반대측에 또는 제2 강자성 층(56)의 기록층측에 형성되어 있으면 되고, 제3 비자성 층(61)이 제1 강자성 층(52)의 기록층과 반대측에 형성되고 또한 제4 비자성 층(62)이 제2 강자성 층(56)의 기록층측에 형성되어 있으면 된다.
그 때, 제1 강자성 층(52) 및 제2 강자성 층(56) 중 제3 비자성 층이나 제4 비자성 층이 접하고 있는 강자성 층은, 도전층(50)의 전류 인가의 방향으로 기운 자화를 가지고 있는 것이 바람직하다. 외부 자장을 인가하지 않아도, 제1 강자성 층(52) 및 제2 강자성 층(56)을 자화 반전시킬 수 있기 때문이다.
그리고, 도 24나 도 25에 나타낸 바와 같은 제1 강자성 층(예를 들면, Co층)(52)과 제3 비자성 층(W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금의 층)(61) 사이, 도 23b에 나타낸 바와 같은 제2 강자성 층(예를 들면, Co층)(56)과 제3 비자성 층(W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금의 층)(61) 사이, 도 25에 나타낸 바와 같은 제2 강자성 층(예를 들면, Co층)(56)과 제4 비자성 층(W, Cu, Ta, Mn 중 어느 하나를 포함하는 금속 또는 합금의 층)(62) 사이에는, 각각 상호 확산층이 존재해도 된다. 상호 확산층의 두께는 0.2㎚ 내지 0.35㎚이다.
본 발명은, 종래, 반강자성체는 자장에서 제어할 수 없으므로 응용에는 적합하지 않다고 일반적으로 알려져 왔지만, 최근의 SOT에서 반강자성체의 스핀을 제어할 수 있도록 된 것에 착안하여 이루어진 것이다. 또한, 본 발명의 실시형태에서는, CuMnAs계와 같이 결정이 필요하지 않고, Pt/NiO/Pt와 같이 상하의 Pt층에 전류를 따로따로 흐르게 하여 NiO층에 상하로부터 스핀 홀 효과에 의한 스핀 주입을 할 필요가 없고, 이들에 의해, 자성 적층막에 이격하여 설치한 제1 단자 및 제2 단자에 기입 전류를 흐르게 하고, 자성 적층막 위에서 제1 단자와 제2 단자 사이에 형성된 기록층/장벽층/고정층 위에 제3 단자를 설치하여, 제3 단자를 설치하여 판독 전류를 흐르게 할 수 있는, 3단자 구조를 채용할 수 있다.
1, 2, 3, 4, 5, 6, 7: 자기 저항 효과 소자
10, 40: 자성 적층막
10a, 40a, 50a: 반강자성 결합층
11, 41: 베이스층
12, 42, 52: 제1 강자성 층
13, 44, 53: 제1 비자성 층(비자성 층)
14, 43, 54: 층간 결합층(층간 결합 비자성 층)
15, 55: 제2 비자성 층
16, 45, 56: 제2 강자성 층
17: 기록층
18: 장벽층
19: 비자성 층
20: 캡층
27: 비자성 층
28, 28A: 기록층
29: 장벽층
30: 참조층
31: 비자성 층
32: 고착층
33: 캡층
34, 36: Co층
35: Ir층
50: 도전층
61: 제3 비자성 층
62: 제4 비자성 층

Claims (16)

  1. 제1 강자성 층;
    상기 제1 강자성 층 위에 형성된 반강자성(反强磁性) 결합층; 및
    상기 반강자성 결합층 위에 형성된 제2 강자성 층;을 포함하고,
    상기 반강자성 결합층이, 제1 비자성 층 및 층간 결합 비자성 층을 포함하여 구성되어 있는,
    자성 적층막.
  2. 제1항에 있어서,
    상기 반강자성 결합층이, 상기 제1 비자성 층과, 상기 제1 비자성 층 위에 형성된 상기 층간 결합 비자성 층과, 상기 층간 결합 비자성 층 위에 형성된 제2 비자성 층을 가지는, 자성 적층막.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 비자성 층이, Pt를 포함하는 금속 또는 합금으로 이루어지는, 자성 적층막.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 층간 결합 비자성 층이, Ir, Rh 또는 Ru 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는, 자성 적층막.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    전류에 의한 스핀 궤도 토크에 의해 상기 제1 강자성 층 및 상기 제2 강자성 층의 각각의 자화가 반전하는, 자성 적층막.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 강자성 층의 상기 반강자성 결합층과 반대의 면 및/또는 상기 제2 강자성 층의 상기 반강자성 결합층과 반대의 면에 제3 비자성 층이 형성되고, 상기 제3 비자성 층이, W, Cu, Ta, Mn 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는, 자성 적층막.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 자성 적층막;
    강자성 층 또는 반강자성 층을 포함하고 상기 자성 적층막 위에 형성된 기록층;
    절연물로 구성되어 상기 기록층 위에 형성된 장벽층; 및
    상기 장벽층 위에 형성된 참조층;을 구비하고 있고,
    상기 자성 적층막의 상기 제1 강자성 층 또는 상기 제2 강자성 층과 상기 기록층에서의 상기 강자성 층 또는 상기 반강자성 층이 교환 상호 작용으로 결합하고 있고,
    상기 자성 적층막의 적층 방향과 교차하는 방향으로 전류를 흐르게 하는 것에 의해, 상기 제1 강자성 층 및 상기 제2 강자성 층에서의 자화가 각각 반전하여 상기 기록층의 자화가 반전하는,
    자기 저항 효과 소자.
  8. 제7항에 있어서,
    상기 참조층은 비자성 층으로 이루어지는, 자기 저항 효과 소자.
  9. 제7항에 있어서,
    상기 참조층은 자화가 고정된 자성 층을 포함하여 구성되는, 자기 저항 효과 소자.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 자성 적층막은, 제3 비자성 층을, 상기 자성 적층막의 상기 기록층측 또는 상기 기록층과 반대측에 형성하여 구성되고,
    상기 제3 비자성 층이, W, Cu, Ta, Mn 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는, 자기 저항 효과 소자.
  11. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 자성 적층막은, 제3 비자성 층을 상기 자성 적층막의 상기 기록층측에 형성하고, 또한, 제4 비자성 층을 상기 자성 적층막의 상기 기록층과 반대측에 형성하여 구성되고,
    상기 제3 비자성 층 및 상기 제4 비자성 층이, W, Cu, Ta, Mn 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는, 자기 저항 효과 소자.
  12. 제1 강자성 층과, 상기 제1 강자성 층 위에 형성된 반강자성 결합층과, 상기 반강자성 결합층 위에 형성된 제2 강자성 층을 포함하고, 상기 반강자성 결합층이, 제1 비자성 층 및 층간 결합 비자성 층을 포함하여 구성된 도전층;
    상기 도전층 위에 형성된 기록층;
    상기 기록층 위에 형성된 장벽층; 및
    상기 장벽층 위에 형성된 참조층;을 구비하고,
    상기 도전층은, 상기 기록층측에 또는 상기 기록층과 반대측에 형성된 제3 비자성 층을 포함하여 구성되어 있고, 상기 제3 비자성 층이, W, Cu, Ta, Mn 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는,
    자기 저항 효과 소자.
  13. 제12항에 있어서,
    상기 제1 강자성 층 및 상기 제2 강자성 층 중 상기 제3 비자성 층이 접하고 있는 강자성 층이, 상기 도전층의 전류 인가(印加)의 방향으로 기울어진 자화를 가지고 있는, 전기 저항 효과 소자.
  14. 제1 강자성 층;
    상기 제1 강자성 층 위에 형성된 반강자성 결합층; 및
    상기 반강자성 결합층 위에 형성된 제2 강자성 층;을 포함하고,
    상기 제1 강자성 층과 상기 제2 강자성 층은 반강자성 결합하고 있고,
    상기 반강자성 결합층이, 제1 비자성 층 및 층간 결합 비자성 층을 포함하여 구성되며,
    상기 제1 비자성 층이, Pt를 포함하는 금속 또는 합금으로 이루어지고,
    상기 층간 결합 비자성 층이, Ir, Rh 또는 Ru 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는,
    자성 적층막.
  15. 제1 강자성 층;
    상기 제1 강자성 층 위에 형성된 반강자성 결합층; 및
    상기 반강자성 결합층 위에 형성된 제2 강자성 층;을 포함하고,
    상기 제1 강자성 층과 상기 제2 강자성 층은 반강자성 결합하고 있고,
    상기 반강자성 결합층이, 제1 비자성 층과, 상기 제1 비자성 층 위에 형성된 상기 층간 결합 비자성 층과, 상기 층간 결합 비자성 층 위에 형성된 제2 비자성 층을 포함하여 구성되며,
    상기 제1 비자성 층 및 상기 제2 비자성 층이, Pt를 포함하는 금속 또는 합금으로 이루어지고,
    상기 층간 결합 비자성 층이, Ir, Rh 또는 Ru 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는,
    자성 적층막.
  16. 제14항 또는 제15항에 있어서,
    상기 제1 강자성 층의 상기 반강자성 결합층과 반대의 면 및/또는 상기 제2 강자성 층의 상기 반강자성 결합층과 반대의 면에 제3 비자성 층이 형성되고, 상기 제3 비자성 층이, W, Cu, Ta, Mn 중 적어도 어느 하나를 포함하는 금속 또는 합금으로 이루어지는, 자성 적층막.
KR1020237044389A 2021-06-15 2022-06-15 자성 적층막 및 자기 저항 효과 소자 KR20240021190A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021099796 2021-06-15
JPJP-P-2021-099796 2021-06-15
PCT/JP2022/024040 WO2022265058A1 (ja) 2021-06-15 2022-06-15 磁性積層膜及び磁気抵抗効果素子

Publications (1)

Publication Number Publication Date
KR20240021190A true KR20240021190A (ko) 2024-02-16

Family

ID=84527559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237044389A KR20240021190A (ko) 2021-06-15 2022-06-15 자성 적층막 및 자기 저항 효과 소자

Country Status (4)

Country Link
JP (1) JPWO2022265058A1 (ko)
KR (1) KR20240021190A (ko)
CN (1) CN117480619A (ko)
WO (1) WO2022265058A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016021468A1 (ja) 2014-08-08 2016-02-11 国立大学法人東北大学 磁気抵抗効果素子、及び磁気メモリ装置
WO2016159017A1 (ja) 2015-03-31 2016-10-06 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
WO2019159962A1 (ja) 2018-02-13 2019-08-22 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245608B2 (en) * 2011-09-22 2016-01-26 Qualcomm Incorporated Thermally tolerant perpendicular magnetic anisotropy coupled elements for spin-transfer torque switching device
US10461242B2 (en) * 2017-12-30 2019-10-29 Spin Memory, Inc. Antiferromagnetic exchange coupling enhancement in perpendicular magnetic tunnel junction stacks for magnetic random access memory applications
WO2019155957A1 (ja) * 2018-02-06 2019-08-15 国立大学法人東北大学 磁気抵抗効果素子、回路装置及び回路ユニット
JP7211252B2 (ja) * 2018-05-16 2023-01-24 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016021468A1 (ja) 2014-08-08 2016-02-11 国立大学法人東北大学 磁気抵抗効果素子、及び磁気メモリ装置
WO2016159017A1 (ja) 2015-03-31 2016-10-06 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
WO2019159962A1 (ja) 2018-02-13 2019-08-22 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Nature Materials, volume 10, pp.347-351(2011)

Also Published As

Publication number Publication date
CN117480619A (zh) 2024-01-30
JPWO2022265058A1 (ko) 2022-12-22
WO2022265058A1 (ja) 2022-12-22

Similar Documents

Publication Publication Date Title
US9837602B2 (en) Spin-orbit torque bit design for improved switching efficiency
US7532504B2 (en) Spin injection magnetic domain wall displacement device and element thereof
JP4398127B2 (ja) 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子
CN101689600B (zh) 磁阻效应元件及磁性随机存取存储器
US7696548B2 (en) MRAM with super-paramagnetic sensing layer
KR100875383B1 (ko) 보텍스 자기 랜덤 액세스 메모리
US7348589B2 (en) Low power consumption magnetic memory and magnetic information recording device
US7532502B2 (en) Spin injection magnetic domain wall displacement device and element thereof
US9171601B2 (en) Scalable magnetic memory cell with reduced write current
JP3863536B2 (ja) 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
US8289756B2 (en) Non volatile memory including stabilizing structures
JP6495980B2 (ja) 磁気メモリ
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
KR20070057673A (ko) 기억 소자 및 메모리
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
JP7267623B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2002151758A (ja) 強磁性トンネル磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果型ヘッド
TWI324770B (ko)
JP3836779B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP3833990B2 (ja) 磁気抵抗効果素子および磁気メモリ装置
KR101901323B1 (ko) 자기저항요소 및 이를 포함하는 메모리소자
JP4492052B2 (ja) 磁気記憶セルおよび磁気メモリデバイス
KR20240021190A (ko) 자성 적층막 및 자기 저항 효과 소자
JP2005223086A (ja) 磁気記憶素子及びその駆動方法、磁気メモリ
JP3977816B2 (ja) 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法