KR20240020297A - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR20240020297A
KR20240020297A KR1020220096797A KR20220096797A KR20240020297A KR 20240020297 A KR20240020297 A KR 20240020297A KR 1020220096797 A KR1020220096797 A KR 1020220096797A KR 20220096797 A KR20220096797 A KR 20220096797A KR 20240020297 A KR20240020297 A KR 20240020297A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
electrode
line
light emitting
Prior art date
Application number
KR1020220096797A
Other languages
English (en)
Inventor
정경훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220096797A priority Critical patent/KR20240020297A/ko
Priority to US18/227,032 priority patent/US20240046871A1/en
Priority to CN202310961661.XA priority patent/CN117524106A/zh
Publication of KR20240020297A publication Critical patent/KR20240020297A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

실시예들에 따르면, 발광 표시 장치는 캐소드, 및 제1 구동 전압선과 연결되어 있는 애노드를 포함하는 발광 소자; 게이트 전극, 제1 전극, 및 제2 전극을 포함하는 제1 트랜지스터; 게이트 전극, 데이터선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 게이트 전극과 연결되어 있는 제2 전극을 포함하는 제2 트랜지스터; 게이트 전극, 상기 제1 구동 전압선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 제1 전극과 연결되어 있는 제2 전극을 포함하는 제3 트랜지스터; 게이트 전극, 감지선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제2 전극을 포함하는 제4 트랜지스터; 게이트 전극, 상기 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제1 전극, 및 제2 구동 전압선과 연결되어 있는 제2 전극을 포함하는 제5 트랜지스터; 및 상기 제1 트랜지스터의 상기 게이트 전극과 연결되어 있는 제1 전극과 상기 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제2 전극을 포함하는 커패시터를 포함하고, 상기 제1 트랜지스터의 상기 제1 전극은 상기 발광 소자의 상기 캐소드와 연결되며, 상기 감지선은 초기화 전압을 전달하는 구간과 상기 제1 트랜지스터의 상기 제2 전극의 전압 또는 전류를 감지하는 구간이 구분되어 있다.

Description

발광 표시 장치{LIGHT EMITTING DISPLAY DEVICE}
본 개시는 발광 표시 장치에 관한 것으로서, 보다 구체적으로 발광 소자를 구동하는 화소 구동 회로부와 발광 소자의 캐소드 전극이 연결되어 있는 화소를 가지는 발광 표시 장치에 관한 것이다.
표시 장치는 화면을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode, OLED) 등이 있다. 이러한 표시 장치는 휴대 전화, 네비게이션, 디지털 사진기, 전자 북, 휴대용 게임기, 또는 각종 단말기 등과 같이 다양한 전자 기기들에 사용되고 있다.
유기 발광 표시 장치와 같은 표시 장치는 플렉서블 기판을 사용하여 표시 장치가 휘거나 접힐 수 있는 구조를 가질 수 있다.
이러한 유기 발광 표시 장치에 사용되는 화소의 구조는 다양한 방향으로 개발되고 있다.
실시예들은 신규한 구조를 가지는 인버티드 화소(inverted pixel), 즉, 발광 소자를 구동하는 화소 구동 회로부와 발광 소자의 캐소드 전극이 연결되어 있는 화소,를 제공하기 위한 것이다.
일 실시예에 따른 발광 표시 장치는 캐소드, 및 제1 구동 전압선과 연결되어 있는 애노드를 포함하는 발광 소자; 게이트 전극, 제1 전극, 및 제2 전극을 포함하는 제1 트랜지스터; 게이트 전극, 데이터선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 게이트 전극과 연결되어 있는 제2 전극을 포함하는 제2 트랜지스터; 게이트 전극, 상기 제1 구동 전압선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 제1 전극과 연결되어 있는 제2 전극을 포함하는 제3 트랜지스터; 게이트 전극, 감지선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제2 전극을 포함하는 제4 트랜지스터; 게이트 전극, 상기 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제1 전극, 및 제2 구동 전압선과 연결되어 있는 제2 전극을 포함하는 제5 트랜지스터; 및 상기 제1 트랜지스터의 상기 게이트 전극과 연결되어 있는 제1 전극과 상기 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제2 전극을 포함하는 커패시터를 포함하고, 상기 제1 트랜지스터의 상기 제1 전극은 상기 발광 소자의 상기 캐소드와 연결되며, 상기 감지선은 초기화 전압을 전달하는 구간과 상기 제1 트랜지스터의 상기 제2 전극의 전압 또는 전류를 감지하는 구간이 구분되어 있다.
상기 감지선은 비표시 영역에 위치하는 초기화 및 감지 동작부와 전기적으로 연결될 수 있다.
상기 초기화 및 감지 동작부는 상기 감지선에 상기 초기화 전압을 전달하는 초기화부; 및 상기 감지선을 통하여 상기 커패시터의 상기 제2 전극의 전압 또는 전류를 감지하는 감지 동작부를 포함할 수 있다.
상기 초기화부는 일단에 상기 초기화 전압이 인가되고 타단에 상기 감지선이 연결되어 있는 제1 스위치부를 포함할 수 있다.
상기 감지 동작부는 상기 감지선에 미리 프리차지 전압을 공급하여 일정 전압 레벨로 프리차지 시킨 후, 상기 감지선과 상기 감지 동작부를 서로 분리시켜 상기 감지선을 플로팅 시켰다가 다시 상기 감지선과 상기 감지 동작부를 연결시켜 상기 감지선을 통하여 전압이나 전류를 측정할 수 있다.
상기 제2 트랜지스터의 상기 게이트 전극은 제1 스캔선과 연결되고, 상기 제3 트랜지스터의 상기 게이트 전극 및 상기 제4 트랜지스터의 상기 게이트 전극은 제2 스캔선과 연결되며, 상기 제5 트랜지스터의 상기 게이트 전극은 발광 신호선과 연결될 수 있다.
상기 제1 트랜지스터의 문턱 전압을 감지하는 동작은 상기 제1 스캔선 및 상기 제2 스캔선에는 게이트 온 전압이 인가되며, 상기 발광 신호선에는 게이트 오프 전압이 인가될 수 있다.
상기 상기 제1 트랜지스터의 문턱 전압을 감지하는 동작은 초기화 구간 및 문턱 전압 감지 구간으로 구분되며, 상기 초기화 구간 및 상기 문턱 전압 감지 구간동안 상기 데이터선에는 기준 전압이 인가되고, 상기 초기화 구간에는 상기 감지선이 상기 초기화 전압을 전달하는 역할을 하고, 상기 문턱 전압 감지 구간에는 상기 감지선에 상기 초기화 전압은 전달되지 않으며, 상기 제1 트랜지스터의 상기 제2 전극의 전압 또는 전류를 전달하는 역할을 할 수 있다.
상기 제1 트랜지스터의 전하 이동도를 감지하는 동작은 상기 제1 스캔선 및 상기 제2 스캔선에는 게이트 온 전압이 인가되며, 상기 발광 신호선에는 게이트 오프 전압이 인가되는 초기화 구간과 상기 제2 스캔선에는 게이트 온 전압이 인가되며, 상기 제1 스캔선 및 상기 발광 신호선에는 게이트 오프 전압이 인가되는 이동도 감지 구간으로 구분될 수 있다.
상기 초기화 구간 동안 상기 데이터선에는 기준 전압이 인가되고, 상기 초기화 구간에는 상기 감지선이 상기 초기화 전압을 전달하는 역할을 하고, 상기 이동도 감지 구간에는 상기 감지선에 상기 초기화 전압은 전달되지 않으며, 상기 제1 트랜지스터의 상기 제2 전극의 전압 또는 전류를 전달하는 역할을 할 수 있다.
상기 발광 소자를 발광시키는 동작은 기입 구간과 발광 구간을 포함하며, 상기 제1 스캔선에는 상기 기입 구간에만 게이트 온 전압이 인가되고, 상기 기입 구간 및 상기 발광 구간에는 상기 발광 신호선에 게이트 온 전압이 인가되며, 상기 제2 스캔선에 게이트 오프 전압이 인가될 수 있다.
상기 발광 소자를 발광시키는 동작은 기입 구간과 발광 구간을 포함하며, 상기 기입 구간에는 상기 제1 스캔선 및 상기 제2 스캔선에 게이트 온 전압이 인가되고, 상기 발광 신호선에 게이트 오프 전압이 인가되며, 상기 발광 구간에는 상기 제1 스캔선 및 상기 제2 스캔선에 게이트 오프 전압이 인가되고, 상기 발광 신호선에 게이트 온 전압이 인가될 수 있다.
상기 발광 소자와 상기 제1 트랜지스터 사이에 위치하는 제6 트랜지스터를 더 포함하며, 상기 제6 트랜지스터의 게이트 전극은 상기 발광 신호선과 연결되어 있으며, 상기 제6 트랜지스터의 제1 전극은 상기 발광 소자의 상기 캐소드와 직접 연결되어 있으며, 상기 제6 트랜지스터의 제2 전극은 상기 제1 트랜지스터의 상기 제1 전극과 직접 연결될 수 있다.
실시예에 따른 발광 표시 장치는 캐소드, 및 제1 구동 전압선과 연결되어 있는 애노드를 포함하는 발광 소자; 게이트 전극, 제1 전극, 및 제2 전극을 포함하는 제1 트랜지스터; 게이트 전극, 데이터선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 게이트 전극과 연결되어 있는 제2 전극을 포함하는 제2 트랜지스터; 게이트 전극, 상기 제1 구동 전압선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 제1 전극과 연결되어 있는 제3 트랜지스터; 게이트 전극, 감지선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제2 전극을 포함하는 제4 트랜지스터; 게이트 전극, 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제1 전극, 및 제2 구동 전압선과 연결되어 있는 제2 전극을 포함하는 제5 트랜지스터; 게이트 전극, 상기 발광 소자의 상기 캐소드와 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 제1 전극과 연결되어 있는 제2 전극을 포함하는 제6 트랜지스터; 및 상기 제1 트랜지스터의 상기 게이트 전극과 연결되어 있는 제1 전극과 상기 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제2 전극을 포함하는 커패시터를 포함한다.
상기 제2 트랜지스터의 상기 게이트 전극은 제1 스캔선과 연결되고, 상기 제4 트랜지스터의 상기 게이트 전극은 제2 스캔선과 연결되고, 상기 제3 트랜지스터의 상기 게이트 전극은 제3 스캔선과 연결되고, 상기 제5 트랜지스터의 상기 게이트 전극 및 상기 제6 트랜지스터의 상기 게이트 전극은 발광 신호선과 연결될 수 있다.
상기 제1 트랜지스터의 문턱 전압을 감지하는 동작은 초기화 구간 및 문턱 전압 감지 구간으로 구분되며, 상기 초기화 구간에는 상기 제1 스캔선 및 상기 제2 스캔선에는 게이트 온 전압이 인가되며, 상기 제3 스캔선 및 상기 발광 신호선에는 게이트 오프 전압이 인가되며, 상기 문턱 전압 감지 구간에는 상기 제1 스캔선, 상기 제2 스캔선, 및 상기 제3 스캔선에는 게이트 온 전압이 인가되며, 상기 발광 신호선에는 게이트 오프 전압이 인가되며, 상기 초기화 구간 및 상기 문턱 전압 감지 구간동안 상기 데이터선에는 기준 전압이 인가되고, 상기 초기화 구간에는 상기 감지선이 초기화 전압을 전달하는 역할을 하고, 상기 문턱 전압 감지 구간에서는 상기 감지선에 상기 초기화 전압은 전달되지 않으며, 상기 제1 트랜지스터의 상기 제2 전극의 전압 또는 전류를 전달하는 역할을 할 수 있다.
상기 제1 트랜지스터의 전하 이동도를 감지하는 동작은 상기 제1 스캔선 및 상기 제2 스캔선에는 게이트 온 전압이 인가되며, 상기 제3 스캔선 및 상기 발광 신호선에는 게이트 오프 전압이 인가되는 초기화 구간과 상기 제2 스캔선 및 상기 제3 스캔선에는 게이트 온 전압이 인가되며, 상기 제1 스캔선 및 상기 발광 신호선에는 게이트 오프 전압이 인가되는 이동도 감지 구간으로 구분되고, 상기 초기화 구간 동안 상기 데이터선에는 기준 전압이 인가되고, 상기 초기화 구간에는 상기 감지선이 초기화 전압을 전달하는 역할을 하고, 상기 이동도 감지 구간에는 상기 감지선에 상기 초기화 전압은 전달되지 않으며, 상기 제1 트랜지스터의 상기 제2 전극의 전압 또는 전류를 전달하는 역할을 할 수 있다.
상기 발광 소자를 발광시키는 동작은 기입 구간과 발광 구간을 포함하며, 상기 제1 스캔선에는 상기 기입 구간에만 게이트 온 전압이 인가되고, 상기 기입 구간 및 상기 발광 구간에는 상기 발광 신호선에 게이트 온 전압이 인가되며, 상기 제2 스캔선 및 상기 제3 스캔선에 게이트 오프 전압이 인가될 수 있다.
상기 발광 소자를 발광시키는 동작은 기입 구간과 발광 구간을 포함하며, 상기 기입 구간에는 상기 제1 스캔선 및 상기 제2 스캔선에 게이트 온 전압이 인가되고, 상기 제3 스캔선 및 상기 발광 신호선에 게이트 오프 전압이 인가되며, 상기 발광 구간에는 상기 제1 스캔선, 상기 제2 스캔선, 및 상기 제3 스캔선에 게이트 오프 전압이 인가되고, 상기 발광 신호선에 게이트 온 전압이 인가될 수 있다.
상기 감지선은 비표시 영역에 위치하는 초기화 및 감지 동작부와 전기적으로 연결되어 있으며, 상기 초기화 및 감지 동작부는 상기 감지선에 초기화 전압을 전달하는 초기화부; 및 상기 감지선을 통하여 상기 커패시터의 상기 제2 전극의 전압 또는 전류를 감지하는 감지 동작부를 포함할 수 있다.
실시예들에 따르면, 신규한 구조를 가지며, 제1 트랜지스터를 기준으로 제1 구동 전압(ELVDD) 쪽에 발광 소자가 위치하는 화소(인버티드 화소; inverted pixel)를 포함하는 표시 장치를 제공할 수 있다.
실시예들에 따르면, 제1 트랜지스터의 문턱 전압 및/또는 전하 이동도를 감지할 수 있어 제1 트랜지스터의 특성을 보다 상세하게 확인할 수 있다.
또한, 제1 트랜지스터의 문턱 전압 및/또는 전하 이동도를 감지하는 감지 동작부를 화소 외부에 형성하고, 하나의 감지선을 통하여 초기화 전압을 인가하거나 감지 동작을 수행하도록 하여 화소의 면적을 줄일 수 있어 보다 높은 해상도의 표시 장치를 제공할 수 있다.
또한, 화소가 인버티드 화소(inverted pixel) 구조를 가져, 발광 소자가 제1 트랜지스터의 소스 전극과 분리되어 화소 구동 회로부의 각 부분이 전압이 변경될 때 제1 트랜지스터의 소스 전극의 전압 변동이 적은 장점을 가질 수 있다.
도 1은 일 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 등가 회로도이다.
도 2는 일 실시예에서 문턱 전압의 감지를 위하여 도 1의 화소에 인가되는 신호를 보여주는 파형도이다.
도 3 및 도 4는 도 2의 신호에 기초하여 구간 별로 도 1의 화소의 동작을 설명하는 도면이다.
도 5는 일 실시예에서 이동도 감지를 위하여 도 1의 화소에 인가되는 신호를 보여주는 파형도이다.
도 6 및 도 7은 도 5의 신호에 기초하여 구간 별로 도 1의 화소의 동작을 설명하는 도면이다.
도 8은 일 실시예에서 발광을 위하여 도 1의 화소에 인가되는 신호를 보여주는 파형도이다.
도 9는 도 8의 신호에 기초하는 도 1의 화소의 동작을 설명하는 도면이다.
도 10은 또 다른 실시예에서 발광을 위하여 도 1의 화소에 인가되는 신호를 보여주는 파형도이다.
도 11 및 도 12는 도 10의 신호에 기초하여 구간 별로 도 1의 화소의 동작을 설명하는 도면이다.
도 13은 또 다른 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 등가 회로도이다.
도 14는 또 다른 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 등가 회로도이다.
도 15는 일 실시예에서 문턱 전압의 감지를 위하여 도 14의 화소에 인가되는 신호를 보여주는 파형도이다.
도 16은 일 실시예에서 이동도 감지를 위하여 도 14의 화소에 인가되는 신호를 보여주는 파형도이다.
도 17은 일 실시예에서 발광을 위하여 도 14의 화소에 인가되는 신호를 보여주는 파형도이다.
도 18은 또 다른 실시예에서 발광을 위하여 도 14의 화소에 인가되는 신호를 보여주는 파형도이다
도 19 내지 도 21은 또 다른 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 등가 회로도이다.
도 22는 일 실시예에서 초기화 및 감지 동작부를 도시한 도면이다.
도 23 및 도 24은 실시예에 따른 발광 소자의 적층 구조 및 제1 트랜지스터와의 연결 구조를 개략적으로 도시한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 명세서 전체에서, "연결된다"라고 할 때, 이는 둘 이상의 구성요소가 직접적으로 연결되는 경우만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 경우, 물리적으로 연결되는 경우나 전기적으로 연결되는 경우, 뿐만 아니라, 위치나 기능에 따라 상이한 명칭들로 지칭되었으나 실질적으로 일체인 각 부분이 서로 연결되는 것을 포함할 수 있다.
또한, 명세서 전체에서, 배선, 층, 막, 영역, 판, 구성 요소 등의 부분이 "제1 방향 또는 제2 방향으로 연장된다"라고 할 때, 이는 해당 방향으로 곧게 뻗은 직선 형상만을 의미하는 것이 아니고, 제1 방향 또는 제2 방향을 따라 전반적으로 연장되는 구조로, 일 부분에서 꺾이거나, 지그재그 구조를 가지거나, 곡선 구조를 포함하면서 연장되는 구조도 포함한다.
또한, 명세서에서 설명된 표시 장치, 표시 패널 등이 포함된 전자 기기(예를 들면, 휴대폰, TV, 모니터, 노트북 컴퓨터, 등)나 명세서에서 설명된 제조 방법에 의하여 제조된 표시 장치, 표시 패널 등이 포함된 전자 기기도 본 명세서의 권리 범위에서 배제되지 않는다.
이하에서는 도 1을 통하여 일 실시예에 따른 발광 표시 장치 중 하나의 화소의 회로 구조를 살펴본다.
도 1은 일 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 등가 회로도이다.
도 1을 참조하면, 하나의 화소는 발광 소자(LED)와 이를 구동하는 화소 구동 회로부를 포함하며, 화소 구동 회로부는 행렬 형태로 배열되어 있다. 화소 구동 회로부는 도 1에서 발광 소자(LED)를 제외한 다른 소자를 모두 포함하며, 도 1의 실시예에 따른 화소의 화소 구동 회로부는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 및 커패시터(Cst; 이하 스토리지 커패시터라고도 함)를 포함한다.
또한, 화소 구동 회로부는 제1 스캔 신호(GW)가 인가되는 제1 스캔선(161), 제2 스캔 신호(SS)가 인가되는 제2 스캔선(162), 발광 신호(EM)가 인가되는 발광 신호선(164), 및 데이터 전압(VDATA) 또는 기준 전압(Vref)이 인가되는 데이터선(171)에 연결될 수 있다. 또한, 화소는 구동 전압(ELVDD; 이하 제1 구동 전압이라고도 함)이 인가되는 제1 구동 전압선(172), 구동 저전압(ELVSS; 이하 제2 구동 전압이라고도 함)이 인가되는 제2 구동 전압선(179), 및 초기화 및 감지 동작을 수행하는 초기화 및 감지 동작부(도 22 참고)와 연결되어 있는 감지선(175)과 연결될 수 있다.
화소에 포함되는 각 소자(트랜지스터, 커패시터, 발광 소자)를 중심으로 화소의 구조를 살펴보면 아래와 같다.
제1 트랜지스터(T1; 이하 구동 트랜지스터라고도 함)는 스토리지 커패시터(Cst)의 제1 전극과 연결되어 있는 게이트 전극(이하 게이트 전극이라고도 함), 발광 소자(LED)의 캐소드 및 제3 트랜지스터(T3)의 제2 전극과 연결되어 있는 제1 전극(입력측 전극) 및 제4 트랜지스터(T4)의 제2 전극, 스토리지 커패시터(Cst)의 제2 전극, 및 제5 트랜지스터(T5)의 제1 전극과 연결되어 있는 제2 전극(출력측 전극)을 포함한다.
제1 트랜지스터(T1)는 게이트 전극의 전압에 따라서 제1 트랜지스터(T1)가 턴 온되는 정도가 정해지며, 턴 온 되는 정도에 따라서 제1 트랜지스터(T1)의 제1 전극에서 제2 전극으로 흐르는 전류의 크기가 정해진다. 제1 트랜지스터(T1)의 제1 전극에서 제2 전극으로 흐르는 전류는 발광 소자(LED)를 흐르는 전류와 같아 발광 전류라고도 할 수 있다. 여기서 제1 트랜지스터(T1)는 n형 트랜지스터로 형성되어 있으며, 게이트 전극의 전압이 높을수록 큰 발광 전류가 흐를 수 있다. 발광 전류가 크면, 발광 소자(LED)가 높은 휘도를 표시할 수 있다.
제2 트랜지스터(T2; 이하 데이터 입력 트랜지스터라고도 함)는 제1 스캔 신호(GW)가 인가되는 제1 스캔선(161)과 연결되어 있는 게이트 전극, 데이터 전압(VDATA) 및 기준 전압(Vref)이 인가되는 데이터선(171)과 연결되어 있는 제1 전극(입력측 전극) 및 스토리지 커패시터(Cst)의 제1 전극 및 제1 트랜지스터(T1)의 게이트 전극과 연결되어 있는 제2 전극(출력측 전극)을 포함한다. 제2 트랜지스터(T2)는 제1 스캔 신호(GW)에 따라서 데이터 전압(VDATA) 및 기준 전압(Vref)을 화소내로 입력시켜 제1 트랜지스터(T1)의 게이트 전극으로 전달하며, 스토리지 커패시터(Cst)의 제1 전극에 저장될 수 있도록 한다.
제3 트랜지스터(T3; 이하 전압 전달 트랜지스터라고도 함)는 제2 스캔 신호(SS)가 인가되는 제2 스캔선(162)과 연결되어 있는 게이트 전극, 제1 구동 전압선(172)과 연결되어 있는 제1 전극(입력측 전극) 및 제1 트랜지스터(T1)의 제1 전극 및 발광 소자(LED)의 캐소드와 연결되어 있는 제2 전극(출력측 전극)을 포함한다. 제3 트랜지스터(T3)는 발광 소자(LED)를 거치지 않고 제1 구동 전압(ELVDD)이 제1 트랜지스터(T1)로 전달될 수 있도록 한다. 이는 발광 소자(LED)에 전류가 흐르는 경우 발광 소자(LED)가 불필요하게 빛을 방출하게 되는 문제가 발생할 수 있어 별도의 경로로 제1 구동 전압(ELVDD)을 제1 트랜지스터(T1)로 전달시키기 위한 것이다. 그러므로, 제3 트랜지스터(T3)는 발광 구간에는 턴 온되지 않을 수 있으며, 그 외 구간에서는 턴 온 될 수 있다.
제4 트랜지스터(T4; 이하 감지 트랜지스터라고도 함)는 제2 스캔 신호(SS)가 인가되는 제2 스캔선(162)과 연결되어 있는 게이트 전극, 감지선(175)에 연결되어 있는 제1 전극, 및 제1 트랜지스터(T1)의 제2 전극, 제5 트랜지스터(T5)의 제1 전극, 및 스토리지 커패시터(Cst)의 제2 전극과 연결된 제2 전극을 포함한다. 제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 문턱 전압 및/또는 전하 이동도를 감지할 수 있도록 하는 경로를 구성하는 트랜지스터이며, 추가적으로 스토리지 커패시터(Cst)의 제2 전극 등을 초기화 시킬 수 있다. 그 결과, 제4 트랜지스터(T4)는 감지 트랜지스터 외에 초기화 트랜지스터라고도 할 수 있다. 그러므로, 감지선(175)은 초기화 전압(Vint)을 전달하는 구간과 제1 트랜지스터(T1)의 제2 전극 또는 스토리지 커패시터(Cst)의 제2 전극의 전압 또는 전류를 감지하는 구간이 구분될 수 있다. 제4 트랜지스터(T4)는 제3 트랜지스터(T3)와 같이, 발광 구간에는 턴 온되지 않을 수 있으며, 그 외 구간에서는 턴 온 될 수 있다.
제5 트랜지스터(T5; 이하 구동 저전압 인가 트랜지스터라고도 함)는 발광 신호(EM)가 인가되는 발광 신호선(164)에 연결되어 있는 게이트 전극, 제1 트랜지스터(T1)의 제2 전극, 제4 트랜지스터(T4)의 제2 전극, 및 스토리지 커패시터(Cst)의 제2 전극과 연결되어 있는 제1 전극 및 제2 구동 전압(ELVSS)을 전달받는 제2 전극을 포함한다. 제5 트랜지스터(T5)는 발광 신호(EM)에 기초하여 제1 트랜지스터(T1)의 제2 전극으로 제2 구동 전압(ELVSS)을 전달하거나 차단하는 역할을 한다.
도 1의 실시예에서 모든 트랜지스터는 n형 트랜지스터로 형성되어 있으며, 각 트랜지스터는 게이트 전극의 전압이 고 레벨의 전압일 때 턴 온되고, 저 레벨의 전압일 때 턴 오프될 수 있다. 또한, 각 트랜지스터에 포함되는 반도체층은 다결정 실리콘 반도체를 사용하거나 산화물 반도체를 사용할 수 있으며, 추가적으로 비정질 반도체나 단결정 반도체를 사용할 수도 있다.
실시예에 따라서, 각 트랜지스터에 포함되는 반도체층은 이와 중첩하는 중첩층(또는 추가 게이트 전극)을 더 포함할 수 있으며, 중첩층(추가 게이트 전극)에 전압을 인가하여 트랜지스터의 특성을 변경시켜 화소의 표시 품질을 보다 향상시킬 수 있다.
스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극 및 제2 트랜지스터(T2)의 제2 전극과 연결되어 있는 제1 전극과 제4 트랜지스터(T4)의 제2 전극 및 제5 트랜지스터(T5)의 제1 전극과 연결되어 있는 제2 전극을 포함한다. 스토리지 커패시터(Cst)의 제1 전극은 데이터 전압(VDATA) 또는 기준 전압(Vref)을 제2 트랜지스터(T2)로부터 전달받아 저장한다. 스토리지 커패시터(Cst)의 제2 전극은 제4 트랜지스터(T4)를 통하여 감지선(175)으로부터 전달되는 전압(초기화 전압(Vint))에 의하여 초기화 될 수 있으며, 문턱 전압을 감지할 수 있도록 전압을 저장하거나, 이동도를 감지할 수 있도록 전류가 지나가는 경로를 구성할 수 있다.
발광 소자(LED)는 제1 구동 전압선(172)과 연결되어 제1 구동 전압(ELVDD)을 전달받는 애노드와 제1 트랜지스터(T1)의 제1 전극과 연결되어 있는 캐소드를 포함한다. 발광 소자(LED)는 화소 구동 회로부와 제1 구동 전압(ELVDD) 사이에 위치하여 화소 구동 회로부의 제1 트랜지스터(T1)를 흐르는 전류와 동일한 전류가 흐르며, 해당 전류의 크기에 따라 발광하는 휘도도 결정될 수 있다. 발광 소자(LED)는 애노드와 캐소드 사이에 유기 발광 물질과 무기 발광 물질 중 적어도 하나를 포함하는 발광층을 포함할 수 있다. 실시예에 따른 구체적인 발광 소자(LED)의 적층 구조는 도 23 및 도 24에서 살펴본다.
도 1의 실시예에 따른 화소는, 제1 트랜지스터(T1)의 특성(문턱 전압 및/또는 전하 이동도)이 변경되는 것을 화소의 외부에 위치하는 별도의 구성(예를 들어 도 22의 감지 동작부)에서 감지한 후, 감지된 결과에 따라 데이터 전압(VDATA)을 변경하여 화소에 인가할 수 있다. 즉, 본 실시예에 따른 화소에는 제1 트랜지스터(T1)의 문턱 전압을 보상하는 구조는 포함하고 있지 않다. 본 실시예에 의하면, 문턱 전압의 변경 외에 전하 이동도와 같은 제1 트랜지스터(T1)의 특성을 고려할 수 있으므로, 제1 트랜지스터(T1)의 특성 변경을 보다 상세하게 감지하고 그에 따라 제1 트랜지스터(T1)가 동작하도록 할 수 있다. 그 결과, 제1 트랜지스터(T1)가 보다 세밀하고 정확하게 출력 전류를 생성하도록 할 수 있으며, 표시 품질도 향상될 수 있다.
또한, 각 화소에 제1 트랜지스터(T1)의 문턱 전압을 보상하는 구조가 포함되지 않기 때문에 화소 구동 회로부가 차지하는 면적이 작을 수 있고, 발광 표시 장치의 면적이 같더라도 더 많은 화소를 형성할 수 있으며, 표시 화면도 보다 높은 해상도를 가질 수 있는 장점이 있다.
또한, 도 1에서는 발광 소자(LED)는 제1 트랜지스터(T1)의 제1 전극과 제1 구동 전압선(172)의 사이에 위치한다. 본 실시예에 따른 화소는 발광 소자를 구동하는 화소 구동 회로부와 발광 소자의 캐소드 전극이 연결되어 있어 이를 인버티드 화소(inverted pixel)라고도 한다. 발광 소자는 제1 구동 전압(ELVDD)으로부터 제1 트랜지스터(T1)를 지나 제2 구동 전압(ELVSS)으로 연결되는 전류 경로(path)를 흐르는 전류의 크기에 따라서 휘도를 나타내며, 전류가 클수록 표시되는 휘도도 높을 수 있다. 도 1의 인버티드 화소(inverted pixel) 구조에서는 제1 트랜지스터(T1)의 제1 전극과 발광 소자(LED)가 연결되어 있고 제1 트랜지스터(T1)의 제2 전극(소스 전극)과 분리되어 있으므로 화소 구동 회로부의 각 부분이 전압이 변경될 때 제1 트랜지스터(T1)의 제2 전극(소스 전극)의 전압에 변동이 없는 장점을 가질 수 있다.
도 1의 실시예에서는 하나의 화소(PX)가 5개의 트랜지스터(T1 내지 T5) 및 1개의 커패시터(스토리지 커패시터(Cst))를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 실시예에 따라서는 추가적으로 커패시터나 트랜지스터가 더 포함될 수도 있으며, 일부 커패시터나 트랜지스터가 생략될 수도 있다.
이상에서는 도 1을 통하여 일 실시예에 따른 화소의 회로 구조를 살펴보았다.
이하에서는 도 2 내지 도 12를 통하여 도 1의 화소에 인가되는 신호의 파형 및 그에 따른 화소의 동작을 살펴본다.
도 1의 화소는 다양한 목적을 위하여 서로 다른 파형의 신호를 인가하여 동작시킬 수 있으며, 이하에서는 도 2 내지 도 4를 통하여 일 실시예에 따라 문턱 전압을 감지하는 동작에 대해서 살펴보고, 도 5 내지 도 7을 통하여 일 실시예에 따라 이동도를 감지하는 동작에 대해서 살펴보며, 도 8 및 도 9를 통하여 일 실시예에 따라 기입 및 발광하는 동작에 대해서 살펴보고, 도 10 내지 도 12를 통하여 또 다른 실시예에 따라 기입 및 발광하는 동작에 대해서 살펴본다.
먼저, 도 2 내지 도 4를 통하여 일 실시예에 따라 문턱 전압을 감지하는 동작을 살펴본다.
도 2는 일 실시예에서 문턱 전압의 감지를 위하여 도 1의 화소에 인가되는 신호를 보여주는 파형도이고, 도 3 및 도 4는 도 2의 신호에 기초하여 구간 별로 도 1의 화소의 동작을 설명하는 도면이다.
도 2에서는 제1 스캔 신호(GW), 제2 스캔 신호(SS), 및 발광 신호(EM)의 파형도 외에 그에 따라 제1 트랜지스터(T1)의 게이트 전극 및 제2 전극의 전압 변화도 각각 T1_G 및 T1_S로 함께 도시되어 있다.
일 실시예에 따라 문턱 전압을 감지하는 동작은 도 2에서와 같이, 초기화 구간 및 문턱 전압(Vth) 감지 구간을 포함할 수 있다.
먼저, 초기화 구간은 감지선(175) 및 제4 트랜지스터(T4)를 통하여 초기화 전압(Vint)이 스토리지 커패시터(Cst)의 제2 전극, 제1 트랜지스터(T1)의 제2 전극, 및 제5 트랜지스터(T5)의 제1 전극을 초기화시키며, 기준 전압(Vref)이 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극으로 인가되는 구간이다. 초기화 구간은 문턱 전압을 감지하기 전에 진행하여, 문턱 전압 감지 동작을 위해 필요한 전압값으로 세팅되도록 하는 구간이다.
도 2를 참고하면, 초기화 구간에는 제1 스캔 신호(GW)와 제2 스캔 신호(SS)는 게이트 온 전압(고 레벨의 전압)이 인가되고, 발광 신호(EM)는 게이트 오프 전압(저 레벨의 전압)이 인가된다.
그 결과, 도 3에서 도시하고 있는 바와 같이, 제2 트랜지스터(T2), 제3 트랜지스터(T3), 및 제4 트랜지스터(T4)는 턴 온 상태를 가지며, 제5 트랜지스터(T5)는 턴 오프 상태를 가진다.
턴 온된 제2 트랜지스터(T2)를 통하여 데이터선(171)에 인가되는 기준 전압(Vref)이 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극으로 인가되고, 턴 온된 제3 트랜지스터(T3)를 통하여 제1 구동 전압(ELVDD)이 제1 트랜지스터(T1)의 제1 전극으로 전달된다. 또한, 턴 온된 제4 트랜지스터(T4)를 통하여 초기화 전압(Vint)이 감지선(175)으로부터 인가되어 스토리지 커패시터(Cst)의 제2 전극, 제1 트랜지스터(T1)의 제2 전극, 및 제5 트랜지스터(T5)의 제1 전극이 초기화 전압(Vint)으로 초기화 된다.
그 결과, 초기화 구간에는, 도 2의 T1_G에서 도시하고 있는 바와 같이, 제1 트랜지스터(T1)의 게이트 전극의 전압은 데이터선(171)에 인가되는 기준 전압(Vref)과 동일한 전압값을 가지며, 도 2의 T1_S에서 도시하고 있는 바와 같이, 제1 트랜지스터(T1)의 제2 전극의 전압은 감지선(175)에 인가되는 초기화 전압(Vint)과 동일한 전압값을 가진다.
여기서, 초기화 전압(Vint)은 기준 전압(Vref)에 비하여 상대적으로 낮은 레벨의 전압값을 가질 수 있으며, 기준 전압(Vref)은 제1 트랜지스터(T1)를 턴 온 시킬 수 있는 전압값을 가질 수 있다. 초기화 구간에서 게이트 전극에 기준 전압(Vref)이 인가되므로 제1 트랜지스터(T1)가 턴 온 상태를 가지지만, 제1 트랜지스터(T1)의 제2 전극에 초기화 전압(Vint)이 인가되고 있어 제1 트랜지스터(T1)의 제2 전극의 전압은 초기화 전압(Vint)으로 유지되고 있다.
그 후, 문턱 전압(Vth) 감지 구간으로 진입한다.
도 2 및 도 4를 참고하면, 문턱 전압(Vth) 감지 구간은, 초기화 구간과 같이, 제1 스캔 신호(GW)와 제2 스캔 신호(SS)는 게이트 온 전압(고 레벨의 전압)이 인가되고, 발광 신호(EM)는 게이트 오프 전압(저 레벨의 전압)이 인가되지만, 감지선(175)이 더 이상 초기화 전압(Vint)을 전달하지 않게 되면서, 초기화 구간에서 문턱 전압(Vth) 감지 구간으로 변경되게 된다.
그 결과, 도 2의 T1_S에서 도시하고 있는 바와 같이, 문턱 전압(Vth) 감지 구간에서 제1 트랜지스터(T1)의 제2 전극의 전압 값은 점차 증가하다가 기준 전압(Vref)에서 제1 트랜지스터의 문턱 전압값(Vth_T1)을 뺀 전압에 도달하면 더 이상 전압이 증가하지 않는다.
이러한 제1 트랜지스터(T1)의 제2 전극의 전압 변경을 도 2 및 도 3을 통하여 상세하게 살펴보면 아래와 같다.
초기화 구간에서 게이트 전극에 인가되는 기준 전압(Vref)으로 턴 온 상태를 가지는 제1 트랜지스터(T1)의 제2 전극이, 문턱 전압(Vth) 감지 구간으로 진입하면서 감지선(175)이 더 이상 초기화 전압(Vint)을 전달하지 않게 되면서 제1 트랜지스터(T1)의 출력 전류가 제1 트랜지스터(T1)의 제2 전극으로 출력되기 시작한다. 그 결과, 제1 트랜지스터(T1)가 제2 전극의 전압이 점차 증가한다.
제1 트랜지스터(T1)는 게이트 전극의 전압이 제1 트랜지스터(T1)의 제2 전극의 전압값보다 적어도 문턱 전압값만큼은 높은 값을 가져야 턴 온 상태를 유지한다. 그리고, 제1 트랜지스터(T1)의 제2 전극의 전압이 점차 증가하면서, 게이트 전극의 전압에서 제1 트랜지스터(T1)의 제2 전극을 뺀 값이 제1 트랜지스터(T1)의 문턱 전압(Vth)값을 가질 때, 제1 트랜지스터(T1)가 턴 오프된다. 그러므로, 제1 트랜지스터(T1)가 턴 오프될 때의 전압(Vref-Vth_T1)이 스토리지 커패시터(Cst)의 제2 전극에 저장된다. 이 때, 감지선(175)은 초기화 전압(Vint)을 전달하지 않고, 제1 트랜지스터(T1)의 제2 전극 및 스토리지 커패시터(Cst)의 제2 전극의 전압 또는 전류를 전달하는 역할을 한다. 감지선(175)에 연결된 감지 동작부(도 22 참고)에서는 스토리지 커패시터(Cst)의 제2 전극의 전압값을 확인 한 후, 알고 있는 기준 전압(Vref)값을 제거하면 제1 트랜지스터(T1)의 문턱 전압(Vth)값을 확인할 수 있다.
이상에서는 도 1의 화소를 이용하여 일 실시예에 따라 문턱 전압을 감지하는 동작에 대하여 살펴보았다.
이하에서는 도 5 내지 도 7을 통하여 일 실시예에 따라 이동도를 감지하는 동작에 대해서 살펴본다.
도 5는 일 실시예에서 이동도 감지를 위하여 도 1의 화소에 인가되는 신호를 보여주는 파형도이고, 도 6 및 도 7은 도 5의 신호에 기초하여 구간 별로 도 1의 화소의 동작을 설명하는 도면이다.
도 5에서는 제1 스캔 신호(GW), 제2 스캔 신호(SS), 및 발광 신호(EM)의 파형도 외에 그에 따라 제1 트랜지스터(T1)의 게이트 전극 및 제2 전극의 전압 변화도 각각 T1_G 및 T1_S로 함께 도시되어 있다.
일 실시예에 따라 전하 이동도를 감지하는 동작은 도 5에서와 같이, 초기화 구간 및 이동도 감지 구간을 포함할 수 있다.
먼저, 초기화 구간은 감지선(175) 및 제4 트랜지스터(T4)를 통하여 초기화 전압(Vint)이 스토리지 커패시터(Cst)의 제2 전극, 제1 트랜지스터(T1)의 제2 전극, 및 제5 트랜지스터(T5)의 제1 전극을 초기화시키는 구간이다. 초기화 구간은 이동도를 감지하기 전에 진행하여, 이동도 감지 동작을 위해 필요한 전압값으로 세팅되도록 하는 구간이다.
도 5를 참고하면, 초기화 구간에는 제1 스캔 신호(GW)와 제2 스캔 신호(SS)는 게이트 온 전압(고 레벨의 전압)이 인가되고, 발광 신호(EM)는 게이트 오프 전압(저 레벨의 전압)이 인가된다.
그 결과, 도 6에서 도시하고 있는 바와 같이, 제2 트랜지스터(T2), 제3 트랜지스터(T3), 및 제4 트랜지스터(T4)는 턴 온 상태를 가지며, 제5 트랜지스터(T5)는 턴 오프 상태를 가진다.
턴 온된 제2 트랜지스터(T2)를 통하여 데이터선(171)에 인가되는 기준 전압(Vref)이 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극으로 인가되고, 턴 온된 제3 트랜지스터(T3)를 통하여 제1 구동 전압(ELVDD)이 제1 트랜지스터(T1)의 제1 전극으로 전달된다. 또한, 턴 온된 제4 트랜지스터(T4)를 통하여 초기화 전압(Vint)이 감지선(175)으로부터 인가되어 스토리지 커패시터(Cst)의 제2 전극, 제1 트랜지스터(T1)의 제2 전극, 및 제5 트랜지스터(T5)의 제1 전극이 초기화 전압(Vint)으로 초기화 된다.
그 결과, 초기화 구간에는, 도 5의 T1_G에서 도시하고 있는 바와 같이, 제1 트랜지스터(T1)의 게이트 전극의 전압은 데이터선(171)에 인가되는 기준 전압(Vref)과 동일한 전압값을 가지며, 도 5의 T1_S에서 도시하고 있는 바와 같이, 제1 트랜지스터(T1)의 제2 전극의 전압은 감지선(175)에 인가되는 초기화 전압(Vint)과 동일한 전압값을 가진다.
여기서, 초기화 전압(Vint)은 기준 전압(Vref)에 비하여 상대적으로 낮은 레벨의 전압값을 가질 수 있으며, 기준 전압(Vref)은 제1 트랜지스터(T1)를 턴 온 시킬 수 있는 전압값을 가질 수 있다. 초기화 구간에서 게이트 전극에 기준 전압(Vref)이 인가되므로 제1 트랜지스터(T1)가 턴 온 상태를 가지지만, 제1 트랜지스터(T1)의 제2 전극에 초기화 전압(Vint)이 인가되고 있어 제1 트랜지스터(T1)의 제2 전극의 전압은 초기화 전압(Vint)으로 유지되고 있다.
그 후, 이동도 감지 구간으로 진입한다.
도 5 및 도 7을 참고하면, 이동도 감지 구간은, 제2 스캔 신호(SS)는 게이트 온 전압(고 레벨의 전압)이 인가되고, 제1 스캔 신호(GW)와 발광 신호(EM)는 게이트 오프 전압(저 레벨의 전압)이 인가된다. 즉, 제1 스캔 신호(GW)가 턴 오프 상태로 변경되면서 이동도 감지 구간으로 진입한다. 이 때, 감지선(175)은 초기화 전압(Vint)을 전달하지 않고, 제1 트랜지스터(T1)의 제2 전극 및 스토리지 커패시터(Cst)의 제2 전극의 전압 또는 전류를 전달하는 역할을 한다.
제1 스캔 신호(GW)가 턴 오프 상태로 변경되므로, 제2 트랜지스터(T2)가 턴 오프되어 기준 전압(Vref)이 더 이상 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극으로 전달되지 않는다. 그러므로, 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극의 전압값이 스토리지 커패시터(Cst)의 제2 전극의 전압값이 변경됨에 따라 변경될 수 있다.
구체적으로, 도 5 및 도 7을 참고하면, 제2 트랜지스터(T2)가 턴 오프되더라도 스토리지 커패시터(Cst)의 제1 전극의 전압은 기준 전압(Vref)으로 유지되고 있으므로, 제1 트랜지스터(T1)는 턴 온 상태를 가진다. 이동도 감지 구간으로 진입하면서 감지선(175)이 더 이상 초기화 전압(Vint)을 전달하지 않게 되면서 턴 온된 제1 트랜지스터(T1)의 출력 전류가 제1 트랜지스터(T1)의 제2 전극으로 출력되기 시작하면서 제1 트랜지스터(T1)의 제2 전극 및 스토리지 커패시터(Cst)의 제2 전극의 전압을 상승시킨다. 이 때, 스토리지 커패시터(Cst)의 제2 전극의 전압이 변하게 되면서, 스토리지 커패시터(Cst)의 제1 전극의 전압도 변한다. 여기서, 스토리지 커패시터(Cst)의 제2 전극의 전압의 변화량을 ΔV라고 하면, 스토리지 커패시터(Cst)의 제1 전극의 전압은 최대 ΔV만큼 변화한다. 그 결과, 도 7을 참고하면, 스토리지 커패시터(Cst)의 제1 전극 및 게이트 전극의 전압값은 기준 전압(Vref)의 전압값에 전압 변화량(ΔV)을 더한 값을 가질 수 있으며, 스토리지 커패시터(Cst)의 제2 전극 및 제1 트랜지스터(T1)의 제2 전극의 전압값은 초기화 전압(Vint)의 전압값에 전압 변화량(ΔV)을 더한 값을 가질 수 있다.
그러므로, 도 5를 참고하면, 도 5의 T1_S에서 도시하고 있는 바와 같이 제1 트랜지스터(T1)의 제2 전극의 전압이 변화되는 것에 따라, 도 5의 T1_G에서 도시하고 있는 바와 같이 제1 트랜지스터(T1)의 게이트 전극의 전압도 변경된다. 이 때, 게이트 전극의 전압값에서 제1 트랜지스터(T1)의 제2 전극의 전압값을 뺀 값은, 도 5에서 도시한 바와 같이, 기준 전압(Vref)의 전압값에서 초기화 전압(Vint)의 전압값을 뺀 값일 수 있다.
제1 트랜지스터(T1)의 제2 전극의 전압과 게이트 전극의 전압은 점차 증가하다가, 제2 스캔 신호(SS)가 게이트 오프 전압(저 레벨의 전압)으로 변경되면서 이동도 감지 구간이 종료되면, 더 이상 증가하지 않는다.
제1 트랜지스터(T1)의 이동도는 도 5의 전압 변화량(ΔV)을 시간(Δt)으로 나눈 값에 비례하는 값을 가지며, 전압 변화량(ΔV) 및 시간(Δt)값을 구한 후 아래의 수학식 1을 통하여 이동도를 계산할 수 있다.
여기서, μ는 제1 트랜지스터의 이동도이고, W는 제1 트랜지스터 채널의 폭이고, L은 제1 트랜지스터 채널의 길이이고, Vref는 기준 전압값이고, Vint는 초기화 전압값이고, Vth_T1은 제1 트랜지스터의 문턱 전압값이며, Csense는 전압의 변화(ΔV)를 감지하는 감지 동작부(도 22의 220 참고)가 가지는 커패시턴스 값이고, Cox는 제1 트랜지스터에 포함된 절연막의 단위 면적당 커패시턴스 값으로, 아래의 수학식 2과 같은 값을 가질 수 있다.
여기서, ε는 절연막의 유전율 값이며, t는 절연막의 두께이다.
이상의 수학식 1 및 2에 의하면, W, L, 및 Cox(즉, ε, t)값은 설계된 크기 및 사용된 물질에 의하여 확인할 수 있으며, Vref 및 Vint는 화소에 인가한 전압이므로 알고 있는 값이며, Vth_T1은 도 2 내지 도 4를 통하여 측정된 문턱 전압값이고, Csense는 감지 동작부의 고유의 커패시턴스 값이다. 그러므로 이들 값을 모두 대입하면 제1 트랜지스터의 이동도(μ)를 확인할 수 있다.
한편 실시예에 따라서는 제1 트랜지스터(T1)의 이동도를 감지선(175)으로 전달되는 전류값을 감지하여 확인할 수도 있다. 즉, 수학식 1의 등호 양측에 위치하는 값은 모두 감지선(175)을 흐르는 전류값을 나타내므로, 측정된 전류값을 이용하면 이동도(μ)를 산출할 수 있다.
이상에서는 도 1의 화소를 이용하여 일 실시예에 따라 이동도를 감지하는 동작에 대하여 살펴보았다.
이하에서는 감지된 제1 트랜지스터(T1)의 문턱 전압과 이동도에 따라서 수정된 데이터 전압(VDATA)이 화소에 기입되고 발광되는 동작에 대하여 살펴본다.
도 10 내지 도 12에서는 서로 다른 두 실시예에 따른 기입 및 발광 동작에 대하여 기술하고 있으며, 먼저, 도 8 및 도 9를 통하여 일 실시예에 따라 기입 및 발광하는 동작에 대해서 살펴본다.
도 8은 일 실시예에서 발광을 위하여 도 1의 화소에 인가되는 신호를 보여주는 파형도이고, 도 9는 도 8의 신호에 기초하는 도 1의 화소의 동작을 설명하는 도면이다.
도 8에서는 제1 스캔 신호(GW), 제2 스캔 신호(SS), 및 발광 신호(EM)의 파형도가 도시되어 있으며, 기입 구간과 발광 구간이 도시되어 있다.
도 8을 참고하면, 기입 구간에는 제1 스캔 신호(GW)와 발광 신호(EM)가 게이트 온 전압(고 레벨의 전압)이 인가되고, 제2 스캔 신호(SS)는 게이트 오프 전압(저 레벨의 전압)이 인가된다.
그 결과, 도 9에서 도시하고 있는 바와 같이, 제2 트랜지스터(T2) 및 제5 트랜지스터(T5)는 턴 온 상태를 가지며, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 턴 오프 상태를 가진다.
턴 온된 제2 트랜지스터(T2)를 통하여 데이터선(171)에 인가되는 데이터 전압(VDATA)이 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극으로 인가된다. 이 때, 제5 트랜지스터(T5)는 턴 온되어 있으므로, 제1 트랜지스터(T1)의 제2 전극으로는 제2 구동 전압(ELVSS)이 인가되고 있다. 그러므로, 제1 트랜지스터(T1)는 게이트 전극으로 전달된 데이터 전압(VDATA)에 따라 턴 온되고, 제1 구동 전압(ELVDD)이 인가되는 발광 소자(LED)의 애노드로부터 제1 트랜지스터(T1)를 지나 제2 구동 전압선(179)까지 전류 경로가 형성된다. 전류 경로를 따라 흐르는 전류(ILED)에 따라서 발광 소자(LED)는 발광하게 된다.
즉, 도 8 및 도 9의 실시예에서는 게이트 전극으로 데이터 전압(VDATA)이 전달되면 바로 전류 경로가 형성되고 발광 소자(LED)가 발광하게 되므로, 기입 구간과 발광 구간이 적어도 일부 중첩할 수 있다.
그러므로, 도 8에 기초할 때, 제1 스캔 신호(GW)는 기입 구간에만 게이트 온 전압이 인가되고, 기입 구간 및 발광 구간에는 발광 신호(EM)가 게이트 온 전압으로 인가되며, 제2 스캔 신호(SS)가 게이트 오프 전압으로 인가될 수 있다. 여기서, 기입 구간은 1H 동안 진행될 수 있다. 1H는 1 수평주기를 나타내며, 1 수평주기는 하나의 수평 동기 신호(Hsync)에 대응될 수 있다. 1H는 하나의 스캔선에 게이트 온 전압이 인가된 후 다음 행의 스캔선에 게이트 온 전압이 인가되는 시간을 의미할 수 있다.
발광 구간 동안 발광 소자(LED)를 흐르는 전류(ILED)는 아래의 수학식 3과 같은 값을 가질 수 있다.
여기서, k는 상수값이며, Vdata는 데이터 전압의 전압값이고, VELVSS는 제2 구동 전압(ELVSS)의 전압값이며, Vth_T1는 제1 트랜지스터(T1)의 문턱 전압 값이다.
이 중 데이터 전압은 측정된 문턱 전압과 이동도에 따라 보상된 전압값을 가지므로 위의 수학식 3에서 제1 트랜지스터(T1)의 문턱 전압 값(Vth_T1)과 이동도 값(μ, 수학식 3에서 k에 포함)은 실질적으로 제거되고, 제1 트랜지스터(T1)의 특성 변경에도 불구하고 일정한 출력 전류(ILED)를 생성할 수 있다.
발광 구간을 종료시키기 위해서는 발광 신호(EM)에 게이트 오프 전압(저 레벨의 전압)을 인가할 수 있고, 이어서 도 2 및/또는 도 5에서와 같이 초기화 구간을 진행하거나, 문턱 전압 감지나 이동도 감지를 수행할 수 있다.
한편, 실시예에 따라서는 기입 구간과 발광 구간이 구분될 수 있으며, 이러한 실시예에 대해서는 도 10 내지 도 12를 통하여 살펴본다.
도 10은 또 다른 실시예에서 발광을 위하여 도 1의 화소에 인가되는 신호를 보여주는 파형도이고, 도 11 및 도 12는 도 10의 신호에 기초하여 구간 별로 도 1의 화소의 동작을 설명하는 도면이다.
도 10에서는 제1 스캔 신호(GW), 제2 스캔 신호(SS), 및 발광 신호(EM)의 파형도가 도시되어 있으며, 기입 구간과 발광 구간으로 구분되어 있다.
도 10을 참고하면, 기입 구간에는 제1 스캔 신호(GW)와 제2 스캔 신호(SS)가 게이트 온 전압(고 레벨의 전압)이 인가되고, 발광 신호(EM)는 게이트 오프 전압(저 레벨의 전압)이 인가된다.
그 결과, 도 11에서 도시하고 있는 바와 같이, 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 턴 온 상태를 가지며, 제5 트랜지스터(T5)는 턴 오프 상태를 가진다.
턴 온된 제2 트랜지스터(T2)를 통하여 데이터선(171)에 인가되는 데이터 전압(VDATA)이 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극으로 인가된다. 이 때, 제3 트랜지스터(T3)는 턴 온되어 제1 트랜지스터(T1)의 제1 전극으로 제1 구동 전압(ELVDD)이 인가된다. 또한, 제4 트랜지스터(T4)도 턴 온되어 있으며, 감지선(175)에서는 초기화 전압(Vint)이 인가되고 있어, 제1 트랜지스터(T1)의 제2 전극, 스토리지 커패시터(Cst)의 제2 전극, 및 제5 트랜지스터(T5)의 제1 전극은 초기화 된다. 이 때, 제3 트랜지스터(T3)가 턴 온되므로 발광 소자(LED)로는 전류가 흐르지 않고 발광되지 않는다.
그 후, 제1 스캔 신호(GW)와 제2 스캔 신호(SS)가 게이트 오프 전압(저 레벨의 전압)으로 변경되고, 발광 신호(EM)는 게이트 온 전압(고 레벨의 전압)으로 변경되면서 발광 구간으로 진입한다.
그 결과, 도 12에서 도시하고 있는 바와 같이, 턴 온된 제5 트랜지스터(T5), 데이터 전압(VDATA)에 따라 턴 온된 제1 트랜지스터(T1), 및 발광 소자(LED)를 포함하는 전류 경로가 형성된다. 제1 트랜지스터(T1)가 턴 온되는 정도는 데이터 전압(VDATA)의 크기에 따라 정해지며, 그에 따라 전류 경로를 따라 흐르는 전류(ILED)의 크기도 변경된다. 전류 경로를 따라 흐르는 전류(ILED)의 크기에 따라서 발광 소자(LED)는 밝기를 다르게 표시한다.
도 10 내지 도 12의 발광 구간에서 발광 소자(LED)를 흐르는 전류(ILED)는 아래의 수학식 4와 같은 값을 가질 수 있다.
여기서, k는 상수값이며, Vdata는 데이터 전압의 전압값이고, Vint는 초기화 전압(Vint)의 전압값이며, Vth_T1는 제1 트랜지스터(T1)의 문턱 전압 값이다.
이 중 데이터 전압은 측정된 문턱 전압과 이동도에 따라 보상된 전압값을 가지므로 위의 수학식 4에서 제1 트랜지스터(T1)의 문턱 전압 값(Vth_T1)과 이동도 값(μ, 수학식 4에서 k에 포함)은 실질적으로 제거되고, 제1 트랜지스터(T1)의 특성 변경에도 불구하고 일정한 출력 전류(ILED)를 생성할 수 있다. 또한, 수학식 4에서는 제2 구동 전압(ELVSS)의 전압값(VELVSS)이 포함되지 않으며, 제2 구동 전압(ELVSS) 강하에 의한 영향이 없는 출력 전류를 생성할 수 있다.
도 12를 참고하면, 발광 구간에서 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극의 전압은 기입 구간의 전압과 ΔV1만큼 차이가 있다. 이러한 전압 변동은 아래와 같은 이유로 발생된다.
발광 구간으로 진입되면서 제5 트랜지스터(T5)가 턴 온되며, 그 결과 스토리지 커패시터(Cst)의 제2 전극 및 제1 트랜지스터(T1)의 제2 전극의 전압은 제2 구동 전압(ELVSS)으로 변경된다. 기입 구간에서는 제1 트랜지스터(T1)의 제2 전극 및 스토리지 커패시터(Cst)의 제2 전극의 전압값이 초기화 전압(Vint)값을 가지므로, 기입 구간에서 발광 구간으로 변경되면서, 스토리지 커패시터(Cst)의 제2 전극의 전압의 변화값은 제2 구동 전압(ELVSS)에서 초기화 전압(Vint)을 뺀 값이다.
스토리지 커패시터(Cst)의 제2 전극의 전압의 변화는 스토리지 커패시터(Cst)의 제1 전극의 전압을 변화시키며, 스토리지 커패시터(Cst)의 제1 전극의 전압의 변화는 최대로 스토리지 커패시터(Cst)의 제2 전극의 전압의 변화값(제2 구동 전압(ELVSS)에서 초기화 전압(Vint)을 뺀 값)과 같을 수 있다. 이러한 스토리지 커패시터(Cst)의 제1 전극의 전압의 변화는 도 12에서 ΔV1으로 도시하였으며, ΔV1값은, Vint는 초기화 전압(Vint)의 전압값이라 하고, VELVSS를 제2 구동 전압(ELVSS)의 전압값이라고 할 때, VELVSS - Vint값을 가질 수 있다.
이와 같이 발광 구간에 게이트 전극의 전압이 변경되더라도 수학식 4를 참고하면, 발광 소자(LED)를 흐르는 전류(ILED)는 ΔV1으로 인하여 영향을 받지 않음을 확인할 수 있다.
보다 구체적으로, 수학식 4의 식을 도출하는 단계를 구체적으로 살펴보면 아래의 수학식 5와 같다.
여기서, k는 상수값이며, Vdata는 데이터 전압의 전압값이고, Vint는 초기화 전압(Vint)의 전압값이며, Vth_T1는 제1 트랜지스터(T1)의 문턱 전압 값이고, VELVSS는 제2 구동 전압(ELVSS)의 전압값이고, Vgs는 제1 트랜지스터(T1)의 게이트 전극과 제2 전극간의 전압차이다.
이상의 수학식 5를 참고하면, ΔV1은 제거되게 되므로, 별도로 고려할 필요가 없으며, 제1 트랜지스터(T1)의 문턱 전압과 이동도는 데이터 전압(VDATA)에 반영되어 있으므로, 발광 소자(LED)가 원하는 휘도를 적절하게 표현할 수 있다. 또한, 수학식 5에서는 제2 구동 전압(ELVSS)의 전압값(VELVSS)이 포함되지 않으며, 발광 소자(LED)를 흐르는 전류는 제2 구동 전압(ELVSS) 강하에 의한 영향을 받지 않음을 확인할 수 있다.
발광 구간을 종료시키기 위해서는 발광 신호(EM)에 게이트 오프 전압(저 레벨의 전압)을 인가할 수 있고, 이어서 도 2 및/또는 도 5에서와 같이 초기화 구간을 진행하거나, 문턱 전압 감지나 이동도 감지를 수행할 수 있다.
도 1의 실시예에 따른 화소는 도 2, 도 5, 도 8이 순차적으로 적용되면서 구동되거나, 도 2, 도 5, 도 10이 순차적으로 적용되면서 구동될 수 있다. 하지만, 이 외에 변형 예로는 일부 구간이 제거될 수도 있으며, 문턱 전압 감지나 이동도 감지는 복수의 발광 구간이 수행될 때마다 한 번씩 수행될 수도 있다.
이상에서, 제1 구동 전압(ELVDD)의 전압값은 기준 전압(Vref)의 전압값에서 제1 트랜지스터(T1)의 문턱 전압값을 뺀 값보다 크게 설정되어 있으며, 제2 구동 전압(ELVSS)의 전압값은 기준 전압(Vref)의 전압값에서 제1 트랜지스터(T1)의 문턱 전압값을 뺀 값보다 작게 설정되어 있다.
이상에서는 도 1의 화소를 중심으로 다양하게 구동하는 방법에 대하여 살펴보았다.
이하에서는 도 13과 같은 화소에 대하여 살펴본다.
도 13은 또 다른 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 등가 회로도이다.
도 13의 화소는 도 1의 화소와 달리 제6 트랜지스터(T6)를 추가적으로 포함하는 구조를 가진다.
즉, 도 13의 실시예에 따른 화소의 화소 구동 회로부는 제6 트랜지스터(T6)를 더 포함하며, 제6 트랜지스터(T6)는 발광 소자(LED)와 제1 트랜지스터(T1)의 제1 전극 사이에 위치하여 발광 소자(LED)의 캐소드와 제1 트랜지스터(T1)를 연결하는 역할을 한다.
제6 트랜지스터(T6; 이하 캐소드 연결 트랜지스터라고도 함)는 발광 신호(EM)가 인가되는 발광 신호선(164)에 연결되어 있는 게이트 전극, 발광 소자(LED)의 캐소드와 연결되어 있는 제1 전극, 제1 트랜지스터(T1)의 제1 전극 및 제3 트랜지스터(T3)의 제2 전극과 연결되어 있는 제2 전극을 포함한다. 제6 트랜지스터(T6)는 발광 신호(EM)에 기초하여 제1 트랜지스터(T1)의 제1 전극과 발광 소자(LED)를 연결시켜 전류 경로를 형성하고 발광 소자(LED)가 발광할 수 있도록 한다.
도 13의 실시예의 모든 트랜지스터는 n형 트랜지스터로 형성되어 있으며, 각 트랜지스터는 게이트 전극의 전압이 고 레벨의 전압일 때 턴 온되고, 저 레벨의 전압일 때 턴 오프될 수 있다. 또한, 각 트랜지스터에 포함되는 반도체층은 다결정 실리콘 반도체를 사용하거나 산화물 반도체를 사용할 수 있으며, 추가적으로 비정질 반도체나 단결정 반도체를 사용할 수도 있다.
실시예에 따라서, 각 트랜지스터에 포함되는 반도체층은 이와 중첩하는 중첩층(또는 추가 게이트 전극)을 더 포함할 수 있으며, 중첩층(추가 게이트 전극)에 전압을 인가하여 트랜지스터의 특성을 변경시켜 화소의 표시 품질을 보다 향상시킬 수 있다.
도 13의 실시예에 따른 화소는 도 1의 화소와 실질적으로 동일하게 동작할 수 있으며, 도 2 내지 도 12와 동일 유사한 동작을 할 수 있다.
즉, 도 13에서 추가된 제6 트랜지스터(T6)는 발광 신호(EM)에 따라서만 턴 온 되고, 제5 트랜지스터(T5)와 동일한 타이밍에 동작한다.
도 2 내지 도 7을 참고하면, 발광 신호(EM)는 게이트 오프 전압(저 레벨의 전압)을 인가하므로 제5 트랜지스터(T5)와 같이 제6 트랜지스터(T6)도 턴 오프되어 있다.
한편, 도 8 내지 도 12를 참고하면, 발광 구간의 발광 신호(EM)는 게이트 온 전압(고 레벨의 전압)을 인가하므로 제5 트랜지스터(T5)와 같이 제6 트랜지스터(T6)도 턴 온 되며, 제1 구동 전압(ELVDD)이 인가되는 발광 소자(LED)의 애노드로부터 제1 트랜지스터(T1)를 지나 제2 구동 전압선(179)까지 전류 경로가 형성되도록 한다.
도 13의 실시예에 따른 화소는 도 1의 화소와 동일한 장점을 가질 수 있다.
일 예로, 감지된 문턱 전압 및/또는 이동도를 반영하여 수정한 데이터 전압(VDATA)을 인가하여 제1 트랜지스터(T1)의 특성 변경에도 일정한 휘도를 방출하도록 할 수 있다.
또한, 제2 구동 전압(ELVSS)이 인가되면서 제1 트랜지스터(T1)의 게이트 전극의 전압이 변동되더라도 제1 트랜지스터(T1)는 이를 무시하고 일정한 출력 전류를 생성할 수 있다.
또한, 화소 외부에서 문턱 전압 및/또는 이동도를 감지하여 화소가 차지하는 면적을 줄여 동일한 면적에 고해상도로 화소를 형성할 수 있다.
한편, 도 13의 화소는 도 14의 화소와 같이 변형될 수 있으며, 도 14의 화소는 도 13의 화소와 달리 제3 트랜지스터(T3)를 제어하는 별도의 신호(제3 스캔 신호(GC))를 포함하는 실시예이다.
이하에서는 도 14와 함께, 도 15 내지 도 18을 통하여 도 14의 화소의 구조 및 동작에 대하여 구체적으로 살펴본다.
먼저, 도 14를 통하여 화소의 회로 구조를 살펴본다.
도 14는 또 다른 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 등가 회로도이다.
도 14를 참조하면, 하나의 화소는 발광 소자(LED)와 이를 구동하는 화소 구동 회로부를 포함하며, 화소 구동 회로부는 행렬 형태로 배열되어 있다. 화소 구동 회로부는 도 14에서 발광 소자(LED)를 제외한 다른 소자를 모두 포함하며, 도 14의 실시예에 따른 화소의 화소 구동 회로부는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 및 스토리지 커패시터(Cst)를 포함한다.
또한, 화소 구동 회로부는 제1 스캔 신호(GW)가 인가되는 제1 스캔선(161), 제2 스캔 신호(SS)가 인가되는 제2 스캔선(162), 제3 스캔 신호(GC)가 인가되는 제3 스캔선(163), 발광 신호(EM)가 인가되는 발광 신호선(164), 및 데이터 전압(VDATA) 또는 기준 전압(Vref)이 인가되는 데이터선(171)에 연결될 수 있다. 또한, 화소는 제1 구동 전압(ELVDD)이 인가되는 제1 구동 전압선(172), 제2 구동 전압(ELVSS)이 인가되는 제2 구동 전압선(179), 및 초기화 및 감지 동작을 수행하는 초기화 및 감지 동작부(도 22 참고)와 연결되어 있는 감지선(175)과 연결될 수 있다.
화소에 포함되는 각 소자(트랜지스터, 커패시터, 발광 소자)를 중심으로 화소의 구조를 살펴보면 아래와 같다.
제1 트랜지스터(T1)는 스토리지 커패시터(Cst)의 제1 전극과 연결되어 있는 게이트 전극, 제6 트랜지스터(T6)의 제2 전극 및 제3 트랜지스터(T3)의 제2 전극과 연결되어 있는 제1 전극(입력측 전극) 및 제4 트랜지스터(T4)의 제2 전극, 스토리지 커패시터(Cst)의 제2 전극, 및 제5 트랜지스터(T5)의 제1 전극과 연결되어 있는 제2 전극(출력측 전극)을 포함한다.
제1 트랜지스터(T1)는 게이트 전극의 전압에 따라서 제1 트랜지스터(T1)가 턴 온되는 정도가 정해지며, 턴 온 되는 정도에 따라서 제1 트랜지스터(T1)의 제1 전극에서 제2 전극으로 흐르는 전류의 크기가 정해진다. 제1 트랜지스터(T1)의 제1 전극에서 제2 전극으로 흐르는 전류는 발광 소자(LED)를 흐르는 전류와 같아 발광 전류라고도 할 수 있다. 여기서 제1 트랜지스터(T1)는 n형 트랜지스터로 형성되어 있으며, 게이트 전극의 전압이 높을수록 큰 발광 전류가 흐를 수 있다. 발광 전류가 크면, 발광 소자(LED)가 높은 휘도를 표시할 수 있다.
제2 트랜지스터(T2; 이하 데이터 입력 트랜지스터라고도 함)는 제1 스캔 신호(GW)가 인가되는 제1 스캔선(161)과 연결되어 있는 게이트 전극, 데이터 전압(VDATA) 및 기준 전압(Vref)이 인가되는 데이터선(171)과 연결되어 있는 제1 전극(입력측 전극) 및 스토리지 커패시터(Cst)의 제1 전극 및 제1 트랜지스터(T1)의 게이트 전극과 연결되어 있는 제2 전극(출력측 전극)을 포함한다. 제2 트랜지스터(T2)는 제1 스캔 신호(GW)에 따라서 데이터 전압(VDATA) 및 기준 전압(Vref)을 화소내로 입력시켜 제1 트랜지스터(T1)의 게이트 전극으로 전달하며, 스토리지 커패시터(Cst)의 제1 전극에 저장될 수 있도록 한다.
제3 트랜지스터(T3; 이하 구동 전압 전달 트랜지스터라고도 함)는 제3 스캔 신호(GC)가 인가되는 제3 스캔선(163)과 연결되어 있는 게이트 전극, 제1 구동 전압선(172)과 연결되어 있는 제1 전극(입력측 전극) 및 제1 트랜지스터(T1)의 제1 전극 및 제6 트랜지스터(T6)의 제2 전극과 연결되어 있는 제2 전극(출력측 전극)을 포함한다. 제3 트랜지스터(T3)는 발광 소자(LED)를 거치지 않고 제1 구동 전압(ELVDD)이 제1 트랜지스터(T1)로 전달될 수 있도록 한다. 이는 발광 소자(LED)에 전류가 흐르는 경우 발광 소자(LED)가 불필요하게 빛을 방출하게 되는 문제가 발생할 수 있어 별도의 경로로 제1 구동 전압(ELVDD)을 제1 트랜지스터(T1)로 전달시키기 위한 것이다. 그러므로, 제3 트랜지스터(T3)는 발광 구간에는 턴 온되지 않을 수 있으며, 그 외 구간에서는 턴 온 될 수 있다.
제4 트랜지스터(T4; 이하 감지 트랜지스터라고도 함)는 제2 스캔 신호(SS)가 인가되는 제2 스캔선(162)과 연결되어 있는 게이트 전극, 감지선(175)에 연결되어 있는 제1 전극, 및 제1 트랜지스터(T1)의 제2 전극, 제5 트랜지스터(T5)의 제1 전극, 및 스토리지 커패시터(Cst)의 제2 전극과 연결된 제2 전극을 포함한다. 제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 문턱 전압 및/또는 전하 이동도를 감지할 수 있도록 하는 경로를 구성하는 트랜지스터이며, 추가적으로 스토리지 커패시터(Cst)의 제2 전극 등을 초기화 시킬 수 있다. 그 결과, 제4 트랜지스터(T4)는 감지 트랜지스터 외에 초기화 트랜지스터라고도 할 수 있다. 그러므로, 감지선(175)은 초기화 전압(Vint)을 전달하는 구간과 제1 트랜지스터(T1)의 제2 전극 또는 스토리지 커패시터(Cst)의 제2 전극의 전압 또는 전류를 감지하는 구간이 구분될 수 있다. 제4 트랜지스터(T4)는 제3 트랜지스터(T3)와 같이, 발광 구간에는 턴 온되지 않을 수 있으며, 그 외 구간에서는 턴 온 될 수 있다.
제5 트랜지스터(T5; 이하 구동 저전압 인가 트랜지스터라고도 함)는 발광 신호(EM)가 인가되는 발광 신호선(164)에 연결되어 있는 게이트 전극, 제1 트랜지스터(T1)의 제2 전극, 제4 트랜지스터(T4)의 제2 전극, 및 스토리지 커패시터(Cst)의 제2 전극과 연결되어 있는 제1 전극 및 제2 구동 전압(ELVSS)을 전달받는 제2 전극을 포함한다.
제6 트랜지스터(T6; 이하 캐소드 연결 트랜지스터라고도 함)는 발광 신호(EM)가 인가되는 발광 신호선(164)에 연결되어 있는 게이트 전극, 발광 소자(LED)의 캐소드와 연결되어 있는 제1 전극, 제1 트랜지스터(T1)의 제1 전극 및 제3 트랜지스터(T3)의 제2 전극과 연결되어 있는 제2 전극을 포함한다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 신호(EM)에 기초하여, 각각 제1 트랜지스터(T1)의 제2 전극으로 제2 구동 전압(ELVSS)을 전달하고, 제1 트랜지스터(T1)의 제1 전극과 발광 소자(LED)를 연결시켜 전류 경로를 형성하고 발광 소자(LED)가 발광할 수 있도록 한다.
도 14의 실시예에서 모든 트랜지스터는 n형 트랜지스터로 형성되어 있으며, 각 트랜지스터는 게이트 전극의 전압이 고 레벨의 전압일 때 턴 온되고, 저 레벨의 전압일 때 턴 오프될 수 있다. 또한, 각 트랜지스터에 포함되는 반도체층은 다결정 실리콘 반도체를 사용하거나 산화물 반도체를 사용할 수 있으며, 추가적으로 비정질 반도체나 단결정 반도체를 사용할 수도 있다.
실시예에 따라서, 각 트랜지스터에 포함되는 반도체층은 이와 중첩하는 중첩층(또는 추가 게이트 전극)을 더 포함할 수 있으며, 중첩층(추가 게이트 전극)에 전압을 인가하여 트랜지스터의 특성을 변경시켜 화소의 표시 품질을 보다 향상시킬 수 있다.
스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극 및 제2 트랜지스터(T2)의 제2 전극과 연결되어 있는 제1 전극과 제4 트랜지스터(T4)의 제2 전극 및 제5 트랜지스터(T5)의 제1 전극과 연결되어 있는 제2 전극을 포함한다. 스토리지 커패시터(Cst)의 제1 전극은 데이터 전압(VDATA) 또는 기준 전압(Vref)을 제2 트랜지스터(T2)로부터 전달받아 저장한다. 스토리지 커패시터(Cst)의 제2 전극은 제4 트랜지스터(T4)를 통하여 감지선(175)으로부터 전달되는 전압(초기화 전압(Vint))에 의하여 초기화 될 수 있으며, 문턱 전압을 감지할 수 있도록 전압을 저장하거나, 이동도를 감지할 수 있도록 전류가 지나가는 경로를 구성할 수 있다.
발광 소자(LED)는 제1 구동 전압선(172)과 연결되어 제1 구동 전압(ELVDD)을 전달받는 애노드와 제6 트랜지스터(T6)의 제1 전극과 연결되어 있는 캐소드를 포함한다. 발광 소자(LED)는 화소 구동 회로부와 제1 구동 전압(ELVDD) 사이에 위치하여 화소 구동 회로부의 제1 트랜지스터(T1)를 흐르는 전류와 동일한 전류가 흐르며, 해당 전류의 크기에 따라 발광하는 휘도도 결정될 수 있다. 발광 소자(LED)는 애노드와 캐소드 사이에 유기 발광 물질과 무기 발광 물질 중 적어도 하나를 포함하는 발광층을 포함할 수 있다. 실시예에 따른 구체적인 발광 소자(LED)의 적층 구조는 도 23 및 도 24에서 살펴본다.
도 14의 실시예에 따른 화소는, 제1 트랜지스터(T1)의 특성(문턱 전압 및/또는 전하 이동도)이 변경되는 것을 화소의 외부에 위치하는 별도의 구성(예를 들어 도 22의 감지 동작부)에서 감지한 후, 감지된 결과에 따라 데이터 전압(VDATA)을 변경하여 화소에 인가할 수 있다. 즉, 본 실시예에 따른 화소에는 제1 트랜지스터(T1)의 문턱 전압을 보상하는 구조는 포함하고 있지 않다. 본 실시예에 의하면, 문턱 전압의 변경 외에 전하 이동도와 같은 제1 트랜지스터(T1)의 특성을 고려할 수 있으므로, 제1 트랜지스터(T1)의 특성 변경을 보다 상세하게 감지하고 그에 따라 제1 트랜지스터(T1)가 동작하도록 할 수 있다. 그 결과, 제1 트랜지스터(T1)가 보다 세밀하고 정확하게 출력 전류를 생성하도록 할 수 있으며, 표시 품질도 향상될 수 있다.
또한, 각 화소에 제1 트랜지스터(T1)의 문턱 전압을 보상하는 구조가 포함되지 않기 때문에 화소 구동 회로부가 차지하는 면적이 작을 수 있고, 발광 표시 장치의 면적이 같더라도 더 많은 화소를 형성할 수 있으며, 표시 화면도 보다 높은 해상도를 가질 수 있는 장점이 있다.
또한, 도 14에서는 발광 소자(LED)는 제1 트랜지스터(T1)의 제1 전극과 제1 구동 전압선(172)의 사이에 위치한다. 발광 소자는 제1 구동 전압(ELVDD)으로부터 제1 트랜지스터(T1)를 지나 제2 구동 전압(ELVSS)으로 연결되는 전류 경로(path)를 흐르는 전류의 크기에 따라서 휘도를 나타내며, 전류가 클수록 표시되는 휘도도 높을 수 있다. 도 14의 인버티드 화소(inverted pixel) 구조에서는 제1 트랜지스터(T1)의 제1 전극과 발광 소자(LED)가 연결되어 있고 제1 트랜지스터(T1)의 제2 전극(소스 전극)과 분리되어 있으므로 화소 구동 회로부의 각 부분이 전압이 변경될 때 제1 트랜지스터(T1)의 제2 전극(소스 전극)의 전압에 변동이 없는 장점을 가질 수 있다.
도 14의 실시예에서는 하나의 화소(PX)가 6개의 트랜지스터(T1 내지 T6) 및 1개의 커패시터(스토리지 커패시터(Cst))를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 실시예에 따라서는 추가적으로 커패시터나 트랜지스터가 더 포함될 수도 있으며, 일부 커패시터나 트랜지스터가 생략될 수도 있다.
이상에서는 도 14를 통하여 일 실시예에 따른 화소의 회로 구조를 살펴보았다.
이하에서는 도 15 내지 도 18을 통하여 도 14의 화소에 인가되는 신호의 파형 및 그에 따른 화소의 동작을 살펴본다.
도 14의 화소는 문턱 전압을 감지하는 동작, 이동도를 감지하는 동작, 기입 및 발광 동작을 수행할 수 있으며, 먼저, 도 15를 통하여 일 실시예에 따라 문턱 전압을 감지하는 동작을 살펴본다.
도 15는 일 실시예에서 문턱 전압의 감지를 위하여 도 14의 화소에 인가되는 신호를 보여주는 파형도이다.
도 15에서는 제1 스캔 신호(GW), 제2 스캔 신호(SS), 제3 스캔 신호(GC), 및 발광 신호(EM)의 파형도 외에 그에 따라 제1 트랜지스터(T1)의 게이트 전극 및 제2 전극의 전압 변화도 각각 T1_G 및 T1_S로 함께 도시되어 있다.
일 실시예에 따라 문턱 전압을 감지하는 동작은 초기화 구간 및 문턱 전압(Vth) 감지 구간을 포함할 수 있다.
먼저, 초기화 구간은 감지선(175) 및 제4 트랜지스터(T4)를 통하여 초기화 전압(Vint)이 스토리지 커패시터(Cst)의 제2 전극, 제1 트랜지스터(T1)의 제2 전극, 및 제5 트랜지스터(T5)의 제1 전극을 초기화시키는 구간이다. 초기화 구간은 문턱 전압을 감지하기 전에 진행하여, 문턱 전압 감지 동작을 위해 필요한 전압값으로 세팅되도록 하는 구간이다.
도 15를 참고하면, 초기화 구간에는 제1 스캔 신호(GW)와 제2 스캔 신호(SS)는 게이트 온 전압(고 레벨의 전압)이 인가되고, 제3 스캔 신호(GC)와 발광 신호(EM)는 게이트 오프 전압(저 레벨의 전압)이 인가된다.
그 결과, 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)는 턴 온 상태를 가지며, 제3 트랜지스터(T3), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)는 턴 오프 상태를 가진다.
턴 온된 제2 트랜지스터(T2)를 통하여 데이터선(171)에 인가되는 기준 전압(Vref)이 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극으로 인가된다. 또한, 턴 온된 제4 트랜지스터(T4)를 통하여 초기화 전압(Vint)이 감지선(175)으로부터 인가되어 스토리지 커패시터(Cst)의 제2 전극, 제1 트랜지스터(T1)의 제2 전극, 및 제5 트랜지스터(T5)의 제1 전극이 초기화 전압(Vint)으로 초기화 된다.
그 결과, 초기화 구간에는, 도 2의 T1_G에서 도시하고 있는 바와 같이, 제1 트랜지스터(T1)의 게이트 전극의 전압은 데이터선(171)에 인가되는 기준 전압(Vref)과 동일한 전압값을 가지며, 도 2의 T1_S에서 도시하고 있는 바와 같이, 제1 트랜지스터(T1)의 제2 전극의 전압은 감지선(175)에 인가되는 초기화 전압(Vint)과 동일한 전압값을 가진다.
여기서, 초기화 전압(Vint)은 기준 전압(Vref)에 비하여 상대적으로 낮은 레벨의 전압값을 가질 수 있으며, 기준 전압(Vref)은 제1 트랜지스터(T1)를 턴 온 시킬 수 있는 전압값을 가질 수 있다. 하지만, 제3 트랜지스터(T3)는 턴 오프되어 있어 제1 트랜지스터(T1)는 제1 구동 전압(ELVDD)을 전달받지 못하고 있어 턴 온 되지 않은 상태를 가질 수 있다.
그 후, 문턱 전압(Vth) 감지 구간으로 진입한다.
도 15를 참고하면, 문턱 전압(Vth) 감지 구간은 제3 스캔 신호(GC)가 게이트 온 전압(고 레벨의 전압)으로 변경되면서 진입한다. 또한, 감지선(175)은 더 이상 초기화 전압(Vint)을 전달하지 않는다.
제3 스캔 신호(GC)에 의하여 제1 트랜지스터(T1)의 제1 전극으로 제1 구동 전압(ELVDD)이 전달되고, 게이트 전극에 이미 전달되어 있는 기준 전압(Vref)에 의하여 제1 트랜지스터(T1)는 턴 온된다.
그 결과, 도 15의 T1_S에서 도시하고 있는 바와 같이, 문턱 전압(Vth) 감지 구간에서 제1 트랜지스터(T1)의 제2 전극의 전압 값은 점차 증가하다가 기준 전압(Vref)에서 제1 트랜지스터의 문턱 전압값(Vth_T1)을 뺀 전압에 도달하면 더 이상 전압이 증가하지 않는다.
즉, 제1 트랜지스터(T1)는 게이트 전극의 전압이 제1 트랜지스터(T1)의 제2 전극의 전압값보다 적어도 문턱 전압값만큼은 높은 값을 가져야 턴 온 상태를 유지한다. 그리고, 제1 트랜지스터(T1)의 제2 전극의 전압이 점차 증가하면서, 게이트 전극의 전압에서 제1 트랜지스터(T1)의 제2 전극을 뺀 값이 제1 트랜지스터(T1)의 문턱 전압(Vth)값을 가질 때, 제1 트랜지스터(T1)는 턴 오프된다. 그러므로, 제1 트랜지스터(T1)가 턴 오프될 때의 전압(Vref-Vth_T1)이 스토리지 커패시터(Cst)의 제2 전극에 저장된다. 감지선(175)에 연결된 감지 동작부(도 22 참고)에서는 스토리지 커패시터(Cst)의 제2 전극의 전압값을 확인 한 후, 알고 있는 기준 전압(Vref)값을 제거하면 제1 트랜지스터(T1)의 문턱 전압(Vth)값을 확인할 수 있다. 이 때, 감지선(175)은 초기화 전압(Vint)을 전달하지 않고, 제1 트랜지스터(T1)의 제2 전극 및 스토리지 커패시터(Cst)의 제2 전극의 전압 또는 전류를 전달하는 역할을 한다.
이상에서는 도 14의 화소를 이용하여 일 실시예에 따라 문턱 전압을 감지하는 동작에 대하여 살펴보았다.
이하에서는 도 16을 통하여 일 실시예에 따라 이동도를 감지하는 동작에 대해서 살펴본다.
도 16은 일 실시예에서 이동도 감지를 위하여 도 14의 화소에 인가되는 신호를 보여주는 파형도이다.
도 16에서는 제1 스캔 신호(GW), 제2 스캔 신호(SS), 제3 스캔 신호(GC), 및 발광 신호(EM)의 파형도 외에 그에 따라 제1 트랜지스터(T1)의 게이트 전극 및 제2 전극의 전압 변화도 각각 T1_G 및 T1_S로 함께 도시되어 있다.
일 실시예에 따라 전하 이동도를 감지하는 동작은 초기화 구간 및 이동도 감지 구간을 포함할 수 있다.
먼저, 초기화 구간은 감지선(175) 및 제4 트랜지스터(T4)를 통하여 초기화 전압(Vint)이 스토리지 커패시터(Cst)의 제2 전극, 제1 트랜지스터(T1)의 제2 전극, 및 제5 트랜지스터(T5)의 제1 전극을 초기화시키며, 기준 전압(Vref)이 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극으로 인가되는 구간이다. 초기화 구간은 이동도를 감지하기 전에 진행하여, 이동도 감지 동작을 위해 필요한 전압값으로 세팅되도록 하는 구간이다.
도 16을 참고하면, 초기화 구간에는 제1 스캔 신호(GW)와 제2 스캔 신호(SS)는 게이트 온 전압(고 레벨의 전압)이 인가되고, 제3 스캔 신호(GC)와 발광 신호(EM)는 게이트 오프 전압(저 레벨의 전압)이 인가된다.
그 결과, 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)는 턴 온 상태를 가지며, 제3 트랜지스터(T3), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)는 턴 오프 상태를 가진다.
턴 온된 제2 트랜지스터(T2)를 통하여 데이터선(171)에 인가되는 기준 전압(Vref)이 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극으로 인가된다. 또한, 턴 온된 제4 트랜지스터(T4)를 통하여 초기화 전압(Vint)이 감지선(175)으로부터 인가되어 스토리지 커패시터(Cst)의 제2 전극, 제1 트랜지스터(T1)의 제2 전극, 및 제5 트랜지스터(T5)의 제1 전극이 초기화 전압(Vint)으로 초기화 된다.
그 결과, 초기화 구간에는, 도 16의 T1_G에서 도시하고 있는 바와 같이, 제1 트랜지스터(T1)의 게이트 전극의 전압은 데이터선(171)에 인가되는 기준 전압(Vref)과 동일한 전압값을 가지며, 도 16의 T1_S에서 도시하고 있는 바와 같이, 제1 트랜지스터(T1)의 제2 전극의 전압은 감지선(175)에 인가되는 초기화 전압(Vint)과 동일한 전압값을 가진다.
여기서, 초기화 전압(Vint)은 기준 전압(Vref)에 비하여 상대적으로 낮은 레벨의 전압값을 가질 수 있으며, 기준 전압(Vref)은 제1 트랜지스터(T1)를 턴 온 시킬 수 있는 전압값을 가질 수 있다. 하지만, 제3 트랜지스터(T3)는 턴 오프되어 있어 제1 트랜지스터(T1)는 제1 구동 전압(ELVDD)을 전달받지 못하고 있어 턴 온 되지 않은 상태를 가질 수 있다.
그 후, 이동도 감지 구간으로 진입한다.
도 16를 참고하면, 이동도 감지 구간은 제1 스캔 신호(GW)가 게이트 오프 전압(저 레벨의 전압)으로 변경된 후, 제3 스캔 신호(GC)가 게이트 온 전압(고 레벨의 전압)으로 변경되면서 진입한다. 또한, 감지선(175)은 더 이상 초기화 전압(Vint)을 전달하지 않는다. 이 때, 감지선(175)은 초기화 전압(Vint)을 전달하지 않고, 제1 트랜지스터(T1)의 제2 전극 및 스토리지 커패시터(Cst)의 제2 전극의 전압 또는 전류를 전달하는 역할을 한다.
제1 스캔 신호(GW)가 턴 오프 상태로 변경되므로, 제2 트랜지스터(T2)가 턴 오프되어 기준 전압(Vref)이 더 이상 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극으로 전달되지 않는다. 그러므로, 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극의 전압값이 스토리지 커패시터(Cst)의 제2 전극의 전압값이 변경됨에 따라 변경될 수 있다.
제3 스캔 신호(GC)에 의하여 제1 트랜지스터(T1)의 제1 전극으로 제1 구동 전압(ELVDD)이 전달되고, 게이트 전극에 이미 전달되어 있는 기준 전압(Vref)에 의하여 제1 트랜지스터(T1)는 턴 온된다. 이동도 감지 구간으로 진입하면서 감지선(175)이 더 이상 초기화 전압(Vint)을 전달하지 않게 되면서 턴 온된 제1 트랜지스터(T1)의 출력 전류가 제1 트랜지스터(T1)의 제2 전극으로 출력되기 시작하면서 제1 트랜지스터(T1)의 제2 전극 및 스토리지 커패시터(Cst)의 제2 전극의 전압을 상승시킨다. 이 때, 스토리지 커패시터(Cst)의 제2 전극의 전압이 변하게 되면서, 스토리지 커패시터(Cst)의 제1 전극의 전압도 변한다. 여기서, 스토리지 커패시터(Cst)의 제2 전극의 전압의 변화량을 ΔV라고 하면, 스토리지 커패시터(Cst)의 제1 전극의 전압은 최대 ΔV만큼 변화한다. 그 결과, 스토리지 커패시터(Cst)의 제1 전극 및 게이트 전극의 전압값은 기준 전압(Vref)의 전압값에 전압 변화량(ΔV)을 더한 값을 가질 수 있으며, 스토리지 커패시터(Cst)의 제2 전극 및 제1 트랜지스터(T1)의 제2 전극의 전압값은 초기화 전압(Vint)의 전압값에 전압 변화량(ΔV)을 더한 값을 가질 수 있다.
그러므로, 도 16의 T1_S에서 도시하고 있는 바와 같이 제1 트랜지스터(T1)의 제2 전극의 전압이 변화되는 것에 따라, 도 16의 T1_G에서 도시하고 있는 바와 같이 제1 트랜지스터(T1)의 게이트 전극의 전압도 변경된다. 이 때, 게이트 전극의 전압값에서 제1 트랜지스터(T1)의 제2 전극의 전압값을 뺀 값은, 도 16에서 도시한 바와 같이, 기준 전압(Vref)의 전압값에서 초기화 전압(Vint)의 전압값을 뺀 값일 수 있다.
제1 트랜지스터(T1)의 제2 전극의 전압과 게이트 전극의 전압은 점차 증가하다가, 제2 스캔 신호(SS) 및 제3 스캔 신호(GC)가 게이트 오프 전압(저 레벨의 전압)으로 변경되면서 이동도 감지 구간이 종료되면, 더 이상 증가하지 않는다.
제1 트랜지스터(T1)의 이동도는 도 16의 전압 변화량(ΔV)을 시간(Δt)으로 나눈 값에 비례하는 값을 가지며, 위에서 설명한 [수학식 1]을 이용하여 이동도를 계산할 수 있다. 즉, 전압 변화량(ΔV) 및 시간(Δt)을 구하여 수학식 1에 대입하여 제1 트랜지스터의 이동도(μ)를 산출할 수 있다. 한편, 실시예에 따라서는 감지선(175)으로 전달되는 전류값을 감지하여 제1 트랜지스터의 이동도(μ)를 확인할 수도 있다.
이상에서는 도 14의 화소를 이용하여 일 실시예에 따라 이동도를 감지하는 동작에 대하여 살펴보았다.
이하에서는 감지된 제1 트랜지스터(T1)의 문턱 전압과 이동도에 따라서 수정된 데이터 전압(VDATA)이 화소에 기입되고 발광되는 동작에 대하여 살펴보며, 도 17 및 도 18에서는 서로 다른 실시예에 따른 기입 및 발광 동작을 도시하고 있다.
먼저, 도 17의 실시예에 따른 기입 및 발광하는 동작에 대해서 살펴본다.
도 17은 일 실시예에서 발광을 위하여 도 14의 화소에 인가되는 신호를 보여주는 파형도이다.
도 17에서는 제1 스캔 신호(GW), 제2 스캔 신호(SS), 제3 스캔 신호(GC), 및 발광 신호(EM)의 파형도가 도시되어 있으며, 기입 구간과 발광 구간이 도시되어 있다.
도 17을 참고하면, 기입 구간에는 제1 스캔 신호(GW)와 발광 신호(EM)가 게이트 온 전압(고 레벨의 전압)이 인가되고, 제2 스캔 신호(SS) 및 제3 스캔 신호(GC)는 게이트 오프 전압(저 레벨의 전압)이 인가된다. 그 결과, 제2 트랜지스터(T2), 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 턴 온 상태를 가지며, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 턴 오프 상태를 가진다.
턴 온된 제2 트랜지스터(T2)를 통하여 데이터선(171)에 인가되는 데이터 전압(VDATA)이 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극으로 인가된다. 이 때, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 턴 온되어 있으므로, 제1 트랜지스터(T1)의 제2 전극으로는 제2 구동 전압(ELVSS)이 인가되고, 제1 트랜지스터(T1)의 제1 전극은 발광 소자(LED)의 캐소드와 연결되어 있다. 그러므로, 제1 트랜지스터(T1)는 게이트 전극으로 전달된 데이터 전압(VDATA)에 따라 턴 온되고, 제1 구동 전압(ELVDD)이 인가되는 발광 소자(LED)의 애노드로부터 제1 트랜지스터(T1)를 지나 제2 구동 전압선(179)까지 전류 경로가 형성된다. 전류 경로를 따라 흐르는 전류(ILED)에 따라서 발광 소자(LED)는 발광하게 된다.
즉, 도 17의 실시예에서는 게이트 전극으로 데이터 전압(VDATA)이 전달되면 바로 전류 경로가 형성되고 발광 소자(LED)가 발광하게 되므로, 기입 구간과 발광 구간이 적어도 일부 중첩할 수 있다.
그러므로, 도 17에 기초할 때, 제1 스캔 신호(GW)는 기입 구간에만 게이트 온 전압이 인가되고, 기입 구간 및 발광 구간에는 발광 신호(EM)가 게이트 온 전압으로 인가되며, 제2 스캔 신호(SS) 및 제3 스캔 신호(GC)가 게이트 오프 전압으로 인가될 수 있다. 여기서, 기입 구간은 1H 동안 진행될 수 있다.
도 17의 발광 구간 동안 발광 소자(LED)를 흐르는 전류(ILED)는 위에서 기술한 수학식 3과 같은 값을 가질 수 있으며, 인가되는 데이터 전압(VDATA)이 측정된 문턱 전압과 이동도에 따라 보상된 전압값을 가지므로, 수학식 3에서 제1 트랜지스터(T1)의 문턱 전압 값(Vth_T1)과 이동도 값(μ, 수학식 3에서 k에 포함)은 실질적으로 제거되고, 제1 트랜지스터(T1)의 특성 변경에도 불구하고 일정한 출력 전류(ILED)를 생성할 수 있다. 그 결과 제1 트랜지스터(T1)의 특성이 다른 다양한 화소에서도 일정한 휘도를 방출할 수 있다.
발광 구간을 종료시키기 위해서는 발광 신호(EM)에 게이트 오프 전압(저 레벨의 전압)을 인가할 수 있고, 이어서 도 15 및/또는 도 16에서와 같이 초기화 구간을 진행하거나, 문턱 전압 감지나 이동도 감지를 수행할 수 있다.
한편, 실시예에 따라서는 기입 구간과 발광 구간이 구분될 수 있으며, 이러한 실시예에 대해서는 도 18을 통하여 살펴본다.
도 18은 또 다른 실시예에서 발광을 위하여 도 14의 화소에 인가되는 신호를 보여주는 파형도이다.
도 18에서는 제1 스캔 신호(GW), 제2 스캔 신호(SS), 제3 스캔 신호(GC) 및 발광 신호(EM)의 파형도가 도시되어 있으며, 기입 구간과 발광 구간으로 구분되어 있다.
도 18을 참고하면, 기입 구간에는 제1 스캔 신호(GW)와 제2 스캔 신호(SS)가 게이트 온 전압(고 레벨의 전압)이 인가되고, 제3 스캔 신호(GC) 및 발광 신호(EM)는 게이트 오프 전압(저 레벨의 전압)이 인가된다. 그 결과, 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)는 턴 온 상태를 가지며, 제3 트랜지스터(T3), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)는 턴 오프 상태를 가진다.
턴 온된 제2 트랜지스터(T2)를 통하여 데이터선(171)에 인가되는 데이터 전압(VDATA)이 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극으로 인가된다. 또한, 제4 트랜지스터(T4)도 턴 온되어 있으며, 감지선(175)에서는 초기화 전압(Vint)이 인가되고 있어, 제1 트랜지스터(T1)의 제2 전극, 스토리지 커패시터(Cst)의 제2 전극, 및 제5 트랜지스터(T5)의 제1 전극은 초기화 된다.
그 후, 제1 스캔 신호(GW)와 제2 스캔 신호(SS)가 게이트 오프 전압(저 레벨의 전압)으로 변경되고, 발광 신호(EM)는 게이트 온 전압(고 레벨의 전압)으로 변경되면서 발광 구간으로 진입한다.
그 결과, 발광 신호(EM)에 의하여 턴 온된 제5 트랜지스터(T5)와 제6 트랜지스터(T6), 데이터 전압(VDATA)에 따라 턴 온된 제1 트랜지스터(T1), 및 발광 소자(LED)를 포함하는 전류 경로가 형성된다. 제1 트랜지스터(T1)가 턴 온되는 정도는 데이터 전압(VDATA)의 크기에 따라 정해지며, 그에 따라 전류 경로를 따라 흐르는 전류(ILED)의 크기도 변경된다. 전류 경로를 따라 흐르는 전류(ILED)의 크기에 따라서 발광 소자(LED)는 밝기를 다르게 표시한다.
도 18의 발광 구간에서 발광 소자(LED)를 흐르는 전류(ILED)는 위에서 기술한 수학식 4와 같은 값을 가질 수 있다.
이 때, 데이터 전압(VDATA)은 측정된 문턱 전압과 이동도에 따라 보상된 전압값을 가지므로, 위의 수학식 4에서 제1 트랜지스터(T1)의 문턱 전압 값(Vth_T1)과 이동도 값(μ, 수학식 4에서 k에 포함)은 실질적으로 제거되고, 제1 트랜지스터(T1)의 특성 변경에도 불구하고 일정한 출력 전류(ILED)를 생성할 수 있다. 또한, 수학식 4에서는 제2 구동 전압(ELVSS)의 전압값(VELVSS)이 포함되지 않으며, 제2 구동 전압(ELVSS) 강하에 의한 영향이 없는 출력 전류를 생성할 수 있다.
한편, 도 18의 실시예에서도 발광 구간에서 게이트 전극 및 스토리지 커패시터(Cst)의 제1 전극의 전압은 기입 구간의 전압과 ΔV1만큼 차이가 있다. (도 12 참고)
이러한 전압 변동은 아래와 같은 이유로 발생된다.
발광 구간으로 진입되면서 제5 트랜지스터(T5)가 턴 온되며, 그 결과 스토리지 커패시터(Cst)의 제2 전극 및 제1 트랜지스터(T1)의 제2 전극의 전압은 제2 구동 전압(ELVSS)으로 변경된다. 기입 구간에서는 제1 트랜지스터(T1)의 제2 전극 및 스토리지 커패시터(Cst)의 제2 전극의 전압값이 초기화 전압(Vint)값을 가지므로, 기입 구간에서 발광 구간으로 변경되면서, 스토리지 커패시터(Cst)의 제2 전극의 전압의 변화값은 제2 구동 전압(ELVSS)에서 초기화 전압(Vint)을 뺀 값이다.
스토리지 커패시터(Cst)의 제2 전극의 전압의 변화는 스토리지 커패시터(Cst)의 제1 전극의 전압을 변화시키며, 스토리지 커패시터(Cst)의 제1 전극의 전압의 변화는 최대로 스토리지 커패시터(Cst)의 제2 전극의 전압의 변화값(제2 구동 전압(ELVSS)에서 초기화 전압(Vint)을 뺀 값)과 같을 수 있다. 이에 스토리지 커패시터(Cst)의 제1 전극의 전압의 변화(ΔV1)값은, Vint는 초기화 전압(Vint)의 전압값이라 하고, VELVSS를 제2 구동 전압(ELVSS)의 전압값이라고 할 때, VELVSS - Vint값을 가질 수 있다.
이와 같이 발광 구간에 게이트 전극의 전압이 변경되더라도 위에서 기술하고 있는 수학식 4 및 수학식 4의 식을 도출하는 수식을 기재한 수학식 5를 참고하면, 발광 소자(LED)를 흐르는 전류(ILED)는 ΔV1으로 인하여 영향을 받지 않음을 확인할 수 있다. 또한, 수학식 5에서는 제2 구동 전압(ELVSS)의 전압값(VELVSS)이 포함되지 않으며, 발광 소자(LED)를 흐르는 전류는 제2 구동 전압(ELVSS) 강하에 의한 영향을 받지 않음을 확인할 수 있다.
도 18에서 발광 구간이 종료되기 위해서는 발광 신호(EM)에 게이트 오프 전압(저 레벨의 전압)을 인가할 수 있고, 이어서 도 2 및/또는 도 5에서와 같이 초기화 구간을 진행하거나, 문턱 전압 감지나 이동도 감지를 수행할 수 있다.
도 14의 실시예에 따른 화소는 도 15, 도 16, 도 17이 순차적으로 적용되면서 구동되거나, 도 15, 도 16, 도 18이 순차적으로 적용되면서 구동될 수 있다. 하지만, 이 외에 변형 예로는 일부 구간이 제거될 수도 있으며, 문턱 전압 감지나 이동도 감지는 복수의 발광 구간이 수행될 때마다 한 번씩 수행될 수도 있다.
이상에서, 제1 구동 전압(ELVDD)의 전압값은 기준 전압(Vref)의 전압값에서 제1 트랜지스터(T1)의 문턱 전압값을 뺀 값보다 크게 설정되어 있으며, 제2 구동 전압(ELVSS)의 전압값은 기준 전압(Vref)의 전압값에서 제1 트랜지스터(T1)의 문턱 전압값을 뺀 값보다 작게 설정되어 있다.
이상에서는 각 화소의 등가 회로도에서 제3 트랜지스터(T3)가 제1 구동 전압선(172)과 연결되어 제1 구동 전압(ELVDD)을 전달하는 실시예만을 살펴보았다. 하지만, 실시예에 따라서는 제3 트랜지스터(T3)가 제1 구동 전압(ELVDD)이 아닌 다른 전압을 전달할 수 있다. 이와 같이 제3 트랜지스터(T3)가 제1 구동 전압(ELVDD)이 아닌 다른 전압을 전달하는 실시예를 도 19 내지 도 21을 통하여 살펴본다.
도 19 내지 도 21은 또 다른 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 등가 회로도이다.
먼저, 도 19의 실시예는 도 1의 화소의 변형 화소이며, 도 19의 실시예에서 제3 트랜지스터(T3)는 서스 전압(Vsus) 또는 추가 초기화 전압(Vcint)을 전달할 수 있다.
도 1과 다른 제3 트랜지스터(T3)의 연결 구조에 대하여 살펴보면 아래와 같다.
제3 트랜지스터(T3)는 제2 스캔 신호(SS)가 인가되는 제2 스캔선(162)과 연결되어 있는 게이트 전극, 서스 전압(Vsus) 또는 추가 초기화 전압(Vcint)을 전달하는 추가 전압선(173)과 연결되어 있는 제1 전극(입력측 전극) 및 제1 트랜지스터(T1)의 제1 전극 및 발광 소자(LED)의 캐소드와 연결되어 있는 제2 전극(출력측 전극)을 포함한다. 제3 트랜지스터(T3)는 발광 소자(LED)를 거치지 않고 서스 전압(Vsus) 또는 추가 초기화 전압(Vcint)이 제1 트랜지스터(T1)로 전달될 수 있도록 한다. 이 때, 서스 전압(Vsus) 또는 추가 초기화 전압(Vcint)은 제1 구동 전압(ELVDD)에 준하는 전압 값을 가질 수 있으며, 기준 전압(Vref)의 전압값에서 제1 트랜지스터(T1)의 문턱 전압값을 뺀 값보다 크게 설정될 수 있다. 제3 트랜지스터(T3)는 발광 소자(LED)에 전류가 흐르지 않도록 하면서 제1 트랜지스터(T1)로 전압(서스 전압(Vsus) 또는 추가 초기화 전압(Vcint))을 전달하기 위한 트랜지스터이다. 그러므로, 제3 트랜지스터(T3)는 발광 구간에는 턴 온되지 않을 수 있으며, 그 외 구간에서는 턴 온 될 수 있다.
한편, 도 20의 실시예는 도 13의 화소의 변형 화소이며, 도 20의 실시예에서 제3 트랜지스터(T3)는 서스 전압(Vsus) 또는 추가 초기화 전압(Vcint)을 전달할 수 있다.
도 20의 실시예에 따른 제3 트랜지스터(T3)는 도 19의 제3 트랜지스터(T3)와 연결 관계가 다르지 않아 추가적인 설명은 생략한다.
또한, 도 21의 실시예는 도 14의 화소의 변형 화소이며, 도 21의 실시예에서 제3 트랜지스터(T3)는 서스 전압(Vsus) 또는 추가 초기화 전압(Vcint)을 전달할 수 있다.
도 21의 실시예에 따른 제3 트랜지스터(T3)는 도 19 및 도 20의 제3 트랜지스터(T3)와 연결이 다른 점이 있어 구체적으로 살펴보면 아래와 같다.
도 21의 실시예에 따른 제3 트랜지스터(T3)는 제3 스캔 신호(GC)가 인가되는 제3 스캔선(163)과 연결되어 있는 게이트 전극, 서스 전압(Vsus) 또는 추가 초기화 전압(Vcint)을 전달하는 추가 전압선(173)과 연결되어 있는 제1 전극(입력측 전극) 및 제1 트랜지스터(T1)의 제1 전극 및 발광 소자(LED)의 캐소드와 연결되어 있는 제2 전극(출력측 전극)을 포함한다. 제3 트랜지스터(T3)는 발광 소자(LED)를 거치지 않고 서스 전압(Vsus) 또는 추가 초기화 전압(Vcint)이 제1 트랜지스터(T1)로 전달될 수 있도록 한다. 이 때, 서스 전압(Vsus) 또는 추가 초기화 전압(Vcint)은 제1 구동 전압(ELVDD)에 준하는 전압 값을 가질 수 있으며, 기준 전압(Vref)의 전압값에서 제1 트랜지스터(T1)의 문턱 전압값을 뺀 값보다 크게 설정될 수 있다. 제3 트랜지스터(T3)는 발광 소자(LED)에 전류가 흐르지 않도록 하면서 제1 트랜지스터(T1)로 전압(서스 전압(Vsus) 또는 추가 초기화 전압(Vcint))을 전달하기 위한 트랜지스터이다. 그러므로, 제3 트랜지스터(T3)는 발광 구간에는 턴 온되지 않을 수 있으며, 그 외 구간에서는 턴 온 될 수 있다.
이상에서는 다양한 화소의 구조 및 그 동작에 대하여 살펴보았다.
이하에서는 도 22를 통하여 화소의 감지선(175)에 연결되어 있는 구동부의 일 부분인 초기화 및 감지 동작부의 일 예에 대하여 상세하게 살펴본다.
도 22는 일 실시예에서 초기화 및 감지 동작부를 도시한 도면이다.
도 22의 초기화 및 감지 동작부(200)는 발광 표시 패널(Panel)의 표시 영역의 주변에 위치하는 비표시 영역에 부착되어 있는 구동칩(Source IC) 내에 형성되어 있으며, 초기화부(210) 및 감지 동작부(220)를 포함한다.
발광 표시 패널(Panel)의 표시 영역에 형성된 화소와 연결되어 있는 감지선(175)은 연장되어 초기화 및 감지 동작부(200)와 연결되며, 초기화 및 감지 동작부(200)와 감지선(175)이 연결되는 부분에는 제1 커패시터(C1; 이하 입력 커패시터라고도 함)가 위치할 수 있다.
초기화부(210)는 일단으로 초기화 전압(Vint)이 인가되고 타단은 감지선(175)과 연결되어 있는 제1 스위치부(SW1)를 포함한다. 감지선(175)을 통하여 화소에 초기화 전압(Vint)을 인가할 필요가 있을 때, 제1 스위치부(SW1)가 연결되어 감지선(175)으로 초기화 전압(Vint)을 인가한다. 감지선(175)은 초기화 구간이나 기입 구간에 초기화 전압(Vint)을 감지선(175)으로 전달할 수 있다. 문턱 전압 감지 및 이동도 감지시에는 제1 스위치부(SW1)는 끊어져 초기화 전압(Vint)이 감지선(175)으로 인가되지 않도록 한다. 제1 스위치부(SW1)는 트랜지스터로 구성될 수 있으며, 별도의 신호를 인가하여 트랜지스터를 턴 온시켜 초기화 전압(Vint)이 감지선(175)으로 전달되도록 할 수도 있다.
도 22의 실시예에 따른 감지 동작부(220)는 5개의 스위치부(SW2, SW3, SW4, SW5, SW6), 3개의 커패시터(C2, Cv1, Cv2) 및 아날로그-디지털 변환부(ADC)를 포함한다.
제2 스위치부(SW2)는 일단이 프리차지 전압(VPRE)을 인가받아 문턱 전압의 감지나 이동도 감지시 미리 프리차징할 수 있도록 한다. 제3 스위치부(SW3)의 일단은 감지선(175)과 연결되고, 타단은 제1 가변 커패시터(Cv1) 및 제4 스위치부(SW4)의 일단과 연결되어 있으며, 제4 스위치부(SW4)의 타단은 제6 스위치부(SW6)의 일단 및 제5 스위치부(SW5)의 일단과 연결되어 있으며, 제5 스위치부(SW5)의 타단은 제2 스위치부(SW2)의 타단, 제2 가변 커패시터(Cv2), 및 아날로그-디지털 변환부(ADC)와 연결되어 있다.
그 결과 프리자지 전압(VPRE)이 감지선(175)에 인가되거나 아날로그-디지털 변환부(ADC)가 감지선(175)과 연결되기 위해서는 제2 스위치부(SW2), 제3 스위치부(SW3), 제4 스위치부(SW4), 및 제5 스위치부(SW5)가 모두 연결되어야 한다.
제1 가변 커패시터(Cv1) 및 제2 가변 커패시터(Cv2)는 제1 커패시터(C1) 및 제2 커패시터(C2)의 커패시턴스 값 및 감지선(175)이 가지는 커패시턴스 값을 고려하여 임피던스 정합이 이루어질 수 있는 값으로 변경될 수 있도록 한다.
실시예에 따라서는 제3 스위치부(SW3), 제4 스위치부(SW4), 및 제5 스위치부(SW5) 중 적어도 하나의 스위치부가 생략될 수도 있다. 제6 스위치부(SW6)는 초기화 및 감지 동작부(200), 초기화부(210), 감지 동작부(220), 및 감지선(175)에 남아있는 전하를 제거할 수 있도록 한다.
여기서, 제2 스위치부(SW2), 제3 스위치부(SW3), 제4 스위치부(SW4), 제5 스위치부(SW5), 및 제6 스위치부(SW6)는 트랜지스터로 구성될 수 있으며, 별도의 신호를 인가하여 트랜지스터를 턴 온시키거나 턴 오프 시킬 수 있다.
도 22와 같은 감지 동작부(220)는 문턱 전압의 감지나 이동도 감지시 감지선(175)에 미리 프리차지 전압(VPRE)을 공급하여 일정 전압 레벨로 프리차지 시킨 후 감지선(175)과 감지 동작부(220)를 서로 분리시켜 감지선(175)을 플로팅 시켰다가 다시 감지선(175)과 감지 동작부(220)를 연결시키고 감지선(175)을 통하여 전압이나 전류값을 측정하여 문턱 전압의 감지나 이동도 감지할 수 있다.
도 22의 실시예에서 감지선(175)에 프리차지 전압(VPRE)을 공급하기 위해서는 제2 스위치부(SW2), 제3 스위치부(SW3), 제4 스위치부(SW4), 및 제5 스위치부(SW5)가 모두 연결될 수 있다.
또한, 감지선(175)과 감지 동작부(220)를 서로 분리시키기 위해서는 제3 스위치부(SW3), 제4 스위치부(SW4), 및 제5 스위치부(SW5) 중 적어도 하나의 스위치를 열어 단선시키고, 그 후 감지선(175)과 감지 동작부(220)를 연결시키기 위해서는 제3 스위치부(SW3), 제4 스위치부(SW4), 및 제5 스위치부(SW5) 모두가 연결될 수 있다. 이 때, 제2 스위치부(SW2) 및 제6 스위치부(SW6)는 연결되지 않을 수 있다.
감지선(175)을 통하여 화소의 전압 또는 전류의 감지는 아날로그-디지털 변환부(ADC)를 통하여 수행될 수 있으며, 아날로그 값인 전압 및 전류값을 디지털 값으로 변경하여 출력할 수 있다.
이상과 같은 초기화 및 감지 동작부(200)에 의하면, 하나의 감지선(175)을 사용하여 서로 다른 타이밍에 초기화 전압(Vint)을 인가하거나, 화소의 전압 또는 전류를 감지할 수 있다.
이하에서는 화소 구동부의 상부에 적층되는 발광 소자(LED)의 구조가 실시예 별로 다양할 수 있는데, 이에 대하여 도 23 및 도 24을 통하여 각각 살펴본다.
도 23 및 도 24은 실시예에 따른 발광 소자의 적층 구조 및 제1 트랜지스터와의 연결 구조를 개략적으로 도시한 도면이다.
먼저, 도 23의 발광 소자(LED)의 적층 구조를 살펴본다.
도 23의 발광 소자(LED)는 하부에 위치하는 애노드(Anode)부터 적층되어 가장 상부에는 캐소드(Cathode)가 위치하는 실시예이다.
도 23의 실시예를 구체적으로 살펴보면, 제1 트랜지스터(T1)의 제1 전극(Drain) 및 제1 구동 전압(ELVDD)이 인가되는 제1 구동 전압선을 포함하는 화소 구동 회로부의 위에는 발광 소자(LED)가 위치한다.
발광 소자(LED)는 기판에 가까운 하부에서부터 순차적으로, 애노드(Anode), 정공 주입부(HIL), 정공 전달부(HTL), 발광층(EML), 전자 전달부(ETL), 및 캐소드(Cathode)가 위치한다. 실시예에 따라서는 전자 전달부(ETL)와 캐소드(Cathode)의 사이에 전자 주입부가 더 포함될 수도 있다. 발광층(EML)은 유기 발광 물질과 무기 발광 물질 중 적어도 하나를 포함할 수 있다.
애노드(Anode)는 제1 구동 전압(ELVDD)이 인가되는 제1 구동 전압선과 연결되어 제1 구동 전압(ELVDD)이 전달되며, 캐소드(Cathode)는 제1 트랜지스터(T1)의 제1 전극(Drain)과 연결되어 캐소드(Cathode)에는 제1 트랜지스터(T1)의 출력 전류가 발광 소자(LED)로 입력되게 된다.
애노드와 캐소드로부터 각각 정공과 전자가 발광층 내부로 주입되고, 주입된 정공과 전자가 결합하여 엑시톤(exciton)이 여기 상태로부터 기저 상태로 떨어지면서 빛이 방출된다. 이 때, 발광 소자(LED)는 기본색(primary color) 중 하나의 빛 또는 백색의 빛을 낼 수 있다. 기본색의 예로는 적색, 녹색, 청색의 삼원색을 들 수 있다. 기본색의 다른 예로 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 한편, 실시예에 따라서는 발광 소자(LED)의 전면에 추가적인 컬러 필터나 색변환층을 더 포함하여 색을 표시 특성을 향상시킬 수도 있다.
도 23과 같은 실시예에서는 상부에 위치하는 캐소드(Cathode)와 하부의 화소 구동 회로부에 위치하는 제1 트랜지스터(T1)의 제1 전극(Drain)을 연결하기 위하여 별도의 연결부 구조를 형성하여야 한다. 하지만, 기존부터 사용하던 발광 소자(LED)의 적층 공정이 애노드(Anode)부터 적층하는 경우 공정을 변경하지 않고 그대로 적층할 수 있어 별도로 공정을 변경하지 않아도 되는 장점이 있다.
이하에서는 도 24의 발광 소자(LED)의 적층 구조를 살펴본다.
도 24의 발광 소자(LED)는 하부에 위치하는 캐소드(Cathode)부터 적층되어 가장 상부에는 애노드(Anode)가 위치하는 실시예이다.
도 24의 실시예를 구체적으로 살펴보면, 제1 트랜지스터(T1)의 제1 전극(Drain)을 포함하는 화소 구동 회로부의 위에는 발광 소자(LED)가 위치한다.
발광 소자(LED)는 기판에 가까운 하부에서부터 순차적으로, 캐소드(Cathode), 전자 전달부(ETL), 발광층(EML), 정공 전달부(HTL), 정공 주입부(HIL), 및 애노드(Anode)가 위치한다. 실시예에 따라서는 전자 전달부(ETL)와 캐소드(Cathode)의 사이에 전자 주입부가 더 포함될 수도 있다. 발광층(EML)은 유기 발광 물질과 무기 발광 물질 중 적어도 하나를 포함할 수 있다.
애노드(Anode)는 제1 구동 전압(ELVDD)이 인가되는 제1 구동 전압선과 연결되어 제1 구동 전압(ELVDD)이 전달되며, 캐소드(Cathode)는 제1 트랜지스터(T1)의 제1 전극(Drain)과 연결되어 캐소드(Cathode)에는 제1 트랜지스터(T1)의 출력 전류가 발광 소자(LED)로 입력되게 된다.
도 24과 같은 실시예에서는 캐소드(Cathode)가 하부에 위치하고 있어 화소 구동 회로부에 위치하는 제1 트랜지스터(T1)의 제1 전극(Drain)을 연결하기 용이한 구조를 가진다.
한편, 제1 구동 전압(ELVDD)이 전달되는 제1 구동 전압선과 애노드(Anode)의 연결은 표시 영역의 외측에서 전기적으로 연결되는 구조를 가질 수 있다.
애노드와 캐소드로부터 각각 정공과 전자가 발광층 내부로 주입되고, 주입된 정공과 전자가 결합하여 엑시톤(exciton)이 여기 상태로부터 기저 상태로 떨어지면서 빛이 방출된다. 이 때, 발광 소자(LED)는 기본색(primary color) 중 하나의 빛 또는 백색의 빛을 낼 수 있다. 기본색의 예로는 적색, 녹색, 청색의 삼원색을 들 수 있다. 기본색의 다른 예로 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 한편, 실시예에 따라서는 발광 소자(LED)의 전면에 추가적인 컬러 필터나 색변환층을 더 포함하여 색을 표시 특성을 향상시킬 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
T1: 제1 트랜지스터 LED: 발광 소자
Cst: 커패시터 T2, T3, T4, T5, T6: 트랜지스터
161: 제1 스캔선 162: 제2 스캔선
163: 제3 스캔선 164: 발광 신호선
171: 데이터선 172: 제1 구동 전압선
175: 감지선 179: 제2 구동 전압선
GW: 제1 스캔 신호 SS: 제2 스캔 신호
GC: 제3 스캔 신호 EM: 발광 신호
ELVDD: 제1 구동 전압 ELVSS: 제2 구동 전압
Vint: 초기화 전압 Vref: 기준 전압
Vth: 문턱 전압 VPRE: 프리차지 전압
Anode: 애노드 Cathode: 캐소드
EML: 발광층 200: 초기화 및 감지 동작부
210: 초기화부 220: 감지 동작부
ADC: 아날로그-디지털 변환부 C1, C2, Cv1, Cv2: 커패시터
SW1, SW2, SW3, SW4, SW5, SW6: 스위치부
173: 추가 전압선

Claims (20)

  1. 캐소드, 및 제1 구동 전압선과 연결되어 있는 애노드를 포함하는 발광 소자;
    게이트 전극, 제1 전극, 및 제2 전극을 포함하는 제1 트랜지스터;
    게이트 전극, 데이터선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 게이트 전극과 연결되어 있는 제2 전극을 포함하는 제2 트랜지스터;
    게이트 전극, 상기 제1 구동 전압선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 제1 전극과 연결되어 있는 제2 전극을 포함하는 제3 트랜지스터;
    게이트 전극, 감지선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제2 전극을 포함하는 제4 트랜지스터;
    게이트 전극, 상기 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제1 전극, 및 제2 구동 전압선과 연결되어 있는 제2 전극을 포함하는 제5 트랜지스터; 및
    상기 제1 트랜지스터의 상기 게이트 전극과 연결되어 있는 제1 전극과 상기 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제2 전극을 포함하는 커패시터를 포함하고,
    상기 제1 트랜지스터의 상기 제1 전극은 상기 발광 소자의 상기 캐소드와 연결되며,
    상기 감지선은 초기화 전압을 전달하는 구간과 상기 제1 트랜지스터의 상기 제2 전극의 전압 또는 전류를 감지하는 구간이 구분되어 있는 발광 표시 장치.
  2. 제1항에서,
    상기 감지선은 비표시 영역에 위치하는 초기화 및 감지 동작부와 전기적으로 연결되어 있는 발광 표시 장치.
  3. 제2항에서,
    상기 초기화 및 감지 동작부는
    상기 감지선에 상기 초기화 전압을 전달하는 초기화부; 및
    상기 감지선을 통하여 상기 커패시터의 상기 제2 전극의 전압 또는 전류를 감지하는 감지 동작부를 포함하는 발광 표시 장치.
  4. 제3항에서,
    상기 초기화부는 일단에 상기 초기화 전압이 인가되고 타단에 상기 감지선이 연결되어 있는 제1 스위치부를 포함하는 발광 표시 장치.
  5. 제4항에서,
    상기 감지 동작부는 상기 감지선에 미리 프리차지 전압을 공급하여 일정 전압 레벨로 프리차지 시킨 후, 상기 감지선과 상기 감지 동작부를 서로 분리시켜 상기 감지선을 플로팅 시켰다가 다시 상기 감지선과 상기 감지 동작부를 연결시켜 상기 감지선을 통하여 전압이나 전류를 측정하는 발광 표시 장치.
  6. 제1항에서,
    상기 제2 트랜지스터의 상기 게이트 전극은 제1 스캔선과 연결되고,
    상기 제3 트랜지스터의 상기 게이트 전극 및 상기 제4 트랜지스터의 상기 게이트 전극은 제2 스캔선과 연결되며,
    상기 제5 트랜지스터의 상기 게이트 전극은 발광 신호선과 연결되는 발광 표시 장치.
  7. 제6항에서,
    상기 제1 트랜지스터의 문턱 전압을 감지하는 동작은 상기 제1 스캔선 및 상기 제2 스캔선에는 게이트 온 전압이 인가되며, 상기 발광 신호선에는 게이트 오프 전압이 인가되는 발광 표시 장치.
  8. 제7항에서,
    상기 상기 제1 트랜지스터의 문턱 전압을 감지하는 동작은 초기화 구간 및 문턱 전압 감지 구간으로 구분되며,
    상기 초기화 구간 및 상기 문턱 전압 감지 구간동안 상기 데이터선에는 기준 전압이 인가되고,
    상기 초기화 구간에는 상기 감지선이 상기 초기화 전압을 전달하는 역할을 하고,
    상기 문턱 전압 감지 구간에는 상기 감지선에 상기 초기화 전압은 전달되지 않으며, 상기 제1 트랜지스터의 상기 제2 전극의 전압 또는 전류를 전달하는 역할을 하는 발광 표시 장치.
  9. 제6항에서,
    상기 제1 트랜지스터의 전하 이동도를 감지하는 동작은
    상기 제1 스캔선 및 상기 제2 스캔선에는 게이트 온 전압이 인가되며, 상기 발광 신호선에는 게이트 오프 전압이 인가되는 초기화 구간과
    상기 제2 스캔선에는 게이트 온 전압이 인가되며, 상기 제1 스캔선 및 상기 발광 신호선에는 게이트 오프 전압이 인가되는 이동도 감지 구간으로 구분되는 발광 표시 장치.
  10. 제9항에서,
    상기 초기화 구간 동안 상기 데이터선에는 기준 전압이 인가되고,
    상기 초기화 구간에는 상기 감지선이 상기 초기화 전압을 전달하는 역할을 하고,
    상기 이동도 감지 구간에는 상기 감지선에 상기 초기화 전압은 전달되지 않으며, 상기 제1 트랜지스터의 상기 제2 전극의 전압 또는 전류를 전달하는 역할을 하는 발광 표시 장치.
  11. 제6항에서,
    상기 발광 소자를 발광시키는 동작은 기입 구간과 발광 구간을 포함하며,
    상기 제1 스캔선에는 상기 기입 구간에만 게이트 온 전압이 인가되고,
    상기 기입 구간 및 상기 발광 구간에는 상기 발광 신호선에 게이트 온 전압이 인가되며, 상기 제2 스캔선에 게이트 오프 전압이 인가되는 발광 표시 장치.
  12. 제6항에서,
    상기 발광 소자를 발광시키는 동작은 기입 구간과 발광 구간을 포함하며,
    상기 기입 구간에는 상기 제1 스캔선 및 상기 제2 스캔선에 게이트 온 전압이 인가되고, 상기 발광 신호선에 게이트 오프 전압이 인가되며,
    상기 발광 구간에는 상기 제1 스캔선 및 상기 제2 스캔선에 게이트 오프 전압이 인가되고, 상기 발광 신호선에 게이트 온 전압이 인가되는 발광 표시 장치.
  13. 제6항에서,
    상기 발광 소자와 상기 제1 트랜지스터 사이에 위치하는 제6 트랜지스터를 더 포함하며,
    상기 제6 트랜지스터의 게이트 전극은 상기 발광 신호선과 연결되어 있으며, 상기 제6 트랜지스터의 제1 전극은 상기 발광 소자의 상기 캐소드와 직접 연결되어 있으며, 상기 제6 트랜지스터의 제2 전극은 상기 제1 트랜지스터의 상기 제1 전극과 직접 연결되어 있는 발광 표시 장치.
  14. 캐소드, 및 제1 구동 전압선과 연결되어 있는 애노드를 포함하는 발광 소자;
    게이트 전극, 제1 전극, 및 제2 전극을 포함하는 제1 트랜지스터;
    게이트 전극, 데이터선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 게이트 전극과 연결되어 있는 제2 전극을 포함하는 제2 트랜지스터;
    게이트 전극, 상기 제1 구동 전압선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 제1 전극과 연결되어 있는 제3 트랜지스터;
    게이트 전극, 감지선과 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제2 전극을 포함하는 제4 트랜지스터;
    게이트 전극, 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제1 전극, 및 제2 구동 전압선과 연결되어 있는 제2 전극을 포함하는 제5 트랜지스터;
    게이트 전극, 상기 발광 소자의 상기 캐소드와 연결되어 있는 제1 전극, 및 상기 제1 트랜지스터의 상기 제1 전극과 연결되어 있는 제2 전극을 포함하는 제6 트랜지스터; 및
    상기 제1 트랜지스터의 상기 게이트 전극과 연결되어 있는 제1 전극과 상기 제1 트랜지스터의 상기 제2 전극과 연결되어 있는 제2 전극을 포함하는 커패시터를 포함하는 발광 표시 장치.
  15. 제14항에서,
    상기 제2 트랜지스터의 상기 게이트 전극은 제1 스캔선과 연결되고,
    상기 제4 트랜지스터의 상기 게이트 전극은 제2 스캔선과 연결되고,
    상기 제3 트랜지스터의 상기 게이트 전극은 제3 스캔선과 연결되고,
    상기 제5 트랜지스터의 상기 게이트 전극 및 상기 제6 트랜지스터의 상기 게이트 전극은 발광 신호선과 연결되는 발광 표시 장치.
  16. 제15항에서,
    상기 제1 트랜지스터의 문턱 전압을 감지하는 동작은 초기화 구간 및 문턱 전압 감지 구간으로 구분되며,
    상기 초기화 구간에는 상기 제1 스캔선 및 상기 제2 스캔선에는 게이트 온 전압이 인가되며, 상기 제3 스캔선 및 상기 발광 신호선에는 게이트 오프 전압이 인가되며,
    상기 문턱 전압 감지 구간에는 상기 제1 스캔선, 상기 제2 스캔선, 및 상기 제3 스캔선에는 게이트 온 전압이 인가되며, 상기 발광 신호선에는 게이트 오프 전압이 인가되며,
    상기 초기화 구간 및 상기 문턱 전압 감지 구간동안 상기 데이터선에는 기준 전압이 인가되고,
    상기 초기화 구간에는 상기 감지선이 초기화 전압을 전달하는 역할을 하고,
    상기 문턱 전압 감지 구간에서는 상기 감지선에 상기 초기화 전압은 전달되지 않으며, 상기 제1 트랜지스터의 상기 제2 전극의 전압 또는 전류를 전달하는 역할을 하는 발광 표시 장치.
  17. 제15항에서,
    상기 제1 트랜지스터의 전하 이동도를 감지하는 동작은
    상기 제1 스캔선 및 상기 제2 스캔선에는 게이트 온 전압이 인가되며, 상기 제3 스캔선 및 상기 발광 신호선에는 게이트 오프 전압이 인가되는 초기화 구간과
    상기 제2 스캔선 및 상기 제3 스캔선에는 게이트 온 전압이 인가되며, 상기 제1 스캔선 및 상기 발광 신호선에는 게이트 오프 전압이 인가되는 이동도 감지 구간으로 구분되고,
    상기 초기화 구간 동안 상기 데이터선에는 기준 전압이 인가되고,
    상기 초기화 구간에는 상기 감지선이 초기화 전압을 전달하는 역할을 하고,
    상기 이동도 감지 구간에는 상기 감지선에 상기 초기화 전압은 전달되지 않으며, 상기 제1 트랜지스터의 상기 제2 전극의 전압 또는 전류를 전달하는 역할을 하는 발광 표시 장치.
  18. 제15항에서,
    상기 발광 소자를 발광시키는 동작은 기입 구간과 발광 구간을 포함하며,
    상기 제1 스캔선에는 상기 기입 구간에만 게이트 온 전압이 인가되고,
    상기 기입 구간 및 상기 발광 구간에는 상기 발광 신호선에 게이트 온 전압이 인가되며, 상기 제2 스캔선 및 상기 제3 스캔선에 게이트 오프 전압이 인가되는 발광 표시 장치.
  19. 제15항에서,
    상기 발광 소자를 발광시키는 동작은 기입 구간과 발광 구간을 포함하며,
    상기 기입 구간에는 상기 제1 스캔선 및 상기 제2 스캔선에 게이트 온 전압이 인가되고, 상기 제3 스캔선 및 상기 발광 신호선에 게이트 오프 전압이 인가되며,
    상기 발광 구간에는 상기 제1 스캔선, 상기 제2 스캔선, 및 상기 제3 스캔선에 게이트 오프 전압이 인가되고, 상기 발광 신호선에 게이트 온 전압이 인가되는 발광 표시 장치.
  20. 제14항에서,
    상기 감지선은 비표시 영역에 위치하는 초기화 및 감지 동작부와 전기적으로 연결되어 있으며,
    상기 초기화 및 감지 동작부는
    상기 감지선에 초기화 전압을 전달하는 초기화부; 및
    상기 감지선을 통하여 상기 커패시터의 상기 제2 전극의 전압 또는 전류를 감지하는 감지 동작부를 포함하는 발광 표시 장치.
KR1020220096797A 2022-08-03 2022-08-03 발광 표시 장치 KR20240020297A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220096797A KR20240020297A (ko) 2022-08-03 2022-08-03 발광 표시 장치
US18/227,032 US20240046871A1 (en) 2022-08-03 2023-07-27 Light emitting display device
CN202310961661.XA CN117524106A (zh) 2022-08-03 2023-08-01 发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220096797A KR20240020297A (ko) 2022-08-03 2022-08-03 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20240020297A true KR20240020297A (ko) 2024-02-15

Family

ID=89744502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220096797A KR20240020297A (ko) 2022-08-03 2022-08-03 발광 표시 장치

Country Status (3)

Country Link
US (1) US20240046871A1 (ko)
KR (1) KR20240020297A (ko)
CN (1) CN117524106A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102027169B1 (ko) * 2012-12-21 2019-10-01 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
CN107908310B (zh) * 2017-11-13 2019-12-06 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
CN117524106A (zh) 2024-02-06
US20240046871A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
US10269277B2 (en) Organic light emitting display panel, organic light emitting display device and the method for driving the same
EP2884484B1 (en) Organic light emitting display device having compensation pixel structure
US7928935B2 (en) Electric circuit, driving method thereof, electro-optical device, and electronic apparatus
US11797114B2 (en) Light emitting display device, light emitting display panel, driving circuit, and driving method
KR102660305B1 (ko) 표시 장치
KR20220009562A (ko) 표시장치와 이를 포함한 모바일 단말기
KR20170064142A (ko) 유기발광표시패널, 유기발광표시장치, 그 영상 구동 방법 및 센싱 방법
KR20210058233A (ko) 표시 장치
KR101594679B1 (ko) 유기발광다이오드 표시장치
US20240005880A1 (en) Gate driving circuit and display device using the same
KR101973752B1 (ko) 유기발광 표시장치
KR101929790B1 (ko) 유기발광 표시장치의 트랜지스터 특성 측정방법
KR20210058232A (ko) 표시 장치
JP7402926B2 (ja) ピクセル回路とこれを含む表示装置
KR20240020297A (ko) 발광 표시 장치
KR102498497B1 (ko) 유기발광 표시장치
KR20110048346A (ko) 유기발광다이오드 표시장치 및 그 구동방법
US11776476B2 (en) Pixel circuit and display device including the same
KR102656041B1 (ko) 표시 장치 및 표시 장치의 제어 방법
US11978406B2 (en) Display device
KR102663402B1 (ko) 표시 장치
KR102665082B1 (ko) 픽셀 회로와 이를 이용한 표시장치
KR20240020328A (ko) 발광 표시 장치
KR102486082B1 (ko) 전계 발광 표시장치와 그 픽셀 회로
KR20220032941A (ko) 자발광 표시장치 및 자발광 표시패널