KR20240013089A - 고저항률 테스트 샘플 측정 방법 - Google Patents

고저항률 테스트 샘플 측정 방법 Download PDF

Info

Publication number
KR20240013089A
KR20240013089A KR1020237032722A KR20237032722A KR20240013089A KR 20240013089 A KR20240013089 A KR 20240013089A KR 1020237032722 A KR1020237032722 A KR 1020237032722A KR 20237032722 A KR20237032722 A KR 20237032722A KR 20240013089 A KR20240013089 A KR 20240013089A
Authority
KR
South Korea
Prior art keywords
layer
contact probes
paragraph
test sample
interface layer
Prior art date
Application number
KR1020237032722A
Other languages
English (en)
Inventor
프레데릭 베스터가아드 오스터베르그
크리스토퍼 그람 칼하우거
미켈 포우 핸슨
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20240013089A publication Critical patent/KR20240013089A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/025—Measuring very high resistances, e.g. isolation resistances, i.e. megohm-meters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/041—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/14—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of an electrically-heated body in dependence upon change of temperature
    • G01N27/16—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of an electrically-heated body in dependence upon change of temperature caused by burning or catalytic oxidation of surrounding material to be tested, e.g. of gas
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2648—Characterising semiconductor materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/16—Measuring impedance of element or network through which a current is passing from another source, e.g. cable, power line

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

미시적인 다점 프로브를 사용하여 고저항률 층의 저항 면적 곱을 측정하기 위하여, 고저항률 층이 2개의 도전성 층 사이에 개재된다. 3개의 전압 또는 저항 측정을 수행하기 위하여, 복수의 전극 구성/위치가 사용된다. 등가 전기 회로 모델/3층의 모델을 사용하여, 저항 면적 곱을 3개의 측정의 함수로서 결정한다.

Description

고저항률 테스트 샘플 측정 방법
[관련 출원에 대한 상호 참조]
본 출원은 2021년 11월 10일에 출원된 유럽 특허 출원 번호 21207514 및 2021년 5월 24일에 출원된 미국 출원 번호 63/192102에 대한 우선권을 주장하고, 이들 출원의 개시 내용이 본 명세서에 참조로서 인용된다.
본 개시는 반도체 웨이퍼와 같은 다층 테스트 샘플의 저항 면적 곱(resistance area product)과 같은 전기적 특성을 측정/결정하는 것에 관련된다. 구체적으로, 본 개시는 고저항률을 갖는(즉, 열악한 도체인) 층의 저항 면적 곱을 측정/결정하는 것을 포함한다.
미시적 다점 프로브를 사용하여 전기적 특성 측정을 수행하는 것이 바람직하다. 이는 테스트 샘플 내로 전류가 주입될 수 있도록, 테스트 샘플에 접속시키기 위한 복수의 컨택 프로브를 갖고, 컨택 프로브의 사이의 피치가 마이크로미터 범위인 프로브이다. 그러나, 컨택 프로브와 고저항률 층 사이에 전기적인 연결을 확립하는 것은 어려울 수 있다. 거시적인 프로브를 사용하는 것 또한, 프로브 컨택 포인트가 너무 크거나, 샘플을 손상시킬 수도 있기 때문에 불가능하다.
US6927569에서와 같이, 등가 회로 모델에 의해, 미시적 다점 프로브를 사용하여 터널 정션(tunnel junction)을 측정하고, 터널 정션의 전기적 특성을 결정하는 것이 알려져 있다. 그러나, 이러한 테스트 샘플은 3층의 테스트 샘플이다. 따라서, 이는 도전성 최하층과, 절연성/고저항률의 최상층을 갖는 테스트 샘플이 아니다. 또한, 터널 정션 테스트 샘플은, 터널 배리어(tunnel barrier) 내에서 전자의 오믹(ohmic) 이동이 없기 때문에, 고저항률 층을 갖는 테스트 샘플이 아니다.
미시적인 다점 프로브를 사용하여 테스트 샘플의 고저항률 층의 저항 면적 곱을 측정하는 목적을 달성하기 위하여, 테스트 샘플의 고저항률 층 상에 전기 도전성 최상층이 추가되고, 이렇게 하여 테스트 샘플은 도전성의 최상층과 최하층의 사이에 끼인 고저항률 층을 포함하는 3층의 구조를 갖는다. 저항 면적 곱은, 주입된 전류의 값과, 측정된 전압 또는 저항을 입력으로 갖는 등가 회로 모델을 사용하여 결정된다.
본 개시의 제1 양태는, 다층 테스트 샘플의 저항 면적 곱과 같은, 전기적 특성을 결정하는 방법이다. 다층 테스트 샘플은 전기 도전성 또는 반도전성 층(예컨대, 웨이퍼 기판)을 구성하는 최하층, 인터페이스 층, 및 전기 도전성 또는 반도전성 층을 구성하는 최상층을 갖는다. 인터페이스 층은 최하층과 최상층 사이에 배치되고, 인터페이스 층은 최하층 및 최상층보다 작은 전기 도전성을 갖고, 인터페이스 층이 실질적으로 오믹(ohmic) 도체를 구성하도록, 그리고 양자 터널링에 의해 인터페이스 층을 관통하는 전자 이동이 무시 가능하도록 하는(예컨대, 인터페이스 층을 관통하는 전체 전자 이동의 1% 미만) 두께를 갖는다. 이러한 인터페이스 층을 관통하는 전자 이동은, 측정 노이즈에 의해 마스킹될 수 있다. 본 방법은 테스트 샘플을 제공하는 것, 최상층에 접촉하기 위한 컨택 프로브의 세트를 갖는 미시적인 다점 프로브를 제공하는 것, 최상층을 컨택 프로브 세트와 접촉시키는 것, 및 컨택 프로브들의 복수의 간극 각각에 대한 복수의 전압 또는 저항을 측정하는 것을 포함한다. 컨택 프로브 쌍을 사용하여 각각의 저항 또는 전압을 측정한다. 인터페이스 층의 저항 면적 곱을 결정하기 위한 모델이 제공된다. 모델은 복수의 전압 또는 저항을 입력으로서 수신하고, 저항 면적 곱을 출력으로서 리턴한다. 모델에 의해 저항 면적 곱이 결정된다.
도전성 최상층 상에 미시적인 다점 프로브를 얹고, 전기적 접촉이 확립될 수 있도록 최상층이 미리 제공되어 있지 않으면, 최상층은 인터페이스 층/고저항률 층 상에 퇴적함으로써 제공될 수 있다. 최상층은 금속 또는 반도전성 층일 수 있다. 최상층은 최상부 전극으로서 또한 지칭될 수 있다.
인터페이스 층/고저항률 층은, 예를 들어, 웨이퍼 상에 있는 산화물 층, 또는 하이 k(High-k) IGZO(indium gallium zinc oxide), 또는 PCM(phase change material)과 같은 재료일 수 있다. 다른 재료도 가능하다.
오믹 도체에서, 이를 통과하는 전류는 이에 걸친 전압에 정비례한다(즉, 옴의 법칙에 따라). 터널 배리어는 오믹 도체가 아니다. 양자 역학적 터널링에 의한 전자의 이동을 배제할 수는 없지만, 양자 역학적 터널링에 의한 전자의 이동은 측정될 재료에 대하여 무시가능할 것이고, 이는 너무 작아서 측정 노이즈가 이보다 크다는 것을 의미한다. 따라서, 이는 측정에 있어서의 너무 낮은 신호 대 잡음비로 인하여, 측정하는 것이 불가능하다.
컨택 프로브는 핀/전극으로서 또한 알려져 있다. 컨택 프로브는, 각 프로브 팁(tip)/프로브의 단부가 각 팁 사이에 동일한 간격/피치를 갖도록 직선을 따라 위치될 수 있다(예를 들어, 동일 선상의 등간격 프로브일 수 있다).
구체적으로, 3개의 상이한 핀/컨택 프로브 구성이 사용될 수 있다. 예를 들어, 제1 전류 주입/측정에서, 2개의 최외곽 핀을 사용하여 전류를 주입할 수 있고, 2개의 최내곽 핀을 사용하여 전압을 측정할 수 있다.
제2 전류 주입에서, 2개의 외곽 좌측 핀을 사용하여 전류를 주입할 수 있고, 2개의 외곽 우측 핀을 사용하여 전압을 측정할 수 있다.
제3 전류 주입에서, 최외곽 핀을 중앙의 핀과 함께 사용하여(즉, 전압 핀을 사이에 갖고) 전류를 주입할 수 있다.
이들 3개의 측정이 수학적으로 독립적으로 되도록 하기 위하여, 적어도 5개의 핀을 갖는 프로브가 사용될 수 있다.
본 개시의 본질 및 목적에 대한 보다 완전한 이해를 위하여, 이하의 상세한 설명을 첨부 도면과 연계하여 참조해야 한다.
도 1은 3개의 층을 갖는 예시적인 웨이퍼를 도시한다.
도 2a 내지 2c는 프로브의 전류 및 전압 핀의 구성을 도시한다.
본 개시는 이하에서, 예시에 의해 보다 상세하게 설명된다. 그러나, 본 개시는, 이하에서 설명된 것과 상이한 형태로 구현될 수 있고, 본 명세서에서 설명된 임의의 예시들로 제한되는 것으로 해석되어서는 안 된다. 그보다는, 임의의 예시는 본 개시가 완전무결하도록, 그리고 당업자에게 본 개시의 본질을 완전히 전달하도록 제공된다.
도 1은 3개의 층을 갖는 웨이퍼(10)를 도시한다. 최상층(12)은 텅스텐일 수 있고, 측정될 층인 인터페이스 층(14) 상에 퇴적된다. 웨이퍼 기판(16)은 최하층을 구성한다.
일반적으로, 최상층(12)은, Ru, W, 또는 TiN과 같은 접촉하기 쉬운 금속 재료여야 한다. 최상층(12)의 면 저항(sheet resistance)은 최하층 또는 최하부 전극의 면 저항보다 3배 더 클 수 있다. 이러한 면 저항은 바람직한 측정 결과를 제공할 수 있다.
최하층은 웨이퍼 기판(16)일 수도 있고, 웨이퍼 기판(16) 상에 있는 층일 수도 있다. 최하층은 Ru, W, TiN, 또는 도핑된 Si로 이루어질 수 있다.
인터페이스 층(14)은 1000 ohm*㎛^2 보다 큰 저항 면적 곱을 가질 수 있다. 예를 들어, 인터페이스 층(14)의 저항 면적 곱은 10 megaohm*㎛^2, 100 megaohm*㎛^2, 또는 1000 megaohm*㎛^2 보다 클 수 있다.
바람직한 측정 결과를 제공하기 위하여, 인터페이스 층(14)은 2 nm보다 큰 두께를 가질 수 있고, 최하층 또는 최상층(12)의 전기 도전성의 10배 미만의 전기 도전성을 가질 수 있다. 다른 저항 면적 곱, 두께, 및 도전성 또한 가능하다. 이들은 단지 예시일 뿐이다.
이러한 재료 스택에 대한 일반적인 미시적인 4점 측정은 면 저항을 제공하고, 이는, 3층 모델에서, 최상층 및 최하층의 면 저항과, 인터페이스 층의 저항 면적 곱(RA)의 조합이다. 이들 파라미터는 이동 길이(L 또는 λ로 지정됨)를 규정하고, 이는 샘플 내에서의 전류 전송에 대한, 특징적인 가로 길이 눈금이다.
4점 프로브 측정의 결과는 L에 대한 프로브 피치의 비율에 따라 실질적으로 상이할 수 있다. 일반적으로, 작은 프로브 피치는 주로 최상층을 프로빙하고, 큰 프로브 피치는 주로 최상층과 최하층의 병렬 저항을 프로빙한다.
3개 층 모두의 특성을 정확하게 측정하기 위해서는, λ 정도의 프로브 피치 범위에서의 측정이 필요하다.
일 실시예에서, L의 값은 100 ㎛와 300 ㎛(마이크로미터) 사이의 범위일 수 있다. 스택의 최상층 또는 최하층 중의 하나가 다른 층보다 몇 배 더 큰(예컨대, 5배 초과) 저항을 가지면, 1000 ㎛ 피치의 측정은 고저항률 층에 대하여 낮은 민감도를 가질 것이다. 또한, 이러한 측정은 또한 고저항률 인터페이스 층에 대한 낮은 민감도를 가질 것이다. 따라서, 이러한 측정은, 모든 층이 유사한 저항을 갖지 않는 한, 다층 스택에서의 프로세스 변화를 모니터링하는 데 신뢰할 수 없을 않을 수 있다.
도 2a 내지 2c는 프로브의 전류 및 전압 핀의 3개의 상이한 구성을 도시한다. 여기서, 4개의 핀만이 도시된다. 전압계는 단일 원 회로 기호로서 도시되고, 전류원은 이중 원 회로 기호로서 도시된다. 각 컨택 프로브/핀은 사각형의 화살표 회로 기호로서 도시된다. 4개의 프로브/핀이 도시되지만, 보다 많거나 또는 보다 적은 프로브/핀 또한 가능하다. 일 예시에서, 4개보다 많은 프로브/핀이 사용될 수 있다.
프로브는 이웃하는 컨택 프로브들 사이의 거리가 적어도 4 ㎛일 수 있지만, 다른 치수도 가능하다. 일 예시에서, 프로브는, 최외곽의 2개의 컨택 프로브 사이의 거리가 3 mm보다 작다.
이하에서는, 인터페이스 층 내에 흐르는 면내 전류(in-plane current)는 없는 것으로 가정하고, 이는 인터페이스 층이 높은 저항률을 갖고, 최상층 및 최하층과 비교하여 얇은 것에 상당한다. 이하에 나타낸 모델을 유지하고 사용할 수 있다는 가정을 위해서는, 최하층은 인터페이스 층보다 도전성이 100배 이상 더 우수해야 한다.
프로브가 다층 샘플 상에 결합되어 있을 때, 이는 최하층의 저항률(Rb) 및 최상층의 저항률(Rt)과 인터페이스 층의 저항 면적 곱(RA = rho * t)의 조합을 측정할 것이고, 여기서 rho와 t는 각각 인터페이스 층의 저항률과 두께이다.
일 예시에서, 전기 도전성 또는 반도전성 층 상에, 또는 전기 도전성 또는 반도전성 층에 연결되어 있는 컨택 패드 상에 컨택 프로브를 얹을 수 있다. 전기 도전성 또는 반도전성 층은 최상층(12) 내에 있을 수 있다.
동일 선상의 등간격 프로브(즉, 모든 전극이 동일한 간격을 갖고 직선상에 있는 프로브)에 있어서, 구성 A, B, 및 C에서 측정된 저항은 이하의 모델에 의해 규정된다.
Figure pct00001
Figure pct00002
Figure pct00003
RA는 도 2a에 도시된 구성의 프로브로 측정한 저항이다. RB는 도 2b 에 도시된 구성의 프로브로 측정한 저항이다. RC는 도 2c 에 도시된 구성의 프로브로 측정한 저항이다.
K0(x)는 0차 제2종 베셀 함수이고, s는 전극 피치이며, λ는 이하의 수식에 의해 주어지는 특성 길이이다.
Figure pct00004
저항 면적 곱은 이하와 같이, 면 저항에 관련된다.
Figure pct00005
모델은 그 이후에 인터페이스 층의 저항 면적 곱(RA)에 대하여 수학적으로 풀이될 수 있다. 따라서, 인터페이스 층의 저항 면적 곱은 저항 측정의 함수로서 결정된다. 대안적으로, 저항은 전압을 전류로 나눈 것이므로, 측정된 저항을 입력하는 대신, 주입된 전류 및 측정된 전압의 값이 입력될 수 있다.
일 실시예에서, 제1 전류는 상기 컨택 프로브 세트 중의 제1 컨택 프로브 쌍에 의해 상기 테스트 샘플 내로 주입된다. 제2 전류는 상기 컨택 프로브 세트 중의 제2 컨택 프로브 쌍에 의해 상기 테스트 샘플 내로 주입된다. 제3 전류는 상기 컨택 프로브 세트 중의 제3 컨택 프로브 쌍에 의해 상기 테스트 샘플 내로 주입된다. 제1 컨택 프로브 쌍, 제2 컨택 프로브 쌍, 및 제3 컨택 프로브 쌍은 사이에 간격을 갖는다. 이들 간격은, 쌍을 구성하는 프로브에 따라 동일할 수도 있고, 상이할 수도 있다.
제어기가 프로브와 결합되고, 프로브와 전기적으로 통신가능할 수 있다. 제어기는 일반적으로, 시스템의 다른 엘리먼트에 연결하기 위한 적합한 디지털 및/또는 아날로그 인터페이스와 함께, 본 명세서에서 설명된 기능을 수행하기 위하여, 소프트웨어 및/또는 펌웨어로 프로그래밍된 프로그램가능 프로세서를 포함할 수 있다. 대안적으로 또는 추가적으로, 제어기는 하드와이어된(hard-wired) 및/또는 프로그램가능 하드웨어 논리 회로를 포함하고, 이는 제어기의 기능 중의 적어도 일부를 수행한다. 실제로, 제어기는 본 명세서에서 설명되는 신호를 수신 및 출력하는 데에 적합한 인터페이스를 갖는, 복수의 상호연결된 제어 유닛을 포함할 수 있다. 제어기가 본 명세서에서 개시된 다양한 방법 및 기능을 구현하도록 하는 프로그램 코드 또는 지시는, 제어기 내의 메모리 또는 다른 메모리와 같은 판독가능 저장 매체 내에 저장될 수 있다.
본 개시는 하나 이상의 특정 실시예에 대하여 설명되었지만, 본 개시의 범위로부터 벗어나지 않으면서도 본 개시의 다른 실시예를 실시할 수 있다는 점이 이해될 것이다. 따라서, 본 개시는 첨부된 청구 범위 및 그 합리적인 해석에 의해서만 한정되는 것으로 간주된다.

Claims (15)

  1. 다층 테스트 샘플의 전기적 특성을 결정하는 방법으로서,
    상기 다층 테스트 샘플을 제공하는 단계 - 상기 다층 테스트 샘플은
    제1 전기 도전성 또는 반도전성 층을 구성하는 최하층;
    인터페이스 층; 및
    제2 전기 도전성 또는 반도전성 층을 구성하는 최상층을 포함하고, 상기 인터페이스 층은 상기 최하층과 상기 최상층 사이에 배치되고,
    상기 인터페이스 층은 상기 최하층 및 상기 최상층보다 작은 전기 도전성을 갖고,
    상기 인터페이스 층은, 상기 인터페이스 층이 실질적으로 오믹(ohmic) 도체를 구성하도록, 그리고 양자 터널링에 의해 상기 인터페이스 층을 관통하는 전자 이동이 상기 인터페이스 층을 관통하는 전자의 이동 전체와 비교하여 무시가능하도록 하는 두께를 가짐 - ;
    미시적 다점 프로브(microscopic multi point probe)를 제공하는 단계 - 상기 미시적 다점 프로브는 상기 최상층에 접촉하기 위한 컨택 프로브 세트를 가짐 - ;
    상기 최상층을 상기 컨택 프로브 세트와 접촉시키는 단계;
    컨택 프로브들의 복수의 간극 각각에 대한 복수의 전압 또는 저항을 측정하는 단계 - 컨택 프로브 세트를 사용하여 각각의 저항 또는 전압을 측정함 - ;
    상기 인터페이스 층의 저항 면적 곱(resistance area product)을 결정하기 위한 모델을 제공하는 단계 - 상기 모델은 상기 복수의 전압 또는 저항을 입력으로서 수신하고, 상기 저항 면적 곱을 출력으로서 리턴함 - ; 및
    상기 모델에 의해 상기 저항 면적 곱을 결정하는 단계
    를 포함하는,
    다층 테스트 샘플의 전기적 특성을 결정하는 방법.
  2. 제1항에 있어서,
    양자 터널링에 의해 상기 인터페이스 층을 관통하는 상기 전자 이동은 측정 노이즈에 의해 마스킹되는(masked) 것인, 다층 테스트 샘플의 전기적 특성을 결정하는 방법.
  3. 제1항에 있어서,
    양자 터널링에 의해 상기 인터페이스 층을 관통하는 상기 전자 이동은, 상기 인터페이스 층을 관통하는 상기 전자 이동 전체의 1% 미만인 것인, 다층 테스트 샘플의 전기적 특성을 결정하는 방법.
  4. 제1항에 있어서,
    상기 컨택 프로브 세트 중의 제1 컨택 프로브 쌍으로, 상기 테스트 샘플 내로 제1 전류를 주입하는 단계 - 상기 제1 컨택 프로브 쌍은 사이에 제1 거리를 가짐 - ;
    상기 컨택 프로브 세트 중의 제2 컨택 프로브 쌍으로, 상기 테스트 샘플 내로 제2 전류를 주입하는 단계 - 상기 제2 컨택 프로브 쌍은 사이에 제2 거리를 가짐 - ; 및
    상기 컨택 프로브 세트 중의 제3 컨택 프로브 쌍으로, 상기 테스트 샘플 내로 제3 전류를 주입하는 단계 - 상기 제3 컨택 프로브 쌍은 사이에 제3 거리를 가짐 -
    를 더 포함하는,
    다층 테스트 샘플의 전기적 특성을 결정하는 방법.
  5. 제1항에 있어서,
    상기 컨택 프로브 세트를 상기 제2 전기 도전성 또는 반도전성 층 상에, 또는 상기 제2 전기 도전성 또는 반도전성 층에 연결된 컨택 패드 상에 얹는 단계를 더 포함하는, 다층 테스트 샘플의 전기적 특성을 결정하는 방법.
  6. 제1항에 있어서,
    상기 컨택 프로브 세트는, 4개 초과의 컨택 프로브를 포함하는 것인, 다층 테스트 샘플의 전기적 특성을 결정하는 방법.
  7. 제1항에 있어서,
    상기 제1 전기 도전성 또는 반도전성 층은 웨이퍼 기판을 구성하는 것인, 다층 테스트 샘플의 전기적 특성을 결정하는 방법.
  8. 제1항에 있어서,
    상기 최하층 내의 상기 반도전성 층은 웨이퍼 기판인 것인, 다층 테스트 샘플의 전기적 특성을 결정하는 방법.
  9. 제1항에 있어서,
    상기 인터페이스 층은 1000 ohm*㎛^2 보다 큰 저항 면적 곱을 갖는 것인, 다층 테스트 샘플의 전기적 특성을 결정하는 방법.
  10. 제9항에 있어서,
    상기 저항 면적 곱은 10 megaohm*㎛^2 보다 큰 것인, 다층 테스트 샘플의 전기적 특성을 결정하는 방법.
  11. 제1항에 있어서,
    상기 미시적 다점 프로브는 이웃하는 컨택 프로브들 사이에 적어도 4 ㎛의 거리를 갖는 것인, 다층 테스트 샘플의 전기적 특성을 결정하는 방법.
  12. 제11항에 있어서,
    상기 미시적 다점 프로브는, 최외곽의 2개의 상기 컨택 프로브 사이에 3 mm보다 작은 간격을 갖는 것인, 다층 테스트 샘플의 전기적 특성을 결정하는 방법.
  13. 제1항에 있어서,
    상기 인터페이스 층은 2 nm 보다 큰 두께를 갖는 것인, 다층 테스트 샘플의 전기적 특성을 결정하는 방법.
  14. 제1항에 있어서,
    상기 인터페이스 층은 상기 최하층 또는 상기 최상층의 전기 도전성의 10배 미만의 전기 도전성을 갖는 것인, 다층 테스트 샘플의 전기적 특성을 결정하는 방법.
  15. 제1항에 있어서,
    상기 모델은, 상기 제1 전기 도전성 또는 반도전성 층, 상기 인터페이스 층, 및 상기 제2 전기 도전성 또는 반도전성 층의 전기 등가 회로(electrical equivalent circuit)를 구성하는 것인, 다층 테스트 샘플의 전기적 특성을 결정하는 방법.
KR1020237032722A 2021-05-24 2022-05-22 고저항률 테스트 샘플 측정 방법 KR20240013089A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US202163192102P 2021-05-24 2021-05-24
US63/192,102 2021-05-24
EP21207513 2021-11-10
EP21207513.9 2021-11-10
US17/743,417 2022-05-12
US17/743,417 US11946890B2 (en) 2021-05-24 2022-05-12 Method for measuring high resistivity test samples using voltages or resistances of spacings between contact probes
PCT/US2022/030447 WO2022251086A1 (en) 2021-05-24 2022-05-22 A method for measuring high resistivity test samples

Publications (1)

Publication Number Publication Date
KR20240013089A true KR20240013089A (ko) 2024-01-30

Family

ID=84103639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237032722A KR20240013089A (ko) 2021-05-24 2022-05-22 고저항률 테스트 샘플 측정 방법

Country Status (6)

Country Link
US (1) US11946890B2 (ko)
JP (1) JP2024519645A (ko)
KR (1) KR20240013089A (ko)
CN (1) CN116868066A (ko)
TW (1) TW202309527A (ko)
WO (1) WO2022251086A1 (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927569B2 (en) 2002-09-16 2005-08-09 International Business Machines Corporation Techniques for electrically characterizing tunnel junction film stacks with little or no processing
TWI236723B (en) * 2002-10-02 2005-07-21 Renesas Tech Corp Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device
EP1775594A1 (en) * 2005-10-17 2007-04-18 Capres A/S Eliminating in-line positional errors for four-point resistance measurement
US8093897B2 (en) 2006-10-10 2012-01-10 University Of Plymouth Method of detecting carrier spin polarisation and apparatus for the same
DE102006050833B4 (de) 2006-10-27 2011-04-07 Infineon Technologies Ag Magnetoresistives Sensorelement und ein Verfahren zu dessen Herstellung, sowie dessen Verwendung und eine Sensoranordnung
US7619409B2 (en) 2007-01-04 2009-11-17 International Business Machines Corporation Methods and apparatus for electrically characterizing magnetic tunnel junctions having three metal layers separated by two dielectric layers
US9252187B2 (en) * 2013-03-08 2016-02-02 Avalanche Technology, Inc. Devices and methods for measurement of magnetic characteristics of MRAM wafers using magnetoresistive test strips
WO2018127581A1 (en) 2017-01-09 2018-07-12 Capres A/S A position correction method and a system for position correction in relation to four probe resistance measurements
JP2020165923A (ja) * 2019-03-29 2020-10-08 日本電産リード株式会社 検査装置、及び検査方法
TWI827809B (zh) 2019-04-04 2024-01-01 丹麥商卡普雷斯股份有限公司 測量測試樣本之電性的方法，以及多層測試樣本

Also Published As

Publication number Publication date
WO2022251086A1 (en) 2022-12-01
TW202309527A (zh) 2023-03-01
JP2024519645A (ja) 2024-05-21
CN116868066A (zh) 2023-10-10
US20220373491A1 (en) 2022-11-24
US11946890B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
US6943571B2 (en) Reduction of positional errors in a four point probe resistance measurement
US8004278B2 (en) Techniques for electrically characterizing tunnel junction film stacks with little or no processing
US9252187B2 (en) Devices and methods for measurement of magnetic characteristics of MRAM wafers using magnetoresistive test strips
US11307245B2 (en) Method for measuring an electric property of a test sample
CN110192114A (zh) 位置校正方法和用于关于四个探针电阻测量进行位置校正的系统
US7863911B2 (en) Test device and method for measurement of tunneling magnetoresistance properties of a manufacturable wafer by the current-in-plane-tunneling technique
Gieva et al. Sheet resistance measurement of inkjet printed layers
CN114509593A (zh) 电流传感器、电子设备和检测装置
KR20240013089A (ko) 고저항률 테스트 샘플 측정 방법
KR102660769B1 (ko) 테스트 샘플의 전기적 특성을 테스트하기 위한 프로브 및 연관된 근접성 검출기
CN113644003B (zh) 一种已图形化的磁性隧道结晶圆的磁阻测试结构及其使用方法
US11442090B2 (en) Systems and methods for measuring electrical characteristics of a material using a non-destructive multi-point probe
CN113777405A (zh) 测试方法
US20040145385A1 (en) Multipoint plane measurement probe and methods of characterization and manufacturing using same
CN110058486A (zh) 掩膜板组件及掩膜板组件拼接精度的检测方法
TW202316109A (zh) 用於判定多層測試樣品之材料參數的方法
CN116643087A (zh) 一种电路连接方法、测量方法、测量电路及其应用
JPS5917259A (ja) 半導体素子の測定方法