CN116868066A - 用于测量高电阻测试样本的方法 - Google Patents

Abstract

为了使用微观多点探针测量高电阻率层的电阻面积乘积，所述高电阻率层夹在两个导电层之间。多个电极配置/位置用于执行三个电压或电阻测量。等效电路模型/三层模型用于将所述电阻面积乘积确定为所述三个测量的函数。

Description

用于测量高电阻测试样本的方法

相关申请案的交叉引用

本申请案主张2021年11月10日申请的第21207514号欧洲专利申请案及2021年5月24日申请的第63/192102号美国申请案的优先权，所述申请案的公开内容以引用方式并入本文中。

技术领域

本公开涉及测量/确定多层测试样本(如半导体晶片)的电特性，例如电阻面积乘积。具体来说，本公开包含测量/确定具有高电阻率(即，为不良导体)的层的电阻面积乘积。

背景技术

期望使用微观多点探针执行电特性测量。这是具有用于接触测试样本的多个接触探针的探针，使得可将电流注入测试样本中，且接触探针之间的节距在微米范围内。然而，在接触探针与高电阻率层之间建立电连接可为困难的。使用宏观探针也是不可行的，这是因为探针接触点太大或可能损坏样本。

已知使用微观多点探针来测量隧道结且通过等效电路模型来确定隧道结的电特性，例如在US6927569中。然而，此类测试样本为三层测试样本。因此，其不是具有底部导电层及顶部绝缘/高电阻率层的测试样本。此外，隧道结测试样本不是具有高电阻率层的测试样本，因为在穿隧势垒中没有电子的欧姆输运。

发明内容

为了实现使用微观多点探针测量测试样本的高电阻率层的所述电阻面积乘积的所述目的，在所述高电阻率层顶部上的测试样本中添加导电顶层，使得测试样本具有包括夹在顶部与底部导电层之间的所述高电阻率层的三层结构。所述电阻面积乘积使用等效电路模型确定，所述模型具有所述注入电流值及测量电压或电阻值作为输入。

本公开的第一方面是一种用于确定多层测试样本的电特性(例如所述电阻面积乘积)的方法。所述多层测试样本具有：底层，其构成第一导电或半导体层(例如，晶片衬底)；界面层；及顶层，其构成所述第二导电或半导体层。所述界面层安置于所述底层与所述顶层之间，且具有比所述底层及所述顶层更小的电导率，且还具有某一厚度使得所述界面层大体上构成欧姆导体，且通过量子穿隧穿过所述界面层的电子输运是可忽略不计的(例如，电子穿过所述界面层的所述总输运不到1％)。穿过所述界面层的此电子输运由测量噪声屏蔽。所述方法包含提供所述测试样本，提供一种微观多点探针，所述探针具有一组用于接触所述顶层的接触探针，将所述顶层与所述一组接触探针接触，且测量多个接触探针间隔中的每一者的多个电压或电阻。每一电阻或电压测量使用一对接触探针。提供一种用于确定所述界面层的所述电阻面积乘积的模型。所述模型接收所述多个电压或电阻作为输入，且返回所述电阻面积乘积作为输出。通过所述模型确定所述电阻面积乘积。

如果尚未提供所述顶层，那么可通过将其沉积于所述界面层/高电阻率层的顶部上来提供所述顶层，使得所述微观多点探针可落在所述顶部导电层上，且可建立电接触。所述顶层可为金属或半导体层。所述顶层也可称为顶部电极。

例如，所述界面层/高电阻率层可为所述晶片顶部的氧化物层或例如高k、铟镓锌氧化物(IGZO)或相变材料(PCM)的材料。其它材料是可能的。

对于欧姆导体，穿过其的电流与跨越其的电压成正比(即，遵循欧姆定律)。穿隧势垒不是欧姆导体。然而，不能排除通过量子力学穿隧的电子输运，但是通过量子力学穿隧的电子输运对于要测量的所述材料来说将可忽略不计，这意味着其将非常小，以至于测量噪声将会使其增加。因此，其是不可能测量的，因为所述测量中的信噪比太低。

接触探针也称为引脚/电极。所述接触探针可使每一探针尖端/探针端部沿在每一尖端之间具有相等间隔/节距的线定位(例如，共线等距探针)。

明确来说，可使用三个不同引脚/接触探针配置。例如，对于所述第一次电流注入/测量，可使用所述两个最外面引脚注入所述电流，且可使用所述两个最里面引脚用于电压测量。

对于所述第二次电流注入，可使用所述两个左外引脚注入所述电流，且可使用所述两个右外引脚测量所述电压。

对于所述第三次电流注入，可使用所述最外面引脚与所述中心引脚以注入所述电流(即，在其间具有电压引脚)。

为了使所述三次测量在数学上独立，可使用至少具有五个引脚的探针。

附图说明

为了更充分地理解本公开的性质及目的，应参考以下结合附图的详细描述，其中：

图1展示具有三层的示范性晶片；及

图2a到2c展示探针的电流及电压引脚的配置。

具体实施方式

下面将通过实例更详细地解释本公开。然而，本公开可以不同于以下描述的形式体现，且不应被解释为限于本文阐述的任何实例。相反，提供任何实例使得本公开将是彻底及完整的，且将向所属领域的技术人员充分传达本公开的范围。

图1展示具有三层的晶片10。可为钨的顶层12沉积在作为待测量层的界面层14上。晶片衬底16构成底层。

一般来说，顶层12应为易于接触的金属材料，例如Ru、W或TiN。顶层12的片电阻可为底层或底部电极的片电阻的三倍。此片电阻可提供所需的测量结果。

底层可为晶片衬底16或晶片衬底16顶部的层。底层可由Ru、W、TiN或掺杂Si制成。

界面层14可具有大于1000ohm*um^2的电阻面积乘积。例如，界面层14的电阻面积乘积可大于10megaohm*um^2、100megaohm*um^2或1000megaohm*um^2。

为了提供所需的测量结果，界面层14可具有大于2nm的厚度，且电导率可为底层或顶层12的电导率的十分之一。其它电阻面积乘积、厚度及电导率是可能的。这些仅为实例。

在此材料堆上的常规微观四点测量提供片电阻，在三层模型中，所述片电阻是顶层及底层的片电阻与界面层的电阻面积乘积(RA)的组合。这些参数定义输运长度(指定为L或λ)，这是用于样本中的电流输运的特征横向长度标度。

取决于探针节距与L的比率，四点探针测量的结果可具有很大差异。通常，小探针节距主要探测顶层，且大探针节距主要探测顶层及底层的平行电阻。

需要在λ周围的探针节距的范围内进行测量，以确定所有三层的特性。

在实施例中，L的值范围在100um到300um(微米)之间。如果堆叠的顶层或底层具有为另一层的若干倍(例如>5)的电阻，那么具有1000um节距的测量对高电阻率层的灵敏度将较低。此外，此测量对高电阻界面层的灵敏度也将较低。因此，除非所有层具有类似电阻，否则此类测量在监测多层堆叠中的工艺变动时可能是不可靠的。

图2a到2c展示探针的电流及电压引脚的三个不同配置。此处仅展示四个引脚。电压表展示为单圈电路符号，且电流源展示为双圈电路符号。个接触探针/引脚展示为矩形箭头电路符号。虽然展示四个探针/引脚，但更多或更少探针/引脚是可能的。在例子中，使用多于四个探针/引脚。

探针可在相邻接触探针之间具有至少4um的距离，尽管其它尺寸是可能的。在例子中，探针具有在两个最外部接触探针之间小于3mm的距离。

在下文中，假设界面层中没有面内电流，这相当于界面层与顶层及底层相比具有高电阻且较薄。底层的导电性应比界面层的导电性好100倍以上，以保持且能够使用下文给出的模型。

当探针接合在多层样本上时，其将测量底层(Rb)及顶层(Rt)的电阻及界面电阻面积乘积(RA＝rho*t)的组合，其中rho及t分别是界面层的电阻及厚度。

在实例中，接触探针可落在导电或半导体层上，或落在连接到导电或半导体层的接触垫上。导电或半导体层可在顶层12中。

对于共线等距探针(即所有电极在一条线上且具有相等间隔的探针)，在A、B及C配置中测得的电阻由以下模型定义。

R_A是使用图2a所展示的配置中的探针测量的电阻。R_B是在图2b所展示的配置中使用探针测量的电阻。R_C是使用图2c所展示的配置中的探针测量的电阻。

K₀(x)是第二类零阶贝塞尔(Bessel)函数，s是电极节距，λ是下式给出的特征长度。

电阻面积乘积与片电阻的关系如下。

接着，可对模型进行数值求解以获得界面层的电阻面积乘积(RA)。因此，将界面层的电阻面积乘积确定为电阻测量的函数。替代地，可输入注入电流及测量电压的值，而非输入测量的电阻，因为电阻是电压除以电流。

在实施例中，通过所述接触探针组的第一对接触探针将第一电流注入所述测试样本。第二电流通过所述接触探针组的第二对接触探针注入所述测试样本。第三电流通过所述接触探针组的第三对接触探针注入所述测试样本。第一对接触探针、第二对接触探针及第三对接触探针之间具有一段距离。这些距离可为相同的，或不同的，这取决于组成所述对的探针。

控制器可耦合到探针且与探针电子通信。控制器通常包括可编程处理器，所述可编程处理器在软件及/或固件中经编程以执行本文描述的功能，及用于连接到系统的其它元件的适当数字及/或模拟接口。另外或替代地，控制器包括硬接线及/或可编程硬件逻辑电路，其执行控制器的至少一些功能。在实践中，控制器可包括多个互连的控制单元，具有用于接收及输出本文描述的信号的适当接口。用于控制器以实施本文公开的各种方法及功能的程序代码或指令可存储在可读存储媒体中，例如控制器中的存储器或其它存储器。

尽管已针对一或多个特定实施例描述本公开，但应了解，可在不背离本公开的范围的情况下制作本公开的其它实施例。因此，本公开被认为仅受所附权利要求书及其合理解释的限制。

Claims (15)

1.一种用于确定多层测试样本的电特性的方法，其包括：

提供所述多层测试样本，其中所述多层测试样本包含：

底层，其构成第一导电或半导体层；

界面层；

顶层，其构成第二导电或半导体层，其中所述界面层安置于所述底层与所述顶层之间，其中所述界面层具有比所述底层及所述顶层更小的电导率；且其中所述界面层具有厚度使得所述界面层大体上构成欧姆导体，且使得与穿过所述界面层的电子总输运相比，通过量子穿隧穿过所述界面层的电子输运可忽略不计；

提供微观多点探针，所述微观多点探针具有用于接触所述顶层的接触探针组；

将所述顶层与所述接触探针组接触；

测量接触探针的多个间隔中的每一者的多个电压或电阻，其中一对接触探针用于每一电阻或电压测量；

提供用于确定所述界面层的电阻面积乘积的模型，其中所述模型接收所述多个电压或电阻作为输入，且返回所述电阻面积乘积作为输出；及

通过所述模型确定所述电阻面积乘积。

2.根据权利要求1所述的方法，其中通过量子穿隧穿过所述界面层的所述电子输运由测量噪声屏蔽。

3.根据权利要求1所述的方法，其中通过量子穿隧穿过所述界面层的所述电子输运小于穿过所述界面层的所述电子总输运的1％。

4.根据权利要求1所述的方法，其进一步包括：

使用所述接触探针组的第一对接触探针将第一电流注入到所述测试样本，所述第一对接触探针之间具有第一距离；

使用所述接触探针组的第二对接触探针将第二电流注入到所述测试样本，所述第二对接触探针之间具有第二距离；及

使用所述接触探针组的第三对接触探针将第三电流注入到所述测试样本，所述第三对接触探针之间具有第三距离。

5.根据权利要求1所述的方法，其进一步包括将所述接触探针组落在所述第二导电或半导体层上，或落在连接到所述第二导电或半导体层的接触垫上。

6.根据权利要求1所述的方法，其中所述接触探针组包括多于四个的接触探针。

7.根据权利要求1所述的方法，其中所述第一导电或半导体层构成晶片衬底。

8.根据权利要求1所述的方法，其中所述底层中的所述半导体层是晶片衬底。

9.根据权利要求1所述的方法，其中所述界面层具有大于1000ohm*um^2的电阻面积乘积。

10.根据权利要求9所述的方法，其中所述电阻面积乘积大于10megaohm*um^2。

11.根据权利要求1所述的方法，其中所述微观多点探针在相邻接触探针之间具有至少为4um的距离。

12.根据权利要求11所述的方法，其中所述微观多点探针在所述接触探针的两个最外部之间具有小于3mm的距离。

13.根据权利要求1所述的方法，其中所述界面层具有大于2nm的厚度。

14.根据权利要求1所述的方法，其中所述界面层具有为所述底层或所述顶层的电导率的十分之一的电导率。

15.根据权利要求1所述的方法，其中所述模型构成所述第一导电或半导体层、所述界面层及所述第二导电或半导体层的电等效电路。