KR20240002877A - 디스플레이 모듈 및 이를 포함하는 디스플레이 장치 - Google Patents

디스플레이 모듈 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20240002877A
KR20240002877A KR1020220108754A KR20220108754A KR20240002877A KR 20240002877 A KR20240002877 A KR 20240002877A KR 1020220108754 A KR1020220108754 A KR 1020220108754A KR 20220108754 A KR20220108754 A KR 20220108754A KR 20240002877 A KR20240002877 A KR 20240002877A
Authority
KR
South Korea
Prior art keywords
layer
adhesive layer
anisotropic conductive
substrate
emitting device
Prior art date
Application number
KR1020220108754A
Other languages
English (en)
Inventor
한승룡
이윤석
김은혜
박상무
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20240002877A publication Critical patent/KR20240002877A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 개시에 따르면 디스플레이 모듈은 기판과, TFT층과, TFT층 위에 마련되는 복수의 기판 패드들과, TFT층 위에 마련되고 열가소성 소재로 형성된 접착층과 복수의 도전볼들을 포함하는 이방성 도전층과, 복수의 기판 패드들에 대응되는 복수의 소자 패드들을 포함하고 이방성 도전층에 본딩되는 무기 발광 소자를 포함한다. 접착층은 아래에서 위로 차례로 적층되는 제1층과, 제n층 (n은 2 이상의 정수)을 포함하고, 제n층은 접착층이 녹기 시작하는 온도에서 제n-1층 보다 낮은 점도를 갖고, 블랙 안료를 포함하고, 복수의 도전볼들은 제1층의 내부에 산포된다.

Description

디스플레이 모듈 및 이를 포함하는 디스플레이 장치{DISPLAY MODULE ANDD DISPLAY APPARATUS HAVING THE SAME}
본 발명은 무기 발광 소자를 이용하여 영상을 구현하는 디스플레이 모듈 및 이를 포함하는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 각각의 픽셀이 스스로 광을 내는 자발광 디스플레이와 별도의 광원을 필요로 하는 수발광 디스플레이로 구분할 수 있다.
LCD(Liquid Crystal Display)는 대표적인 수발광 디스플레이로서, 디스플레이 패널의 후방에서 광을 공급하는 백라이트 유닛, 광을 통과/차단시키는 스위치 역할을 하는 액정층, 공급된 광을 원하는 색으로 바꿔주는 컬러필터 등을 필요로 하기 때문에 구조적으로 복잡하고 얇은 두께를 구현하는데 한계가 있다.
반면에, 픽셀마다 발광 소자를 구비하여 각각의 픽셀이 스스로 광을 내는 자발광 디스플레이는 백라이트 유닛, 액정층 등의 구성요소가 필요 없고, 컬러 필터도 생략할 수 있기 때문에 구조적으로 단순하여 높은 설계 자유도를 가질 수 있다. 또한, 얇은 두께를 구현할 수 있을 뿐만 아니라, 우수한 명암비, 밝기 및 시야각을 구현할 수 있다.
자발광 디스플레이 중 마이크로 LED 디스플레이는 평판 디스플레이 중 하나로 크기가 100 마이크로미터 내외인 복수의 LED로 구성되어 있다. 백라이트가 필요한 LCD 에 비해 마이크로 LED 디스플레이는 우수한 대비, 응답 시간 및 에너지 효율을 제공할 수 있다.
본 개시의 일 측면은 무기 발광 소자가 이방성 도전층을 통해 기판 위에 실장된 디스플레이 모듈 및 이를 갖는 디스플레이 장치를 개시한다.
본 개시의 일 측면은 무기 발광 소자를 이방성 도전층을 통해 기판 위에 실장할 시에 무기 발광 소자의 소자 패드와 기판의 기판 패드 사이에 다수의 도전볼이 포획되도록 구성된 디스플레이 모듈 및 이를 갖는 디스플레이 장치를 개시한다.
본 개시의 일 실시예에 따르면 디스플레이 모듈은 기판;과, 상기 기판의 위에 마련되는 TFT층;과, 상기 TFT층 위에 마련되는 복수의 기판 패드들;과, 상기 TFT층 위에 마련되는 이방성 도전층으로서, 열가소성 소재로 형성된 접착층과, 상기 접착층의 내부에 산포된 복수의 도전볼들을 포함하는 이방성 도전층; 및 상기 이방성 도전층에 본딩되는 무기 발광 소자로서, 상기 복수의 기판 패드들에 대응되는 복수의 소자 패드들을 포함하는 무기 발광 소자; 를 포함할 수 있다.
상기 접착층은 아래에서 위로 차례로 적층되는 제1층과, 제n층(n은 2 이상의 정수)을 포함할 수 있다.
상기 제n층은 상기 접착층이 녹기 시작하는 온도에서 제n-1층 보다 낮은 점도를 갖고, 블랙 안료 또는 염료를 포함할 수 있다.
상기 복수의 도전볼들은 상기 제1층의 내부에 산포될 수 있다.
상기 제1층의 두께는 제2층의 두께보다 작을 수 있다.
상기 제1층은 블랙 안료 또는 염료를 포함할 수 있다.
상기 제1층은 투명할 수 있다.
상기 제1층은 화이트 안료 또는 염료를 포함할 수 있다.
상기 제n층은 상기 제n-1층 보다 더 많은 함량의 블랙 안료 또는 염료를 포함할 수 있다.
상기 제n-1층은 상기 제n층 보다 더 많은 함량의 화이트 안료 또는 염료를 포함할 수 있다.
상기 무기 발광 소자는 제1반도체와, 제2반도체와, 상기 제1반도체와 상기 제2반도체의 사이에 형성된 활성층을 포함하는 발광체를 포함할 수 있다.
상기 무기 발광 소자가 상기 이방성 도전층에 본딩된 때 상기 활성층은 상기 제1층의 상면 보다 아래에 위치할 수 있다.
상기 복수의 소자 패드들은 상기 발광체의 저면에 형성될 수 있다.
다른 측면에서 본 개시의 실시예에 따르면 디스플레이 모듈은 기판;과, 상기 기판의 위에 마련되는 TFT층;과, 상기 TFT층 위에 마련되는 복수의 기판 패드들;과, 상기 TFT층 위에 마련되는 이방성 도전층으로서, 열가소성 소재로 형성된 접착층과, 상기 접착층의 내부에 산포된 복수의 도전볼들을 포함하는 이방성 도전층; 및 상기 이방성 도전층에 본딩되는 무기 발광 소자로서, 상기 복수의 기판 패드들에 대응되는 복수의 소자 패드들을 포함하는 무기 발광 소자; 를 포함할 수 있다.
상기 접착층은 상기 접착층의 저면에서 상기 접착층의 상면으로 갈수록 상기 접착층이 녹기 시작하는 온도에서의 점도가 점점 낮아지도록 형성될 수 있다.
상기 접착층은 상기 접착층의 저면에서 상기 접착층의 상면으로 갈수록 점점 색상이 변하도록 형성될 수 있다.
상기 접착층은 상기 접착층의 저면에서 상기 접착층의 상면으로 갈수록 점점 더 검은 색상을 갖도록 형성될 수 있다.
상기 접착층은 상기 접착층의 상면에서 상기 접착층의 저면으로 갈수록 점점 더 화이트 색상을 갖도록 형성될 수 있다.
다른 측면에서 본 개시의 실시예에 따르면, 디스플레이 장치는 프레임;과, 상기 프레임에 M * N 행렬로 설치되는 복수의 디스플레이 모듈들; 을 포함하고, 상기 복수의 디스플레이 모듈들 각각은, 기판;과, 상기 기판의 위에 마련되는 TFT층;과, 상기 TFT층 위에 마련되는 복수의 기판 패드들;과, 상기 TFT층 위에 마련되는 이방성 도전층으로서, 열가소성 소재로 형성된 접착층과, 상기 접착층의 내부에 산포된 복수의 도전볼들을 포함하는 이방성 도전층; 및 상기 이방성 도전층에 본딩되는 무기 발광 소자로서, 상기 복수의 기판 패드들에 대응되는 복수의 소자 패드들을 포함하는 무기 발광 소자; 를 포함하고, 상기 접착층은 아래에서 위로 차례로 적층되는 제1층과, 제n층(n은 2 이상의 정수)을 포함하고, 상기 제n층은 상기 접착층이 녹기 시작하는 온도에서 제n-1층 보다 낮은 점도를 갖고, 블랙 안료 또는 염료를 포함할 수 있다.
상기 제1층의 두께는 상기 제n층의 두께 보다 작을 수 있다.
상기 제1층은 화이트 안료 또는 염료를 포함할 수 있다.
상기 제n층은 상기 제n-1층 보다 더 많은 함량의 블랙 안료 또는 염료를 포함할 수 있다.
상기 제n-1층은 상기 제n층 보다 더 많은 함량의 화이트 안료 또는 염료를 포함할 수 있다.
상기 무기 발광 소자는 제1반도체와, 제2반도체와, 상기 제1반도체와 상기 제2반도체의 사이에 형성된 활성층을 포함하는 발광체를 포함하고, 상기 무기 발광 소자가 상기 이방성 도전층에 본딩된 때 상기 활성층은 상기 제1층의 상면 보다 아래에 위치할 수 있다.
상기 복수의 소자 패드들은 상기 발광체의 저면에 형성될 수 있다.
본 개시의 실시예에 따르면, 무기 발광 소자를 이방성 도전층을 통해 기판 위에 실장할 시에 무기 발광 소자의 소자 패드와 기판의 기판 패드 사이에 다수의 도전볼이 포획되어 무기 발광 소자에 충분한 양의 전류가 공급되고 디스플레이 장치의 신뢰성이 제고될 수 있다.
본 개시의 실시예에 따르면, 디스플레이 장치의 반사율 성능이 향상될 수 있다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 장치의 외관을 도시한 도면.
도 2는 본 개시의 일 실시예에 따른 디스플레이 장치의 구성을 분해하여 도시한 도면.
도 3은 본 개시의 일 실시예에 따른 디스플레이 모듈을 제조하는 방법을 도시한 도면.
도 4는 본 개시의 일 실시예에 따른 이방성 도전층에 무기 발광 소자가 본딩된 상태를 도시한 도면.
도 5는 본 개시의 일 실시예에 따른 이방성 도전층에 무기 발광 소자가 본딩된 상태를 도시한 도면.
도 6은 본 개시의 일 실시예에 따른 이방성 도전층에 무기 발광 소자가 본딩된 상태를 도시한 도면.
도 7은 본 개시의 일 실시예에 따른 이방성 도전층에 무기 발광 소자가 본딩된 상태를 도시한 도면.
도 8은 본 개시의 일 실시예에 따른 이방성 도전층에 무기 발광 소자가 본딩된 상태를 도시한 도면.
도 9는 본 개시의 일 실시예에 따른 도전볼의 배치 상태를 도시한 도면.
도 10은 본 개시의 일 실시예에 따른 도전볼의 배치 상태를 도시한 도면.
본 명세서에 기재된 실시예는 본 발명의 가장 바람직한 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에서 있어서 이들을 대체할 수 있는 다양한 균등물 또는 변형예들도 본 발명의 권리 범위에 포함되는 것으로 이해되어야 할 것이다.
설명 중 사용되는 단수의 표현은 문맥상 명백하게 뜻하지 않은 이상 복수의 표현을 포함할 수 있다. 도면에서 요소들의 형상 및 크기 등의 명확한 설명을 위해 과장된 것일 수 있다.
본 명세서에서 '포함하다' 또는 '가지다' 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지칭하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
명세서 전체에서, "제 1", "제2"와 같은 서수의 표현은 복수의 구성 요소들을 상호구분하기 위해 사용하는 것으로서, 사용된 서수가 구성 요소들 간의 배치 순서, 제조 순서가 중요도 등을 나타내는 것은 아니다.
단수의 표현은 문맥상 명백하게 예외가 있지 않는 한, 복수의 표현을 포함한다.
이하에서는 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 장치의 외관을 도시한 도면이다. 도 2는 본 개시의 일 실시예에 따른 디스플레이 장치의 구성을 분해하여 도시한 도면이다.
도면에서 도시된 복수의 무기 발광 소자들(30)을 비롯한 디스플레이 장치(1)의 일부 구성들은 수 μm 내지 수백 μm 크기를 가지는 마이크로 단위의 구성으로 설명의 편의상 일부 구성들의 스케일을 과장하여 도시하였다.
도 1 내지 도 2를 참조하면, 디스플레이 장치(1)는 정보, 자료, 데이터 등을 문자, 도형, 그래프, 영상 등으로 표시하여 주는 장치로서, TV, PC, 모바일, 디지털 사이니지(singage) 등이 디스플레이 장치(1)로 구현될 수 있다.
디스플레이 장치(1)는 영상을 표시하는 복수의 디스플레이 모듈들(20)과, 복수의 디스플레이 모듈들(20)에 전원을 공급하는 전원 공급 장치(미도시)와, 디스플레이 모듈들(20)의 전체적인 동작을 제어하는 메인 보드(16)와, 복수의 디스플레이 모듈들(20)을 지지하는 프레임(15)과, 프레임(15)의 후면을 커버하는 후방 커버(10)를 포함할 수 있다. 후방 커버(10)는 스탠드(미도시)를 통해 바닥 위에 설치되거나, 또는 행어(미도시) 등을 통해 벽에 설치될 수 있다.
복수의 디스플레이 모듈들(20)은 서로 인접하도록 상하 좌우로 배열될 수 있다. 복수의 디스플레이 모듈들(20)은 M * N 의 매트릭스 형태로 배열될 수 있다. 본 실시예에서 복수의 디스플레이 모듈들(20)은 16개가 마련되고, 4 * 4 의 매트릭스 형태로 배열되고 있으나, 복수의 디스플레이 모듈들(20)의 개수 및 배열 방식에 제한은 없다.
복수의 디스플레이 모듈들(20)은 프레임(15)에 설치될 수 있다. 복수의 디스플레이 모듈들(20)은 마그넷을 이용한 자력이나, 기계적인 끼움 구조 등 공지된 다양한 방법을 통해 프레임(15)에 설치될 수 있다. 프레임(15)의 후방에는 후방 커버(10)가 결합되며, 후방 커버(10)는 디스플레이 장치(1)의 후면 외관을 형성할 수 있다.
후방 커버(10)는 금속 재질을 포함할 수 있다. 이에 따라 복수의 디스플레이 모듈들(20) 및 프레임(15)에서 발생된 열이 용이하게 후방 커버(10)로 전도되어 디스플레이 장치(1)의 방열 효율을 상승시킬 수 있다.
이와 같이 본 발명의 실시예에 따른 디스플레이 장치(1)는 복수의 디스플레이 모듈들(20)을 타일링하여 대화면을 구현할 수 있다.
본 발명의 실시예와 달리 단일개의 디스플레이 모듈(20)이 디스플레이 장치(1)에 적용될 수 있다. 즉 디스플레이 모듈(20)은 단일 단위로 wearable device, portable device, handheld device 및 각종 디스플레이가 필요가 전자 제품이나 전장에 설치되어 적용될 수 있다.
복수의 디스플레이 모듈들(20)은 서로 동일한 구성을 가질 수 있다. 따라서, 이하에 기재된 어느 하나의 디스플레이 모듈(20)에 대한 설명은 다른 모든 디스플레이 모듈들(20)에 동일하게 적용될 수 있다.
디스플레이 모듈(20)은 복수의 무기 발광 소자들(30)을 포함할 수 있다. 복수의 무기 발광 소자들(30)은 각각 서브 픽셀을 형성할 수 있다. 복수의 무기 발광 소자들(30)은 R 무기 발광 소자(30R), G 무기 발광 소자(30G), B 무기 발광 소자(30B)를 포함할 수 있다.
픽셀은 서로 다른 색상의 광을 출력하는 적어도 3개의 서브 픽셀의 조합으로 형성될 수 있다. 구체적으로, 픽셀(P)은 R, G, B에 각각 대응되는 세 개의 서브 픽셀로 이루어질 수 있다. 여기서, 적색 서브 픽셀은 적색광을 출력할 수 있고, 녹색 서브 픽셀은 녹색광을 출력할 수 있으며, 청색 서브 픽셀은 청색광을 출력할 수 있다. 적색 서브 픽셀은 R 무기 발광 소자로 구성되고, 녹색 서브 픽셀은 G 무기 발광 소자로 구성되며, 청색 서브 픽셀은 B 무기 발광 소자로 구성될 수 있다.
R 발광 소자(30R)와, G 발광 소자(30G)와, B 발광 소자(30B)는 도 1과 같이 일렬로 소정 간격으로 배치될 수도 있다. 그러나, 이에 한정되는 것은 아니고 삼각형 형태 등 다른 형태로도 배치될 수도 있다.
또한, 본 개시에서는 하나의 픽셀이 R, G, B에 각각 대응되는 세 개의 서브 픽셀로 이루어진 것을 예로 들었으나, 이에 한정되는 것은 아니다. 하나의 픽셀은 R, G 또는 G, B 또는 B, R 의 2개의 서브 픽셀로 이루어지거나, R, B, W의 3개의 서브 픽셀로 이루어지거나, R, G, B, W(백색) 의 4개의 서브 픽셀로 이루어지거나 또는 그 이상의 서브 픽셀로 이루어질 수 있다.
도 3은 본 개시의 일 실시예에 따른 디스플레이 모듈을 제조하는 방법을 도시한 도면이다. 도 4는 본 개시의 일 실시예에 따른 이방성 도전층에 무기 발광 소자가 본딩된 상태를 도시한 도면이다.
도 3 및 도 4를 참조하면, 디스플레이 모듈(20)은 기판(50)과, 기판(50) 위에 마련되는 TFT층(51)과, TFT층(51) 위에 마련되는 복수의 기판 패드들(52, 53)과, TFT층(51)의 위에 마련되는 이방성 도전층(160)과, 이방성 도전층(160) 위에 본딩되는 복수의 무기 발광 소자들(30)을 포함할 수 있다.
기판(50)은 디스플레이 모듈(20)의 뼈대를 이루며, 유리(glass) 재질로 형성될 수 있다. 다만, 실시예에 따라, 유리가 아닌 폴리이미드(Polyimide), PET, FR4 등에 의해 형성될 수도 있다.
TFT층(51)은 기판(50)의 상면에 형성되며 TFT(Thin Film Transistor) 회로를 포함할 수 있다. TFT 층(51)은 복수의 픽셀 영역을 포함할 수 있다. 각 픽셀 영역에는 서브 픽셀을 구동하기 위한 픽셀 회로가 마련될 수 있다.
픽셀 회로는 각 무기 발광 소자(30R, 30G, 30B)와 전기적으로 연결되고 대응하는 각 무기 발광 소자(30R, 30G, 30B)를 점등 또는 점멸하도록 제어할 수 있다.
기판(50)의 하면에는 TFT 회로를 구동하는 구동 회로(미도시)가 형성되고, 기판(50)의 측면에는 TFT층(51)의 TFT 회로와 구동 회로(미도시)를 전기적으로 연결하는 측면 배선(미도시)이 형성될 수 있다.
복수의 기판 패드들(52, 53)은 TFT층(51)의 TFT 회로와 전기적으로 연결될 수 있다. 복수의 기판 패드들(52, 53)은 무기 발광 소자(30)의 소자 패드들(42, 43)에 각각 대응될 수 있다. 제1기판 패드(52)는 제1소자 패드(42)에 전기적으로 연결될 수 있고, 제2기판 패드(53)는 제2소자 패드(43)에 전기적으로 연결될 수 있다.
이방성 도전층(160)은 필름 형태의 이방성 도전 필름(ACF, Anisotropic Conductive Film)과, 페이스트 형태의 이방성 도전 페이스트(ACP, Anisotropic Conductive Paste)를 포함할 수 있다.
이방성 도전층(160)은 기판 패드들(52, 53)을 덮도록 TFT층(51) 위에 마련될 수 있다. 즉, 기판 패드들(52, 53)은 이방성 도전층(160)에 매립될 수 있다.
이방성 도전층(160)은 접착층(170)과, 접착층(170)의 내부에 산포된 복수의 도전볼들(80)을 포함할 수 있다. 접착층(170)은 전기가 통하지 않을 수 있으며, 가열하여 형태를 변형시킬 수 있는 열가소성 소재로 형성될 수 있다. 일례로, 접착층(170)은 스타이렌 부타디엔,　폴리비닐 부틸렌 등으로 형성될 수 있다.
도전볼들(80)은 얇은 절연막으로 둘러싸인 도전성 입자로서 압력에 의해 절연막이 깨지면서 압착 방향에 따른 도체와 도체를 서로 전기적으로 연결시킬 수 있다. 즉, 무기 발광 소자(30)를 이방성 도전층(160)에 본딩하는 중에 소자 패드(42, 43)와 기판 패드(52, 53) 사이에 위치한 도전볼(80)의 절연막이 깨지면서 소자 패드(42, 43)와 기판 패드(53, 53)가 전기적으로 연결될 수 있다. 도전성 입자로서 금속재료인　Au, Ni, Pd　등이 사용될 수 있다.
무기 발광 소자(30)는 무기물(無機物) 재질로 형성되며, 가로, 세로 및 높이가 각각 수 μm 내지 수십 μm 크기를 갖는 마이크로 LED일 수 있다.
무기 발광 소자(30)는 가로, 세로, 및 높이 중 단변의 길이가 100μm 이하의 크기일 수 있다. 즉, 무기 발광 소자(30)는 사파이어 또는 실리콘 웨이퍼에서 픽업되어 직접 기판(50) 위에 직접 전사될 수 있다. 무기 발광 소자(30)는 정전 헤드(Electrostatic Head)를 사용하는 정전기 방식 또는 PDMS 나 실리콘 등의 탄성이 있는 고분자 물질을 헤드로 사용하는 스탬프 방식 등을 통해 픽업 및 이송될 수 있다.
무기 발광 소자(30)는 제1반도체(38)와, 제2반도체(39)와, 상기 제1반도체(38)와 상기 제2반도체(39)의 사이에 형성되어 빛이 생성되는 활성층(40)을 포함하는 발광체(31)와, 발광체(31)의 저면(37)에 마련되는 한 쌍의 소자 패드(42, 43)를 포함할 수 있다.
소자 패드(42)는 제1 반도체(38)에 전기적으로 연결되며, Al, Ti, Cr, Ni, Pd, Ag, Ge, Au 중 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 소자 패드(43)는 제2 반도체(39)에 전기적으로 연결되며, Al, Ti, Cr, Ni, Pd, Ag, Ge, Au 중 어느 하나 또는 이들의 합금으로 이루어질 수 있다.
제1반도체(38)와 제2반도체(39)는 수직 방향으로 배치될 수 있다. 제1반도체(38)는 n 형 반도체와 p 형 반도체 중 어느 하나일 수 있으며, 제2반도체(39)는 n 형 반도체와 p 형 반도체 중 다른 하나일 수 있다. 활성층(40)은 MQW(multiple-quantum-well) 또는 SQW(single-quantum-well)로 구성될 수 있다.
발광체(31)는 대략 육면체 형상으로 형성될 수 있다. 즉, 발광체(31)는 상면(32)과, 저면(37)과, 측면(33, 34)를 가질 수 있다. 한 쌍의 소자 패드(42, 43)은 발광체(31)의 저면(37)에 형성되며 소위 플립칩(Flip chip) 구조를 갖는다고 할 수 있다.
한 쌍의 소자 패드(42, 43)은 한 쌍의 기판 패드(52, 53)에 대응될 수 있다. 한 쌍의 소자 패드(42, 43)는 각각 캐소드(41)와 애노드(42)를 포함할 수 있다. 한 쌍의 소자 패드(42, 43)는 무기 발광 소자(30)의 길이 방향의 양단의 저면에 각각 마련될 수 있다.
이방성 도전층(160)에 열을 가하면서 무기 발광 소자(30)를 이방성 도전층(160)을 향해 가압하면, 접착층(170)이 압축되면서 도전볼(80)이 소자 패드(42, 43)와 기판 패드(52, 53)에 접촉하게 되며, 소자 패드(42, 43)과 기판 패드(52, 53)가 전기적으로 연결될 수 있다.
다만, 이러한 본딩 공정 중에 압력이 가해지는 영역에 위치한 도전볼들(80) 중에 일부가 본딩 방향(A)에 수직한 방향(B)으로 이동하여 소자 패드(42, 43)과 기판 패드(52, 53) 사이의 공간에서 외측으로 탈출하는 경우가 발생할 수 있다. 이와 같이, 도전볼들(80)이 소자 패드(42, 43)과 기판 패드(52, 53) 사이의 공간의 외측으로 탈출하면 소자 패드(42, 43)와 기판 패드(52, 53)에 접촉되는 도전볼들(80)의 수가 줄어들어 소자 패드(42, 43)와 기판 패드(52, 53) 사이에 전류가 흐르지 않거나 전류가 불충분하게 흐를 수 있다.
본 실시예에 따르면 디스플레이 모듈(120)은 본딩 공정 중에 도전볼들(80)의 탈출을 제한하여 무기 발광 소자(30)의 구동에 충분한 전류를 공급하도록 2층 구조의 이방성 도전층(160)을 포함할 수 있다.
구체적으로 이방성 도전층(160)의 접착층(170)은 2층 구조로 이루어질 수 있다. 즉, 접착층(170)은 제1층(171)과, 제1층(171)의 상측에 마련되는 제2층(172)을 포함할 수 있다. 도전볼들(80)은 제1층(171)의 내부에 산포되도록 마련되고, 도전볼들(80)은 제2층(172)의 내부에는 마련되지 않을 수 있다.
제1층(171)은 제2층(172)에 비해 높은 점도를 가질 수 있다. 구체적으로, 접착층(170)이 열에 의해 녹기 시작하는 온도에서 제1층(171)은 제2층(172)에 비해 높은 점도를 갖는 재질로 형성될 수 있다. 즉, 제1층(171)은 제2층(172)에 비해 유동성이 낮을 수 있다. 이러한 구성으로 제1층(171)의 내부에 산포된 도전볼들(80)이 제1층(171)에서 제2층(172)으로의 탈출이 어려워지고, 따라서, 본딩 공정 중에 압력이 가해지는 영역에 위치한 도전볼들(80) 중에 소자 패드(42, 43)와 기판 패드(52, 53) 사이의 공간에서 외측으로 탈출하는 것이 제한될 수 있다.
또한, 제1층(171)의 내부에 산포된 도전볼들(80)이 유동하는 것이 더욱 방지되도록 제1층(171)의 두께(171d)가 매우 얇게 형성될 수 있다. 즉, 제1층(171)의 두께(171d)는 제2층(172)의 두께(172d) 보다 작을 수 있다.
디스플레이 모듈(120)이 높은 명암비(contrast ratio)를 갖고 시인성 및 화질이 향상되도록 접착층(170)은 블랙 색상을 가질 수 있다. 접착층(170)은 블랙 안료 또는 염료를 포함할 수 있다.
안료는 카본 블랙, 흑연, 금속 산화물, 유기블랙 안료, 아조 안료, 프타로시아닌안료, 퀴나크리돈 안료, 이소인돌리논 안료, 이소인돌린 안료, 페리렌 안료, 페리논 안료, 디옥사진 안료, 안트라퀴논 안료, 디안트라퀴노닐 안료, 안트라피리미딘 안료, 안탄트론(anthanthrone) 안료, 인단트론(indanthrone) 안료, 프라반트론 안료, 피란트론(pyranthrone) 안료, 디케토피로로피롤 안료, 탄산칼슘, 탄산납, 탄산바륨, 황산바륨, 황산납, 인산납, 인산아연, 산화티타늄, 산화알루미늄, 이산화규소, 산화아연, 산화안티몬, 산화지르코늄, 산화주석, 황화아연, 황화스트론튬, 티타늄산스트론튬, 텅스텐산바륨, 메타규산납, 탈크, 카올린, 클레이, 염화산화비스무트, 및/또는 수산화칼슘백색 안료 등을 포함할 수 있다.
염료는 페릴렌 염료, 안트라퀴논 염료, 트리아릴메탄 염료, 프탈로시아닌 염료, 크산텐 염료, 및/또는 디피로메텐 염료를 포함할 수 있다.
접착층(170)은 광흡수 효과를 가질 수 있다. 접착층(170)은 외광을 흡수하여 외광의 반사를 억제할 수 있다.
제1층(171)과 제2층(172)은 블랙 색상을 가질 수 있다. 즉, 제1층(171)과 제2층(172)은 블랙 안료 또는 염료를 포함할 수 있다.
이와 같이 본 개시에 따른 이방성 도전층(160)은 무기 발광 소자(30)의 본딩 시에 더 많은 도전볼(80)이 소자 패드(42, 43)와 기판 패드(52, 53)의 사이에 포획되어 전류가 안정적으로 흐를 수 있도록 한다. 또한, 이방성 도전층(160)은 외광의 반사율을 저감시켜 디스플레이 모듈(120)의 명암비(contrast ratio), 시인성 및 화질이 향상될 수 있다.
도 5는 본 개시의 일 실시예에 따른 이방성 도전층에 무기 발광 소자가 본딩된 상태를 도시한 도면이다.
전술한 실시예와 동일한 구성에 대해서는 동일한 도면 부호를 부여하고 설명은 생략할 수 있다.
도 5를 참조하면, 디스플레이 모듈(220)은 본딩 공정 중에 도전볼들(80)의 탈출을 제한하여 무기 발광 소자(30)의 구동에 충분한 전류를 공급하도록 2층 구조의 이방성 도전층(260)을 포함할 수 있다.
구체적으로 이방성 도전층(260)의 접착층(270)은 2층 구조로 이루어질 수 있다. 즉, 접착층(270)은 제1층(271)과, 제1층(271)의 상측에 마련되는 제2층(272)을 포함할 수 있다. 도전볼들(80)은 제1층(271)의 내부에 산포되도록 마련되고, 도전볼들(80)은 제2층(272)의 내부에는 마련되지 않을 수 있다.
제1층(271)은 제2층(272)에 비해 높은 점도를 가질 수 있다. 구체적으로, 접착층(270)이 열에 의해 녹기 시작하는 온도에서 제1층(271)은 제2층(272)에 비해 높은 점도를 갖는 재질로 형성될 수 있다.
또한, 제1층(271)의 내부에 산포된 도전볼들(80)이 유동하는 것이 더욱 방지되도록 제1층(271)의 두께(271d)가 매우 얇게 형성될 수 있다. 즉, 제1층(271)의 두께(271d)는 제2층(272)의 두께(272d) 보다 작을 수 있다.
제1층(271)과 제2층(272)은 서로 다른 색상을 가질 수 있다. 제2층(272)은 블랙 색상을 가질 수 있다. 제2층(272)은 광흡수 효과를 가질 수 있다. 제2층(272)은 외광을 흡수하여 외광의 반사를 억제할 수 있다. 이를 위해 제2층(272)은 블랙 안료 또는 염료를 포함할 수 있다.
제1층(271)은 블랙 색상이 아닌 다른 색상으로 형성될 수 있다. 제1층(271)은 투명 재질로 형성될 수 있다. 무기 발광 소자(30)는 제1반도체(38)와, 제2반도체(39)와, 상기 제1반도체(38)와 상기 제2반도체(39)의 사이에 형성되어 빛이 생성되는 활성층(40)을 포함하는 발광체(31)와, 발광체(31)의 저면(37)에 마련되는 한 쌍의 소자 패드(42, 43)를 포함할 수 있다.
제1반도체(38)와 제2반도체(39)는 수직 방향으로 배치될 수 있다. 제1반도체(38)는 n 형 반도체와 p 형 반도체 중 어느 하나일 수 있으며, 제2반도체(39)는 n 형 반도체와 p 형 반도체 중 다른 하나일 수 있다. 활성층(40)은 MQW(multiple-quantum-well) 또는 SQW(single-quantum-well)로 구성될 수 있다. 활성층(40)에서 빛은 전후, 좌우, 상하의 전 방향으로 방출될 수 있다.
활성층(40)은 제1층(271)의 상면 보다 아래에 위치할 수 있다. 즉, 활성층(40)은 제1층(271)과 제2층(272)의 경계 보다 아래에 위치할 수 있다. 활성층(40)은 제1층(271)의 상면에 실질적으로 수평하도록 형성될 수 있다. 이와 같이, 제1층(271)이 투명 재질로 형성되고 활성층(40)이 제1층(271)의 상면 보다 아래에 위치함으로써, 활성층(40)에서 방출되는 광속(Flux) 중에 휘도에 기여하지 못하고 소실되는 광속이 감소할 수 있다. 즉, 활성층(40)에서 방출되는 광속 중에 활성층(40)의 하면이나 측면을 향해 방출되는 빛이 소실되지 않을 수 있다. 활성층(40)에서 방출되는 광속 중에 활성층(40)의 하면이나 측면을 향해 방출되는 빛은 제1층(271)에서 디스플레이 모듈(220)의 상방을 향해 반사될 수 있다. 따라서, 디스플레이 모듈(220)의 휘도가 향상될 수 있다.
도 6은 본 개시의 일 실시예에 따른 이방성 도전층에 무기 발광 소자가 본딩된 상태를 도시한 도면이다.
전술한 실시예와 동일한 구성에 대해서는 동일한 도면 부호를 부여하고 설명은 생략할 수 있다.
도 6을 참조하면, 디스플레이 모듈(320)은 본딩 공정 중에 도전볼들(80)의 탈출을 제한하여 무기 발광 소자(30)의 구동에 충분한 전류를 공급하도록 2층 구조의 이방성 도전층(360)을 포함할 수 있다.
구체적으로 이방성 도전층(360)의 접착층(370)은 2층 구조로 이루어질 수 있다. 즉, 접착층(370)은 제1층(371)과, 제1층(371)의 상측에 마련되는 제2층(372)을 포함할 수 있다. 도전볼들(80)은 제1층(371)의 내부에 산포되도록 마련되고, 도전볼들(80)은 제2층(372)의 내부에는 마련되지 않을 수 있다.
제1층(371)은 제2층(372)에 비해 높은 점도를 가질 수 있다. 구체적으로, 접착층(370)이 열에 의해 녹기 시작하는 온도에서 제1층(371)은 제2층(372)에 비해 높은 점도를 갖는 재질로 형성될 수 있다.
또한, 제1층(371)의 내부에 산포된 도전볼들(80)의 유동성이 더욱 적어지도록 제1층(371)의 두께(371d)가 매우 얇게 형성될 수 있다. 일례로, 제1층(371)의 두께(371d)는 제2층(372)의 두께(372d) 보다 작을 수 있다.
제1층(371)과 제2층(372)은 서로 다른 색상을 가질 수 있다. 제2층(372)은 블랙 색상을 가질 수 있다. 제2층(372)은 광흡수 효과를 가질 수 있다. 제2층(372)은 외광을 흡수하여 외광의 반사를 억제할 수 있다. 이를 위해 제2층(372)은 블랙 안료 또는 염료를 포함할 수 있다.
제1층(371)은 블랙 색상이 아닌 다른 색상으로 형성될 수 있다. 일례로, 제1층(371)은 화이트 색상을 가질 수 있다. 제1층(371)은 활성층(40)에서 방출되는 광속 중에 제1층(371)으로 방출되는 광속을 디스플레이 모듈(320)의 상방으로 반사시켜 디스플레이 모듈(320)를 휘도를 향상시킬 수 있다. 이를 위해 제1층(371)은 화이트 안료 또는 염료를 포함할 수 있다.
무기 발광 소자(30)의 활성층(40)은 제1층(371)의 상면 보다 아래에 위치할 수 있다. 즉, 활성층(40)은 제1층(371)과 제2층(372)의 경계 보다 아래에 위치할 수 있다. 활성층(40)은 제1층(371)의 상면에 실질적으로 수평하도록 형성될 수 있다. 이와 같이, 제1층(371)이 화이트 색상을 갖고 활성층(40)이 제1층(371)의 상면 보다 아래에 위치함으로써, 활성층(40)에서 후방 또는 측방으로 방출 광속(Flux)이 리사이클링될 수 있다.
즉, 활성층(40)에서 방출되는 광속 중에 활성층(40)의 하방이나 측방을 향해 방출되는 광속은 제1층(371)에서 디스플레이 모듈(320)의 상방을 향해 반사되고 디스플레이 모듈(320)의 휘도를 향상시킬 수 있다.
따라서, 본 개시의 실시예에 따르면, 제2층(372)에서는 블랙 색상을 통해 외광의 반사가 억제되고, 제1층(371)에서는 화이트 색상을 통해 활성층(40)에서 방출된 빛이 반사되어 디스플레이 모듈(320)의 휘도가 향상되는 효과가 발생할 수 있다.
도 7은 본 개시의 일 실시예에 따른 이방성 도전층에 무기 발광 소자가 본딩된 상태를 도시한 도면이다.
이하에서 전술한 실시예와 동일한 구성에 대해서는 동일한 도면 부호를 부여하고 설명을 생략할 수 있다.
도 7을 참조하면, 디스플레이 모듈(420)은 본딩 공정 중에 도전볼들(80)의 탈출을 제한하여 무기 발광 소자(30)의 구동에 충분한 전류를 공급하도록 다층 구조의 이방성 도전층(460)을 포함할 수 있다.
구체적으로 이방성 도전층(460)의 접착층(470)은 n (n은 2 이상의 정수)층 구조로 이루어질 수 있다. 즉, 접착층(470)은 아래에서 위로 차례로 적층되는 제1층(471),… 제n층(473)을 포함할 수 있다. 도전볼들(80)은 제1층(471)의 내부에 산포되도록 마련되고, 도전볼들(80)은 제1층(471)을 제외한 다른 층의 내부에는 마련되지 않을 수 있다.
제n-1층(472)은 제n층(473)에 비해 높은 점도를 가질 수 있다. 구체적으로, 접착층(470)이 열에 의해 녹기 시작하는 온도에서 제n-1층(472)은 제n층(473)에 비해 높은 점도를 갖는 재질로 형성될 수 있다. 즉, 제n-1층(472)은 제n층(473)에 비해 유동성이 낮을 수 있다.
또한, 제1층(471)의 내부에 산포된 도전볼들(80)의 유동성이 더욱 적어지도록 제1층(471)의 두께(471d)가 매우 얇게 형성될 수 있다. 일례로, 제1층(471)의 두께(471d)는 제2층의 두께 보다 작을 수 있다. 나아가, 제n-1층(472)의 두께(472d)는 제n층(473)의 두께(473d) 보다 작을 수 있다.
외광의 반사를 억제하여 높은 명암비(contrast)를 갖고 시인성 및 화질이 향상되도록 제n층(473)은 블랙 색상을 가질 수 있다. 제n층(473)은 블랙 안료 또는 염료를 포함할 수 있다.
또한, 활성층(40)에서 방출되는 광속 중에 활성층(40)의 하방 또는 측방으로 방출되는 광속을 디스플레이 모듈(420)의 상방으로 반사시켜 디스플레이 모듈(420)를 휘도를 향상시키도록 제1층(471)은 화이트 색상을 가질 수 있다.
나아가, 접착층(470)은 아래층에서 위층으로 갈수록 점점 더 검은 색상을 갖도록 형성될 수 있다. 또한, 접착층(470)은 위층에서 아래층으로 갈수록 점점 더 화이트 색상을 갖도록 형성될 수 있다.
즉, 접착층(470)은 아래층에서 위층으로 갈수록 보다 더 많은 함량의 블랙 안료 또는 염료를 포함할 수 있다. 또한, 접착층(470)은 위층에서 아래층으로 갈수록 더 많은 함량의 화이트 안료 또는 염료를 포함할 수 있다.
도 8은 본 개시의 일 실시예에 따른 이방성 도전층에 무기 발광 소자가 본딩된 상태를 도시한 도면이다.
전술한 실시예와 동일한 구성에 대해서는 동일한 도면 부호를 부여하고 설명을 생략할 수 있다.
도 8을 참조하면, 이방성 도전층(560)은 무기 발광 소자(30)의 본딩 공정 중에 도전볼들(80)의 탈출을 제한하여 무기 발광 소자(30)의 구동에 충분한 전류를 공급하도록 할 수 있다.
이방성 도전층(560)은 접착층(570)과, 접착층(570)의 내부에 산포된 복수의 도전볼들(80)을 포함할 수 있다. 이방성 도전층(560)의 접착층(570)은 접착층(570)의 저면(571)에서 접착층(570)의 상면(572)으로 갈수록 접착층(570)이 녹기 시작하는 온도에서의 점도가 점점 낮아지도록 형성될 수 있다. 도전볼들(80)은 접착층(570) 내부의 하부에 배치될 수 있다.
이와 같은 구조를 가짐으로써 도전볼들(80)이 접착층(570)의 하부에서 상부로 이동하는 것이 제한될 수 있고, 무기 발광 소자(30)를 이방성 도전층(560)에 본딩할 시에 소자 패드(42, 43)와 기판 패드(52, 53) 사이의 공간에서 외측으로 탈출하는 도전볼들(80)의 개수가 감소할 수 있다.
접착층(570)은 접착층(570)의 저면(571)에서 접착층(570)의 상면(572)으로 갈수록 점점 더 검은 색상을 갖도록 형성될 수 있다. 또한, 접착층(570)은 접착층(570)의 상면(572)에서 접착층(570)의 저면(571)으로 갈수록 점점 더 화이트 색상을 갖도록 형성될 수 있다.
이러한 구조로써, 외광의 반사가 억제되어 디스플레이 모듈(520)의 명암비가 향상되고, 활성층(40)에서 방출된 빛이 리사이클링되어 디스플레이 모듈(520)의 휘도가 향상될 수 있다.
도 9는 본 개시의 일 실시예에 따른 도전볼의 배치 상태를 도시한 도면이고, 도 10은 본 개시의 일 실시예에 따른 도전볼의 배치 상태를 도시한 도면이다.
도 9 및 도 10을 참조하여 이방성 도전층(160)의 접착층(170) 내부에서의도전볼들(80)의 배치에 대해 설명한다. 본 개시의 실시예에 따르면 도전볼들(80)의 배치는 다양한 형태로 가능할 수 있다
즉, 도전볼들(80)은 일정한 형태로 정렬되도록 배치될 수 있다. 일례로 도 9에 도시된 바와 같이 도전볼들(80)은 복수의 행으로 배열되고, 인접하는 행은 서로 엇갈리게 배열될 수 있다. 이러한 배치는 이방성 도전층(160)의 전 영역에 도전볼들(80)의 밀도가 고르게 되도록 하여, 무기 발광 소자(30)를 이방성 도전층(160)에 본딩할 시에 일부 무기 발광 소자(30)에 불충분한 전류가 공급되거나 전류가 공급되지 않게 되는 것을 방지하기 위함이다.
전술한 본 개시의 다양한 실시예에 따르면 무기 발광 소자(30)를 이방성 도전층(160)에 본딩할 시에 도전볼들(80)이 소자 패드(42, 43) 및 기판 패드(52, 53)의 사이에서 외곽으로 탈출되는 것이 최소화될 수 있기 때문에 도 10에 도시된 바와 같이 도전볼들(80)의 배치의 자유도가 증대될 수 있다.
특정 실시예에 의하여 상기와 같은 본 발명의 기술적 사상을 설명하였으나 본 발명의 권리범위는 이러한 실시예에 한정되는 것이 아니다. 특허청구범위에 명시된 본 발명의 기술적 사상으로서의 요지를 일탈하지 아니하는 범위 안에서 당분야에서 통상의 지식을 가진 자에 의하여 수정 또는 변형 가능한 다양한 실시예들도 본 발명의 권리범위에 속한다 할 것이다.
1 : 디스플레이 장치
120, 220, 320, 420, 520 : 디스플레이 모듈
30, 30R, 30G, 30B : 무기 발광 소자
31 : 발광체
40 : 활성층
42, 43 : 소자 패드
50 : 기판
51 : TFT층
52, 53 : 기판 패드
160, 260, 360, 460, 560 : 이방성 도전층
170, 270, 370, 470, 570 : 접착층
171, 271, 371, 471 : 제1층
172, 272, 372 : 제2층
473 : 제n-1층
474 : 제n층
80 : 도전볼

Claims (20)

  1. 기판(50);
    상기 기판(50)의 위에 마련되는 TFT층(51);
    상기 TFT층(51) 위에 마련되는 복수의 기판 패드들(52, 53);
    상기 TFT층(51) 위에 마련되는 이방성 도전층(160, 260, 360, 460)으로서, 열가소성 소재로 형성된 접착층(170, 270, 370, 470)과, 상기 접착층(170, 270, 370, 470)의 내부에 산포된 복수의 도전볼들(80)을 포함하는 이방성 도전층(160, 260, 360, 460); 및
    상기 이방성 도전층(160, 260, 360, 460)에 본딩되는 무기 발광 소자(30)로서, 상기 복수의 기판 패드들(52, 53)에 대응되는 복수의 소자 패드들(42, 43)을 포함하는 무기 발광 소자(30); 를 포함하고,
    상기 접착층(170, 270, 370, 470)은 아래에서 위로 차례로 적층되는 제1층(171, 271, 371, 471)과, 제n층(172, 272, 372, 474)(n은 2 이상의 정수)을 포함하고,
    상기 제n층(172, 272, 372, 474)은 상기 접착층(170, 270, 370, 470)이 녹기 시작하는 온도에서 제n-1층(171, 271, 371, 473) 보다 낮은 점도를 갖고, 블랙 안료를 포함하고,
    상기 복수의 도전볼들(80)은 상기 제1층(171, 271, 371, 471)의 내부에 산포된 디스플레이 모듈(120, 220, 320, 420).
  2. 제1항에 있어서,
    상기 제1층(171, 271, 371)의 두께(161d, 261d, 361d)는 제2층(162, 262, 362)의 두께(162d, 262d, 362d) 보다 작은 디스플레이 모듈(120, 220, 320).
  3. 제1항에 있어서,
    상기 제1층(161)은 블랙 안료 또는 염료를 포함하는 디스플레이 모듈(120).
  4. 제1항에 있어서,
    상기 제1층(261)은 투명한 디스플레이 모듈(220).
  5. 제1항에 있어서,
    상기 제1층(361)은 화이트 안료 또는 염료를 포함하는 디스플레이 모듈(320).
  6. 제1항에 있어서,
    상기 제n층(474)은 상기 제n-1층(473) 보다 더 많은 함량의 블랙 안료 또는 염료를 포함하는 디스플레이 모듈(420).
  7. 제1항에 있어서,
    상기 제n-1층(473)은 상기 제n층(474) 보다 더 많은 함량의 화이트 안료 또는 염료를 포함하는 디스플레이 모듈(420).
  8. 제1항에 있어서,
    상기 무기 발광 소자(30)는 제1반도체(38)와, 제2반도체(39)와, 상기 제1반도체(38)와 상기 제2반도체(39)의 사이에 형성된 활성층(40)을 포함하는 발광체(31)를 포함하고,
    상기 무기 발광 소자(30)가 상기 이방성 도전층(160, 260, 360, 460)에 본딩된 때 상기 활성층(40)은 상기 제1층(171, 271, 371, 471)의 상면 보다 아래에 위치하는 디스플레이 모듈(120, 220, 320, 420).
  9. 제8항에 있어서,
    상기 복수의 소자 패드들(42, 43)은 상기 발광체(31)의 저면(37)에 형성된 디스플레이 모듈 디스플레이 모듈(120, 220, 320, 420).
  10. 기판(50);
    상기 기판(50)의 위에 마련되는 TFT층(51);
    상기 TFT층(51) 위에 마련되는 복수의 기판 패드들(52, 53);
    상기 TFT층(51) 위에 마련되는 이방성 도전층(560)으로서, 열가소성 소재로 형성된 접착층(570)과, 상기 접착층(570)의 내부에 산포된 복수의 도전볼들(80)을 포함하는 이방성 도전층(560); 및
    상기 이방성 도전층(560)에 본딩되는 무기 발광 소자(30)로서, 상기 복수의 기판 패드들(52, 53)에 대응되는 복수의 소자 패드들(42, 43)을 포함하는 무기 발광 소자(30); 를 포함하고,
    상기 접착층(570)은 상기 접착층(570)의 저면(571)에서 상기 접착층(570)의 상면(572)으로 갈수록 상기 접착층(570)이 녹기 시작하는 온도에서의 점도가 점점 낮아지도록 형성된 디스플레이 모듈(520).
  11. 제10항에서,
    상기 접착층(570)은 상기 접착층(570)의 저면(571)에서 상기 접착층(570)의 상면(572)으로 갈수록 점점 색상이 변하도록 형성된 디스플레이 모듈(520).
  12. 제11항에서,
    상기 접착층(570)은 상기 접착층(570)의 저면(571)에서 상기 접착층(570)의 상면(572)으로 갈수록 점점 더 검은 색상을 갖도록 형성된 디스플레이 모듈(520).
  13. 제11항에서,
    상기 접착층(570)은 상기 접착층(570)의 상면(572)에서 상기 접착층(570)의 저면(571)으로 갈수록 점점 더 화이트 색상을 갖도록 형성된 디스플레이 모듈(520).
  14. 프레임(15);
    상기 프레임(15)에 M * N 행렬로 설치되는 복수의 디스플레이 모듈들(120, 220, 320, 420); 을 포함하고,
    상기 복수의 디스플레이 모듈들(120, 220, 320, 420) 각각은,
    기판(50);
    상기 기판(50)의 위에 마련되는 TFT층(51);
    상기 TFT층(51) 위에 마련되는 복수의 기판 패드들(52, 53);
    상기 TFT층(51) 위에 마련되는 이방성 도전층(160, 260, 360, 460)으로서, 열가소성 소재로 형성된 접착층(170, 270, 370, 470)과, 상기 접착층(170, 270, 370, 470)의 내부에 산포된 복수의 도전볼들(80)을 포함하는 이방성 도전층(160, 260, 360, 460); 및
    상기 이방성 도전층(160, 260, 360, 460)에 본딩되는 무기 발광 소자(30)로서, 상기 복수의 기판 패드들(52, 53)에 대응되는 복수의 소자 패드들(42, 43)을 포함하는 무기 발광 소자(30); 를 포함하고,
    상기 접착층(170, 270, 370, 470)은 아래에서 위로 차례로 적층되는 제1층(171, 271, 371, 471)과, 제n층(172, 272, 372, 474)(n은 2 이상의 정수)을 포함하고,
    상기 제n층(172, 272, 372, 474)은 상기 접착층(170, 270, 370, 470)이 녹기 시작하는 온도에서 제n-1층(171, 271, 371, 473) 보다 낮은 점도를 갖고, 블랙 안료 또는 염료를 포함하고,
    상기 복수의 도전볼들(80)은 상기 제1층(171, 271, 371, 471)의 내부에 산포된 디스플레이 장치(1).
  15. 제14항에 있어서,
    상기 제1층(171, 271, 371, 471)의 두께(161d, 261d, 361d, 471d)는 상기 제n층(162, 262, 362, 474)의 두께(162d, 262d, 362d, 474d) 보다 작은 디스플레이 장치(1).
  16. 제14항에 있어서,
    상기 제1층(361)은 화이트 안료 또는 염료를 포함하는 디스플레이 장치(1).
  17. 제14항에 있어서,
    상기 제n층(474)은 상기 제n-1층(473) 보다 더 많은 함량의 블랙 안료 또는 염료를 포함하는 디스플레이 장치(1).
  18. 제14항에 있어서,
    상기 제n-1층(473)은 상기 제n층(474) 보다 더 많은 함량의 화이트 안료 또는 염료를 포함하는 디스플레이 장치(1).
  19. 제14항에 있어서,
    상기 무기 발광 소자(30)는 제1반도체(38)와, 제2반도체(39)와, 상기 제1반도체(38)와 상기 제2반도체(39)의 사이에 형성된 활성층(40)을 포함하는 발광체(31)를 포함하고,
    상기 무기 발광 소자(30)가 상기 이방성 도전층(160, 260, 360, 460)에 본딩된 때 상기 활성층(40)은 상기 제1층(171, 271, 371, 471)의 상면 보다 아래에 위치하는 디스플레이 장치(1).
  20. 제19항에 있어서,
    상기 복수의 소자 패드들(42, 43)은 상기 발광체(31)의 저면(37)에 형성된 디스플레이 장치(1).

KR1020220108754A 2022-06-30 2022-08-29 디스플레이 모듈 및 이를 포함하는 디스플레이 장치 KR20240002877A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220080901 2022-06-30
KR20220080901 2022-06-30

Publications (1)

Publication Number Publication Date
KR20240002877A true KR20240002877A (ko) 2024-01-08

Family

ID=89533371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220108754A KR20240002877A (ko) 2022-06-30 2022-08-29 디스플레이 모듈 및 이를 포함하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20240002877A (ko)

Similar Documents

Publication Publication Date Title
CN107017273B (zh) 使用半导体发光器件的显示装置及其制造方法
EP4141527A1 (en) Display device comprising display module and manufacturing method therefor
CN113053860A (zh) 显示模块以及具有该显示模块的显示装置
CN110050512B (zh) 使用半导体发光元件的显示装置
US11569292B2 (en) Display apparatus and manufacturing method thereof
EP3807934B1 (en) Display panel and display apparatus including the same
CN112436000A (zh) 显示装置及其制造方法
KR102145016B1 (ko) 반도체 발광 소자를 디스플레이 패널에 조립하는 조립 장치
US20200219862A1 (en) Display apparatus and method of manufacturing display apparatus thereof
KR20200027891A (ko) 디스플레이 장치 및 그 제조 방법
CN111354867A (zh) 用于显示器的封装结构
US20220246672A1 (en) Display module and manufacturing method thereof
US20200328197A1 (en) Display apparatus and method of manufacturing thereof
KR20240002877A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
CN116391267A (zh) 显示模块和该显示模块的制造方法
KR20220111513A (ko) 디스플레이 모듈 및 그 제조 방법
KR102389729B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20220091278A (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
KR20220046266A (ko) 디스플레이 장치
US20230387095A1 (en) Display module and display apparatus having the same
KR20230166823A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
US20230197918A1 (en) Display module and method for manufacturing same
US20220246673A1 (en) Display module and manufacturing method thereof
KR20230166831A (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
US20230090105A1 (en) Display apparatus including display module and manufacturing method thereof