KR20240002708A - P형 도핑된 실리콘-게르마늄 층을 형성하는 방법 및 이를 형성하기 위한 시스템 - Google Patents

P형 도핑된 실리콘-게르마늄 층을 형성하는 방법 및 이를 형성하기 위한 시스템 Download PDF

Info

Publication number
KR20240002708A
KR20240002708A KR1020230082082A KR20230082082A KR20240002708A KR 20240002708 A KR20240002708 A KR 20240002708A KR 1020230082082 A KR1020230082082 A KR 1020230082082A KR 20230082082 A KR20230082082 A KR 20230082082A KR 20240002708 A KR20240002708 A KR 20240002708A
Authority
KR
South Korea
Prior art keywords
precursor
indium
reaction chamber
type doped
doped silicon
Prior art date
Application number
KR1020230082082A
Other languages
English (en)
Inventor
바르보사 리마 루카스 페테르센
찰스 데젤라
라미 카자카
치 씨에
쥬세뻬 알레씨오 베르니
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20240002708A publication Critical patent/KR20240002708A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/08Germanium
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/52Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

p형 도핑된 실리콘 게르마늄 층을 형성하기 위한 방법 및 시스템. p형 도핑된 실리콘 게르마늄 층은 실리콘, 게르마늄, 갈륨을 포함할 수 있고, 적어도 일부 경우에 인듐을 포함할 수 있다.

Description

p 타입으로 도핑된 실리콘-게르마늄 층들을 형성하는 방법 및 그 형성을 위한 시스템{METHOD OF FORMING P-TYPE DOPED SILICON-GERMANIUM LAYERS AND SYSTEM FOR FORMING SAME}
본 개시는, 일반적으로 전자 소자를 형성하기에 적합한 방법 및 시스템에 관한 것이다. 보다 구체적으로, 본 개시는 도핑된 반도체 재료를 기판 표면 상에 형성하기 위해 사용될 수 있는 방법 및 시스템에 관한 것이다.
예를 들어, 상보성 금속-산화물-반도체(CMOS) 소자와 같은 반도체 소자의 스케일링은 집적 회로의 속도 및 밀도에 있어서 상당한 개선이 이루어졌다. 그러나, 종래의 소자 스케일링 기술은 미래의 기술 분기점에서 큰 도전에 직면해 있다.
반도체 소자 성능을 향상시키는 한 가지 접근법은 변형 유도 효과를 이용해 캐리어 이동도를 향상시켜, 결과적으로는 트랜지스터 구동 전류를 향상시키는 것이다. 예를 들어, 정공 이동도는 스트레서 부위, 예컨대 트랜지스터의 소스 및 드레인 부위에 사용되는 스트레서 부위를 사용하는 p 채널 IV족 반도체 트랜지스터에서 상당히 향상될 수 있는 것으로 나타났다.
또한, 반도체 소자 구조체의 활성 부위에 대한 컨택 저항의 감소는 미래의 기술 분기점에서 소자를 지속적으로 개선하기 위해 바람직할 수 있다. 예를 들어, (상보성) 금속-산화물-반도체(CMOS) 소자 구조체의 경우에, 컨택 저항은, 하나 이상의 활성(예, 스트레서) 부위, 예컨대 소자 구조체의 소스 및 드레인 부위와 컨택 구조체 사이의 전기 저항을 포함할 수 있다. n형 MOS 소자의 경우, 스트레서 부위는 고 도핑 부위, 즉 인 또는 비소로 도핑된 대략 5x1020 cm-3 이상의 캐리어 밀도를 갖는 부위를 포함할 수 있다. n형 MOS 소자의 스트레서 부위에서 달성될 수 있는, 고 도핑 레벨은 컨택 비저항을 0.3 mΩ-cm 미만으로 낮출 수 있다. 그러나, p형 MOS 소자의 경우, 붕소는 전형적인 도펀트로서 사용된다. 일부 경우에, 붕소는 반도체 재료에서 비교적 낮은 용해도를 가질 수 있고, 이에 따라 p형 도펀트의 고농도 및 이에 따른 반도체 재료에 대한 낮은 컨택 저항을 얻기 어려울 수 있다.
예로서, 실리콘 게르마늄 막의 컨택 저항을 낮추려는 시도는, 붕소 농도를 높게 가지며 성장하는 SiGe 층을 포함한다. 그러나, 높은 붕소 농도는 Ge:Si 비가 높을수록 달성되기 어려운데 이는 게르마늄에서의 낮은 붕소 용해도로 기인하기 때문이고, 따라서 실리콘 게르마늄 막의 붕소 농도를 단순히 증가시키려는 시도는 일반적으로 실리콘 게르마늄층의 컨택 비저항을 원하는 값으로 감소시키기에 충분하지 못했다.
실리콘 게르마늄 및 유사한 막에 대한 컨택 저항을 감소시키려는 추가 시도는 다른 도펀트의 추가(여기서 제1 도펀트(예, 붕소)가 용해될 수 있음)와 고온 어닐링 공정을 포함한다. 어닐링 공정 동안 비교적 고온을 사용하면 도핑된 반도체 막의 표면에서 도펀트 중 하나 이상을 클러스터링할 수 있기 때문에, 이러한 기술은 문제가 될 수 있다.
또한, 일부 응용 분야에서, 반도체 재료(예, 고 도핑된 IV족 반도체 재료)를 선택적으로 증착하는 것이 바람직할 수 있다. 그러나, 이러한 기술은 지금까지는 잘 개발되지 않을 수 있다.
따라서, 도핑된 반도체 재료를 증착하기 위한 개선된 방법 및 시스템이 바람직하다. 상기 방법 및/또는 시스템을 사용하여 형성된 구조체 및 장치가 또한 바람직하다.
이 부분에 진술된 문제점 및 해결책을 포함한 임의의 논의는, 단지 본 개시에 대한 맥락을 제공하는 목적으로만 본 개시에 포함되었다. 이러한 논의는 임의의 또는 모든 정보가 본 발명이 만들어졌거나 그렇지 않으면 선행 기술을 구성하는 시점에 알려진 것으로 간주되어서는 안된다. 
본 개시의 다양한 구현예는 구조체를 형성하는 방법, 이러한 방법을 사용하여 형성된 구조체 및 소자, 그리고 상기 방법을 수행하고/수행하거나 상기 구조체 및/또는 소자를 형성하기 위한 장치에 관한 것이다. 본 개시의 다양한 구현예가 이전 방법과 시스템의 문제점을 해결하는 방식은 이하에서 보다 상세히 논의되면서, 일반적으로 본 개시의 다양한 구현예는 비교적 낮은 컨택 저항을 나타내는 도핑된 반도체 층을 형성하기 위한 개선 방법을 제공한다. 추가적으로 또는 대안적으로, 도핑된 반도체 층은 비교적 낮은 온도에서 형성될 수 있다. 또한, 도핑된 반도체 층의 예시는 기판 표면의 제2 부분에 대해 선택적으로 기판 표면의 제1 부분의 위에 놓이도록 형성될 수 있다.
본 개시의 구현예에 따라, p형 도핑된 실리콘 게르마늄 층을 형성하는 방법이 제공된다. 예시적인 방법은, 반응기의 반응 챔버 내에 기판을 제공하는 단계, 및 실리콘 전구체를 반응 챔버에 제공하고, 게르마늄 전구체를 반응 챔버에 제공하고, 하나 이상의 p형 도펀트 전구체를 반응 챔버에 제공함으로써, p형 도핑된 실리콘 게르마늄 층을 형성하는 단계를 포함하며, 상기 하나 이상의 p형 도펀트 전구체는 붕소, 갈륨 및 인듐을 포함한다. 이들 구현예의 실시예에 따르면, p형 도핑된 실리콘 게르마늄 층은 기판 상에 에피택셜로 형성된다. 추가의 실시예에 따르면, 하나 이상의 p형 도펀트 전구체는 붕소, 갈륨 및 인듐 중 둘 이상을 포함할 수 있다. 예로서, 하나 이상의 p형 도펀트 전구체는, 화학식 BxHy을 갖고 x가 1-12이고 y ≥ x이고 y ≤ 3x인 보란 중 하나 이상을 포함한다. 통상적인 예는 BH3, B2H6, B4H10, B5H9 및 B10H14; 중수소-디보란(B2D6); 붕소 할로겐화물(예, BF3, BCl3, BBr3 및 BI3); 트리에틸붕소; 또는 하나 이상의 보로하이드라이드 화합물의 하나 이상을 포함한다. 하나 이상의 보로하이드라이드 화합물은 화학식 YxM(BH4)3-x로 표시되는 보로하이드라이드를 포함할 수 있으며, 여기서 Y는 수소, 중수소, 염소, 브롬 및 요오드로부터 독립적으로 선택되고, M은 갈륨 및 인듐으로부터 독립적으로 선택된 13족 금속이고, x는 0-2의 정수이다. 다른 실시예에 따르면, 하나 이상의 보로하이드라이드 화합물은 화학식 RxM(BH4)3-x로 표시되는 보로하이드라이드를 포함하고, 여기서 R은 CH3, C2H5, C6H5, CF3SO3 및 NH2로부터 독립적으로 선택되고, M은 갈륨 및 인듐으로부터 독립적으로 선택된 13족 금속이고, x는 1 내지 3의 정수이다. 추가의 실시예에 따르면, 하나 이상의 p형 도펀트 전구체는 인듐 유기금속 화합물 및 인듐 할로겐화물 화합물 중 하나 이상을 포함한다.
본 개시의 추가 구현예에 따르면, p형 도핑된 실리콘 게르마늄 층을 형성하는 방법은, 반응기의 반응 챔버 내에 기판을 제공하는 단계 및 실리콘 전구체를 반응 챔버에 제공하고, 게르마늄 전구체를 반응 챔버에 제공하고, 하나 이상의 p형 도펀트 전구체를 반응 챔버에 제공함으로써, 붕소 및 갈륨을 포함하는 p형 도핑된 실리콘 게르마늄 층을 형성하는 단계를 포함하며, 상기 하나 이상의 p형 도펀트 전구체는 갈륨 트리브로마이드 또는 갈륨 트리아이오다이드 중 하나 이상을 포함한다.
본 개시의 추가 실시예에 따르면, p형 도핑된 실리콘 게르마늄 층을 형성하는 방법은, 반응기의 반응 챔버 내에 기판을 제공하는 단계 및 p형 도핑된 실리콘 게르마늄 층을 형성하는 단계를 포함하되, 상기 형성 단계는, 실리콘 전구체를 반응 챔버에 제공하는 단계, 게르마늄 전구체를 반응 챔버에 제공하는 단계, 및 하나 이상의 p형 도펀트 전구체를 반응 챔버에 제공하는 단계를 포함하며, 상기 실리콘 전구체는 브롬 및 요오드 중 하나 이상을 포함한다. 실리콘 전구체는 화학식 SiXaH4-a로 표시될 수 있으며, 여기서 각각의 X는 I 및 Br로 이루어진 군으로부터 선택된 독립 선택적 할로겐이고, a는 적어도 1이고 4 이하이다.
본 개시의 추가 실시예에 따르면, 구조체는 본원에 기술된 방법에 따라 형성되는 p형 도핑된 실리콘 게르마늄 층 및 기판을 포함한다.
본 개시의 추가 실시예에 따라, 본원에 기술된 바와 같은 방법을 수행하기 위한 시스템이 제공된다.
이들 및 다른 구현예는 첨부된 도면을 참조하는 특정 구현예의 다음 상세한 설명으로부터 당업자에게 쉽게 분명해질 것이다. 본 발명은 개시된 임의의 특정 구현예에 한정되지 않는다.
다음의 예시적인 도면과 연관하여 고려되는 경우에 발명의 상세한 설명 및 청구범위를 참조함으로써, 본 개시의 구현예에 대해 더욱 완전한 이해를 얻을 수 있다.
도 1은 본 개시의 예시적 구현예에 따른 방법을 나타낸다.
도 2는 본 개시의 예시적 구현예에 따라 다른 방법을 나타낸다.
도 3은 본 개시의 예시적 구현예에 따라 또 다른 방법을 나타낸다.
도 4는 본 개시의 예에 따른 구조체를 나타낸다.
도 5는 본 개시의 예시적인 추가 구현예에 따른 반응기 시스템을 나타낸다.
도면의 요소는 간략하고 명료하게 도시되어 있으며, 반드시 축적대로 도시되지 않았음을 이해할 것이다. 예를 들어, 본 개시에서 예시된 구현예의 이해를 돕기 위해 도면 중 일부 구성 요소의 치수는 다른 구성 요소에 비해 과장될 수 있다.
아래에 제공된 방법, 구조체, 소자 및 시스템의 예시적인 구현예의 설명은 단지 예시적인 것이고, 예시의 목적으로만 의도된 것이며, 다음의 설명은 본 개시의 범주 또는 청구 범위를 제한하고자 함이 아니다. 또한, 특징부를 기술한 다수 구현예를 인용하는 것이 추가적인 특징부를 갖는 다른 구현예 또는 명시된 특징부의 다른 조합을 포함한 다른 구현예를 배제하고자 함이 아니다. 예를 들어, 다양한 구현예가 예시적인 구현예로서 제시되고, 종속된 청구범위에 인용될 수 있다. 달리 언급되지 않는 한, 예시적인 구현예 또는 이의 구성 요소는 조합될 수 있거나 서로 분리되어 적용될 수 있다.
이하에서 더욱 상세히 설명되는 바와 같이, 본 개시의 다양한 구현예는 p형 도핑된 실리콘 게르마늄 층을 형성하는 방법을 제공한다. 예시적인 방법은, 예를 들어 비교적 높은 이동도, 비교적 낮은 컨택 저항을 나타내며 증착된 층의 구조 및 조성을 유지하는, 반도체 소자의 소스 및/또는 드레인 부위를 형성하기 위해 사용될 수 있다. 예를 들어, 층은 MOSFET에서 p형 도핑된 소스 및/또는 드레인 부위로서 사용될 수 있다. 이들 층이 사용될 수 있는 예시적인 MOSFET는, FinFET 및 GAA(게이트-올-어라운드) FET를 포함한다. 또한, 본 층은 감소된 채널링 효과로 인해 얕은 접합부의 형성에 특히 유용하다. 일부 구현예에서, 본 방법은 기판의 제2 표면에 대해 선택적으로 기판의 제1 표면 위에 p형 도핑된 실리콘 게르마늄 층을 증착하는 단계를 포함한다.
본 개시에서, "가스"는 정상 온도 및 압력(NTP)에서 가스, 기화된 고체 및/또는 기화된 액체를 포함할 수 있고, 맥락에 따라 단일 가스 또는 가스 혼합물로 구성될 수 있다. 공정 가스 이외의 가스, 즉 가스 분배 어셈블리, 다중 포트 주입 시스템, 다른 가스 분배 장치 등을 통과하지 않고 유입되는 가스는, 예를 들어 반응 공간을 밀폐하기 위해 사용될 수 있고, 귀가스와 같은 밀폐 가스를 포함할 수 있다. 일부 경우에서, 용어 "전구체"는 다른 화합물을 생성하는 화학 반응에 참여하는 화합물, 및 특히 막 매트릭스 또는 막의 주 골격을 구성하는 화합물을 지칭할 수 있으며, 용어 "반응물"은 용어 전구체와 상호 교환적으로 사용될 수 있다. 용어 "불활성 가스"는 화학 반응에 참여하지 않고/않거나 상당한 정도로 막 매트릭스의 일부가 되지 않는 가스를 지칭할 수 있다. 예시적인 불활성 가스는 He, Ar, N2, 및 이들의 임의의 조합을 포함한다.
본원에서 사용되는 바와 같이, 용어 "기판"은, 소자, 회로 또는 막을 형성하기 위해 사용될 수 있는 임의의 하부 재료 또는 재료들 또는 소자, 회로, 또는 막이 그 위에 형성될 수 있는 임의의 하부 재료 또는 재료들을 지칭할 수 있다. 기판은 실리콘(예, 단결정 실리콘), 게르마늄과 같은 다른 IV족 재료, 또는 II-VI족 또는 III-V족 반도체와 같은 다른 반도체 재료와 같은 벌크 재료를 포함할 수 있고, 벌크 재료 위에 놓이거나 그 아래에 놓인 하나 이상의 층을 포함할 수 있다. 또한, 기판은, 기판의 층의 적어도 일부 내에 또는 그 위에 형성된 다양한 특징부, 예컨대 오목부, 돌출부 등을 포함할 수 있다. 이하에서 더욱 상세히 설명되는 바와 같이, 기판의 표면은 두 개 이상의 영역을 포함할 수 있으며, 여기서 두 개 이상의 영역 각각은 상이한 재료 및/또는 상이한 결정질 구조를 갖는 재료를 포함한다.
본원에서 사용되는 바와 같이, 용어 "에피택셜 층"은 아래에 놓인 실질적으로 단결정질인 기판 또는 층 위의 실질적으로 단결정질인 층을 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "화학 기상 증착"은 원하는 증착을 생성시키기 위해 기판의 표면 상에서 반응 및/또는 분해되는 하나 이상의 휘발성 전구체에 기판이 노출되는 임의의 공정을 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "실리콘 게르마늄"은 실리콘 및/또는 게르마늄을 포함하고 1 ≥ Х ≥ 0, 또는 0.2 ≥ Х ≥ 0.8, 또는 0.4 ≥ Х ≥ 0.6인 Si1-xGex로 표시될 수 있는 반도체 재료 또는 본원에 설명된 바와 같은 조성을 갖는 실리콘 및 게르마늄을 포함한 재료들로 지칭할 수 있다.
본원에서 사용되는 바와 같이, 용어 "막" 및/또는 "층"은 본원에 개시된 방법에 의해 증착된 재료와 같이 임의의 연속적인 또는 비연속적인 구조체 및 재료를 지칭할 수 있다. 예를 들어, 막 및/또는 층은 이차원 재료, 삼차원 재료, 나노입자 또는 심지어는 부분 또는 전체 분자층 또는 부분 또는 전체 원자층 또는 원자 및/또는 분자 클러스터를 포함할 수 있다. 막 또는 층은 핀홀을 갖는 재료 또는 층을 포함할 수 있고, 이는 적어도 부분적으로 연속적일 수 있다. 대안적으로, 막 또는 층은 완전히 단리된 섬으로 구성될 수 있다.
본원에서 사용되는 바와 같이, 용어 "단결정질"은 실질적인 단결정, 즉 장거리 정렬을 나타내는 결정질 재료를 포함한 재료를 지칭할 수 있다. 그러나, "단결정질" 재료가 장거리 정렬을 보이기만 한다면, "단결정질" 재료는 완전한 단결정이 아니라 다양한 결함, 적층 결함, 원자 치환 등도 포함할 수 있음을 이해해야 한다.
본원에서 사용되는 바와 같이, 용어 "비단결정질"은 실질적인 단결정을 포함하지 않는 재료, 즉 단거리 정렬을 나타내거나 결정 구조에 정렬이 전혀 없는 재료를 지칭할 수 있다. "비단결정질" 재료는 단거리 정렬을 나타낼 수 있는 다결정질 재료 및 결정 구조에서 정렬이 실질적으로 없는 비정질 재료를 포함할 수 있다.
본원에서 사용되는 바와 같이, "구조체"는 본원에 기술된 바와 같은 기판을 포함할 수 있다. 구조체는, 기판 위에 놓이는 하나 이상의 층, 예컨대 본원에서 설명된 방법에 따라 형성된 하나 이상의 층을 포함할 수 있다.
또한, 본 개시에서, 변수의 임의의 두 수치가 상기 변수의 실행 가능한 범위를 구성할 수 있고, 표시된 임의의 범위는 끝점을 포함하거나 배제할 수 있다. 추가적으로, 지시된 변수의 임의의 값은 ("약"으로 표시되는지의 여부에 관계없이) 정확한 값 또는 대략적인 값을 지칭할 수 있고 등가를 포함할 수 있으며, 평균, 중간, 대표, 다수 등을 지칭할 수 있다. 또한, 본 개시에서, 용어 "포함한", "의해 구성되는", 및 "갖는"은 일부 구현예에서 "통상적으로 또는 대략적으로 포함하는", "포함하는", "본질적으로 이루어지는", 또는 "이루어지는"을 독립적으로 지칭한다. 조성물, 방법, 소자 등이 특정 특징부를 포함한다고 언급되는 경우에, 이는 이러한 특징부를 포함한다는 것을 의미하고, 이들이 청구범위를 작동 불가능하게 하지 않는 한, 다른 특징부의 존재를 반드시 배제하는 것은 아님을 이해해야 한다. 그럼에도 불구하고, "포함한다" 또는 "포함하다"라는 표현은 "~이루어진다"라는 의미, 즉 해당 조성물, 방법, 소자 등이 단지 나열된 특징부, 구성 요소, 및/또는 단계만을 포함하고, 임의의 다른 특징부, 구성 요소, 단계 등을 포함하지 않는 경우를 포함하고, "~본질적으로 이루어지는"을 포함한다.
본 개시에서, 임의의 정의된 의미는 일부 구현예에서 보통이고 관습적인 의미를 반드시 배제하는 것은 아니다.
본원에서 사용되는 바와 같이, 용어 "캐리어 가스"는 하나 이상의 전구체와 함께 반응기 챔버에 제공되는 가스를 지칭할 수 있다. 예를 들어, 캐리어 가스는 본원에서 사용되는 전구체 중 하나 이상과 함께 반응기 챔버에 제공될 수 있다. 예시적인 캐리어 가스는 N2, H2, 및 귀가스, 예컨대 He, Ne, Kr, Ar, 및 Xe을 포함한다.
본 개시의 실시예는 (예를 들어, 에피택셜) 증착 p형 도핑된 실리콘 게르마늄 층에 관한 것이다. 현재 개시된 방법 및 소자는 낮은 저항, 낮은 온도 및 다른 바람직한 특성을 갖는 p형 도핑된 실리콘 게르마늄 층의 증착을 허용한다. 층은, 예를 들어, 전계 효과 트랜지스터에서 p형 도핑된 소스 및/또는 드레인 부위로서 사용될 수 있고, FinFET 또는 게이트-올-어라운드 소자 구조에서 p형 도핑된 소스 및/또는 드레인 부위로서 사용하기에 특히 적합할 수 있다.
이제 도면으로 돌아가면, 도 1은 본 개시의 예시적인 구현예에 따른 방법(100)을 나타낸다. 방법(100)은 기판을 제공하는 단계(102) 및 p형 도핑된 실리콘 게르마늄 층을 형성하는 단계(104)를 포함한다.
단계(102)는 기판을 반응기의 반응 챔버 내에 제공하는 것을 포함한다. 기판은, 본원에 설명한 바와 같은 기판을 포함할 수 있다. 비제한적인 예로서, 단계(102) 동안 사용되는 반응 챔버는 화학 기상 증착 시스템의 반응 챔버를 포함할 수 있다. 그러나, 다른 반응 챔버 및 대안적인 화학 기상 증착 시스템도 본 개시의 구현예를 수행하기 위해 사용될 수 있음이 또한 고려된다. 반응 챔버는 독립형 반응 챔버 또는 클러스터 툴의 부분일 수 있다. 예로서, 기판은 단결정질 (예를 들어, 14족) 반도체 재료 및 이러한 재료를 포함하는 표면을 포함할 수 있다.
단계(102) 동안, 반응 챔버는 원하는 온도 및 압력으로 될 수 있다. 예를 들어, 단계(102)는 반응 챔버 내에서 기판을 원하는 증착 온도까지 가열하는 단계를 포함할 수 있다. 본 개시의 일부 구현예에서, 단계(102)는 대략 1100℃ 미만의 온도, 또는 대략 800℃ 미만의 온도, 또는 대략 650℃ 미만의 온도, 또는 대략 600℃ 미만의 온도, 또는 대략 550℃ 미만의 온도, 또는 대략 500℃ 미만의 온도, 또는 대략 450℃ 미만의 온도로 기판을 가열하는 단계를 포함한다. 예를 들어, 본 개시의 일부 구현예에서, 기판을 증착 온도까지 가열하는 단계는 기판을 약 400℃ 내지 약 1100℃ 또는 약 400℃ 내지 약 800℃ 또는 약 300℃ 내지 약 800℃ 또는 약 350℃ 내지 약 500℃의 온도로 가열하는 단계를 포함할 수 있다.
기판 온도의 제어 이외에, 반응 챔버 내의 압력도 또한 조절될 수 있다. 예를 들어, 본 개시의 일부 구현예에서 방법(100) 동안에 반응 챔버 내의 압력은 760 토르 미만, 또는 350 토르 미만, 또는 100 토르 미만 또는 50 토르 미만, 또는 25 토르 미만, 또는 심지어 10 토르 미만일 수 있다. 일부 구현예에서, 반응 챔버의 압력은 10 토르 내지 760 토르, 10 토르 내지 200 토르, 10 토르 내지 100 토르 또는 10 토르 내지 80 토르일 수 있다.
단계(104) 동안, 실리콘 전구체가 반응 챔버에 제공되고(하위단계(106)), 게르마늄 전구체가 반응 챔버에 제공되고(하위단계(108)), 하나 이상의 p형 도펀트 전구체가 반응 챔버에 제공된다(하위단계(110)). 별도로 도시되었지만, 하위단계(106-110)는 실리콘 전구체, 게르마늄 전구체 및 하나 이상의 p형 도펀트 전구체가 일정 기간 동안 모두 반응 챔버에 제공되도록, 시간적으로 중첩될 수 있다. 전구체는 하나 이상의 가스 인젝터, 예컨대 가스 혼합물을 반응 챔버에 제공하기 위한 복수의 개별 포트 인젝터를 포함한 다중 포트 인젝터(MPI)를 통해 반응 챔버에 제공될 수 있다. 전구체의 다양한 조합은, 하나 이상의 개별 포트 인젝터에 공급되어 원하는 대로 농도 프로파일을 미세하게 조정할 수 있다. 단계(104) 동안 반응 챔버 내 온도 및 압력은 단계(102)와 연결되어 전술된 것일 수 있다.
하위단계(106)에 적합한 예시적인 실리콘 전구체는 실란, 알킬실란 및 할로겐-치환 실란 중 하나 이상을 포함한다. 일부 경우에, 실리콘 전구체는 할로겐-치환 실란을 포함하지 않는다. 적합한 실리콘 전구체의 특정 예는 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 테트라실란(Si4H10), 펜타실란(Si5H12), 네오펜타실란(Si5H12) 및 시클로헥사실란(Si6H12), 메틸실란(CH3-SiH3), 헥사클로로디실란(Si2Cl6), 펜타클로로디실란(HSi2Cl5), 옥타클로로트리실란(Si3Cl8), 디클로로실란(H2SiCl2), 디요도실란(H2SiI2) 및 다른 적합한 실리콘 함유 전구체를 포함한다.
[0022] 하위단계(108)에 적합한 예시적인 게르마늄 전구체는, 저메인(GeH4), 디저메인(Ge2H6), 트리저메인(Ge3H8), 또는 저밀실란(GeH6Si) 또는 다른 적합한 게르마늄 함유 전구체 중 적어도 하나를 포함한다. 일부 경우에, 게르마늄 전구체는 할로겐 치환된 게르마늄 화합물, 예를 들어, GeCl4, GeHCl3, GeH2Cl2 등을 포함할 수 있다.
하위단계(110)는 하나 이상의 p형 도펀트 전구체를 반응 챔버에 제공하는 것을 포함하고, 여기서 하나 이상의 p형 도펀트 전구체는 붕소, 갈륨 및 인듐을 포함한다. 일부 경우에, p형 도펀트 전구체는 붕소, 갈륨 및 인듐 중 둘 이상을 포함할 수 있어서, 이러한 하위단계 동안 세 개 미만의 전구체가 제공될 수 있다.
본 개시의 실시예에 따르면, 하나 이상의 p형 도펀트 전구체는 화학식 BxHy을 갖고 x가 1-12이고 y ≥ x이고 y ≤ 3x인 보란 중 하나 이상(통상적인 예는 BH3, B2H6, B4H10, B5H9 및 B10H14; 디보란(B2H6); 중수소-디보란(B2D6)을 포함함); 붕소 할로겐화물(예를 들어, BF3, BCl3, BBr3 및 BI3); 트리에틸붕소; 또는 하나 이상의 보로하이드라이드 화합물을 포함한다. 본 개시의 실시예에 따르면, 하나 이상의 보로하이드라이드 화합물은 화학식 YxM(BH4)3-x로 표시되는 보로하이드라이드를 포함할 수 있으며, 여기서 Y는 수소, 중수소, 염소, 브롬 및 요오드로부터 독립적으로 선택되고, M은 갈륨 및 인듐으로부터 독립적으로 선택된 13족 금속이고, x는 0-2의 정수이다. 본 개시의 추가 실시예에 따르면, 하나 이상의 보로하이드라이드 화합물은 갈륨 보로하이드라이드(Ga(BH4)3) 및 인듐 보로하이드라이드(In(BH4)3)로 이루어진 군으로부터 선택된다. 다른 실시예에 따르면, 하나 이상의 보로하이드라이드 화합물은 화학식 RxM(BH4)3-x로 표시되는 보로하이드라이드를 포함하고, 여기서 R은 CH3, C2H5, C6H5, CF3SO3 및 NH2로부터 독립적으로 선택되고, M은 갈륨 및 인듐으로부터 독립적으로 선택된 13족 금속이고, x는 1 내지 3의 정수이다.
추가의 실시예에 따르면, 하나 이상의 p형 도펀트 전구체는 인듐 유기금속 화합물 및 인듐 할로겐화물 화합물 중 하나 이상을 포함할 수 있다. 예시적인 유기금속 화합물은 인듐 (예를 들어, C1-C6) 알킬 화합물 및 인듐(예를 들어, C1-C6) 알킬-아미노 화합물 중 하나 이상을 포함한다. 특정 예로서, 하나 이상의 p형 도펀트 전구체는 트리메틸인듐, 트리에틸인듐 및 디메틸아미노프로필-디메틸-인듐 중 하나 이상을 포함한다. 예시적인 인듐 할로겐화물 화합물은 인듐 트리클로라이드를 포함한다. 추가 실시예에 따르면, 하나 이상의 p형 도펀트 전구체는 인듐, 및 BH3-NR3, BH3-SR2 및 B(NR2)3으로부터 선택된 하나 이상의 부가물 중 하나 이상을 포함할 수 있고, 여기서 각각의 R은 수소, 메틸, 에틸, 1-프로필, 2-프로필, 시클로프로필, 1-부틸, 2-부틸, 2-메틸프로필, 터트-부틸, 시클로부틸, 1-펜틸, 1,1-디메틸프로필, 2,2-디메틸프로필, 3-메틸부틸, 1-메틸부틸, 1-에틸프로필, 1,2-디메틸프로필, 2-메틸부틸, 시클로펜틸, 1-헥실, 2-헥실, 3-헥실, 1-메틸-1-에틸프로필, 1,1-디메틸부틸, 시클로헥실, 페닐, 벤질, 트리메틸실릴 및 트리에틸실릴 작용기로부터 독립적으로 선택될 수 있다.
하나 이상의 p형 도펀트 전구체는 캐리어 가스와 함께 반응 챔버에 제공될 수 있다. 이러한 경우에, 하나 이상의 p형 도펀트 전구체에 대한 캐리어 가스의 (예를 들어, 체적 유량) 비율은 약 50 내지 약 1000 또는 약 100 내지 약 500일 수 있다. 일부 경우에, 붕소 전구체에 대한 인듐 전구체의 체적 유량 비율은 약 0.1 내지 약 0.3일 수 있다. 일부 경우에, 갈륨 전구체에 대한 인듐 전구체의 체적 유량 비율은 약 0.1 내지 약 10일 수 있다. 일부 경우에, 붕소 전구체에 대한 갈륨 전구체의 체적 유량 비율은 약 0.1 내지 약 30일 수 있다.
도 2는 본 개시의 예시적 구현예에 따라 다른 하나의 방법(200)을 나타낸다. 방법(100)과 유사하게, 방법(200)은 기판을 제공하는 단계(202) 및 p형 도핑된 실리콘 게르마늄 층을 형성하는 단계(204)를 포함한다. 본 개시의 실시예에 따르면, p형 도핑된 실리콘 게르마늄 층은 붕소 및 갈륨 및 선택적으로 인듐을 포함할 수 있다.
단계(202)는 전술한 단계(102)와 동일할 수 있거나 유사할 수 있다. 일부 경우에, 단계(202 및/또는 204) 동안 기판 온도는 500℃ 미만, 450℃ 미만, 또는 약 300℃ 내지 약 400℃ 또는 약 320℃ 내지 약 380℃일 수 있다.
단계(204) 동안, 실리콘 전구체가 반응 챔버에 제공되고(하위단계(206)), 게르마늄 전구체가 반응 챔버에 제공되고(하위단계(208)), 하나 이상의 p형 도펀트 전구체가 반응 챔버에 제공된다(하위단계(210)). 하위단계(206 및 208)는 전술한 하위단계(106, 108)와 동일할 수 있거나 유사할 수 있다.
하위단계(210) 동안, 하나 이상의 p형 도펀트 전구체가 반응 챔버에 제공되며, 여기서 하나 이상의 p형 도펀트 전구체는 갈륨 트리브로마이드 또는 갈륨 트리아이오다이드 중 하나 이상을 포함한다. 하나 이상의 p형 도펀트 전구체 중 적어도 하나가 갈륨 트리브로마이드 또는 갈륨 트리아이오다이드 중 하나 이상을 포함한다는 것을 제외하고는, 하위단계(210)는 전술한 하위단계(110)와 동일할 수 있거나 유사할 수 있다. 갈륨 트리브로마이드 및/또는 갈륨 트리아이오다이드 전구체를 사용하면, 사용하지 않은 경우에 존재할 수도 있는 탄소의 양을 p형 도핑된 실리콘 게르마늄 층에서 감소시킬 수 있다. 탄소의 감소는 컨택 저항을 더욱 감소시키고, p형 도핑된 실리콘 게르마늄 층 상의 불순물을 감소시키고, (예를 들어, 소스 및/또는 드레인) 저항을 개선하고, p형 도핑된 실리콘 게르마늄 층의 변형 손실을 피하는(C는 작은 원자임) 것으로 생각되며, 이들 각각은 일반적으로 다음 기술 분기점에 대해 바람직한 특성이다. 또한, 염소화된 갈륨 전구체와 달리, 본 구현예의 전구체는 p형 도핑된 실리콘 게르마늄 층 내로의 갈륨 혼입에 부정적인 영향을 미치지 않는다. 예를 들어, p형 도핑된 실리콘 게르마늄 층의 컨택 비저항은 어닐링 없이 10-10Ω.cm2 미만의 값으로 추가로 감소될 수 있다.
방법(200)의 추가 실시예에 따르면, 염소가 없는 실리콘 전구체, 게르마늄 전구체 및 하나 이상의 p형 도펀트 전구체 각각이 (예를 들어, 전술한 전구체로부터) 선택될 수 있다.
도 3은 본 개시의 예시적 구현예에 따른 또 다른 하나의 방법(300)을 나타낸다. 방법(100) 및 방법(200)과 유사하게, 방법(300)은 기판을 제공하는 단계(302) 및 p형 도핑된 실리콘 게르마늄 층을 형성하는 단계(304)를 포함한다. 본 개시의 실시예에 따르면, p형 도핑된 실리콘 게르마늄 층은 붕소 및 갈륨 및 선택적으로 인듐을 포함할 수 있다.
단계(302)는 전술한 바에 따른 단계(102, 202)와 동일할 수 있거나 유사할 수 있다.
단계(304) 동안, 브롬 및 요오드 중 하나 이상을 포함하는 실리콘 전구체가 반응 챔버에 제공되고(하위단계(306)), 게르마늄 전구체가 반응 챔버에 제공되고(하위단계(308)) 및 하나 이상의 p형 도펀트 전구체가 반응 챔버에 제공된다(하위단계(310)). 하위단계(308 및 310)는 전술한 하위단계(108, 110)와 동일할 수 있거나 유사할 수 있다.
하위 단계(310) 동안, 브롬 및 요오드 중 하나 이상을 포함하는 실리콘 전구체가 반응 챔버에 제공된다. 이러한 전구체를 사용하는 이점은, 단계(304) 동안 기판 온도가 비교적 낮을 수 있고, 예를 들어, 500℃ 미만, 450℃ 미만, 또는 약 300℃ 내지 약 400℃ 또는 약 320℃ 내지 약 380℃일 수 있다는 것이다. 일부 경우에, 원하는 갈륨 농도를 얻기 위해, 본 개시의 실시예에 따라, 방법(300)은 염소 함유 전구체의 사용을 포함하지 않는다.
이들 실시예에 따르면, 실리콘 전구체는 화학식 SiXaH4-a로 표시될 수 있으며, 여기서 각각의 X는 I 및 Br로 이루어진 군으로부터 선택된 독립적으로 선택된 할로겐이고, a는 적어도 1이고 4 이하이다. 특정 예로서, 실리콘 전구체는 디요도실란(SiI2H2)일 수 있거나 이를 포함할 수 있다. 추가 실시예에 따르면, 실리콘 전구체는 두 개 이상의 실리콘 원자를 포함할 수 있고, 화학식 SiaX2a+2-nHn으로 표시될 수 있으며, 여기서 a는 2 내지 5이다. 대안적으로, 화합물이 환형인 경우, 화학식은 SiaX2a-nHn일 수 있으며, 여기서 a는 3-6이다.
본 개시의 추가 실시예에 따르면, 방법(100-300) 중 하나 이상은 p형 도핑된 실리콘 게르마늄 층을 (예를 들어, 제2 표면(예, 실리콘 산화물, 질화물 또는 산질화물)에 대해 선택적으로 제1 표면(예, 실리콘 또는 실리콘 게르마늄 포함) 상에) 선택적으로 증착하기 위해 사용될 수 있다. 예를 들어, 선택도는 10 초과 또는 2 내지 5일 수 있다.
일부 구현예에서, 실리콘 전구체, 게르마늄 전구체, 붕소 전구체, 및 갈륨 전구체는 염소가 실질적으로 없다. 일부 구현예에서, 사용된 이러한 모든 전구체는 염소를 함유하지 않는다. 일부 구현예에서, 전구체 중 어느 것도 염소를 함유하지 않는다.
본원에 설명된 바에 따른 방법은 임의의 적합한 사전 세정 후에 수행될 수 있음을 이해해야 한다. 가능한 사전 세정 하나는, H-종결된 실리콘 표면을 생성하는 플라즈마 세정이다. 가능한 사전 세정의 다른 하나는 습식 화학물질을 사용한다. 예를 들어, 다음 시퀀스가 사용될 수 있다: NH4OH, H2O2, 및 H2O로 이루어진 혼합물 중의 표면 산화; 이어서 헹굼; 이어서 HF 침지; 이어서 헹굼. 적절한 HF 침지는, 예를 들어 적어도 0.1 부피% 내지 최대 1.5 부피%의 HF 수용액으로 이루어진 혼합물에의 침지를 포함한다. 추가적으로 또는 대안적으로, 기상 사전 세정을 사용할 수 있다.
전술한 바와 같이, 일부 경우에, 캐리어 가스는 반응 챔버에 하나 이상의 전구체를 제공하기 위해 사용될 수 있다. 일부 구현예에서, 캐리어 가스는 적어도 100 sccm 내지 최대 30000 sccm, 또는 적어도 200 sccm 내지 최대 20000 sccm, 또는 적어도 300 sccm 내지 최대 10000 sccm, 또는 적어도 500 sccm 내지 최대 5000 sccm, 또는 적어도 750 내지 최대 2500 sccm, 또는 적어도 10000 sccm 내지 최대 20000 sccm, 또는 15000 sccm의 유량으로 반응기 챔버에 제공된다.
일부 구현예에서, 실리콘 전구체는 SiH4이다. SiH4는 100% SiH4로서 반응기 챔버에 제공될 수 있다. 대안적으로, SiH4는, 예를 들어 H2에서, 예를 들어 적어도 1.0 내지 최대 2.0 부피%, 적어도 2.0 부피% 내지 최대 5.0 부피%, 적어도 5.0 부피% 내지 최대 10.0 부피%, 적어도 10.0 부피% 내지 최대 20.0 부피%, 적어도 20.0 부피% 내지 최대 50.0 부피%, 또는 적어도 50.0 부피% 내지 최대 99.9 부피%의 SiH4로 H2 중에 희석될 수 있다.
일부 구현예에서, 게르마늄 전구체는 GeH4이다. GeH4는 100% SiH4로서 반응기 챔버에 제공될 수 있다. 대안적으로, GeH4는, 예를 들어 H2에서 희석될 수 있다. 예를 들어, H2 중 GeH4는, 예를 들어 H2 중 적어도 1.0 부피% 내지 최대 2.0 부피%, 적어도 2.0 부피% 내지 최대 5.0 부피%, 적어도 3.0 부피% 내지 최대 7.0 부피%, 적어도 5.0 부피% 내지 최대 10.0 부피%, 적어도 10.0 부피% 내지 최대 20.0 부피%, 적어도 20.0 부피% 내지 최대 50.0 부피%, 또는 적어도 50.0 부피% 내지 최대 99.9 부피%의 GeH4 농도로 희석될 수 있다.
일부 구현예에서, 붕소 전구체는 디보란이고, 디보란은 캐리어 가스로서 H2와 함께 반응기 챔버에 제공된다. 일부 구현예에서, H2 중 0.1 부피% 내지 10.0 부피%, 또는 0.2 부피% 내지 5.0 부피%, 또는 0.4 부피% 내지 2.5 부피%, 또는 0.6 부피% 내지 1.5 부피%, 또는 0.8 부피% 내지 1.2 부피%의 디보란 혼합물이 사용될 수 있다.
일부 구현예에서, 갈륨 전구체는 캐리어 가스와 함께 희석된 형태로 제공될 수 있다.
예시적 방법은 소정의 선택도 윈도우 내에서 선택적 성장 유형의 도핑된 실리콘 게르마늄 층을 허용한다. 즉, 본 방법은 기판의 일 부분(예, 단결정질 실리콘 표면) 상에서 붕소 및 갈륨 도핑된 실리콘 게르마늄을 선택적으로 성장시키기 위해 사용될 수 있는 반면에, 그 기판의 다른 부분(예, 실리콘 산화물 또는 질화물 표면) 상에서는 성장이 전혀 일어나지 않거나 실질적인 양으로 일어나지 않는다. 선택도 윈도우는, 층이 기판의 하나 이상의 다른 부분 상에서가 아니라 기판의 일 부분 상에서만 단독으로 또는 실질적으로 단독 성장될 수 있는, 성장 층의 두께 범위이다. 예시적인 선택도 윈도우는 20 nm, 10 nm, 8 nm, 6 nm, 5 nm, 4 nm, 3 nm, 2 nm, 및 1 nm이다.
전술한 바와 같이, 본원에서 사용되는 바와 같은 기판은 제1 표면 및 제2 표면을 포함할 수 있다. 제1 표면은 단결정질 표면, 예를 들어 단결정질 실리콘 표면 또는 단결정질 실리콘 게르마늄 표면일 수 있다. 추가적으로 또는 대안적으로, 제1 표면은 붕소 도핑된 실리콘 게르마늄 표면을 포함할 수 있다. 추가적으로 또는 대안적으로, 제1 표면은 붕소 및 갈륨 도핑된 실리콘 게르마늄 표면을 포함할 수 있다. 제1 표면은 바람직하게는 수소 종결부를 갖는다. 제1 표면은 도핑된 층, 예를 들어 붕소 도핑된 실리콘 층의 표면일 수 있다. 대안적으로, 제1 표면은 도핑되지 않은 층의 표면일 수 있다.
일부 구현예에서, 제2 표면은 실리콘 산화물 표면, 실리콘 질화물 표면, 실리콘 옥시카바이드 표면, 실리콘 옥시나이트라이드 표면, 하프늄 산화물 표면, 지르코늄 산화물 표면, 및 알루미늄 산화물 표면으로 이루어진 목록으로부터 선택된다. 일부 구현예에서, 제2 표면 상에 노출된 재료는, 예를 들어 산화물, 질화물, 옥시나이트라이드, 옥시카바이드, 옥시카바이드 나이트라이드 등의 유전체 재료, 예컨대 실리콘 질화물, 실리콘 산화물(SiO2), 실리콘 탄화물 및 이들의 혼합물, 예컨대 SiOC, SiOCN, SiON을 포함할 수 있다. 일부 구현예에서, 제2 영역은 실리콘 산화물 표면을 갖는다. 즉, 일부 구현예에서, 제2 재료는 실리콘 산화물(SiO2)로 구성된다.
선택도 윈도우보다 큰 두께를 갖는 p형 도핑된 실리콘 게르마늄 층을 선택적으로 성장시키는 것이 바람직한 경우에, 캡-앤-에칭 접근법이 사용될 수 있다. 이는, 예를 들어, 하나 이상의 캡 층 전구체를 반응기 챔버 내로 도입하고 이에 의해 p형 도핑된 실리콘 게르마늄 층 위에 에피택셜 캡 층을 형성한 다음, 에칭 가스를 반응기 챔버 내로 도입하고 이에 의해 에피택셜 캡 층을 에칭함으로써 수행될 수 있다. 적절한 에칭 가스는 할로겐 함유 화합물을 포함한다. 예시적인 할로겐은 불소, 염소, 브롬 및 요오드를 포함한다. 일부 구현예에서, 에칭 가스는 염소를 포함한다. 예시적인 염소 함유 에칭 가스는 HCl 및 Cl2를 포함한다. 예시적인 브롬 함유 에칭 가스는 HBr을 포함한다. 적절한 캡-앤-에칭 접근법은, 예를 들어 미국 가출원 제62/930,752호에 설명되어 있고, 그 전체가 본원에 참조로서 통합된다.
일부 구현예에서, p형 도핑된 실리콘 게르마늄 층을 형성하는 단계 및 캡 층 증착 단계는 퍼지 단계에 의해 분리된다. 전술한 캡-앤-에칭 접근법은, 임의의 원하는 두께의 층을 에피택셜 성장시키기 위해 반복될 수 있다. 즉, 일부 구현예에서, p형 도핑된 실리콘 게르마늄 층의 소정의 두께가 제1 영역 위에 형성될 때까지 증착 단계, 캡 형성 단계 및 에칭 단계의 시퀀스가 원하는 대로 반복된다. 예를 들어, 증착 단계 및 에칭 단계는 적어도 1회 내지 최대 1000회, 적어도 2회 내지 최대 100회, 적어도 2회 내지 최대 50회, 적어도 2회 내지 최대 30회, 적어도 2회 내지 최대 20회, 적어도 5회 내지 최대 15회, 또는 적어도 8회 내지 최대 12회 반복될 수 있다.
일부 구현예에서, 하나 이상의 캡 층 전구체는 실리콘 전구체 및 붕소 전구체를 포함하고, 캡 층은 실리콘 및 붕소를 포함한다. 예를 들어, p형 도핑된 실리콘 게르마늄 층의 성장 맥락에서 전술한 실리콘 전구체 및 붕소 전구체가 캡 층의 실리콘 및 붕소 전구체로서 사용될 수 있다.
도 4는 본 개시의 추가 예시에 따른 구조체(400)를 나타낸다. 구조체(400)는, 제1 재료(402)(예, (단)결정질 벌크 재료)를 포함한 제1 영역(406) 및 제2 재료(404)(예, 비단결정질 재료)를 포함한 제2 영역(408)을 포함한다. 제1 재료(402)는 제1 표면(410)을 포함할 수 있고, 제2 영역(408)은 다결정질 표면 또는 비정질 표면과 같은 제2 표면(412)을 포함할 수 있다. 제1 표면(410)은 전술한 바와 같은 제1 표면을 포함할 수 있다. 제2 표면(412)은 본원에 기술한 바와 같은 제2 표면을 포함할 수 있다. 나타낸 바와 같이, p형 도핑된 실리콘 게르마늄 층(414)은 제1 표면(410) 상에 선택적으로 형성될 수 있다. 본 개시의 추가 실시예에 따르면, p형 도핑된 실리콘 게르마늄 층(414)은 소자의 소스 또는 드레인 영역의 적어도 일부를 형성한다.
일부 경우에, p형 도핑된 실리콘 게르마늄 층(414)은 제로 또는 0 원자% 초과이고 2 원자% 이하, 또는 0.1 원자% 초과이고 1.5 원자% 이하의 인듐을 포함한다. 일부 경우에, p형 도핑된 실리콘 게르마늄 층(414)은 제로 또는 0 원자% 초과이고 2 원자% 이하, 또는 0.2 원자% 초과이고 1.5 원자% 이하의 갈륨을 포함한다. 일부 경우에, p형 도핑된 실리콘 게르마늄 층(414)은 적어도 0.1 원자% 및 2 원자% 이하, 또는 0.2 원자% 초과 및 1.5 원자% 이하의 실리콘을 포함한다. 일부 경우에, p형 도핑된 실리콘 게르마늄 층(414)은 적어도 30 원자% 및 80 원자% 이하, 또는 40 원자% 초과 및 70 원자% 이하의 게르마늄을 포함한다.
도 5는 본 개시의 예시적인 추가 구현예에 따른 시스템(500)을 나타낸다. 시스템(500)은, 본원에 설명된 바와 같은 방법을 수행하고/수행하거나 본원에 설명된 바와 같은 구조체 또는 소자를 형성하기 위해 사용될 수 있다.
나타낸 실시예에서, 시스템(500)은, 선택적인 기판 핸들링 시스템(502), 하나 이상의 반응 챔버(504), 가스 주입 시스템(506), 및 반응 챔버(들)(504)와 기판 핸들링 시스템(502) 사이에 배치되는 선택적인 벽(508)을 포함한다. 시스템(500)은 또한 제1 가스 공급원(510), 제2 가스 공급원(512), 제3 가스 공급원(514), 제4 가스 공급원(516), 제5 가스 공급원(511), 배기(526) 및 제어기(528)를 포함할 수 있다. 각각의 전구체 공급원(510-516)은 본원에 기술된 바와 같은 용기 및 전구체(예, 실리콘, 게르마늄 및 하나 이상의 p형 도펀트 전구체)를 포함할 수 있다.
다섯 개의 가스 공급원(510-516)으로 나타냈지만, 시스템(500)은 적합한 임의 개수의 가스 공급원을 포함할 수 있다. 일부 경우에, 가스 공급원(510-516) 중 하나 또는 또 다른 가스 공급원은 본원에서 언급된 에천트와 같은 에천트를 포함할 수 있다. 가스 공급원(510-516)은 라인(518-524)을 통해 반응 챔버(504)에 결합될 수 있으며, 이들 각각은 흐름 제어기, 밸브, 히터 등을 포함할 수 있다.
시스템(500)은, 적절한 임의 개수의 반응 챔버(504) 및 기판 핸들링 시스템(502)을 포함할 수 있다. 또한, 하나 이상의 반응 챔버(504)는, 교차 흐름의 냉벽 에피택셜 반응 챔버일 수 있거나 이를 포함할 수 있다.
배기원(526)은 하나 이상의 진공 펌프를 포함할 수 있다.
제어기(528)는 본원에 설명된 다양한 기능 및/또는 단계를 수행하도록 구성될 수 있다. 예를 들어, 제어기(528)는 시스템(500)으로 하여금 방법(100-300) 중 어느 하나를 수행하도록 구성될 수 있다.
제어기(528)는 다양한 기능을 수행하기 위해서 마이크로프로세서, 메모리 요소, 및/또는 스위칭 요소를 하나 이상 포함할 수 있다. 단일 유닛으로 나타냈지만, 제어기(528)는 대안적으로 다수의 장치를 포함할 수 있다. 예로서, 제어기(528)는, (예를 들어, 가스 공급원(510-516)으로부터의 전구체 및/또는 다른 가스의 유량을 모니터링하고/모니터링하거나 밸브, 모터, 히터 등을 제어함으로써) 가스 흐름을 제어하기 위해 사용될 수 있다. 또한, 시스템(500)이 두 개 이상의 반응 챔버를 포함하는 경우, 두 개 이상의 반응 챔버는 동일/공유 제어기에 결합될 수 있다.
반응기 시스템(500)의 작동 중에, 반도체 웨이퍼(미도시)와 같은 기판은, 예를 들어 기판 핸들링 시스템(502)에서 반응 챔버(504)로 이송된다. 일단 기판(들)이 반응 챔버(504)로 이송되면, 전구체, 도펀트, 캐리어 가스 및/또는 퍼지 가스와 같이, 가스 공급원(510-516)으로부터 하나 이상의 가스가 가스 주입 시스템(506)을 통해 반응 챔버(504) 내로 유입된다. 가스 주입 시스템(506)은 기판 처리 중에 (예를 들어, 하나 이상의 가스 공급원(510-516)으로부터의) 하나 이상의 가스의 가스 유량을 계량하고 제어하며, 이러한 가스(들)의 원하는 흐름을 반응 챔버(504) 내의 여러 위치에 제공하기 위해 사용될 수 있다.
전술한 본 개시의 예시적 구현예는 본 발명의 범주를 제한하지 않는데, 그 이유는 이들 구현예는 본 발명의 구현예의 예시일 뿐이기 때문이며, 이는 첨부된 청구범위 및 그의 법적 균등물에 의해 정의된다. 임의의 균등한 구현예는 본 발명의 범주 내에 있도록 의도된다. 확실하게, 본원에 나타내고 설명된 것 외에도, 설명된 요소의 대안적인 유용한 조합과 같은 본 발명의 다양한 변경은 설명으로부터 당업자에게 분명할 수 있다. 이러한 변경예 및 구현예도 첨부된 청구범위의 범주 내에 있는 것으로 의도된다.

Claims (25)

  1. p형 도핑된 실리콘 게르마늄 층을 형성하는 방법으로서, 상기 방법은,
    기판을 반응기의 반응 챔버 내에 제공하는 단계; 및
    상기 p형 도핑된 실리콘 게르마늄 층을 형성하는 단계를 포함하되, 상기 형성 단계는,
    실리콘 전구체를 상기 반응 챔버에 제공하는 단계;
    게르마늄 전구체를 상기 반응 챔버에 제공하는 단계; 및
    상기 하나 이상의 p형 도펀트 전구체를 상기 반응 챔버에 제공하는 단계를 포함하며,
    상기 하나 이상의 p형 도펀트 전구체는 붕소, 갈륨 및 인듐을 포함하는, 방법.
  2. 제1항에 있어서, 상기 p형 도핑된 실리콘 게르마늄 층은 상기 기판 상에 에피택셜로 형성되는, 방법.
  3. 제1항 또는 제2항에 있어서, 상기 p형 도핑된 실리콘 게르마늄 층을 형성하는 단계 동안에 온도는 800℃ 미만, 또는 약 300℃ 내지 약 800℃ 또는 약 350℃ 내지 약 500℃인, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 하나 이상의 p형 도펀트 전구체는 화학식 BxHy(여기서 x는 1 내지 12이고 y ≥ x이고 y ≤ 3x)를 갖는 보란 중 하나 이상, 중수소-디보란(B2D6) 또는 하나 이상의 보로하이드라이드 화합물을 포함하는, 방법.
  5. 제4항에 있어서, 상기 하나 이상의 보로하이드라이드 화합물은 화학식 YxM(BH4)3-x로 표시되는 보로하이드라이드를 포함하되, Y는 수소, 중수소, 염소, 브롬 및 요오드로부터 독립적으로 선택되고, M은 갈륨 및 인듐으로부터 독립적으로 선택된 13족 금속이고, x는 0 내지 2의 정수인, 방법.
  6. 제4항에 있어서, 상기 하나 이상의 보로하이드라이드 화합물은 갈륨 보로하이드라이드(Ga(BH4)3) 및 인듐 보로하이드라이드(In(BH4)3)로 이루어진 군으로부터 선택되는, 방법.
  7. 제4항에 있어서, 상기 하나 이상의 보로하이드라이드 화합물은 화학식 RxM(BH4)3-x 로 표시되는 보로하이드라이드를 포함하되, R은 CH3, C2H5, C6H5, CF3SO3 및 NH2로부터 독립적으로 선택되고, M은 갈륨 및 인듐으로부터 독립적으로 선택된 13족 금속이고, x는 1 내지 3의 정수인, 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 하나 이상의 p형 도펀트 전구체는 인듐 유기금속 화합물 및 인듐 할로겐화물 화합물 중 하나 이상을 포함하는, 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 하나 이상의 p형 도펀트 전구체는 인듐 알킬 화합물 및 인듐 알킬아미노 화합물 중 하나 이상을 포함하는, 방법.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 하나 이상의 p형 도펀트 전구체는 트리메틸인듐, 트리에틸인듐, 디메틸아미노프로필-디메틸-인듐, 삼염화 인듐, 및 인듐 화합물(상기 인듐 화합물은 BH3-NR3, BH3-SR2, 및 B(NR2)3 군으로부터 선택된 하나 이상의 부가물을 포함하되, 각각의 R은 수소, 메틸, 에틸, 1-프로필, 2-프로필, 시클로프로필, 1-부틸, 2-부틸, 2-메틸프로필, 터트-부틸, 시클로부틸, 1-펜틸, 1,1-디메틸프로필, 2,2-디메틸프로필, 3-메틸부틸, 1-메틸부틸, 1-에틸프로필, 1,2-디메틸프로필, 2-메틸부틸, 시클로펜틸, 1-헥실, 2-헥실, 3-헥실, 1-메틸-1-에틸프로필, 1,1-디메틸부틸, 시클로헥실, 페닐, 벤질, 트리메틸실릴 및 트리에틸실릴 작용기로부터 독립적으로 선택될 수 있음) 중 하나 이상을 포함하는, 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 p형 도핑된 실리콘 게르마늄 층 내의 인듐의 농도는 0 원자% 초과이고 2 원자% 이하, 또는 0.1 원자% 초과이고 1.5 원자% 이하인, 방법.
  12. p형 도핑된 실리콘 게르마늄 층을 형성하는 방법으로서, 상기 방법은,
    기판을 반응기의 반응 챔버 내에 제공하는 단계; 및
    붕소 및 갈륨을 포함하는 상기 p형 도핑된 실리콘 게르마늄 층을 형성하는 단계를 포함하되, 상기 형성 단계는,
    실리콘 전구체를 상기 반응 챔버에 제공하는 단계;
    게르마늄 전구체를 상기 반응 챔버에 제공하는 단계; 및
    하나 이상의 p형 도펀트 전구체를 상기 반응 챔버에 제공하는 단계를 포함하며, 상기 하나 이상의 p형 도펀트 전구체는 갈륨 트리브로마이드 또는 갈륨 트리아이오다이드 중 하나 이상을 포함하는, 방법.
  13. 제12항에 있어서, 상기 실리콘 전구체는 실란, 알킬실란, 할로겐-치환 실란, 또는 두 개 이상의 실리콘 원자를 포함한 실리콘 전구체 중 하나 이상을 포함하는, 방법.
  14. 제12항 또는 제13항에 있어서, 상기 하나 이상의 p형 도펀트 전구체는 붕소 전구체를 추가로 포함하는, 방법.
  15. 제14항에 있어서, 상기 붕소 전구체는 보란, 중수소-디보란(B2D6) 또는 하나 이상의 보로하이드라이드 중 하나 이상을 포함하는, 방법.
  16. 제12항 내지 제15항 중 어느 한 항에 있어서, 상기 하나 이상의 p형 도펀트 전구체는 인듐 전구체를 추가로 포함하는, 방법.
  17. 제12항 내지 제16항 중 어느 한 항에 있어서, 상기 기판의 온도는 450℃ 미만, 400℃ 미만, 또는 약 300℃ 내지 약 400℃, 또는 약 320℃ 내지 약 380℃인, 방법.
  18. p형 도핑된 실리콘 게르마늄 층을 형성하는 방법으로서, 상기 방법은,
    기판을 반응기의 반응 챔버 내에 제공하는 단계; 및
    상기 p형 도핑된 실리콘 게르마늄 층을 형성하는 단계를 포함하되, 상기 형성 단계는,
    실리콘 전구체를 상기 반응 챔버에 제공하는 단계;
    게르마늄 전구체를 상기 반응 챔버에 제공하는 단계; 및
    하나 이상의 p형 도핑된 전구체를 상기 반응 챔버에 제공하는 단계를 포함하며,
    상기 실리콘 전구체는 브롬 및 요오드 중 하나 이상을 포함하는, 방법.
  19. 제18항에 있어서, 상기 실리콘 전구체는 화학식 SiXaH4-a(여기서 각각의 X는 I 및 Br로 이루어진 군으로부터 선택된 독립 선택적 할로겐이고, a는 적어도 1이고 4 이하임) 또는 화학식 SiaX2a-nHn(여기서 a는 2 내지 5임) 또는 화학식 SiaX2a+2-nHn(여기서 a는 3-6임)으로 표시되는, 방법.
  20. 제18항 또는 제19항에 있어서, 상기 p형 도핑된 실리콘 게르마늄 층은 붕소 및 갈륨을 포함하는, 방법.
  21. 제12항 내지 제16항 중 어느 한 항에 있어서, 상기 기판의 온도는 450℃ 미만, 또는 400℃ 미만, 또는 약 300℃ 내지 약 400℃, 또는 약 320℃ 내지 약 380℃인, 방법.
  22. 제12항 내지 제16항 중 어느 한 항에 있어서, 상기 p형 도핑된 실리콘 게르마늄 층은 상기 기판의 제2 표면에 대해 선택적으로 상기 기판의 제1 표면 위에 형성되는, 방법.
  23. 제22항에 있어서, 상기 p형 도핑된 실리콘 게르마늄 층을 형성하는 단계 동안에 에천트가 사용되지 않는, 방법.
  24. 제1항 내지 제23항 중 어느 한 항의 방법을 사용하여 소자의 소스 부위 및 드레인 부위 중 하나 이상을 형성하는 방법.
  25. 구조체로서,
    제1항 내지 제24항 중 어느 한 항의 방법에 따라 형성된 소스 및 드레인 부위 중 하나 이상을 포함하는, 구조체.

KR1020230082082A 2022-06-29 2023-06-26 P형 도핑된 실리콘-게르마늄 층을 형성하는 방법 및 이를 형성하기 위한 시스템 KR20240002708A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263356634P 2022-06-29 2022-06-29
US63/356,634 2022-06-29

Publications (1)

Publication Number Publication Date
KR20240002708A true KR20240002708A (ko) 2024-01-05

Family

ID=89433440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230082082A KR20240002708A (ko) 2022-06-29 2023-06-26 P형 도핑된 실리콘-게르마늄 층을 형성하는 방법 및 이를 형성하기 위한 시스템

Country Status (2)

Country Link
US (1) US20240006176A1 (ko)
KR (1) KR20240002708A (ko)

Also Published As

Publication number Publication date
US20240006176A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
US11594600B2 (en) Structures with doped semiconductor layers and methods and systems for forming same
US11637014B2 (en) Methods for selective deposition of doped semiconductor material
US11646205B2 (en) Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
US11495459B2 (en) Methods for selective deposition using a sacrificial capping layer
US20210327704A1 (en) Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
US10446393B2 (en) Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
KR102645400B1 (ko) Iv족 반도체의 선택적 증착 방법 및 이와 관련된 반도체 소자 구조
US11031242B2 (en) Methods for depositing a boron doped silicon germanium film
US9647114B2 (en) Methods of forming highly p-type doped germanium tin films and structures and devices including the films
CN101404250B (zh) 硅碳外延层的选择性形成
US8642454B2 (en) Low temperature selective epitaxy of silicon germanium alloys employing cyclic deposit and etch
JP2013531899A (ja) Si−含有材料および置換的にドーピングされた結晶性si−含有材料の選択エピタキシー
JP2008205454A (ja) 選択エピタキシープロセス制御
US20210375622A1 (en) Method for depositing boron and gallium containing silicon germanium layers
KR20240002708A (ko) P형 도핑된 실리콘-게르마늄 층을 형성하는 방법 및 이를 형성하기 위한 시스템
TW202414540A (zh) 形成p型摻雜矽鍺層之方法、使用此方法形成源極區及汲極區中之一或多者的方法、包含使用此方法形成源極區及汲極區中之一或多者的結構
US11946157B2 (en) Method for depositing boron containing silicon germanium layers
US20230349069A1 (en) Structures with boron- and gallium-doped silicon germanium layers and methods and systems for forming same
CN116544101A (zh) 形成硅锗结构的方法
US20170194138A1 (en) Low temperature selective deposition employing a germanium-containing gas assisted etch