KR20240002570A - 하드마스크의 제조방법 및 이를 이용한 반도체 소자의 제조방법 - Google Patents

하드마스크의 제조방법 및 이를 이용한 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20240002570A
KR20240002570A KR1020220079902A KR20220079902A KR20240002570A KR 20240002570 A KR20240002570 A KR 20240002570A KR 1020220079902 A KR1020220079902 A KR 1020220079902A KR 20220079902 A KR20220079902 A KR 20220079902A KR 20240002570 A KR20240002570 A KR 20240002570A
Authority
KR
South Korea
Prior art keywords
layer
hard mask
forming
pattern
mask layer
Prior art date
Application number
KR1020220079902A
Other languages
English (en)
Inventor
김동학
최영철
이상민
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020220079902A priority Critical patent/KR20240002570A/ko
Publication of KR20240002570A publication Critical patent/KR20240002570A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 하드마스크의 제조방법 및 이를 이용한 반도체 소자의 제조방법 에 관한 것으로, 피식각층의 상부에 보론 옥시나이트라이드(boron oxynitride)를 포함하는 제2 하드마스크층을 형성하여 균일한 패턴 형성이 가능한 하드마스크를 제조하는 방법과 이를 이용하여 반도체 소자를 제조하는 방법에 관한 것이다.
실시예에 따른 하드마스크의 제조방법은, 피식각층 및 상기 피식각층의 상면에 형성된 제1 하드마스크층을 포함하는 기판을 준비하는 단계; 보론 소스 가스, 질소 소스 가스 및 산소 소스 가스를 공급하여 상기 제1 하드마스크층의 상면에 보론 옥시나이트라이드를 포함하는 제2 하드마스크층을 형성하는 단계; 및 상기 제2 하드마스크층의 상면에 반사방지층을 형성하는 단계;를 포함한다.

Description

하드마스크의 제조방법 및 이를 이용한 반도체 소자의 제조방법{Method for manufacturing hard mask and method for manufacturing semiconductor device using the same}
본 발명은 하드마스크의 제조방법 및 이를 이용한 반도체 소자의 제조방법에 관한 것으로, 피식각층의 상부에 보론 옥시나이트라이드(boron oxynitride)를 포함하는 제2 하드마스크층을 형성하여 균일한 패턴 형성이 가능한 하드마스크를 제조하는 방법과 이를 이용하여 반도체 소자를 제조하는 방법에 관한 것이다.
V-NAND 소자의 대용량화를 위해 적층되는 산화물-질화물-산화물 스택(Oxide-Nitride-Oxide(ONO) stacks)의 수가 증가함에 따라, 고종횡비 에칭(high aspect ratio(HAR)-etching) 기술이 요구되고 있으며, ONO stack을 패터닝하기 위해 다양한 연구가 지속적으로 개발되고 있다.
상기 ONO 스택의 고종횡비 에칭을 위해서는 비정질 탄소층(amorphous carbon layer, ACL)의 두께 증가가 필수적이며, 이러한 두꺼운 비정질 탄소층을 패터닝하기 위해 반사 방지층(dielectric anti-reflection coating layer, DARC)과 포토레지스트(photoresist, PR)에 연구가 동반된다.
최근에는, 상기 ONO 스택의 증가에 따라 극저온 고종횡비의 패턴을 에칭하는 기술을 도입하기 위한 시도가 증가하고 있으며, 이를 위해, 저온에서 유전체층을 증착(low temperature dielectric deposition)하는 공정에 대한 요구가 증가하고 있다.
또한, 지속적인 반사 방지층의 두께 증가로 인한 포토리소그래피(photolithography) 공정 중 초점 심도(photo-depth of focus)가 부족하게 되어 불균일한 패턴이 형성된다는 문제가 있다.
구체적으로, 기존에는, 두꺼운 두께의 탄소 하드 마스크(ACL)를 패터닝하기 위해서, 400 ℃ 이상의 고온의 유전체 반사 방지 코팅층(DARC)과 포토레지스트의 두께 증가가 필연적으로 발생한다. 특히, 실리콘 옥시나이트라이드(SiON) 박막과 같은 기존의 반사 방지층은 저온에서 증착시 막 내부에 수소를 다량 포함하며 산소 플라즈마 에칭에 낮은 에칭 선택비를 나타내어 지속적으로 두께가 증가하고, 400 ℃ 이하의 저온 공정이 불가능하다는 문제가 있다. 이에 따라, 포토 공정의 초점 심도의 공차(DOF margin) 내에서 패터닝을 위해서 반사 방지층은 산소 플라즈마 에칭에 우수한 내성 및 에칭 선택비 확보와 두께 감소가 필수적으로 필요하다.
따라서, 상기와 같은 특성을 갖는 SiON 반사 방지층의 개선을 위해서는 불소(fluorine) 계열의 에칭에서는 동등 수준의 에칭 특성을 유지하며, 산소 플라즈마 에칭에서 에칭 선택비의 개선이 필수적이다. 즉, 산소 계열에 대한 에칭 내성이 우수하고, 이와 반대로, 불소 계열에 대한 에칭 내성이 낮은 박막을 구현을 위해서는 금속 계열의 도핑을 통해 개선 가능하다. 특히, 준금속 물질인 보론(boron)은 산소 플라즈마 에칭 과정에서, 비휘발성을 나타내는 고체 보론 산화물(B2O3(S))을 형성하여 종래 대비 산소 플라즈마 에칭에 내성을 갖는다. 반면에, 보론은 불소 계열의 에칭에서 삼불화붕소(BF3) 가스의 형태로 단시간에 에칭될 수 있다. 상기와 같은 보론의 에칭 특성을 활용하여 기존의 산질화 실리콘(SiON)의 물질적 한계를 극복할 수 있으며, 이를 위해, 보론산질화물(boron oxynitride, BON)을 활용할 수 있으나, 이에 대한 연구가 미비한 실정이다.
일 실시예에 따르면, 피식각층과 포토레지스트 사이에 유전층 에칭을 위한 보론 옥시나이트라이드를 포함하는 제2 하드마스크층을 형성시키도록 하여 산소 플라즈마에 대하여 높은 에칭 저항성을 나타내고, 불소 플라즈마에 대하여 높은 에칭 선택비를 나타내어 포토레지스트의 두께 마진 확보가 가능하여, 균일한 패턴 구현이 가능할 뿐만 아니라 , 400 ℃ 이하의 저온 공정으로 구현이 가능한 하드마스크 및 반도체 소자의 제조방법에 관한 기술 내용을 제공하고자 하는 것이다.
실시예에 따른 하드마스크의 제조방법은, 피식각층 및 상기 피식각층의 상면에 형성된 제1 하드마스크층을 포함하는 기판을 준비하는 단계; 보론 소스 가스, 질소 소스 가스 및 산소 소스 가스를 공급하여 상기 제1 하드마스크층의 상면에 보론 옥시나이트라이드(boron oxynitride)를 포함하는 제2 하드마스크층을 형성하는 단계; 및 상기 제2 하드마스크층의 상면에 반사방지층을 형성하는 단계;를 포함수 있다.
일 실시예에 따르면, 상기 피식각층은 산화물층 또는 상기 산화물 및 질화물이 교번하여 적층된 구조를 갖는 복합막층일 수 있고, 상기 제1 하드마스크층은 비정질 카본층(amorphous carbon layer, ACL)일 수 있다.
일 실시예에 따르면, 상기 제2 하드마스크층은, 하기 화학식 1로 표시되는 보론 옥시나이트라이드 화합물을 포함하는 것을 특징으로 한다.
[화학식 1]
BXOYNZ
(단, 하기 화학식 1에서, 상기 X는 6 내지 9이고, 상기 Y는 0.5 내지 2이며, 상기 Z는 0.5 내지 2임)
일 실시예에 따르면, 상기 제2 하드마스크층을 형성하는 단계는, 150 내지 400 ℃의 온도에서 플라즈마 강화 화학 기상증착 공정을 통해 형성할 수 있다.
특히, 상기 제2 하드마스크층을 형성하는 단계는, 공정 챔버의 반응 공간에 B2H6를 포함하는 보론 소스 가스를 500 내지 1500 sccm의 유량으로 공급하고, N2O 가스를 50 내지 300 sccm의 유량으로 공급하고, NH3 가스를 10 내지 1000 sccm의 유량으로 공급하고, N2 가스를 2000 내지 5000 sccm의 유량으로 공급하며, 150 내지 250 ℃의 온도에서 플라즈마 강화 화학 기상증착 공정을 수행하여 상기 화학식 1의 보론 옥시나이트라이드 화합물을 포함하는 제2 하드마스크층을 형성할 수 있다.
한편, 실시예에 따른 반도체 소자의 제조방법은, 피식각층 및 상기 피식각층의 상면에 형성된 제1 하드마스크층을 포함하는 기판을 준비하는 단계; 보론 소스 가스, 질소 소스 가스 및 산소 소스 가스를 공급하여 상기 제1 하드마스크층의 상면에 보론 옥시나이트라이드(boron oxynitride)를 포함하는 제2 하드마스크층을 형성하는 단계; 상기 제2 하드마스크층의 상면에 반사방지층을 형성하는 단계; 상기 반사방지층의 상면에 포토레지스트층을 형성하는 단계; 및 상기 기판 상에 패턴을 형성하는 단계를 포함할 수 있다.
실시예에 따른 하드마스크의 제조방법은, 피식각층의 상부에 산소 플라즈마에 대하여 높은 에칭 저항성을 나타내는 보론 옥시나이트라이드를 포함하는 제2 하드마스크층을 저온 공정으로 형성시킬 수 있다.
또한, 실시예에 따른 반도체 소자의 제조방법은, 피식각층과 포토레지스트층의 사이에 보론 옥시나이트라이드를 포함하는 제2 하드마스크층을 형성함에 따라 산소 플라즈마에 대하여 높은 에칭 저항성을 나타내고 불소 플라즈마에 대하여 높은 에칭 선택비를 나타내어 포토레지스트층의 두께가 얇은 경우에도 균일한 패턴 구현이 가능하며 이에 따라 포토레지스트의 두께 마진 확보가 가능하다.
상기와 같은 실시예에 따른 반도체 소자의 제조방법은, 400 ℃ 이상의 온도에서 유전체 반사 방지 코팅층(DARC)으로 활용되고 있는 실리콘 옥시나이트라이드층(SiON layer)을 형성하도록 하는 기존의 반도체 패턴 형성방법들을 대체할 수 있다.
도 1은 실시예에 따른 하드마스크의 제조방법을 나타낸 공정도이다.
도 2는 실시예에 따른 반도체 소자의 제조방법을 나타낸 공정도이다.
도 3은 실시예에 따른 반도체 소자의 제조방법으로 제조한 반도체 소자의 패턴 형성용 구조체를 나타낸 구조도이다.
도 4는 실시예에 따른 반도체 소자의 제조방법으로 제조한 반도체 소자의 패턴 형성용 구조체를 이용해 기판 상에 패턴을 형성하는 과정을 나타낸 개념도이다.
도 5는 실시예 1 및 비교예 1에 따른 방법으로 제조한 반도체 소자의 패턴 형성용 구조체를 나타낸 단면도이다.
도 6은 실시예 및 비교예에 따른 방법으로 제조한 반도체 소자의 패턴 형성용 구조체의 산소 플라즈마에 대한 에칭 저항성을 평가하기 위하여 건식 에칭 속도를 측정한 결과이다.
도 7은 실시예 및 비교예에 따른 방법으로 제조한 반도체 소자의 패턴 형성용 구조체의 불소 플라즈마에 대한 에칭 선택비을 평가하기 위하여 건식 에칭 속도를 측정한 결과이다.
도 1은 실시예에 따른 하드마스크의 제조방법을 나타낸 공정도이다. 도 2는 실시예에 따른 반도체 소자의 제조방법을 나타낸 공정도이다. 도 3은 실시예에 따른 반도체 소자의 제조방법으로 제조한 반도체 소자의 패턴 형성용 구조체를 나타낸 구조도이다.
도 1 내지 도 3을 참조하면, 실시예에 따른 하드마스크의 제조방법은, 기판(S)을 준비하는 단계(S100); 보론 옥시나이트라이드층을 형성하는 단계(S200); 반사방지층을 형성하는 단계(S300)를 포함한다.
또한, 실시예에 따른 반도체 소자의 제조방법은, 기판(S)을 준비하는 단계(S100); 보론 옥시나이트라이드층을 형성하는 단계(S200); 반사방지층을 형성하는 단계(S300); 포토레지스트층을 형성하는 단계(S400); 및 기판 상에 패턴을 형성하는 단계(S500);를 포함한다.
먼저, 기판을 준비하는 단계(S100)는 피식각층(10) 및 상기 피식각층(10)의 상면에 형성된 제1 하드마스크층(20)을 포함하는 기판(S)을 준비하도록 한다.
상기 기판(S)은 단일 결정 실리콘 또는 화합물 반도체 기판 등과 같은 반도체 기판(semiconductor substrate) 또는 인쇄회로 기판(printed circuit board)일 수 있으며, 포토리소그래피 공정을 통해 패턴을 형성하기 위해 활용되는 것이라면 제한받지 않고 활용이 가능하다.
상기 기판(S) 상에는 피식각층(10)이 형성된 구조를 갖는다. 상기 피식각층(10)은 기판(S) 상에 패턴을 형성하기 위해 활용된다. 상기 피식각층(10)은 알루미늄(Al), 구리(Cu), 몰리브데넘(Mo), 탄탈럼(Ta), 티타늄(Ti), 텅스텐(W), 합금, 이와 같은 금속의 나이트라이드(nitride) 또는 실리사이드(silicide) 등과 같은 도전층, 도핑된 비결정성 실리콘 또는 도핑된 폴리실리콘층, 산화규소, 실리콘 나이트라이드, 실리콘 옥시나이트라이드 등과 같은 하나 이상의 유전체층, 산화금속층, 절연막층, 단일 결정 실리콘 등과 같은 반도체층 또는 이들의 조합을 포함할 수 있다. 구체적으로, 상기 피식각층(10)은 산화물층 또는 산화물-질화물-산화물 포함 다층 스택층일 수 있으며, 상기 산화물층은 실리콘산화물층을 대표적인 예로 들 수 있고, 상기 질화물은 실리콘 나이트라이드층을 대표적인 예로 들 수 있다.
상기 제1 하드마스크층(20)은 에칭 저항성을 가지며, 피식각층(10)을 에칭하여 패턴을 형성하기 위해 사용되는 통상적인 다양한 소재를 이용해 형성시킨 것일 수 있다. 상기 제1 하드마스크층(20)은 비정질 카본층(amorphous carbon layer, ACL), 폴리실리콘층(polysilicon layer, PS), 실리콘 나이트라이드층(silicon nitride layer, SiN), 실리콘 옥시나이트라이드층(silicon oxynitride layer, SiON), 티타늄 나이트라이드층(titanium nitride layer, TiN) 또는 이들의 조합일 수 있다. 특히, 제1 하드마스크층(20)은 비정질 카본층일 수 있다.
상기 비정질 카본층은 두께가 얇은 경우에도 해상도가 높으며, 포토레지스트층(50)의 에칭 속도에 관계없이 정교한 패터닝을 가능하게 하는 하드마스크로서의 역할을 한다.
상기 피식각층(10) 및 제1 하드마스크층(20)은 각각 화학 기상 증착 방법(CVD), 플라즈마 강화 화학 기상 증착 방법(PECVD), 원자층 증착 방법(ALD), 스퍼터링, 도금 등과 같은 물리적 기상 증착 방법(PVD) 등의 방법으로 형성될 수 있다. 상기 피식각층(10) 및 제1 하드마스크층(20)은 목적에 맞게 두께를 조절할 수 있다.
상기 제2 하드마스크층을 형성하는 단계(S200)는 제1 하드마스크층(20)의 상면에 보론 옥시나이트라이드(boron oxynitride)를 포함하는 제2 하드마스크층(30)을 형성하도록 하는 단계이다.
본 단계에서는, 150 내지 400 ℃의 저온에서 보론 소스 가스, 질소 소스 가스 및 산소 소스 가스를 각각 공급하고, 플라즈마를 형성하여 제1 하드마스크층(20)의 상면에 플라즈마 강화 화학 기상 증착 방법으로 제2 하드마스크층(30)을 형성할 수 있다. 특히, 제2 하드마스크층(30)의 형성은 150 내지 400 ℃의 온도, 특히, 150 내지 250 ℃에서 형성할 수 있다.
구체적으로, 피식각층(10) 및 제1 하드마스크층(20)이 형성된 기판을 공정 챔버의 반응 공간에 안착하고, 보론 소스 가스, 질소 소스 가스 및 산소 소스 가스를 각각 공급하고, 플라즈마를 형성하여 제1 하드마스크층(20)의 상면에 제2 하드마스크층(30)을 형성할 수 있다.
이때, 상기 보론 소스 가스는 B2H6, BCl3, BBr3, BF3, B(och3)3 또는 이들의 혼합물을 사용할 수 있으며, 특히, B2H6를 사용할 수 있다.
상기 질소 소스 가스는 NH3, N2 또는 이들의 혼합물을 사용할 수 있으며, 특히, NH3 및 N2를 포함하는 혼합 가스를 사용할 수 있다. 특히, NH3는 N-N 결합 에너지보다 낮은 N-H 결합을 형성함에 따라 플라즈마에 의해 단시간에 활성화되는 특성을 나타낼 수 있어 NH3 및 N2의 혼합비를 조절하여 BXOYNZ의 조성에서 질소의 함량 비율을 조절할 수 있다. 즉, NH3를 N2에 비해 과량 공급할수록 질소의 함량이 증가하며, 저온에서도 제2 하드마스크층(30)을 형성할 수 있다.
상기 산소 소스 가스는 산소(O2), 오존(O3), 아질산(N2O), 일산화질소(NO), 이산화질소(NO2), 물(H2O) 또는 이들의 혼합물을 포함할 수 있다.
보다 구체적으로, 상기 제2 하드마스크층(30)은 150 내지 400 ℃의 온도 조건에서 플라즈마 강화 화학 기상 증착 방법을 통해 형성하며, 공정 챔버의 반응 공간에 B2H6를 포함하는 보론 소스 가스를 500 내지 1500 sccm의 유량으로 공급하고, N2O 가스를 50 내지 300 sccm의 유량으로 공급하고, NH3 가스를 10 내지 1000 sccm의 유량으로 공급하고, N2 가스를 2000 내지 5000 sccm의 유량으로 공급하며, 반응 공간의 내부 압력을 1 내지 10 torr로 유지하고, 13.56 내지 100 MHz의 고주파 RF 전원을 인가하여 제2 하드마스크층(30)을 증착할 수 있다. 이때, 상기 보론 소스 가스는 B2H6와 B3H6N3 가스뿐만 아니라 캐리어 가스를 포함하는 혼합 가스를 공급할 수 있고, B2H6 가스와 캐리어 가스를 각각 1:1 내지 1:20의 부피비로 조절하여 공급할 수 있다.
특히, 상기 제2 하드마스크층(30)은 200 ℃의 온도 조건에서 플라즈마 강화 화학 기상 증착 방법을 통해 형성하며, 공정 챔버의 반응 공간에 B2H6를 포함하는 보론 소스 가스를 800 sccm의 유량으로 공급하고, N2O 가스를 100 sccm의 유량으로 공급하고, NH3 가스를 50 내지 400 sccm의 유량으로 공급하고, N2 가스를 4000 sccm의 유량으로 공급하며, 반응 공간의 내부 압력을 3 torr로 유지하고, 13.56 MHz의 고주파 RF 전원을 인가하여 제2 하드마스크층(30)을 증착할 수 있다.
상기와 같은 방법으로 형성한 제2 하드마스크층(30)은 하기 화학식 1로 표시되는 평균 조성을 갖는 보론 옥시나이트라이드 화합물을 포함할 수 있다(단, 하기 화학식 1에서, 상기 X는 6 내지 9이고, 상기 Y는 0.5 내지 2이며, 상기 Z는 0.5 내지 2임).
[화학식 1]
BXOYNZ
또한, 상기와 같은 조성을 갖는 제2 하드마스크층(30)은 산소의 함량을 조절하여 산소 플라즈마에 대한 에칭 저항성과 불소 플라즈마에 대한 에칭 선택비를 조절할 수 있다. 이때, 상기 화합물에서 상기 X의 값이 6 미만일 경우 불소 플라즈마에 의한 에칭 선택비가 저하되어 에칭 속도가 저하될 우려가 있고, 상기 Y의 값이 0.5 미만일 경우 산소 플라즈마에 대한 에칭 저항성이 저하될 우려가 있다.
특히, 상기와 같은 방법으로 형성한 제2 하드마스크층(30)은 B7.5O1.5N1 또는 B7O1.5N1.5로 표시되는 평균 조성을 갖는 보론 옥시나이트라이드 화합물을 포함할 수 있다. 보다 구체적으로, 상기 화학식 1에서 X+Y+Z = 10일 수 있으며, 산소 및 질소를 각각 10 내지 15%의 원소비로 포함하고, 상기 보론을 70 내지 80%의 원소비로 포함할 수 있다.
상기 제2 하드마스크층(30)은 산소 플라즈마 에칭에 대한 강한 저항성을 나타내어, 산소 플라즈마에 의해 쉽게 에칭되지 않는다. 그리고, 불소 플라즈마 에칭에 대하여 에칭 선택비가 우수해 불소 플라즈마에 노출될 경우 단시간에 에칭되는 특성을 나타낸다. 특히, 400 내지 650 ℃의 고온에서 형성하는 실리콘 옥시나이트라이드층(SiON layer) 대비 150 내지 400 ℃의 저온에서 형성이 가능하다.
또한, SiON층과 동등한 수준의 산소 플라즈마에 대한 에칭 선택비를 가지고 있어 산소 플라즈마 에칭에 강한 내성을 갖는다. 이와 반대로, 불소 플라즈마 에칭에 대해 우수한 에칭 선택비를 나타내어 2 내지 3배 이상 단시간에 에칭되는 특성을 나타내어 포토레지스트의 두께를 1/2 이하로 줄여 포토레지스트 공차의 확보가 가능하도록 할 뿐만 아니라 공정 시간을 단축할 수 있다.
이에 따라, 제2 하드마스크층(30)은 불소 플라즈마에 대하여 높은 에칭 선택비를 나타내어 기존의 SiON층 대비 포토레지스트의 두께를 50% 이하로 줄일 수 있고, 산소 플라즈마에 대한 높은 에칭 저항성을 부여하며, 이에 의해, 에칭 마스크로서 처리된 포토레지스트 패턴을 직접적으로 사용하여 피식각층의 선택적 에칭을 가능하게 할 수 있다.
또한, 상기 제2 하드마스크층(30)의 형성은 통상적인 다양한 형태의 PECVD 장치를 이용해 수행할 수 있다.
한편, 상기 반사방지층(40)을 형성하는 단계(S300)는, 상기 제2 하드마스크층(30)의 상면에 반사방지층(40)을 형성하도록 한다.
상기 반사방지층(bottom anti-reflective coating layer, BARC)은 포토레지스트층(50)과 제1 하드마스크층(20) 사이에 위치하여 하부층 표면에서의 빛의 반사를 차단하여 반도체 소자의 패턴 손상을 방지하는 역할을 한다. 또한, 초점 심도(depth-of-focus), 노출 관용도, 선폭 균일성 및 임계 치수(CD) 등을 조절하는 역할을 한다.
상기 반사방지층(40)은 단일층일 수도 있고, 복수 개의 상이한 층의 조합으로 이루어질 수도 있다.
구체적으로, 상기 반사방지층(40)은, 폴리아미드(polyamide), 폴리술폰(polysulfones), 폴리아크릴레이트(polyacrylate), 폴리에스테르(polyester) 또는 이들의 혼합물 등과 같은 유기 화합물을 이용해 형성할 수 있다. 특히, 반사방지층(40)은, 포토레지스트와 동일한 계열의 폴리머를 도입하도록 하여 노광 및 현상에 의해 동시에 제거되도록 하는 것이 바람직하다.
상기 반도체 소자의 패턴 형성용 구조체(1)를 제조하는 단계(S400)는, 상기 반사방지층(40)의 상면에 포토레지스트를 코팅하여 포토레지스트층(50)을 형성하도록 하여, 기판(S)의 상면에 피식각층(10), 제1 하드마스크층(20), 제2 하드마스크층(30), 반사방지층(40) 및 포토레지스트층(50)이 순차적으로 적층 형성된 구조를 갖는 반도체 소자의 패턴 형성용 구조체(1)를 제조할 수 있다.
본 단계에서는, 상기 반사방지층(40)의 상면에 포토레지스트를 코팅하여 포토레지스트층(50)을 형성하도록 한다. 상기 포토레지스트는 아크릴산염, 실록산, 실세스퀴옥산 등과 같은 통상적인 다양한 조성을 갖는 혼합물을 선택적으로 사용할 수 있다. 포토레지스트층(50)은 통상적인 코팅 방법을 이용해 포토레지스트를 도포해 형성할 수 있다. 상기 포토레지스트층(50)은 네가티브 패턴(negative pattern) 또는 포지티브 패턴(positive pattern)을 각각 형성할 수 있으며, 이에 제한받지 않는다.
상기 기판 상에 패턴을 형성하는 단계(S500)는 상기 패턴 형성용 구조체(1)를 에칭하여 상기 기판(S) 상에 패턴을 형성할 수 있다.
도 3은 실시예에 따른 반도체 소자의 제조방법으로 제조한 반도체 소자의 패턴 형성용 구조체를 이용해 기판 상에 패턴을 형성하는 과정을 나타낸 개념도이다.
도 3을 참조하면, 본 단계에서는, 포토레지스트층(50)을 노광한 다음 현상하여 포토레지스트 패턴층(50′) 및 상기 포토레지스트 패턴층(50′)의 하부에 형성되는 반사방지 패턴층(40′)을 형성하든 단계를 포함한다. 상기 포토레지스트층의 노광 및 현상을 통상적인 방법을 이용해 수행하여 포토레지스트 패턴층(50′) 및 반사방지 패턴층(40′)을 형성할 수 있다.
다음, 불소 플라즈마를 이용해 에칭하여 제2 하드마스크 패턴층(30′)을 형성하는 단계를 포함할 수 있다. 제2 하드마스크 패턴층(30′)은 상기 포토레지스트 패턴층(50′)을 에칭 배리어(etching barrier)로 하고 불소 플라즈마를 이용해 에칭하여 제2 하드마스크 패턴층(30′)을 형성할 수 있다.
상기 불소 플라즈마는 CH2F2, CHF3, CF4, C4F8, NF3, SF6 또는 이들의 혼합물을 포함하는 에칭 가스를 공급하고, 플라즈마를 형성하여 라디칼을 생성해 수행할 수 있다. 특히, 상기 에칭 가스는 불소 소스 이외에도 산소(O2) 또는 오존(O3) 가스를 추가로 공급하도록 하여 에칭 반응을 촉진시킬 수 있다.
다음, 포토레지스트 패턴층(50′) 및 반사방지 패턴층(40′)을 제거하는 단계를 포함한다. 상기 포토레지스트 패턴층(50′) 및 반사방지 패턴층(40′)의 제거는 포토레지스트 스트립 공정을 통해 수행할 수 있다. 상기 포토레지스트 스트립 공정은 통상적인 방법을 통해 수행할 수 있다.
다음, 제1 하드마스크 패턴층(20′)을 형성하는 단계를 포함한다. 제1 하드마스크 패턴층(20′)은 제2 하드마스크 패턴층(30′)을 에칭 배리어로 하고 산소 플라즈마를 이용해 에칭하여 형성할 수 있다. 산소 플라즈마는 산소 포함 가스를 에칭 가스로 공급하고 플라즈마를 형성하여 라디칼을 생성해 수행할 수 있다.
산소 포함 가스는 산소(O2), 오존(O3), 아산화질소(N2O), 이산화질소(NO2), 일산화 질소(NO) 또는 이들의 혼합물을 포함하는 가스일 수 있다. 특히, 산소 포함 가스는 산소(O2), 오존(O3) 또는 이들의 혼합물을 포함하는 가스일 수 있다.
이때, 제1 하드마스크 패턴층(20′)은 제2 하드마스크 패턴층(30′)이 산소 플라즈마에 대한 에칭 저항성을 나타내어 피식각층(10)의 상부에 제1 하드마스크 패턴층(20′)이 잔류하도록 한다.
이후, 기판 상에 제1 하드마스크 패턴층(20′) 및 피식각 패턴층(10′)을 포함하는 패턴(P)을 형성하는 단계를 포함한다. 패턴의 형성은 제1 하드마스크 패턴층(20′)을 에칭 배리어로 하여 피식각층(10)을 에칭하도록 하여 기판 상에 제1 `하드마스크 패턴층(20′) 및 피식각 패턴층(10′)을 포함하는 패턴을 형성하도록 한다. 상기 패턴의 형성은 습식 에칭 또는 건식 에칭 등의 통상적인 방법을 통해 수행할 수 있다.
한편, 실시예에 따른 반도체 소자 패턴 형성용 구조체(1)는, 상면에 형성된 피식각층(10)과 상기 피식각층(10)의 상면에 형성된 제1 하드마스크층(20)을 포함하는 기판(S); 상기 제1 하드마스크층(20)의 상면에 형성된 보론 옥시나이트라이드를 포함하는 제2 하드마스크층(30); 상기 제2 하드마스층(30)의 상면에 형성된 반사방지층(40); 및 상기 반사방지층(40)의 상면에 형성된 포토레지스트층(50);을 포함하는 구조를 갖는다.
상기와 같은 구조를 갖는 반도체 소자 패턴 형성용 구조체(1)는 에칭을 통해 반도체 패턴을 형성하기 위한 용도로 활용할 수 있다. 특히, 산소 플라즈마에 대한 충분한 에칭 저항성과 불소 플라즈마에 대해 우수한 에칭 선택비를 갖는 제2 하드마스크층(30)을 포함하여 기존에 유전체 반사 방지 코팅층(dielectric anti reflection coating layer, DARC)으로 형성하는 SiON층을 대체할 수 있다.
구체적으로, 제2 하드마스크층(30)은 기존의 SiON층 대비 동등한 수준의 산소 플라즈마 에칭 저항성을 가지며, 150 내지 400 ℃의 저온, 특히, 200 ℃에서 형성될 수 있어, 400 ℃ 이상의 고온에서 형성하는 SiON층을 대체할 수 있다. 특히, 불소 플라즈마에 대하여 SiON층 대비 2배 이상의 식각 속도를 나타내어 포토레지스트의 두께가 얇은 경우에도 균일한 패턴을 형성할 수 있다.
상기 제2 하드마스크층(30)은 B2H6를 포함하는 보론 소스 가스, NH3 및 N2를 포함하는 질소 소스 가스와 아산화질소를 포함하는 산소 소스 가스를 200 ℃의 저온에서 플라즈마 강화 화학 기상 증착 방법으로 제1 하드마스크층 상에 증착하여 형성시킴에 따라, 하기 화학식 1의 BXOYNZ로 표시되는 평균 조성을 갖는 보론 옥시나이트라이드 화합물을 포함할 수 있다(단, 하기 화학식 1에서, 상기 X는 6 내지 9이고, 상기 Y는 0.5 내지 2이며, 상기 Z는 0.5 내지 2임).
[화학식 1]
BXOYNZ
이에 따라, 산소 플라즈마에 대한 식각 저항성과 불소 플라즈마에 대한 식각 선택비를 조절할 수 있어 기판 상에 다양한 형상의 반도체 패턴을 형성시키기 위한 용도로 활용할 수 있다.
보다 구체적으로, 상기 제2 하드마스크층(30)이 산소 플라즈마에 노출될 경우 산소와 보론이 반응하여 비휘발성 성분(none volatile material)인 B2O3를 형성하여 산소 플라즈마에 대한 에칭 저항성을 나타낸다. 그리고, 상기 제2 하드마스크층(30)은 하기 반응식 1에 따라 불소 플라즈마에 노출될 경우 보론과 불소가 단시간에 반응하여 가스화되어 식각된다.
[반응식 1]
B2O3(s) + 4NF3(g) + O2(g) ⇒ 2B2O3(s) +12F +N2 → 4BF3(g)+ 3O2(g)
반면에, SiON층은 불소 플라즈마에 노출될 경우 하기 반응식 2와 같이 반응하며, 동량의 불소를 공급하는 경우에도 제2 하드마스크층(30) 보다 불화실리콘 가스의 생성량이 적어 제2 하드마스크층(30)의 건식 식각 속도가 SiON층 보다 빠르다.
[반응식 2]
SiON(s) + 4NF3(g) + O2(g) ⇒ 4SiON + 12F → 3SiF4(g) + O2(g)
상기한 바와 같은 실시예에 다른 반도체 소자의 제조방법은, 피식각층과 포토레지스트 사이에 산소 플라즈마에 대하여 높은 에칭 저항성을 나타내는 보론 옥시나이트라이드를 포함하는 제2 하드마스크층(30)을 저온 공정으로 형성시킬 수 있다.
또한, 실시예에 따른 반도체 소자의 패턴 형성용 구조체는 상기와 같은 방법으로 형성한 제2 하드마스크층(30)을 포함함에 따라 불소 플라즈마에 대하여 높은 에칭 선택비를 나타내어 포토레지스트층의 두께가 얇은 경우에도 균일한 패턴 구현이 가능하여 포토레지스트의 두께 마진 확보가 가능하다.
이에 따라, 400 ℃ 이상의 온도에서 유전체 반사 방지 코팅층(DARC)으로 활용되고 있는 실리콘 옥시나이트라이드층을 형성하도록 하는 기존의 반도체 패턴 형성방법들을 대체할 수 있다.
이하, 실시예를 들어 본 발명을 더욱 상세히 설명하도록 한다.
제시된 실시예는 본 발명의 구체적인 예시일 뿐이며, 본 발명의 기술적 범위를 한정하기 위한 용도인 것은 아니다.
<실시예 1>
SiN층 및 SiO2층이 교번하여 반복 증착된 피식각층이 형성된 기판을 준비하고, 기판 상에 비정질 실리콘층(ACL)을 제1 하드마스크층으로 형성하였다.
상기 제1 하드마스크층을 형성한 기판의 상면에 보론 옥시나이트라이드를 포함하는 제2 하드마스크층을 형성하였으며, 제2 하드마스크층의 형성은 하기 표 1에 나타낸 바와 같은 조건으로 증착하여 형성하였다. 구체적으로, 상기 기판을 공정 챔버의 반응 공간에 안착하고, B2H6 가스, NH3 가스, N2 가스 및 N2O 가스를 반응 공간에 각각 공급하고, 200 ℃의 저온에서 RF 전원을 인가해 반응 공간의 내부에 플라즈마를 형성하여 제2 하드마스크층을 증착하였다.
상기 제2 하드마스크층의 상면에 BARC층을 형성하고, BARC층의 상면에 포토레지스트를 도포하여 포토레지스트층을 형성하여 도 4(b)에 나타낸 바와 같은 구조를 갖는, 반도체 소자의 패턴 형성용 구조체(BON Ⅰ)를 제조하였다.
<실시예 2>
소스 가스의 유량을 상이하게 조절하는 것을 제외하고는 실시예 1과 동일한 방법으로 제1 하드마스크층의 상면에 제2 하드마스크층을 형성하고, 반도체 소자의 패턴 형성용 구조체(BON Ⅱ)를 제조하였다.
<실시예 3>
소스 가스의 유량을 상이하게 조절하는 것을 제외하고는 실시예 1과 동일한 방법으로 제1 하드마스크층의 상면에 제2 하드마스크층을 형성하고, 반도체 소자의 패턴 형성용 구조체(BON Ⅲ)를 제조하였다.
<비교예>
공정 챔버의 반응 공간에 실리콘 소스 가스, 산소 소스 가스 및 질소 소스 가스를 각각 공급하고, 400 ℃의 온도에서 RF 전원을 인가해 플라즈마를 형성시켜 기판 상에 SiON층을 형성하고, 도 4(a)에 나타낸 바와 같은 구조를 갖는, 반도체 소자의 패턴 형성용 구조체(SEC POR SiON)를 제조하였다.
<실험예>
(1) 산소 플라즈마에 대한 건식 식각 속도 평가
실시예 및 비교예에 따른 방법으로 제조한 반도체 소자의 패턴 형성용 구조체의 산소 플라즈마에 대한 건식 식각 속도를 평가하였으며, 그 결과를 도 5에 나타내었다.
도 5에 나타난 바와 같이, 실시예 1 내지 3에 따른 방법으로 제조한 구조체는 각각 건식 식각 속도(dry etch rate)가 각각 28 Å/분, 29 Å/분, 19 Å/분으로 확인되었다. 특히, 실시예 1 및 2에 따른 구조체는 기존에 DARC층으로 SiOC 박막을 형성하도록 한 비교예의 구조체(30 Å/분)와 동등한 수준의 산소 플라즈마에 대한 에칭 저항성을 나타내어 하드마스크층으로서 활용이 가능하며, 온도 마진의 확보가 가능할 것으로 판단되었다. 실시예 1 내지 3에 따른 구조체에 형성된 제2 하드마스크층의 조성에 의해 산소 플라즈마에 대한 에칭 저항성이 영향을 받는 것으로 확인되었으며, 소스 가스의 유량을 조절하여 물성 조절이 가능할 것으로 판단되었다.
(2) 불소 플라즈마에 대한 건식 식각 속도 평가
실시예 및 비교예에 따른 방법으로 제조한 반도체 소자의 패턴 형성용 구조체의 불소 플라즈마에 대한 건식 식각 속도를 평가하였으며, 그 결과를 도 6에 나타내었다. 이때, 불소 플라즈마를 형성하기 위해 NF3 가스를 공급하도록 하였으며, 산소 가스를 함께 공급하여 에칭 처리하도록 하였다. 또한, NF3 가스는 4,000 sccm의 유량으로 공급하고, 산소 가스는 1,000 sccm의 유량으로 공급되도록 하였다.
도 6에 나타난 바와 같이, 실시예 1 내지 3에 따른 방법으로 제조한 구조체는 각각 불소 플라즈마에 대한 건식 식각 속도(dry etch rate)가 4209 Å/분, 3752 Å/분, 3160 Å/분인 것으로 확인되었으며, 이와 같은 식각 속도는 비교예의 구조체에 형성된 SiON층에 의한 식각 속도 1652 Å/분에 비해 크게 향상되었음을 확인할 수 있었다. 특히, 실시예 1의 구조체의 경우 식각 속도가 비교예 대비 2.5배 이상 증가하였으며, 이와 같은 결과를 통해 보론 옥시나이트라이드를 포함하는 제2 하드마스크층의 도입으로 포토레지스트층의 두께를 50% 이하로 줄일 수 있을 것으로 판단되었다.
상기와 같은 결과를 통해, 실시예에 따른 반도체 소자의 제조방법을 활용할 경우 150 내지 400 ℃, 특히, 200 ℃의 공정 온도에서 패턴 형성이 가능하여 공정 비용 절감과 함께 불소 플라즈마에 대하여 우수한 식각 선택비를 나타내어 포토레지스트의 두께가 얇은 경우에도 균일한 패턴이 구현이 가능할 것으로 판단되었다.
1 : 반도체 소자의 패턴 형성용 구조체
10 : 피식각층
20 : 제1 하드마스크층
30 : 제2 하드마스크층
40 : 반사방지층
50 : 포토레지스트층
S : 기판

Claims (8)

  1. 피식각층 및 상기 피식각층의 상면에 형성된 제1 하드마스크층을 포함하는 기판을 준비하는 단계;
    보론 소스 가스, 질소 소스 가스 및 산소 소스 가스를 공급하여 상기 제1 하드마스크층의 상면에 보론 옥시나이트라이드(boron oxynitride)를 포함하는 제2 하드마스크층을 형성하는 단계; 및
    상기 제2 하드마스크층의 상면에 반사방지층을 형성하는 단계;를 포함하는 하드마스크의 제조방법.
  2. 제1항에 있어서,
    상기 피식각층은 산화물층 또는 상기 산화물 및 질화물이 교번하여 적층된 구조를 갖는 복합막층인 것을 특징으로 하는 하드마스크의 제조방법.
  3. 제1항에 있어서,
    상기 제1 하드마스크층은 비정질 카본층(amorphous carbon layer, ACL)인 것을 특징으로 하는 하드마스크의 제조방법.
  4. 제1항에 있어서,
    상기 제2 하드마스크층은,
    하기 화학식 1로 표시되는 보론 옥시나이트라이드 화합물을 포함하는 것을 특징으로 하는 하드마스크의 제조방법.
    [화학식 1]
    BXOYNZ
    (단, 하기 화학식 1에서, 상기 X는 6 내지 9이고, 상기 Y는 0.5 내지 2이며, 상기 Z는 0.5 내지 2임)
  5. 제1항에 있어서,
    상기 제2 하드마스크층을 형성하는 단계는,
    150 내지 400 ℃의 온도에서 플라즈마 강화 화학 기상증착 공정을 수행하여 형성하는 것을 특징으로 하는 하드마스크의 제조방법.
  6. 제4항에 있어서,
    상기 제2 하드마스크층을 형성하는 단계는,
    공정 챔버의 반응 공간에 B2H6를 포함하는 보론 소스 가스를 500 내지 1500 sccm의 유량으로 공급하고, N2O 가스를 50 내지 300 sccm의 유량으로 공급하고, NH3 가스를 10 내지 1000 sccm의 유량으로 공급하고, N2 가스를 2000 내지 5000 sccm의 유량으로 공급하며, 150 내지 250 ℃의 온도에서 플라즈마 강화 화학 기상증착 공정을 수행하여 상기 화학식 1의 보론 옥시나이트라이드 화합물을 포함하는 제2 하드마스크층을 형성하는 것을 특징으로 하는 하드마스크의 제조방법.
  7. 피식각층 및 상기 피식각층의 상면에 형성된 제1 하드마스크층을 포함하는 기판을 준비하는 단계;
    보론 소스 가스, 질소 소스 가스 및 산소 소스 가스를 공급하여 상기 제1 하드마스크층의 상면에 보론 옥시나이트라이드(boron oxynitride)를 포함하는 제2 하드마스크층을 형성하는 단계;
    상기 제2 하드마스크층의 상면에 반사방지층을 형성하는 단계;
    상기 반사방지층의 상면에 포토레지스트층을 형성하는 단계; 및
    상기 기판 상에 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  8. 제7항에 있어서,
    상기 기판 상에 패턴을 형성하는 단계는,
    상기 포토레지스트층을 노광한 다음 현상하여 상기 제2 하드마스크층의 상면에 포토레지스트 패턴층 및 상기 포토레지스트 패턴층의 하부에 형성되는 반사방지 패턴층을 형성하는 단계;
    상기 포토레지스트 패턴층을 에칭 배리어로 활용하고 불소 플라즈마를 이용해 상기 제2 하드마스크층을 에칭하여 상기 제1 하드마스크층의 상면에 제2 하드마스크 패턴층을 형성하는 단계;
    상기 포토레지스트 패턴층 및 반사방지 패턴층을 제거하는 단계;
    상기 제2 하드마스크 패턴층을 에칭 배리어로 활용하고 산소 플라즈마를 이용하여 상기 피식각층의 상면에 제1 하드마스크 패턴층을 형성하는 단계; 및
    상기 제1 하드마스크 패턴층을 에칭 배리어로 하여 피식각층을 에칭하여 기판 상에 패턴을 형성하는 단계를 포함하는 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020220079902A 2022-06-29 2022-06-29 하드마스크의 제조방법 및 이를 이용한 반도체 소자의 제조방법 KR20240002570A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220079902A KR20240002570A (ko) 2022-06-29 2022-06-29 하드마스크의 제조방법 및 이를 이용한 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220079902A KR20240002570A (ko) 2022-06-29 2022-06-29 하드마스크의 제조방법 및 이를 이용한 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20240002570A true KR20240002570A (ko) 2024-01-05

Family

ID=89541268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220079902A KR20240002570A (ko) 2022-06-29 2022-06-29 하드마스크의 제조방법 및 이를 이용한 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20240002570A (ko)

Similar Documents

Publication Publication Date Title
JP7266068B2 (ja) 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク
KR102513424B1 (ko) 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스
US6939808B2 (en) Undoped and fluorinated amorphous carbon film as pattern mask for metal etch
JP6763867B2 (ja) パターニングのためのマスクエッチング
US10745282B2 (en) Diamond-like carbon film
US5710067A (en) Silicon oxime film
US7064078B2 (en) Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
CN111005006A (zh) 通过peald使用氮气沉积氧化物膜的方法
CN100365777C (zh) 具有改进型抗蚀剂及/或蚀刻轮廓特征的介电膜用蚀刻方法
CN1331198C (zh) 将氨用于刻蚀有机低k电介质
CN1524287B (zh) 用于蚀刻有机低k材料的特殊化学工艺
US20130113085A1 (en) Atomic Layer Deposition Of Films Using Precursors Containing Hafnium Or Zirconium
TW202319570A (zh) 形成氮碳氧化矽薄膜的方法
US20090047790A1 (en) Selective Wet Etching of Hafnium Aluminum Oxide Films
WO2000072370A1 (en) Method for etching silicon oxynitride and dielectric antireflection coatings
JP2007073952A (ja) 高誘電率材料をエッチングする方法
JPH09148314A (ja) ケイ化チタンのエッチングプロセス
TWI764002B (zh) 形成非晶碳膜及蝕刻基板之方法
US20040038547A1 (en) Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas
KR20240002570A (ko) 하드마스크의 제조방법 및 이를 이용한 반도체 소자의 제조방법
KR19990063182A (ko) 에칭방법
US20070128553A1 (en) Method for forming feature definitions
JP3277414B2 (ja) ドライエッチング方法
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법