KR20240002564A - 가변 탭 감마 증폭기, 감마 전압 발생기 및 그것을 포함하는 표시 구동 집적 회로 - Google Patents

가변 탭 감마 증폭기, 감마 전압 발생기 및 그것을 포함하는 표시 구동 집적 회로 Download PDF

Info

Publication number
KR20240002564A
KR20240002564A KR1020220079881A KR20220079881A KR20240002564A KR 20240002564 A KR20240002564 A KR 20240002564A KR 1020220079881 A KR1020220079881 A KR 1020220079881A KR 20220079881 A KR20220079881 A KR 20220079881A KR 20240002564 A KR20240002564 A KR 20240002564A
Authority
KR
South Korea
Prior art keywords
gamma
voltage
tap
output
voltages
Prior art date
Application number
KR1020220079881A
Other languages
English (en)
Inventor
권택수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220079881A priority Critical patent/KR20240002564A/ko
Priority to US18/310,334 priority patent/US20240005877A1/en
Priority to TW112119181A priority patent/TW202416260A/zh
Priority to CN202310664745.7A priority patent/CN117316102A/zh
Priority to EP23180533.4A priority patent/EP4300475A1/en
Publication of KR20240002564A publication Critical patent/KR20240002564A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명에 따른 감마 전압 발생기는 제0 단자 및 제1 단자 사이에 연결되고, 복수의 제1 감마 전압들을 출력하도록 구성된 제1 저항 스트링, 제0 기준 전압을 사용하여 제0 탭 전압을 제0 단자로 출력하도록 구성된 제0 감마 증폭기, 제1 기준 전압을 사용하여, 제1 탭 전압을 제1 단자로 출력하도록 구성된 제1 가변 탭 감마 증폭기, 및 제1 라인 데이터의 제1 계조 비율을 기반으로 제1 탭 전환 신호를 선택적으로 활성화하도록 구성된 감마 제어 로직 회로를 포함하고, 제1 가변 탭 감마 증폭기는 활성화된 제1 탭 전환 신호에 응답하여, 제2 기준 전압을 사용하여, 제2 탭 전압을 제1 저항 스트링의 제1 중간 단자로 출력한다.

Description

가변 탭 감마 증폭기, 감마 전압 발생기 및 그것을 포함하는 표시 구동 집적 회로{VARIABLE TAP GAMMA AMPLIFIER, GAMMA VOLTAGE GENERATOR, AND DISPLAY DRIVING INTEGRATED CIRCUIT INCLUDING THE SAME}
본 발명은 표시 장치에 관한 것으로, 좀 더 상세하게는, 가변 탭 감마 증폭기, 감마 전압 발생기 및 그것을 포함하는 표시 구동 집적 회로에 관한 것이다.
발광 소자들 중의 하나로 유기 발광 다이오드(OLED)가 개발되고 있다. 유기 발광 다이오드는 자체적으로 발광하는 특성을 가지므로, 백라이트와 같은 발광을 위한 추가 부품을 필요로 하지 않는다. 따라서, 유기 발광 다이오드를 이용한 디스플레이 장치가 연구 및 개발되고 있다. 유기 발광 다이오드를 이용한 디스플레이 패널은 행들 및 열들로 배열된 픽셀들을 포함할 수 있다. 각 픽셀은 하나의 유기 발광 다이오드 및 하나의 트랜지스터를 포함한다. 하나의 트랜지스터는 유기 발광 다이오드를 통해 흐르는 전류량을 조절함으로써, 유기 발광 다이오드의 밝기를 조절할 수 있다.
본 발명의 목적은 향상된 성능을 갖는 가변 탭 감마 증폭기, 감마 전압 발생기 및 그것을 포함하는 표시 구동 집적 회로를 제공하는데 있다.
본 발명의 일 실시 예에 따르면, 감마 전압 발생기는 제0 단자 및 제1 단자 사이에 연결되고, 복수의 제1 감마 전압들을 출력하도록 구성된 제1 저항 스트링; 제0 기준 전압을 사용하여 제0 탭 전압을 상기 제0 단자로 출력하도록 구성된 제0 감마 증폭기; 제1 기준 전압을 사용하여, 제1 탭 전압을 상기 제1 단자로 출력하도록 구성된 제1 가변 탭 감마 증폭기; 및 제1 라인 데이터의 제1 계조 비율을 기반으로 제1 탭 전환 신호를 선택적으로 활성화하도록 구성된 감마 제어 로직 회로를 포함하고, 상기 제1 가변 탭 감마 증폭기는 상기 활성화된 제1 탭 전환 신호에 응답하여, 제2 기준 전압을 사용하여, 제2 탭 전압을 상기 제1 저항 스트링의 제1 중간 단자로 출력하도록 더 구성된다.
본 발명의 일 실시 예에 따르면, 표시 구동 집적 회로(DDI; Display Driving Integrated circuit)는 표시 패널과 연결된 복수의 게이트 라인들을 제어하도록 구성된 행 드라이버; 복수의 감마 전압들을 생성하도록 구성된 감마 전압 발생기; 상기 복수의 감마 전압들을 사용하여, 라인 데이터를 기반으로 상기 표시 패널과 연결된 복수의 데이터 라인들을 제어하도록 구성된 데이터 드라이버; 및 상기 감마 전압 발생기를 제어하도록 구성된 감마 제어 로직 회로를 포함하고, 상기 감마 전압 발생기는 상기 복수의 감마 전압들 중 제1 감마 전압에 대응하는 제1 탭 전압을 생성하도록 구성된 제1 가변 탭 감마 증폭기를 포함하고, 상기 감마 제어 로직 회로는 상기 라인 데이터의 제1 계조 비율을 기반으로 제1 탭 전환 신호를 선택적으로 활성화시키도록 더 구성되고, 상기 제1 가변 탭 감마 증폭기는, 상기 활성화된 제1 탭 전환 신호에 응답하여, 상기 복수의 감마 전압들 중 상기 제1 감마 전압과 다른 제2 감마 전압에 대응하는 제2 탭 전압을 생성하도록 더 구성된다.
본 발명의 일 실시 예에 따르면, 가변 탭 감마 증폭기는 제1 탭 전환 신호에 응답하여, 제1 및 제2 기준 전압들 중 하나를 비반전 입력 전압으로서 선택하도록 구성된 입력 스위치; 상기 제1 탭 전환 신호에 응답하여, 제1 및 제2 탭 전압들 중 하나를 반전 입력 전압으로서 선택하도록 구성된 피드백 스위치; 상기 반전 입력 전압 및 비반전 입력 전압을 기반으로 풀-업 전압 및 풀-다운 전압을 생성하도록 구성된 입력 스테이지; 상기 풀-업 전압 및 상기 풀-다운 전압을 기반으로 상기 제1 탭 전압을 생성하도록 구성된 메인-출력 스테이지; 및 상기 풀-업 전압 및 상기 풀-다운 전압을 기반으로 상기 제2 탭 전압 생성하도록 구성된 서브-출력 스테이지를 포함하고, 상기 제1 탭 전압은 제1 감마 전압으로서 외부 데이터 드라이버로 제공되고, 상기 제2 탭 전압은 제2 감마 전압으로서 외부 데이터 드라이버로 제공되고, 상기 제1 상기 외부 데이터 드라이버로 갱신된 라인 데이터 중 상기 제2 감마 전압을 포함하는 감마 범위의 계조 비율을 기반으로 생성된다.
본 발명에 따르면, 향상된 성능을 갖는 가변 탭 감마 증폭기, 감마 전압 발생기 및 그것을 포함하는 표시 구동 집적 회로가 제공된다.
도 1은 본 발명의 실시 예에 따른 표시 장치를 보여주는 블록도이다.
도 2는 도 1의 감마 전압 발생기를 보여주는 블록도이다.
도 3은 도 2의 감마 전압 발생기, 예를 들어, 전압 버퍼 및 감마 전압 발생기를 보여주는 도면이다.
도 4는 도 1의 감마 제어 로직 회로의 동작을 설명하기 위한 순서도이다.
도 5는 도 2의 감마 전압 발생기, 예를 들어, 전압 버퍼 및 감마 전압 출력 회로를 좀 더 상세하게 보여주는 도면이다.
도 6은 도 5의 제1 가변 탭 감마 증폭기의 동작을 보다 상세하게 설명하기 위한 도면이다.
도 7은 도 6의 제1 가변 탭 증폭기를 보여주는 블록도이다.
도 8은 도 7의 제1 가변 탭 감마 증폭기의 메인-출력 스테이지 및 서브-출력 스테이지를 보여주는 회로도이다.
도 9 내지 도 13은 도 1의 감마 제어 로직 회로의 동작을 설명하기 위한 도타이밍도들이다.
도 14는 도 1의 감마 전압 발생기에 대한 메인 출력, 서브 출력, 및 감마 범위에 대한 일부 예를 보여주는 도면이다.
도 15는 도 1의 감마 제어 로직 회로의 동작을 설명하기 위한 도면이다. 설명의 편의를 위해, 앞서 설명된 구성 요소들에 대한 상세한 설명은 생략된다.
도 16은 도 6의 제1 가변 탭 증폭기를 보여주는 블록도이다.
도 17은 도 2의 감마 전압 발생기, 예를 들어, 전압 버퍼 및 감마 전압 출력 회로를 좀 더 상세하게 보여주는 도면이다.
도 18은 도 2의 감마 전압 발생기, 예를 들어, 기준 전압 선택 회로, 전압 버퍼 및 감마 전압 출력 회로를 좀 더 상세하게 보여주는 도면이다.
도 19는 도 2의 감마 전압 발생기, 예를 들어, 전압 버퍼 회로 및 감마 전압 발생 회로를 좀 더 상세하게 보여주는 블록도이다.
도 20은 본 발명에 따른 시스템(1000)을 도시한 도면이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 표시 장치를 보여주는 블록도이다. 도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 행 드라이버(120), 데이터 드라이버(130), 컨트롤러(140), 감마 전압 생성기(150), 및 감마 제어 로직 회로(160)를 포함할 수 있다. 일 실시 예에서, 행 드라이버(120), 데이터 드라이버(130), 컨트롤러(140), 감마 전압 생성기(150), 및 감마 제어 로직 회로(160) 전부 또는 그것들 중 적어도 일부는 표시 구동 집적 회로(DDI; display driving integrated circuit)에 포함될 수 있다. 또는, 감마 제어 로직 회로(160)는 감마 전압 발생기(150)에 포함되거나 또는 별도의 회로로 구현될 수 있다.
표시 패널(110)은 복수의 픽셀들을 포함할 수 있다. 복수의 픽셀들은 행들 및 열들로 배치될 수 있다. 복수의 픽셀들은 데이터 라인들(DL)(또는 소스 라인들) 및 게이트 라인들(DL)(또는 스캔 라인들)과 연결될 수 있다. 일 실시 예에서, 표시 패널(110)은 액정 표시 패널(liquid crystal display panel), 유기 발광 표시 패널(organic light emitting display panel), 전기 영동 표시 패널(electrophoretic display panel), 일렉트로웨팅 표시 패널(electrowetting display panel) 등과 같은 다양한 표시 패널을 포함할 수 있다. 그러나 본 발명에 따른 표시 패널(110)이 이에 한정되는 것은 아니며, 본 발명에 따른 표시 패널(110)은 상술된 표시 패널들 또는 다른 표시 패널들로 구현될 수 있다. 일 실시 예에서, 액정 표시 패널을 포함하는 표시 장치(100)는 편광자(미도시), 백라이트 유닛(미도시) 등을 더 포함할 수 있다. 이하에서, 설명의 편의를 위하여, 표시 패널(110)은 유기 발광 다이오드(OLED; organic light emitting diode) 기반의 픽셀들을 포함하는 유기 발광 표시 패널인 것으로 가정한다.
행 드라이버(120)는 게이트 라인들(GL)을 통해 표시 패널(110)와 연결될 수 있다. 행 드라이버(120)는 컨트롤러(140)로부터 게이트 신호(GS)를 수신하고, 수신된 게이트 신호(GS)에 응답하여, 게이트 라인들(GL)의 전압을 제어할 수 있다. 예를 들어, 행 드라이버(120)는 게이트 신호(GS)에 응답하여, 게이트 라인들(GL)로 순차적으로 게이트 신호(GS)를 제공할 수 있다.
데이터 드라이버(130)는 데이터 라인들(DL)을 통해, 표시 패널(110)과 연결될 수 있다. 데이터 드라이버(130)는 컨트롤러(140)로부터 데이터(DATA)를 수신하고, 수신된 데이터(DATA)를 기반으로 데이터 라인들(DL)의 전압을 제어할 수 있다. 예를 들어, 데이터 드라이버(130)는 감마 전압 생성기(150)로부터 복수의 감마 전압들(V[m:0])을 수신하고, 복수의 감마 전압들(V[m:0])을 사용하여, 데이터(DATA)를 기반으로 데이터 라인들(DL)의 전압들을 제어할 수 있다. 일 실시 예에서, 데이터 드라이버(130)는 데이터 라인들(DL)의 전압들을 제어하도록 구성된 소스 드라이버들을 포함할 수 있다.
컨트롤러(140)는 외부 장치(예를 들어, 그래픽 처리 유닛, 애플리케이션 프로세서 등)로부터 데이터(DATA) 및 수평 동기 신호(HSYNC), 수직 동기 신호(VSYNC) 등과 같은 다양한 제어 신호를 수신할 수 있다. 컨트롤러(140)는 수신된 제어 신호에 응답하여, 데이터(DATA)에 대응하는 영상이 표시 패널(110)을 통해 표시되도록, 표시 장치(100)의 다양한 구성 요소들을 제어할 수 있다.
감마 전압 발생기(150)는 데이터 드라이버(130)에서 사용되는 복수의 감마 전압들(V[m:0])을 생성하도록 구성될 수 있다. 예를 들어, 미리 정해진 또는 별도로 설정된 감마 곡선에 따라 복수의 감마 전압들(V[m:0]을 생성하도록 구성될 수 있다. 감마 전압 발생기(150)의 구성 및 동작은 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
일 실시 예에서, 본 발명의 실시 예에 따른 표시 장치(100)는 감마 제어 로직 회로(160)를 더 포함할 수 있다. 감마 제어 로직 회로(160)는 데이터(DATA), 수직 동기 신호(Vsync), 및 수평 동기 신호(Hsync)를 기반으로, 감마 전압 발생기(150)를 제어하도록 구성될 수 있다. 예를 들어, 감마 제어 로직 회로(160)는 데이터(DATA), 수직 동기 신호(Vsync), 및 수평 동기 신호(Hsync)를 기반으로, 기준 전압 선택 신호(RSEL) 및 탭 전환 신호(TCS; tap change signal)를 생성할 수 있다. 기준 전압 선택 신호(GSEL)는 감마 전압 발생기(150)에서 사용되는 다양한 기준 전압들을 선택하기 위한 신호일 수 있다. 탭 전환 신호(TCS)는 감마 전압 발생기(150)에 포함된 감마 증폭기의 출력단과 연결된 탭을 전환하기 위한 신호일 수 있다.
감마 제어 로직 회로(160)는 미리 설정된 정보 또는 사용자에 의해 설정된 정보(예를 들어, 감마 곡선)을 기반으로 기준 전압 선택 신호(RSEL)를 생성할 수 있다. 감마 전압 발생기(150)는 기준 전압 선택 신호(RSEL)를 기반으로 복수의 감마 전압들(V[m:0])을 생성하기 위한 기준 전압들을 생성 또는 선택할 수 있다.
감마 제어 로직 회로(160)는 데이터(DATA)의 계조(grayscale) 비율을 기반으로 탭 전환 신호(TCS)를 생성할 수 있다. 예를 들어, 감마 전압 발생기(150)는 탭 전환 신호(TCS)에 응답하여, 감마 증폭기의 출력단이 미리 정해진 탭과 연결되고, 미리 정해진 감마 전압을 출력하도록 동작할 수 있다.
예를 들어, 실시 예에서, 감마 전압 발생기(150)는 저항 스트링을 사용하여, 복수의 감마 전압들(V[m:0])을 생성할 수 있다. 이 때, 복수의 감마 전압들(V[m:0]) 중 특정 범위의 감마 전압들에 대응하는 데이터의 비율이 많은 경우, 저항 스트링을 통해 출력되는 특정 범위의 감마 전압들의 레벨들에서 급격한 변동(fluctuation)이 발생할 수 있다. 이 경우, 데이터 드라이버(130)에 의해 제어되는 데이터 라인들(DL)의 전압이 불안정해질 수 있다. 따라서, 감마 제어 로직 회로(160)는 데이터(DATA)의 계조 비율을 기반으로 탭 전환 신호(TCS)를 신호를 생성하고, 감마 전압 발생기(150)는 탭 전환 신호(TCS)에 응답하여, 감마 증폭기의 출력단이 탭 전환 동작을 수행함으로써, 특정 범위의 감마 전압의 변동이 감소 또는 방지될 수 있다. 일 실시 예에서, 감마 전압 발생기(150)의 탭 전환 동작은 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
일 실시 예에서, 감마 제어 로직 회로(160)는 컨트롤러(130)(또는 타이밍 컨트롤러)에 포함되거나 또는 별도의 로직 회로로서 구현될 수 있다 또는 감마 제어 로직 회로(160)는 별도의 프로세서, 소프트웨어, 펌웨어, 또는 그것들을 구동하기 위한 하드웨어 구성으로서 구현될 수 있다.
이하에서, 설명의 편의를 위해, 데이터(DATA), 데이터(DATA)의 계조 비율 등의 용어들이 사용된다. 데이터(DATA)는 표시 장치(100)의 동작에 의해, 표시 패널(110)을 통해 출력되는 하나의 행 또는 하나의 라인에 대응하는, 하나의 컬러 채널에 대응하는 행 데이터 또는 라인 데이터를 가리킬 수 있다. 즉, 표시 패널(110)이 RGB 컬러를 표시하도록 구성된 경우, 본문에서 사용되는 데이터(DATA)는 표시 패널(110)에서 하나의 행 또는 하나의 라인에 대응하는 R-채널 데이터, G-채널 데이터, 또는 B-채널 데이터를 가리킬 수 있다. 데이터(DATA)의 계조 비율은 하나의 행 또는 하나의 라인에 대응하는 R-채널 데이터, G-채널 데이터, 또는 B-채널 데이터에서, 각 감마 전압 또는 각 감마 범위에 대응하는 계조를 갖는 데이터의 비율을 가리킬 수 있다.
예를 들어, 계조 레벨은 256개이며, 하나의 채널 데이터(DATA)의 단위 데이터 개수는 1440개인 것으로 가정한다. 이 때, 계조 레벨들은 복수의 감마 전압들(V[m:0])과 각각 대응될 수 있다. 하나의 채널의 데이터(DATA)의 단위 데이터는 표시 패널(110)에서 하나의 행 또는 하나의 라인에 포함된 픽셀들(좀 더 상세하게는, 대응하는 채널과 동일한 컬러를 갖는 픽셀들)의 개수를 가리킨다. 이 때, 하나의 채널 데이터(DATA) 중 제100 감마 전압에 대응하는 계조를 갖는 단위 데이터(즉, 픽셀들의 개수)가 1220개이고, 제150 감마 전압에 대응하는 계조를 갖는 단위 데이터가 610개이고, 제200 감마 전압에 대응하는 계조를 갖는 단위 데이터의 개수가 610개인 경우, 데이터(DATA)의 제100 감마 전압에 대한 계조 비율은 0.5이고, 데이터(DATA)의 제150 감마 전압에 대한 계조 비율은 0.25이고, 데이터(DATA)의 제200 감마 전압에 대한 계조 비율은 0.25일 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
도 2는 도 1의 감마 전압 발생기를 보여주는 블록도이다. 도 1 및 도 2를 참조하면, 감마 전압 발생기(150)는 기준 전압 발생 회로(151), 기준 전압 선택 회로(152), 전압 버퍼 회로(153), 및 감마 전압 출력 회로(154)를 포함할 수 있다.
기준 전압 발생 회로(151)는 감마 전압 발생기(150)에서 사용되는 복수의 기준 전압들(REF[k:0])을 생성할 수 있다. 예를 들어, 기준 전압 발생 회로(151)는 전원 전압 및 접지 전압 사이에 직렬 연결된 저항 스트링을 포함할 수 있다. 저항 스트링에 포함된 복수의 저항들 각각의 사이에서 복수의 기준 전압들(REF[k:0])이 출력될 수 있다. 일 실시 예에서, 미리 설정된 또는 사용자에 의해 설정된 감마 곡선에 따라 다양한 감마 전압들을 제공할 수 있도록, 기준 전압 발생 회로(151)에 포함된 복수의 저항들 각각의 저항 값이 설정되거나 또는 조정될 수 있다.
기준 전압 선택 회로(152)는 기준 전압 선택 신호(RSEL)에 응답하여, 기준 전압 생성기(151)로부터 수신된 복수의 기준 전압들(REF[k:0]) 중 일부를 선택할 수 있다. 기준 전압 선택 회로(152)는 선택된 기준 전압들(VREF[i:0])을 출력할 수 있다.
전압 버퍼 회로(153)는 기준 전압 선택 회로(152)로부터 수신된 선택된 기준 전압들(VREF[i_0])을 기반으로, 복수의 탭 전압들(VT[n:0])을 생성할 수 있다. 예를 들어, 전압 버퍼 회로(153)는 복수의 감마 증폭기들을 포함할 수 있다. 복수의 감마 증폭기들 각각은 선택된 기준 전압들(VREF[i_0]) 중 하나를 사용하여, 복수의 탭 전압들(V[n:0])을 출력할 수 있다. 일 실시 예에서, 복수의 감마 증폭기들 중 하나 또는 그 이상의 감마 증폭기들은 탭 전환 신호(TCS)에 응답하여 탭 전환 동작을 수행하도록 구성된 가변 탭 감마 증폭기일 수 있다. 전압 버퍼 회로(153)의 보다 상세한 구성은 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
감마 전압 출력 회로(154)는 복수의 탭 전압들(VT[n:0])을 사용하여, 복수의 감마 전압들(V[m:0])을 출력할 수 있다. 예를 들어, 감마 전압 출력 회로(154)는 복수의 저항들이 직렬 연결된 저항 스트링을 포함할 수 있다. 저항 스트링의 일부 저항들 사이에 복수의 탭 전압들(VT[n:0])이 인가될 수 있고, 저항 스트링의 각 저항 사이에서 복수의 감마 전압들(V[m:0])이 출력될 수 있다.
비록 도면이 도시되지는 않았으나, 감마 전압 발생기(150)는 채널마다 다른 감마 전압들을 생성할 수 있다. 예를 들어, 패널(110)이 RGB 컬러를 표시하도록 구성된 경우, 감마 전압 발생기(150)는 R-채널에 대응하는 복수의 R-채널 감마 전압들, G-채널에 대응하는 복수의 G-채널 감마 전압들, 및 B-채널에 대응하는 감마 전압들을 생성하도록 구성될 수 있다. 다만, 이하에서, 도면의 간결성 및 설명의 편의를 위해, 감마 전압 발생기(150)는 하나의 채널에 대응하는 복수의 감마 전압들을 생성하는 것으로 설명된다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
도 3은 도 2의 감마 전압 발생기, 예를 들어, 전압 버퍼 및 감마 전압 발생기를 보여주는 도면이다. 도 1 내지 도 3을 참조하면, 감마 전압 발생기(150a)는 전압 버퍼 회로(153a) 및 감마 전압 출력 회로(154a)를 포함할 수 있다.
감마 전압 발생기(150a)는 복수의 감마 증폭기들(GAMP0~GAMP5)을 포함할 수 있다. 복수의 감마 증폭기들(GAMP0~GAMP5)은 각각 복수의 기준 전압들(VREF0~VREF5)(예를 들어, 기준 전압 선택 회로(152)에 의해 선택된 기준 전압들)을 기반으로, 복수의 탭 전압들(VT1~VT5)을 생성할 수 있다. 예를 들어, 제0 감마 증폭기(GAMP0)는 제0 기준 전압(VREF0)을 비반전 입력으로 수신하고, 제0 기준 전압(VREF0)에 대응하는 제0 탭 전압(VT0)을 출력할 수 있다. 제0 감마 증폭기(GAMP0)는 제0 탭 전압(VT0)의 레벨을 유지하기 위해, 제0 탭 전압(VT0)을 반전 입력으로 수신할 수 있다. 제1 감마 증폭기(GAMP1)는 제1 기준 전압(VREF0)을 비반전 입력으로 수신하고, 제1 기준 전압(VREF1)에 대응하는 제1 탭 전압(VT1)을 출력할 수 있다. 제1 감마 증폭기(GAMP1)는 제1 탭 전압(VT1)의 레벨을 유지하기 위해, 제1 탭 전압(VT1)을 반전 입력으로 수신할 수 있다. 마찬가지로, 제2 내지 제5 감마 증폭기들(GAMP2~GAMP5)은 각각 제2 내지 제5 기준 전압들(VREF2~VREF5)을 비반전 입력으로 수신하고, 제2 내지 제5 기준 전압들(VREF2~VREF5)에 각각 대응하는 제2 내지 제5 탭 전압들(VT2~VT5)을 출력할 수 있다. 제2 내지 제5 감마 증폭기들(GAMP2~GAMP5)은 각각 제2 내지 제5 탭 전압들(VT2~VT5)의 레벨을 유지하기 위해, 제2 내지 제5 탭 전압들(VT2~VT5)을 반전 입력으로 수신할 수 있다.
일 실시 예에서, 제0 탭 전압(V0)은 제0 감마 전압(V0)으로 출력될 수 있다. 제1 탭 전압(VT1)은 제1 감마 전압(V1)으로 출력될 수 있다. 제2 탭 전압(V2)은 제2 감마 전압(V2)으로 출력될 수 있다. 제3 탭 전압(VT3)은 제3 감마 전압(V3)으로 출력될 수 있다. 제4 탭 전압(V4)은 제4 감마 전압(V4)으로 출력될 수 있다. 제5 탭 전압(VT5)은 제5 감마 전압(V5)으로 출력될 수 있다.
감마 전압 출력 회로(154a)는 복수의 저항 스트링들(RS1~RS5)을 포함할 수 있다. 복수의 저항 스트링들(RS1~RS5) 각각은 양 단자들 사이에 직렬 연결된 복수의 저항들을 포함할 수 있다. 복수의 저항들에 의해 복수의 감마 전압들(Va~Ve)이 출력될 수 있다.
예를 들어, 제1 저항 스트링들(RS1)은 제0 탭 전압(VT0) 및 제1 탭 전압(VT1) 사이에 연결될 수 있다. 제1 저항 스트링(RS1)의 복수의 저항들에 의해, 복수의 제a 감마 전압들(Va)이 출력될 수 있다. 이 때, 복수의 제a 감마 전압들(Va) 각각의 레벨은 제1 탭 전압(VT1) 및 제0 탭 전압(V0) 사이의 레벨일 수 있고, 제1 저항 스트링(RS1)에 포함된 복수의 저항들 사이의 저항 값에 의해 결정될 수 있다.
제2 저항 스트링들(RS2)은 제1 탭 전압(VT1) 및 제2 탭 전압(VT2) 사이에 연결될 수 있다. 제2 저항 스트링(RS2)의 복수의 저항들에 의해, 복수의 제b 감마 전압들(Vb)이 출력될 수 있다. 이 때, 복수의 제b 감마 전압들(Vb) 각각의 레벨은 제2 탭 전압(VT2) 및 제1 탭 전압(V1) 사이의 레벨일 수 있고, 제2 저항 스트링(RS2)에 포함된 복수의 저항들 사이의 저항 값에 의해 결정될 수 있다.
마찬가지로, 제3 내지 제5 저항 스트링들(RS3~RS5)은 각각 제2 및 제3 탭 전압들(VT2, VT3) 사이, 제3 및 제4 탭 전압들(VT3, VT4) 사이, 및 제4 및 제5 탭 전압들(VT4, VT5) 사이에 연결될 수 있다. 제3 내지 제5 저항 스트링들(RS3~RS5)에 의해 복수의 제c 감마 전압들(Vc), 복수의 제d 감마 전압들(Vd), 및 복수의 제e 감마 전압들(Ve)이 각각 출력될 수 있다. 복수의 제c 감마 전압들(Vc) 각각의 레벨은 제3 탭 전압(VT3) 및 제2 탭 전압(V2) 사이의 레벨일 수 있고, 제3 저항 스트링(RS3)에 포함된 복수의 저항들 사이의 저항 값에 의해 결정될 수 있다. 복수의 제d 감마 전압들(Vd) 각각의 레벨은 제4 탭 전압(VT4) 및 제3 탭 전압(V3) 사이의 레벨일 수 있고, 제4 저항 스트링(RS4)에 포함된 복수의 저항들 사이의 저항 값에 의해 결정될 수 있다. 복수의 제e 감마 전압들(Ve) 각각의 레벨은 제5 탭 전압(VT5) 및 제4 탭 전압(V4) 사이의 레벨일 수 있고, 제5 저항 스트링(RS5)에 포함된 복수의 저항들 사이의 저항 값에 의해 결정될 수 있다.
일 실시 예에서, 감마 전압 출력 회로(154a)에 의해 생성된 감마 전압들(V0, V1, V2, V3, V4, V5, Va, Vb, Vc, Vd, Ve)은 데이터 드라이버(130)에 의해 사용될 수 있다. 이 때, 하나의 행 또는 하나의 라인에 대응하는 데이터(즉, 채널 데이터)에서, 특정 계조에 대한 비율이 높은 경우, 특정 계조에 대응하는 감마 전압에서 변동(fluctuation)이 발생할 수 있다. 예를 들어, 하나의 행 또는 하나의 라인에 대응하는 데이터(즉, 채널 데이터)에서, 제a 감마 전압들(Va) 중 일부에 대한 계조 비율이 높은 경우, 제a 감마 전압들(Va)에서 변동(fluctuation)이 발생할 수 있다. 이 경우, 표시 패널(110)에서 표시되는 영상에 잡음이 발생할 수 있다.
도 4는 도 1의 감마 제어 로직 회로의 동작을 설명하기 위한 순서도이다. 도 1, 도 2, 및 도 4를 참조하면, S110 단계에서, 감마 제어 로직 회로(160)는 데이터(DATA)의 계조 비율을 검출할 수 있다. 예를 들어, 도 1을 참조하여 설명된 바와 같이, 감마 제어 로직 회로(160)는 데이터 구동 회로(130) 또는 컨트롤러(140)로 제공되는 데이터(DATA)를 수신할 수 있다. 감마 제어 로직 회로(160)는 하나의 행 또는 하나의 라인에 대한 데이터(DATA)의 계조 비율을 검출할 수 있다. 계조 비율은 도 1을 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
S120 단계에서, 감마 제어 로직 회로(160)는 계조 비율을 기반으로 변경될 탭(또는 감마 탭)을 판별할 수 있다. 예를 들어, 데이터(DATA)의 특정 계조 또는 특정 계조의 범위에 대한 계조 비율이 미리 정해진 임계치 이상인 경우, 탭 전환 동작에 의해 변경될 탭을 결정할 수 있다. 일 실시 예에서, 데이터(DATA)에서, 임치계 이상인 계조 비율을 갖는 특정 계조 또는 특정 계조의 범위가 없는 경우, 탭 전환 동작이 수행되지 않을 수 있다.
S130 단계에서, 감마 제어 로직(160)은 판별 결과를 기반으로 감마 전압 발생기(150)를 제어할 수 있다. 예를 들어, 데이터(DATA)의 특정 계조 또는 특정 계조의 범위에 대한 계조 비율이 미리 정해진 임계치 이상인 경우, 가변 탭 감마 증폭기(도 5 참조)의 출력단이 특정 계조 또는 특정 계조의 범위에 대응하는 감마 전압으로서 출력되도록, 탭 전환 신호(TCS)를 생성할 수 있다. 감마 전압 발생기(150)는 탭 전환 신호(TCS)에 응답하여, 탭 전환 동작을 수행할 수 있다. 본 발명의 실시 예에 따른 감마 전압 발생기(150)의 동작 및 구조는 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
도 5는 도 2의 감마 전압 발생기, 예를 들어, 전압 버퍼 및 감마 전압 출력 회로를 좀 더 상세하게 보여주는 도면이다. 도 6은 도 5의 제1 가변 탭 감마 증폭기의 동작을 보다 상세하게 설명하기 위한 도면이다. 도 1, 도 2, 도 5, 및 도 6을 참조하면, 감마 전압 발생기(150)는 전압 버퍼 회로(153) 및 감마 전압 출력 회로(154)를 포함할 수 있다.
전압 버퍼 회로(153)는 복수의 감마 증폭기들(GAMP0, VTGAMP1~VTGAMP5)을 포함할 수 있다. 일 실시 예에서, 도 5의 복수의 감마 증폭기들 중 일부는 가변 탭 감마 증폭기일 수 있다. 예를 들어, 제0 감마 증폭기(GAMP0)는 도 3을 참조하여 설명된 바와 유사하므로, 이에 대한 상세한 설명은 생략된다.
제1 내지 제5 가변 탭 감마 증폭기들(VTGAMP1~VTGAMP5)는, 각각, 제1 내지 제5 탭 전환 신호들(TCS1~TCS5, /TCS1~/TCS5)에 응답하여, 제1 내지 제5 기준 전압들(VREF1~VREF5) 또는 제a 내지 제e 기준 전압들(VREFa~VREFe)을 기반으로, 제1 내지 제5 탭 전압들(VT1~VT5) 또는 제a 내지 제e 탭 전압들(VTa~VTe)을 출력할 수 있다.
예를 들어, 제1 가변 탭 감마 증폭기(VTGAMP1)는 제1 탭 전환 신호(TCS1, /TCS1)에 응답하여, 제1 기준 전압(VREF1)을 사용하여 제1 탭 전압(VT1)을 출력할 수 있다. 또는, 제1 가변 탭 감마 증폭기(VTGAMP1)는 제1 탭 전환 신호(TCS1, /TCS1)에 응답하여, 제a 기준 전압(VREFa)을 사용하여 제a 탭 전압(VTa)을 출력할 수 있다. 일 실시 예에서, 제a 탭 전압(VTa)은 제1 저항 스트링(RS1)으로부터 출력되는 복수의 제a 감마 전압들(Va) 중 하나로서 출력될 수 있다.
좀 더 상세한 예로서, 도 6에 도시된 바와 같이, 제1 저항 스트링(RS1)을 통해, 복수의 감마 전압들(V0, Va1~Va22, V1)이 출력될 수 있다. 이 때, 제1 가변 탭 감마 증폭기(VTGAMP1)의 제1 출력단(즉, 제1 탭 전압(VT1)이 출력되는 단자)는 제1 감마 전압(V1)이 출력되는 단자와 연결되고, 제1 가변 탭 감마 증폭기(VTGAMP1)의 제2 출력단(즉, 제a11 탭 전압(VTa11)이 출력되는 단자)는 제a11 감마 전압(Va11)이 출력되는 단자와 연결될 수 있다.
이 때, 감마 제어 로직 회로(160)은 데이터(DATA) 중 제1 감마 범위(RNG1)에 대응하는 계조 비율을 검출할 수 있다. 예를 들어, 제1 감마 범위(RNG1)는 제1 저항 스트링(RS1)의 양단으로부터 출력되는 제0 및 제1 감마 전압들(V0, V1) 사이의 중간 값의 범위일 수 있다. 도 6의 제1 감마 범위(RNG1)는 제a10, 제a11, 및 제a12 감마 전압들(Va10, Va11, Va12)을 포함할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 이 경우, 감마 제어 로직 회로(160)는 데이터 중 제a10, 제a11, 및 제a12 감마 전압들(Va10, Va11, Va12)에 대응하는 계조를 갖는 데이터의 계조 비율을 검출할 수 있다.
제1 감마 범위(RNG1)의 계조 비율이 미리 정해진 임계치를 초과하는 경우, 제1 감마 범위(RNG1)의 감마 전압들 중 적어도 일부에서, 변동(fluctuation)이 발생할 수 있다. 예를 들어, 데이터(DATA) 중 제a11 감마 전압(Va11)에 대응하는 경우, 데이터 드라이버(130)는 제a11 감마 전압(Va11)을 사용하여, 대응하는 데이터 라인들(DL)을 구동한다. 즉, 데이터(DATA) 중 제a11 감마 전압(Va11)에 대응하는 경우, 데이터 드라이버(130)에서 사용되는 제a11 감마 전압(Va11)에 대한 부하가 증가하게 되므로, 제a11 감마 전압(Va11)에서의 변동(fluctuation)이 발생한다.
제1 감마 범위(RNG1)의 계조 비율이 미리 정해진 임계치를 초과하는 것에 응답하여, 감마 제어 로직 회로(160)는 제1 탭 전환 신호(TCS1, /TCS1)를 제어 또는 활성화시킬 수 있다. 이 경우, 제1 가변 탭 감마 증폭기(VTGAMP1)는 제a 기준 전압(VREFa)(도 6에서, 제a 기준 전압(VREFa)은 제a11 감마 전압(Va11)에 대응됨.)을 기반으로, 제a11 탭 전압(VTa11)을 출력한다.
제a11 탭 전압(VTa11)은 제a11 감마 전압(Va11)과 직접적으로 연결될 수 있다. 다시 말해서, 제a11 탭 전압(VTa11)은 제a11 감마 전압(Va11)이 출력되는 단자(예를 들어, 제1 저항 스트링(RS1) 내부의 중간 단자)와 직접 연결될 수 있다. 이 경우, 제1 가변 탭 감마 증폭기(VTGAMP1)에 의해, 제a11 감마 전압(Va11)이 직접 구동 또는 제어되기 때문에, 제a11 감마 전압(Va11) 또는 제1 감마 범위(RNG1)에서 발생하는 변동이 방지 또는 감소될 수 있다.
제1 감마 범위(RNG1)의 계조 비율이 미리 정해진 임계치를 초과하지 않는 경우, 감마 제어 로직 회로(160)는 제1 가변 탭 감마 증폭기(VTGAMP1)가 제1 기준 전압(VREF1)을 사용하여, 제1 탭 전압(VT1)을 출력하도록, 제1 탭 전환 신호(TCS1, /TCS1)를 제어 또는 비활성화할 수 있다.
설명의 편의를 위해, 도 6을 참조하여, 제1 가변 탭 감마 증폭기(VTGAMP1)의 동작이 보다 상세하게 설명되었다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 다른 가변 탭 감마 증폭기들(VTGAMP2~VTGAMP5) 또한 제1 가변 탭 감마 증폭기(VTGAMP1)와 유사한 방식으로 동작하거나 또는 유사한 구조로 구현될 수 있다.
일 실시 예에서, 제1 내지 제5 탭 전환 신호들(TCS1~TCS5, /TCS1~/TCS5)은 감마 제어 로직 회로(160)에 의해 생성될 수 있다. 예를 들어, 데이터(DATA)에서, 제a 감마 전압들(Va) 중 일부에 대응하는 계조 비율이 미리 정해진 임계치 이상인 경우, 감마 제어 로직 회로(160)은 제1 탭 전환 신호(TCS1)를 활성화(즉, ON 레벨)시킬 수 있다. 이 경우, 앞서 설명된 바와 같이, 제1 가변 탭 감마 증폭기(VTGAMP1)는 제1 탭 전환 신호(TCS1, /TCS1)에 응답하여, 제a 탭 전압(VTa)을 출력하도록 구성된다. 제a 탭 전압(VTa)은 제1 저항 스트링(RS1)의 대응하는 단자 또는 탭으로 제공된다. 이 경우, 제a 감마 전압들(Va) 중 일부에서 발생하는 변동(fluctuation)이 감소 또는 제거될 수 있다.
데이터(DATA)에서, 제b 감마 전압들(Vb) 중 일부에 대응하는 계조 비율이 미리 정해진 임계치 이상인 경우, 감마 제어 로직 회로(160)은 제2 탭 전환 신호(TCS2)를 활성화(즉, ON 레벨)시킬 수 있다. 이 경우, 제2 가변 탭 감마 증폭기(VTGAMP2)는 제2 탭 전환 신호(TCS2, /TCS2)에 응답하여, 제b 탭 전압(VTb)을 출력하도록 구성된다. 제b 탭 전압(VTb)은 제2 저항 스트링(RS2)의 대응하는 단자 또는 탭으로 제공된다. 이 경우, 제b 감마 전압들(Vb) 중 일부에서 발생하는 변동(fluctuation)이 감소 또는 제거될 수 있다.
마찬가지로, 제c 내지 제e 감마 전압들(Vc, Vd, Ve) 각각 중 일부에 대응하는 계조 비율이 미리 정해진 임계치 이상인 경우, 감마 제어 로직 회로(160)은 제3 내지 제5 탭 전환 신호들(TCS3, TCS4, TCS5)을 각각 활성화(즉, ON 레벨)시킬 수 있다. 이 경우, 제3 내지 제5 가변 탭 감마 증폭기들(VTGAMP3~VTGAMP5)은 각각 제3 내지 제5 탭 전환 신호들(TCS3, TCS4, TCS5)에 응답하여, 제c 내지 제e 탭 전압들(VTc~VTe)을 각각 출력하도록 구성된다. 제c 내지 제e 탭 전압들(VTc~VTe)은 각각 제3 내지 제5 저항 스트링들(RS3, RS4, RS5)의 대응하는 단자 또는 탭으로 제공된다. 이 경우, 제c 내지 제e 감마 전압들(Vc, Vd, Ve) 각각 중 일부에서 발생하는 변동(fluctuation)이 감소 또는 제거될 수 있다.
상술된 바와 같이, 감마 전압 발생기(150)는 탭 전환 신호에 응답하여, 출력 전압을 변경하도록 구성된 가변 탭 감마 증폭기를 포함할 수 있다. 이 때, 감마 제어 로직 회로(160)는 하나의 채널 데이터(DATA)에서, 복수의 감마 범위들 각각에 대한 계조 비율을 검출하고, 미리 정해진 임계치 이상의 계조 비율이 존재하는지 판별할 수 있다. 특정 감마 범위의 계조 비율이 미리 정해진 임계치를 초과하는 경우, 감마 제어 로직 회로(160)는 특정 감마 범위에 포함된 감마 전압들 중 적어도 하나가, 대응하는 가변 탭 감마 증폭기의 출력에 의해 구동 또는 제어되도록, 탭 전환 신호를 생성할 수 있다. 이에 따라, 특정 감마 범위에서 발생하는 전압 변동이 감소 또는 방지될 수 있다.
상술된 바와 같은 가변 탭 감마 증폭기가 사용될 경우, 감마 전압 생성을 위한 감마 증폭기들의 전체 개수가 감소될 수 있다. 또는, 특정 조건에 따라, 특정 감마 전압이 가변 탭 감마 증폭기에 의해 직접 구동 또는 제어되기 때문에, 표시 장치의 전체적인 성능이 향상될 수 있다.
도 7은 도 6의 제1 가변 탭 증폭기를 보여주는 블록도이다. 도 1, 도 6, 및 도 7을 참조하면, 제1 가변 탭 감마 증폭기(VTGAMP1)는 입력 스테이지(INS; input stage), 메인-출력 스테이지(MOS; main-output stage), 서브-출력 스테이지(SOS; sub-output stage), 및 복수의 스위치들(SW1_i, /SW1_i, SW1_f, /SW1_f)을 포함할 수 있다.
이하에서, 설명의 편의를 위해, 제1 탭 전환 신호(TCS1, /TCS1)가 활성화된 경우(즉, TCS1이 하이 레벨이고, /TCS1이 로우 레벨인 경우), 제1 가변 탭 감마 증폭기(VTGAMP1)는 제a11 탭 전압(VTa11)을 출력하고, 제1 탭 전환 신호(TCS1, /TCS1)가 비활성화된 경우(즉, TCS1이 로우 레벨이고, /TCS1이 하이 레벨인 경우), 제1 가변 탭 감마 증폭기(VTGAMP1)는 제1 탭 전압(VT1)을 출력하는 것으로 가정한다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
제1 입력 스위치들(SW1_i, /SW1_i)은 제1 탭 전환 신호(TCS1, /TCS1)에 응답하여, 제1 및 제a 기준 전압들(VREF1, VREFa) 중 하나를 입력 스테이지(INS)의 비반전 입력단으로 제공할 수 있다. 예를 들어, 제1 탭 전환 신호(TCS1, /TCS1)가 비활성화된 경우, 제1 입력 스위치(SW1_i)가 턴-오프되고, 제1 반전 입력 스위치(/SW1_i)가 턴-온됨으로써, 제1 기준 전압(VREF1)이 입력 스테이지(INS)로 제공될 수 있다. 반대로, 제1 탭 전환 신호(TCS1, /TCS1)가 활성화된 경우, 제1 입력 스위치(SW1_i)가 턴-온되고, 제1 반전 입력 스위치(/SW1_i)가 턴-오프됨으로써, 제a 기준 전압(VREFa)이 입력 스테이지(INS)로 제공될 수 있다.
제1 피드백 스위치들(SW1_f, /SW1_f)은 제1 탭 전환 신호(TCS1, /TCS1)에 응답하여, 제1 및 제a11 탭 전압들(VT1, VTa11) 중 하나(즉, 제1 가변 탭 감마 증폭기(VTGAMP1)의 출력)을 입력 스테이지(INS)의 반전 입력단으로 제공할 수 있다. 예를 들어, 제1 탭 전환 신호(TCS1, /TCS1)가 비활성화된 경우, 제1 피드백 스위치(SW1_f)가 턴-오프되고, 제1 반전 피드백 스위치(/SW1_f)가 턴-온됨으로써, 제1 탭 전압(VT1)이 입력 스테이지(INS)로 제공될 수 있다. 반대로, 제1 탭 전환 신호(TCS1, /TCS1)가 활성화된 경우, 제1 피드백 스위치(SW1_f)가 턴-온되고, 제1 반전 피드백 스위치(/SW1_i)가 턴-오프됨으로써, 제a11 탭 전압(Va11)이 입력 스테이지(INS)로 제공될 수 있다.
입력 스테이지(INS)는 수신된 전압들(예를 들어, 제1 기준 전압(VREF1) 및 제1 탭 전압(VT1) 또는 제a 기준 전압(VREFa) 및 제a11 탭 전압(VTa11))을 기반으로, 풀-업 전압(VU) 및 풀-다운 전압(VD)을 생성할 수 있다. 예를 들어, 입력 스테이지(INS)의 비반전 입력단으로 입력되는 전압(즉, 제1 기준 전압(VREF1) 및 제a 기준 전압(VREFa) 중 하나)이 반전 입력단으로 입력되는 전압(즉, 제1 탭 전압(VT1) 및 제a11 탭 전압(VTa11) 중 하나)보다 큰 경우, 출력 전압(즉, 제1 탭 전압(VT1) 및 제a11 탭 전압(VTa11) 중 하나)이 증가하도록 풀-업 전압(VU) 및 풀-다운 전압(VD)이 생성된다. 반대로, 입력 스테이지(INS)의 비반전 입력단으로 입력되는 전압(즉, 제1 기준 전압(VREF1) 및 제a 기준 전압(VREFa) 중 하나)이 반전 입력단으로 입력되는 전압(즉, 제1 탭 전압(VT1) 및 제a11 탭 전압(VTa11) 중 하나)보다 작은 경우, 출력 전압(즉, 제1 탭 전압(VT1) 및 제a11 탭 전압(VTa11) 중 하나)이 감소하도록 풀-업 전압(VU) 및 풀-다운 전압(VD)이 생성된다.
풀-업 전압(VU) 및 풀-다운 전압(VD)은 메인-출력 스테이지(MOS) 및 서브-출력 스테이지(SOS)로 제공된다. 메인-출력 스테이지(MOS) 및 서브-출력 스테이지(SOS)는 풀-업 전압(VU) 및 풀-다운 전압(VD)을 기반으로 제1 탭 전압(VT1) 및 제a11 탭 전압(VTa11)을 각각 출력할 수 있다.
일 실시 예에서, 메인-출력 스테이지(MOS) 및 서브-출력 스테이지(SOS)는 제1 탭 전환 신호(TCS1, /TCS1)에 응답하여 동작할 수 있다. 예를 들어, 제1 탭 전환 신호(TCS1, /TCS1)가 비활성화된 경우, 메인-출력 스테이지(MOS)를 통해 제1 탭 전압(VT1)만 출력되며, 서브-출력 스테이지(SOS)는 동작하지 않을 수 있다. 반대로, 제1 탭 전환 신호(TCS1, /TCS1)가 활성화된 경우, 서브-출력 스테이지(SOS)를 통해 제a11 탭 전압(VTa11)만 출력되며, 메인-출력 스테이지(MOS)는 동작하지 않을 수 있다.
도 8은 도 7의 제1 가변 탭 감마 증폭기의 메인-출력 스테이지 및 서브-출력 스테이지를 보여주는 회로도이다. 설명의 편의를 위해, 제1 가변 탭 감마 증폭기(VTGAMP1)의 메인-출력 스테이지(MOS) 및 서브-출력 스테이지(SOS)의 일부 구성이 도시되나, 본 발명의 범위가 이에 한정되는 것은 아니다.
도 7 및 도 8을 참조하면, 메인-출력 스테이지(MOS)는 제1 및 제2 반전 출력 스위치들(/SW1_o1, /SW_o2) 및 복수의 트랜지스터들(MP1_m, MP2_m, MN1_m, MN2_m)을 포함할 수 있다. 제1 반전 출력 스위치(/SW1_o1)는 풀-업 전압(VU) 및 제2 메인 PMOS 트랜지스터(MP2_m)의 게이트 사이에 연결되고, 제1 반전 탭 전환 신호(/TCS1)에 응답하여 동작할 수 있다. 제2 반전 출력 스위치(/SW1_o2)는 풀-다운 전압(VD) 및 제2 메인 NMOS 트랜지스터(MN2_m)의 게이트 사이에 연결되고, 제1 반전 탭 전환 신호(/TCS1)에 응답하여 동작할 수 있다.
제1 메인 PMOS 트랜지스터(MP1_m)는 전원 전압 및 제2 메인 PMOS 트랜지스터(MP2_m)의 게이트 사이에 연결되고, 제1 반전 탭 전환 신호(/TCS1)에 응답하여 동작할 수 있다. 제1 메인 NMOS 트랜지스터(MN1_m)는 접지 전압 및 제2 메인 NMOS 트랜지스터(MN2_m)의 게이트 사이에 연결되고, 제1 탭 전환 신호(TCS1)에 응답하여 동작할 수 있다. 제2 메인 PMOS 트랜지스터(MP2_m)는 전원 전압 및 출력단(즉, 제1 탭 전압(VT1)이 출력되는 단자) 사이에 연결되고, 제1 반전 출력 스위치(/SW1_o1)의 일단 또는 제1 메인 PMOS 트랜지스터(MP1_m)의 일단에 응답하여 동작할 수 있다. 제2 메인 NMOS 트랜지스터(MN2_m)는 접지 전압 및 출력단(즉, 제1 탭 전압(VT1)이 출력되는 단자) 사이에 연결되고, 제2 반전 출력 스위치(/SW1_o2)의 일단 또는 제1 메인 NMOS 트랜지스터(MN1_m)의 일단에 응답하여 동작할 수 있다.
서브-출력 스테이지(SOS)는 제1 및 제2 출력 스위치들(SW1_o1, SW_o2) 및 복수의 트랜지스터들(MP1_s, MP2_s, MN1_s, MN2_s)을 포함할 수 있다. 제1 출력 스위치(SW1_o1)는 풀-업 전압(VU) 및 제2 서브 PMOS 트랜지스터(MP2_s)의 게이트 사이에 연결되고, 제1 탭 전환 신호(TCS1)에 응답하여 동작할 수 있다. 제2 출력 스위치(SW1_o2)는 풀-다운 전압(VD) 및 제2 서브 NMOS 트랜지스터(MN2_s)의 게이트 사이에 연결되고, 제1 탭 전환 신호(TCS1)에 응답하여 동작할 수 있다.
제1 서브 PMOS 트랜지스터(MP1_s)는 전원 전압 및 제2 서브 PMOS 트랜지스터(MP2_s)의 게이트 사이에 연결되고, 제1 탭 전환 신호(TCS1)에 응답하여 동작할 수 있다. 제1 서브 NMOS 트랜지스터(MN1_s)는 접지 전압 및 제2 서브 NMOS 트랜지스터(MN2_s)의 게이트 사이에 연결되고, 제1 반전 탭 전환 신호(/TCS1)에 응답하여 동작할 수 있다. 제2 서브 PMOS 트랜지스터(MP2_s)는 전원 전압 및 출력단(즉, 제a11 탭 전압(VTa11)이 출력되는 단자) 사이에 연결되고, 제1 출력 스위치(SW1_o1)의 일단 또는 제1 서브 PMOS 트랜지스터(MP1_s)의 일단에 응답하여 동작할 수 있다. 제2 서브 NMOS 트랜지스터(MN2_s)는 접지 전압 및 출력단(즉, 제a11 탭 전압(VTa11)이 출력되는 단자) 사이에 연결되고, 제2 출력 스위치(SW1_o2)의 일단 또는 제1 서브 NMOS 트랜지스터(MN1_s)의 일단에 응답하여 동작할 수 있다.
도 7 및 도 8을 참조하여 설명된 구조에 따르면, 제1 탭 전환 신호(TCS1, /TCS1)가 비활성화된 경우(즉, TCS1은 로우 레벨이고, /TCS1은 하이 레벨인 경우), 입력 스테이지(INS)로부터 출력된 풀-업 전압(VU) 및 풀-다운 전압(VD)은 제1 기준 전압(VREF1) 및 제1 탭 전압(VT1)에 기반된 전압일 것이다. 이 경우, 메인-출력 스테이지(MOS)에서, 반전 출력 스위치들(/SW1_o1, /SW1_o2)이 턴-온되고, 제1 메인 PMOS 트랜지스터(MP1_m) 및 제1 메인 NMOS 트랜지스터(MN1_m)이 턴-오프될 수 있다. 이에 따라, 제2 PMOS 메인 트랜지스터(MP2_m)는 풀-업 전압(VU)에 응답하여 동작하고, 제2 메인 NMOS 트랜지스터(MN2_m)는 풀-다운 전압(VD)에 의해 동작함으로써, 제1 탭 전압(VT1)이 출력되거나 또는 제어될 수 있다.
또한, 제1 탭 전환 신호(TCS1, /TCS1)가 비활성화된 경우(즉, TCS1은 로우 레벨이고, /TCS1은 하이 레벨인 경우), 서브-출력 스테이지(SOS)에서, 출력 스위치들(SW1_o1, SW_o2)이 턴-오프되고, 제1 서브 PMOS 트랜지스터(MP1_s) 및 제1 서브 NMOS 트랜지스터(MN1_s)이 턴-온될 수 있다. 이에 따라, 제2 서브 PMOS 트랜지스터(MP2_s) 및 제2 서브 NMOS 트랜지스터(MN2_s)는 턴-오프되며, 제a11 탭 전압(Va11)을 출력하는 단자는 플로팅 상태가 된다. 즉, 서브-출력 스테이지(SOS)는 동작하지 않을 것이다.
반대로, 제1 탭 전환 신호(TCS1, /TCS1)가 활성화된 경우(즉, TCS1은 하이 레벨이고, /TCS1은 로우 레벨인 경우), 입력 스테이지(INS)로부터 출력된 풀-업 전압(VU) 및 풀-다운 전압(VD)은 제a 기준 전압(VREFa) 및 제a11 탭 전압(VTa11)에 기반된 전압일 것이다. 이 경우, 서브-출력 스테이지(SOS)에서, 출력 스위치들(SW1_o1, SW1_o2)이 턴-온되고, 제1 서브 PMOS 트랜지스터(MP1_s) 및 제1 서브 NMOS 트랜지스터(MN1_s)이 턴-오프될 수 있다. 이에 따라, 제2 서브 PMOS 트랜지스터(MP2_s)는 풀-업 전압(VU)에 응답하여 동작하고, 제2 서브 NMOS 트랜지스터(MN2_s)는 풀-다운 전압(VD)에 의해 동작함으로써, 제a11 탭 전압(VTa11)이 출력되거나 또는 제어될 수 있다.
또한, 제1 탭 전환 신호(TCS1, /TCS1)가 활성화된 경우(즉, TCS1은 하이 레벨이고, /TCS1은 로우 레벨인 경우), 메인-출력 스테이지(MOS)에서, 반전 출력 스위치들(/SW1_o1, /SW_o2)이 턴-오프되고, 제1 메인 PMOS 트랜지스터(MP1_m) 및 제1 메인 NMOS 트랜지스터(MN1_m)이 턴-온될 수 있다. 이에 따라, 제2 PMOS 메인 트랜지스터(MP2_m) 및 제2 메인 NMOS 트랜지스터(MN2_m)는 턴-오프되며, 제1 탭 전압(V1)을 출력하는 단자는 플로팅 상태가 된다. 즉, 메인-출력 스테이지(MOS)는 동작하지 않을 것이다.
상술된 바와 같이, 제1 가변 탭 감마 증폭기(VTGAMP1)는 제1 탭 전환 신호(TCS1, /TCS1)에 응답하여, 제1 탭 전압(VT1) 또는 제a11 탭 전압(VTa11)을 출력하도록 구성될 수 있다.
상술된 제1 가변 탭 감마 증폭기(VTGAMP1)의 구조 및 동작을 일부 예시이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 제1 가변 탭 감마 증폭기(VTGAMP1)는 제1 탭 전환 신호(TCS1, /TCS1)에 응답하여, 제1 탭 전압(VT1) 또는 제a11 탭 전압(VTa11)을 출력하도록 구성된 다양한 구조로 구현될 수 있다.
도 9 내지 도 13은 도 1의 감마 제어 로직 회로의 동작을 설명하기 위한 도타이밍도들이다. 설명의 편의를 위해, 도 9 내지 도 13에서, 수평 동기 신호(HSYNC)의 하나의 주기 당, 하나의 데이터(DT1, DT2, DT3 등)가 갱신되는 것으로 도시된다. 이 때, 수평 동기 신호(HSYNC)의 각 주기마다 갱신되는 데이터는 하나의 컬러 채널에 대응하는 데이터를 가리키는 것으로 가정한다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 수평 동기 신호(HSYNC)의 하나의 주기 당, 복수의 컬러 채널들 각각에 대한 데이터가 갱신될 수 있다.
먼저 도 1 및 도 9를 참조하면, 제1, 제2, 제3, 제4, 및 제5 시점들(t1, t2, t3, t4, t5) 각각에서, 수평 동기 신호(HSYNC)가 토글할 수 있다. 수평 동기 신호(HSYNC)의 토글에 동기하여, 채널 데이터(DATA)가 소스 드라이버(130)로 갱신될 수 있다. 예를 들어, 제1 시점(t1)에서, 제1 데이터(DT1)가 소스 드라이버(130)로 갱신될 수 있고, 제2 시점(t2)에서, 제2 데이터(DT2)가 소스 드라이버(130)로 갱신될 수 있고, 제3 시점(t3)에서, 제3 데이터(DT3)가 소스 드라이버(130)로 갱신될 수 있고, 제4 시점(t4)에서, 제4 데이터(DT4)가 소스 드라이버(130)로 갱신될 수 있다.
소스 드라이버(130)는 제1 내지 제2 시점들(t1~t2) 사이의 구간 동안, 제1 데이터(DT1)에 대응하는 영상이 표시 패널(110)의 제1 행을 통해 표시되도록, 복수의 감마 전압들(V[m:0])을 사용하여 데이터 라인들(DL)을 제어한다. 소스 드라이버(130)는 제2 내지 제3 시점들(t2~t3) 사이의 구간 동안, 제2 데이터(DT2)에 대응하는 영상이 표시 패널(110)의 제2 행을 통해 표시되도록, 복수의 감마 전압들(V[m:0])을 사용하여 데이터 라인들(DL)을 제어한다. 소스 드라이버(130)는 제3 내지 제4 시점들(t3~t4) 사이의 구간 동안, 제2 데이터(DT2)에 대응하는 영상이 표시 패널(110)의 제3 행을 통해 표시되도록, 복수의 감마 전압들(V[m:0])을 사용하여 데이터 라인들(DL)을 제어한다. 소스 드라이버(130)는 제4 내지 제5 시점들(t4~t5) 사이의 구간 동안, 제4 데이터(DT4)에 대응하는 영상이 표시 패널(110)의 제4 행을 통해 표시되도록, 복수의 감마 전압들(V[m:0])을 사용하여 데이터 라인들(DL)을 제어한다.
이 때, 감마 제어 로직 회로(160)는 각 데이터(DT1, DT2, DT3, DT4)에서, 복수의 감마 범위들 각각에 대한 계조 비율을 검출할 수 있다. 검출된 계조 비율 중 미리 정해진 임계치를 초과하는 계조 비율이 검출된 경우, 감마 제어 로직 회로(160)는 대응하는 감마 범위로 가변 탭 감마 증폭기의 출력이 직접 제공되도록, 탭 전환 신호를 생성할 수 있다. 예를 들어, 도 9에 도시된 바와 같이, 제2 데이터(DT2)에서, 제1 감마 범위(예를 들어, 도 6 참조)(RNG1)의 계조 비율이 미리 정해진 임계치 이상일 수 있다. 이 경우, 감마 제어 로직 회로(160)는 제1 감마 범위(RNG1)에 대응하는 감마 전압으로, 제1 가변 탭 감마 증폭기(VTGAMP1)의 출력이 직접 제공되도록, 제1 탭 전환 신호(TCS1)를 활성화시킬 수 있다. 제1 탭 전환 신호(TCS1)를 활성화되는 제1 시간(T1) 동안, 제1 가변 탭 감마 증폭기(VTGAMP1)는 제1 탭 전압(VT1) 대신에, 제a11 탭 전압(VTa11)을 출력할 수 있고, 제a11 탭 전압(VTa11)은 제1 감마 범위(RNG1)에 포함된 감마 전압들 중 하나(예를 들어, Va11)로서 직접 제공될 수 있다. 이 경우, 상대적으로 계조 비율이 높은 감마 전압이 가변 탭 감마 증폭기로부터 직접 제공되기 때문에, 상대적으로 계조 비율이 높은 감마 전압에서 발생하는 전압 변동이 감소 또는 방지될 수 있다.
일 실시 예에서, 하나의 컬러 채널의 데이터의 계조 비율에 대하여 미리 정해진 임계치는 하나의 컬러 채널의 데이터의 개수의 1/2 또는 2/3일 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
다음으로, 도 10을 참조하면, 제1, 제2, 제3, 제4, 및 제5 시점들(t1, t2, t3, t4, t5) 각각에서, 수평 동기 신호(HSYNC)가 토글할 수 있다. 수평 동기 신호(HSYNC)의 토글에 동기하여, 채널 데이터(DATA)가 소스 드라이버(130)로 갱신될 수 있다. 이 때, 도 9를 참조하여 설명된 바와 달리, 도 10의 실시 예에서, 수평 동기 신호(HSYNC)의 하나의 주기당 업데이터되는 데이터는 2개 또는 그 이상으로 분리될 수 있다.
예를 들어, 도 10에서, 제1 데이터(DT1)는 제1 좌측 데이터(DT1_L) 및 제1 우측 데이터(DT1_R)로 구분될 수 있다. 제1 좌측 데이터(DT1_L)는 표시 패널(110)의 중심부를 기준으로 좌측의 픽셀들에 대응하는 데이터일 수 있고, 제1 우측 데이터(DT1_R)는 표시 패널(110)의 중심부를 기준으로 우측의 픽셀들에 대응하는 데이터일 수 있다. 일 실시 예에서, 소스 드라이버(130)는 복수의 소스 드라이버 유닛들로 구분될 수 있으며, 복수의 소스 드라이버 유닛들 중 일부는 표시 패널(110)의 중심부를 기준으로 좌측의 픽셀들에 대응하는 데이터 라인을 구동하고, 나머지 일부는 표시 패널(110)의 중심부를 기준으로 우측의 픽셀들에 대응하는 데이터 라인을 구동할 수 있다. 즉, 복수의 소스 드라이버 유닛들 중 일부는 제1 좌측 데이터(DT1_L)를 기반으로 데이터 라인들(DL) 중 일부를 구동하고, 나머지 일부는 제1 우측 데이터(DT1_R)를 기반으로 데이터 라인들(DL) 중 일부를 구동할 수 있다.
유사하게, 제2 시점(t2)에서, 제2 좌측 데이터(DT2_L) 및 제2 우측 데이터(DT2_R)가 소스 드라이버(130)로 갱신될 수 있고, 제3 시점(t3)에서, 제3 좌측 데이터(DT3_L) 및 제3 우측 데이터(DT3_R)가 소스 드라이버(130)로 갱신될 수 있고, 제4 시점(t4)에서, 제4 좌측 데이터(DT4_L) 및 제4 우측 데이터(DT4_R)가 소스 드라이버(130)로 갱신될 수 있다.
감마 제어 로직 회로(160)는 데이터 갱신 시점에서, 좌측 데이터 및 우측 데이터 각각에 대하여 개별적으로 계조 비율을 검출할 수 있다. 예를 들어, 도 10에 도시된 바와 같이, 제1 감마 범위(RNG1)(도 6 참조)에 대하여, 좌측 데이터(DT1_L, DT2_L, DT3_L, DT4_L)에서 계조 비율이 미리 정해진 임계치를 초과하는지를 기반으로, 제1 좌측 탭 전환 신호(TCS1_L)를 생성하고, 우측 데이터(DT1_R, DT2_R, DT3_R, DT4_R)에서 계조 비율이 미리 정해진 임계치를 초과하는지를 기반으로, 제1 우측 탭 전환 신호(TCS1_R)를 생성할 수 있다.
좀 더 상세한 예로서, 제1 및 제2 좌측 데이터(DT1_L, DT2_L)에서, 제1 감마 범위(RNG1)에 대한 계조 비율이 미리 정해진 임계치를 초과할 수 있고, 제2 및 제3 우측 데이터(DT2_R, DT3_R)에서, 제1 감마 범위(RNG1)에 대한 계조 비율이 미리 정해진 임계치를 초과할 수 있다. 이 경우, 감마 제어 로직 회로(160)에 의해 생성된, 제1 좌측 탭 전환 신호(TCS1_L)는 제1 및 제2 좌측 데이터(DT1_L, DT2_L)가 출력되는 제1 내지 제3 시점들(t1~t3) 사이의 구간 동안 활성화되고, 제1 우측 탭 전환 신호(TCS1_R)는 제2 및 제3 좌측 데이터(DT2_L, DT3_L)가 출력되는 제2 내지 제4 시점들(t2~t4) 사이의 구간 동안 활성화될 수 있다.
이 때, 감마 제어 로직 회로(160)는 제1 좌측 탭 전환 신호(TCS1_L) 및 제1 우측 탭 전환 신호(TCS1_R)가 모두 활성화되는 제1 시간(T1) 동안, 제1 탭 전환 신호(TCS1)를 활성화시킬 수 있다.
다음으로, 도 11을 참조하면, 제1, 제2, 제3, 제4, 및 제5 시점들(t1, t2, t3, t4, t5) 각각에서, 수평 동기 신호(HSYNC)가 토글할 수 있다. 도 11의 실시 예에서, 표시 장치(100)는 특정 모드(예를 들어, S-래치 모드)로 동작할 수 있다. 이 경우, 데이터(DT1, DT2, DT3, DT4)는 수평 동기 신호(HSYNC)보다 빠른 시점에, 소스 드라이버(130)로 갱신될 수 있다. 데이터(DT1, DT2, DT3, DT4)가 갱신되는 시점이 상이한 점을 제외하면, 도 11의 실시 예는 도 9의 실시 예와 실질적으로 유사하므로, 이에 대한 상세한 설명은 생략된다.
다음으로, 도 12를 참조하면, 제1, 제2, 제3, 제4, 및 제5 시점들(t1, t2, t3, t4, t5) 각각에서, 수평 동기 신호(HSYNC)가 토글할 수 있고, 제1 내지 제4 데이터(DT1, DT2, DT3, DT4)가 수평 동기 신호(HSYNC)의 토글 타이밍에 동기하여 갱신될 수 있다.
앞서 설명된 실시 예들에서, 감마 제어 로직 회로(160)는 제1 감마 범위(RNG1)에 대한 계조 비율을 검출하고, 검출된 계조 비율을 기반으로 제1 탭 전환 신호(TCS1)를 제어한다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 감마 제어 로직 회로(160)는 수평 동기 신호(HSYNC1)의 한 주기에서, 데이터에 대한 복수의 감마 범위들 각각에 대한 계조 범위를 검출하고, 복수의 탭 전환 신호들을 제어하도록 구성될 수 있다.
예를 들어, 도 12에 도시된 바와 같이, 제1 데이터(DT1)에서, 제3 감마 범위(예를 들어, 도 5의 제c 감마 전압들(Vc) 중 일부)에 대한 계조 비율이 미리 정해진 임계치 이상일 수 있다. 이 경우, 감마 제어 로직 회로(160)는 제1 내지 제2 시점들(t1~t2) 사이의 구간 동안, 제3 탭 전환 신호(TCS3)를 활성화시킬 수 있다. 제1 내지 제2 시점들(t1~t2) 사이의 구간 동안, 제3 가변 탭 감마 증폭기(VTGAMP3)는 제3 탭 전환 신호(TCS3)에 응답하여, 제3 탭 전압(VT3)을 출력하는 대신에, 제c 탭 전압(VTc)을 출력하고, 제c 탭 전압(VTc)은 제3 저항 스트링(RS3)의 대응하는 단자로 제공될 수 있다. 즉, 제3 가변 탭 감마 증폭기(VTGAMP3)은 제3 탭 전환 신호(TCS3)에 응답하여, 탭 전환 동작을 수행할 수 있다.
제2 데이터(DT2)에서, 제1 감마 범위(예를 들어, 도 5의 제a 감마 전압들(Va) 중 일부, 또는 도 6의 RNG1)에 대한 계조 비율이 미리 정해진 임계치 이상일 수 있으며, 이 경우, 감마 제어 로직 회로(160)는 제2 내지 제3 시점들(t2~t3) 사이의 구간 동안, 제1 탭 전환 신호(TCS1)를 활성화시킬 수 있다. 제1 가변 탭 감마 증폭기(VTGAMP1)는 제1 탭 전환 신호(TCS1)에 응답하여, 탭 전환 동작을 수행할 수 있다.
제3 데이터(DT3)에서, 미리 정해진 임계치 이상의 계조 비율을 갖는 감마 범위가 없을 수 있으며, 이 경우, 탭 전환 신호들(TCS1~TCS5)은 모두 비활성화될 수 있다. 제4 데이터(DT4)에서, 제5 감마 범위(예를 들어, 도 5의 제e 감마 전압들(Ve) 중 일부)에 대한 계조 비율이 미리 정해진 임계치 이상일 수 있으며, 이 경우, 감마 제어 로직 회로(160)는 제4 내지 제5 시점들(t4~t5) 사이의 구간 동안, 제5 탭 전환 신호(TCS5)를 활성화시킬 수 있다. 제5 가변 탭 감마 증폭기(VTGAMP5)는 제5 탭 전환 신호(TCS5)에 응답하여, 탭 전환 동작을 수행할 수 있다.
다음으로, 도 13을 참조하면, 제1, 제2, 제3, 제4, 및 제5 시점들(t1, t2, t3, t4, t5) 각각에서, 수평 동기 신호(HSYNC)가 토글할 수 있고, 제1 내지 제4 데이터(DT1, DT2, DT3, DT4)가 수평 동기 신호(HSYNC)의 토글 타이밍에 동기하여 갱신될 수 있다.
앞서 설명된 실시 예들에서, 감마 제어 로직 회로(160)는 수평 동기 신호(HSYNC)의 한 주기당, 하나의 탭 전환 신호를 활성화시키도록 구성된다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 도 13에 도시된 바와 같이, 제1 데이터(DT1)에서, 제3 감마 범위의 계조 비율이 미리 정해진 임계치 이상일 수 있고, 이 경우, 제3 탭 전환 신호(TCS3)가 활성화될 수 있다. 제2 데이터(DT2)에서, 제1 감마 범위의 계조 비율이 미리 정해진 임계치 이상일 수 있고, 이 경우, 제1 탭 전환 신호(TCS1)가 활성화될 수 있다.
이 후에, 제3 데이터(DT3)에서, 미리 정해진 임계치 이상인 계조 비율이 없을 수 있으며, 이 경우, 복수의 탭 전환 신호들(TCS1~TCS5)은 모두 비활성화될 수 있다.
이후에, 제4 데이터(DT4)에서, 미리 정해진 임계치 이상인 계조 비율이 없을 수 있다. 그러나 제4 데이터(DT4)의 패턴이 특정 조건을 만족할 수 있으며, 이 경우, 감마 제어 로직 회로(160)는 제1 및 제5 탭 전환 신호들(TCS1, TCS5)을 활성화시킬 수 있다. 예를 들어, 특정 조건은 제5 데이터(DATA5)가 제1 감마 범위 및 제5 감마 범위에 포함된 감마 전압들만 사용하는 경우를 포함할 수 있다. 이 경우, 데이터 드라이버(130)는 제1 감마 범위 및 제5 감마 범위의 감마 전압들만 사용하여, 데이터 라인들(DL)을 제어하기 때문에, 2개의 탭 전환 신호들(예를 들어, TCS1, TCS5)이 활성화됨으로써, 제1 및 제5 감마 범위들의 감마 전압들에서 발생하는 전압 변동이 감소 또는 방지될 수 있다.
상술된 바와 같이, 감마 제어 로직 회로(160)는 하나의 행 또는 하나의 라인에 대한 데이터의 계조 비율을 판별하고, 판별 결과를 기반으로 탭 전환 신호들을 생성할 수 있다. 이 때, 감마 제어 로직 회로(160)는 판별 결과가 다양한 특정 조건들을 만족하는지에 따라, 탭 전환 신호들 중 적어도 하나 또는 그 이상을 선택적으로 활성화시킬 수 있다.
일 실시 예에서, 특정 조건은 다음과 같은 조건들을 포함할 수 있다.
일 예로서, 하나의 컬러 채널의 데이터에서 특정 감마 범위의 계조 비율이 미리 정해진 임계치 이상인 경우, 특정 감마 범위에 대응하는 탭 전환 신호가 활성화될 수 있다. 예를 들어, 도 5에서, 제a 감마 전압들 중 일부의 계조 비율이 미리 정해진 임계치 이상인 경우, 제1 탭 전환 신호(TCS1)가 활성화될 수 있다.
또는, 일 예로서, 하나의 컬러 채널의 데이터에서 계조 비율이 가장 높은 감마 범위에 대응하는 탭 전환 신호가 활성화될 수 있다. 이 때, 활성화된 탭 전환 신호에 대응하는 가변 탭 감마 증폭기의 메인 출력 스테이지로부터 출력되는 탭 전압에 대한 계조 비율은 기준치 이하일 수 있다. 예를 들어, 도 5에서, 제b 감마 전압들(Vb) 중 일부의 계조 비율이 가장 높으나, 기준치 이하이며, 제2 감마 전압(V2)에 대한 계조 비율이 기준치 이하인 경우, 제2 탭 전환 신호(TCS2)가 활성화될 수 있다. 이 경우, 제2 가변 탭 감마 증폭기(VTGAMP2)로부터 출력되는 제2 탭 전압(VT2)에 대응하는 제2 감마 전압(V2)의 사용 비율이 상대적으로 낮기 때문에, 제2 감마 전압(V2)에 대한 전압 변동은 작을 것이다. 따라서, 제2 가변 탭 감마 증폭기(VTGAMP2)가 제b 탭 전압(VTb)을 출력하더라도, 전체적인 감마 전압이 안정적으로 제공될 수 있다.
또는, 일 예로서, 하나의 컬러 채널의 데이터에서, 감마 범위들 중 일부 감마 범위들에 대한 계조 비율만 존재하는 경우, 일부 감마 범위들에 대응하는 탭 전환 신호들이 활성화될 수 있다. 예를 들어, 도 5에서, 하나의 컬러 채널의 데이터가 제a 감마 전압들(Va) 중 일부 및 제e 감마 전압들(Ve) 중 일부와만 대응되는 경우, 제1 및 제5 탭 전환 신호들(TCS1, TCS5)이 활성화될 수 있다.
상술된 탭 전환 신호에 대한 활성 조건들은 일부 예시이며, 본 발명의 범위가 이에 한정되는 것은 아니다.
도 14는 도 1의 감마 전압 발생기에 대한 메인 출력, 서브 출력, 및 감마 범위에 대한 일부 예를 보여주는 도면이다. 일 실시 예에서, 표시 패널(110)을 통해 표현되는 영상 또는 데이터의 계조 레벨은 256개일 수 있다. 이 경우, 감마 전압 발생기(150)로부터 256개의 감마 전압들(V0~V255)이 출력될 수 있다.
제0 감마 전압(V0)은 제0 감마 증폭기(GAMP0)에 의해 제어 또는 구동될 수 있다. 제1 감마 전압(V1)은 제1 감마 증폭기(GAMP1)에 의해 제어 또는 구동될 수 있다. 제15 감마 전압(V15)은 제2 감마 증폭기(GAMP2)에 의해 제어 또는 구동될 수 있다. 제2 내지 제14 감마 전압들(V2~V15)은 제1 및 제15 감마 전압들(V1, V15) 사이의 저항 스트링에 생성될 수 있다.
제39, 제63, 제87, 제111, 제135, 제159, 제183, 제207, 제231, 및 제255 감마 전압들(V39, V63, V87, V111, V135, V159, V183, V207, V231, V255)은 각각 제3 내지 제12 가변 탭 감마 증폭기들(VTGAMP3~VTGAMP12)에 의해 제어 또는 구동될 수 있다. 나머지 감마 전압들은 제39, 제63, 제87, 제111, 제135, 제159, 제183, 제207, 제231, 및 제255 감마 전압들(V39, V63, V87, V111, V135, V159, V183, V207, V231, V255) 각각의 사이에 연결된 저항 스트링들에 의해 생성될 수 있다.
제3 내지 제12 가변 탭 감마 증폭기들(VTGAMP3~VTGAMP12)은 각각 대응하는 탭 전환 신호에 응답하여, 제27, 제51, 제75, 제99, 제123, 제147, 제171, 제195, 제219, 및 제243 감마 전압들(V27, V51, V75, V99, V123, V147, V171, V195, V219 V243)을 제어 또는 구동하도록 구성될 수 있다.
이 때, 제3 내지 제12 가변 탭 감마 증폭기들(VTGAMP3~VTGAMP12)은 각각 대응하는 탭 전환 신호는 V23~V31의 제3 감마 범위, V47~V55의 제4 감마 범위, V71~V79의 제5 감마 범위, V95~V103의 제6 감마 범위, V119~V127의 제7 감마 범위, V143~V151의 제8 감마 범위, V167~V175의 제9 감마 범위, V191~V199의 제10 감마 범위, V215~V223의 제11 감마 범위, 및 V239~V247의 제12 감마 범위의 계조 비율들을 기반으로, 감마 제어 로직 회로(160)에 의해 활성화 또는 생성될 수 있다. 도 14에 도시된 실시 예 및 수치는 단순 예시이며, 본 발명의 범위가 이에 한정되는 것은 아니다.
도 15는 도 1의 감마 제어 로직 회로의 동작을 설명하기 위한 도면이다. 설명의 편의를 위해, 앞서 설명된 구성 요소들에 대한 상세한 설명은 생략된다.
도 1 및 도 15를 참조하면, 수평 동기 신호(HSYNC)가 제1 내지 제11 시점들(t1~t11) 각각에서 토글할 수 있다. 복수의 데이터(DT1~DT11)는 수평 동기 신호(HSYNC)의 주기에 동기하여 갱신될 수 있다. 이 때, 제2, 제4, 제5, 제9, 및 제11 데이터(DT2, DT4, DT5, DT9, DT11) 각각에서, 제1 감마 범위에 대한 계조 비율이 미리 정해진 임계치 이상인 것으로 가정한다.
이 경우, 앞서 설명된 실시 예들에서, 제2, 제4, 제5, 제9, 및 제11 데이터(DT2, DT4, DT5, DT9, DT11)에 대응하는 시간 동안, 제1 탭 전환 신호(TCS1)가 활성화될 것이다. 반면에, 도 15의 실시 예에서, 감마 제어 로직 회로(160)는 탭 전환 인에이블 신호(TCS_EN)에 응답하여, 제1 탭 전환 신호(TCS1)를 활성화시킬 수 있다. 예를 들어, 도 15에 도시된 바와 같이, 제1 내지 제7 시점들(t1~t7) 사이의 구간 동안, 탭 전환 인에이블 신호(TCS_EN)가 활성화될 수 있다. 탭 전환 인에이블 신호(TCS_EN)가 활성화되는 구간(즉, t1~t7) 동안, 제1 탭 전환 신호(TCS1)를 선택적으로 활성화할 수 있다. 반면에, 탭 전환 인에이블 신호(TCS_EN)가 비활성화되는 구간(즉, t7~t11) 동안, 특정 감마 범위의 계조 비율이 미리 정해진 임계치 이상인 경우에도, 제1 탭 전환 신호(TCS1)가 활성화되지 않는다. 즉, 감마 제어 로직 회로(160)는 탭 전환 인에이블 신호(TCS_EN)에 응답하여, 탭 전환 신호를 선택적을 활성화시킬 수 있다.
도 16은 도 6의 제1 가변 탭 증폭기를 보여주는 블록도이다. 일 실시 예에서, 도 16의 제1 가변 탭 감마 증폭기(VTGAMP1-1)는 도 6의 제1 가변 탭 증폭기(VTGAMP1)로서 사용될 수 있다.
도 6 및 도 16을 참조하면, 제1 가변 탭 감마 증폭기(VTGAMP1-1)는 입력 스위치들(SW1_i, /SW1_i), 입력 스테이지(INS), 출력 스테이지(OS), 및 출력 스위치들(SW1_o, /SW1_o)을 포함할 수 있다. 입력 스위치들(SW1_i, /SW1_i)의 동작은 도 7을 참조하여 설명된 바와 유사하므로, 이에 대한 상세한 설명은 생략된다.
입력 스테이지(INS)는 입력 스위치들(SW1_i, /SW1_i)을 통해 제공된 전압(예를 들어, 제1 기준 전압(VREF1) 및 제a 기준 전압(VREFa) 중 하나) 및 출력 스테이지(OS)의 출력 전압을 비교하여, 풀-업 전압(VU) 및 풀-다운 전압(VD)을 출력할 수 있다. 출력 스테이지(OS)는 풀-업 전압(VU) 및 풀-다운 전압(VD)에 응답하여, 출력 전압을 생성할 수 있다.
출력 스위치(SW1_o)는 제1 탭 전환 신호(TCS1)에 응답하여 출력 스테이지(OS)의 출력을 제a11 탭 전압(VTa11)으로서 출력할 수 있다. 반전 출력 스위치(/SW1_o)는 제1 반전 탭 전환 신호(/TCS1)에 응답하여, 출력 스테이지(OS)의 출력을 제1 탭 전압(VT1)으로서 출력할 수 있다.
도 16의 제1 가변 탭 감마 증폭기(VTGAMP1-1)의 구조에서, 제1 탭 전환 신호(TCS1, /TCS1)가 비활성화된 경우(즉, TCS1은 로우 레벨이고, /TCS1은 하이 레벨인 경우), 입력 스테이지(INS)로 제1 기준 전압(VREF1)이 인가되고, 출력 스테이지(OS)의 출력단은 제1 탭 전압(VT1)을 출력하도록 구성된다. 반면에, 제1 탭 전환 신호(TCS1, /TCS1)가 활성화된 경우(즉, TCS1은 하이 레벨이고, /TCS1은 로우 레벨인 경우), 입력 스테이지(INS)로 제a 기준 전압(VREFa)이 인가되고, 출력 스테이지(OS)의 출력단은 제a11 탭 전압(VTa11)을 출력하도록 구성된다.
즉, 제1 가변 탭 감마 증폭기(VTGAMP1-1)는 제1 탭 전환 신호(TCS1, /TCS1)에 응답하여, 제1 탭 전압(VT1)을 제어 또는 구동하거나, 또는 제a11 탭 전압(VTa11)을 제어 또는 구동하도록 구성될 수 있다.
도 17은 도 2의 감마 전압 발생기, 예를 들어, 전압 버퍼 및 감마 전압 출력 회로를 좀 더 상세하게 보여주는 도면이다. 도 2 및 도 17을 참조하면, 감마 전압 발생기(150-1)는 전압 버퍼 회로(153-1) 및 감마 전압 출력 회로(154)를 포함할 수 있다.
전압 버퍼 회로(153-1)는 복수의 감마 증폭기들(GAMP0, VTGAMP1, VTGAMP2, GAMP3, VTGAMP4, GAMP5)를 포함할 수 있다. 복수의 감마 증폭기들 중 일부(예를 들어, GAMP0, GAMP3, GAMP5)는 특정 탭 전압을 출력하도록 구성된 증폭기일 수 있고, 나머지 일부(예를 들어, VTGAMP1, VTGAMP2, VTGAMP4)은 특정 탭 전압 또는 변경된 탭 전압을 출력하도록 구성된 증폭기일 수 있다.
예를 들어, 제0 감마 증폭기(GAMP0)는 제0 기준 전압(VREF0)을 사용하여, 제0 탭 전압(VT0)을 출력할 수 있고, 제0 탭 전압(VT0)은 제0 감마 전압(V0)으로서 출력될 수 있다.
제1 가변 탭 감마 증폭기(VTGAMP1)는 제1 기준 전압(VREF1)을 사용하여 제1 탭 전압(VT1)을 출력할 수 있고, 제1 탭 전압(VT1)은 제1 감마 전압(V1)으로서 출력될 수 있다. 제1 가변 탭 감마 증폭기(VTGAMP1)는, 제1 탭 전환 신호(TCS1)에 응답하여, 제a 기준 전압(VREFa)을 사용하여 제a 탭 전압(VTa)을 출력할 수 있고, 제a 탭 전압(VTa)은 제a 감마 전압들(Va) 중 하나로서 출력될 수 있다.
제2 가변 탭 감마 증폭기(VTGAMP2)는 제2 기준 전압(VREF2)을 사용하여 제2 탭 전압(VT2)을 출력할 수 있고, 제2 탭 전압(VT2)은 제2 감마 전압(V2)으로서 출력될 수 있다. 제2 가변 탭 감마 증폭기(VTGAMP2)는, 제2 탭 전환 신호(TCS2)에 응답하여, 제b 기준 전압(VREFb)을 사용하여 제b 탭 전압(VTb)을 출력할 수 있고, 제b 탭 전압(VTb)은 제b 감마 전압들(Vb) 중 하나로서 출력될 수 있다. 또는, 제2 가변 탭 감마 증폭기(VTGAMP2)는, 제2 탭 전환 신호(TCS2)에 응답하여, 제c 기준 전압(VREFc)을 사용하여 제c 탭 전압(VTc)을 출력할 수 있고, 제c 탭 전압(VTc)은 제c 감마 전압들(Vc) 중 하나로서 출력될 수 있다.
즉, 제2 가변 탭 감마 증폭기(VTGAMP2)는 제2 탭 전압(VT2), 제b 탭 전압(VTb), 및 제c 탭 전압(VTc) 중 하나를 출력하도록 구성될 수 있다. 이 경우, 제2 가변 탭 감마 증폭기(VTGAMP2)는 도 7을 참조하여 설명된 서브-출력 스테이지(SOS)를 더 포함하거나, 또는 도 16을 참조하여 설명된 출력 스위치들을 더 포함할 수 있다. 이 경우, 제2 탭 전환 신호(TCS2)는 제2 탭 전압(VT2), 제b 탭 전압(VTb), 및 제c 탭 전압(VTc) 중 하나가 선택되도록, 비트 스트림 형태로 구현될 수 있다.
제3 감마 증폭기(GAMP3)는 제3 기준 전압(VREF3)을 사용하여, 제3 탭 전압(VT3)을 출력할 수 있고, 제3 탭 전압(VT3)은 제3 감마 전압(V3)으로서 출력될 수 있다.
제4 가변 탭 감마 증폭기(VTGAMP4)는 제4 기준 전압(VREF4)을 사용하여 제4 탭 전압(VT4)을 출력할 수 있고, 제4 탭 전압(VT4)은 제4 감마 전압(V4)으로서 출력될 수 있다. 제4 가변 탭 감마 증폭기(VTGAMP4)는, 제4 탭 전환 신호(TCS4)에 응답하여, 제d 기준 전압(VREFd) 또는 제e 기준 전압(VREFe)을 사용하여 제d 탭 전압(VTd) 또는 제e 탭 전압(VTe)을 출력할 수 있고, 제d 탭 전압(VTd) 또는 제e 탭 전압(VTe)은 제d 감마 전압들(Vd) 중 하나 또는 제e 감마 전압들(Ve) 중 하나로서 출력될 수 있다. 제4 가변 탭 감마 증폭기(VTGAMP4)는 기준 전압 및 탭 전압이 상이하다는 점을 제외하면, 제2 가변 탭 감마 증폭기(VTGAMP5)의 구조 및 동작과 유사하므로, 이에 대한 상세한 설명은 생략된다.
제5 감마 증폭기(GAMP5)는 제5 기준 전압(VREF5)을 사용하여, 제5 탭 전압(VT5)을 출력할 수 있고, 제5 탭 전압(VT5)은 제5 감마 전압(V5)으로서 출력될 수 있다.
상술된 바와 같이, 가변 탭 감마 증폭기는 탭 전환 신호에 응답하여, 탭 전압을 변경하도록 구성될 수 있다. 이 때, 탭 전환 신호는 감마 제어 로직 회로(160)에 의해 검출된 데이터의 계조 비율을 기반으로 선택적으로 활성화될 수 있다. 탭 전환 신호가 활성화되는 구성은 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
도 18은 도 2의 감마 전압 발생기, 예를 들어, 기준 전압 선택 회로, 전압 버퍼 및 감마 전압 출력 회로를 좀 더 상세하게 보여주는 도면이다. 도 2 및 도 18을 참조하면, 감마 전압 발생기(150-2)는 기준 전압 선택 회로(152-2), 전압 버퍼 회로(153-2), 및 감마 전압 발생 회로(154)를 포함할 수 있다.
기준 전압 선택 회로(152-2)는 복수의 선택기들(SEL0~SEL5)을 포함할 수 있다. 전압 버퍼 회로(153-2)는 복수의 감마 증폭기들(GAMP0, VTGAMP1~VTGAMP5) 및 복수의 탭 선택기들(TS1~TS5)을 포함할 수 있다. 감마 전압 발생 회로(154)는 복수의 저항 스트링들(RS1~RS5)을 포함할 수 있다.
제0 선택기(SEL0)는, 제0 기준 전압 선택 신호(RSEL0)에 응답하여, 기준 전압 발생 회로(151)로부터 생성된 복수의 기준 전압들(REF[k:0]) 중 하나를 제0 기준 전압(VREF0)으로서 출력할 수 있다.
제0 감마 증폭기(GAMP0)는 제0 기준 전압(VREF0)을 사용하여, 제0 탭 전압(VT0)을 출력할 수 있고, 제0 탭 전압(VT0)은 제0 감마 전압으로서 출력될 수 있다.
제1 선택기(SEL1)는 제1 기준 전압 선택 신호(RSEL1)에 응답하여, 기준 전압 발생 회로(151)로부터 생성된 복수의 기준 전압들(REF[k:0]) 중 하나를 제0 기준 전압(VREF0)으로서 출력할 수 있다. 제1 선택기(SEL1)는 제1 탭 선택 신호(TSEL1)에 응답하여, 기준 전압 발생 회로(151)로부터 생성된 복수의 기준 전압들(REF[k:0]) 중 하나를 제a 기준 전압(VREFa)으로서 출력할 수 있다.
제1 가변 탭 감마 증폭기(VTGAMP1)는 제1 기준 전압(VREF1)을 사용하여, 제1 탭 전압(VT1)을 출력할 수 있다. 제1 탭 전압(VT1)은 제1 저항 스트링(RS1)의 일단과 연결될 수 있고, 제1 감마 전압(V1)으로서 출력될 수 있다. 제1 가변 탭 감마 증폭기(VTGAMP1)는, 제1 탭 전환 신호(TCS1, /TCS1)에 응답하여, 제a 기준 전압(VREFa)을 사용하여, 제a 탭 전압(VTa)을 출력할 수 있다. 제a 탭 전압(VTa)은 제1 탭 선택기(TS1)로 제공될 수 있다. 제1 탭 선택기(TS1)는 제1 탭 선택 신호(TSEL1)에 응답하여, 제a 탭 전압(VTa)을 제1 저항 스트링(RS1) 내의 특정 단자로 제공할 수 있다.
일 실시 예에서, 제1 탭 선택 신호(TSEL1)는 감마 제어 로직 회로(160)에 의해 생성될 수 있다. 예를 들어, 감마 제어 로직 회로(160)는 하나의 행 또는 하나의 라인의 데이터(DATA)에서, 각 감마 전압에 대응하는 계조 비율을 판별할 수 있다. 이 때, 제a 감마 전압들(Va) 중 하나의 계조 비율이 미리 정해진 임계치를 초과하는 경우, 또는 앞서 설명된 바와 같은 특정 조건이 제a 감마 전압들(Va) 중 하나에 대하여 만족된 경우, 감마 제어 로직 회로(160)는 제a 감마 전압들(Va) 중 하나에 대하여, 제1 가변 탭 감마 증폭기(VTGAMP1)의 출력이 직접 제공되도록, 제1 탭 선택 신호(TSEL1)를 생성할 수 있다.
좀 더 상세한 예로서, 제1 저항 스트링(RS1)으로부터 출력되는 감마 전압들 중 제a5 감마 전압에 대응하는 계조 비율이 미리 정해진 임계치 이상인 것으로 가정한다. 이 경우, 감마 제어 로직 회로(160)는 제1 가변 탭 감마 증폭기(VTGAMP1)으로부터 출력되는 제a 탭 전압(VTa)이 제a5 감마 전압에 대응하도록, 제1 탭 선택 신호(TSEL1)를 생성한다. 제1 탭 선택 신호(TSEL1)에 응답하여, 제1 탭 선택기(TS1)는 제a 탭 전압(VTa)을 제1 저항 스트링(RS1) 중 제a5 감마 전압이 출력되는 단자 또는 탭과 연결시킬 수 있다.
제2 내지 제5 선택기들(SEL2~SEL5)은 각각 제2 내지 제5 기준 전압 선택 신호들(RSEL2~RSEL5)에 응답하여, 기준 전압 발생 회로(151)로부터 복수의 기준 전압들(REF[k:0]) 중 대응하는 전압들을 제2 내지 제5 기준 전압들(VREF2~VREF5)을 출력할 수 있다. 제2 내지 제5 선택기들(SEL2~SEL5)은 각각 제2 내지 제5 탭 선택 신호들(RSEL2~RSEL5)에 응답하여, 기준 전압 발생 회로(151)로부터 복수의 기준 전압들(REF[k:0]) 중 대응하는 전압들을 제2 내지 제5 기준 전압들(VREF2~VREF5)을 출력할 수 있다.
제2 내지 제5 가변 탭 감마 증폭기들(VTGAMP2~VTGAMP5)은 제2 내지 제5 기준 전압들(VREF2~VREF5)을 사용하여, 제2 내지 제5 탭 전압들(VT2~VT5)을 각각 생성할 수 있다. 제2 내지 제5 탭 전압들(VT2~VT5)은 각각 제2 내지 제5 감마 전압들(V2~V5)로서 출력된다.
제2 내지 제5 가변 탭 감마 증폭기들(VTGAMP2~VTGAMP5)은, 각각, 제2 내지 제5 탭 전환 신호들(TCS2~TCS5, /TCS2~/TCS5)에 응답하여, 제b 내지 제e 기준 전압들(VREFb~VREFe)을 사용하여, 제b 내지 제e 탭 전압들(VTb~VTe)을 각각 생성할 수 있다. 제2 내지 제5 탭 선택기들(TS2~TS5)은 각각 제2 내지 제5 탭 선택 신호들(TSEL2~TSEL5)에 응답하여, 제b 내지 제e 탭 전압들(VTb~VTe)을 제2 내지 제5 저항 스트링들(RS2~RS5)로 제공할 수 있다. 제b 내지 제e 탭 전압들(VTb~VTe)은 제2 내지 제5 저항 스트링들(RS2~RS5)에서, 제b 감마 전압들(Vb) 중 하나, 제c 감마 전압들(Vc) 중 하나, 제d 감마 전압들(Vd) 중 하나, 및 제e 감마 전압들(Ve) 중 하나로서 각각 출력될 수 있다.
제2 내지 제5 선택기들(SEL2~SEL5), 제2 내지 제5 가변 탭 감마 증폭기들(VTGAMP2~VTGAMP5), 및 제2 내지 제5 탭 선택기들(TS2~TS5)은 앞서 설명된 제1 선택기(SEL1), 제1 가변 탭 감마 증폭기(VTGAMP1), 및 제1 탭 선택기(TS1)와 유사하므로, 이에 대한 상세한 설명은 생략된다.
도 19는 도 2의 감마 전압 발생기, 예를 들어, 전압 버퍼 회로 및 감마 전압 발생 회로를 좀 더 상세하게 보여주는 블록도이다. 도 2 및 도 19를 참조하면, 전압 버퍼 회로(153-3)는 복수의 감마 증폭기들(GAMP0~GAMP5, VTGAMP0)을 포함할 수 있다. 감마 전압 발생 회로(154)는 복수의 저항 스트링들(RS1~RS5)을 포함할 수 있다.
제0 내지 제5 감마 증폭기들(GAMP0~GAMP5)은 제0 내지 제5 기준 전압들(VREF0~VREF5)을 사용하여, 제0 내지 제5 탭 전압들(VT0~VT5)을 각각 출력할 수 있다. 제0 내지 제5 탭 전압들(VT0~VT5)은 감마 전압 발생 회로(154)에 의해, 제0 내지 제5 감마 전압들(V0~V5)로서 각각 출력될 수 있다.
제0 가변 탭 감마 증폭기(VTGAMP0)는 제0 탭 전환 신호(TCS0)에 응답하여, 제a 내지 제e 기준 전압들(VREFa~VREFe) 중 하나를 사용하여, 제a 내지 제e 탭 전압들(VTa~VTe) 중 하나를 출력할 수 있다. 제0 가변 탭 감마 증폭기(VTGAMP0)로부터 출력된 제a 내지 제e 탭 전압들(VTa~VTe)은 제1 내지 제5 저항 스트링들(RS1~RS5)로 각각 제공되며, 제a 감마 전압들(Va) 중 하나, 제b 감마 전압들(Vb) 중 하나, 제c 감마 전압들(Vc) 중 하나, 제d 감마 전압들(Vd) 중 하나, 및 제e 감마 전압들(Ve) 중 하나로서 출력될 수 있다.
즉, 제0 가변 탭 감마 증폭기(VTGAMP0)는 제0 탭 전환 신호(TCS0)에 응답하여, 특정 감마 전압에 대응하는 특정 탭 전압을 제공하도록 구성될 수 있다. 일 실시 예에서, 특정 감마 전압이 앞서 설명된 다양한 조건들 중 적어도 하나를 만족하는 경우, 제0 탭 전환 신호(TCS0)는, 제0 가변 탭 감마 증폭기(VTGAMP0)가 특정 감마 전압에 대응하는 탭 전압을 출력하도록, 감마 제어 로직 회로(160)에 의해 생성될 수 있다.
일 실시 예에서, 비록 도면에 도시되지는 않았으나, 제0 가변 탭 감마 증폭기(VTGAMP0)로부터 출력된 탭 전압들(VTa~VTe)은 별도의 탭 선택기를 통해 복수의 저항 스트링들(RS1~RS5) 중 대응하는 저항 스트링 또는 대응하는 단자로 제공될 수 있다.
상술된 감마 전압 발생기의 구성, 또는 전압들 및 신호들의 개수들은 일부 예시이며, 본 발명의 범위가 이에 한정되는 것은 아니다.
도 20은 본 발명에 따른 시스템(1000)을 도시한 도면이다. 도 20의 시스템(1000)은 기본적으로 휴대용 통신 단말기(mobile phone), 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 웨어러블 기기, 헬스케어 기기 또는 IOT(internet of things) 기기와 같은 모바일(mobile) 시스템일 수 있다. 하지만 도 20의 시스템(1000)은 반드시 모바일 시스템에 한정되는 것은 아니고, 개인용 컴퓨터(personal computer), 랩탑(laptop) 컴퓨터, 서버(server), 미디어 재생기(media player) 또는 내비게이션(navigation)과 같은 차량용 장비(automotive device) 등이 될 수도 있다.
도 20을 참조하면, 시스템(1000)은 메인 프로세서(main processor)(1100), 메모리(1200a, 1200b) 및 스토리지 장치(1300a, 1300b)를 포함할 수 있으며, 추가로 촬영 장치(image capturing device)(1410), 사용자 입력 장치(user input device)(1420), 센서(1430), 통신 장치(1440), 디스플레이(1450), 스피커(1460), 전력 공급 장치(power supplying device)(1470) 및 연결 인터페이스(connecting interface)(1480) 중 하나 이상을 포함할 수 있다.
메인 프로세서(1100)는 시스템(1000)의 전반적인 동작, 보다 구체적으로는 시스템(1000)을 이루는 다른 구성 요소들의 동작을 제어할 수 있다. 이와 같은 메인 프로세서(1100)는 범용 프로세서, 전용 프로세서 또는 애플리케이션 프로세서(application processor) 등으로 구현될 수 있다.
메인 프로세서(1100)는 하나 이상의 CPU 코어(1110)를 포함할 수 있으며, 메모리(1200a, 1200b) 및/또는 스토리지 장치(1300a, 1300b)를 제어하기 위한 컨트롤러(1120)를 더 포함할 수 있다. 실시예에 따라서는, 메인 프로세서(1100)는 AI(artificial intelligence) 데이터 연산 등 고속 데이터 연산을 위한 전용 회로인 가속기(accelerator)(1130)를 더 포함할 수 있다. 이와 같은 가속기(1130)는 GPU(Graphics Processing Unit), NPU(Neural Processing Unit) 및/또는 DPU(Data Processing Unit) 등을 포함할 수 있으며, 메인 프로세서(1100)의 다른 구성 요소와는 물리적으로 독립된 별개의 칩(chip)으로 구현될 수도 있다.
메모리(1200a, 1200b)는 시스템(1000)의 주기억 장치로 사용될 수 있으며, SRAM 및/또는 DRAM 등의 휘발성 메모리를 포함할 수 있으나, 플래시 메모리, PRAM 및/또는 RRAM 등의 비휘발성 메모리를 포함할 수도 있다. 메모리(1200a, 1200b)는 메인 프로세서(1100)와 동일한 패키지 내에 구현되는 것도 가능하다.
스토리지 장치(1300a, 1300b)는 전원 공급 여부와 관계 없이 데이터를 저장하는 비휘발성 저장 장치로서 기능할 수 있으며, 메모리(1200a, 1200b)에 비해 상대적으로 큰 저장 용량을 가질 수 있다. 스토리지 장치(1300a, 1300b)는 스토리지 컨트롤러(1310a, 1310b)와, 스토리지 컨트롤러(1310a, 1310b)의 제어 하에 데이터를 저장하는 비휘발성 메모리(non-volatile memory, NVM)(1320a, 1320b)를 포함할 수 있다. 비휘발성 메모리(1320a, 1320b)는 2D(2-dimensional) 구조 혹은 3D(3-dimensional) V-NAND(Vertical NAND) 구조의 플래시 메모리를 포함할 수 있으나, PRAM 및/또는 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다.
스토리지 장치(1300a, 1300b)는 메인 프로세서(1100)와는 물리적으로 분리된 상태로 시스템(1000)에 포함될 수도 있고, 메인 프로세서(1100)와 동일한 패키지 내에 구현될 수도 있다. 또한, 스토리지 장치(1300a, 1300b)는 SSD(solid state device) 혹은 메모리 카드(memory card)와 같은 형태를 가짐으로써, 후술할 연결 인터페이스(1480)와 같은 인터페이스를 통해 시스템(1000)의 다른 구성 요소들과 탈부착 가능하도록 결합될 수도 있다. 이와 같은 스토리지 장치(1300a, 1300b)는 UFS(Universal Flash Storage), eMMC(embedded multi-media card) 혹은 NVMe(non-volatile memory express)와 같은 표준 규약이 적용되는 장치일 수 있으나, 반드시 이에 한정되는 건 아니다.
촬영 장치(1410)는 정지 영상 또는 동영상을 촬영할 수 있으며, 카메라(camera), 캠코더(camcorder) 및/또는 웹캠(webcam) 등일 수 있다.
사용자 입력 장치(1420)는 시스템(1000)의 사용자로부터 입력된 다양한 유형의 데이터를 수신할 수 있으며, 터치 패드(touch pad), 키패드(keyboard), 키보드(keyboard), 마우스(mouse) 및/또는 마이크(microphone) 등일 수 있다.
센서(1430)는 시스템(1000)의 외부로부터 획득될 수 있는 다양한 유형의 물리량을 감지하고, 감지된 물리량을 전기 신호로 변환할 수 있다. 이와 같은 센서(1430)는 온도 센서, 압력 센서, 조도 센서, 위치 센서, 가속도 센서, 바이오 센서(biosensor) 및/또는 자이로스코프(gyroscope) 센서 등일 수 있다.
통신 장치(1440)는 다양한 통신 규약에 따라 시스템(1000) 외부의 다른 장치들과의 사이에서 신호의 송신 및 수신을 수행할 수 있다. 이와 같은 통신 장치(1440)는 안테나, 트랜시버(transceiver) 및/또는 모뎀(MODEM) 등을 포함하여 구현될 수 있다.
디스플레이(1450) 및 스피커(1460)는 시스템(1000)의 사용자에게 각각 시각적 정보와 청각적 정보를 출력하는 출력 장치로 기능할 수 있다.
전력 공급 장치(1470)는 시스템(1000)에 내장된 배터리(도시 안함) 및/또는외부 전원으로부터 공급되는 전력을 적절히 변환하여 시스템(1000)의 각 구성 요소들에게 공급할 수 있다.
연결 인터페이스(1480)는 시스템(1000)과, 시스템(1000)에 연결되어 시스템(1000과 데이터를 주고받을 수 있는 외부 장치 사이의 연결을 제공할 수 있다. 연결 인터페이스(1480)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe, IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC, UFS, eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.
일 실시 예에서, 디스플레이(1450)는 도 1 내지 도 19를 참조하여 설명된 표시 장치이거나 또는 도 1 내지 도 19를 참조하여 설명된 방법을 기반으로 동작할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (20)

  1. 감마 전압 발생기에 있어서,
    제0 단자 및 제1 단자 사이에 연결되고, 복수의 제1 감마 전압들을 출력하도록 구성된 제1 저항 스트링;
    제0 기준 전압을 사용하여 제0 탭 전압을 상기 제0 단자로 출력하도록 구성된 제0 감마 증폭기;
    제1 기준 전압을 사용하여, 제1 탭 전압을 상기 제1 단자로 출력하도록 구성된 제1 가변 탭 감마 증폭기; 및
    제1 라인 데이터의 제1 계조 비율을 기반으로 제1 탭 전환 신호를 선택적으로 활성화하도록 구성된 감마 제어 로직 회로를 포함하고,
    상기 제1 가변 탭 감마 증폭기는 상기 활성화된 제1 탭 전환 신호에 응답하여, 제2 기준 전압을 사용하여, 제2 탭 전압을 상기 제1 저항 스트링의 제1 중간 단자로 출력하도록 더 구성된 감마 전압 발생기.
  2. 제 1 항에 있어서,
    상기 제2 탭 전압은 상기 복수의 제1 감마 전압들 중 중간 값인 중간 감마 전압과 대응되는 감마 전압 발생기.
  3. 제 2 항에 있어서,
    상기 제1 라인 데이터의 상기 제1 계조 비율은 상기 제1 라인 데이터 중 상기 중간 감마 전압을 포함하는 감마 범위에 대응하는 계조를 갖는 단위 데이터의 비율인 감마 전압 발생기.
  4. 제 1 항에 있어서,
    상기 감마 제어 로직 회로는 상기 제1 라인 데이터에서, 상기 제2 탭 전압에 대응하는 상기 제1 계조 비율이 미리 정해진 임계치 이상인 경우, 상기 제1 탭 전환 신호를 활성화하는 감마 전압 발생기.
  5. 제 1 항에 있어서,
    상기 제1 가변 탭 감마 증폭기는:
    상기 제1 탭 전환 신호에 응답하여, 제1 및 제2 기준 전압들 중 하나를 비반전 입력 전압으로서 선택하도록 구성된 입력 스위치;
    상기 제1 탭 전환 신호에 응답하여, 상기 제1 및 제2 탭 전압들 중 하나를 반전 입력 전압으로서 선택하도록 구성된 피드백 스위치;
    상기 반전 입력 전압 및 비반전 입력 전압을 기반으로 풀-업 전압 및 풀-다운 전압을 생성하도록 구성된 입력 스테이지;
    상기 풀-업 전압 및 상기 풀-다운 전압을 기반으로 상기 제1 탭 전압을 생성하도록 구성된 메인-출력 스테이지; 및
    상기 풀-업 전압 및 상기 풀-다운 전압을 기반으로 상기 제2 탭 전압 생성하도록 구성된 서브-출력 스테이지를 포함하고,
    상기 메인-출력 스테이지 및 상기 서브-출력 스테이지는 상기 제1 탭 전환 신호에 따라 서로 상보적으로 동작하는 감마 전압 발생기.
  6. 제 1 항에 있어서,
    상기 제1 가변 탭 감마 증폭기는
    상기 제1 탭 전환 신호에 응답하여, 제1 및 제2 기준 전압들 중 하나를 비반전 입력 전압으로서 선택하도록 구성된 입력 스위치;
    풀-업 전압 및 풀-다운 전압을 기반으로, 출력 전압을 출력단으로 출력하도록 구성된 출력 스테이지;
    상기 출력 전압을 반전 입력 전압으로 수신하고, 상기 비반전 입력 전압 및 상기 반전 입력 전압을 기반으로 상기 풀-업 전압 및 상기 풀-다운 전압을 생성하도록 구성된 입력 스테이지; 및
    상기 제1 탭 전환 신호에 응답하여, 상기 출력단을 상기 제1 단자 및 상기 제1 중간 단자 중 하나로 연결하도록 구성된 감마 전압 발생기.
  7. 제 1 항에 있어서,
    상기 제1 단자 및 제2 단자 사이에 연결되고, 복수의 제2 감마 전압들을 출력하도록 구성된 제2 저항 스트링; 및
    제3 기준 전압을 사용하여, 제3 탭 전압을 상기 제2 단자로 출력하도록 구성된 제2 가변 탭 감마 증폭기를 더 포함하고,
    상기 감마 제어 로직 회로는 상기 라인 데이터의 제2 계조 비율을 기반으로, 제2 탭 전환 신호를 선택적으로 활성화하도록 구성되고,
    상기 제2 가변 탭 감마 증폭기는 상기 활성화된 제2 탭 전환 신호에 응답하여, 제4 기준 전압을 사용하여, 제4 탭 전압을 상기 제2 저항 스트링의 제2 중간 단자로 출력하도록 더 구성된 감마 전압 발생기.
  8. 제 1 항에 있어서,
    상기 제1 단자 및 제2 단자 사이에 연결되고, 복수의 제2 감마 전압들을 출력하도록 구성된 제2 저항 스트링; 및
    제3 기준 전압을 사용하여 제3 탭 전압을 상기 제2 단자로 출력하도록 구성된 제2 감마 증폭기를 더 포함하고,
    상기 감마 제어 로직 회로는 상기 제1 라인 데이터의 제2 계조 비율을 기반으로 제2 탭 전환 신호를 선택적으로 활성화하도록 더 구성되고,
    상기 제1 가변 탭 감마 증폭기는 상기 활성화된 제2 탭 전환 신호에 응답하여, 제4 기준 전압을 사용하여, 제4 탭 전압을 상기 제2 저항 스트링의 제2 중간 단자로 출력하도록 구성된 감마 전압 발생기.
  9. 제 1 항에 있어서,
    제1 탭 선택 신호에 응답하여, 상기 제1 저항 스트링의 복수의 단자들 중 상기 제2 탭 전압이 제공되는 상기 제1 중간 단자를 선택하도록 구성된 제1 탭 선택기를 더 포함하고,
    상기 감마 제어 로직 회로는 상기 제1 라인 데이터의 상기 제1 계조 비율을 기반으로 상기 제1 탭 선택 신호를 생성하도로 더 구성된 감마 제어 로직 회로.
  10. 제 1 항에 있어서,
    복수의 기준 전압들을 생성하도록 구성된 기준 전압 발생 회로; 및
    기준 전압 선택 신호에 응답하여, 상기 복수의 기준 전압들 중 제0 기준 전압을 상기 제0 감마 증폭기로 제공하고, 상기 복수의 기준 전압들 중 제1 및 제2 기준 전압들을 상기 제1 가변 탭 감마 증폭기로 제공하도록 구성된 기준 전압 선택 회로를 더 포함하는 감마 전압 발생기.
  11. 제 10 항에 있어서,
    상기 감마 제어 회로는 미리 설정된 감마 곡선을 기반으로 상기 기준 전압 선택 신호를 생성하도록 더 구성된 감마 전압 발생기.
  12. 제 1 항에 있어서,
    상기 감마 제어 로직 회로는, 탭 전환 인에이블 신호가 비활성화된 경우, 상기 제1 탭 전환 신호를 생성하지 않는 감마 전압 발생기.
  13. 제 1 항에 있어서,
    상기 복수의 제1 감마 전압들은 상기 라인 데이터를 기반으로 복수의 픽셀들과 연결된 데이터 라인들을 구동하도록 구성된 데이터 드라이버로 제공되는 감마 전압 발생기.
  14. 표시 구동 집적 회로(DDI; Display Driving Integrated circuit)에 있어서,
    표시 패널과 연결된 복수의 게이트 라인들을 제어하도록 구성된 행 드라이버;
    복수의 감마 전압들을 생성하도록 구성된 감마 전압 발생기;
    상기 복수의 감마 전압들을 사용하여, 라인 데이터를 기반으로 상기 표시 패널과 연결된 복수의 데이터 라인들을 제어하도록 구성된 데이터 드라이버; 및
    상기 감마 전압 발생기를 제어하도록 구성된 감마 제어 로직 회로를 포함하고,
    상기 감마 전압 발생기는 상기 복수의 감마 전압들 중 제1 감마 전압에 대응하는 제1 탭 전압을 생성하도록 구성된 제1 가변 탭 감마 증폭기를 포함하고,
    상기 감마 제어 로직 회로는 상기 라인 데이터의 제1 계조 비율을 기반으로 제1 탭 전환 신호를 선택적으로 활성화시키도록 더 구성되고,
    상기 제1 가변 탭 감마 증폭기는, 상기 활성화된 제1 탭 전환 신호에 응답하여, 상기 복수의 감마 전압들 중 상기 제1 감마 전압과 다른 제2 감마 전압에 대응하는 제2 탭 전압을 생성하도록 더 구성된 표시 구동 집적 회로.
  15. 제 14 항에 있어서,
    수직 동기 신호 및 수평 동기 신호에 응답하여, 상기 행 드라이버로 게이트 신호를 제공하고, 상기 데이터 드라이버로 상기 라인 데이터를 갱신하도록 구성된 컨트롤러를 더 포함하는 표시 구동 집적 회로.
  16. 제 14 항에 있어서,
    상기 감마 제어 로직 회로는 상기 라인 데이터의 상기 제1 계조 비율이 미리 정해진 임계치 이상인 경우, 상기 제1 탭 전환 신호를 활성화시키는 표시 구동 집적 회로.
  17. 제 16 항에 있어서,
    상기 제1 계조 비율은 상기 라인 데이터 중 상기 제2 감마 전압을 포함하는 감마 범위에 대응하는 계조를 갖는 데이터의 비율인 표시 구동 집적 회로.
  18. 제 14 항에 있어서,
    상기 감마 전압 발생기는 상기 복수의 감마 전압들 중 제3 감마 전압에 대응하는 제3 탭 전압을 생성하도록 구성된 제2 가변 탭 감마 증폭기를 더 포함하고,
    상기 감마 제어 로직 회로는 상기 라인 데이터의 제2 계조 비율을 기반으로 제2 탭 전환 신호를 선택적으로 활성화시키도록 더 구성되고,
    상기 제2 가변 탭 감마 증폭기는, 상기 활성화된 제2 탭 전환 신호에 응답하여, 상기 복수의 감마 전압들 중 상기 제1, 제2, 및 제3 감마 전압들과 다른 제4 감마 전압에 대응하는 제4 탭 전압을 생성하도록 더 구성된 표시 구동 집적 회로.
  19. 제 18 항에 있어서,
    상기 감마 제어 로직 회로는 상기 제1 및 제2 탭 전환 신호들을 동시에 활성화시키는 표시 구동 집적 회로.
  20. 가변 탭 감마 증폭기에 있어서,
    제1 탭 전환 신호에 응답하여, 제1 및 제2 기준 전압들 중 하나를 비반전 입력 전압으로서 선택하도록 구성된 입력 스위치;
    상기 제1 탭 전환 신호에 응답하여, 제1 및 제2 탭 전압들 중 하나를 반전 입력 전압으로서 선택하도록 구성된 피드백 스위치;
    상기 반전 입력 전압 및 비반전 입력 전압을 기반으로 풀-업 전압 및 풀-다운 전압을 생성하도록 구성된 입력 스테이지;
    상기 풀-업 전압 및 상기 풀-다운 전압을 기반으로 상기 제1 탭 전압을 생성하도록 구성된 메인-출력 스테이지; 및
    상기 풀-업 전압 및 상기 풀-다운 전압을 기반으로 상기 제2 탭 전압 생성하도록 구성된 서브-출력 스테이지를 포함하고,
    상기 제1 탭 전압은 제1 감마 전압으로서 외부 데이터 드라이버로 제공되고, 상기 제2 탭 전압은 제2 감마 전압으로서 외부 데이터 드라이버로 제공되고,
    상기 제1 탭 전환 신호는 상기 제1 상기 외부 데이터 드라이버로 갱신된 라인 데이터 중 상기 제2 감마 전압을 포함하는 감마 범위의 계조 비율을 기반으로 생성되는 가변 탭 감마 증폭기.
KR1020220079881A 2022-06-29 2022-06-29 가변 탭 감마 증폭기, 감마 전압 발생기 및 그것을 포함하는 표시 구동 집적 회로 KR20240002564A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220079881A KR20240002564A (ko) 2022-06-29 2022-06-29 가변 탭 감마 증폭기, 감마 전압 발생기 및 그것을 포함하는 표시 구동 집적 회로
US18/310,334 US20240005877A1 (en) 2022-06-29 2023-05-01 Variable tap gamma amplifier, gamma voltage generator, and display driving integrated circuit
TW112119181A TW202416260A (zh) 2022-06-29 2023-05-23 可變分接頭伽瑪放大器、伽瑪電壓發生器和顯示驅動積體電路
CN202310664745.7A CN117316102A (zh) 2022-06-29 2023-06-06 可变抽头伽马放大器和伽马电压生成器
EP23180533.4A EP4300475A1 (en) 2022-06-29 2023-06-21 Variable tap gamma amplifier, gamma voltage generator, and display driving integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220079881A KR20240002564A (ko) 2022-06-29 2022-06-29 가변 탭 감마 증폭기, 감마 전압 발생기 및 그것을 포함하는 표시 구동 집적 회로

Publications (1)

Publication Number Publication Date
KR20240002564A true KR20240002564A (ko) 2024-01-05

Family

ID=89241445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220079881A KR20240002564A (ko) 2022-06-29 2022-06-29 가변 탭 감마 증폭기, 감마 전압 발생기 및 그것을 포함하는 표시 구동 집적 회로

Country Status (3)

Country Link
US (1) US20240005877A1 (ko)
KR (1) KR20240002564A (ko)
CN (1) CN117316102A (ko)

Also Published As

Publication number Publication date
CN117316102A (zh) 2023-12-29
US20240005877A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
CN107305761B (zh) 数据驱动器、显示驱动电路和显示驱动电路的操作方法
KR102684184B1 (ko) 유기 발광 표시 장치
US20240135888A1 (en) Display device
US9626905B2 (en) Pixel circuit and electroluminescent display including the same
US9361846B2 (en) Charge sharing method for reducing power consumption and apparatuses performing the same
CN106981271B (zh) 扫描驱动器和具有扫描驱动器的有机发光显示设备
KR102661651B1 (ko) 화소 및 이를 포함하는 표시 장치 및 화소
KR102345396B1 (ko) 전원 관리 드라이버 및 이를 포함하는 표시 장치
JP2013200557A (ja) 液晶表示装置
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20200019307A (ko) 센싱 동작을 수행하는 표시 장치
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US11145236B2 (en) Display device and method of driving the same
US11521558B2 (en) Display device, and method of operating a display device
KR20190027057A (ko) 표시 장치 및 화소
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
CN115719582A (zh) 像素
US11462170B2 (en) Scan driver and display device
KR20240002564A (ko) 가변 탭 감마 증폭기, 감마 전압 발생기 및 그것을 포함하는 표시 구동 집적 회로
EP4300475A1 (en) Variable tap gamma amplifier, gamma voltage generator, and display driving integrated circuit
US11551622B2 (en) Display apparatus and method of driving display apparatus
US20240177648A1 (en) Power voltage generator, driver ic, and display device
KR20150137241A (ko) 화소, 이를 포함하는 표시 장치 및 그 구동 방법
US11996054B2 (en) Scan driver for applying a bias voltage and display device including the same preliminary class
US20240185783A1 (en) Display device including an emission driver