KR20230174771A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230174771A
KR20230174771A KR1020220075260A KR20220075260A KR20230174771A KR 20230174771 A KR20230174771 A KR 20230174771A KR 1020220075260 A KR1020220075260 A KR 1020220075260A KR 20220075260 A KR20220075260 A KR 20220075260A KR 20230174771 A KR20230174771 A KR 20230174771A
Authority
KR
South Korea
Prior art keywords
frequency
driving
display device
writing
sections
Prior art date
Application number
KR1020220075260A
Other languages
English (en)
Inventor
이동규
양진욱
전재현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220075260A priority Critical patent/KR20230174771A/ko
Priority to US18/126,650 priority patent/US11972730B2/en
Publication of KR20230174771A publication Critical patent/KR20230174771A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 표시장치는 표시 패널 및 제1 주파수 및 상기 제1 주파수보다 낮은 제2 주파수로 가변되는 복수의 구동 프레임 동안 상기 표시 패널을 구동하는 패널 드라이버를 포함한다. 구동 프레임들 중 제1 주파수를 갖는 제1 구동 프레임은 제1 쓰기 구간을 포함하고, 제2 주파수를 갖는 제2 구동 프레임은 제2 쓰기 구간 및 가변 블랭크 구간을 포함한다. 패널 드라이버는 데이터 드라이버 및 구동 컨트롤러를 포함한다. 제1 및 제2 쓰기 구간 각각은 n개의 수평 구간을 포함하고, 수평 구간들 각각은 제1 지속 시간을 갖고, 상기 제1 및 제2 쓰기 구간 각각은 제1 지속 시간의 n배에 대응하는 제2 지속 시간을 갖는다. 구동 컨트롤러는 가변 블랭크 구간 동안 데이터 드라이버로 트레이닝 동기 신호를 전송한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 상세하게는 소비 전력 저감이 가능한 표시 장치에 관한 것이다.
표시 장치 중 발광형 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 발광 다이오드(Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 발광형 표시 장치는 빠른 응답 속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
발광형 표시 장치는 데이터 라인들 및 스캔 라인에 연결되는 화소들을 구비한다. 화소들은 일반적으로 발광 다이오드와, 발광 다이오드로 흐르는 전류량을 제어하기 위한 회로부를 포함한다. 회로부는 데이터 신호에 대응하여 제1 구동 전압으로부터 발광 다이오드를 경유하여 제2 구동 전압으로 흐르는 전류량을 제어한다. 이때, 발광 다이오드를 통해 흐르는 전류량에 대응하여 소정 휘도의 빛이 생성된다.
본 발명은 가변 주파수 모드로 동작하는 데이터 드라이버의 안정적인 동작을 지원하는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 특징에 따른 표시 장치는 복수의 화소를 포함하는 표시 패널 및 제1 주파수 및 상기 제1 주파수보다 낮은 제2 주파수로 가변되는 복수의 구동 프레임 동안 상기 표시 패널을 구동하는 패널 드라이버를 포함한다. 상기 구동 프레임들 중 상기 제1 주파수를 갖는 제1 구동 프레임은 제1 쓰기 구간을 포함하고, 상기 제2 주파수를 갖는 제2 구동 프레임은 제2 쓰기 구간 및 가변 블랭크 구간을 포함한다.
상기 패널 드라이버는, 상기 데이터 신호들을 출력하는 데이터 드라이버 및 상기 데이터 드라이버의 구동을 제어하는 구동 컨트롤러를 포함한다. 상기 제1 및 제2 쓰기 구간 각각은 n개의 수평 구간을 포함하고, 상기 수평 구간들 각각은 제1 지속 시간을 갖고, 상기 제1 및 제2 쓰기 구간 각각은 상기 제1 지속 시간의 n배(여기서, n은 1 이상의 정수)에 대응하는 제2 지속 시간을 갖는다. 상기 구동 컨트롤러는 상기 가변 블랭크 구간 동안 상기 데이터 드라이버로 트레이닝 동기 신호를 전송한다.
본 발명의 일 특징에 따른 표시 장치는 복수의 화소를 포함하는 표시 패널 및 제1 주파수 및 상기 제1 주파수보다 낮은 제2 주파수로 가변되는 복수의 구동 프레임 동안 상기 표시 패널을 구동하는 패널 드라이버를 포함한다. 상기 구동 프레임들 중 상기 제1 주파수를 갖는 제1 구동 프레임은 상기 화소들에 데이터 신호들이 기입되는 제1 쓰기 구간을 포함한다. 상기 구동 프레임들 중 상기 제2 주파수를 갖는 제2 구동 프레임은 상기 화소들에 상기 데이터 신호들이 기입되는 제2 쓰기 구간 및 상기 데이터 신호들을 홀딩하는 적어도 하나의 홀딩 구간을 포함한다.
상기 패널 드라이버는 상기 데이터 신호들을 출력하는 데이터 드라이버 및 상기 데이터 드라이버의 구동을 제어하는 구동 컨트롤러를 포함한다. 상기 구동 컨트롤러는 상기 적어도 하나의 홀딩 구간 동안 상기 데이터 드라이버로 트레이닝 동기 신호를 전송한다.
본 발명에 따르면, 가변 주파수 모드에서 구동 프레임 내에 입력 블랭크 구간에 대응하는 블랭크 구간이 제거될 경우, 가변 블랭크 구간 내에서 트레이닝 동기 신호를 활성화시킴에 따라, 데이터 드라이버 내의 위상 고정 루프가 주기적으로 트레이닝 동작을 실시할 수 있다.
따라서, 블랭크 구간이 제거되는 구조에서도 데이터 드라이버에 이상 동작(예를 들어, 오동작 또는 정전기 유입 등으로 인한 이상 동작)이 발생할 때, 데이터 드라이버를 정상적으로 복구시키기 위해 위상 고정 루프를 재트레이닝시키기 위한 동작을 수행할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 4는 본 발명의 일 실시예에 따른 입력 영상 신호의 입력 주파수, 영상 데이터의 출력 주파수 및 트레이닝 동기 신호의 출력 시점을 나타낸 파형도이다.
도 5는 본 발명의 일 실시예에 따른 입력 데이터 인에이블 신호와 출력 데이터 인에이블 신호를 나타낸 파형도이다.
도 6은 본 발명의 일 실시예에 따른 입력 영상 신호의 입력 주파수, 영상 데이터의 출력 주파수 및 트레이닝 동기 신호의 출력 시점을 나타낸 파형도이다.
도 7은 본 발명의 일 실시예에 따른 입력 영상 신호의 입력 주파수, 영상 데이터의 출력 주파수 및 트레이닝 동기 신호의 출력 시점을 나타낸 파형도이다.
도 8은 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 9는 본 발명의 일 실시예에 따른 제1 구동 프레임 및 제2 구동 프레임에서 화소의 동작을 설명하기 위한 타이밍도이다.
도 10은 본 발명의 일 실시예에 따른 영상 데이터의 출력 주파수 및 스캔 신호들의 출력 주파수를 나타낸 파형도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “상에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이고, 도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 1 및 도 2를 참조하면, 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 본 발명에 따른 표시 장치(DD)는 텔레비전, 모니터 등과 같은 대형 표시 장치를 비롯하여, 휴대 전화, 태블릿, 노트북, 자동차 내비게이션, 게임기 등과 같은 중소형 표시 장치일 수 있다. 이것들은 단지 예시로 제시된 것들이며, 본 발명의 개념에서 벗어나지 않는 범위 내에서 표시 장치(DD)는 다른 형태로 구현될 수 있다. 표시 장치(DD)는 제1 방향(DR1)으로 장변을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 단변을 갖는 직사각형 형상을 갖는다. 그러나, 표시 장치(DD)의 형상은 이에 한정되지 않고, 다양한 형상의 표시 장치(DD)가 제공될 수 있다. 표시 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(IS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(IS)은 표시 장치(DD)의 전면(front surface)과 대응될 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다.
제3 방향(DR3)에서의 전면과 배면 사이의 이격 거리는 표시 장치(DD)의 제3 방향(DR3)에서의 두께와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
표시 장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 표시 장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 본 발명의 일 실시예에 따른 표시 장치(DD)는 외부에서 인가되는 사용자의 외부 입력을 감지할 수 있다. 사용자의 외부 입력은 사용자 신체의 일부, 광, 열, 시선, 또는 압력 등 다양한 형태의 외부 입력들 중 어느 하나 또는 그들의 조합일 수 있다. 또한, 표시 장치(DD)는 표시 장치(DD)의 구조에 따라 표시 장치(DD)의 측면이나 배면에 인가되는 사용자의 외부 입력을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다. 본 발명의 일 예로, 외부 입력은 입력 장치(예를 들어, 스타일러스 펜, 액티브 펜, 터치 펜, 전자 펜, e-펜 등)에 의한 입력 등을 포함할 수도 있다.
표시 장치(DD)의 표시면(IS)은 표시 영역(DA) 및 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상(IM)이 표시되는 영역일 수 있다. 사용자는 표시 영역(DA)을 통해 영상(IM)을 시인한다. 본 실시예에서, 표시 영역(DA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 표시 영역(DA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
비표시 영역(NDA)은 표시 영역(DA)에 인접한다. 비표시 영역(NDA)은 소정의 컬러를 가질 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 이에 따라, 표시 영역(DA)의 형상은 실질적으로 비표시 영역(NDA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비표시 영역(NDA)은 표시 영역(DA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 표시 장치(DD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 2에 도시된 바와 같이, 표시 장치(DD)는 표시 모듈(DM) 및 표시 모듈(DM) 상에 배치된 윈도우(WM)를 포함할 수 있다. 표시 모듈(DM)은 표시 패널(DP) 및 입력 감지층(ISP)을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있다. 그 일 예로 표시 패널(DP)은 유기 발광 표시 패널, 무기 발광 표시 패널 또는 퀀텀닷(quantum dot) 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 무기 발광 표시 패널의 발광층은 무기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다.
표시 패널(DP)은 영상(IM)을 출력하고, 출력된 영상(IM)은 표시면(IS)을 통해 표시될 수 있다.
입력 감지층(ISP)은 표시 패널(DP) 상에 배치되어 외부 입력을 감지할 수 있다. 입력 감지층(ISP)은 표시 패널(DP) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에 따르면, 입력 감지층(ISP)은 연속공정에 의해 표시 패널(DP) 상에 형성될 수 있다. 즉, 입력 감지층(ISP)이 표시 패널(DP) 상에 직접 배치되는 경우, 내부 접착 필름(미도시)이 입력 감지층(ISP)과 표시 패널(DP) 사이에 배치되지 않는다. 그러나, 입력 감지층(ISP)과 표시 패널(DP) 사이에 내부 접착 필름이 배치될 수 있다. 이 경우, 입력 감지층(ISP)은 표시 패널(DP)과 연속 공정에 의해 제조되지 않으며, 표시 패널(DP)과 별도의 공정을 통해 제조된 후, 내부 접착 필름에 의해 표시 패널(DP)의 상면에 고정될 수 있다.
윈도우(WM)는 영상(IM)을 출사할 수 있는 투명한 물질로 이루어질 수 있다. 예를 들어, 유리, 사파이어, 플라스틱 등으로 구성될 수 있다. 윈도우(WM)는 단일층으로 도시되었으나, 이에 한정하는 것은 아니며 복수 개의 층들을 포함할 수 있다.
한편, 도시되지 않았으나, 상술한 표시 장치(DD)의 비표시 영역(NDA)은 실질적으로 윈도우(WM)의 일 영역에 소정의 컬러를 포함하는 물질이 인쇄된 영역으로 제공될 수 있다. 본 발명의 일 예로, 윈도우(WM)는 비표시 영역(NDA)을 정의하기 위한 차광패턴을 포함할 수 있다. 차광패턴은 유색의 유기막으로써 예컨대, 코팅 방식으로 형성될 수 있다.
윈도우(WM)는 접착 필름을 통해 표시 모듈(DM)에 결합될 수 있다. 본 발명의 일 예로, 접착 필름은 광학투명접착필름(OCA, Optically Clear Adhesive film)을 포함할 수 있다. 그러나, 접착 필름은 이에 한정되지 않으며, 통상의 접착제 또는 점착제를 포함할 수 있다. 예를 들어, 접착 필름은 광학투명접착수지(OCR, Optically Clear adhesive Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)을 포함할 수 있다.
윈도우(WM)와 표시 모듈(DM) 사이에는 반사방지층이 더 배치될 수 있다. 반사방지층은 윈도우(WM)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 하나의 편광필름으로 구현될 수 있다.
본 발명의 일 예로, 반사방지층은 컬러 필터들을 포함할 수도 있다. 표시 패널(DP)에 포함된 복수의 화소들(PX, 도 3 참조)이 생성하는 광의 컬러들을 고려하여 컬러 필터들의 배열이 결정될 수 있다. 이 경우, 반사방지층은 컬러 필터들 사이에 배치된 차광 패턴을 더 포함할 수 있다. 대안적으로, 반사방지층은 안료 또는 염료를 포함할 수도 있다.
표시 모듈(DM)은 전기적 신호에 따라 영상(IM)을 표시하고, 외부 입력에 대한 정보를 송/수신할 수 있다. 표시 모듈(DM)은 유효 영역(AA) 및 비유효 영역(NAA)으로 정의될 수 있다. 유효 영역(AA)은 표시 패널(DP)로부터 영상(IM)이 출사되는 영역(즉, 영상(IM)이 표시되는 영역)으로 정의될 수 있다. 또한 유효 영역(AA)은 입력 감지층(ISP)이 외부에서 인가되는 외부 입력을 감지하는 영역으로 정의될 수도 있다. 일 실시예에 따르면, 표시 모듈(DM)의 유효 영역(AA)은 표시 영역(DA)의 적어도 일부와 대응(또는 중첩)할 수 있다.
비유효 영역(NAA)은 유효 영역(AA)에 인접한다. 비유효 영역(NAA)은 실질적으로 영상(IM)이 표시되지 않는 영역일 수 있다. 예를 들어, 비유효 영역(NAA)은 유효 영역(AA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비유효 영역(NAA)은 다양한 형상으로 정의될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 일 실시예에 따르면, 표시 모듈(DM)의 비유효 영역(NAA)은 비표시 영역(NDA)의 적어도 일부와 대응(또는 중첩)할 수 있다.
표시 모듈(DM)은 메인 회로 기판(MCB), 연성 회로 필름들(D-FCB) 및 구동칩들(DIC)을 더 포함할 수 있다. 메인 회로 기판(MCB)은 연성 회로 필름들(D-FCB)과 접속되어 표시 패널(DP)과 전기적으로 연결될 수 있다. 연성 회로 필름들(D-FCB)은 표시 패널(DP)에 접속되어 표시 패널(DP)과 메인 회로 기판(MCB)을 전기적으로 연결한다. 메인 회로 기판(MCB)은 복수의 구동 소자를 포함할 수 있다. 복수의 구동 소자는 표시 패널(DP)을 구동하기 위한 회로부를 포함할 수 있다. 연성 회로 필름들(D-FCB) 상에는 구동칩들(DIC)이 실장될 수 있다.
본 발명의 일 예로, 연성 회로 필름들(D-FCB)은 제1 연성 회로 필름(D-FCB1), 제2 연성 회로 필름(D-FCB2), 제3 연성 회로 필름(D-FCB3) 및 제4 연성 회로 필름(D-FCB2)을 포함할 수 있다. 본 발명의 일 예로, 구동칩들(DIC)은 제1 구동칩(DIC1), 제2 구동칩(DIC2), 제3 구동칩(DIC3) 및 제4 구동칩(DIC4)을 포함할 수 있다. 제1 내지 제4 연성 회로 필름들(D-FCB1, D-FCB2, D-FCB3, D-FCB4)은 제1 방향(DR1)으로 이격되어 배치되고, 표시 패널(DP)에 접속되어 표시 패널(DP)과 메인 회로 기판(MCB)을 전기적으로 연결할 수 있다. 제1 연성 회로 필름(D-FCB1) 상에는 제1 구동칩(DIC1)이 실장될 수 있고, 제2 연성 회로 필름(D-FCB2) 상에는 제2 구동칩(DIC2)이 실장될 수 있다. 제3 연성 회로 필름(D-FCB3)에는 제3 구동칩(DIC3)이 실장될 수 있고, 제4 연성 회로 필름(D-FCB4)에는 제4 구동칩(DIC4)이 실장될 수 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 표시 패널(DP)은 하나의 연성 회로 필름을 통하여 메인 회로 기판(MCB)에 전기적으로 연결되고, 하나의 연성 회로 필름 상에 하나 이상의 구동칩이 실장될 수도 있다. 또한, 구동칩 개수는 특별히 한정되지 않으며, 본 발명에서 구동칩은 2 개 이상으로 제공될 수 있다.
도 2에서는 제1 내지 제4 구동칩들(DIC1, DIC2, DIC3, DIC4)이 제1 내지 제4 연성 회로 필름들(D-FCB1, D-FCB2, D-FCB3, D-FCB4) 상에 각각 실장된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 제1 내지 제4 구동칩들(DIC1, DIC2, DIC3, DIC4)은 표시 패널(DP) 상에 직접 실장될 수 있다. 이 경우, 표시 패널(DP)의 제1 내지 제4 구동칩(DIC1, DIC2, DIC3, DIC4)이 실장된 부분은 밴딩되어 표시 모듈(DM)의 후면에 배치될 수 있다. 대안적으로, 제1 내지 제4 구동칩들(DIC1, DIC2, DIC3, DIC4)은 메인 회로 기판(MCB) 상에 직접 실장될 수도 있다.
입력 감지층(ISP)은 연성 회로 필름들(D-FCB)을 통해 메인 회로 기판(MCB)과 전기적으로 연결될 수 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 표시 모듈(DM)은 입력 감지층(ISP)을 메인 회로 기판(MCB)과 전기적으로 연결하기 위한 별도의 연성 회로 필름을 추가적으로 포함할 수 있다.
표시 장치(DD)는 표시 모듈(DM)을 수용하는 외부케이스(EDC)를 더 포함한다. 외부케이스(EDC)는 윈도우(WM)와 결합되어 표시 장치(DD)의 외관을 정의할 수 있다. 외부케이스(EDC)는 외부로부터 가해지는 충격을 흡수하며 표시 모듈(DM)로 침투되는 이물질/수분 등을 방지하여 외부케이스(EDC)에 수용된 구성들을 보호한다. 한편, 본 발명의 일 예로, 외부케이스(EDC)는 복수의 수납 부재들이 결합된 형태로 제공될 수 있다.
일 실시예에 따른 표시 장치(DD)는 표시 모듈(DM)을 동작시키기 위한 다양한 기능성 모듈을 포함하는 전자 모듈, 표시 장치(DD)의 전반적인 동작에 필요한 전원을 공급하는 전원 공급 모듈(예를 들면, 배터리), 표시 모듈(DM) 및/또는 외부케이스(EDC)와 결합되어 표시 장치(DD)의 내부 공간을 분할하는 브라켓 등을 더 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 3을 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 표시 패널(DP)을 구동하기 위한 패널 드라이버(PDD)를 포함한다. 본 발명의 일 예로, 패널 드라이버(PDD)는 구동 컨트롤러(100), 데이터 드라이버(200), 스캔 드라이버(300), 발광 드라이버(350) 및 전압 발생기(400)를 포함한다.
구동 컨트롤러(100)는 호스트 프로세서로부터 입력 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 본 발명의 일 예로, 호스트 프로세서는 그래픽 처리 유닛(Graphic Processing Unit: GPU)일 수 있다. 구동 컨트롤러(100)는 데이터 드라이버(200)와의 인터페이스 사양에 맞도록 입력 영상 신호(RGB)의 데이터 포맷을 변환하여 영상 데이터(DATA)를 생성한다. 제어 신호(CTRL)는 수직 동기 신호(Vsync, 도 5에 도시됨), 입력 데이터 인에이블 신호(I_DE, 도 5에 도시됨), 마스터 클럭 신호 등을 포함할 수 있으나, 이에 한정되지는 않는다. 구동 컨트롤러(100)는 제어 신호(CTRL)에 기초하여 제1 구동 제어 신호(SCS), 제2 구동 제어 신호(DCS) 및 제3 구동 제어 신호(ECS)를 생성한다.
데이터 드라이버(200)는 구동 컨트롤러(100)로부터 제2 구동 제어 신호(DCS) 및 영상 데이터(DATA)를 수신한다. 데이터 드라이버(200)는 영상 데이터(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1 내지 DLm)에 출력한다. 데이터 신호들은 영상 데이터(DATA)의 계조 값에 대응하는 아날로그 전압들이다. 본 발명의 일 예로, 데이터 드라이버(200)는 복수의 구동칩(예를 들어, 도 2에 도시된 제1 내지 제4 구동칩(DIC1 내지 DIC4))을 포함할 수 있다.
데이터 드라이버(200)는 구동 컨트롤러(100)로부터 트레이닝 동기 신호(T_Sync)를 더 수신할 수 있다. 데이터 드라이버(200) 내에 구비된 위상 고정 루프(Phase Locked Loop: PLL)를 트레이닝시키기 위한 신호일 수 있다.
스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 구동 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 제1 구동 제어 신호(SCS)에 응답해서 스캔 라인들로 스캔 신호들을 출력할 수 있다.
전압 발생기(400)는 표시 패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(400)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT) 및 제2 초기화 전압(AINT)을 발생한다.
표시 패널(DP)은 초기화 스캔 라인들(SIL1 내지 SILn), 보상 스캔 라인들(SCL1 내지 SCLn), 기입 스캔 라인들(SWL1 내지 SWLn+1), 발광 제어 라인들(EML1 내지 EMLn), 데이터 라인들(DL1 내지 DLm) 및 화소들(PX)을 포함한다. 초기화 스캔 라인들(SIL1 내지 SILn), 보상 스캔 라인들(SCL1 내지 SCLn), 기입 스캔 라인들(SWL1 내지 SWLn+1), 발광 제어 라인들(EML1 내지 EMLn), 데이터 라인들(DL1 내지 DLm) 및 화소들(PX)은 유효 영역(AA)에 중첩할 수 있다. 초기화 스캔 라인들(SIL1 내지 SILn), 보상 스캔 라인들(SCL1 내지 SCLn), 기입 스캔 라인들(SWL1 내지 SWLn+1) 및 발광 제어 라인들(EML1 내지 EMLn)은 제2 방향(DR2)으로 연장된다. 초기화 스캔 라인들(SIL1 내지 SILn), 보상 스캔 라인들(SCL1 내지 SCLn), 기입 스캔 라인들(SWL1 내지 SWLn+1) 및 발광 제어 라인들(EML1 내지 EMLn)은 제1 방향(DR1)으로 서로 이격되어 배열된다. 데이터 라인들(DL1 내지 DLm)은 제1 방향(DR1)로 연장되며, 제2 방향(DR2)으로 서로 이격되어 배열된다.
복수의 화소들(PX)은 초기화 스캔 라인들(SIL1 내지 SILn), 보상 스캔 라인들(SCL1 내지 SCLn), 기입 스캔 라인들(SWL1 내지 SWLn+1), 발광 제어 라인들(EML1 내지 EMLn), 그리고 데이터 라인들(DL1 내지 DLm)에 각각 전기적으로 연결된다. 복수의 화소들(PX) 각각은 4개의 스캔 라인들에 전기적으로 연결될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 첫 번째 행의 화소들은 제1 초기화 스캔 라인(SIL1), 제1 보상 스캔 라인(SCL1), 제1 및 제2 기입 스캔 라인(SWL1, SWL2)에 연결될 수 있다. 또한, 두 번째 행의 화소들은 제2 초기화 스캔 라인(SIL2), 제2 보상 스캔 라인(SCL2), 제2 및 제3 기입 스캔 라인(SWL2, SWL3)에 연결될 수 있다. 그러나, 각 화소(PX)에 연결되는 스캔 라인의 개수는 이에 한정되지 않고 다양하게 가변될 수 있다. 대안적으로, 복수의 화소들(PX) 각각은 5개의 스캔 라인들에 전기적으로 연결될 수 있고, 이 경우, 표시 패널(DP)은 블랙 스캔 라인들을 더 포함할 수 있다.
스캔 드라이버(300)는 표시 패널(DP)의 비유효 영역(NAA)에 배치될 수 있다. 스캔 드라이버(300)는 구동 컨트롤러(100)로부터 제1 구동 제어 신호(SCS)를 수신한다. 스캔 드라이버(300)는 제1 구동 제어 신호(SCS)에 응답해서 초기화 스캔 라인들(SIL1 내지 SILn)로 초기화 스캔 신호들을 출력하고, 보상 스캔 라인들(SCL1 내지 SCLn)로 보상 스캔 신호들을 출력하며, 기입 스캔 라인들(SWL1 내지 SWLn+1)로 기입 스캔 신호들을 출력할 수 있다. 스캔 드라이버(300)의 회로 구성 및 동작은 추후 상세히 설명된다.
발광 드라이버(350)는 구동 컨트롤러(100)로부터 제3 구동 제어 신호(ECS)를 수신한다. 발광 드라이버(350)는 제3 구동 제어 신호(ECS)에 응답하여 발광 제어 라인들(EML1 내지 EMLn)로 발광 제어 신호들을 출력할 수 있다. 다른 실시예에서, 스캔 드라이버(300)가 발광 제어 라인들(EML1 내지 EMLn)에 연결될 수 있다. 이 경우, 스캔 드라이버(300)는 발광 제어 라인들(EML1 내지 EMLn)로 발광 제어 신호들을 출력할 수 있다.
복수의 화소들(PX) 각각은 발광 소자(ED)(도 8 참조) 및 발광 소자(ED)의 발광을 제어하는 화소 회로부(PXC)(도 8 참조)를 포함한다. 화소 회로부(PXC)는 복수의 트랜지스터들 및 커패시터를 포함할 수 있다. 스캔 드라이버(300) 및 발광 드라이버(350)는 화소 회로부(PXC)와 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
복수의 화소들(PX) 각각은 전압 발생기(400)로부터 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT) 및 제2 초기화 전압(AINT)을 수신한다.
도 4는 본 발명의 일 실시예에 따른 입력 영상 신호의 입력 주파수, 영상 데이터의 출력 주파수 및 트레이닝 동기 신호의 출력 시점을 나타낸 파형도이다. 도 5는 본 발명의 일 실시예에 따른 수직 동기 신호, 입력 데이터 인에이블 신호와 출력 데이터 인에이블 신호를 나타낸 파형도이다.
도 3 및 도 4를 참조하면, 구동 컨트롤러(100)는 가변 주파수 모드를 지원할 수 있다. 호스트 프로세서가 매 입력 프레임마다 가변 블랭크 구간(VVP1, VVP2)의 지속 시간(duration)을 변경하여 가변 프레임 레이트로 입력 영상 신호(RGB)를 구동 컨트롤러(100)로 제공한다. 가변 주파수 모드를 지원하는 구동 컨트롤러(100)는 가변 프레임 레이트에 동기하여 영상 데이터(DATA)를 패널 드라이버(PDD)(특히, 데이터 드라이버(200))로 제공함으로써, 가변 프레임 레이트로 영상이 표시되도록 제어할 수 있다.
여기서, 구동 컨트롤러(100)가 입력 영상 신호(RGB)를 수신하는 주기를 입력 프레임(IF1, IF2, IF3)으로 정의하고, 구동 컨트롤러(100)가 영상 데이터(DATA)를 출력하는 주기를 구동 프레임(DF1, DF2, DF3)으로 정의할 수 있다. 가변 주파수 모드에서 입력 영상 신호(RGB)의 입력 주파수는 가변될 수 있다. 본 발명의 일 예로, 제1 입력 프레임(IF1)은 제1 입력 주파수(예를 들어, 240Hz의 주파수)를 갖고, 제2 입력 프레임(IF2)은 제1 입력 주파수보다 낮은 제2 입력 주파수(예를 들어, 137Hz의 주파수)를 가지며, 제3 입력 프레임(IF3)은 제2 입력 주파수보다 낮은 제3 입력 주파수(예를 들어, 46Hz의 주파수)를 가질 수 있다. 따라서, 제1 내지 제3 입력 프레임(IF1, IF2, IF3)은 서로 다른 지속 시간을 가질 수 있다.
제1 입력 프레임(IF1)은 제1 입력 구간(IP1) 및 제1 입력 블랭크 구간(IVP1)을 포함하고, 제2 입력 프레임(IF2)은 제2 입력 구간(IP2) 및 제2 입력 블랭크 구간(IVP2)을 포함하며, 제3 입력 프레임(IF3)은 제3 입력 구간(IP3) 및 제3 입력 블랭크 구간(IVP3)을 포함한다. 제1 내지 제3 입력 구간들(IP1 내지 IP3)은 서로 동일한 지속 시간을 가질 수 있고, 제1 내지 제3 입력 블랭크 구간(IVP1 내지 IVP3)은 서로 동일한 지속 시간을 가질 수 있다.
입력 주파수들 중 가장 높은 주파수가 기준 주파수로 설정될 수 있다. 본 발명의 일 예로, 제1 내지 제3 입력 주파수 중 제1 입력 주파수가 기준 주파수로 설정된 경우, 기준 주파수보다 낮은 주파수를 갖는 제2 및 제3 입력 프레임(IF2, IF3)은 가변 블랭크 구간을 더 포함할 수 있다. 즉, 제2 입력 프레임(IF2)은 제1 가변 블랭크 구간(VVP1)을 더 포함하고, 제3 입력 프레임(IF3)은 제2 가변 블랭크 구간(VVP2)을 더 포함한다. 제2 및 제3 입력 프레임(IF2, IF3)이 서로 다른 입력 주파수를 갖는 경우, 제1 및 제2 가변 블랭크 구간(VVP1, VVP2)의 지속 시간은 서로 상이할 수 있다. 예를 들어, 제2 입력 프레임(IF2)이 제3 입력 프레임(IF3)보다 높은 입력 주파수를 갖는 경우, 제2 가변 블랭크 구간(VVP2)의 지속 시간은 제1 가변 블랭크 구간(VVP1)의 지속 시간보다 클 수 있다. 즉, 제1 및 제2 가변 블랭크 구간(VVP1, VVP2)의 지속 시간은 제2 및 제3 입력 프레임(IF2, IF3)의 입력 주파수에 따라 가변될 수 있다.
가변 주파수 모드에서 영상 데이터(DATA)의 출력 주파수는 가변될 수 있다. 본 발명의 일 예로, 제1 구동 프레임(DF1)은 제1 주파수(예를 들어, 240Hz의 주파수)를 갖고, 제2 구동 프레임(DF2)은 제1 주파수보다 낮은 제2 주파수(예를 들어, 137Hz의 주파수)를 가지며, 제3 구동 프레임(DF3)은 제2 주파수보다 낮은 제3 주파수(예를 들어, 46Hz의 주파수)를 가질 수 있다. 따라서, 제1 내지 제3 구동 프레임(DF1, DF2, DF3)은 서로 다른 지속 시간을 가질 수 있다.
본 발명의 일 예로, 가변 주파수 모드에서 구동 프레임(DF1, DF2, DF3)은 입력 프레임(IF1, IF2, IF3)의 입력 주파수와 동일한 주파수를 가질 수 있다. 구체적으로, 제1 구동 프레임(DF1)의 제1 주파수는 제1 입력 프레임(IF1)의 제1 입력 주파수와 동일하고, 제2 구동 프레임(DF2)의 제2 주파수는 제2 입력 프레임(IF2)의 제2 입력 주파수와 동일하며, 제3 구동 프레임(DF3)의 제3 주파수는 제3 입력 프레임(IF3)의 제3 입력 주파수와 동일하다.
구동 프레임(DF1, DF2, DF3) 각각은 쓰기 구간을 포함할 수 있다. 구체적으로, 제1 구동 프레임(DF1)은 제1 쓰기 구간(WP1)을 포함하고, 제2 구동 프레임(DF2)은 제2 쓰기 구간(WP2)을 포함하며, 제3 구동 프레임(DF3)은 제3 쓰기 구간(WP3)을 포함한다. 가변 주파수 모드에서, 제1 내지 제3 구동 프레임(DF1 내지 DF3)의 주파수가 서로 상이하더라도, 제1 내지 제3 쓰기 구간(WP1 내지 WP3)은 서로 동일한 지속 시간을 가질 수 있다.
주파수들 중 가장 높은 주파수가 기준 주파수로 설정될 수 있다. 본 발명의 일 예로, 제1 내지 제3 주파수 중 제1 주파수가 기준 주파수로 설정된 경우, 기준 주파수보다 낮은 주파수를 갖는 제2 및 제3 구동 프레임(DF2, DF3)은 가변 블랭크 구간을 더 포함할 수 있다. 즉, 제2 구동 프레임(DF2)은 제1 가변 블랭크 구간(VVP1)을 더 포함하고, 제3 구동 프레임(DF3)은 제2 가변 블랭크 구간(VVP2)을 더 포함한다. 제2 및 제3 구동 프레임(DF2, DF3)이 서로 다른 주파수를 갖는 경우, 제1 및 제2 가변 블랭크 구간(VVP1, VVP2)의 지속 시간은 서로 상이할 수 있다. 예를 들어, 제2 구동 프레임(DF2)이 제3 구동 프레임(DF3)보다 높은 주파수를 갖는 경우, 제2 가변 블랭크 구간(VVP2)의 지속 시간은 제1 가변 블랭크 구간(VVP1)의 지속 시간보다 클 수 있다. 즉, 제1 및 제2 가변 블랭크 구간(VVP1, VVP2)의 지속 시간은 제2 및 제3 구동 프레임(DF2, DF3)의 주파수에 따라 가변될 수 있다.
도 4 및 도 5에 도시된 바와 같이, 제1 내지 제3 입력 프레임(IF1, IF2, IF3)의 입력 구간들(IP1, IP2, IP3) 각각은 n개의 입력 수평 구간(IH1 내지 IHn)을 포함할 수 있다. 제1 내지 제3 입력 프레임(IF1, IF2, IF3) 각각은 수직 동기 신호(Vsync)의 주기로 결정될 수 있다. 제1 내지 제3 입력 프레임(IF1, IF2, IF3)의 입력 구간들(IP1, IP2, IP3) 각각은 입력 데이터 인에이블 신호(I_DE)가 주기적으로 활성화되는 구간으로 정의되고, 입력 블랭크 구간들(IVP1, IVP2, IVP3) 각각은 입력 데이터 인에이블 신호(I_DE)가 비활성화 상태로 유지되는 구간으로 정의될 수 있다.
수직 동기 신호(Vsync) 및 입력 데이터 인에이블 신호(I_DE)는 구동 컨트롤러(100)로 입력되는 제어 신호(CONT)에 포함될 수 있다. 본 발명의 일 예로, 구동 컨트롤러(100)는 입력 데이터 인에이블 신호(I_DE) 및 수직 동기 신호(Vsync)에 기초하여 출력 데이터 인에이블 신호(O_DE)를 생성할 수 있다. 구동 컨트롤러(100)는 출력 데이터 인에이블 신호(O_DE)에 응답하여 영상 데이터(DATA)를 출력할 수 있다.
제1 내지 제3 쓰기 구간(WP1 내지 WP3) 각각은 n개의 수평 구간(OH1 내지 OHn)을 포함할 수 있다. 수평 구간들(OH1 내지 OHn) 각각은 제1 지속 시간을 가질 수 있다. 여기서, 상기 제1 내지 제3 쓰기 구간(WP1 내지 WP3) 각각은 제1 지속 시간의 n배에 대응하는(특히, n배와 실질적으로 동일한) 제2 지속 시간을 가질 수 있다. 본 발명의 일 예로, 제1 지속 시간은 입력 수평 구간들(IH1 내지 IHn) 각각의 지속 시간보다 클 수 있다.
이처럼, 제1 내지 제3 쓰기 구간(WP1 내지 WP3) 각각의 제2 지속 시간이 제1 지속 시간의 n배에 대응하는(즉, n배와 실질적으로 동일한) 경우, 구동 프레임들(DF1 내지 DF3) 내에서 입력 블랭크 구간들(IVP1 내지 IVP3)에 대응하는 블랭크 구간들이 제거될 수 있다. 다만, 주파수 가변에 따른 블랭크 구간(즉, 가변 블랭크 구간(VVP1, VVP2)) 만이 구동 프레임들(DF1 내지 DF3) 중 일부 구동 프레임(DF2, DF3) 내에 존재할 수 있다. 제1 주파수가 기준 주파수로 설정될 경우, 제1 구동 프레임(DF1)은 제1 입력 블랭크 구간(IVP1)에 대응하는 블랭크 구간과 그리고, 가변 블랭크 구간을 모두 포함하지 않고, 단지 제1 쓰기 구간(WP1)만을 포함할 수 있다.
다시 도 3 및 도 4를 참조하면, 구동 컨트롤러(100)는 가변 블랭크 구간(VVP1, VVP2) 동안 데이터 드라이버(200)로 트레이닝 동기 신호(T_Sync)를 전송할 수 있다. 트레이닝 동기 신호(T_Sync)에는 트레이닝 패턴 및 동기화 정보 등이 포함될 수 있다. 트레이닝 동기 신호(T_Sync)는 도 2에 도시된 제1 내지 제4 구동칩(DIC1 내지 DIC4)에 각각 공급될 수 있다. 이 경우, 제1 내지 제4 구동칩(DIC1 내지 DIC4) 각각은 트레이닝 동기 신호(T_Sync)를 수신하는 위상 고정 루프를 포함할 수 있다.
본 발명의 일 예로, 트레이닝 동기 신호(T_Sync)는 각 가변 블랭크 구간(VVP1, VVP2) 내에서 활성화될 수 있다. 구체적으로, 트레이닝 동기 신호(T_Sync)는 각 가변 블랭크 구간(VVP1, VVP2)이 개시된 제1 시점(t1)으로부터 기 설정된 기준 시간이 경과된 제2 시점(t2)에서 활성화될 수 있다. 도 4에서는 제1 및 제2 시점(t1, t2) 사이에 기준 시간만큼의 시간차가 존재하는 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 대안적으로, 제1 및 제2 시점(t1, t2)은 실질적으로 일치할 수 있다. 트레이닝 동기 신호(T_Sync)는 각 가변 블랭크 구간(VVP1, VVP2) 내에서 일정 구간(이하, 트레이닝 구간(TP)) 동안 활성화될 수 있다. 여기서, 트레이닝 구간(TP)의 지속 시간은 각 가변 블랭크 구간(VVP1, VVP2)의 지속 시간보다 짧을 수 있다.
이처럼, 구동 프레임(DF1 내지 DF3) 내에서 입력 블랭크 구간(IVP1 내지 IVP3)에 대응하는 블랭크 구간이 제거될 경우, 가변 블랭크 구간(VVP1, VVP2) 내에서 트레이닝 동기 신호(T_Sync)를 활성화시킴에 따라, 데이터 드라이버(200) 내의 위상 고정 루프가 주기적으로 트레이닝 동작을 실시할 수 있다.
따라서, 블랭크 구간이 제거되는 구조에서도 데이터 드라이버(200)에 이상 동작(예를 들어, 오동작 또는 정전기 유입 등으로 인한 이상 동작)이 발생할 때, 데이터 드라이버(200)를 정상적으로 복구시키기 위해 위상 고정 루프를 재트레이닝시키기 위한 동작을 수행할 수 있다.
도 6은 본 발명의 일 실시예에 따른 입력 영상 신호의 입력 주파수, 영상 데이터의 출력 주파수 및 트레이닝 동기 신호의 출력 시점을 나타낸 파형도이다. 도 6에 도시된 구성 요소 중 도 4에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 6을 참조하면, 가변 주파수 모드에서 입력 영상 신호(RGB)의 입력 주파수는 가변될 수 있다. 본 발명의 일 예로, 제1 입력 프레임(IF1)은 제1 입력 주파수(예를 들어, 240Hz의 주파수)를 갖고, 제2 입력 프레임(IF2)은 제1 입력 주파수보다 낮은 제2 입력 주파수(예를 들어, 137Hz의 주파수)를 가지며, 제3 입력 프레임(IF3)은 제2 입력 주파수보다 낮은 제3 입력 주파수(예를 들어, 46Hz의 주파수)를 가질 수 있다. 따라서, 제1 내지 제3 입력 프레임(IF1, IF2, IF3)은 서로 다른 지속 시간을 가질 수 있다.
가변 주파수 모드에서 영상 데이터(DATA)의 출력 주파수는 가변될 수 있다. 본 발명의 일 예로, 제1 구동 프레임(DF1)은 제1 주파수(예를 들어, 240Hz의 주파수)를 갖고, 제2 구동 프레임(DF2a)은 제1 주파수보다 낮은 제2 주파수(예를 들어, 120Hz의 주파수)를 가지며, 제3 구동 프레임(DF3a)은 제2 주파수보다 낮은 제3 주파수(예를 들어, 48Hz의 주파수)를 가질 수 있다. 따라서, 제1 내지 제3 구동 프레임(DF1, DF2a, DF3a)은 서로 다른 지속 시간을 가질 수 있다.
본 발명의 일 예로, 가변 주파수 모드에서 구동 프레임(DF1, DF2a, DF3a)은 입력 프레임(IF1, IF2, IF3)의 입력 주파수와 같거나 다른 주파수를 가질 수 있다. 구체적으로, 제1 구동 프레임(DF1)의 제1 주파수는 제1 입력 프레임(IF1)의 제1 입력 주파수와 동일하고, 제2 구동 프레임(DF2a)의 제2 주파수는 제2 입력 프레임(IF2)의 제2 입력 주파수와 상이하며, 제3 구동 프레임(DF3a)의 제3 주파수는 제3 입력 프레임(IF3)의 제3 입력 주파수와 상이할 수 있다. 제1 입력 주파수는 제2 입력 주파수의 정수배가 아닐 수 있으며, 제3 입력 주파수의 정수배가 아닐 수 있다. 그러나, 제1 주파수는 제2 주파수의 정수배(예를 들어, 2배)일 수 있고, 제3 주파수의 정수배(예를 들어, 5배)일 수 있다.
구동 프레임(DF1, DF2a, DF3a) 각각은 쓰기 구간을 포함할 수 있다. 쓰기 구간은 실질적으로 데이터 드라이버(200)로부터 영상 표시를 위한 데이터 신호가 출력되는 구간일 수 있다. 구체적으로, 제1 구동 프레임(DF1)은 제1 쓰기 구간(WP1)을 포함하고, 제2 구동 프레임(DF2a)은 제2 쓰기 구간(WP1)을 포함하며, 제3 구동 프레임(DF3a)은 제3 쓰기 구간(WP3)을 포함한다. 가변 주파수 모드에서, 제1 내지 제3 구동 프레임(DF1, DF2a, DF3a)의 주파수가 서로 상이하더라도, 제1 내지 제3 쓰기 구간(WP1 내지 WP3)은 동일한 지속 시간을 가질 수 있다.
본 발명의 일 예로, 제1 내지 제3 주파수 중 제1 주파수가 기준 주파수로 설정된 경우, 기준 주파수보다 낮은 주파수를 갖는 제2 및 제3 구동 프레임(DF2a, DF3a)은 홀딩 구간을 더 포함할 수 있다. 홀딩 구간은 데이터 드라이버(200)로부터 영상 표시를 위한 데이터 신호가 출력되지 않고, 일정 전압(예를 들어, 바이어스 전압 또는 블랙 계조 전압 등)으로 유지되는 구간일 수 있다.
예를 들어, 제2 구동 프레임(DF2a)은 제2 쓰기 구간(WP2) 이외에 적어도 하나의 홀딩 구간(예를 들어, 제1 홀딩 구간(HP1))을 더 포함하고, 제3 구동 프레임(DF3a)은 제3 쓰기 구간(WP3) 이외에 적어도 하나의 홀딩 구간(예를 들어, 제1 내지 제4 홀딩 구간(HP1 내지 HP4))을 더 포함한다. 제2 및 제3 구동 프레임(DF2a, DF3a)이 서로 다른 주파수를 갖는 경우, 제2 및 제3 구동 프레임(DF2a, DF3a)에 포함된 홀딩 구간의 개수는 서로 상이할 수 있다. 예를 들어, 제3 구동 프레임(DF3a)이 제2 구동 프레임(DF2a)보다 낮은 주파수를 갖는 경우, 제3 구동 프레임(DF3a)에 포함된 홀딩 구간의 개수는 제2 구동 프레임(DF2a)에 포함된 홀딩 구간의 개수보다 많을 수 있다. 홀딩 구간의 개수는 제2 및 제3 구동 프레임(DF2a, DF3a)의 주파수에 따라 가변될 수 있다.
본 발명의 일 예로, 홀딩 구간들(HP1 내지 HP4) 각각은 동일한 지속 시간을 가질 수 있다. 또한, 홀딩 구간들(HP1 내지 HP4) 각각은 제1 내지 제3 쓰기 구간들(WP1, WP2, WP3) 각각과 동일한 지속 시간을 가질 수 있다.
도 5 및 도 6을 참조하면, 제1 내지 제3 쓰기 구간(WP1 내지 WP3) 각각은 n개의 수평 구간(OH1 내지 OHn)을 포함할 수 있다. 수평 구간들(OH1 내지 OHn) 각각은 제1 지속 시간을 가질 수 있다. 여기서, 상기 제1 내지 제3 쓰기 구간(WP1 내지 WP3) 각각은 제1 지속 시간의 n배에 대응하는(특히, n배와 실질적으로 동일한) 제2 지속 시간을 가질 수 있다. 본 발명의 일 예로, 제1 지속 시간은 입력 수평 구간들(IH1 내지 IHn) 각각의 지속 시간보다 클 수 있다.
이처럼, 제1 내지 제3 쓰기 구간(WP1 내지 WP3) 각각의 제2 지속 시간이 제1 지속 시간의 n배에 대응하는(즉, n배와 실질적으로 동일한) 경우, 구동 프레임들(DF1, DF2a, DF3a) 내에서 입력 블랭크 구간들(IVP1 내지 IVP3)에 대응하는 블랭크 구간이 제거될 수 있다. 다만, 주파수 가변에 따라 적어도 하나의 홀딩 구간이 구동 프레임들(DF1, DF2a, DF3a) 중 일부 구동 프레임(DF2a, DF3a) 내에 존재할 수 있다. 제1 주파수가 기준 주파수로 설정될 경우, 제1 구동 프레임(DF1)은 제1 입력 블랭크 구간(IVP1)에 대응하는 블랭크 구간과 그리고, 홀딩 구간을 모두 포함하지 않고, 단지 제1 쓰기 구간(WP1)만을 포함할 수 있다.
다시 도 3 및 도 6을 참조하면, 구동 컨트롤러(100)는 적어도 하나의 홀딩 구간 내에서 데이터 드라이버(200)로 트레이닝 동기 신호(T_Sync_a)를 전송할 수 있다. 본 발명의 일 예로, 트레이닝 동기 신호(T_Sync_a)는 적어도 하나의 홀딩 구간 내에서 활성화될 수 있다. 구동 프레임(예를 들어, 제2 구동 프레임(DF2a))이 하나의 홀딩 구간(HP1)을 포함하는 경우, 하나의 홀딩 구간(HP1) 내에서 트레이닝 동기 신호(T_Sync_a)가 활성화된다. 그러나, 구동 프레임(예를 들어, 제3 구동 프레임(DF3a))이 복수 개의 홀딩 구간(HP1 내지 HP4)을 포함하는 경우, 복수 개의 홀딩 구간(HP1 내지 HP4) 중 첫번째 홀딩 구간(HP1) 내에서 트레이닝 동기 신호(T_Sync_a)가 활성화될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다.
본 발명의 일 예로, 제1 홀딩 구간(HP1)이 개시된 제1 시점(t1a)으로부터 기 설정된 기준 시간이 경과된 제2 시점(t2a)에 활성화될 수 있다. 도 6에서는 제1 및 제2 시점(t1a, t2a) 사이에 기준 시간만큼의 시간차가 존재하는 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 대안적으로, 제1 및 제2 시점(t1a, t2a)은 실질적으로 일치할 수 있다. 트레이닝 동기 신호(T_Sync_a)는 제1 홀딩 구간(HP1) 내에서 일정 구간(이하, 트레이닝 구간(TPa)) 동안 활성화될 수 있다. 여기서, 트레이닝 구간(TPa)의 지속 시간은 제1 홀딩 구간(HP1)의 지속 시간보다 짧을 수 있다.
이처럼, 구동 프레임(DF1, DF2a, DF3a) 내에서 입력 블랭크 구간에 대응하는 블랭크 구간이 제거될 경우, 적어도 하나의 홀딩 구간 내에서 트레이닝 동기 신호(T_Sync_a)를 활성화시킴에 따라, 데이터 드라이버(200) 내의 위상 고정 루프가 주기적으로 트레이닝 동작을 실시할 수 있다.
따라서, 블랭크 구간이 제거되는 구조에서도 데이터 드라이버(200)에 이상 동작(예를 들어, 오동작 또는 정전기 유입 등으로 인한 이상 동작)이 발생할 때, 데이터 드라이버(200)를 정상적으로 복구시키기 위해 위상 고정 루프를 재트레이닝시키기 위한 동작을 수행할 수 있다.
도 7은 본 발명의 일 실시예에 따른 입력 영상 신호의 입력 주파수, 영상 데이터의 출력 주파수 및 트레이닝 동기 신호의 출력 시점을 나타낸 파형도이다. 도 7에 도시된 구성 요소 중 도 6에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 3 및 도 7을 참조하면, 구동 컨트롤러(100)는 적어도 하나의 홀딩 구간 내에서 데이터 드라이버(200)로 트레이닝 동기 신호(T_Sync_b)를 전송할 수 있다. 본 발명의 일 예로, 트레이닝 동기 신호(T_Sync_b)는 적어도 하나의 홀딩 구간 내에서 활성화될 수 있다. 구동 프레임(예를 들어, 제2 구동 프레임(DF2a))이 하나의 홀딩 구간(HP1)을 포함하는 경우, 하나의 홀딩 구간(HP1) 내에서 트레이닝 동기 신호(T_Sync_b)가 활성화된다. 그러나, 구동 프레임(예를 들어, 제3 구동 프레임(DF3a))이 복수 개의 홀딩 구간(HP1 내지 HP4)을 포함하는 경우, 복수 개의 홀딩 구간(HP1 내지 HP4) 중 첫번째 홀딩 구간(HP1) 내에서 트레이닝 동기 신호(T_Sync_b)가 활성화될 수 있다. 그러나, 복수 개의 홀딩 구간(HP1 내지 HP4)의 전체 지속 시간이 기 설정된 임계 시간(Th)보다 길면, 트레이닝 동기 신호(T_Sync_b)는 첫번째 홀딩 구간 이외에 다른 홀딩 구간(예를 들어, 제4 홀딩 구간(HP4)) 내에서도 활성화될 수 있다. 즉, 제2 시점(t2a)으로부터 기 설정된 임계 시간(Th)이 경과되면, 경과된 제3 시점(t3)에서 트레이닝 동기 신호(T_Sync_b)가 추가 활성화될 수 있다.
따라서, 가변 주파수 모드에서, 저 주파수로 구동될 때 장시간 트레이닝 동기 신호(T_Sync_b)가 비활성화되는 것을 방지할 수 있고, 그 결과 데이터 드라이버(200) 내의 위상 고정 루프가 장시간 트레이닝 동작을 미실시하는 것을 방지할 수 있다.
도 8은 본 발명의 일 실시예에 따른 화소의 회로도이고, 도 9는 본 발명의 일 실시예에 따른 제1 구동 프레임 및 제2 구동 프레임에서 화소의 동작을 설명하기 위한 타이밍도이다. 도 8에는 도 3에 도시된 복수의 화소(PX) 중 하나의 화소(PXij)의 등가 회로도가 예시적으로 도시된다. 복수의 화소들(PX) 각각은 동일한 회로 구조를 가지므로, 상기 화소(PXij)에 대한 회로 구조의 설명으로 나머지 화소들(PX)에 대한 구체적인 설명은 생략한다.
도 8을 참조하면, 상기 화소(PXij)는 데이터 라인들(DL1 내지 DLm) 중 i번째 데이터 라인(DLi)(이하, 데이터 라인이라 함) 및 발광 제어 라인들(EML1 내지 EMLn) 중 j번째 발광 제어 라인(EMLj)(이하, 발광 제어 라인이라 함)에 접속된다. 화소(PXij)는 초기화 스캔 라인들(SIL1 내지 SILn) 중 j번째 초기화 스캔 라인(SILj)(이하, 초기화 스캔 라인이라 함), 기입 스캔 라인들(SWL1 내지 SWLn+1) 중 j번째 기입 스캔 라인(SWLj)(이하, 기입 스캔 라인이라 함) 및 j번째 블랙 스캔 라인(SBLj)(이하, 블랙 스캔 라인이라 함)에 접속된다. 또한, 화소(PXij)는 보상 스캔 라인들(SCL1 내지 SCLn) 중 j번째 보상 스캔 라인(SCLj)(이하, 보상 스캔 라인이라 함)에 접속된다. 대안적으로, 화소(PXij)는 j번째 블랙 스캔 라인(SBLj) 대신에 j+1번째 기입 스캔 라인 등에 접속될 수도 있다.
화소(PXij)는 발광 소자(ED) 및 화소 회로부(PXC)를 포함한다. 발광 소자(ED)는 발광 다이오드를 포함할 수 있다. 발광 다이오드는 유기발광물질, 무기발광물질, 퀀텀닷 및 퀀텀로드 등을 발광층으로서 포함할 수 있다.
화소 회로부(PXC)는 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 및 하나의 커패시터(Cst)를 포함한다. 제1 내지 제7 트랜지스터들(T1 내지 T7) 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 트랜지스터일 수 있다. 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 일부는 P-타입 트랜지스터일 수 있고, 나머지 일부는 N-타입 트랜지스터일 수 있다. 예를 들어, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 제1, 제2, 제5 내지 제7 트랜지스터(T1, T2, T5 내지 T7)는 P-타입 트랜지스터이고, 제3 및 제4 트랜지스터(T3, T4)는 산화물 반도체를 반도체층으로 하는 N-타입 트랜지스터일 수 있다. 그러나, 본 발명에 따른 회로 회로부(PXC)의 구성은 도 8에 도시된 실시예에 제한되지 않는다. 도 8에 도시된 화소 회로부(PXC)는 하나의 예시에 불과하고 화소 회로부(PXC)의 구성은 변형되어 실시될 수 있다. 예를 들어, 제1 내지 제7 트랜지스터들(T1 내지 T7) 모두가 P-타입 트랜지스터이거나 N-타입 트랜지스터일 수 있다.
초기화 스캔 라인(SILj), 보상 스캔 라인(SCLj), 기입 스캔 라인(SWLj), 블랙 스킨 라인(SBLj) 및 발광 제어 라인(EMLj)은 각각 j번째 초기화 스캔 신호(SIj, 이하, 초기화 스캔 신호라 함), j번째 보상 스캔 신호(SCj, 이하, 보상 스캔 신호라 함), j번째 기입 스캔 신호(SWj, 이하, 기입 스캔 신호), j번째 블랙 스캔 신호(SBj, 이하, 블랙 스캔 신호) 및 j번째 발광 제어 신호(EMj, 이하, 발광 제어 신호라 함)를 화소(PXij)로 전달할 수 있다. 데이터 라인(DLi)은 데이터 신호(Di)를 화소(PXij)로 전달한다. 데이터 신호(Di)는 표시 장치(DD, 도 1 참조)에 입력되는 입력 영상 신호(RGB) 중 대응하는 입력 영상 신호의 계조에 대응하는 전압 레벨을 가질 수 있다. 제1 내지 제4 구동 전압 라인들(VL1, VL2, VL3, VL4)은 각각 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT), 및 제2 초기화 전압(AINT)을 화소(PXij)로 전달할 수 있다.
제1 트랜지스터(T1)는 제5 트랜지스터(T5)를 경유하여 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제6 트랜지스터(T6)를 경유하여 발광 소자(ED)의 애노드(anode)와 전기적으로 연결된 제2 전극, 커패시터(Cst)의 일단과 연결된 게이트 전극을 포함한다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 라인(DLi)이 전달하는 데이터 신호(Di)를 전달받아 발광 소자(ED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 기입 스캔 라인(SWLj)과 연결된 게이트 전극을 포함한다. 제2 트랜지스터(T2)는 기입 스캔 라인(SWLj)을 통해 전달받은 기입 스캔 신호(SWj)에 따라 턴 온되어 데이터 라인(DLi)으로부터 전달된 데이터 신호(Di)를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 제1 트랜지스터(T1)의 게이트 전극과 연결된 제2 전극, 보상 스캔 라인(SCLj)과 연결된 게이트 전극을 포함한다. 제3 트랜지스터(T3)는 보상 스캔 라인(SCLj)을 통해 전달받은 보상 스캔 신호(SCj)에 따라 턴 온되어 제1 트랜지스터(T1)의 게이트 전극과 제2 전극을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 전극과 연결된 제1 전극, 제1 초기화 전압(VINT)이 전달되는 제3 구동 전압 라인(VL3)과 연결된 제2 전극 및 초기화 스캔 라인(SILj)과 연결된 게이트 전극을 포함한다. 제4 트랜지스터(T4)는 초기화 스캔 라인(SILj)을 통해 전달받은 초기화 스캔 신호(SIj)에 따라 턴 온되어 제1 초기화 전압(VINT)을 제1 트랜지스터(T1)의 게이트 전극에 전달하여 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5 트랜지스터(T5)는 제1 구동 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 게이트 전극을 포함한다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 소자(ED)의 애노드에 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 게이트 전극을 포함한다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어 라인(EMLj)을 통해 전달받은 발광 제어 신호(EMj)에 따라 동시에 턴 온된다. 턴-온된 제5 트랜지스터(T5)를 통해 인가된 제1 구동 전압(ELVDD)은 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상된 후 발광 소자(ED)에 전달될 수 있다.
제7 트랜지스터(T7)는 제6 트랜지스터(T6)의 제2 전극과 연결된 제1 전극, 제2 초기화 전압(AINT)이 전달되는 제4 구동 전압 라인(VL4)과 연결된 제2 전극 및 블랙 스캔 라인(SBLj)과 연결된 게이트 전극을 포함한다.
커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트 전극과 연결되어 있고, 타단은 제1 구동 전압 라인(VL1)과 연결되어 있다. 발광 소자(ED)의 캐소드(cathode)는 제2 구동 전압(ELVSS)을 전달하는 제2 구동 전압 라인(VL2)과 연결될 수 있다.
도 8 및 도 9를 참조하면, 표시 패널(DP)(도 3 참조)은 복수의 구동 프레임(DF1, DF2b) 동안 영상을 표시할 수 있다. 복수의 구동 프레임(DF1, DF2b) 중 제1 구동 프레임(DF1)이 기준 주파수를 갖고, 제2 구동 프레임(DF2b)이 기준 주파수보다 낮은 제2 주파수를 가질 수 있다. 제1 구동 프레임(DF1)은 제1 쓰기 구간(WP1)을 포함하고, 제2 구동 프레임(DF2b)은 제2 쓰기 구간(WP2) 및 k개의 홀딩 구간(HP1 내지 HPk)을 포함할 수 있다. 본 발명의 일 예로, 기준 주파수는 제2 주파수의 k+1배에 대응하는 주파수일 수 있고, 여기서, k은 1 이상의 정수일 수 있다. 이 경우, 제2 구동 프레임(DF2b)의 지속 시간은 제1 구동 프레임(DF1)의 지속 시간의 k+1배에 대응할 수 있다.
복수의 스캔 신호들(SIj, SCj, SWj, SBj)은 제1 및 제2 쓰기 구간(WP1, WP2)동안 활성화될 수 있다. 구체적으로, 초기화 스캔 신호(SIj)는 제1 및 제2 쓰기 구간(WP1, WP2) 내에서 하이 레벨을 갖는 제1 액티브 구간(AP1)을 포함하고, 보상 스캔 신호(SCj)는 제1 및 제2 쓰기 구간(WP1, WP2) 내에서 하이 레벨을 갖는 제2 액티브 구간(AP2)을 포함한다. 기입 스캔 신호(SWj)는 제1 및 제2 쓰기 구간(WP1, WP2) 내에서 로우 레벨을 갖는 제3 액티브 구간(AP3)을 포함하고, 블랙 스캔 신호(SBj)는 제1 및 제2 쓰기 구간(WP1, WP2) 내에서 로우 레벨을 갖는 제4 액티브 구간(AP4)을 포함한다. 본 발명의 일 예로, 블랙 스캔 신호(SBj)는 제1 및 제2 쓰기 구간(WP1, WP2)이외에 k개의 홀딩 구간(HP1 내지 HPk) 내에서 로우 레벨을 갖는 제4 액티브 구간(AP4)을 더 포함할 수 있다. 즉, 복수의 스캔 신호들(SIj, SCj, SWj, SBj) 중 일부 스캔 신호(SIj, SCj, SWj)는 해당 구동 프레임과 동일 주파수를 갖고, 나머지 일부 스캔 신호(SBj)는 기준 주파수와 동일한 주파수를 가질 수 있다.
발광 제어 신호(EMj)는 제1 및 제2 쓰기 구간(WF1, WP2) 및 k개의 홀딩 구간(HF1 내지 HFk)에서 활성화될 수 있다. 즉, 발광 제어 신호(EMj)는 기준 주파수와 동일한 주파수를 가질 수 있다.
제1 액티브 구간(AP1) 동안 초기화 스캔 라인(SILj)을 통해 하이 레벨의 초기화 스캔 신호(SIj)가 제공되면, 하이 레벨의 초기화 스캔 신호(SIj)에 응답해서 제4 트랜지스터(T4)가 턴-온된다. 제1 초기화 전압(VINT)은 턴-온된 제4 트랜지스터(T4)를 통해 제1 트랜지스터(T1)의 게이트 전극에 전달되고, 제1 초기화 전압(VINT)에 의해 제1 트랜지스터(T1)의 게이트 전극이 초기화된다.
다음, 제2 액티브 구간(AP2) 동안 보상 스캔 라인(SCLj)을 통해 하이 레벨의 보상 스캔 신호(SCj)가 공급되면 제3 트랜지스터(T3)가 턴-온된다. 제2 액티브 구간(AP2) 동안 제1 트랜지스터(T1)는 턴-온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 보상 스캔 신호(SCj)의 제2 액티브 구간(AP2)은 초기화 스캔 신호(SIj)의 제1 액티브 구간(AP1)과 비중첩할 수 있다. 또한, 초기화 스캔 신호(SIj)의 제1 액티브 구간(AP1)은 보상 스캔 신호(SCj)의 제2 액티브 구간(AP2)보다 선행할 수 있다.
본 발명의 일 예로, 보상 스캔 신호(SCj)의 제2 액티브 구간(AP2)은 보상 스캔 신호(SCj)가 하이 레벨을 갖는 구간으로 정의되고, 초기화 스캔 신호(SIj)의 제1 액티브 구간(AP1)은 초기화 스캔 신호(SIj)가 하이 레벨을 갖는 구간으로 정의된다. 제3 및 제4 트랜지스터(T3, T4)가 P-타입 트랜지스터일 경우, 보상 스캔 신호(SCj)의 제2 액티브 구간(AP2)은 보상 스캔 신호(SCj)가 로우 레벨을 갖는 구간으로 정의되고, 초기화 스캔 신호(SIj)의 제1 액티브 구간(AP1)은 초기화 스캔 신호(SIj)가 로우 레벨을 갖는 구간으로 정의될 수 있다.
제2 액티브 구간(AP2)은 기입 스캔 신호(SWj)가 로우 레벨로 발생되는 제3 액티브 구간(AP3)과 중첩할 수 있다. 제3 액티브 구간(AP3)동안 로우 레벨의 제1 기입 스캔 신호(SWj)에 의해 제2 트랜지스터(T2)가 턴-온된다. 그러면, 데이터 라인(DLi)으로부터 공급된 데이터 신호(Di)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압("Di-Vth")이 제1 트랜지스터(T1)의 게이트 전극에 인가된다. 즉, 제1 트랜지스터(T1)의 게이트 전극의 전위는 보상 전압("Di-Vth")이 될 수 있다.
커패시터(Cst)의 양단에는 제1 구동 전압(ELVDD)과 보상 전압("Di-Vth")이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장될 수 있다.
이후, 제4 액티브 구간(AP4) 동안 제7 트랜지스터(T7)는 블랙 스캔 라인(SBLj)을 통해 로우 레벨의 블랙 스캔 신호(SBj)를 공급받아 턴-온될 수 있다. 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로서 제7 트랜지스터(T7)를 통해 빠져나갈 수 있다.
화소(PXij)가 블랙 영상을 표시하는 경우, 제1 트랜지스터(T1)의 최소 구동 전류가 구동 전류(Id)로 흐르더라도 발광 소자(ED)가 발광하게 된다면, 화소(PXij)는 정상적으로 블랙 영상을 표시할 수 없다. 따라서, 본 발명의 일 실시예에 따른 화소(PXij) 내 제7 트랜지스터(T7)는 제1 트랜지스터(T1)의 최소 구동 전류의 일부를 바이패스 전류(Ibp)로서 발광 소자(ED) 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 여기서 제1 트랜지스터(T1)의 최소 구동 전류란 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 작아서 제1 트랜지스터(T1)가 오프되는 조건에서 제1 트랜지스터(T1)로 흐르는 전류를 의미한다. 이렇게 제1 트랜지스터(T1)를 오프시키는 조건에서 제1 트랜지스터(T1)로 흐르는 최소 구동 전류(예를 들어 10pA 이하의 전류)가 발광 소자(ED)에 전달되어 블랙 계조의 영상이 표시된다. 화소(PXij)가 블랙 영상을 표시하는 경우, 최소 구동 전류에 대한 바이패스 전류(Ibp)의 영향이 상대적으로 큰 반면, 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 경우, 구동 전류(Id)에 대한 바이패스 전류(Ibp)의 영향은 거의 없다고 할 수 있다. 따라서, 블랙 영상을 표시하는 경우, 구동 전류(Id)로부터 제7 트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 전류(즉, 발광 전류(Ied))가 발광 소자(ED)로 제공되어 블랙 영상을 확실하게 표현할 수 있다. 따라서, 화소(PXij)는 제7 트랜지스터(T7)를 이용하여 정확한 블랙 계조 영상을 구현할 수 있고, 그 결과 콘트라스트비를 향상시킬 수 있다.
다음, 발광 제어 라인(EMLj)으로부터 공급되는 발광 제어 신호(EMj)가 하이 레벨에서 로우 레벨로 변경된다. 로우 레벨의 발광 제어 신호(EMj)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온 된다. 그러면, 제1 트랜지스터(T1)의 게이트 전극의 게이트 전압과 제1 구동 전압(ELVDD) 간의 전압 차에 따르는 구동 전류(Id)가 발생하고, 제6 트랜지스터(T6)를 통해 구동 전류(Id)가 발광 소자(ED)에 공급되어 발광 소자(ED)에 전류(Ied)가 흐른다.
k개의 홀딩 구간(HP1 내지 HPk) 동안, 발광 소자(ED)는 제1 및 제2 쓰기 구간(WP1, WP2) 동안 발광 소자(ED)로 흐르는 전류(Ied)를 유지할 수 있고, k개의 홀딩 구간(HP1 내지 HPk) 각각은 제1 및 제2 쓰기 구간(WP1, WP2) 동안 표시된 영상을 유지할 수 있다.
도 10은 본 발명의 일 실시예에 따른 영상 데이터의 출력 주파수 및 스캔 신호들의 출력 주파수를 나타낸 파형도이다.
도 10을 참조하면, 구동 프레임(DFa, DFb, DFc) 각각은 쓰기 구간을 포함할 수 있다. 쓰기 구간은 실질적으로 데이터 드라이버(200)로부터 영상 표시를 위한 데이터 신호가 출력되는 구간일 수 있다. 구체적으로, 제1 구동 프레임(DFa)은 제1 쓰기 구간(WP1)을 포함하고, 제2 구동 프레임(DFb)은 제2 쓰기 구간(WP1)을 포함하며, 제3 구동 프레임(DFc)은 제3 쓰기 구간(WP3)을 포함한다. 가변 주파수 모드에서, 제1 내지 제3 구동 프레임(DFa, DFb, DFc)의 주파수가 서로 상이하더라도, 제1 내지 제3 쓰기 구간(WP1 내지 WP3)은 동일한 지속 시간을 가질 수 있다.
제1 내지 제3 쓰기 구간(WP1 내지 WP3) 각각은 복수의 서브 구간을 포함할 수 있다. 본 발명의 일 예로, 제1 내지 제3 쓰기 구간(WP1 내지 WP3) 각각은 2개의 서브 구간(즉, 제1 및 제2 서브 구간(CY1, CY2))을 포함할 수 있다. 제1 및 제2 서브 구간(CY1, CY2) 각각의 지속 시간은 제1 내지 제3 쓰기 구간(WP1 내지 WP3) 각각의 지속 시간의 1/2배에 대응할 수 있다.
제1 서브 구간(CY1)동안 스캔 신호들 및 발광 제어 신호가 활성화될 수 있고, 제2 서브 구간(CY2)동안 스캔 신호들 중 일부 및 발광 제어 신호가 활성화될 수 있다. 여기서, 제1 서브 구간(CY1)의 제1 스캔 구간(SP1)은 첫번째 스캔 신호들(SC1, SI1, SW1, SB1) 및 첫번째 발광 제어 신호(EM1)가 활성화되는 구간으로 정의된다. 구체적으로, 제1 스캔 구간(SP1)에서 제1 초기화 스캔 신호(SI1), 제1 보상 스캔 신호(SC1), 제1 기입 스캔 신호(SW1), 제1 블랙 스캔 신호(SB1) 및 제1 발광 제어 신호(EM1)가 활성화될 수 있다.
제2 서브 구간(CY2)의 제2 스캔 구간(SP2)은 첫번째 스캔 신호들 중 일부(SB1) 및 첫번째 발광 제어 신호(EM1)가 활성화되는 구간으로 정의된다. 즉, 제2 스캔 구간(SP2)에서는 단지 제1 블랙 스캔 신호(SB1) 및 제1 발광 제어 신호(EM1)만 활성화될 수 있다.
본 발명의 일 예로, 제1 내지 제3 주파수 중 제1 주파수가 기준 주파수로 설정된 경우, 기준 주파수보다 낮은 주파수를 갖는 제2 및 제3 구동 프레임(DFb, DFc)은 가변 블랭크 구간을 더 포함할 수 있다. 가변 블랭크 구간은 데이터 드라이버(200)로부터 영상 표시를 위한 데이터 신호가 출력되지 않고, 일정 전압(예를 들어, 바이어스 전압 또는 블랙 계조 전압 등)으로 유지되는 구간일 수 있다.
예를 들어, 제2 구동 프레임(DFb)은 제2 쓰기 구간(WP2) 이외에 제1 가변 블랭크 구간(VVP1)을 더 포함하고, 제3 구동 프레임(DFc)은 제3 쓰기 구간(WP3) 이외에 제2 가변 블랭크 구간(VVP2)을 더 포함한다. 제2 및 제3 구동 프레임(DFb, DFc)이 서로 다른 주파수를 갖는 경우, 제1 및 제2 가변 블랭크 구간(VVP1, VVP2)의 지속 시간은 서로 상이할 수 있다. 예를 들어, 제3 구동 프레임(DFc)이 제2 구동 프레임(DFb)보다 낮은 주파수를 갖는 경우, 제2 가변 블랭크 구간(VVP2)의 지속 시간은 제1 가변 블랭크 구간(VVP1)의 지속 시간보다 클 수 있다. 가변 블랭크 구간의 지속 시간은 주파수에 따라 가변될 수 있다.
본 발명의 일 예로, 가변 블랭크 구간은 적어도 하나의 서브 구간을 포함할 수 있다. 예를 들어, 제1 가변 블랭크 구간(VVP1)은 2개의 서브 구간(즉, 제3 및 제4 서브 구간(CY3, CY4))을 포함하고, 제2 가변 블랭크 구간(VVP2)은 8개의 서브 구간(즉, 제3 내지 제8 서브 구간(CY3, 내지 CY8))을 포함한다. 가변 블랭크 구간에 포함되는 서브 구간의 개수는 주파수에 따라 가변될 수 있다. 예를 들어, 구동 프레임이 160Hz를 갖는 경우, 가변 블랭크 구간은 1개의 서브 구간을 포함할 수 있고, 96Hz를 포함하는 경우, 가변 블랭크 구간은 5개의 서브 구간을 포함할 수 있다. 즉, 구동 프레임의 주파수가 감소할수록 가변 블랭크 구간에 포함되는 서브 구간의 개수가 증가할 수 있다.
각 구동 프레임은 정수배의 서브 구간을 포함할 수 있다. 본 발명의 일 예로, 구동 프레임이 240Hz를 갖는 경우, 2개의 서브 구간을 포함하고, 구동 프레임이 240Hz를 갖는 경우, 2개의 서브 구간을 포함하고, 구동 프레임이 80Hz를 갖는 경우, 6개의 서브 구간을 포함할 수 있다. 즉, 구동 프레임의 주파수가 감소할수록 각 구동 프레임에 포함되는 서브 구간의 개수는 증가할 수 있다.
가변 블랭크 구간에 포함된 서브 구간 동안 스캔 신호들 중 일부 및 발광 제어 신호가 활성화될 수 있다. 구체적으로, 가변 블랭크 구간에 포함된 서브 구간 동안 제1 블랙 스캔 신호(SB1) 및 제1 발광 제어 신호(EM1)는 활성화되나, 제1 초기화 스캔 신호(SI1), 제1 보상 스캔 신호(SC1) 및 제1 기입 스캔 신호(SW1)는 비활성화 상태로 유지될 수 있다.
도 5 및 도 10을 참조하면, 제1 내지 제3 쓰기 구간(WP1 내지 WP3) 각각은 n개의 수평 구간(OH1 내지 OHn)을 포함할 수 있다. 수평 구간들(OH1 내지 OHn) 각각은 제1 지속 시간을 가질 수 있다. 여기서, 상기 제1 내지 제3 쓰기 구간(WP1 내지 WP3) 각각은 제1 지속 시간의 n배에 대응하는(특히, n배와 실질적으로 동일한) 제2 지속 시간을 가질 수 있다. 본 발명의 일 예로, 제1 지속 시간은 입력 수평 구간들(IH1 내지 IHn) 각각의 지속 시간보다 클 수 있다.
이처럼, 제1 내지 제3 쓰기 구간(WP1 내지 WP3) 각각의 제2 지속 시간이 제1 지속 시간의 n배에 대응하는(즉, n배와 실질적으로 동일한) 경우, 구동 프레임들(DFa, DFb, DFc) 내에서 입력 블랭크 구간들(IVP1 내지 IVP3)에 대응하는 블랭크 구간이 제거될 수 있다. 다만, 주파수 가변에 따라 가변 블랭크 구간이 구동 프레임들(DFa, DFb, DFc) 중 일부 구동 프레임(DFb, DFc) 내에 존재할 수 있다. 제1 주파수가 기준 주파수로 설정될 경우, 제1 구동 프레임(DF1)은 단지 제1 쓰기 구간(WP1)만을 포함하지만, 제2 및 제3 구동 프레임(DFb, DFc)은 제1 및 제2 가변 블랭크 구간(VVP1, VVP2)을 각각 포함한다.
도 3 및 도 10에 도시된 바와 같이, 구동 컨트롤러(100)는 가변 블랭크 구간(VVP1, VVP2) 동안 데이터 드라이버(200)로 트레이닝 동기 신호(T_Sync_c)를 전송할 수 있다. 본 발명의 일 예로, 트레이닝 동기 신호(T_Sync_c)는 각 가변 블랭크 구간(VVP1, VVP2) 내에서 활성화될 수 있다. 구체적으로, 트레이닝 동기 신호(T_Sync_c)는 각 가변 블랭크 구간(VVP1, VVP2)이 개시된 제1 시점(t1b)으로부터 기 설정된 기준 시간이 경과된 제2 시점(t2b)에서 활성화될 수 있다. 도 10에서는 제1 및 제2 시점(t1b, t2b) 사이에 기준 시간만큼의 시간차가 존재하는 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 대안적으로, 제1 및 제2 시점(t1b, t2b)은 실질적으로 일치할 수 있다. 트레이닝 동기 신호(T_Sync_c)는 각 가변 블랭크 구간(VVP1, VVP2)의 첫 번째 서브 구간(즉, 제3 서브 구간(CY3)) 내에서 일정 구간(이하, 트레이닝 구간(TPb)) 동안 활성화될 수 있다. 여기서, 트레이닝 구간(TPb)의 지속 시간은 제3 서브 구간(CY3)의 지속 시간보다 짧을 수 있다.
이처럼, 구동 프레임(DF1 내지 DF3) 내에서 입력 블랭크 구간(IVP1 내지 IVP3)에 대응하는 블랭크 구간이 제거될 경우, 가변 블랭크 구간(VVP1, VVP2) 내에서 트레이닝 동기 신호(T_Sync)를 활성화시킴에 따라, 데이터 드라이버(200) 내의 위상 고정 루프가 주기적으로 트레이닝 동작을 실시할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 표시 패널
PDD: 패널 드라이버 100: 구동 컨트롤러
200: 데이터 드라이버 300: 스캔 드라이버
350: 발광 드라이버 T_Sync: 트레이닝 동기 신호
RGB: 입력 영상 신호 DATA: 영상 데이터
IF1 내지 IF3: 입력 프레임들 DF1 내지 DF3: 구동 프레임들
I_DE: 입력 데이터 인에이블 신호 O_DE: 출력 데이터 인에이블 신호
WP1 내지 WP3: 제1 내지 제3 쓰기 구간
VVP1, VVP2: 제1 및 제2 가변 블랭 구간
HP1 내지 HP4: 홀딩 구간
OH1 내지 OHn: 수평 구간
IH1 내지 IHn: 입력 수평 구간
Th: 임계 시간

Claims (20)

  1. 복수의 화소를 포함하는 표시 패널; 및
    제1 주파수 및 상기 제1 주파수보다 낮은 제2 주파수로 가변되는 복수의 구동 프레임 동안 상기 표시 패널을 구동하는 패널 드라이버를 포함하고,
    상기 구동 프레임들 중 상기 제1 주파수를 갖는 제1 구동 프레임은 제1 쓰기 구간을 포함하고, 상기 제2 주파수를 갖는 제2 구동 프레임은 제2 쓰기 구간 및 가변 블랭크 구간을 포함하며,
    상기 패널 드라이버는,
    데이터 신호들을 출력하는 데이터 드라이버; 및
    상기 데이터 드라이버의 구동을 제어하는 구동 컨트롤러를 포함하고,
    상기 제1 및 제2 쓰기 구간 각각은 n개의 수평 구간을 포함하고,
    상기 수평 구간들 각각은 제1 지속 시간을 갖고, 상기 제1 및 제2 쓰기 구간 각각은 상기 제1 지속 시간의 n배(여기서, n은 1 이상의 정수)에 대응하는 제2 지속 시간을 가지며,
    상기 구동 컨트롤러는 상기 가변 블랭크 구간 동안 상기 데이터 드라이버로 트레이닝 동기 신호를 전송하는 표시 장치.
  2. 제1항에 있어서, 상기 트레이닝 동기 신호는,
    상기 가변 블랭크 구간이 개시된 제1 시점 이후에 활성화되는 표시 장치.
  3. 제2항에 있어서, 상기 트레이닝 동기 신호는,
    상기 제1 시점으로부터 기 설정된 기준 시간이 경과된 제2 시점에 활성화되는 표시 장치.
  4. 제2항에 있어서, 상기 구동 컨트롤러는,
    상기 가변 블랭크 구간 동안 상기 제2 시점으로부터 기 설정된 임계 시간이 경과되면, 경과된 제3 시점에 상기 트레이닝 동기 신호를 추가 활성화시키는 표시 장치.
  5. 제1항에 있어서, 상기 트레이닝 동기 신호의 활성화 구간은 상기 가변 블랭크 구간보다 작은 지속 시간을 갖는 표시 장치.
  6. 제1항에 있어서, 상기 패널 드라이버는,
    상기 화소들에 복수의 스캔 신호를 출력하는 스캔 드라이버를 더 포함하고,
    상기 복수의 스캔 신호들은 상기 제1 및 제2 쓰기 구간 내에서 상기 화소들에 제공되고,
    상기 복수의 스캔 신호들 중 일부 스캔 신호는 상기 가변 블랭크 구간 내에서 활성화되고, 상기 복수의 스캔 신호들 중 나머지 스캔 신호는 상기 가변 블랭크 구간 내에서 활성화되지 않는 표시 장치.
  7. 제6항에 있어서, 상기 패널 드라이버는,
    상기 화소들에 발광 제어 신호를 출력하는 발광 드라이버를 더 포함하고,
    상기 발광 제어 신호는 상기 제1 및 제2 쓰기 구간 내에서 활성화되고,
    상기 발광 제어 신호는 상기 가변 블랭크 구간 내에서 활성화되는 표시 장치.
  8. 제7항에 있어서, 상기 일부 스캔 신호는,
    상기 나머지 스캔 신호보다 높은 주파수를 갖고, 상기 발광 제어 신호와 동일한 주파수를 갖는 표시 장치.
  9. 제1항에 있어서, 상기 제1 및 제2 쓰기 구간 각각은,
    복수의 서브 구간을 포함하고,
    상기 가변 블랭크 구간은 적어도 하나의 서브 구간을 포함하고,
    각 구동 프레임은 상기 서브 구간의 정수배에 대응하는 지속 시간을 갖는 표시 장치.
  10. 복수의 화소를 포함하는 표시 패널; 및
    제1 주파수 및 상기 제1 주파수보다 낮은 제2 주파수로 가변되는 복수의 구동 프레임 동안 상기 표시 패널을 구동하는 패널 드라이버를 포함하고,
    상기 구동 프레임들 중 상기 제1 주파수를 갖는 제1 구동 프레임은 상기 화소들에 데이터 신호들이 기입되는 제1 쓰기 구간을 포함하고, 상기 구동 프레임들 중 상기 제2 주파수를 갖는 제2 구동 프레임은 상기 화소들에 상기 데이터 신호들이 기입되는 제2 쓰기 구간 및 상기 데이터 신호들을 홀딩하는 적어도 하나의 홀딩 구간을 포함하고,
    상기 패널 드라이버는,
    상기 데이터 신호들을 출력하는 데이터 드라이버; 및
    상기 데이터 드라이버의 구동을 제어하는 구동 컨트롤러를 포함하고,
    상기 구동 컨트롤러는 상기 적어도 하나의 홀딩 구간 동안 상기 데이터 드라이버로 트레이닝 동기 신호를 전송하는 표시 장치.
  11. 제10항에 있어서,
    상기 제2 쓰기 구간은 상기 제1 쓰기 구간의 지속 시간과 동일한 지속 시간을 갖는 표시 장치.
  12. 제11항에 있어서, 상기 제1 및 제2 쓰기 구간 각각은,
    n개의 수평 구간을 포함하고,
    상기 수평 구간들 각각은 제1 지속 시간을 갖고, 상기 제1 및 제2 쓰기 구간 각각은 상기 제1 지속 시간의 n배에 대응하는 제2 지속 시간을 갖는 표시 장치.
  13. 제10항에 있어서, 상기 트레이닝 동기 신호는,
    상기 가변 블랭크 구간이 개시된 제1 시점 이후에 활성화되는 표시 장치.
  14. 제13항에 있어서, 상기 트레이닝 동기 신호는,
    상기 제1 시점으로부터 기 설정된 기준 시간이 경과된 제2 시점에 활성화되는 표시 장치.
  15. 제13항에 있어서, 상기 제2 구동 프레임이 복수의 홀딩 구간을 포함할 경우,
    상기 제1 시점은 상기 복수의 홀딩 구간 중 첫번째 홀딩 구간이 개시된 시점인 표시 장치.
  16. 제13항에 있어서, 상기 신호 컨트롤러는,
    상기 복수의 홀딩 구간 동안 상기 제2 시점으로부터 기 설정된 임계 시간이 경과되면, 경과된 제3 시점에 상기 트레이닝 동기 신호를 추가 활성화시키는 표시 장치.
  17. 제10항에 있어서, 상기 트레이닝 동기 신호의 활성화 구간은 상기 홀딩 구간보다 작은 지속 시간을 갖는 표시 장치.
  18. 제10항에 있어서, 상기 패널 드라이버는,
    상기 화소들에 복수의 스캔 신호를 출력하는 스캔 드라이버를 더 포함하고,
    상기 복수의 스캔 신호들은 상기 제1 및 제2 쓰기 구간 내에서 상기 화소들에 제공되고,
    상기 복수의 스캔 신호들 중 일부 스캔 신호는 상기 홀딩 구간 내에서 활성화되고, 상기 복수의 스캔 신호들 중 나머지 스캔 신호는 상기 홀딩 구간 내에서 활성화되지 않는 표시 장치.
  19. 제18항에 있어서, 상기 패널 드라이버는,
    상기 화소들에 발광 제어 신호를 출력하는 발광 드라이버를 더 포함하고,
    상기 발광 제어 신호는 상기 제1 및 제2 쓰기 구간 내에서 활성화되고,
    상기 발광 제어 신호는 상기 홀딩 구간 내에서 활성화되는 표시 장치.
  20. 제19항에 있어서, 상기 일부 스캔 신호는,
    상기 나머지 스캔 신호보다 높은 주파수를 갖고, 상기 발광 제어 신호와 동일한 주파수를 갖는 표시 장치.
KR1020220075260A 2022-06-21 2022-06-21 표시 장치 KR20230174771A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220075260A KR20230174771A (ko) 2022-06-21 2022-06-21 표시 장치
US18/126,650 US11972730B2 (en) 2022-06-21 2023-03-27 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220075260A KR20230174771A (ko) 2022-06-21 2022-06-21 표시 장치

Publications (1)

Publication Number Publication Date
KR20230174771A true KR20230174771A (ko) 2023-12-29

Family

ID=89169113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220075260A KR20230174771A (ko) 2022-06-21 2022-06-21 표시 장치

Country Status (2)

Country Link
US (1) US11972730B2 (ko)
KR (1) KR20230174771A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140140939A (ko) 2013-05-30 2014-12-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치용 신호 처리 방법
KR102637731B1 (ko) * 2017-12-26 2024-02-19 삼성전자주식회사 데이터 라인 구동 회로, 이를 포함하는 디스플레이 구동 회로 및 디스플레이 구동 방법
KR102514244B1 (ko) * 2018-09-07 2023-03-28 삼성디스플레이 주식회사 가변 프레임 모드를 지원하는 표시 장치, 및 표시 장치의 구동 방법
KR102593326B1 (ko) 2018-11-26 2023-10-25 엘지디스플레이 주식회사 유기발광 표시장치
KR20210113530A (ko) 2020-03-06 2021-09-16 삼성디스플레이 주식회사 클록 트레이닝을 수행하는 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법
KR20210126177A (ko) * 2020-04-09 2021-10-20 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20220034971A (ko) * 2020-09-11 2022-03-21 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20230410742A1 (en) 2023-12-21
US11972730B2 (en) 2024-04-30

Similar Documents

Publication Publication Date Title
US10971074B2 (en) Displays with multiple scanning modes
US11043169B2 (en) Organic light emitting display device and driving method thereof
US10109240B2 (en) Displays with multiple scanning modes
KR100947560B1 (ko) 플랫 패널 디스플레이 장치, 방법 및 시스템
US10685603B2 (en) All-around display device and pixel in the same
CN110021266B (zh) 有机发光显示设备及其驱动方法
US11423843B2 (en) Scan driver and display device having the same
US9104257B2 (en) Display apparatus and method of driving the same
JP2008122748A (ja) 電子回路、電子装置、その駆動方法、電気光学装置および電子機器
US20230162655A1 (en) Display device and method of driving thereof
KR20230174771A (ko) 표시 장치
US20230011187A1 (en) Dynamic compensation of power supply voltages for different sections of display area
US11893946B2 (en) Display device
CN113053295A (zh) 显示装置
US20220139326A1 (en) Display device
US20240177645A1 (en) Display device
US11657749B2 (en) Display device having adjusted driving voltage based on change in image signal
US20230079023A1 (en) Display device and electronic apparatus including the same
US12008946B2 (en) Display device
US11978397B2 (en) Display device
CN116093112A (zh) 显示装置
KR20230123569A (ko) 표시 장치
CN118038783A (zh) 显示装置和驱动显示装置的方法
KR20230036601A (ko) 표시 장치