KR20230174356A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230174356A
KR20230174356A KR1020220075085A KR20220075085A KR20230174356A KR 20230174356 A KR20230174356 A KR 20230174356A KR 1020220075085 A KR1020220075085 A KR 1020220075085A KR 20220075085 A KR20220075085 A KR 20220075085A KR 20230174356 A KR20230174356 A KR 20230174356A
Authority
KR
South Korea
Prior art keywords
area
display area
display
algorithm
image signal
Prior art date
Application number
KR1020220075085A
Other languages
English (en)
Inventor
우덕화
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220075085A priority Critical patent/KR20230174356A/ko
Priority to US18/142,807 priority patent/US11948517B2/en
Priority to CN202310637108.0A priority patent/CN117275402A/zh
Publication of KR20230174356A publication Critical patent/KR20230174356A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 표시 패널 및 구동 컨트롤러를 포함하고, 상기 구동 컨트롤러는 입력 영상 신호를 상기 표시 패널의 제1 표시 영역 내 제1 화소 유닛에 대응하는 제1 영상 신호 및 상기 표시 패널의 제2 표시 영역 내 제2 화소 유닛 및 비화소 유닛에 대응하는 제2 영상 신호로 구분하고, 상기 구동 컨트롤러는 상기 제2 영상 신호를 복수의 그레이 레벨들을 근거로 분류하여 데이터 히스토그램을 생성하고, 상기 데이터 히스토그램을 근거로 제1 알고리즘 또는 제2 알고리즘을 선택하고, 상기 제2 알고리즘은 상기 제2 영상 신호를 미리 설정된 커널 매트릭스와 연산한 제1 결과값을 근거로 제2 결과값을 산출하며, 상기 구동 컨트롤러는 상기 제2 알고리즘이 선택된 경우, 상기 제2 결과값을 근거로 상기 제2 표시 영역 내 상기 제2 화소 유닛에 대응하는 제1 데이터 신호를 출력할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 품질이 향상된 표시 장치에 관한 것이다.
영상 정보를 제공하기 위하여 다양한 형태의 표시 장치가 사용되고 있으며, 표시 장치는 외부 신호를 수신하거나, 외부에 출력 신호를 제공하는 전자 모듈을 포함할 수 있다. 예를 들어, 전자 모듈은 적외선 감지 센서, 근접 센서, 카메라 모듈 등을 포함할 수 있으며, 고화질의 촬영 이미지를 얻을 수 있는 표시 장치에 대한 요구가 늘어나고 있다.
한편, 표시 장치에서 영상이 표시되는 영역을 증가시키기 위해 카메라 모듈 등의 전자 모듈을 영상이 표시되는 영역에 배치하고 있다. 표시 패널은 전자 모듈의 성능 저하를 방지하기 위해 전자 모듈과 중첩되는 영역에 배치되는 화소의 수를 감소시킬 수 있다.
본 발명은 표시 품질이 향상된 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 제1 광 투과율을 갖는 제1 표시 영역 및 상기 제1 광 투과율보다 높은 제2 광 투과율을 갖는 제2 표시 영역이 정의된 표시 패널 및 입력 영상 신호를 수신하고, 상기 표시 패널로 제공될 데이터 신호를 출력하는 구동 컨트롤러를 포함하고, 상기 구동 컨트롤러는 상기 입력 영상 신호를 상기 표시 패널의 상기 제1 표시 영역 내 제1 화소 유닛에 대응하는 제1 영상 신호 및 상기 표시 패널의 상기 제2 표시 영역 내 제2 화소 유닛 및 상기 제2 화소 유닛과 인접한 비화소 유닛에 대응하는 제2 영상 신호로 구분하고, 상기 구동 컨트롤러는 상기 제2 영상 신호를 복수의 그레이 레벨들을 근거로 분류하여 데이터 히스토그램을 생성하고, 상기 데이터 히스토그램의 상기 복수의 그레이 레벨들 중 일부에 포함된 상기 제2 영상 신호의 개수를 근거로 제1 알고리즘 또는 상기 제1 알고리즘과 상이한 제2 알고리즘을 선택하고, 상기 제2 알고리즘은 상기 제2 영상 신호를 미리 설정된 커널 매트릭스와 연산한 제1 결과값을 근거로 상기 제1 결과값보다 작은 제2 결과값을 산출하며, 상기 구동 컨트롤러는 상기 제2 알고리즘이 선택된 경우, 상기 제2 결과값을 근거로 상기 제2 표시 영역 내 상기 제2 화소 유닛에 대응하는 제1 데이터 신호를 출력할 수 있다.
상기 제1 알고리즘은 상기 제2 영상 신호를 미리 설정된 커널 매트릭스와 연산하고, 상기 구동 컨트롤러는 상기 제1 알고리즘이 선택된 경우, 상기 제2 표시 영역 내 상기 화소 유닛에 대응하는 제2 데이터 신호를 출력할 수 있다.
상기 제2 알고리즘은 상기 제1 결과값에 0을 곱하여 상기 제2 결과값을 산출할 수 있다.
상기 제2 알고리즘은 상기 제1 결과값에 0보다 크고 1보다 작은 가중치를 곱하여 상기 제2 결과값을 산출할 수 있다.
상기 제2 알고리즘은 상기 제1 결과값에 함수를 대입하여 상기 제2 결과값을 산출할 수 있다.
상기 함수는 3차 함수를 포함할 수 있다.
상기 제2 표시 영역과 중첩하게 배치된 전자 모듈을 더 포함할 수 있다.
상기 제2 표시 영역의 단위 면적당 제2 화소 유닛들의 개수는 상기 제1 표시 영역의 단위 면적당 제1 화소 유닛들의 개수보다 작을 수 있다.
상기 구동 컨트롤러는 상기 데이터 히스토그램의 상기 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 상기 제2 영상 신호의 개수가 상기 제2 영상 신호의 전체 개수의 80% 내지 90%인 경우, 상기 제2 알고리즘을 선택할 수 있다.
상기 표시 패널은 제1 측, 상기 제1 측과 나란한 제2 측, 상기 제1 측과 교차하는 방향으로 연장된 제3 측, 상기 제2 측과 나란한 제4 측을 포함하는 제1 부분, 상기 제1 측에서 연장되고, 적어도 일부분이 벤딩된 제2 부분, 및 상기 제2 측에서 연장되고, 적어도 일부분이 벤딩된 제3 부분을 포함할 수 있다.
상기 제1 부분에는 상기 제1 표시 영역이 정의되고, 상기 제2 부분 및 상기 제3 부분에는 상기 제2 표시 영역이 정의될 수 있다.
상기 표시 패널은 상기 제3 측에서 연장되고, 적어도 일부분이 벤딩된 제4 부분 및 상기 제4 측에서 연장되고, 적어도 일부분이 벤딩된 제5 부분을 더 포함하고, 상기 제4 부분 및 상기 제5 부분에는 상기 제2 표시 영역이 정의될 수 있다.
상기 구동 컨트롤러는 상기 입력 영상 신호를 감마 영상 신호로 변환하는 감마 변환부, 상기 감마 영상 신호를 저장하고, 상기 제1 표시 영역 내 상기 제1 화소 유닛에 대응하는 상기 제1 영상 신호 및 상기 제2 표시 영역 내 상기 제2 화소 유닛 및 비화소 유닛에 대응하는 상기 제2 영상 신호를 출력하는 메모리, 상기 제2 영상 신호를 상기 커널 매트릭스와 연산하고, 보상 신호를 출력하는 보상부, 상기 보상 신호를 상기 제2 표시 영역 내 상기 제2 화소 유닛에 매핑하는 매핑부, 상기 매핑부로부터 출력되는 신호를 상기 데이터 신호로 변환하는 감마 역변환부를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 광 투과율을 갖는 제1 표시 영역 및 상기 제1 광 투과율보다 높은 제2 광 투과율을 갖는 제2 표시 영역이 정의된 표시 패널 및 입력 영상 신호를 수신하고, 상기 표시 패널로 제공될 데이터 신호를 출력하는 구동 컨트롤러를 포함하고, 상기 구동 컨트롤러는 상기 입력 영상 신호를 상기 표시 패널의 상기 제1 표시 영역 내 제1 화소 유닛에 대응하는 제1 영상 신호 및 상기 표시 패널의 상기 제2 표시 영역 내 제2 화소 유닛 및 상기 제2 화소 유닛과 인접한 비화소 유닛에 대응하는 제2 영상 신호로 구분하고, 상기 구동 컨트롤러는 상기 제2 영상 신호를 복수의 그레이 레벨들을 근거로 분류하여 데이터 히스토그램을 생성하고, 상기 데이터 히스토그램의 상기 복수의 그레이 레벨들 중 일부에 포함된 상기 제2 영상 신호의 개수를 근거로 제1 알고리즘 또는 상기 제1 알고리즘과 상이한 제2 알고리즘을 선택하고, 상기 제1 알고리즘은 상기 제2 영상 신호를 미리 설정된 커널 매트릭스와 연산한 제1 결과값을 연산하고, 상기 제2 알고리즘은 상기 제1 결과값을 근거로 상기 제1 결과값보다 작은 제2 결과값을 산출하며, 상기 구동 컨트롤러는 상기 제1 알고리즘이 선택된 경우, 상기 제2 표시 영역 내 상기 화소 유닛에 대응하는 제1 데이터 신호를 출력하고, 상기 제2 알고리즘이 선택된 경우, 상기 제2 결과값을 근거로 상기 제2 표시 영역 내 상기 화소 유닛에 대응하는 제2 데이터 신호를 출력할 수 있다.
제2 알고리즘은 제1 방법, 제2 방법, 및 제3 방법을 포함하고, 상기 제1 방법은 상기 제1 결과값에 0을 곱하여 상기 제2 결과값을 산출하고, 상기 제2 방법은 상기 제1 결과값에 0보다 크고 1보다 작은 가중치를 곱하여 상기 제2 결과값을 산출하며, 상기 제3 방법은 상기 제1 결과값에 n(n>1)차 함수를 대입하여 상기 제2 결과값을 산출할 수 있다.
상기 구동 컨트롤러는 상기 데이터 히스토그램의 상기 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 상기 제2 영상 신호의 개수가 상기 제2 영상 신호의 전체 개수의 90% 이상인 경우, 상기 제1 방법을 선택하고, 상기 구동 컨트롤러는 상기 데이터 히스토그램의 상기 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 상기 제2 영상 신호의 개수가 상기 제2 영상 신호의 전체 개수의 80% 이상 90% 미만인 경우, 상기 제2 방법 또는 제3 방법을 선택하며, 상기 구동 컨트롤러는 상기 데이터 히스토그램의 상기 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 상기 제2 영상 신호의 개수가 상기 제2 영상 신호의 전체 개수의 0% 이상 80% 미만인 경우, 상기 제1 알고리즘을 선택할 수 있다.
상기 제2 표시 영역의 단위 면적당 제2 화소 유닛들의 개수는 상기 제1 표시 영역의 단위 면적당 제1 화소 유닛들의 개수보다 작을 수 있다.
상기 제2 표시 영역과 중첩하게 배치된 전자 모듈을 더 포함하고, 상기 전자 모듈은 카메라를 포함할 수 있다.
상기 표시 패널은 제1 측, 상기 제1 측과 나란한 제2 측, 상기 제1 측과 교차하는 방향으로 연장된 제3 측, 상기 제2 측과 나란한 제4 측을 포함하고, 상기 제1 표시 영역이 정의된 제1 부분, 상기 제1 측에서 연장되고, 적어도 일부분이 벤딩되고, 상기 제2 표시 영역이 정의된 제2 부분, 및 상기 제2 측에서 연장되고, 적어도 일부분이 벤딩되고, 상기 제2 표시 영역이 정의된 제3 부분을 포함할 수 있다.
상기 표시 패널은 상기 제3 측에서 연장되고, 적어도 일부분이 벤딩된 제4 부분 및 상기 제4 측에서 연장되고, 적어도 일부분이 벤딩된 제5 부분을 더 포함하고, 상기 제4 부분 및 상기 제5 부분에는 상기 제2 표시 영역이 정의될 수 있다.
상술된 바에 따르면, 제1 알고리즘을 적용하는 경우, 구동 컨트롤러는 제2 화소 유닛에 대응하는 영상 신호뿐만 아니라 비화소 유닛에 대응하는 영상 신호들을 기반으로 제2 화소 유닛에 대응하는 보상 영상 신호를 출력하므로 제2 표시 영역의 표시 품질이 저하되는 것을 방지할 수 있다. 따라서, 표시 품질이 향상된 표시 장치를 제공할 수 있다.
또한, 상술된 바에 따르면, 구동 컨트롤러는 제2 영상 신호가 black을 표현하는 영상 신호라고 판단되는 경우, 제2 알고리즘을 적용할 수 있다. 구동 컨트롤러는 제2 화소 유닛에 대응하는 영상 신호뿐만 아니라 비화소 유닛에 대응하는 영상 신호들을 기반으로 출력된 제1 결과값에 제1 방법 내지 제3 방법 중 적어도 하나를 적용하여 제1 결과값보다 작은 제2 결과값을 출력할 수 있다. 구동 컨트롤러로부터 출력되는 데이터 신호는 낮은 계조 데이터를 가지도록 출력될 수 있고, 제2 표시 영역의 black의 표현력이 향상될 수 있다. 따라서, 표시 품질이 향상된 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 도 2에 도시된 I-I'에 따라 절단한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 도 4의 AA' 영역을 확대하여 도시한 평면도이다.
도 6은 본 발명의 일 실시예에 따른 도 5에 도시된 하나의 화소 유닛에 포함된 발광 영역의 구성을 도시한 평면도이다.
도 7은 본 발명의 일 실시예에 따른 도 4의 BB' 영역을 도시한 평면도이다.
도 8은 본 발명의 일 실시예에 따른 도 7에 도시한 BB' 영역의 일부를 도시한 평면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 패널의 제2 표시 영역의 일부를 도시한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 11은 본 발명의 일 실시예에 따른 구동 컨트롤러의 구성을 도시한 블록도이다.
도 12는 본 발명의 일 실시예에 따른 영상 신호 처리 회로의 구성을 보여주는 블록도이다.
도 13은 본 발명의 일 실시예에 따른 구동 컨트롤러의 동작을 도시한 흐름도이다.
도 14는 본 발명의 일 실시예에 따른 데이터 히스토그램을 도시한 것이다.
도 15는 본 발명의 일 실시예에 따른 제1 알고리즘 및 제2 알고리즘에 제공되는 제2 영상 신호 및 커널 매트릭스를 도시한 것이다.
도 16은 본 발명의 일 실시예에 따른 제1 알고리즘 및 제2 알고리즘에 제공되는 제2 영상 신호 및 커널 매트릭스의 예시적인 값을 도시한 것이다.
도 17은 본 발명의 일 실시예에 따른 제2 알고리즘의 제3 방법에 이용되는 함수를 도시한 것이다.
도 18은 본 발명의 일 실시예에 따른 표시 장치를 도시한 사시도이다.
도 19는 본 발명의 일 실시예에 따른 표시 장치를 도시한 사시도이다.
도 20a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 20b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이고, 도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 1 및 도 2를 참조하면, 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(DD)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자 장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로써, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 적용될 수 있음은 물론이다. 본 실시예에서, 표시 장치(DD)는 스마트 폰으로 예시적으로 도시되었다.
표시 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1a에서 영상(IM)의 일 예로 시계 및 아이콘들이 도시되었다. 영상(IM)이 표시되는 표시면(FS)은 표시 장치(DD)의 전면(front surface)과 대응될 수 있으며, 윈도우 패널(WP)의 전면과 대응될 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
본 발명의 일 실시예에 따른 표시 장치(DD)는 외부에서 인가되는 사용자의 입력을 감지할 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 표시 장치(DD)는 표시 장치(DD)의 구조에 따라 표시 장치(DD)의 측면이나 배면에 인가되는 사용자의 입력을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시 장치(DD)는 윈도우 패널(WP), 반사 방지 패널(RPP), 표시 모듈(DM), 압력 전자 모듈(EM) 및 하우징(HU)을 포함할 수 있다. 본 실시예에서, 윈도우 패널(WP)와 하우징(HU)은 결합되어 표시 장치(DD)의 외관을 구성한다.
윈도우 패널(WP)은 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우 패널(WP)은 유리 또는 플라스틱을 포함할 수 있다. 윈도우 패널(WP)은 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우 패널(WP)은 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
윈도우 패널(WP)의 표시면(FS)은 상술한 바와 같이, 표시 장치(DD)의 전면을 정의한다. 표시면(FS)은 투과 영역(TA) 및 베젤 영역(BZA)을 포함할 수 있다.
투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과 영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다. 본 발명의 일 실시예에 따른 윈도우 패널(WP)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
반사 방지 패널(RPP)은 윈도우 패널(WP) 아래에 배치될 수 있다. 반사 방지 패널(RPP)은 윈도우 패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에서, 반사 방지 패널(RPP)은 생략되거나, 표시 모듈(DM) 내에 내장될 수 있다.
표시 모듈(DM)은 영상(IM)을 표시하고 외부 입력을 감지할 수 있다. 표시 모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
본 실시예에서, 액티브 영역(AA)은 영상(IM)이 표시되는 영역이며, 동시에 외부 입력이 감지되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 영상(IM)이 표시되는 영역과 외부 입력이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
본 실시예에서, 표시 모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)이 윈도우 패널(WP)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 표시 모듈(DM)의 주변 영역(NAA)의 일부분은 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 표시 장치(DD)의 배면을 향하게 되어, 표시 장치(DD) 전면에서의 베젤 영역(BZA)이 감소될 수 있다. 또는, 표시 모듈(DM)은 액티브 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다.
표시 모듈(DM)은 표시 패널(DP), 입력 센서(ISU), 및 구동 회로(DC)를 포함할 수 있다.
표시 패널(DP)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 패널(DP)이 생성하는 영상(IM)은 투과 영역(TA)을 통해 외부에서 사용자에게 시인된다.
입력 센서(ISU)은 외부에서 인가되는 외부 입력을 감지한다. 상술한 바와 같이, 입력 센서(ISU)은 윈도우 패널(WP)에 제공되는 외부 입력을 감지할 수 있다.
표시 패널(DP)은 패드 영역(PP)을 포함할 수 있다. 표시 패널(DP)의 패드 영역(PP)에는 복수의 신호 패드들이 배치될 수 있다. 표시 패널(DP)은 신호 패드들을 통해 인쇄 회로 기판(FCB)과 전기적으로 연결될 수 있다. 일 실시예에서, 패드 영역(PP)에는 표시 패널(DP)의 동작에 필요한 신호들을 생성하는 구동칩이 실장될 수 있다.
인쇄 회로 기판(FCB)은 표시 패널(DP) 및 입력 센서(ISU)를 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 일 실시예에서, 인쇄 회로 기판(FCB)은 표시 패널(DP)을 구동하기 위한 패널 구동 회로(PDC)를 포함할 수 있다. 패널 구동 회로(PDC)는 집적 회로로 형성되어서 인쇄 회로 기판(FCB) 상에 실장될 수 있다.
전자 모듈(EM)은 표시 모듈(DM) 아래에 배치될 수 있다. 일 실시예에서, 전자 모듈(EM)은 접착 부재(미 도시됨)를 통해 표시 모듈(DM) 배면에 결합될 수 있다.
평면 상에서 전자 모듈(EM)은 액티브 영역(AA)과 중첩하여 배치될 수 있다. 따라서, 베젤 영역(BZA)에 전자 모듈(EM)이 배치될 공간이 생략될 수 있고, 베젤 영역(BZA)의 면적의 증가가 방지될 수 있다.
예를 들어, 전자 모듈(EM)이 적외선 발광 다이오드, 유기 발당 다이오드, 레이저 다이오드, 또는 형광체 등과 같이 광을 출력하는 광원 소자를 포함하는 경우, 전자 모듈(EM)은 투과 영역(TA)을 통해 광을 외부로 출력할 수 있다. 전자 모듈(EM)이 적외선 감지 센서, 근접 센서, 전자 결합 소자(charge-coupled device, CCD), 광 감지 센서, 포토 트랜지스터 또는 포토 다이오드와 같은 수광 모듈인 경우, 전자 모듈(EM)은 투과 영역(TA)을 통해 전달되는 외부 광을 수신할 수 있다. 일 실시예에서, 전자 모듈(EM)은 카메라일 수 있다. 전자 모듈(EM)은 반드시 하나의 소자로 구성될 필요는 없으며, 다수의 소자들이 모여 어레이 형태로 구성될 수도 있다.
하우징(HU)은 윈도우 패널(WP)와 결합된다. 하우징(HU)은 윈도우 패널(WP)와 결합되어 반사 방지 패널(RPP), 표시 모듈(DM), 전자 모듈(EM)이 수용될 공간을 제공할 수 있다.
하우징(HU)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(HU)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(HU)은 내부 공간에 수용된 표시 장치(DD)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 3은 본 발명의 일 실시예에 따른 도 2에 도시된 I-I'에 따라 절단한 단면도이다.
도 3에는 제1 방향(DR1)과 제3 방향(DR3)이 정의하는 표시 장치(DD)의 단면을 도시하였다. 도 3에 있어서, 표시 장치(DD)의 구성 요소들은 그들의 적층 관계를 설명하기 위해 단순하게 도시되었다.
본 발명의 일 실시예에 따른 표시 장치(DD)는 표시 패널(DP), 입력 센서(ISU), 반사 방지 패널(RPP, anti-reflector), 및 윈도우 패널(WP)을 포함할 수 있다. 표시 패널(DP), 입력 센서(ISU), 반사 방지 패널(RPP), 및 윈도우 패널(WP) 중 적어도 일부의 구성 요소들은 연속 공정에 의해 형성되거나, 적어도 일부의 구성 요소들은 접착 부재를 통해 서로 결합될 수 있다. 예를 들어, 입력 센서(ISU)와 반사 방지 패널(RPP)는 접착 부재(AD1)에 의해 결합될 수 있다. 반사 방지 패널(RPP)와 윈도우 패널(WP)은 접착 부재(AD2)에 의해 결합될 수 있다.
접착 부재들(AD1, AD2)는 감압 접착 필름(PSA, Pressure Sensitive Adhesive film), 광학 투명 접착 필름(OCA, Optically Clear Adhesive film) 또는 광학 투명 접착 수지(OCR, Optically Clear Resin)와 같은 투명한 접착 부재일 수 있다. 이하에서 설명되는 접착 부재는 통상의 접착제 또는 점착제를 포함할 수 있다. 본 발명의 일 실시예에서 반사 방지 패널(RPP) 및 윈도우 패널(WP)은 다른 구성요소로 대체되거나 생략될 수 있다.
도 3에 있어서, 입력 센서(ISU), 반사 방지 패널(RPP, anti-reflector), 및 윈도우 패널(WP) 중 표시 패널(DP)과 연속공정을 통해 형성된 입력 센서(ISU)는 표시 패널(DP)에 직접 배치된다. 본 명세서에서 "B 구성요소가 A 구성요소 상에 직접 배치된다"는 것은 A 구성요소와 B 구성요소 사이에 별도의 접착층/접착부재가 배치되지 않는 것을 의미한다. B 구성요소는 A 구성요소가 형성된 이후에 A 구성요소가 제공하는 베이스면 상에 연속공정을 통해 형성된다.
본 실시예에서 반사 방지 패널(RPP) 및 윈도우 패널(WP)은 "패널" 타입이고, 입력 센서(ISU)은 "층" 타입이다. "패널" 타입은 베이스 면을 제공하는 베이스층, 예컨대 합성수지 필름, 복합재료 필름, 유리 기판 등을 포함하지만, "층" 타입은 상기 베이스층이 생략될 수 있다. 다시 말해, "층" 타입의 구성 요소들은 다른 구성요소가 제공하는 베이스면 상에 배치된다. 본 발명의 일 실시예에서 반사 방지 패널(RPP) 및 윈도우 패널(WP)은 "층" 타입일 수도 있다.
표시 패널(DP)은 이미지를 생성하고, 입력 센서(ISU)는 외부 입력(예컨대, 터치 이벤트)의 좌표 정보를 획득한다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 표시 장치(DD)는 표시 패널(DP)의 하면(또는 배면)에 배치된 보호 부재를 더 포함할 수 있다. 보호 부재와 표시 패널(DP)은 접착 부재를 통해 결합될 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있으나, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기 발광 표시 패널, 퀀텀닷 발광 표시 패널, 마이크로 엘이디 표시 패널, 또는 나노 엘이디 표시 패널일 수 있다. 상기 패널들은 발광 소자의 구성 물질에 따라 구별된다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및/또는 퀀텀로드 등을 포함할 수 있다. 마이크로 엘이디 표시 패널의 발광층은 마이크로 엘이디를 포함할 수 있다. 나노 엘이디 표시 패널의 발광층은 나노 엘이디를 포함할 수 있다.
반사 방지 패널(RPP)은 윈도우 패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사 방지 패널(RPP)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅 타입일 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자 자체 또는 보호필름이 반사 방지 패널(RPP)의 베이스층으로 정의될 수 있다.
본 발명의 일 실시예에 따른 반사 방지 패널(RPP)은 컬러 필터들을 포함할 수 있다. 컬러 필터들은 소정의 배열을 갖는다. 표시 패널(DP)에 포함된 화소들의 발광컬러들을 고려하여 컬러 필터들의 배열이 결정될 수 있다. 반사 방지 패널(RPP)은 컬러필터들에 인접한 블랙매트릭스를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 반사 방지 패널(RPP)은 상쇄간섭 구조물을 포함할 수 있다. 예컨대, 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소된다.
본 발명의 일 실시예에 따른 윈도우 패널(WP)은 유리 기판 및/또는 합성수지 필름 등을 포함할 수 있다. 윈도우 패널(WP)은 단층으로 제한되지 않는다. 윈도우 패널(WP)은 접착 부재로 결합된 2개 이상의 필름들을 포함할 수 있다. 별도로 도시하지는 않았으나, 윈도우 패널(WP)은 기능성 코팅층을 더 포함할 수 있다. 기능성 코팅층은 지문 방지층, 반사 방지층, 및 하드 코팅층 등을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 4를 참조하면, 표시 패널(DP)은 스캔 구동 회로(SDC), 복수의 신호 라인들(SGL, 이하 신호 라인들), 복수의 신호 패드들(DP-PD) 및 복수의 화소들(PX, 이하 화소들)을 포함할 수 있다.
스캔 구동 회로(SDC)는 복수의 스캔 신호들(이하, 스캔 신호들)을 생성하고, 스캔 신호들을 후술하는 복수의 스캔 라인들(SL, 이하 스캔 라인들)에 순차적으로 출력한다.　스캔 구동 회로(SDC)는 스캔 신호들뿐만 아니라 다른 제어 신호들을 화소들(PX)로 출력할 수 있다.
스캔 구동 회로(SDC)는 화소들(PX) 내 트랜지스터들과 동일한 공정을 통해 형성된 복수의 트랜지스터들을 포함할 수 있다.
신호 라인들(SGL)은 스캔 라인들(SL), 데이터 라인들(DL), 전원 라인(PL), 발광 제어 라인들(EL) 및 제어 신호 라인(CSL)을 포함한다. 스캔 라인들(SL), 데이터 라인들(DL) 및 발광 제어 라인들(EL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결된다. 전원 라인(PL)은 화소들(PX)에 공통으로 연결된다. 제어 신호 라인(CSL)은 스캔 구동 회로(SDC)에 제어 신호들을 제공할 수 있다. 전원 라인(PL)은 화소들(PX)의 동작에 필요한 전압을 제공할 수 있다. 전원 라인(PL)은 서로 다른 전압들을 제공하는 복수의 라인들을 포함할 수 있다.
본 실시예에서 신호 라인들(SGL)은 보조 라인들(SSL)을 더 포함할 수 있다. 보조 라인들(SSL)은 입력 감지층(ISL, 도 2 참조)에 연결되는 신호 라인이다. 본 발명의 일 실시예에서 보조 라인들(SSL)은 생략될 수 있다. 보조 라인들(SSL)은 컨택홀들(CNT)에 각각 연결된다. 보조 라인들(SSL)은 컨택홀들(CNT)을 통해 후술하는 입력 센서(ISU, 도 6 참조)의 신호 라인들과 전기적으로 연결될 수 있다.
신호 패드들(DP-PD)은 데이터 라인들(DL), 전원 라인(PL), 및 제어 신호 라인(CSL)에 전기적으로 연결될 수 있다. 신호 패드들(DP-PD)은 주변 영역(NAA)의 일부 영역에 정의된 패드 영역(PP)에 서로 인접하게 배치된다.
액티브 영역(AA)은 화소들(PX)이 배치된 영역으로 정의될 수 있다. 액티브 영역(AA)에 복수의 전자 소자들이 배치된다. 전자 소자들은 화소들(PX) 각각에 구비된 유기발광 다이오드와 그에 연결된 화소 구동 회로를 포함한다. 스캔 구동 회로(SDC), 신호 라인들(SGL), 신호 패드들(DP-PD, IS-PD) 및 화소 구동 회로는 도 3에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
도면에 도시되지 않았으나, 화소들(PX) 각각은 복수의 트랜지스터들, 커패시터 및 유기발광 다이오드를 포함할 수 있다. 화소들(PX)은 스캔 라인들(SL), 데이터 라인들(DL), 발광 제어 라인들(EL) 및 전원 라인(PL)을 통해 수신되는 신호들에 응답해서 발광한다.
표시 패널(DP)의 신호 패드들(DP-PD, IS-PD)은 도 2에 도시된 인쇄 회로 기판(FCB)과 전기적으로 연결될 수 있다.
도 4에 도시된 표시 패널(DP)은 일부분이 벤딩(bending)될 수 있다. 표시 패널(DP)의 주변 영역(NAA)의 일부분이 벤딩 될 수 있는데, 제1 방향(DR1)에 평행한 벤딩 축을 기준으로 벤딩 될 수 있다. 벤딩 축은 데이터 라인들(DL)의 일부에 중첩하도록 정의될 수 있다.
표시 패널(DP)에는 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)이 정의될 수 있다. 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)은 표시 패널(DP)의 액티브 영역(AA)을 구성할 수 있다. 제1 표시 영역(DA1)의 해상도는 제2 표시 영역(DA2)의 해상도와 상이할 수 있다. 예를 들어, 제2 표시 영역(DA2)의 해상도는 제1 표시 영역(DA1)의 해상도보다 낮을 수 있다.
본 발명의 일 실시예에서 제1 표시 영역(DA1)은 제2 표시 영역(DA2)을 에워쌀 수 있다. 제2 표시 영역(DA2)은 평면 상에서 전자 모듈(EM, 도 2 참조)과 중첩하고, 제1 표시 영역(DA1)과 이웃하는 영역일 수 있다. 제2 표시 영역(DA2)의 투과율은 제1 표시 영역(DA1)의 투과율보다 높을 수 있다. 따라서, 제2 표시 영역(DA2) 아래에 배치된 전자 모듈(EM)로 광 신호의 송/수신이 용이할 수 있다.
도 5는 본 발명의 일 실시예에 따른 도 4의 AA' 영역을 확대하여 도시한 평면도이고, 도 6은 본 발명의 일 실시예에 따른 도 5에 도시된 하나의 화소 유닛에 포함된 발광 영역의 구성을 도시한 평면도이다. 도 5에서는 도 4의 AA' 영역에 배치된 화소 유닛을 단순화하여 도시하였다.
도 4 내지 도 6을 참조하면, 제1 표시 영역(DA1)은 제1 화소 유닛들(AR1)로 구분될 수 있다. 제1 화소 유닛들(AR1) 각각에는 적어도 하나의 화소가 배치될 수 있다. 제1 화소 유닛(AR1)은 이미지를 제공하는 영역일 수 있다. 제1 화소 유닛들(AR1)은 제1 방향(DR1) 및 제2 방향(DR2) 각각을 따라 배열될 수 있다. 제1 화소 유닛들(AR1)에 배치된 화소들은 광을 제공할 수 있다.
제1 표시 영역(DA1)에 배치된 제1 화소 유닛들(AR1) 각각에는 발광 영역들(EA-B, EA-G, EA-R)이 정의될 수 있다. 제1 발광 영역(EA-B)은 제1 색 화소의 발광 영역이고, 제2 발광 영역(EA-G)은 제2 색 화소의 발광 영역이고, 제3 발광 영역(EA-R)은 제3 색 화소의 발광 영역이다. 발광 영역들(EA-B, EA-G, EA-R) 각각은 화소(PX)에 대응할 수 있다.
제1 화소 유닛들(AR1)은 제1 발광 영역(EA-B), 제2 발광 영역(EA-G), 및 제3 발광 영역(EA-R)을 포함할 수 있다. 도 6에 도시된 실시예에서 제1 화소 유닛들(AR1) 각각은 1개의 제1 발광 영역(EA-B), 2개의 제2 발광 영역들(EA-G) 및 1개의 제3 발광 영역(EA-R)을 포함한다. 하지만, 실시예가 이에 한정되는 것은 아니다.
또한, 제1 화소 유닛(AR1)에 포함된 발광 영역들(EA-B, EA-G, EA-R) 각각의 형상은 평면 상에서 마름모 형상을 갖는 것으로 도시하였으나, 실시예가 이에 한정되는 것은 아니다.
하나의 제1 화소 유닛(AR1)에서 2개의 제2 발광 영역들(EA-G)이 제1 방향(DR1)으로 서로 이격되어 배치되고, 제1 발광 영역(EA-B)과 제3 발광 영역(EA-R)이 제2 발광 영역들(EA-G)을 사이에 두고 서로 이격되어 배치될 수 있다. 발광 영역들(EA-B, EA-G, EA-R)은 비발광 영역(NPA)에 의해 서로 구분될 수 있다. 발광 영역들(EA-B, EA-G, EA-R)은 화소 정의막(PDL, 도 9 참조)에 의해 구분되는 영역이고, 비발광 영역(NPA)은 화소 정의막(PDL)과 중첩하는 영역일 수 있다.
일 실시예에서 하나의 제1 화소 유닛(AR1)에 포함된 2개의 제2 발광 영역들(EA-G) 중 하나는 제2 발광 영역(EA-G)과 구별되는 제4 발광 영역으로 정의될 수도 있다. 도 6에서는 두 개의 제2 발광 영역들(EA-G)이 평면 상에서 동일한 형상과 동일한 면적을 갖는 것으로 도시하였으나 실시예가 이에 한정되는 것은 아니다. 도시된 것과 달리 일 실시예에서 제2 발광 영역(EA-G) 및 제4 발광 영역은 평면상 형상이 상이할 수 있다.
일 실시예에서 제1 표시 영역(DA1)에 포함된 제1 화소 유닛들(AR1)의 구성은 도면에 도시된 것에 한정되는 것은 아니며 하나의 제1 화소 유닛(AR1)에 포함된 각 발광 영역들의 개수, 상이한 발광 영역들 간의 면적의 비율, 발광 영역들의 배치 관계, 각 발광 영역들의 형상 등은 표시 패널(DP)에서 요구되는 표시 품질에 따라 다양하게 변화 및 조합될 수 있다.
일 실시예에서 1개의 제1 발광 영역(EA-B)은 청색 광을 생성할 수 있다. 2개의 제2 발광 영역들(EA-G) 각각은 녹색 광을 생성할 수 있다. 1개의 제3 발광 영역(EA-R)은 적색 광을 생성할 수 있다. 청색 광, 녹색 광, 적색 광은 또 다른 3개의 주요색 광으로 변경될 수 있다.
도 7은 본 발명의 일 실시예에 따른 도 4의 BB' 영역을 도시한 평면도이고, 도 8은 본 발명의 일 실시예에 따른 도 7에 도시한 BB' 영역의 일부를 도시한 평면도이다. 도 7에서는 도 4의 BB' 영역에 배치된 화소 유닛들을 단순화하여 도시하였다.
도 4 내지 도 8을 참조하면, 제2 표시 영역(DA2)은 제2 화소 유닛(AR1') 및 비화소 유닛(AR2)을 포함할 수 있다.
제2 화소 유닛(AR1')에는 하나의 화소가 배치될 수 있으며, 제2 화소 유닛(AR1')은 이미지를 제공하는 영역일 수 있다. 비화소 유닛(AR2)에는 적어도 하나의 결여 화소가 배치될 수 있다. 결여 화소는 화소를 구성하는 구성 중 일부가 생략된 화소일 수 있다. 제2 화소 유닛(AR1')에 배치된 화소는 광을 제공할 수 있다. 비화소 유닛(AR2)에 배치된 결여 화소는 광을 제공하지 못할 수 있다. 비화소 유닛(AR2)에는 반도체 패턴들, 도전 패턴들, 금속 패턴들, 또는 신호 라인들이 미배치될 수 있다. 또한, 비화소 유닛(AR2)에는 반사형 전극, 비투과형 전극 등이 미배치될 수 있다. 또한, 실질적으로 비화소 유닛(AR2)을 통해서 광 신호가 이동될 수 있다. 예를 들어, 비화소 유닛(AR2)을 통해 전자 모듈(EM, 도 2 참조)에서 제공되는 신호를 외부로 출력하거나, 외부로부터 입력되는 신호를 전자 모듈(EM, 도 2 참조)에서 수신할 수 있다.
즉, 비화소 유닛(AR2)은 화소를 포함하지 않는 영역일 수 있다. 비화소 유닛(AR2)은 저반사 영역, 투과 영역, 비표시 영역, 비발광 영역, 또는 반투과 영역 등으로 지칭될 수 있다. 제2 표시 영역(DA2)은 영상을 제공하지 못하는 비화소 유닛(AR2)을 포함하기 때문에 제1 표시 영역(DA1)에 비해 해상도가 낮을 수 있다.
제2 표시 영역(DA2)에 제2 화소 유닛(AR1')은 복수로 제공되고, 비화소 유닛(AR2)은 복수로 제공될 수 있다. 제2 화소 유닛들(AR1')과 비화소 유닛들(AR2)은 소정의 규칙을 가지고 배열될 수 있다. 일 예로, 도 7에 도시된 것과 같이, 1개의 제2 화소 유닛(AR1')의 주변에 27개의 비화소 유닛들(AR2)이 하나의 유닛으로 배열되어, 제2 표시 영역(DA2)에는 복수의 유닛들이 배치될 수 있다. 도 7에서는 제2 화소 유닛(AR1')과 비화소 유닛들(AR2)의 배열 관계를 예시적으로 도시하였다. 하지만, 본 발명이 이에 제한되는 것은 아니다. 제2 표시 영역(DA2)이 제2 화소 유닛들(AR1')과 비화소 유닛들(AR2)을 모두 포함하는 구조라면 다양하게 변형될 수 있을 것이다.
도 8은 제2 표시 영역(DA2)의 제2 화소 유닛(AR1') 및 비화소 유닛(AR2)의 구성을 도시한 평면도이다.
제2 화소 유닛(AR1')은 도시된 바와 같이 적어도 3개의 발광 영역들(EA-B, EA-G, EA-R)을 포함하는 것일 수 있다. 제2 화소 유닛(AR1')은 제1 발광 영역(EA-B), 제2 발광 영역(EA-G), 및 제3 발광 영역(EA-R)을 1개씩 포함하는 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다.
또한, 제2 화소 유닛(AR1')에 포함된 발광 영역들(EA-B, EA-G, EA-R) 각각의 형상은 평면 상에서 사각형 형상을 갖는 것으로 도시하였으나, 실시예가 이에 한정되는 것은 아니다.
하나의 제2 화소 유닛(AR1')에서 제2 발광 영역(EA-G)과 제3 발광 영역(EA-R)이 제2 방향(DR2)으로 이격하여 배치될 수 있다. 제1 발광 영역(EA-B)은 제2 발광 영역(EA-G) 및 제3 발광 영역(EA-R)과 제1 방향(DR1)을 따라 이격하여 배치될 수 있다. 제1 발광 영역(EA-B)은 제2 발광 영역(EA-G) 및 제3 발광 영역(EA-R)의 면적의 합보다 큰 면적을 가질 수 있다.
또한, 도시된 것과 달리 일 실시예에서 도 5에 도시된 제1 화소 유닛(AR1)과 도 7에 도시된 제2 화소 유닛(AR1')에서 동일한 발광 영역들의 구성을 가질 수도 있다.
일 실시예에서, 제2 화소 유닛(AR1')의 크기는 제1 화소 유닛(AR1)의 크기와 다를 수 있다. 예를 들어, 제2 화소 유닛(AR1')의 크기는 제1 화소 유닛(AR1)의 크기 보다 큰 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다.
도 9는 본 발명의 일 실시예에 따른 표시 패널의 제2 표시 영역의 일부를 도시한 단면도이다.
도 9를 참조하면, 표시 패널(DP)은 복수 개의 절연층들, 반도체 패턴, 도전 패턴, 금속 패턴, 및 신호라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 의해 절연층, 반도체층, 도전층, 및 금속층 등이 형성된다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층, 도전층, 및 금속층이 선택적으로 패터닝될 수 있다. 이러한 방식으로 회로 소자층(DP-CL) 및 발광 소자층(DP-ED)에 포함된 반도체 패턴, 도전 패턴, 차폐 패턴, 금속 패턴, 신호라인 등이 형성된다. 이 후, 발광 소자층(DP-ED)을 커버하는 상부 절연층(TFL)이 형성될 수 있다.
베이스층(BL) 상에 트랜지스터(TR) 및 발광 소자(ED)가 배치될 수 있다. 발광 소자(ED)는 제1 전극(AE)과 제2 전극(CE), 및 제1 전극(AE)과 제2 전극(CE) 사이에 배치된 발광층(EML)을 포함하는 것일 수 있다. 또한, 발광 소자(ED)는 제1 전극(AE)과 발광층(EML) 사이에 배치된 정공 수송 영역(HTR) 및 발광층(EML)과 제2 전극(CE) 사이에 배치된 전자 수송 영역(ETR)을 포함할 수 있다.
베이스층(BL) 상에 제1 버퍼층(BFL1)이 배치될 수 있다. 제1 버퍼층(BFL1)은 베이스층(BL) 및 차폐 패턴(BML)과 같은 금속 패턴의 결합력을 향상시킬 수 있다. 제1 버퍼층(BFL1)은 실리콘옥사이드층 및 실리콘나이트라이드층 중 적어도 하나를 포함할 수 있으며, 실리콘 옥사이드층과 실리콘나이트라이드층은 교대로 적층될 수도 있다.
제1 버퍼층(BFL1) 상에 차폐 패턴(BML)이 배치될 수 있다. 한편, 일 실시예에서 제1 버퍼층(BFL1)은 생략될 수 있으며, 이 경우 차폐 패턴(BML)은 베이스층(BL)의 상면에 제공될 수 있다.
차폐 패턴(BML)은 트랜지스터(TR)와 중첩하는 것일 수 있다. 차폐 패턴(BML)은 액티브(AP1)와 중첩하여 액티브(AP1)의 전기적 특성이 저하되는 것을 방지하는 보호층의 역할을 하는 것일 수 있다. 또한, 전자 장치의 제조 공정에서 베이스층(BL)의 하부에서 유입되는 광 또는 수분으로부터 트랜지스터(TR)를 보호할 수 있다. 차폐 패턴(BML)은 광 투과율이 낮은 금속 물질로 형성될 수 있다. 예를 들어, 차폐 패턴(BML)은 몰리브덴(Mo) 등을 포함하여 형성된 금속 패턴일 수 있다.
차폐 패턴(BML)으로 입사되는 광은 차폐 패턴(BML)의 상부면 또는 하부면에서 반사될 수 있다. 일 실시예에서 제2 버퍼층(BFL2)은 차폐 패턴(BML) 상에 배치되는 것일 수 있다. 제2 버퍼층(BFL2)은 차폐 패턴(BML) 전체를 커버하는 것일 수 있다. 제2 버퍼층(BFL2) 상에 반도체 패턴이 배치된다. 반도체 패턴은 실리콘 반도체를 포함할 수 있다. 반도체 패턴은 폴리실리콘을 포함하거나 또는 비정질실리콘을 포함하는 것일 수도 있다. 또한, 반도체 패턴은 금속 산화물 반도체를 포함할 수도 있다.
반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 반도체 패턴은 도핑의 정도에 따라 도핑 영역과 비-도핑 영역을 포함할 수 있다. 도핑 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P 타입의 트랜지스터는 P형 도판트로 도핑된 도핑 영역을 포함한다.
도핑 영역은 도핑 농도가 비도핑 영역보다 크고, 또한 도핑 영역은 전도성이 비도핑 영역보다 큰 것일 수 있다. 도핑영역은 실질적으로 전극 또는 신호라인의 역할을 갖는다. 비도핑 영역은 트랜지스터의 액티브(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브(또는 채널)일수 있고, 다른 일부분은 트랜지스터의 소스(또는 입력전극 영역) 또는 드레인(출력전극 영역)일 수 있고, 또 다른 일부분은 연결 신호라인(또는 연결 전극)일 수 있다. 한편, 실시예가 이에 한정되는 것은 아니며 트랜지스터의 액티브(또는 채널)에도 도판트가 도핑될 수 있다.
도 9에 도시된 것과 트랜지스터(TR)의 소스(S1), 액티브(AP1), 드레인(D1)이 반도체 패턴으로부터 형성된다. 반도체 패턴 상에 제1 절연층(10)이 배치될 수 있다. 제1 절연층(10) 상에 트랜지스터(TR)의 게이트(G1)가 배치될 수 있다. 게이트(G1) 상에 제2 절연층(20)이 배치될 수 있다. 제2 절연층(20) 상에 제3 절연층(30) 내지 제5 절연층(50) 등이 배치될 수 있다.
도시되지는 않았으나 연결 전극(미도시)에 의해 트랜지스터(TR)와 발광 소자(ED)가 전기적으로 연결될 수 있다. 예를 들어, 연결 전극(미도시)은 제3 절연층(30) 내지 제5 절연층(50)에 정의되는 컨택홀들을 통해 트랜지스터(TR)와 발광 소자(ED)를 전기적으로 연결시킬 수 있다. 제5 절연층(50) 상에 제6 절연층(60)이 배치될 수 있다. 한편, 도 9에서는 적층되어 제공된 제1 내지 제6 절연층(10 내지 60)을 도시하였으나, 절연층의 개수는 도 9에서 도시된 것과 달리 줄어들거나 또는 더 추가될 수 있다.
제1 버퍼층(BFL1)부터 제6 절연층(60)까지의 층은 회로 소자층(DP-CL)으로 정의될 수 있다. 회로 소자층(DP-CL)은 차폐 패턴(BML), 반도체 패턴(S1, A1, D1), 게이트(G1), 또는 연결 전극(미도시)과 같은 적어도 하나의 금속 패턴을 포함하는 것일 수 있다. 이러한 적어도 하나의 금속 패턴은 비화소 유닛(AR2)에 미포함되는 것일 수 있다. 비화소 유닛(AR2)은 차폐 패턴(BML), 반도체 패턴(S1, A1, D1), 게이트(G1) 등을 미포함하고 복수 개의 절연층들을 포함할 수 있다. 비화소 유닛(AR2)은 제2 화소 유닛(AR1')에 비하여 광 투과율이 높은 투과 영역에 해당하는 것일 수 있다. 일 실시예의 표시 장치(DD)에서 비화소 유닛(AR2)에 해당하는 부분은 비화소 영역으로 명칭되고, 제2 화소 유닛(AR1')에 해당하는 부분은 화소 영역으로 불리울 수 있다.
제6 절연층(60) 상에 제1 전극(AE)이 배치될 수 있다. 제1 전극(AE)은 애노드 전극일 수 있다. 제1 전극(AE) 및 제6 절연층(60) 상에 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)에는 제1 전극(AE)의 소정의 부분을 노출시키기 위한 개구부(PX_OP)가 정의될 수 있다.
화소 정의막(PDL)은 고분자 수지로 형성될 수 있다. 예를 들어, 화소 정의막(PDL)은 폴리아크릴레이트(Polyacrylate)계 수지 또는 폴리이미드(Polyimide)계 수지를 포함하여 형성될 수 있다. 또한, 화소 정의막(PDL)은 고분자 수지 이외에 무기물을 더 포함하여 형성될 수 있다. 한편, 화소 정의막(PDL)은 광흡수 물질을 포함하여 형성되거나, 블랙 안료 또는 블랙 염료를 포함하여 형성될 수 있다. 블랙 안료 또는 블랙 염료를 포함하여 형성된 화소 정의막(PDL)은 블랙화소정의막을 구현할 수 있다. 화소 정의막(PDL) 형성 시 블랙 안료 또는 블랙 염료로는 카본 블랙 등이 사용될 수 있으나 실시예가 이에 한정되는 것은 아니다.
정공 수송 영역(HTR)은 제1 전극(AE) 및 화소 정의막(PDL) 상에 배치될 수 있다. 정공 수송 영역(HTR)은 제1 발광 영역(EA-B)과 비발광 영역(NPA)에 공통으로 배치될 수 있다. 정공 수송 영역(HTR)은 정공 수송층 및 정공 주입층을 포함할 수 있다.
발광층(EML)은 정공 수송 영역(HTR)은 상에 배치될 수 있다. 발광층(EML)은 개구부(PX_OP)에 대응하는 영역에 배치될 수 있다. 발광층(EML)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 도 9에서 발광층(EML)은 청색광을 방출하는 부분일 수 있다. 한편, 제2 발광 영역(EA-G, 도 8 참조)에서 발광층은 녹색 광을 생성하고, 제3 발광 영역(EA-R, 도 8 참조)에서 발광층은 적색 광을 생성하는 것일 수 있다. 제2 발광 영역(EA-G, 도 8 참조) 및 제3 발광 영역(EA-R, 도 8 참조)도 도 9에 도시된 제1 발광 영역(EA-B)과 대응하는 적층 구조를 가질 수 있다.
전자 수송 영역(ETR)은 발광층(EML) 및 정공 수송 영역(HTR) 상에 배치될 수 있다. 전자 수송 영역(ETR)은 제1 발광 영역(EA-B)과 비발광 영역(NPA)에 공통으로 배치될 수 있다. 전자 수송 영역(ETR)은 전자 수송층 및 전자 주입층을 포함할 수 있다.
제2 전극(CE)은 전자 수송 영역(ETR) 상에 배치될 수 있다. 제2 전극(CE)은 캐소드 전극일 수 있다. 제2 전극(CE)은 공통층으로 제공될 수 있다.
한편, 일 실시예에서 정공 수송 영역(HTR), 전자 수송 영역(ETR), 및 제2 전극(CE)은 비발광 영역(NPA)까지 연장된 것으로 도시되었으나 실시예가 이에 한정되는 것은 아니며, 정공 수송 영역(HTR), 전자 수송 영역(ETR), 및 제2 전극(CE)도 발광 영역에 대응하도록 패터닝되어 제공될 수도 있다.
발광 소자(ED)가 배치된 층은 발광 소자층(DP-ED)으로 정의될 수 있다. 상부 절연층(TFL)은 발광 소자(ED) 상에 배치될 수 있다.
제1 전극(AE)은 비화소 유닛(AR2)에 미포함될 수 있다. 비화소 유닛(AR2)은 상부 절연층(TFL)과 중첩할 수 있다. 또한, 도면에 도시되는 않았으나, 제2 전극(CE)이 투명 전극일 경우 비화소 유닛(AR2)은 제2 전극(CE)의 적어도 일부를 포함할 수 있다.
비화소 유닛(AR2)에 해당하는 부분에서는 표시 장치(DD)의 외부에서 제공되는 광 신호가 표시 패널(DP)을 투과하여 전자 모듈(EM, 도 2 참조)로 제공되거나, 전자 모듈(EM, 도 2 참조)에서 방출되는 광 신호가 표시 패널(DP)을 투과하여 표시 장치(DD) 외부로 제공될 수 있다. 즉, 비화소 유닛(AR2)에 해당하는 부분에는 표시 패널(DP)의 회로 소자층(DP-CL) 등에 포함된 금속 패턴이나 도전 패턴이 배치되지 않으므로 투과광으로 제공되는 광 신호는 자유롭게 투과될 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 10을 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 패널 구동 회로(PDC)를 포함할 수 있다.
표시 패널(DP)은 도 4에서 설명한 바와 같이, 스캔 구동 회로(SDC), 스캔 라인들(SL1-SLn), 데이터 라인들(DL1-DLm) 및 화소들(PX)을 포함할 수 있다.
패널 구동 회로(PDC)는 입력 영상 신호(RGB)를 수신하고, 표시 패널(DP)의 데이터 라인들(DL1-DLm)을 통해 화소들(PX)로 데이터 신호(DATA)에 대응하는 데이터 신호들을 제공하여 화소들(PX)에 영상이 표시되도록 제어한다.
패널 구동 회로(PDC)는 구동 컨트롤러(110) 및 데이터 구동 회로(120)를 포함할 수 있다.
구동 컨트롤러(110)는 외부로부터 입력 영상 신호(RGB) 및 제어 신호들(CTRL)을 수신한다. 제어 신호들(CTRL)은 예를 들면, 수직 동기 신호, 수평 동기 신호, 메인 클럭 신호 및 데이터 인에이블 신호 등을 포함할 수 있다. 구동 컨트롤러(110)는 제어 신호들(CTRL)에 기초하여 입력 영상 신호(RGB)를 표시 패널(DP)의 동작 조건에 맞게 처리한 데이터 신호(DATA) 및 제1 제어 신호(CONT1)를 데이터 구동 회로(120)로 제공하고, 제2 제어 신호(CONT2)를 스캔 구동 회로(SDC)로 제공한다. 제1 제어 신호(CONT1)는 수평 동기 시작 신호, 클럭 신호 및 라인 래치 신호를 포함하고, 제2 제어 신호(CONT2)는 수직 동기 시작 신호, 출력 인에이블 신호 및 게이트 펄스 신호를 포함할 수 있다. 구동 컨트롤러(110)는 표시 패널(DP)의 화소들(PX)의 배열 및 디스플레이 주파수 등에 따라서 데이터 신호(DATA)를 다양하게 변경하여 출력할 수 있다.
스캔 구동 회로(SDC)는 구동 컨트롤러(110)로부터의 제2 제어 신호(CONT2)에 응답해서 스캔 라인들(SL1-SLn)을 구동한다. 데이터 구동 회로(120)는 구동 컨트롤러(110)로부터의 데이터 신호(DATA) 및 제1 제어 신호(CONT1)에 응답해서 데이터 라인들(DL1-DLm)을 구동한다.
도 11은 본 발명의 일 실시예에 따른 구동 컨트롤러의 구성을 도시한 블록도이다.
도 11을 참조하면, 구동 컨트롤러(110)는 영상 신호 처리 회로(210) 및 제어 신호 발생 회로(220)를 포함할 수 있다.
영상 신호 처리 회로(210)는 외부로부터 입력 영상 신호(RGB)를 수신하고 데이터 신호(DATA)를 출력한다. 제어 신호 발생 회로(220)는 외부로부터 수신된 제어 신호들(CTRL)에 기초하여 제1 제어 신호(CONT1) 및 제2 제어 신호(CONT2)를 출력한다. 제1 제어 신호(CONT1)는 수평 동기 시작 신호, 클럭 신호 및 라인 래치 신호를 포함하고, 제2 제어 신호(CONT2)는 수직 동기 시작 신호, 출력 인에이블 신호 및 게이트 펄스 신호를 포함할 수 있다.
입력 영상 신호(RGB)는 제1 영상 신호(RGB1, 도 12 참조) 및 제2 영상 신호(RGB2, 도 12 참조)를 포함할 수 있다.
제1 영상 신호(RGB1, 도 12 참조)는 제1 표시 영역(DA1, 도 4 참조) 내 제1 화소 유닛(AR1, 도 5 참조)에 대응할 수 있다.
제2 영상 신호(RGB2, 도 12 참조)는 표시 패널(DP)의 제2 표시 영역(DA2, 도 4 참조) 내 제2 화소 유닛(AR1', 도 7 참조)에 대응하는 제1 신호 및 비화소 유닛(AR2, 도 7 참조)에 대응하는 제2 신호를 포함할 수 있다.
구동 컨트롤러(110) 내 영상 신호 처리 회로(210)는 제2 영상 신호(RGB2, 도 12 참조)를 복수의 그레이 레벨들을 근거로 분류하여 데이터 히스토그램(BH, 도 14 참조)을 생성할 수 있다. 영상 신호 처리 회로(210)는 데이터 히스토그램(BH, 도 14 참조)의 복수의 그레이 레벨들 중 일부에 포함된 제2 영상 신호(RGB2, 도 12 참조)의 개수를 근거로 제1 알고리즘 또는 제2 알고리즘을 선택할 수 있다.
제1 알고리즘은 제2 영상 신호(RGB2, 도 12 참조)와 미리 설정된 커널 데이터를 연산하여 제2 화소 유닛(AR1')에 대응하는 데이터 신호(DATA)를 출력할 수 있다.
제2 알고리즘은 제2 영상 신호(RGB2, 도 12 참조)와 미리 설정된 커널 데이터를 연산한 제1 결과값을 근거로 제1 결과값보다 작은 제2 결과값을 출력하고, 제2 결과값을 근거로 제2 화소 유닛(AR1')에 대응하는 데이터 신호(DATA)를 출력할 수 있다. 이에 대해서는 후술된다.
영상 신호 처리 회로(210)는 제2 영상 신호(RGB2, 도 12 참조) 중 제2 화소 유닛(AR1')에 대응하는 제1 신호뿐만 아니라 제2 영상 신호(RGB2, 도 12 참조) 중 비화소 유닛(AR2)에 대응하는 제2 신호를 고려하여 제2 화소 유닛(AR1')에 대응하는 데이터 신호(DATA)를 출력하므로 제2 표시 영역(DA2)의 표시 품질이 저하되는 것을 방지할 수 있다.
도 12는 본 발명의 일 실시예에 따른 영상 신호 처리 회로의 구성을 보여주는 블록도이다.
도 12를 참조하면, 영상 신호 처리 회로(210)는 감마 변환부(310), 메모리(320), 보상부(330), 노말 영상 신호 처리부(340), 매핑부(350) 및 감마 역변환부(360)를 포함한다.
입력 영상 신호(RGB) 제1 색상 신호, 제2 색상 신호 및 제3 색상 신호를 포함할 수 있다. 예를 들어, 제1 색상 신호는 청색 신호일 수 있고, 제2 색상 신호는 녹색 신호일 수 있으며, 제3 색상 신호는 적색 신호일 수 있다. 다만, 이는 예시적인 것으로 입력 영상 신호(RGB)가 포함하는 신호들은 이에 제한되지 않고, 다양하게 제공될 수 있다.
감마 변환부(310)는 비선형적 특성을 가지는 입력 영상 신호(RGB)를 선형화시켜 감마 영상 신호(GI)를 출력한다. 구체적으로, 감마 변환부(310)는 입력 영상 신호(RGB)를 감마 룩-업 테이블(미 도시됨)을 기초로 선형화시켜 감마 영상 신호(GI)를 출력할 수 있다. 감마 룩업 테이블은 기준 감마 값에 따라 휘도 데이터를 저장할 수 있다.
메모리(320)는 감마 변환부(310)로부터 출력되는 감마 영상 신호(GI)를 저장한다. 메모리(320)는 한 프레임의 영상 중 소정 개수의 라인들에 대응하는 감마 영상 신호(GI)를 저장할 수 있는 라인 메모리일 수 있다. 예시적인 실시예에서, 메모리(320)는 7개 라인들 각각의 감마 영상 신호(RGB1)를 저장할 수 있다.
메모리(320)는 제1 표시 영역(DA1, 도 4 참조)에 대응하는 제1 영상 신호(RGB1) 및 제2 표시 영역(DA2, 도 4 참조)에 대응하는 제2 영상 신호(RGB2)를 출력할 수 있다.
보상부(330)는 제2 표시 영역(DA2)에 대응하는 제2 영상 신호(RGB2)에 대한 보상을 수행하고, 보상 영상 신호(C_D)를 출력한다. 보상 영상 신호(C_D)는 도 8에 도시된 3개의 발광 영역들(EA-B, EA-G, EA-R)에 대응하는 색상 신호들을 포함할 수 있다.
노말 영상 신호 처리부(340)는 제1 표시 영역(DA1)에 대응하는 제1 영상 신호(RGB1)를 노말 영상 신호(N_D)로 변환한다.
제1 영상 신호(RGB1)는 제1 색상 신호, 제2 색상 신호 및 제3 색상 신호를 포함하고, 노말 영상 신호(N_D)는 도 6에 도시된 4개의 발광 영역들(EA-B, EA-G, EA-R)에 대응하는 제1 내지 제4 색상 신호들을 포함할 수 있다.
매핑부(350)는 보상부(330)로부터의 보상 영상 신호(C_D) 및 노말 영상 신호 처리부(340)로부터의 노말 영상 신호(N_D)를 수신한다. 매핑부(350)는 보상 영상 신호(C_D) 및 노말 영상 신호(N_D)를 표시 패널(DP, 도 10 참조)의 화소들(PX)에 대응하도록 매핑하고, 매핑 신호(M_D)를 출력한다. 예를 들어, 매핑부(350)는 노말 영상 신호(N_D)를 제1 표시 영역(DA1) 내 화소 유닛에 매핑하고, 보상 영상 신호(C_D)를 제2 표시 영역(DA2) 내 화소 유닛에 매핑할 수 있다. 즉, 노말 영상 신호(N_D)는 도 6에 도시된 4개의 발광 영역들(EA-B, EA-G, EA-R)에 각각 매핑될 수 있고, 보상 영상 신호(C_D)는 도 8에 도시된 3개의 발광 영역들(EA-B, EA-G, EA-R)에 각각 매핑될 수 있다.
도 6에 도시된 4개의 발광 영역들(EA-B, EA-G, EA-R) 및 도 8에 도시된 3개의 발광 영역들(EA-B, EA-G, EA-R)은 화소들(PX)에 각각 대응할 수 있다.
감마 역변환부(360)는 매핑 신호(M_D)를 감마 변환부(310) 내 감마 룩-업 테이블의 역감마 함수로 산출되는 출력 감마 룩업 테이블을 기초로 비선형화시켜 데이터 신호(DATA)를 출력할 수 있다. 예를 들어, 감마 변환부(310)의 감마 룩업 테이블이 2.2 감마 값을 가지는 감마 함수에 의해 형성되는 경우, 감마 역변환부(360)의 출력 감마 룩업 테이블은 2.2 감마 값을 가지는 역감마 함수에 의해 형성될 수 있다. 출력 감마 룩업 테이블은 감마 룩업 테이블의 역감마 함수로 산출되는 계조 데이터를 저장할 수 있다.
도 13은 본 발명의 일 실시예에 따른 구동 컨트롤러의 동작을 도시한 흐름도이다.
도 12 및 도 13을 참조하면, 보상부(330)는 제2 영상 신호(RGB2)를 복수의 그레이 레벨들을 근거로 분류하여 데이터 히스토그램(BH, 도 14 참조)을 생성할 수 있다. 제2 영상 신호(RGB2)는 0 내지 255 계조들(gray scale)로 표현될 수 있다. 보상부(330)는 0 내지 255 계조들을 근거로 복수의 그레이 레벨들로 분류할 수 있다. 보상부(330)는 데이터 히스토그램(BH)을 분석할 수 있다(S100).
보상부(330)는 복수의 그레이 레벨들 중 일부에 포함된 제2 영상 신호(RGB2)의 개수를 임계값과 비교할 수 있다(S200). 예를 들어, 보상부(330)는 복수의 그레이 레벨들 중 저계조에 해당하는 제2 영상 신호(RGB2)의 개수를 근거로 임계값을 설정할 수 있다.
예를 들어, 임계값은 데이터 히스토그램(BH, 도 14 참조)의 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 제2 영상 신호(RGB2)의 개수가 제2 영상 신호(RGB2) 전체 개수의 80% 내지 90%의 값을 가질 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 임계값은 사용자에 의해 다양하게 설정될 수 있다.
보상부(330)는 제1 알고리즘 및 상기 제1 알고리즘과 상이한 제2 알고리즘을 근거로 동작될 수 있다.
보상부(330)는 복수의 그레이 레벨들 중 일부에 포함된 제2 영상 신호(RGB2)의 개수가 임계값보다 작은 경우, 제1 알고리즘을 선택할 수 있다(S310).
보상부(330)는 복수의 그레이 레벨들 중 일부에 포함된 제2 영상 신호(RGB2)의 개수가 임계값보다 크거나 같은 경우, 제2 알고리즘을 선택할 수 있다(S320).
보상부(330)는 제2 화소 유닛(AR1')의 데이터 값을 결정할 수 있다(S330). 상기 데이터 값은 보상 영상 신호(C_D)일 수 있다.
도 14는 본 발명의 일 실시예에 따른 데이터 히스토그램을 도시한 것이다.
도 12 내지 도 14를 참조하면, 데이터 히스토그램(BH)은 상기 0 내지 255 계조들을 32개씩 분류하여 8개의 그레이 레벨들 각각이 포함하는 제2 영상 신호(RGB2)의 개수를 도시한 그래프이다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 복수의 그레이 레벨의 개수는 이에 제한되지 않는다. 예를 들어, 복수의 그레이 레벨들은 상기 계조들을 16개씩 분류하여 16 개로 제공될 수도 있다.
데이터 히스토그램(BH, 도 14 참조)은 가로축으로 복수의 그레이 레벨들이 도시되고, 세로축으로 복수의 그레이 레벨들 각각에 포함되는 제2 영상 신호(RGB2)의 개수가 도시될 수 있다.
구동 컨트롤러(110)는 데이터 히스토그램(BH)의 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 제2 영상 신호(RGB2)의 개수가 제2 영상 신호(RGB2)의 전체 개수의 0% 이상 80% 미만인 경우, 제1 알고리즘을 선택할 수 있다.
구동 컨트롤러(110)는 데이터 히스토그램(BH)의 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 제2 영상 신호(RGB2)의 개수가 제2 영상 신호(RGB2)의 전체 개수의 80% 이상 100% 미만인 경우, 제2 알고리즘을 선택할 수 있다.
데이터 히스토그램(BH)을 참조하면, 제2 표시 영역(DA2)에는 도 7의 제2 화소 유닛(AR1') 및 비화소 유닛들(AR2)을 참조하면 28개의 제2 영상 신호(RGB2)가 제공될 수 있다. 가장 낮은 2개의 그레이 레벨들에 포함된 제2 영상 신호(RGB2)은 24개일 수 있다. 즉, 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 제2 영상 신호(RGB2)의 개수가 제2 영상 신호(RGB2) 전체 개수의 85%일 수 있다. 즉, 도 14와 같이 데이터 히스토그램(BH)이 측정된 경우, 보상부(330)는 제2 알고리즘을 적용할 수 있다(S320).
도 15는 본 발명의 일 실시예에 따른 제1 알고리즘 및 제2 알고리즘에 제공되는 제2 영상 신호 및 커널 매트릭스를 도시한 것이다.
도 12 및 도 15를 참조하면, 제2 영상 신호(RGB2)는 영상 신호들(A1 내지 A4, B1 내지 B4, C1 내지 C4, D1 내지 D4, E1 내지 E4, F1 내지 F4, G1 내지 G4)을 포함할 수 있다. 영상 신호들(A1 내지 A4)은 제1 라인(L1)이고, 영상 신호들(B1 내지 B4)는 제2 라인(L2)이며, 영상 신호들(C1 내지 C4)은 제3 라인(L3)이고, 영상 신호들(D1 내지 D4)은 제4 라인(L4)이며, 영상 신호들(E1 내지 E4)은 제5 라인(L5)이고, 영상 신호들(F1 내지 F4)는 제6 라인(L6)이며, 영상 신호들(G1 내지 G4)는 제7 라인(L7)으로 지칭될 수 있다.
제2 영상 신호(RGB2)의 제1 내지 제7 라인들(L1 내지 L7)은 메모리(320)으로부터 제공될 수 있다. 다른 실시예에서 제2 영상 신호(RGB2)의 제1 내지 제6 라인들(L1 내지 L6)은 메모리(320)로부터 제공되고, 제7 라인(L7)은 감마 변환부(310)로부터 출력되는 감마 영상 신호(GI)일 수 있다. 즉, 현재 입력되는 라인의 감마 영상 신호(GI)는 메모리(320)를 통하지 않고, 보상부(330)로 직접 제공될 수도 있다.
영상 신호들(A1 내지 A4, B1 내지 B4, C1 내지 C4, D1 내지 D4, E1 내지 E4, F1 내지 F4, G1 내지 G4)은 도 7에 도시된 BB' 영역의 제2 화소 유닛(AR1') 및 비화소 유닛들(AR2)에 각각 대응될 수 있다. 즉, 영상 신호(D3)는 제2 화소 유닛(AR1')에 대응되고, 나머지 영상 신호들(A1 내지 A4, B1 내지 B4, C1 내지 C4, D1, D2, D4, E1 내지 E4, F1 내지 F4, G1 내지 G4)은 비화소 유닛들(AR2)에 각각 대응될 수 있다.
커널 매트릭스(KN)는 커널 데이터들(K11 내지 K14, K21 내지 K24, K31 내지 K34, K41 내지 K44, K51 내지 K54, K61 내지 K64, K71 내지 K74)을 포함할 수 있다. 즉, 커널 매트릭스(KN)는 axb(a, b 각각은 자연수) 개의 커널 데이터를 포함할 수 있다. 이하 설명에서는 커널 매트릭스(KN)의 크기가 7x4인 것을 예시적으로 도시하고 설명하나, 본 발명의 일 실시예에 따른 커널 매트릭스(KN)의 크기는 이에 제한되지 않는다. 예를 들어, 커널 매트릭스(KN)의 크기는 다양하게 변경될 수 있다.
보상부(330)는 영상 신호들(A1 내지 A4, B1 내지 B4, C1 내지 C4, D1 내지 D4, E1 내지 E4, F1 내지 F4, G1 내지 G4)과 커널 데이터들(K11 내지 K14, K21 내지 K24, K31 내지 K34, K41 내지 K44, K51 내지 K54, K61 내지 K64, K71 내지 K74)을 컨볼루션(convolution) 연산하여 보상 영상 신호(C_D)를 출력할 수 있다.
예를 들어, 보상부(330)는 제2 영상 신호(RGB2) 내 영상 신호들(A1 내지 A4, B1 내지 B4, C1 내지 C4, D1 내지 D4, E1 내지 E4, F1 내지 F4, G1 내지 G4)과 커널 매트릭스(KN) 내 커널 데이터들(K11 내지 K14, K21 내지 K24, K31 내지 K34, K41 내지 K44, K51 내지 K54, K61 내지 K64, K71 내지 K74) 중 서로 대응하는 것들을 각각 곱하고, 커널 데이터들의 합으로 나눈 값을 제1 결과값으로 출력할 수 있다.
보상부(330)는 제1 결과값을 근거로 제2 화소 유닛(AR1')에 대응하는 보상 영상 신호(C_D)로 출력할 수 있다. 이 때, 보상 영상 신호(C_D)를 출력하는 방법은 제1 알고리즘으로 지칭될 수 있다.
보상부(330)는 복수의 그레이 레벨들 중 일부에 포함된 제2 영상 신호(RGB2)의 개수를 임계값과 비교할 수 있다. 보상부(330)는 복수의 그레이 레벨들 중 저계조에 해당하는 제2 영상 신호(RGB2)의 개수를 근거로 임계값을 설정할 수 있다. 보상부(330)는 복수의 그레이 레벨들 중 일부에 포함된 제2 영상 신호(RGB2)의 개수가 임계값보다 작은 경우, 제1 알고리즘을 선택할 수 있다.
복수의 그레이 레벨들 중 일부에 포함된 제2 영상 신호(RGB2)의 개수가 임계값보다 작다는 것은 저계조에 해당하는 제2 영상 신호(RGB2)의 개수가 적다는 것을 의미할 수 있다. 이 경우, 보상부(330)는 제2 영상 신호(RGB2)가 black을 표현하는 영상 신호가 아니라고 판단할 수 있다. 보상부(330)는 제1 알고리즘을 적용하여 제2 영상 신호(RGB2)를 미리 설정된 커널 매트릭스(KN)와 연산할 수 있다.
본 발명에 따르면, 영상 신호 처리 회로(210)는 제2 화소 유닛(AR1')에 대응하는 제1 신호뿐만 아니라 비화소 유닛(AR2)에 대응하는 제2 신호를 고려하여 데이터 신호(DATA)를 출력하므로 제2 표시 영역(DA2, 도 4 참조)의 표시 품질이 저하되는 것을 방지할 수 있다. 따라서, 표시 품질이 향상된 표시 장치(DD, 도 1 참조)를 제공할 수 있다.
제2 알고리즘은 제1 결과값을 근거로 제1 결과값보다 작은 제2 결과값을 산출할 수 있다. 보상부(330)는 제2 결과값을 근거로 제2 화소 유닛(AR1')에 대응하는 보상 영상 신호(C_D)로 출력할 수 있다. 이 때, 보상 영상 신호(C_D)를 출력하는 방법은 제2 알고리즘으로 지칭될 수 있다.
제2 알고리즘은 제1 방법, 제2 방법, 및 제3 방법을 포함할 수 있다.
제1 방법은 제1 결과값에 0을 곱하여 제2 결과값을 산출할 수 있다. 보상부(330)로부터 출력되는 보상 영상 신호(C_D)는 0의 값을 가질 수 있다. 즉, 제2 화소 유닛(AR1') 및 비화소 유닛(AR2)은 발광되지 않고, 제2 표시 영역(DA2, 도 4 참조)에는 black이 표현될 수 있다.
제2 방법은 제1 결과값에 0보다 크고 1보다 작은 가중치를 곱하여 제2 결과값을 산출할 수 있다. 예를 들어, 상기 가중치는 0.8 또는 0.9일 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 가중치는 이에 제한되지 않는다. 보상부(330)로부터 출력되는 보상 영상 신호(C_D)는 낮은 계조 데이터를 가지도록 출력될 수 있고, 제2 표시 영역(DA2, 도 4 참조)의 black의 표현력이 향상될 수 있다.
제3 방법은 제1 결과값에 함수를 대입하여 제2 결과값을 산출할 수 있다. 이에 대해서는 후술된다.
보상부(330)는 복수의 그레이 레벨들 중 일부에 포함된 제2 영상 신호(RGB2)의 개수가 임계값보다 크거나 같은 경우, 제2 알고리즘을 선택할 수 있다.
복수의 그레이 레벨들 중 일부에 포함된 제2 영상 신호(RGB2)의 개수가 임계값보다 크거나 같다는 것은 저계조에 해당하는 제2 영상 신호(RGB2)의 개수가 많다는 것을 의미할 수 있다. 이 경우, 보상부(330)는 제2 영상 신호(RGB2)가 black을 표현하는 영상 신호라고 판단할 수 있다. 보상부(330)는 제2 알고리즘을 적용하여 제2 영상 신호(RGB2)를 미리 설정된 커널 매트릭스(KN)와 연산한 제1 결과값보다 작고 black 표현에 적합한 제2 결과값을 산출할 수 있다.
본 발명에 따르면, 영상 신호 처리 회로(210)는 제2 영상 신호(RGB2)가 black을 표현하는 영상 신호라 판단되는 경우, 제2 화소 유닛(AR1')의 black 표현이 용이하도록 제2 알고리즘을 적용할 수 있다. 제2 표시 영역(DA2, 도 4 참조)의 black 표현에 대한 표시 품질이 저하되는 것을 방지할 수 있다. 따라서, 표시 품질이 향상된 표시 장치(DD, 도 1 참조)를 제공할 수 있다.
도 16은 본 발명의 일 실시예에 따른 제1 알고리즘 및 제2 알고리즘에 제공되는 제2 영상 신호 및 커널 매트릭스의 예시적인 값을 도시한 것이다.
도 12, 도 15, 및 도 16을 참조하면, 제2 영상 신호(RGB2) 중 영상 신호들(B1, C2, D3, E4)의 계조는 100이고, 영상 신호들(A1, B2, C3, D4)의 계조는 77이며, 영상 신호들(A2, B3, C4)의 계조는 55이고, 영상 신호(A4)의 계조는 11이며, 영상 신호들(C1, D2, E3, F4)의 계조는 7이고, 영상 신호들(D1, E2, F3, G4)의 계조는 5이며, 영상 신호들(E1, F2, G3)의 계조는 2이고, 영상 신호들(F1, G2)의 계조는 1이며, 영상 신호(G1)의 계조는 0일 수 있다.
제2 표시 영역(DA2, 도 4 참조)은 영상을 제공하지 못하는 비화소 유닛(AR2, 도 7 참조)을 포함하기 때문에 제1 표시 영역(DA1, 도 4 참조)에 비해 해상도가 낮을 수 있다.
본 발명과 달리, 보상부(330)의 보상 동작 없이 영상 신호(D3)를 그대로 매핑부(350)에 제공하는 경우, 비화소 유닛(AR2, 도 7 참조)에 대응하는 영상 신호들(A1 내지 A4, B1 내지 B4, C1 내지 C4, D1, D2, D4, E1 내지 E4, F1 내지 F4, G1 내지 G4)은 사용되지 않으므로 제2 표시 영역(DA2, 도 4 참조)의 표시 품질이 저하될 수 있다. 하지만, 본 발명에 따르면, 제1 알고리즘을 적용하는 경우, 보상부(330)는 제2 화소 유닛(AR1', 도 7 참조)에 대응하는 영상 신호(D3)뿐만 아니라 비화소 유닛(AR2, 도 7 참조)에 대응하는 영상 신호들(A1 내지 A4, B1 내지 B4, C1 내지 C4, D1, D2, D4, E1 내지 E4, F1 내지 F4, G1 내지 G4)을 기반으로 제2 화소 유닛(AR1', 도 7 참조)에 대응하는 보상 영상 신호(C_D)를 출력하므로 제2 표시 영역(DA2, 도 4 참조)의 표시 품질이 저하되는 것을 방지할 수 있다. 따라서, 표시 품질이 향상된 표시 장치(DD, 도 1 참조)를 제공할 수 있다.
또한, 본 발명과 달리, 보상부(330)가 제2 알고리즘으로 동작하지 않는 경우, 영상 신호(D3)가 0의 값을 갖는 black을 표현하더라도 비화소 유닛(AR2, 도 7 참조)에 대응하는 영상 신호들(A1 내지 A4, B1 내지 B4, C1 내지 C4, D1, D2, D4, E1 내지 E4, F1 내지 F4, G1 내지 G4)의 값들에 의해 제2 화소 유닛(AR1', 도 7 참조)에는 black이 표현되지 않을 수 있다. 하지만, 본 발명에 따르면, 보상부(330)는 제2 영상 신호(RGB2)가 black을 표현하는 영상 신호라고 판단되는 경우, 제2 화소 유닛(AR1', 도 7 참조)에 대응하는 영상 신호(D3)뿐만 아니라 비화소 유닛(AR2, 도 7 참조)에 대응하는 영상 신호들(A1 내지 A4, B1 내지 B4, C1 내지 C4, D1, D2, D4, E1 내지 E4, F1 내지 F4, G1 내지 G4)을 기반으로 출력된 제1 결과값에 제2 알고리즘을 적용하여 제1 결과값보다 작은 제2 결과값을 출력할 수 있다. 제2 표시 영역(DA2, 도 4 참조)의 black 표현에 대한 표시 품질이 저하되는 것을 방지할 수 있다. 따라서, 표시 품질이 향상된 표시 장치(DD, 도 1 참조)를 제공할 수 있다.
커널 매트릭스(KN) 내 커널 데이터들(K11 내지 K14, K21 내지 K24, K31 내지 K34, K41 내지 K44, K51 내지 K54, K61 내지 K64, K71 내지 K74)은 제2 영상 신호(RGB2) 내 영상 신호들(A1 내지 A4, B1 내지 B4, C1 내지 C4, D1 내지 D4, E1 내지 E4, F1 내지 F4, G1 내지 G4)에 근거하여 결정될 수 있다.
도 16에 도시된 커널 데이터들(K11 내지 K14, K21 내지 K24, K31 내지 K34, K41 내지 K44, K51 내지 K54, K61 내지 K64, K71 내지 K74)의 값들은 일 실시예에 불과하며, 본 발명은 이에 제한되지 않는다.
도 17은 본 발명의 일 실시예에 따른 제2 알고리즘의 제3 방법에 이용되는 함수를 도시한 것이다.
도 13 내지 도 17을 참조하면, 제2 알고리즘의 제3 방법은 제1 결과값에 n(n>1)차 함수를 대입하여 제2 결과값을 산출할 수 있다. 도 17에서는 예시적으로 n이 3인 그래프(GP)를 도시하였으나, 본 발명의 일 실시예에 따른 n차 함수는 이에 제한되지 않는다. 본 발명의 일 실시예에 따른 그래프(GP)는 저계조 영역에서 y=x 그래프보다 작은 값을 가지는 그래프인 경우 제한 없이 적용될 수 있다.
도 17의 그래프(GP)에서 x축은 제1 출력값을 지칭할 수 있다. 제1 출력값은 input gray로 지칭될 수 있다. y축은 제2 출력값을 지칭할 수 있다. 제2 출력값은 output gray로 지칭될 수 있다.
제3 방법은 저계조 영역에서 제1 출력값을 상기 함수에 대입하였을 때, 제1 출력값보다 작은 제2 출력값이 산출될 수 있다. 보상부(330)로부터 출력되는 보상 영상 신호(C_D)는 낮은 계조 데이터를 가지도록 출력될 수 있고, 제2 표시 영역(DA2, 도 4 참조)의 black의 표현력이 향상될 수 있다.
본 발명에 따르면, 영상 신호 처리 회로(210)는 제2 영상 신호(RGB2)가 black을 표현하는 영상 신호라 판단되는 경우, 제2 화소 유닛(AR1')의 black 표현이 용이하도록 제2 알고리즘을 적용할 수 있다. 제2 표시 영역(DA2, 도 4 참조)의 black 표현에 대한 표시 품질이 저하되는 것을 방지할 수 있다. 따라서, 표시 품질이 향상된 표시 장치(DD, 도 1 참조)를 제공할 수 있다.
본 발명의 일 실시예에 따른 보상부(330)는 데이터 히스토그램(BH)의 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 제2 영상 신호(RGB2)의 개수가 제2 영상 신호(RGB2)의 전체 개수의 90% 이상인 경우, 제1 방법을 선택할 수 있다.
보상부(330)는 데이터 히스토그램(BH)의 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 제2 영상 신호(RGB2)의 개수가 제2 영상 신호(RGB2)의 전체 개수의 80% 이상 90% 미만인 경우, 제2 방법 또는 제3 방법을 선택할 수 있다.
보상부(330)는 데이터 히스토그램(BH)의 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 제2 영상 신호(RGB2)의 개수가 제2 영상 신호(RGB2)의 전체 개수의 0% 이상 80% 미만인 경우, 제1 알고리즘을 선택할 수 있다.
본 발명에 따르면, 구동 컨트롤러(110)는 black 표현을 위한 제2 알고리즘 중 제1 내지 제3 방법을 상황에 따라 적절한 방법을 활용하여 black 표현을 위한 보상 영상 신호(C_D)를 출력할 수 있다. 제2 표시 영역(DA2, 도 4 참조)의 black 표현에 대한 표시 품질이 향상될 수 있다. 따라서, 표시 품질이 향상된 표시 장치(DD, 도 1 참조)를 제공할 수 있다.
도 18은 본 발명의 일 실시예에 따른 표시 장치를 도시한 사시도이다.
도 4 및 도 18을 참조하면, 표시 장치(DD-1)는 표시 패널(DP-1)을 포함할 수 있다. 표시 패널(DP-1)은 제1 부분(AA1-1), 제2 부분(AA2-1), 및 제3 부분을 포함할 수 있다. 제1 부분(AA1-1), 제2 부분(AA2-1), 및 제3 부분은 영상(IM)을 표시할 수 있다.
제1 부분(AA1-1)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 면과 평행할 수 있다. 제1 부분(AA1-1)의 법선 방향은 표시 장치(DD-1)의 두께 방향과 대응될 수 있다. 제1 부분(AA1-1)에는 제1 표시 영역(DA1)이 정의될 수 있다.
제2 부분(AA2-1)은 제1 부분(AA1-1)으로부터 제1 방향(DR1)의 반대 방향으로 연장될 수 있다. 제2 부분(AA2-1)은 제1 부분(AA1-1)의 일 측으로부터 벤딩되어 제공될 수 있다. 제2 부분(AA2-1)에는 제2 표시 영역(DA2)이 정의될 수 있다. 제1 표시 영역(DA1)의 해상도는 제2 표시 영역(DA2)의 해상도와 상이할 수 있다. 예를 들어, 제2 표시 영역(DA2)의 해상도는 제1 표시 영역(DA1)의 해상도보다 낮을 수 있다.
제3 부분은 제1 부분(AA1-1)으로부터 제1 방향(DR1)으로 연장될 수 있다. 상기 제3 부분은 제1 부분(AA1-1)의 타 측으로부터 벤딩되어 제공될 수 있다. 제3 부분에는 제2 표시 영역(DA2)이 정의될 수 있다.
도 19는 본 발명의 일 실시예에 따른 표시 장치를 도시한 사시도이다.
도 4 및 도 19를 참조하면, 표시 장치(DD-2)는 표시 패널(DP-2)을 포함할 수 있다. 표시 패널(DP-2)은 제1 부분(AA1-2), 제2 부분(AA2-2), 제3 부분(AA3-2), 제4 부분(AA4-2), 및 제5 부분(AA5-2)을 포함할 수 있다.
제1 부분(AA1-2)은 제1 방향(DR1) 및 제2 방향(DR20이 정의하는 면과 평행할 수 있다. 제1 부분(AA1-2)의 법선 방향은 표시 장치(DD-2)의 두께 방향과 대응될 수 있다.
제2 부분(AA2-2)은 제1 부분(AA1-2)의 제1 측에서 연장될 수 있다. 제3 부분(AA3-2)은 제1 부분(AA1-2)의 상기 제1 측과 교차하는 제2 측에서 연장될 수 있다. 제4 부분(AA4-2)은 제1 부분(AA1-2)의 상기 제1 측과 마주하는 제3 측에서 연장될 수 있다. 제5 부분(AA5-2)은 제1 부분(AA1-2)의 상기 제1 측과 교차하는 제4 측에서 연장될 수 있다.
제2 부분(AA2-2), 제3 부분(AA3-2), 제4 부분(AA4-2), 및 제5 부분(AA5-2) 각각은 소정의 곡률을 갖도록 적어도 일부분이 벤딩될 수 있다.
소정의 곡률을 갖는 제2 부분(AA2-2), 제3 부분(AA3-2), 제4 부분(AA4-2), 및 제5 부분(AA5-2)에 의해 표시 장치(DD-2)에서 사용자에게 인식되는 표시 영역의 면적이 증가될 수 있다. 상기 표시 영역에는 영상(IM)이 표시될 수 있다.
제1 부분(AA1-2)에는 제1 표시 영역(DA1)이 정의될 수 있다. 제2 부분(AA2-2), 제3 부분(AA3-2), 제4 부분(AA4-2), 및 제5 부분(AA5-2) 각각에는 제2 표시 영역(DA2)이 정의될 수 있다. 제1 표시 영역(DA1)의 해상도는 제2 표시 영역(DA2)의 해상도와 상이할 수 있다. 예를 들어, 제2 표시 영역(DA2)의 해상도는 제1 표시 영역(DA1)의 해상도보다 낮을 수 있다.
도 20a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이고, 도 20b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 20b를 설명함에 있어서 도 9를 통해 설명된 구성 요소에 대해서는 동일하거나 유사한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 4, 도 20a, 및 도 20b를 참조하면, 제2 표시 영역(DA2)은 제1 영역(DA2a-1) 및 제1 영역(DA2a-1)과 인접한 제2 영역(DA2a-2)이 정의될 수 있다. 제1 영역(DA2a-1)은 컴포넌트 영역, 제2 영역(DA2a-2)은 중간 영역 또는 과도 영역(transition area)으로 지칭될 수 있다. 제1 표시 영역(DA1)은 주 표시 영역 또는 일반 표시 영역으로 지칭될 수 있다. 제1 영역(DA2a-1) 및 제2 영역(DA2a-2)은 보조 표시 영역으로 지칭될 수도 있다.
표시 패널(DP)은 복수의 화소들(PX)을 포함할 수 있다. 복수의 화소들(PX)은 제1 영역(DA2a-1)에서 광을 방출하는 제1 화소(PX1), 제2 영역(DA2a-2)에서 광을 방출하는 제2 화소(PX2), 및 제1 표시 영역(DA1)에서 광을 방출하는 제3 화소(PX3)를 포함할 수 있다.
제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3) 각각은 복수로 제공될 수 있다. 이 경우, 제1 내지 제3 화소들(PX1, PX2, PX3) 각각은 적색 화소, 녹색 화소, 및 청색 화소를 포함할 수 있으며, 실시예에 따라, 백색 화소를 더 포함할 수도 있다.
제1 화소(PX1)는 제1 발광 소자(ED1) 및 제1 발광 소자(ED1)를 구동하는 제1 화소 회로(PC1)를 포함하고, 제2 화소(PX2)는 제2 발광 소자(ED2) 및 제2 발광 소자(ED2)를 구동하는 제2 화소 회로(PC2)를 포함하고, 제3 화소(PX3)는 제3 발광 소자(ED3) 및 제3 발광 소자(ED3)를 구동하는 제3 화소 회로(PC3)를 포함할 수 있다.
평면 상에서 보았을 때, 제1 영역(DA2a-1)은 전자 모듈(EM, 도 2 참조)과 중첩할 수 있다. 예를 들어, 외부 입력(예를 들어, 광)은 제1 영역(DA2a-1)을 통해 전자 모듈(EM, 도 2 참조)으로 제공될 수 있고, 전자 모듈(EM)로부터의 출력은 제1 영역(DA2a-1)을 통해 외부로 방출될 수 있다.
투과 영역의 면적을 확보하기 위해, 제1 영역(DA2a-1)에는 제1 표시 영역(DA1)보다 더 적은 수의 화소가 제공될 수 있다. 제1 영역(DA2a-1)에서 제1 발광 소자(ED1)가 배치되지 않은 영역은 투과 영역으로 정의될 수 있다.
단위 면적 또는 동일한 면적 내에서 제1 영역(DP2a-1)에 배치된 제1 화소(PX1)의 개수는 제1 표시 영역(DA1)에 배치된 제3 화소(PX3)의 개수보다 적을 수 있다.
제1 화소(PX1)의 제1 화소 회로(PC1)는 제1 영역(DA2a-1)에 배치되지 않을 수 있다. 예를 들어, 제1 화소 회로(PC1)는 제2 영역(DA2a-2) 또는 주변 영역(NAA)에 배치될 수 있다. 이 경우, 제1 영역(DA2a-1)의 광 투과율은 제1 화소 회로(PC1)가 제1 영역(DA2a-1)에 배치된 경우보다 증가될 수 있다.
제1 발광 소자(ED1)와 제1 화소 회로(PC1)는 연결 배선(TWL)을 통해 서로 전기적으로 연결될 수 있다. 연결 배선(TWL)은 제1 영역(DP2a-1)의 투과 영역과 중첩할 수 있다. 연결 배선(TWL)은 투명 도전 배선을 포함할 수 있다. 투명 도전 배선은 투명 도전 물질 또는 광 투과성 물질을 포함할 수 있다. 예를 들어, 연결 배선(TWL)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐갈륨아연산화물(IGZO), 아연 산화물(ZnO) 또는 인듐 산화물(In2O3)등의 투명 전도성 산화물(transparent conductive oxide, TCO)막으로 형성될 수 있다.
제2 영역(DA2a-2)은 제1 영역(DA2a-1)과 인접할 수 있다. 제2 영역(DA2a-2)은 제1 영역(DA2a-1)의 적어도 일부를 에워쌀 수 있다. 제2 영역(DA2a-2)은 제1 영역(DA2a-1)보다 낮은 광 투과율을 갖는 영역일 수 있다.
제2 영역(DA2a-2)에는 제1 화소(PX1)의 제1 화소 회로(PC1), 제2 발광 소자(ED2), 및 제2 화소 회로(PC2)가 배치될 수 있다. 따라서, 제2 영역(DA2a-2)의 광 투과율은 제1 영역(DA2a-1)의 광 투과율보다 낮을 수 있다. 또한, 제2 영역(DA2a-2)에 제1 화소(PX1)의 제1 화소 회로(PC1)가 배치됨에 따라, 단위 면적 또는 동일한 면적 내에서 제2 영역(DA2a-2)에 배치된 제2 화소(PC2)의 개수는 제1 표시 영역(DA1)에 배치된 제3 화소(PX3)의 개수보다 적을 수 있다. 제2 영역(DA2a-2)에 표시되는 이미지의 해상도는 제1 표시 영역(DA1)에 표시되는 이미지의 해상도보다 낮을 수 있다.
베이스층(BL) 위에 회로 소자층(DP-CLa)이 배치될 수 있다. 회로 소자층(DP-CLa)은 제1 버퍼층(BFL1)부터 제8 절연층(80)까지의 층으로 정의될 수 있다.
제1 버퍼층(BFL1) 상에 제1 차폐 패턴(BMLa) 및 제2 차폐 패턴(BMLb)이 배치될 수 있다. 제1 차폐 패턴(BMLa) 및 제2 차폐 패턴(BMLb)은 베이스층(BL)의 분극 형상으로 인한 전기 퍼텐셜(Electric potential)이 제1 내지 제3 화소 회로들(PC1, PC2, PC3)에 영향을 미치는 것을 차단할 수 있다.
제6 절연층(60) 위에는 제1 연결 전극이 배치될 수 있다. 제7 절연층(70)은 제6 절연층(60) 위에 배치될 수 있다. 제7 절연층(70) 위에는 상기 제1 연결 전극과 전기적으로 연결된 제2 연결 전극이 배치될 수 있다. 제7 절연층(70)에는 데이터 라인(DL)이 배치될 수 있다. 제8 절연층(80)은 제7 절연층(70) 위에 배치될 수 있다.
회로 소자층(DP-CLa) 위에는 발광 소자층(DP-EDa)이 배치될 수 있다. 발광 소자층(DP-EDa)은 제1 내지 제3 발광 소자(ED1, ED2, ED3)가 배치된 층으로 정의될 수 있다.
제1 발광 소자(ED1)은 제1 화소 전극(AE1), 제1 발광층(EML1), 및 공통 전극(CE)을 포함할 수 있다. 제2 발광 소자(ED2)은 제2 화소 전극(AE2), 제2 발광층(EML2), 및 공통 전극(CE)을 포함할 수 있다. 공통 전극(CE)은 화소들(PX)에 연결되어 공통으로 제공될 수 있다. 제1 화소 전극(AE1) 및 제2 화소 전극(AE2)은 제8 절연층(80) 위에 배치될 수 있다.
화소 정의막(PDL) 및 화소 정의 패턴(PDP)은 제8 절연층(80) 위에 배치될 수 있다. 화소 정의막(PDL) 및 화소 정의 패턴(PDP)은 동일한 물질을 포함하며, 동일한 공정을 통해 형성될 수 있다. 화소 정의막(PDL)은 제2 영역(DA2a-2) 및 제1 표시 영역(DA1)에 배치될 수 있다. 화소 정의막(PDL)에는 제2 화소 전극(AE2)의 일부분을 노출시키는 제1 개구(PDL-OP1)가 정의될 수 있다.
화소 정의 패턴(PDP)은 제1 영역(DA2a-1)에 배치될 수 있다. 화소 정의 패턴(PDP)은 제1 화소 전극(AE1)의 일부분을 커버할 수 있다. 예를 들어, 화소 정의 패턴(PDP)은 제1 화소 전극(AE1)의 가장자리를 커버할 수 있다. 화소 정의 패턴(PDP)에는 개구(PDP-OP)가 정의될 수 있다. 개구(PDP-OP)는 제1 화소 전극(AE1)과 중첩하는 영역에 정의될 수 있다. 평면 상에서 보았을 때, 화소 정의 패턴(PDP)은 고리 형상을 가질 수 있다.
제1 영역(DA2a-1)에서 제1 화소 전극(AE1) 및 화소 정의 패턴(PDP)이 배치된 부분과 중첩하는 영역은 소자 영역(EA)으로 정의되고, 나머지 영역은 투과 영역(TAA)으로 정의될 수 있다.
제1 화소 전극(AE1)은 제2 영역(DA2a-2)에 배치된 제1 화소 회로(PC1)와 전기적으로 연결될 수 있다. 예를 들어, 제1 화소 전극(AE1)은 연결 배선(TWL) 및 연결 브릿지(CPN)을 통해 제1 화소 회로(PC1)와 전기적으로 연결될 수 있다. 이 경우, 연결 배선(TWL)은 투과 영역(TAA)과 중첩할 수 있다. 따라서, 연결 배선(TWL)은 광 투과성 물질을 포함할 수 있다. 제1 화소 전극(AE1)은 연결 전극(CNE1')을 통해 연결 배선(TWL)과 전기적으로 연결될 수 있다.
연결 배선(TWL)은 제5 절연층(50) 및 제6 절연층(60) 사이에 배치될 수 있으나, 특별히 이에 제한되는 것은 아니다. 연결 브릿지(CPN)는 제6 절연층(60) 및 제7 절연층(70) 사이에 배치될 수 있다. 연결 브릿지(CPN)은 연결 배선(TWL) 및 제1 화소 회로(PC1)에 접속될 수 있다. 상부 절연층(TFLa)은 발광 소자층(DP-EDa) 위에 배치될 수 있다. 이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 표시 패널
DA1: 제1 표시 영역 DA2: 제2 표시 영역
110: 구동 컨트롤러 BH: 데이터 히스토그램

Claims (20)

  1. 제1 광 투과율을 갖는 제1 표시 영역 및 상기 제1 광 투과율보다 높은 제2 광 투과율을 갖는 제2 표시 영역이 정의된 표시 패널; 및
    입력 영상 신호를 수신하고, 상기 표시 패널로 제공될 데이터 신호를 출력하는 구동 컨트롤러를 포함하고,
    상기 구동 컨트롤러는 상기 입력 영상 신호를 상기 표시 패널의 상기 제1 표시 영역 내 제1 화소 유닛에 대응하는 제1 영상 신호 및 상기 표시 패널의 상기 제2 표시 영역 내 제2 화소 유닛 및 상기 제2 화소 유닛과 인접한 비화소 유닛에 대응하는 제2 영상 신호로 구분하고,
    상기 구동 컨트롤러는 상기 제2 영상 신호를 복수의 그레이 레벨들을 근거로 분류하여 데이터 히스토그램을 생성하고, 상기 데이터 히스토그램의 상기 복수의 그레이 레벨들 중 일부에 포함된 상기 제2 영상 신호의 개수를 근거로 제1 알고리즘 또는 상기 제1 알고리즘과 상이한 제2 알고리즘을 선택하고,
    상기 제2 알고리즘은 상기 제2 영상 신호를 미리 설정된 커널 매트릭스와 연산한 제1 결과값을 근거로 상기 제1 결과값보다 작은 제2 결과값을 산출하며,
    상기 구동 컨트롤러는 상기 제2 알고리즘이 선택된 경우, 상기 제2 결과값을 근거로 상기 제2 표시 영역 내 상기 제2 화소 유닛에 대응하는 제1 데이터 신호를 출력하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 알고리즘은 상기 제2 영상 신호를 미리 설정된 커널 매트릭스와 연산하고,
    상기 구동 컨트롤러는 상기 제1 알고리즘이 선택된 경우, 상기 제2 표시 영역 내 상기 화소 유닛에 대응하는 제2 데이터 신호를 출력하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제2 알고리즘은 상기 제1 결과값에 0을 곱하여 상기 제2 결과값을 산출하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제2 알고리즘은 상기 제1 결과값에 0보다 크고 1보다 작은 가중치를 곱하여 상기 제2 결과값을 산출하는 표시 장치.
  5. 제1 항에 있어서,
    상기 제2 알고리즘은 상기 제1 결과값에 함수를 대입하여 상기 제2 결과값을 산출하는 표시 장치.
  6. 제5 항에 있어서,
    상기 함수는 3차 함수를 포함하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제2 표시 영역과 중첩하게 배치된 전자 모듈을 더 포함하는 표시 장치.
  8. 제 1 항에 있어서,
    상기 제2 표시 영역의 단위 면적당 제2 화소 유닛들의 개수는 상기 제1 표시 영역의 단위 면적당 제1 화소 유닛들의 개수보다 작은 표시 장치.
  9. 제1 항에 있어서,
    상기 구동 컨트롤러는 상기 데이터 히스토그램의 상기 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 상기 제2 영상 신호의 개수가 상기 제2 영상 신호의 전체 개수의 80% 내지 90%인 경우, 상기 제2 알고리즘을 선택하는 표시 장치.
  10. 제1 항에 있어서,
    상기 표시 패널은,
    제1 측, 상기 제1 측과 나란한 제2 측, 상기 제1 측과 교차하는 방향으로 연장된 제3 측, 상기 제2 측과 나란한 제4 측을 포함하는 제1 부분;
    상기 제1 측에서 연장되고, 적어도 일부분이 벤딩된 제2 부분; 및
    상기 제2 측에서 연장되고, 적어도 일부분이 벤딩된 제3 부분을 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 부분에는 상기 제1 표시 영역이 정의되고,
    상기 제2 부분 및 상기 제3 부분에는 상기 제2 표시 영역이 정의되는 표시 장치.
  12. 제10 항에 있어서,
    상기 표시 패널은 상기 제3 측에서 연장되고, 적어도 일부분이 벤딩된 제4 부분 및 상기 제4 측에서 연장되고, 적어도 일부분이 벤딩된 제5 부분을 더 포함하고,
    상기 제4 부분 및 상기 제5 부분에는 상기 제2 표시 영역이 정의되는 표시 장치.
  13. 제1 항에 있어서,
    상기 구동 컨트롤러는,
    상기 입력 영상 신호를 감마 영상 신호로 변환하는 감마 변환부;
    상기 감마 영상 신호를 저장하고, 상기 제1 표시 영역 내 상기 제1 화소 유닛에 대응하는 상기 제1 영상 신호 및 상기 제2 표시 영역 내 상기 제2 화소 유닛 및 비화소 유닛에 대응하는 상기 제2 영상 신호를 출력하는 메모리;
    상기 제2 영상 신호를 상기 커널 매트릭스와 연산하고, 보상 신호를 출력하는 보상부;
    상기 보상 신호를 상기 제2 표시 영역 내 상기 제2 화소 유닛에 매핑하는 매핑부; 및
    상기 매핑부로부터 출력되는 신호를 상기 데이터 신호로 변환하는 감마 역변환부를 포함하는 표시 장치.
  14. 제1 광 투과율을 갖는 제1 표시 영역 및 상기 제1 광 투과율보다 높은 제2 광 투과율을 갖는 제2 표시 영역이 정의된 표시 패널; 및
    입력 영상 신호를 수신하고, 상기 표시 패널로 제공될 데이터 신호를 출력하는 구동 컨트롤러를 포함하고,
    상기 구동 컨트롤러는 상기 입력 영상 신호를 상기 표시 패널의 상기 제1 표시 영역 내 제1 화소 유닛에 대응하는 제1 영상 신호 및 상기 표시 패널의 상기 제2 표시 영역 내 제2 화소 유닛 및 상기 제2 화소 유닛과 인접한 비화소 유닛에 대응하는 제2 영상 신호로 구분하고,
    상기 구동 컨트롤러는 상기 제2 영상 신호를 복수의 그레이 레벨들을 근거로 분류하여 데이터 히스토그램을 생성하고, 상기 데이터 히스토그램의 상기 복수의 그레이 레벨들 중 일부에 포함된 상기 제2 영상 신호의 개수를 근거로 제1 알고리즘 또는 상기 제1 알고리즘과 상이한 제2 알고리즘을 선택하고,
    상기 제1 알고리즘은 상기 제2 영상 신호를 미리 설정된 커널 매트릭스와 연산한 제1 결과값을 연산하고, 상기 제2 알고리즘은 상기 제1 결과값을 근거로 상기 제1 결과값보다 작은 제2 결과값을 산출하며,
    상기 구동 컨트롤러는 상기 제1 알고리즘이 선택된 경우, 상기 제2 표시 영역 내 상기 화소 유닛에 대응하는 제1 데이터 신호를 출력하고, 상기 제2 알고리즘이 선택된 경우, 상기 제2 결과값을 근거로 상기 제2 표시 영역 내 상기 화소 유닛에 대응하는 제2 데이터 신호를 출력하는 표시 장치.
  15. 제14 항에 있어서,
    제2 알고리즘은 제1 방법, 제2 방법, 및 제3 방법을 포함하고,
    상기 제1 방법은 상기 제1 결과값에 0을 곱하여 상기 제2 결과값을 산출하고,
    상기 제2 방법은 상기 제1 결과값에 0보다 크고 1보다 작은 가중치를 곱하여 상기 제2 결과값을 산출하며,
    상기 제3 방법은 상기 제1 결과값에 n(n>1)차 함수를 대입하여 상기 제2 결과값을 산출하는 표시 장치.
  16. 제15 항에 있어서,
    상기 구동 컨트롤러는 상기 데이터 히스토그램의 상기 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 상기 제2 영상 신호의 개수가 상기 제2 영상 신호의 전체 개수의 90% 이상인 경우, 상기 제1 방법을 선택하고,
    상기 구동 컨트롤러는 상기 데이터 히스토그램의 상기 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 상기 제2 영상 신호의 개수가 상기 제2 영상 신호의 전체 개수의 80% 이상 90% 미만인 경우, 상기 제2 방법 또는 제3 방법을 선택하며,
    상기 구동 컨트롤러는 상기 데이터 히스토그램의 상기 복수의 그레이 레벨들 중 가장 낮은 2개의 그레이 레벨들에 포함된 상기 제2 영상 신호의 개수가 상기 제2 영상 신호의 전체 개수의 0% 이상 80% 미만인 경우, 상기 제1 알고리즘을 선택하는 표시 장치.
  17. 제14 항에 있어서,
    상기 제2 표시 영역의 단위 면적당 제2 화소 유닛들의 개수는 상기 제1 표시 영역의 단위 면적당 제1 화소 유닛들의 개수보다 작은 표시 장치.
  18. 제14 항에 있어서,
    상기 제2 표시 영역과 중첩하게 배치된 전자 모듈을 더 포함하고,
    상기 전자 모듈은 카메라를 포함하는 표시 장치.
  19. 제14 항에 있어서,
    상기 표시 패널은,
    제1 측, 상기 제1 측과 나란한 제2 측, 상기 제1 측과 교차하는 방향으로 연장된 제3 측, 상기 제2 측과 나란한 제4 측을 포함하고, 상기 제1 표시 영역이 정의된 제1 부분;
    상기 제1 측에서 연장되고, 적어도 일부분이 벤딩되고, 상기 제2 표시 영역이 정의된 제2 부분; 및
    상기 제2 측에서 연장되고, 적어도 일부분이 벤딩되고, 상기 제2 표시 영역이 정의된 제3 부분을 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 표시 패널은 상기 제3 측에서 연장되고, 적어도 일부분이 벤딩된 제4 부분 및 상기 제4 측에서 연장되고, 적어도 일부분이 벤딩된 제5 부분을 더 포함하고,
    상기 제4 부분 및 상기 제5 부분에는 상기 제2 표시 영역이 정의되는 표시 장치.
KR1020220075085A 2022-06-20 2022-06-20 표시 장치 KR20230174356A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220075085A KR20230174356A (ko) 2022-06-20 2022-06-20 표시 장치
US18/142,807 US11948517B2 (en) 2022-06-20 2023-05-03 Display device
CN202310637108.0A CN117275402A (zh) 2022-06-20 2023-05-31 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220075085A KR20230174356A (ko) 2022-06-20 2022-06-20 표시 장치

Publications (1)

Publication Number Publication Date
KR20230174356A true KR20230174356A (ko) 2023-12-28

Family

ID=89169109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220075085A KR20230174356A (ko) 2022-06-20 2022-06-20 표시 장치

Country Status (3)

Country Link
US (1) US11948517B2 (ko)
KR (1) KR20230174356A (ko)
CN (1) CN117275402A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026659A3 (en) 1999-02-01 2002-01-30 Sharp Kabushiki Kaisha Character display apparatus, character display method, and recording medium
KR100543009B1 (ko) 2003-10-16 2006-01-20 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법
US7893438B2 (en) 2003-10-16 2011-02-22 Samsung Mobile Display Co., Ltd. Organic light-emitting display device including a planarization pattern and method for manufacturing the same
KR101686103B1 (ko) * 2010-08-05 2016-12-14 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
KR102017600B1 (ko) * 2012-12-28 2019-09-04 삼성디스플레이 주식회사 멀티-타임 프로그래머블 동작의 수행 방법 및 이를 채용한 유기 발광 표시 장치
KR101992310B1 (ko) 2013-03-25 2019-09-30 엘지디스플레이 주식회사 표시 장치의 영상 처리 방법 및 장치
KR102424291B1 (ko) 2015-07-27 2022-07-25 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR101766248B1 (ko) 2016-11-15 2017-08-08 삼성전자 주식회사 디스플레이시스템, 디스플레이장치 및 그 제어방법
KR102656196B1 (ko) * 2020-02-26 2024-04-11 삼성전자주식회사 디스플레이 구동 회로, 그것의 동작 방법, 및 디스플레이 패널의 얼룩을 보상하기 위한 정보를 추출하도록 구성된 광학-기반 얼룩 검사 장치의 동작 방법
KR20220069200A (ko) 2020-11-19 2022-05-27 삼성디스플레이 주식회사 표시 장치
TWI796930B (zh) * 2022-01-12 2023-03-21 聯詠科技股份有限公司 顯示裝置、面板驅動電路及顯示驅動方法

Also Published As

Publication number Publication date
US11948517B2 (en) 2024-04-02
US20230410754A1 (en) 2023-12-21
CN117275402A (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
KR20210004006A (ko) 표시장치
KR20200075996A (ko) 표시 장치
US11849616B2 (en) Display device
US11934599B2 (en) Display device
KR20190064709A (ko) 표시 장치
KR20200037889A (ko) 표시모듈
KR102582392B1 (ko) 표시 장치 및 표시 장치 제조 방법
US11690263B2 (en) Display device and portable terminal
US11670243B2 (en) Display device
KR102519478B1 (ko) 발광표시패널 및 이를 포함하는 전자장치
KR20230174356A (ko) 표시 장치
CN115731834A (zh) 显示装置和电子设备
CN115942831A (zh) 显示装置
CN115734667A (zh) 显示装置
KR20210128554A (ko) 표시 패널 및 표시 장치
US12008967B2 (en) Display device
KR102666867B1 (ko) 표시장치
US20240147773A1 (en) Display device and electronic device including the same
KR20220102194A (ko) 표시 장치
KR20240001797A (ko) 표시 장치
KR20220021064A (ko) 전자 장치 및 이를 포함하는 인터페이스 장치
KR20240002841A (ko) 표시 장치
CN118159080A (zh) 显示装置
KR20240029790A (ko) 표시 장치
KR20230161320A (ko) 표시 장치