KR20230171599A - 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법 - Google Patents

실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법 Download PDF

Info

Publication number
KR20230171599A
KR20230171599A KR1020220071957A KR20220071957A KR20230171599A KR 20230171599 A KR20230171599 A KR 20230171599A KR 1020220071957 A KR1020220071957 A KR 1020220071957A KR 20220071957 A KR20220071957 A KR 20220071957A KR 20230171599 A KR20230171599 A KR 20230171599A
Authority
KR
South Korea
Prior art keywords
nitride layer
silicon nitride
silicon
silicon oxide
junction
Prior art date
Application number
KR1020220071957A
Other languages
English (en)
Other versions
KR102699369B1 (ko
Inventor
윤동현
권영재
이기수
Original Assignee
재단법인 부산테크노파크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 부산테크노파크 filed Critical 재단법인 부산테크노파크
Priority to KR1020220071957A priority Critical patent/KR102699369B1/ko
Publication of KR20230171599A publication Critical patent/KR20230171599A/ko
Application granted granted Critical
Publication of KR102699369B1 publication Critical patent/KR102699369B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법에 있어서, 실리콘카바이드 기판의 상부에 플라즈마를 이용하여 실리콘산화물을 적층하고, 상기 실리콘산화물을 에칭하여 마스크패턴을 형성하는 마스크패턴 형성단계; 상기 실리콘카바이드 기판 및 상기 마스크패턴을 향해 이온주입을 수행하여 p형의 깊은접합(deep juction)을 형성하는 깊은접합 형성단계; 상기 마스크패턴 및 상기 깊은접합의 표면에 저압으로 제1실리콘질화물층을 증착하는 제1실리콘질화물층 증착단계; 상기 제1실리콘질화물층에 저압으로 제1실리콘산화물층을 증착하는 제1실리콘산화물층 증착단계; 상기 제1실리콘산화물층에 저압으로 제2실리콘질화물층을 증착하는 제2실리콘질화물층 증착단계; 제1혼합기체를 통해 상기 제1실리콘산화물층의 상면에 증착된 상기 제2실리콘질화물층을 에칭하여 제1측벽을 형성하는 제1측벽 형성단계; 제2혼합기체를 통해 상기 제1실리콘질화물층의 상면에 증착된 상기 제1실리콘산화물층을 에칭하여 제2측벽을 형성하는 제2측벽 형성단계; 상기 깊은접합을 향해 이온주입을 수행하여 n형의 얕은접합(shallow junction)을 형성하는 얕은접합 형성단계; 및 상기 깊은접합 및 상기 얕은접합이 형성된 상기 실리콘카바이드 기판으로부터 상기 마스크패턴, 상기 제1실리콘질화물층, 상기 제1실리콘산화물층 및 상기 제2실리콘질화물층을 제거하는 마스크패턴 제거단계;를 포함하는 것을 기술적 요지로 한다. 이에 의해 폴리실리콘 필름 대신 실리콘산화물로 형성된 마스크패턴을 증착시켜 공정시간을 감소시킬 수 있으며, 제1실리콘질화물층-제1실리콘산화물층-제2실리콘질화물층을 순차적으로 적층 및 에칭시켜 깊은접합의 양측 폭과 얕은 접합의 양측 폭을 각각 동일하게 형성하여 누설전류 및 항복전압이 향상된 효과를 얻을 수 있다.

Description

실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법{A method of forming a junction structure using self-aligne contact of silicon carbide MOSFET power semiconductor}
본 발명은 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법에 관한 것으로, 보다 상세하게는 폴리실리콘 필름 대신 실리콘산화물로 형성된 마스크패턴을 증착시켜 공정시간을 감소시킬 수 있으며, 깊은접합의 양측 폭과 얕은 접합의 양측 폭을 각각 동일하게 형성하여 누설전류 및 항복전압이 향상된 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법에 관한 것이다.
실리콘카바이드(silicon carbide, SiC)는 실리콘에 비해 밴드갭이 높은 와이드갭 반도체로서, 절연파괴전계가 3×106V/cm로 실리콘(silicon, Si)의 약 10배, 에너지밴드갭은 3.26eV로 실리콘의 약 3배, 열전도도는 3.7W/cmK로 실리콘의 약 3배 높은 특성을 가지고 있다. 따라서 실리콘카바이드는 실리콘에 비해 높은 항복전압을 가지면서도 손실은 적고 열방출은 우수한 특성을 나타낸다. 특히 절연파괴전계가 실리콘에 비해 10배 정도 우수하므로 이동영역(drift region)의 두께를 실리콘에 비해 10배 정도 감소시킬 수 있으며, 이로 인하여 온(on)-저항으로부터 환산된 전압강하는 실리콘에 비해 약 1/200로 감소시킬 수 있는 큰 장점이 있다. 따라서 실리콘카바이드는 전력반도체 소자 분야에서 실리콘을 대체할 수 있는 가장 유력한 반도체 소재로 간주되고 있다.
그러나 실리콘카바이드의 경우 상기와 같은 장점에도 불구하고 전력반도체 소자를 제조함에 있어 여러가지 문제점을 가지고 있다. 대표적으로 실리콘카바이드 내에서는 통상적인 p형 또는 n형 도판트(dopant)들의 확산계수가 실리콘에 비해 더 작아 깊은 확산 영역을 형성하기 위한 확산시간 및 온도조건의 최적화가 용이하지 않다. 전력반도체에 사용되는 실리콘카바이드의 경우 결합구조가 치밀하기 때문에 이온 주입의 경우 주입 거리가 짧고 이온 주입된 영역들의 깊이와 측방향 정도를 조절하기 어려운 것으로 알려져 있다.
실리콘카바이드를 이용한 전력반도체 소자에 있어서, 깊은 확산 영역을 형성하기 어려움에 따라 안정적으로 작동하는 전력반도체 소자를 제조에 어려움이 있을 수 있다. 나아가 실리콘카바이드는 소재의 재료적 특성에 의해 임플란트 확산이 어렵고, 실리콘과 같이 에피텍셜/임플란트 반복 공정을 통한 슈퍼접합(super junction) 구현이 어렵다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 폴리실리콘 필름 대신 실리콘산화물로 형성된 마스크패턴을 증착시켜 공정시간을 감소시킬 수 있으며, 깊은접합의 양측 폭과 얕은 접합의 양측 폭을 각각 동일하게 형성하여 누설전류 및 항복전압이 향상된 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법을 제공하는 것을 목적으로 한다.
상기한 목적은, 실리콘카바이드 기판의 상부에 플라즈마를 이용하여 실리콘산화물을 적층하고, 상기 실리콘산화물을 에칭하여 마스크패턴을 형성하는 마스크패턴 형성단계; 상기 실리콘카바이드 기판 및 상기 마스크패턴을 향해 이온주입을 수행하여 p형의 깊은접합(deep juction)을 형성하는 깊은접합 형성단계; 상기 마스크패턴 및 상기 깊은접합의 표면에 저압으로 제1실리콘질화물층을 증착하는 제1실리콘질화물층 증착단계; 상기 제1실리콘질화물층에 저압으로 제1실리콘산화물층을 증착하는 제1실리콘산화물층 증착단계; 상기 제1실리콘산화물층에 저압으로 제2실리콘질화물층을 증착하는 제2실리콘질화물층 증착단계; 제1혼합기체를 통해 상기 제1실리콘산화물층의 상면에 증착된 상기 제2실리콘질화물층을 에칭하여 제1측벽을 형성하는 제1측벽 형성단계; 제2혼합기체를 통해 상기 제1실리콘질화물층의 상면에 증착된 상기 제1실리콘산화물층을 에칭하여 제2측벽을 형성하는 제2측벽 형성단계; 상기 깊은접합을 향해 이온주입을 수행하여 n형의 얕은접합(shallow junction)을 형성하는 얕은접합 형성단계; 및 상기 깊은접합 및 상기 얕은접합이 형성된 상기 실리콘카바이드 기판으로부터 상기 마스크패턴, 상기 제1실리콘질화물층, 상기 제1실리콘산화물층 및 상기 제2실리콘질화물층을 제거하는 마스크패턴 제거단계;를 포함하는 것을 특징으로 하는 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법에 의해서 달성된다.
여기서, 상기 제2측벽 형성단계 이후에, 상기 깊은접합의 상면에 증착된 상기 제1실리콘질화물층 중 외부로 노출된 영역을 에칭하는 제1실리콘질화물층 에칭단계;를 더 포함하는 것이 바람직하다.
또한, 상기 제1실리콘질화물층은 400Å 이하의 두께로 형성되고, 상기 제1실리콘산화물층은 상기 제1실리콘질화물층보다 두꺼운 두께인 3,000Å 이하의 두께로 형성되며, 상기 제2실리콘질화물층은 상기 제1실리콘산화물층보다 두꺼운 두께인 4,000Å 이하로 형성되는 것이 바람직하다.
이뿐만 아니라, 상기 제1혼합기체는, 염소기체(chlorine, Cl2), 육불화황기체(sulfur hexafluoride, SF6), 브롬화수소기체(hydrogen bromide, Hbr), 산소기체(oxgen, O2) 및 아르곤기체(argon, Ar)를 포함하며, 상기 제2혼합기체는, 사불화탄소기체(carbon tetrafluoride, CF4), 플루오로폼기체(fluoroform, CHF3), 질소기체(nitrogen, N2) 및 아르곤기체(argon, Ar)를 포함하는 것이 바람직하다.
상술한 바와 같이 본 발명에 따르면, 폴리실리콘 필름 대신 실리콘산화물로 형성된 마스크패턴을 증착시켜 공정시간을 감소시킬 수 있으며, 제1실리콘질화물층-제1실리콘산화물층-제2실리콘질화물층을 순차적으로 적층 및 에칭시켜 깊은접합의 양측 폭과 얕은 접합의 양측 폭을 각각 동일하게 형성하여 누설전류 및 항복전압이 향상된 효과를 얻을 수 있다.
도 1은 종래기술에 따른 모스펫 전력반도체의 단면도이고,
도 2는 정상적인 굽힘(warpage, a) 및 불량 굽힘(b)을 확인한 사진이고,
도 3은 실리콘카바이드 격자 손상에 의한 산화물층의 이상 증착을 나타낸 사진이고,
도 4 내지 도 13은 본 발명의 실시예에 따른 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법의 순서도이고,
도 14는 제2실리콘질화물층이 존재하는 상태(a) 및 존재하지 않는 상태(b)에서 얕은접합을 형성하는 것을 나타낸 사진이다.
이하, 본 발명의 기술적 사상을 첨부된 도면을 사용하여 더욱 구체적으로 설명한다. 첨부된 도면은 본 발명의 기술적 사상을 더욱 구체적으로 설명하기 위하여 도시한 일예에 불과하므로 본 발명의 기술적 사상이 첨부된 도면의 형태에 한정되는 것은 아니다.
도 1은 종래기술에 따른 모스펫 전력반도체의 단면도이고, 도 2는 정상적인 굽힘(warpage, a) 및 불량 굽힘(b)을 확인한 사진이고, 도 3은 실리콘카바이드 격자 손상에 의한 산화물층의 이상 증착을 나타낸 사진이고, 도 4 내지 도 13은 본 발명의 실시예에 따른 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법의 순서도이고, 도 14는 제2실리콘질화물층이 존재하는 상태(a) 및 존재하지 않는 상태(b)에서 얕은접합을 형성하는 것을 나타낸 사진이다.
일반적으로 제조되는 실리콘카바이드(silicon carbide, SiC) 모스펫(metal-oxide-semiconductor field-effect transistor, MOSFET) 전력반도체는 기판본체 및 에피층으로 이루어진 실리콘카바이드 기판에 수직방향으로 깊은 접합(deep junction)과 얕은 접합(shallow junction)이 형성된 구조로 이루어져 있다. 이러한 깊은 접합과 얕은 접합은 도 1에 도시된 바와 같이 임플란터 스크린 마스크(implanter screen mask)를 기준으로 수평방향으로 양측에 동일한 폭으로 각각 형성되어야 한다. 이는 깊은 접합 및 얕은 접합을 형성 후 임플란터 스크린 마스크를 제거하게 되면 양측에 동일한 폭으로 형성됨에 의해 전력반도체를 동작시 누설전류(leakage current) 및 항복전압(breakdown voltage) 향상에 도움을 주게 된다.
종래의 전력반도체 중 실리콘(silicon, Si) 모스펫 전력반도체의 경우 폴리머로 형성된 필름을 임플란터 스크린 마스크로 사용하여 깊은 접합 및 얕은 접합을 형성하였다. 이와 달리 실리콘카바이드 모스펫 전력반도체의 경우 실리콘(Si)과 탄소(C)의 결합력이 치밀하여 이온주입 조건이 ~650℃/high energy implanter(~360keV)로 진행되어 기존의 실리콘 모스펫 전력반도체를 제조하기 위해 사용한 폴리실리콘 필름으로는 사용이 불가하며, 부득이하게 폴리실리콘 필름으로 제조해야 할 경우에는 최소 두께를 1.5㎛ 이상으로 두껍게 형성하여야 한다.
하지만 폴리실리콘 필름의 두께를 1.5㎛ 이상으로 형성하기 위해서는 540℃ 이상에서 LP-CVD로 증착이 이루어지게 되는데, 이는 두꺼운 두께를 형성하기 위해 증착하는데 24 내지 48시간 정도로 많은 시간이 소요되고 높은 증착 온도로 인해 도 2에 도시된 바와 같이 실리콘카바이드 기판에 뒤틀림(warpage) 현상 발생을 유도하게 된다. 이에 의해 후속 식각 공정의 패턴 불량 및 에칭 공정의 오류 발생으로 전력반도체의 불량률을 증가시키게 된다.
또한 폴리실리콘 필름을 임플란터 스크린 마스크로 사용한 후 이를 제거하는 과정에서 질산, 인산, 불화수소 등의 강산을 이용하여 chemical wet 공정을 수행하게 되는데, 이는 강산을 이용하여 폴리실리콘 필름은 제거하는 과정으로 인해 전력반도체의 손상이 발생할 수 있을 뿐 아니라 환경오염을 야기한다는 단점이 있다.
따라서 본 발명은 임플란터 스크린 마스크로 폴리실리콘 필름 대신 실리콘산화물 필름을 사용하여 공정시간을 단축할 수 있으며, 저압 질화물(low pressure nitride, LP-nitride)과 저압 산화물(low pressure oxide, LP-oxide)의 선택비를 이용한 에칭을 진행하여 깊은 접합과 얕은 접합을 형성한 후 임플란터 스크린 마스크를 쉽게 제거할 수 있는 기술을 제시하여 공정의 단순화를 구현하고자 한다.
본 발명에 따른 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법은, 도 4에 도시된 바와 같이 마스크패턴 형성단계(S100), 깊은접합 형성단계(S200), 제1실리콘질화물층 증착단계(S300), 제1실리콘산화물층 증착단계(S400), 제2실리콘질화물층 증착단계(S500), 제1측벽 형성단계(S600), 제2측벽 형성단계(S700), 제1실리콘질화물층 에칭단계(S800), 얕은접합 형성단계(S900) 및 마스크패턴 제거단계(S1000)를 포함한다.
먼저 마스크패턴 형성단계(S100)는, 실리콘카바이드 기판(100)의 상부에 플라즈마를 이용하여 실리콘산화물을 적층하고, 실리콘산화물을 에칭하여 마스크패턴(200)을 형성하는 단계를 의미한다.
실리콘카바이드 모스펫 전력반도체를 제조하기 위해서는 실리콘카바이드로 형성된 기판본체 및 기판본체의 상부에 실리콘카바이드로 형성된 에피층(epi layer)이 적층된 실리콘카바이드 기판(100)을 준비하게 된다.
이러한 실리콘카바이드 기판(100)의 상부에 플라즈마를 이용하여 실리콘산화물을 적층하게 되는데, 여기서 플라즈마 실리콘산화물(PE-oxide)은 1.5㎛ 이상으로 적층되는 것이 바람직하다. 이는 실리콘카바이드 기판(100)에 이온주입을 하기 위해서는 고에너지를 가하여야 하는데, 실리콘카바이드 기판(100)을 향해 고에너지를 가할 경우 실리콘카바이드 기판(100)과 마스크패턴(200)의 사이, 실리콘카바이드 기판(100)과 깊은접합(300) 사이가 고에너지에 의해 손상될 우려가 있다. 따라서 이러한 영역이 손상되는 것을 방지하기 위해서는 마스크패턴(200)이 최소 1.5㎛ 이상으로 두꺼운 두께로 형성되어야 한다.
종래의 경우 실리콘카바이드 기판의 상부에 폴리실리콘 필름을 이용하여 적층이 이루어졌으나 폴리실리콘 필름의 경우 24 내시 48시간 정도로 증착시간이 많이 소요된다는 단점이 있었다. 종래에는 또한 실리콘산화물층을 적층시킬 경우 화학기상증착법(chemical vapor deposition, CVD)을 이용하여 실리콘산화물을 적층시키는 경우가 있었으나, 이 또한 마찬가지로 증착시간이 오래 걸린다는 단점이 있었다. 이에 비해 본 발명과 같이 플라즈마를 이용하여 실리콘산화물을 적층시킬 경우 고 에너지인 플라즈마를 사용함에 의해 1 내지 2분 만에 실리콘산화물이 실리콘카바이드 기판(100)에 균일하게 증착될 수 있어 공정 시간이 단축된다는 이점이 있다.
이와 같이 실리콘카바이드 기판(100)의 상부에 실리콘산화물을 적층하고, 원하는 패턴으로 실리콘산화물을 에칭하여 도 5에 도시된 바와 같이 실리콘산화물로 이루어진 마스크패턴(200)을 형성하게 된다. 마스크패턴(200)은 포토리소그래피(photolithography) 및 에칭(etching) 공정을 통해 패터닝되는 것이며, 이는 이후에 형성될 깊은접합(300) 및 얕은접합(700)의 면적에 맞게 패터닝되는 것이 바람직하다.
이때 패터닝 후 마스크패턴(200)의 oxide angle은 85° 이상이 되는 것이 바람직하다. 이는 후술할 깊은접합(300) 및 얕은접합(700)을 형성할 때 원하는 영역에 이온이 주입되기 위해 필요한 각도에 해당한다. 만약 마스크패턴(200)의 oxide angle이 85° 미만일 경우 이온주입 공정 중 마스크패턴(200)을 향해 이온주입이 이루어져 실리콘카바이드 기판(100)에 제대로 깊은접합(300) 및 얕은접합(700)이 형성되지 않을 수 있다.
깊은접합 형성단계(S200)는, 실리콘카바이드 기판(100) 및 마스크패턴(200)을 향해 이온주입을 수행하여 p형의 깊은접합(300)을 형성하는 단계를 의미한다.
마스크패턴 형성단계(S100)를 통해 실리콘카바이드 기판(100)의 상부에 마스크패턴(200)이 에칭된 상태에서 실리콘카바이드 기판(100) 및 마스크패턴(200)을 향해 이온주입을 수행하게 된다. 이를 통해 마스크패턴(200)이 적층된 실리콘카바이드 기판(100) 영역에는 이온주입이 이루어지지 않고, 마스크패턴(200)이 에칭되어 실리콘카바이드 기판(100)이 외부로 노출된 영역에 이온주입이 이루어지게 되면서 도 6에 도시된 바와 같이 p형의 깊은접합(deep junction, 300)이 형성된다.
여기서 이온주입은 600 내지 650℃의 온도 조건에서 300 내지 360keV로 이온주입을 실시하는 것이 바람직한데, 이는 실리콘카바이드 기판(100)의 실리콘과 탄소 간의 결합력이 치밀하여 해당 조건 미만에서는 p형의 깊은접합(300)을 제대로 형성할 수 없게 되기 때문이다. 또한 해당 조건을 초과할 경우 도 3에 도시된 바와 같이 실리콘카바이드 기판(100)의 실리콘카바이드 격자 손상이 일어나 이상 증착이 발생할 수 있기 때문에, 본 발명의 이온주입은 600 내지 650℃의 온도 조건에서 300 내지 360keV로 수행하는 것이 바람직하다.
또한 이온주입에 사용되는 도판트(dopant)는 p형의 깊은접합(300)을 형성가능하도록 알루미늄(Al), 붕소(B), 갈륨(Ga), 인듐(In) 및 이의 혼합으로 이루어지는 것이 바람직하나 이에 한정되지는 않는다.
제1실리콘질화물층 증착단계(S300)는, 마스크패턴(200) 및 깊은접합(300)의 표면에 저압으로 제1실리콘질화물층(400)을 증착하는 단계를 의미한다.
깊은접합 형성단계(S200)를 통해 깊은접합(300)이 형성되고 상부에 마스크패턴(200)이 적층된 상태의 실리콘카바이드 기판(100)을 향해 저압으로 실리콘질화물을 증착시키게 되면, 도 7에 도시된 바와 같이 마스크패턴(200) 및 깊은접합(300)의 표면에 얇은 두께로 제1실리콘질화물층(400)이 증착된다. 여기서 마스크패턴(200)의 표면은 마스크패턴(200)의 상면 및 측면에 해당하고 깊은접합(300)의 표면은 깊은접합(300)의 상면에 해당하며, 이러한 마스크패턴(200)의 표면 및 깊은접합(300)의 표면에 균일한 두께의 제1실리콘질화물층(400)을 증착시키게 된다.
이때 제1실리콘질화물층(400)을 증착하기 위한 조건은 700 내지 850℃에서 저압인 200 내지 300mTorr에서 진행하게 되며, 사용된 가스 각각의 유량(standard cubic centimeter per minute, sccm)은 실란(SiH4) 50 내지 200sccm, 디클로실란(SiH2Cl2) 50 내지 200sccm 및 암모니아(NH3) 30 내지 300sccm에 해당한다.
이러한 제1실리콘질화물층(400)은 후술할 제1실리콘산화물층(500)의 에칭을 중지시키기 위한 기준 역할을 할 수 있으며, 또한 얕은접합(700)의 버퍼(buffer) 역할을 수행하게 된다. 여기서 제1실리콘질화물층(400)은 400Å 이하의 두께로 형성되는 것이 바람직한데, 제1실리콘질화물층(400)의 두께가 400Å를 초과할 경우 두꺼운 두께로 인해 얕은접합(700)을 형성하기 위한 이온주입이 원활하게 일어나지 않을 우려가 있다.
제1실리콘산화물층 증착단계(S400)는, 제1실리콘질화물층(400)에 저압으로 제1실리콘산화물층(500)을 증착하는 단계를 의미한다.
제1실리콘질화물층 증착단계(S300)를 통해 마스크패턴(200)의 상면과 측면, 깊은접합(300)의 상면에 제1실리콘질화물층(400)이 균일하게 도포된 상태에서 도 8에 도시된 바와 같이 제1실리콘질화물층(400)에 저압으로 제1실리콘산화물층(500)을 증착시켜 적층되도록 한다. 이러한 제1실리콘산화물층(500)은 스페이서(spacer)를 형성하기 위한 측벽(side wall)이 될 구성에 해당하며, 제1실리콘산화물층(500)의 두께는 제1실리콘질화물층(400)보다 두꺼운 두께인 3,000Å 이하로 형성하는 것이 바람직하다.
이때 제1실리콘산화물층(500)의 증착 조건은 400 내지 900℃에서 150 내지 400mTorr의 압력으로 증착이 이루어지게 되며, 증착에 사용된 가스의 경우 상황에 따라 다양하게 적용 가능하다. 예를 들어 테트라에틸오쏘실리케이트(tetraethyl orthosilicate, TEOS)를 사용하여 제1실리콘산화물층(500)을 형성할 경우 TEOS 20 내지 100sccm으로 공급하고, 낮은 온도에 해당하는 400℃에서 증착을 수행할 경우 실란(SiH4) 100 내지 200sccm 및 산소(O2) 100 내지 200sccm을 공급하며, 높은 온도인 800℃에서 증착을 수행할 경우 디클로실란(SiH2Cl2) 20 내지 100sccm 및 아산화질소(N2O) 100 내지 200sccm을 공급하게 된다.
제2실리콘질화물층 증착단계(S500)는, 제1실리콘산화물층(500)에 저압으로 제2실리콘질화물층(600)을 증착하는 단계를 의미한다.
마스크패턴(200) 및 깊은접합(300) - 제1실리콘질화물층(400) - 제1실리콘산화물층(500)이 순차적으로 적층된 상태의 실리콘카바이드 기판(100)에, 도 9에 도시된 바와 같이 제1실리콘산화물층(500)에 적층되도록 저압으로 제2실리콘질화물층(600)을 증착시키게 된다. 이러한 제2실리콘질화물층(600)은 얕은접합(700)의 양측 폭을 동일하게 형성할 뿐 아니라 제1실리콘산화물층(500)이 에칭되는 것을 방지하기 위해 제1실리콘산화물층(500)에 적층되는 것이며, 제1실리콘산화물층(500)의 보호가 가능하도록 제2실리콘질화물층(600)의 두께는 제1실리콘산화물층(500)보다 두꺼운 두께인 4,000Å 이하로 형성되는 것이 바람직하다.
또한 제2실리콘질화물층(600)의 증착 조건은 제1실리콘질화물층(400)과 마찬가지로 700 내지 850℃에서 저압인 200 내지 300mTorr에서 진행하게 되며, 사용된 가스 각각의 유량은 실란(SiH4) 50 내지 200sccm, 디클로실란(SiH2Cl2) 50 내지 200sccm 및 암모니아(NH3) 30 내지 300sccm에 해당한다.
제1측벽 형성단계(S600)는, 제1혼합기체를 통해 제1실리콘산화물층(500)의 상면에 증착된 제2실리콘질화물층(600)을 에칭하여 제1측벽(600')을 형성하는 단계를 의미한다.
제2실리콘질화물층 증착단계(S500)를 통해 제1실리콘산화물층(500)의 상면 및 측면에 증착된 제2실리콘질화물층(600) 중 제1실리콘산화물층(500)의 상면에 증착된 제2실리콘질화물층(600)을 에칭하게 된다. 이와 같이 에칭할 경우 도 10에 도시된 바와 같이 제1실리콘산화물층(500)의 상면에 증착된 제2실리콘질화물층(600)은 제거되고, 제1실리콘산화물층(500)의 측면에 증착된 제2실리콘질화물층(600)만 남아 제1측벽(600')을 형성하게 된다. 이때 제1실리콘산화물층(500)의 상면에 존재하는 제2실리콘질화물층(600)만 에칭되고, 제1실리콘산화물층(500)의 측면에 존재하는 제2실리콘질화물층(600)은 에칭되지 않도록 제1혼합기체를 제1실리콘산화물층(500)의 상면에 수직하도록 분사하는 것이 바람직하다.
여기서 제1혼합기체는 염소기체(chlorine, Cl2), 육불화황기체(sulfur hexafluoride, SF6), 브롬화수소기체(hydrogen bromide, Hbr), 산소기체(oxgen, O2) 및 아르곤기체(argon, Ar)를 포함하며, 각각의 유량은 Cl2 10 내지 120sccm, SF6 0.1 내지 30sccm, Hbr 0.1 내지 50sccm, O2 0.1 내지 20sccm, Ar 0.1 내지 200sccm이 사용된다. 이러한 제1혼합기체는 플라즈마 상태로 분사되는 것이 바람직하다.
이와 같은 제1혼합기체의 종류 및 유량 조절에 의해 도 10에 도시된 바와 같이 제1측벽(600')은 모서리가 둥글게 에칭되는데, 이는 이후에 제2측벽(500')을 형성하는 과정에서 제1측벽(600')의 모서리에 의해 원하는 영역까지 에칭이 이루어지지 않는 문제점을 방지하기 위한 것이다.
이때 제1혼합기체는 낮은 압력을 유지할 수 있도록 터보펌프(turbo pump)가 장착된 장비에서 각각의 기체를 서로 조합하여 챔버(chamber) 내로 흘려보내게 되며, 터보펌프는 Top RF Power 200 내지 600W, Bottom RF Power 100 내지 250W, 챔버의 압력은 10 내지 40mTorr의 범위에서 제2실리콘질화물층(600)과 제1실리콘산화물층(500)의 에칭 선택비가 제2실리콘질화물층(600):제1실리콘산화물층(500)=2:1 내지 3:1이 되도록 조건을 컨트롤하는 것이 바람직하다. 즉, 이와 같은 제1혼합기체의 유량 및 터보펌프를 포함하는 장비의 조건을 조절하여 제1실리콘산화물층(500)보다 제2실리콘질화물층(600) 위주로 에칭이 진행되도록 한다.
제2측벽 형성단계(S700)는, 제2혼합기체를 통해 제1실리콘질화물층(400)의 상면에 증착된 제1실리콘산화물층(500)을 에칭하여 제2측벽(500')을 형성하는 단계를 의미한다.
제1실리콘산화물층 증착단계(S400)를 통해 제1실리콘질화물층(400)의 상면 및 측면에 증착된 제1실리콘산화물층(500) 중 도 11에 도시된 바와 같이 제1실리콘질화물층(400)의 상면에 증착된 제1실리콘산화물층(500)을 에칭하게 된다. 이와 같이 에칭할 경우 제1측벽(600') 형성과 마찬가지로 제1실리콘질화물층(400)의 상면에 증착된 제1실리콘산화물층(500)은 제거되고, 제1실리콘질화물층(400)의 측면에 증착된 제1실리콘산화물층(500)만 남아 제2측벽(500')을 형성하게 된다. 이때 제2측벽(500')은 제1측벽(600')보다 외부로 돌출되거나 함몰되지 않고 제1측벽(600')과 동일한 폭을 가지도록 형성된다.
이와 같이 제1실리콘질화물층(400)의 상면에 존재하는 제1실리콘산화물층(500)만 에칭되고, 제1실리콘질화물층(400)의 측면에 존재하는 제1실리콘산화물층(500)은 에칭되지 않도록 제2혼합기체를 제1실리콘질화물층(400)의 상면에 수직하도록 분사하는 것이 바람직하다.
여기서 제2혼합기체는 사불화탄소기체(carbon tetrafluoride, CF4), 플루오로폼기체(fluoroform, CHF3), 질소기체(nitrogen, N2) 및 아르곤기체(argon, Ar)를 포함하며, 각각의 유량은 CF4 20 내지 100sccm, CHF3 20 내지 80sccm, N2 10 내지 50sccm 및 Ar 100 내지 1,000sccm으로 분사되는 것이 바람직하다. 이러한 제2혼합기체는 제1혼합기체와 마찬가지로 플라즈마 상태로 분사되는 것이 바람직하다.
이때 제2혼합기체는 낮은 압력을 유지할 수 있도록 제1혼합기체와 동일하게 터보펌프(turbo pump)가 장착된 장비에서 각각의 기체를 서로 조합하여 챔버(chamber) 내로 흘려보내게 되며, 터보펌프는 Top RF Power 200 내지 600W, Bottom RF Power 100 내지 250W, 챔버의 압력은 10 내지 40mTorr의 범위에서 제1실리콘산화물층(500)과 제1실리콘질화물층(400)의 에칭 선택비가 제1실리콘산화물층(500):제1실리콘질화물층(400)=5:1 내지 10:1이 되도록 조건을 컨트롤하는 것이 바람직하다. 즉, 제2혼합기체의 유량 및 터보펌프를 포함하는 장비의 조건을 조절하여 제1실리콘질화물층(400)보다 제1실리콘산화물층(500) 위주로 에칭이 진행되도록 한다.
제1실리콘질화물층 에칭단계(S800)는, 깊은접합(300)의 상면에 증착된 제1실리콘질화물층(400) 중 외부로 노출된 영역을 에칭하는 단계를 의미한다.
제1실리콘질화물층(400)은 얕은접합(700)의 형성 두께를 조절할 수 있으면서 얕은접합(700)의 형성이 용이하도록 깊은접합(300)의 상면에 버퍼 역할을 하는 구성에 해당한다. 하지만 얕은접합(700)을 보다 두껍게 형성하기 원할 경우 버퍼 역할을 하는 제1실리콘질화물층(400)에 의해 얕은접합(700)의 두께 형성에 한계가 있기 때문에 별도의 제1실리콘질화물층 에칭단계(800)를 통해 제1실리콘질화물층(400)을 제거하게 된다. 즉, 얕은접합(700)의 두께를 얇게 형성하길 원할 경우 제1실리콘질화물층 에칭단계(800)를 진행하지 않고 제1실리콘질화물층(400)이 존재하는 상태에서 다음 단계를 수행할 수 있으며, 얕은접합(700)의 두께를 두껍게 형성하기 원할 경우 제1실리콘질화물층 에칭단계(800)를 추가로 수행하게 된다.
도 14(a)는 제1실리콘질화물층(400)이 존재하는 상태를 나타낸 사진이며, 도 14(b)는 제1실리콘질화물층(400)이 제거된 상태를 나타낸 사진이다. 여기서 제1실리콘질화물층(400)의 에칭 조건은 제2실리콘질화물층(600)을 에칭하는 조건과 동일하게 제1혼합기체를 사용하는 것이 바람직하다.
얕은접합 형성단계(S900)는, 깊은접합(300)을 향해 이온주입을 수행하여 n형의 얕은접합(700)을 형성하는 단계를 의미한다.
도 12(a)에 도시된 바와 같이 제1실리콘질화물층 에칭단계(800)를 거치지 않아 깊은접합(300)의 상부에 버퍼에 해당하는 제1실리콘질화물층(400)이 외부로 노출된 상태에서 또는 도 12(b)에 도시된 바와 같이 제1실리콘질화물층 에칭단계(800)를 거쳐 깊은접합(300)이 외부로 노출된 상태에서 깊은접합(300)을 향해 이온주입을 수행하여 n형의 얕은접합(700)을 형성한다. 이를 통해 실리콘카바이드 기판(100)에 p형의 깊은접합(300)과 n형의 얕은접합(700)이 형성된다.
여기서 이온주입은 600 내지 650℃의 온도 조건에서 300 내지 360keV로 이온주입을 실시하는 것이 바람직한데, 이는 실리콘카바이드 기판(100)의 실리콘과 탄소 간의 결합력이 치밀하여 해당 조건 미만에서는 n형의 얕은접합(700)을 제대로 형성할 수 없게 되기 때문이다. 또한 해당 조건을 초과할 경우 도 3에 도시된 바와 같이 실리콘카바이드 기판(100)의 실리콘카바이드 격자 손상이 일어나 이상 증착이 발생할 수 있기 때문에, 본 발명의 이온주입은 600 내지 650℃의 온도 조건에서 300 내지 360keV로 수행하는 것이 바람직하다.
또한 이온주입에 사용되는 도판트(dopant)는 n형의 앝은접합(700)을 형성가능하도록 안티몬(Sb), 비소(As), 인(P), 질소(N) 및 이의 혼합으로 이루어진 군으로부터 선택되는 것이 바람직하나 이에 한정되지는 않는다.
마스크패턴 제거단계(S1000)는, 깊은접합(300) 및 얕은접합(700)이 형성된 실리콘카바이드 기판(100)으로부터 마스크패턴(200), 제1실리콘질화물층(400), 제1실리콘산화물층(500) 및 제2실리콘질화물층(600)을 제거하는 단계를 의미한다.
깊은접합(300) 및 얕은접합(700) 각각이 양측으로 동일한 폭이 형성되면, 도 13에 도시된 바와 같이 동일한 폭 형성을 위해 증착된 마스크패턴(200), 제1실리콘질화물층(400), 제1실리콘산화물층(500) 및 제2실리콘질화물층(600)을 제거하는 과정을 거치게 된다. 이러한 과정은 BOE(Buffer Oxide Etchant) 및 질산을 이용하여 wet etching 방법으로 제거가 이루어지게 된다.
그 후 깊은접합(300) 및 얕은접합(700)의 활성화를 위해 추가로 실리콘카바이드 기판(100)을 열처리하는 과정을 수행하게 되는데, 깊은접합(300) 및 얕은접합(700)을 형성하기 위해 주입된 도판트는 전계를 형성하기 위한 캐리어(carrier) 역할을 하기 때문에 고온 열처리를 통해 활성화시키고, 추가로 실리콘카바이드의 결정격자 손상을 회복시키게 된다. 만약 도판트가 활성화되지 못하면 오히려 저항으로 작용하여 전계의 흐름을 방해하게 된다.
이와 같이 본 발명에 따른 실리콘카바이드 모스펫 전력반도체의 접합구조 형성방법을 통해 제조된 전력반도체는 실리콘카바이드 기판(100)에 폴리실리콘 필름 대신 실리콘산화물로 형성된 마스크패턴(200)을 증착시켜 공정시간을 감소시킬 수 있으며, 제1실리콘질화물층(400), 제1실리콘산화물층(500) 및 제2실리콘질화물층(600)을 순차적으로 적층 및 에칭시켜 깊은접합(300)의 양측 폭과 얕은접합(700)의 양측 폭이 각각 동일하게 형성되도록 할 수 있다. 이와 같이 깊은접합(300)의 양측 폭과 얕은접합(700)의 양측 폭이 각각 동일하게 형성됨에 의해 전력반도체를 동작시 누설전류(leakage current) 및 항복전압(breakdown voltage) 향상될 것이라고 기대된다.
본 발명은 상기한 실시예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 다양한 변형실시가 가능한 것은 물론이다.
100: 실리콘카바이드 기판
200: 마스크패턴
300: 깊은접합
400: 제1실리콘질화물층
500: 제1실리콘산화물층
600: 제2실리콘질화물층
700: 얕은접합
S100: 마스크패턴 형성단계
S200: 깊은접합 형성단계
S300: 제1실리콘질화물층 증착단계
S400: 제1실리콘산화물층 증착단계
S500: 제2실리콘질화물층 증착단계
S600: 제1측벽 형성단계
S700: 제2측벽 형성단계
S800: 제1실리콘질화물층 에칭단계
S900: 얕은접합 형성단계
S1000: 마스크패턴 제거단계

Claims (4)

  1. 실리콘카바이드 기판의 상부에 플라즈마를 이용하여 실리콘산화물을 적층하고, 상기 실리콘산화물을 에칭하여 마스크패턴을 형성하는 마스크패턴 형성단계;
    상기 실리콘카바이드 기판 및 상기 마스크패턴을 향해 이온주입을 수행하여 p형의 깊은접합(deep juction)을 형성하는 깊은접합 형성단계;
    상기 마스크패턴 및 상기 깊은접합의 표면에 저압으로 제1실리콘질화물층을 증착하는 제1실리콘질화물층 증착단계;
    상기 제1실리콘질화물층에 저압으로 제1실리콘산화물층을 증착하는 제1실리콘산화물층 증착단계;
    상기 제1실리콘산화물층에 저압으로 제2실리콘질화물층을 증착하는 제2실리콘질화물층 증착단계;
    제1혼합기체를 통해 상기 제1실리콘산화물층의 상면에 증착된 상기 제2실리콘질화물층을 에칭하여 제1측벽을 형성하는 제1측벽 형성단계;
    제2혼합기체를 통해 상기 제1실리콘질화물층의 상면에 증착된 상기 제1실리콘산화물층을 에칭하여 제2측벽을 형성하는 제2측벽 형성단계;
    상기 깊은접합을 향해 이온주입을 수행하여 n형의 얕은접합(shallow junction)을 형성하는 얕은접합 형성단계; 및
    상기 깊은접합 및 상기 얕은접합이 형성된 상기 실리콘카바이드 기판으로부터 상기 마스크패턴, 상기 제1실리콘질화물층, 상기 제1실리콘산화물층 및 상기 제2실리콘질화물층을 제거하는 마스크패턴 제거단계;를 포함하는 것을 특징으로 하는 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법.
  2. 제 1항에 있어서,
    상기 제2측벽 형성단계 이후에,
    상기 깊은접합의 상면에 증착된 상기 제1실리콘질화물층 중 외부로 노출된 영역을 에칭하는 제1실리콘질화물층 에칭단계;를 더 포함하는 것을 특징으로 하는 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법.
  3. 제 1항에 있어서,
    상기 제1실리콘질화물층은 400Å 이하의 두께로 형성되고,
    상기 제1실리콘산화물층은 상기 제1실리콘질화물층보다 두꺼운 두께인 3,000Å 이하의 두께로 형성되며,
    상기 제2실리콘질화물층은 상기 제1실리콘산화물층보다 두꺼운 두께인 4,000Å 이하로 형성되는 것을 특징으로 하는 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법.
  4. 제 1항에 있어서,
    상기 제1혼합기체는,
    염소기체(chlorine, Cl2), 육불화황기체(sulfur hexafluoride, SF6), 브롬화수소기체(hydrogen bromide, Hbr), 산소기체(oxgen, O2) 및 아르곤기체(argon, Ar)를 포함하며,
    상기 제2혼합기체는,
    사불화탄소기체(carbon tetrafluoride, CF4), 플루오로폼기체(fluoroform, CHF3), 질소기체(nitrogen, N2) 및 아르곤기체(argon, Ar)를 포함하는 것을 특징으로 하는 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법.
KR1020220071957A 2022-06-14 2022-06-14 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법 KR102699369B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220071957A KR102699369B1 (ko) 2022-06-14 2022-06-14 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220071957A KR102699369B1 (ko) 2022-06-14 2022-06-14 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법

Publications (2)

Publication Number Publication Date
KR20230171599A true KR20230171599A (ko) 2023-12-21
KR102699369B1 KR102699369B1 (ko) 2024-08-26

Family

ID=89320834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220071957A KR102699369B1 (ko) 2022-06-14 2022-06-14 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법

Country Status (1)

Country Link
KR (1) KR102699369B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128191A (ja) * 2004-10-26 2006-05-18 Nissan Motor Co Ltd 半導体装置及びその製造方法
KR20140024790A (ko) * 2011-06-07 2014-03-03 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치의 제조 방법
WO2014103000A1 (ja) * 2012-12-28 2014-07-03 株式会社日立製作所 炭化珪素半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128191A (ja) * 2004-10-26 2006-05-18 Nissan Motor Co Ltd 半導体装置及びその製造方法
KR20140024790A (ko) * 2011-06-07 2014-03-03 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치의 제조 방법
WO2014103000A1 (ja) * 2012-12-28 2014-07-03 株式会社日立製作所 炭化珪素半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR102699369B1 (ko) 2024-08-26

Similar Documents

Publication Publication Date Title
US11854898B2 (en) Wrap-around contact on FinFET
US10930784B2 (en) FETs and methods for forming the same
US11569387B2 (en) Semiconductor device including fin structures and manufacturing method thereof
US9536772B2 (en) Fin structure of semiconductor device
US8912068B2 (en) Semiconductor device with strained channel and method of fabricating the same
CN102208336B (zh) 形成交替排列的p型和n型半导体薄层的工艺方法
US20220301868A1 (en) Forming Nitrogen-Containing Layers as Oxidation Blocking Layers
US20200350172A1 (en) Cut Metal Gate Processes
CN109560079A (zh) 集成电路及其制造方法
CN110783196A (zh) 半导体装置的形成方法
US20200006529A1 (en) Method for manufacturing isolation structure for ldmos
US7190035B2 (en) Semiconductor device having elevated source/drain on source region and drain region
US12021084B2 (en) Semiconductor devices and methods of manufacturing thereof
CN109103106B (zh) 横向扩散金属氧化物半导体的制备方法
KR102699369B1 (ko) 실리콘카바이드 모스펫 전력반도체의 셀프 얼라인 컨텍을 이용한 접합구조 형성방법
TWI799177B (zh) 半導體裝置及其製造方法
CN210040207U (zh) 一种中高压的构槽式功率金氧半场效晶体管的结构
KR100725455B1 (ko) 엘리베이티드 소스/드레인을 갖는 반도체 메모리 소자의 제조 방법
CN117423659B (zh) 一种半导体结构及其制造方法
JP6707927B2 (ja) 炭化珪素半導体装置の製造方法
CN115621120B (zh) 半导体结构及其制备方法
US20240243177A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2021034524A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
KR100900152B1 (ko) 반도체 소자의 제조 방법
KR100532739B1 (ko) 반도체의 게이트 스페이서 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant