KR20230163358A - 반도체 가공용 점착 테이프 및 반도체 장치의 제조방법 - Google Patents

반도체 가공용 점착 테이프 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20230163358A
KR20230163358A KR1020237026843A KR20237026843A KR20230163358A KR 20230163358 A KR20230163358 A KR 20230163358A KR 1020237026843 A KR1020237026843 A KR 1020237026843A KR 20237026843 A KR20237026843 A KR 20237026843A KR 20230163358 A KR20230163358 A KR 20230163358A
Authority
KR
South Korea
Prior art keywords
buffer layer
adhesive tape
meth
semiconductor wafer
adhesive
Prior art date
Application number
KR1020237026843A
Other languages
English (en)
Inventor
유야 하세가와
카즈유키 타무라
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20230163358A publication Critical patent/KR20230163358A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/416—Additional features of adhesives in the form of films or foils characterized by the presence of essential components use of irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

(과제) 완충층을 갖는 반도체 가공용 점착 테이프를 사용한 칩의 제조 시에 치핑의 발생을 억제한다.
(해결 수단) 본 발명에 따른 반도체 가공용 점착 테이프(10)는, 기재(11)와, 상기 기재(11)의 한쪽 면 측에 마련된 완충층(13)과, 상기 기재(11)의 다른쪽 면 측에 마련된 점착제층(12)을 갖는 점착 테이프로서, 60℃로 가열된 완충층에, 선단 곡률 반경 100㎚ 및 능간각 115°의 삼각추 형상 압자의 선단을 10㎛／분의 속도로, 상기 완충층에 압입했을 때의 압축 하중이 2mN에 도달하는데 필요한 압입 깊이(Z)는 3.0㎛ 이하인 것을 특징으로 하고 있다.

Description

반도체 가공용 점착 테이프 및 반도체 장치의 제조 방법
본 발명은 반도체 가공용 점착 테이프에 관한 것으로, 더 상세하게는, 웨이퍼의 표면에 홈을 마련하거나, 또는 레이저로 웨이퍼 내부에 개질 영역을 마련하고, 웨이퍼 이면 연삭 시의 응력 등으로 웨이퍼의 개편화를 행하는 방법을 이용하여 반도체 장치를 제조할 때에, 반도체 웨이퍼나 칩을 일시적으로 유지하기 위해 바람직하게 사용되는 점착 테이프, 및 그 점착 테이프를 이용한 반도체 장치의 제조 방법에 관한 것이다.
각종 전자 기기의 소형화, 다기능화가 진행되는 가운데, 그들에 탑재되는 반도체 칩도 마찬가지로, 소형화, 박형화가 요구되고 있다. 칩의 박형화를 위해, 반도체 웨이퍼의 이면을 연삭하여 두께 조정을 행하는 것이 일반적이다. 또한, 박형화된 칩을 얻기 위해, 웨이퍼의 표면 측으로부터 소정 깊이의 홈을 다이싱 블레이드에 의해 형성한 후, 웨이퍼 이면 측으로부터 연삭을 행하고, 연삭에 의해 웨이퍼를 개편화하여, 칩을 얻는 선다이싱법(DBG: Dicing Before Grinding)이라고 불리는 공법을 이용하는 경우도 있다. DBG에서는, 웨이퍼의 이면 연삭과, 웨이퍼의 개편화를 동시에 행할 수 있으므로, 박형 칩을 효율적으로 제조할 수 있다.
또한, 근년, 선다이싱법의 변형예로서, 레이저로 웨이퍼 내부에 개질 영역을 마련하고, 웨이퍼 이면 연삭 시의 응력 등으로 웨이퍼의 개편화를 행하는 방법이 제안되고 있다. 이하, 이 방법을 LDBG(Laser Dicing Before Grinding)라고 기재하는 경우가 있다. LDBG에서는, 웨이퍼는 개질 영역을 기점으로 하여 결정(結晶) 방향으로 절단되기 때문에, 다이싱 블레이드를 이용한 선다이싱법보다 치핑의 발생을 저감할 수 있다. 그 결과, 항절(抗折) 강도가 우수한 칩을 얻을 수 있고, 또한, 칩의 추가적인 박형화에 기여할 수 있다. 또한, 다이싱 블레이드에 의해 웨이퍼 표면에 소정 깊이의 홈을 형성하는 DBG와 비교하여, 다이싱 블레이드에 의해 웨이퍼를 깎아내는 영역이 없기 때문에, 즉, 커프 폭이 극소이기 때문에, 칩의 수율이 우수하다.
종래, 반도체 웨이퍼의 이면 연삭 시나, DBG나 LDBG에 의한 칩의 제조 시에는, 웨이퍼 표면의 회로를 보호하고, 또한, 반도체 웨이퍼 및 반도체 칩을 유지하기 위해, 웨이퍼 표면에 백그라인딩 시트라고 불리는 반도체 가공용 점착 테이프를 첩부하는 것이 일반적이다. 이면 연삭 후에는 연삭면에 접착제층을 갖는 접착 테이프를 첩부하거나, 혹은 보호막을 형성하기 위한 보호막 형성용 테이프한다. 그 후, 웨이퍼 표면에 첩부한 반도체 가공용 점착 테이프는, 자외선 등의 에너지선을 조사함으로써 그 점착력을 저하시킨 후, 박리된다. 이러한 공정에 의해, 칩 이면에는 접착제층이나 보호막 형성층이 형성된다.
반도체 가공용 점착 테이프는, 기재(基材)와 점착제층과 완충층을 포함하는 적층 점착 테이프가 사용되는 경우가 있다. 이러한 반도체 가공용 점착 테이프의 구체예는, 예를 들면 특허문헌 1(일본 특허공개 2015-183008호 공보) 등에 기재되어 있다. 완충층은, 웨이퍼 이면 연삭 시에 생기는 진동을 흡수하고, 또한 이물에 의한 요철차를 완화하여, 웨이퍼를 안정적이고 평탄하게 유지하기 위해 마련되어 있다.
일본 특허공개 2015-183008호 공보
반도체 기기의 소형화가 진행되어, 칩의 최종적인 마무리 두께도 얇아지는 경향이 있다. 그러나, 칩의 박화가 진행됨에 따라, 칩의 단부(端部)가 파손되는 「치핑」이라고 불리는 현상이 증가했다. 이 원인을 예의(銳意) 탐구한 바, 본 발명자들은 이하의 지견(知見)을 얻었다.
반도체 웨이퍼의 이면 연삭 시에는, 상기의 반도체 가공용 점착 테이프를 웨이퍼의 회로면에 가착(假着)하고, 물을 분무하면서 연삭한다. 그 후, 마무리 가공으로서 드라이 폴리시 공정을 행하는 경우가 있다. 이 드라이 폴리시 공정에서, 칩끼리 접촉하여, 치핑에 이르는 경우가 많은 것을 발견했다.
반도체 웨이퍼의 이면 연삭 시에는 물을 분무하면서 행하기 때문에, 분할된 칩의 온도가 과도하게 상승할 일은 없다. 그러나, 드라이 폴리시 공정에서는 물은 분무되지 않기 때문에, 마찰열에 의해 칩의 온도가 상승한다. 칩의 열은 반도체 가공용 점착 테이프에까지 미쳐, 테이프의 완충층을 60℃ 정도까지 가열하여, 완충층을 연화(軟化)시킨다. 연화된 완충층은 유지력, 보형력(保形力)이 저하되고, 드라이 폴리시 공정의 전단력이 작용하여, 반도체 가공용 점착 테이프가 미끄러지거나, 변형된다. 이 결과, 분할된 칩이 위치 어긋남을 일으켜, 칩끼리 접촉하기 때문에, 칩의 단부가 파손되는 치핑이 발생한다.
DBG법에서는 칩 간격(커프 폭)이 비교적 넓기 때문에, 칩끼리의 접촉은 다발하지 않지만, LDBG에서는 커프 폭이 실질적으로 0이기 때문에, 근소한 위치 어긋남으로도 칩끼리 접촉하여, 치핑이 다발한다. 특히 박화가 진행되어 항절 강도가 저하된 극박 칩에서는 치핑이 발생하기 쉽다.
이러한 지견을 얻어, 본 발명자들이 예의 검토한 바, 드라이 폴리시 시의 칩의 위치 어긋남을 방지함으로써, 치핑을 저감할 수 있는 가능성을 발견했다. 드라이 폴리시 시에는 마찰열에 의해 칩이 60℃ 정도까지 가열되고, 이 열에 의해 반도체 가공용 점착 테이프의 완충층이 가열되어, 칩의 위치 어긋남을 초래한다. 그래서, 본 발명자들은, 60℃ 정도의 가열 시에 있어서의 완충층의 변형을 억제함으로써, 치핑을 저감하는 것을 착상하여, 본 발명을 완성하기에 이르렀다. 즉, 본 발명은, 완충층을 갖는 반도체 가공용 점착 테이프를 사용한 칩의 제조 시에 치핑의 발생을 억제하는 것을 목적으로 하고 있다.
이러한 과제의 해결을 목적으로 한 본 발명의 요지는 이하와 같다.
(1) 기재와, 상기 기재의 한쪽 면 측에 마련된 완충층과, 상기 기재의 다른쪽 면 측에 마련된 점착제층을 갖는 점착 테이프로서,
60℃로 가열된 완충층에, 선단 곡률 반경 100㎚ 및 능간각(稜間角) 115°의 삼각추 형상 압자의 선단을 10㎛／분의 속도로, 상기 완충층에 압입(押入)했을 때의 압축 하중이 2mN에 도달하는데 필요한 압입 깊이(Z)는 3.0㎛ 이하인, 반도체 가공용 점착 테이프.
(2) 상기 기재의 23℃에서의 영률은 1000㎫ 이상인, (1)에 기재된 반도체 가공용 점착 테이프.
(3) 상기 완충층은, 에너지선 중합성 화합물을 포함하는 완충층 형성용 조성물의 경화물인, (1) 또는 (2)에 기재된 반도체 가공용 점착 테이프.
(4) 반도체 웨이퍼 표면에 홈이 형성되거나, 또는 반도체 웨이퍼에 개질 영역이 형성된 반도체 웨이퍼의 이면을 연삭하여, 그 연삭에 의해 반도체 웨이퍼를 반도체 칩으로 개편화하는 공정에서, 반도체 웨이퍼의 표면에 첩부되어 사용되는, (1) 내지 (3) 중 어느 것에 기재된 반도체 가공용 점착 테이프.
(5) 상기 (1) 내지 (4) 중 어느 것에 기재된 반도체 가공용 점착 테이프를 반도체 웨이퍼의 표면에 첩부하고, 상기 점착 테이프를 상기 반도체 웨이퍼의 외주(外周)를 따라 절단하는 공정과,
상기 반도체 웨이퍼의 표면 측으로부터 홈을 형성하거나, 또는 상기 반도체 웨이퍼의 표면 혹은 이면으로부터 반도체 웨이퍼 내부에 개질 영역을 형성하는 공정과,
상기 점착 테이프가 표면에 첩부되며, 또한 상기 홈 또는 상기 개질 영역이 형성된 반도체 웨이퍼를, 이면 측으로부터 연삭하여, 상기 홈 또는 상기 개질 영역을 기점으로 하여 복수의 칩으로 개편화시키는 공정과,
상기 개편화된 칩의 이면을 드라이 폴리시하는 공정과,
상기 복수의 칩으로부터 상기 점착 테이프를 박리하는 공정
을 구비하는 반도체 장치의 제조 방법.
(6) 또한, 다이싱·다이 본딩 테이프를 반도체 칩의 이면에 첩부하는 공정을 포함하는, (5)에 기재된 반도체 장치의 제조 방법.
본 발명에 따른 반도체 가공용 점착 테이프에서는, 60℃에서의 완충층의 변형이 억제되기 때문에, 드라이 폴리시 시의 칩의 위치 어긋남이 저감되어, 치핑의 발생을 억제할 수 있다.
도 1은 본 실시형태의 반도체 가공용 점착 테이프를 나타내는 모식도이다.
이하에, 본 발명에 따른 반도체 가공용 점착 테이프에 대해서 구체적으로 설명한다. 우선, 본 명세서에서 사용하는 주된 용어를 설명한다.
본 명세서에서, 예를 들면 「(메타)아크릴레이트」란, 「아크릴레이트」 및 「메타크릴레이트」의 쌍방을 나타내는 단어로서 이용하고 있으며, 다른 유사 용어에 대해서도 마찬가지이다.
「반도체 가공용」이란, 반도체 웨이퍼의 반송, 이면 연삭, 다이싱이나 반도체 칩의 픽업 등의 각 공정에서 사용할 수 있는 것을 의미한다.
반도체 웨이퍼의 「표면」이란 회로가 형성된 면을 가리키고, 「이면」이란 회로가 형성되어 있지 않은 면을 가리킨다.
반도체 웨이퍼의 개편화란, 반도체 웨이퍼를 회로마다 분할하여, 반도체 칩을 얻는 것을 말한다.
DBG란, 웨이퍼의 표면 측에 소정 깊이의 홈을 형성한 후, 웨이퍼 이면 측으로부터 연삭을 행하고, 연삭에 의해 웨이퍼를 개편화하는 방법을 말한다. 웨이퍼의 표면 측에 형성되는 홈은, 블레이드 다이싱, 레이저 다이싱이나 플라스마 다이싱 등의 방법에 따라 형성된다. 또한, LDBG란 DBG의 변형예이며, 레이저로 웨이퍼 내부에 개질 영역을 마련하고, 웨이퍼 이면 연삭 시의 응력 등으로 웨이퍼의 개편화를 행하는 방법을 말한다. 드라이 폴리시란, 개편화된 칩의 이면을 건식 숫돌에 의해, 경면(鏡面) 마무리하는 공정을 말한다. 이 공정을 거침으로써, 칩 이면의 파쇄층이 감소하고, 항절 강도가 높아진다.
다음으로, 본 발명에 따른 반도체 가공용 점착 테이프의 각부재의 구성을 더 상세하게 설명한다. 또, 본 발명에 따른 반도체 가공용 점착 테이프를, 단순히 「점착 테이프」라고 기재하는 경우가 있다.
본 실시형태에 있어서, 도 1에 나타내는 바와 같이, 점착 테이프(10)란, 기재(11)와, 점착제층(12)을 포함하는 적층체를 의미한다. 점착 테이프(10)는, 기재(11)의 점착제층(12)과는 반대 측의 면에 완충층(13)을 갖는다. 또, 이들 이외의 다른 구성층을 포함하는 것을 방해하지 않는다. 예를 들면, 점착제층 측의 기재 표면에는 프라이머층이 형성되어 있어도 좋고, 점착제층의 표면에는, 사용 시까지 점착제층을 보호하기 위한 박리 시트가 적층되어 있어도 좋다. 또한, 기재는 단층이어도 좋고, 다층이어도 좋다. 점착제층 및 완충층도 마찬가지이다.
이하에, 본 실시형태에 따른 반도체 가공용 점착 테이프의 각부재의 구성을 더 상세하게 설명한다.
[기재(11)]
기재(11)는, 종래부터 반도체 가공용 점착 테이프의 기재로서 이용되고 있는 각종 수지 필름이 특별히 제한되는 일 없이 이용될 수 있다. 웨이퍼나 칩을 보다 확실히 유지하는 관점에서, 기재(11)의 23℃에서의 영률이 1000㎫ 이상인 것이 바람직하다. 영률이 1000㎫ 미만인 기재를 사용하면, 점착 테이프에 의한 반도체 웨이퍼 또는 반도체 칩에 대한 유지 성능이 저하되어, 이면 연삭 시의 진동 등을 억제할 수 없어, 반도체 칩의 결함이나 파손이 발생하기 쉬워진다. 한편, 기재의 23℃에서의 영률을 1000㎫ 이상으로 함으로써, 점착 테이프에 의한 반도체 웨이퍼 또는 반도체 칩에 대한 유지 성능이 높아져, 이면 연삭 시의 진동 등을 억제하여, 반도체 칩의 결함이나 파손을 방지할 수 있다. 또한, 점착 테이프를 반도체 칩으로부터 박리할 때의 응력을 작게 하는 것이 가능해져, 테이프 박리 시에 생기는 칩 결함이나 파손을 방지할 수 있다. 또한, 점착 테이프를 반도체 웨이퍼에 첩부할 때의 작업성도 양호하게 하는 것이 가능하다. 이러한 관점에서, 기재의 23℃에서의 영률은, 보다 바람직하게는 1800 ∼ 30000㎫, 더 바람직하게는 2500 ∼ 6000㎫이다.
기재의 두께는 특별히 한정되지 않지만, 110㎛ 이하인 것이 바람직하고, 15 ∼ 110㎛인 것이 보다 바람직하고, 20 ∼ 105㎛인 것이 더 바람직하다. 기재의 두께를 110㎛ 이하로 함으로써, 점착 테이프의 박리력을 제어하기 쉬워진다. 또한, 15㎛ 이상으로 함으로써, 기재가 점착 테이프의 지지체로서의 기능을 하기 쉬워진다.
기재의 재질로서는, 상기 물성을 충족시키는 것이면 특별히 한정되지 않고, 각종 수지 필름을 이용할 수 있다. 여기에서, 23℃에서의 영률이 1000㎫ 이상인 기재로서, 예를 들면 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 전방향족 폴리에스테르 등의 폴리에스테르, 폴리이미드, 폴리아미드, 폴리카보네이트, 폴리아세탈, 변성 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리설폰, 폴리에테르케톤, 이축 연신 폴리프로필렌 등의 수지 필름을 들 수 있다.
이들 수지 필름 중에서도, 폴리에스테르 필름, 폴리아미드 필름, 폴리이미드 필름, 이축 연신 폴리프로필렌 필름에서 선택되는 1종 이상을 포함하는 필름이 바람직하고, 폴리에스테르 필름을 포함하는 것이 보다 바람직하고, 폴리에틸렌테레프탈레이트 필름을 포함하는 것이 더 바람직하다.
또한, 기재에는, 본 발명의 효과를 손상시키지 않는 범위에서, 가소제, 활제(滑劑), 적외선 흡수제, 자외선 흡수제, 필러, 착색제, 대전 방지제, 산화 방지제, 촉매 등을 함유시켜도 된다. 또한, 기재는, 투명한 것이어도, 불투명한 것이어도 좋고, 원하는 바에 따라 착색 또는 증착되어 있어도 좋다.
또한, 기재의 적어도 한쪽의 표면에는, 완충층 및 점착제층의 적어도 한쪽과의 밀착성을 향상시키기 위해, 코로나 처리 등의 접착 처리를 실시해도 된다. 또한, 기재는, 상기한 수지 필름과, 수지 필름의 적어도 한쪽의 표면에 피막된 프라이머층을 갖고 있는 것이어도 된다.
프라이머층을 형성하는 프라이머층 형성용 조성물로서는, 특별히 한정되지 않지만, 예를 들면, 폴리에스테르계 수지, 우레탄계 수지, 폴리에스테르우레탄계 수지, 아크릴계 수지 등을 포함하는 조성물을 들 수 있다. 프라이머층 형성용 조성물에는, 필요에 따라, 가교제, 광중합개시제, 산화 방지제, 연화제(가소제), 충전제, 방청제, 안료, 염료 등을 함유해도 된다.
프라이머층의 두께로서는, 바람직하게는 0.01 ∼ 10㎛, 보다 바람직하게는 0.03 ∼ 5㎛이다. 또, 본원 실시예에서의 프라이머층의 두께는, 기재의 두께에 대하여 작기 때문에, 프라이머층을 갖는 수지 필름의 두께와 기재의 두께는 실질적으로 동일하다. 또한, 프라이머층의 재질은 부드럽기 때문에, 영률에 주는 영향은 작고, 기재의 영률은, 프라이머층을 가질 경우에도, 수지 필름의 영률과 실질적으로 동일하다.
예를 들면, 기재의 영률은, 수지 조성의 선택, 가소제의 첨가, 수지 필름 제조 시의 연신 조건 등에 따라 제어할 수 있다. 구체적으로는, 기재로서 폴리에틸렌테레프탈레이트 필름을 이용하는 경우, 공중합 성분 중의 에틸렌 성분의 함유 비율이 많아지면, 기재의 영률은 저하되는 경향이 있다. 또한, 기재를 구성하는 수지 조성물에 대하여 가소제의 배합량이 많아지면 기재의 영률은 저하되는 경향이 있다.
[점착제층(12)]
점착제층(12)은, 상온에서 적당한 감압 접착성을 갖는 한 특별히 한정은 되지 않지만, 23℃에서의 전단 저장 탄성률이 0.05 ∼ 0.50㎫인 것이 바람직하다. 반도체 웨이퍼의 표면에는, 회로 등이 형성되며 통상 요철이 있다. 점착제층의 전단 저장 탄성률이 상기 범위 내가 됨으로써, 요철이 있는 웨이퍼 표면에 점착 테이프를 첩부할 때, 웨이퍼 표면의 요철과 점착제층을 충분히 접촉시키며, 또한 점착제층의 접착성을 적절히 발휘시키는 것이 가능해진다. 그 때문에, 점착 테이프의 반도체 웨이퍼에의 고정을 확실히 행하며, 또한 이면 연삭 시에 웨이퍼 표면을 적절히 보호하는 것이 가능해진다. 이러한 관점에서, 점착제층의 전단 저장 탄성률은, 0.12 ∼ 0.35㎫인 것이 보다 바람직하다. 또, 점착제층의 전단 저장 탄성률이란, 점착제층이 에너지선 경화성 점착제로 형성되는 경우에는, 에너지선 조사에 의한 경화 전의 전단 저장 탄성률을 의미한다.
전단 저장 탄성률은 이하의 방법에 따라 측정할 수 있다. 두께가 약 0.5 ∼ 1㎜인 점착제층을 직경 7.9㎜의 원형으로 펀칭한 것을 측정 시료로 한다. Rheometric사 제조의 동적 점탄성 측정 장치 ARES를 이용하여, 주파수 1㎐, -30℃ 내지 150℃의 온도 범위를 승온 속도 3℃／분으로 온도 변화시켰을 때의 측정 시료의 탄성률을 측정한다. 측정 온도 23℃에서의 탄성률을, 23℃에서의 전단 저장 탄성률로 한다.
점착제층의 두께는, 100㎛ 미만인 것이 바람직하고, 5 ∼ 80㎛가 보다 바람직하고, 10 ∼ 70㎛가 더 바람직하다. 점착제층을 이와 같이 얇게 하면, 점착 테이프의 절단 시에 있어서의 테이프 부스러기의 발생이 억제되어, 이면 연삭 시에 생기는 반도체 칩의 크랙을 한층 방지하기 쉬워진다.
점착제층은, 예를 들면, 아크릴계 점착제, 우레탄계 점착제, 고무계 점착제, 실리콘계 점착제 등으로 형성되지만, 아크릴계 점착제가 바람직하다.
또한, 점착제층은, 에너지선 경화성 점착제로 형성되는 것이 바람직하다. 점착제층은, 에너지선 경화성 점착제로 형성됨으로써, 에너지선 조사에 의한 경화 전에는, 23℃에서의 전단 저장 탄성률을 상기 범위로 설정하면서, 경화 후에는 박리력을 1000mN／50㎜ 이하로 용이하게 설정하는 것이 가능해진다.
이하, 점착제의 구체예에 대해서 상세하게 기술하지만, 이들은 비한정적 예시이며, 본 발명에서의 점착제층은 이들에 한정적으로 해석되어서는 안된다.
[점착제 조성물]
점착제층을 형성하는 에너지선 경화성 점착제로서는, 예를 들면, 비에너지선 경화성의 점착성 수지(「점착성 수지 Ⅰ」라고도 함)에 더해, 점착성 수지 이외의 에너지선 경화성 화합물을 포함하는 에너지선 경화성 점착제 조성물(이하, 「X형의 점착제 조성물」이라고도 함)이 사용 가능하다. 또한, 에너지선 경화성 점착제로서, 비에너지선 경화성의 점착성 수지의 측쇄에 불포화기를 도입한 에너지선 경화성의 점착성 수지(이하, 「점착성 수지 Ⅱ」라고도 함)를 주성분으로서 포함하고, 점착성 수지 이외의 에너지선 경화성 화합물을 포함하지 않는 점착제 조성물(이하, 「Y형의 점착제 조성물」이라고도 함)도 사용해도 된다.
또한, 에너지선 경화성 점착제로서는, X형과 Y형의 병용형, 즉, 에너지선 경화성의 점착성 수지 Ⅱ에 더해, 점착성 수지 이외의 에너지선 경화성 화합물도 포함하는 에너지선 경화성 점착제 조성물(이하, 「XY형의 점착제 조성물」이라고도 함)을 사용해도 된다.
이들 중에서는, XY형의 점착제 조성물을 사용하는 것이 바람직하다. XY형의 것을 사용함으로써, 경화 전에는 충분한 점착 특성을 갖는 한편, 경화 후에는, 반도체 웨이퍼에 대한 박리 강도를 충분히 낮게 하는 것이 가능하다.
단, 점착제로서는, 에너지선을 조사해도 경화하지 않는 비에너지선 경화성의 점착제 조성물로 형성해도 된다. 비에너지선 경화성의 점착제 조성물은, 적어도 비에너지선 경화성의 점착성 수지 Ⅰ를 함유하는 한편, 상기한 에너지선 경화성의 점착성 수지 Ⅱ 및 에너지선 경화성 화합물을 함유하지 않는 것이다.
또, 이하의 설명에서 「점착성 수지」는, 상기한 점착성 수지 Ⅰ 및 점착성 수지 Ⅱ의 한쪽 또는 양쪽을 가리키는 용어로서 사용한다. 구체적인 점착성 수지로서는, 예를 들면, 아크릴계 수지, 우레탄계 수지, 고무계 수지, 실리콘계 수지 등을 들 수 있지만, 아크릴계 수지가 바람직하다.
이하, 점착성 수지로서, 아크릴계 수지가 사용되는 아크릴계 점착제에 대해서 보다 상세하게 기술하여 설명한다.
아크릴계 수지에는, 아크릴계 중합체가 사용된다. 아크릴계 중합체는, 적어도 알킬(메타)아크릴레이트를 포함하는 모노머를 중합하여 얻은 것이며, 알킬(메타)아크릴레이트 유래의 구성 단위를 포함한다. 알킬(메타)아크릴레이트로서는, 알킬기의 탄소수가 1 ∼ 20인 것을 들 수 있고, 알킬기는 직쇄여도 좋고, 분기(分岐)여도 좋다. 알킬(메타)아크릴레이트의 구체예로서는, 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 이소프로필(메타)아크릴레이트, n-프로필(메타)아크릴레이트, n-부틸(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트, n-옥틸(메타)아크릴레이트, 이소옥틸(메타)아크릴레이트, 노닐(메타)아크릴레이트, 데실(메타)아크릴레이트, 운데실(메타)아크릴레이트, 도데실(메타)아크릴레이트 등을 들 수 있다. 알킬(메타)아크릴레이트는, 단독으로 또는 2종 이상 조합하여 이용해도 좋다.
또한, 아크릴계 중합체는, 점착제층의 점착력을 향상시키는 관점에서, 알킬기의 탄소수가 4 이상인 알킬(메타)아크릴레이트 유래의 구성 단위를 포함하는 것이 바람직하다. 상기 알킬(메타)아크릴레이트의 탄소수로서는, 바람직하게는 4 ∼ 12, 더 바람직하게는 4 ∼ 6이다. 또한, 알킬기의 탄소수가 4 이상인 알킬(메타)아크릴레이트는, 알킬아크릴레이트인 것이 바람직하다.
아크릴계 중합체에 있어서, 알킬기의 탄소수가 4 이상인 알킬(메타)아크릴레이트의 함유량, 아크릴계 중합체를 구성하는 모노머 전량(이하 단순히 "모노머 전량"이라고도 함) 100질량부에 대하여, 바람직하게는 40 ∼ 98질량부, 보다 바람직하게는 45 ∼ 95질량부, 더 바람직하게는 50 ∼ 90질량부이다.
아크릴계 중합체는, 알킬기의 탄소수가 4 이상인 알킬(메타)아크릴레이트 유래의 구성 단위에 더하여, 점착제층의 탄성률이나 점착 특성을 조정하기 위해, 알킬기의 탄소수가 1 ∼ 3인 알킬(메타)아크릴레이트 유래의 구성 단위를 포함하는 공중합체인 것이 바람직하다. 또, 상기 알킬(메타)아크릴레이트는, 탄소수 1 또는 2의 알킬(메타)아크릴레이트인 것이 바람직하고, 메틸(메타)아크릴레이트가 보다 바람직하고, 메틸메타크릴레이트가 가장 바람직하다. 아크릴계 중합체에 있어서, 알킬기의 탄소수가 1 ∼ 3인 알킬(메타)아크릴레이트의 함유량은, 모노머 전량 100질량부에 대하여, 바람직하게는 1 ∼ 30질량부, 보다 바람직하게는 3 ∼ 26질량부, 더 바람직하게는 6 ∼ 22질량부이다.
아크릴계 중합체는, 상기한 알킬(메타)아크릴레이트 유래의 구성 단위에 더하여, 관능기 함유 모노머 유래의 구성 단위를 갖는 것이 바람직하다. 관능기 함유 모노머의 관능기로서는, 수산기, 카르복시기, 아미노기, 에폭시기 등을 들 수 있다. 관능기 함유 모노머는, 후술하는 가교제와 반응하여, 가교 기점이 되거나, 불포화기 함유 화합물과 반응하여, 아크릴계 중합체의 측쇄에 불포화기를 도입시키거나 하는 것이 가능하다.
관능기 함유 모노머로서는, 수산기 함유 모노머, 카르복시기 함유 모노머, 아미노기 함유 모노머, 에폭시기 함유 모노머 등을 들 수 있다. 본 실시형태에 있어서, 수산기 함유 모노머, 카르복시기 함유 모노머, 아미노기 함유 모노머, 에폭시기 함유 모노머 등은, 단독으로 또는 2종 이상 조합하여 이용해도 좋다. 이들 중에서도, 수산기 함유 모노머 및 카르복시기 함유 모노머를 이용하는 것이 바람직하고, 수산기 함유 모노머를 이용하는 것이 보다 바람직하다.
수산기 함유 모노머로서는, 예를 들면, 2-히드록시에틸아크릴레이트, 2-히드록시에틸메타아크릴레이트, 2-히드록시프로필(메타)아크릴레이트, 3-히드록시프로필(메타)아크릴레이트, 2-히드록시부틸(메타)아크릴레이트, 3-히드록시부틸(메타)아크릴레이트, 4-히드록시부틸(메타)아크릴레이트 등의 히드록시알킬(메타)아크릴레이트; 비닐알코올, 알릴알코올 등의 불포화 알코올 등을 들 수 있다.
카르복시기 함유 모노머로서는, 예를 들면, (메타)아크릴산, 크로톤산 등의 에틸렌성 불포화 모노카르복시산; 푸말산, 이타콘산, 말레산, 시트라콘산 등의 에틸렌성 불포화 디카르복시산 및 그 무수물, 2-카르복시에틸메타크릴레이트 등을 들 수 있다.
관능기 함유 모노머의 함유량은, 아크릴계 중합체를 구성하는 모노머 전량 100질량부에 대하여, 바람직하게는 1 ∼ 35질량부, 보다 바람직하게는 3 ∼ 32질량부, 더 바람직하게는 6 ∼ 30질량부이다. 또한, 아크릴계 중합체는, 상기 이외에도, 스티렌, α-메틸스티렌, 비닐톨루엔, 포름산비닐, 아세트산비닐, 아크릴로니트릴, 아크릴아미드 등의 상기의 아크릴계 모노머와 공중합 가능한 모노머 유래의 구성 단위를 포함해도 된다.
상기 아크릴계 중합체는, 비에너지선 경화성의 점착성 수지 Ⅰ(아크릴계 수지)로서 사용할 수 있다. 또한, 에너지선 경화성의 아크릴계 수지로서는, 상기 아크릴계 중합체 Ⅰ의 관능기에, 광중합성 불포화기를 갖는 화합물(불포화기 함유 화합물이라고도 함)을 반응시킨 것을 들 수 있다.
불포화기 함유 화합물은, 아크릴계 중합체의 관능기와 결합 가능한 치환기, 및 광중합성 불포화기의 쌍방을 갖는 화합물이다. 광중합성 불포화기로서는, (메타)아크릴로일기, 비닐기, 알릴기, 비닐벤질기 등을 들 수 있고, (메타)아크릴로일기가 바람직하다. 또한, 불포화기 함유 화합물이 갖는, 관능기와 결합 가능한 치환기로서는, 이소시아네이트기나 글리시딜기 등을 들 수 있다. 따라서, 불포화기 함유 화합물로서는, 예를 들면, (메타)아크릴로일옥시에틸이소시아네이트, (메타)아크릴로일이소시아네이트, 글리시딜(메타)아크릴레이트 등을 들 수 있다.
또한, 불포화기 함유 화합물은, 아크릴계 중합체의 관능기의 일부에 반응하는 것이 바람직하고, 구체적으로는, 아크릴계 중합체가 갖는 관능기의 50 ∼ 98몰％에, 불포화기 함유 화합물을 반응시키는 것이 바람직하고, 55 ∼ 93몰％ 반응시키는 것이 보다 바람직하다. 이와 같이, 에너지선 경화성 아크릴계 수지에 있어서, 관능기의 일부가 불포화기 함유 화합물과 반응하지 않고 잔존함으로써, 가교제에 의해 가교되기 쉬워진다. 또, 아크릴계 수지의 중량 평균 분자량(Mw)은, 바람직하게는 30만 ∼ 160만, 보다 바람직하게는 40만 ∼ 140만, 더 바람직하게는 50만 ∼ 120만이다.
(에너지선 경화성 화합물)
X형 또는 XY형의 점착제 조성물에 함유되는 에너지선 경화성 화합물로서는, 분자 내에 불포화기를 갖고, 에너지선 조사에 의해 중합 경화 가능한 모노머 또는 올리고머가 바람직하다. 이러한 에너지선 경화성 화합물로서는, 예를 들면, 트리메틸올프로판트리(메타)아크릴레이트, 펜타에리트리톨(메타)아크릴레이트, 펜타에리트리톨테트라(메타)아크릴레이트, 디펜타에리트리톨헥사(메타)아크릴레이트, 1,4-부틸렌글리콜디(메타)아크릴레이트, 1,6-헥산디올(메타)아크릴레이트 등의 다가 (메타)아크릴레이트 모노머, 우레탄(메타)아크릴레이트, 폴리에스테르(메타)아크릴레이트, 폴리에테르(메타)아크릴레이트, 에폭시(메타)아크릴레이트 등의 올리고머를 들 수 있다.
이들 중에서도, 비교적 분자량이 높고, 점착제층의 전단 저장 탄성률을 저하시키기 어려운 관점에서, 우레탄(메타)아크릴레이트 올리고머가 바람직하다. 에너지선 경화성 화합물의 분자량(올리고머의 경우는 중량 평균 분자량)은, 바람직하게는 100 ∼ 12000, 보다 바람직하게는 200 ∼ 10000, 더 바람직하게는 400 ∼ 8000, 특히 바람직하게는 600 ∼ 6000이다.
X형의 점착제 조성물에 있어서의 에너지선 경화성 화합물의 함유량은, 점착성 수지 100질량부에 대하여, 바람직하게는 40 ∼ 200질량부, 보다 바람직하게는 50 ∼ 150질량부, 더 바람직하게는 60 ∼ 90질량부이다. 한편, XY형의 점착제 조성물에 있어서의 에너지선 경화성 화합물의 함유량은, 점착성 수지 100질량부에 대하여, 바람직하게는 1 ∼ 30질량부, 보다 바람직하게는 2 ∼ 20질량부, 더 바람직하게는 3 ∼ 15질량부이다. XY형의 점착제 조성물에서는, 점착성 수지가, 에너지선 경화성이기 때문에, 에너지선 경화성 화합물의 함유량이 적어도, 에너지선 조사 후, 충분히 박리 강도를 저하시키는 것이 가능하다.
(가교제)
점착제 조성물은, 가교제를 더 함유하는 것이 바람직하다. 가교제는, 예를 들면 점착성 수지가 갖는 관능기 함유 모노머 유래의 관능기에 반응하여, 점착성 수지끼리를 가교하는 것이다. 가교제로서는, 예를 들면, 톨릴렌디이소시아네이트, 헥사메틸렌디이소시아네이트 등, 및 그들 어덕트체 등의 이소시아네이트계 가교제; 에틸렌글리콜글리시딜에테르 등의 에폭시계 가교제; 헥사〔1-(2-메틸)-아지리디닐〕트리포스파트리아진 등의 아지리딘계 가교제; 알루미늄 킬레이트 등의 킬레이트계 가교제; 등을 들 수 있다. 이들 가교제는, 단독으로 또는 2종 이상을 조합하여 이용해도 좋다.
이들 중에서도, 응집력을 높여 점착력을 향상시키는 관점, 및 입수 용이성 등의 관점에서, 이소시아네이트계 가교제가 바람직하다. 가교제의 배합량은, 가교 반응을 촉진시키는 관점에서, 점착성 수지 100질량부에 대하여, 바람직하게는 0.01 ∼ 10질량부, 보다 바람직하게는 0.03 ∼ 7질량부, 더 바람직하게는 0.05 ∼ 4질량부이다.
(광중합개시제)
또한, 점착제 조성물이 에너지선 경화성인 경우에는, 점착제 조성물은, 광중합개시제를 더 함유하는 것이 바람직하다. 광중합개시제를 함유함으로써, 자외선 등의 비교적 저에너지의 에너지선으로도, 점착제 조성물의 경화 반응을 충분히 진행시킬 수 있다.
광중합개시제로서는, 예를 들면, 벤조인 화합물, 아세토페논 화합물, 아실포스핀옥사이드 화합물, 티타노센 화합물, 티오잔톤 화합물, 퍼옥사이드 화합물, 더욱이는, 아민이나 퀴논 등의 광증감제 등을 들 수 있고, 보다 구체적으로는, 예를 들면, 1-히드록시시클로헥실페닐케톤, 2-히드록시-2-메틸-1-페닐-프로판-1-온, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤질페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 디벤질, 디아세틸, 8-클로로안트라퀴논, 비스(2,4,6-트리메틸벤조일)페닐포스핀옥사이드, 2,2-디메톡시-2-페닐아세토페논 등을 들 수 있다.
이들 광중합개시제는, 단독으로 또는 2종 이상을 조합하여 이용해도 좋다. 광중합개시제의 배합량은, 점착성 수지 100질량부에 대하여, 바람직하게는 0.01 ∼ 10질량부, 보다 바람직하게는 0.03 ∼ 5질량부, 더 바람직하게는 0.05 ∼ 5질량부이다.
(기타 첨가제)
점착제 조성물은, 본 발명의 효과를 손상시키지 않는 범위에서, 기타 첨가제를 함유해도 된다. 기타 첨가제로서는, 예를 들면, 대전 방지제, 산화 방지제, 연화제(가소제), 충전제, 방청제, 안료, 염료 등을 들 수 있다. 이들 첨가제를 배합하는 경우, 첨가제의 배합량은, 점착성 수지 100질량부에 대하여, 바람직하게는 0.01 ∼ 6질량부이다.
또한, 점착제 조성물은, 기재, 완충층이나 박리 시트에의 도포성을 향상시키는 관점에서, 유기 용매로 더 희석하여, 점착제 조성물의 용액의 형태로 해도 된다. 유기 용매로서는, 예를 들면, 메틸에틸케톤, 아세톤, 아세트산에틸, 테트라히드로퓨란, 디옥산, 시클로헥산, n-헥산, 톨루엔, 자일렌, n-프로판올, 이소프로판올 등을 들 수 있다. 또, 이들 유기 용매는, 점착성 수지의 합성 시에 사용된 유기 용매를 그대로 이용해도 좋고, 상기 점착제 조성물의 용액을 균일하게 도포할 수 있도록, 합성 시에 사용된 유기 용매 이외의 1종 이상의 유기 용매를 더해도 좋다.
[완충층(13)]
본 실시형태에 따른 점착 테이프(10)는, 완충층(13)을 갖는다. 기재(11)의 한쪽 면에 점착제층(12)이 마련되고, 기재(11)의 다른쪽 면에 완충층(13)이 마련된다.
완충층은, 반도체 웨이퍼의 이면 연삭 시의 응력을 완화하여, 반도체 웨이퍼에 균열 및 결함이 생기는 것을 방지한다. 반도체 웨이퍼에 점착 테이프를 첩부하고, 반도체 웨이퍼의 외주를 따라 점착 테이프가 절단된 후, 반도체 웨이퍼는 점착 테이프를 통해 척 테이블 상에 배치되어 이면 연삭되지만, 점착 테이프가 구성층으로서 완충층을 가짐으로써, 반도체 웨이퍼가 척 테이블에 적절히 유지되기 쉬워진다. 또한, 척 테이블 상에 이물이 있어도, 완충층의 변형에 의해 이물의 요철을 흡수할 수 있어, 웨이퍼를 평활하며 또한 균일한 두께로 연삭할 수 있다.
본 실시형태의 점착 테이프는, 완충층의 고온에서의 변형이 억제되고 있는 것을 특징으로 하고 있다. 구체적으로는, 60℃로 가열된 완충층에, 선단 곡률 반경 100㎚ 및 능간각 115°의 삼각추 형상 압자의 선단을 10㎛／분의 속도로, 상기 완충층에 압입했을 때의 압축 하중이 2mN에 도달하는데 필요한 압입 깊이(Z)가 3.0㎛ 이하이다. 압입 깊이(Z)는, 바람직하게는 2.8㎛ 이하, 더 바람직하게는 2.6㎛ 이하이다. 압입 깊이(Z)의 하한은 특별히 한정은 되지 않지만, 완충층이 변형되기 어렵고 과도하게 경질(硬質)이면, 척 테이블에의 흡착이나 이물의 요철의 흡수가 불완전해지는 경우가 있기 때문에, 압입 깊이(Z)는, 바람직하게는 0.01㎛ 이상, 더 바람직하게는 0.1㎛ 이상이다.
완충층은, 후술하는 완충층 형성용 조성물이 경화되어 이루어지는 층이기 때문에, 완충층 형성용 조성물의 조성의 선택에 의해 점탄성을 조정하는 것이 비교적 용이하다. 또한, 상기의 압입 깊이(Z)를 3.0㎛ 이하가 되도록 조정된 완충층을 마련함으로써, 완충층의 고온에서의 변형이 억제되기 때문에, 드라이 폴리시 공정에서 점착 테이프(10)의 변형이 없고, 치핑을 저감할 수 있다. 한편, 상기 압입 깊이(Z)가 3.0㎛를 초과하는 완충층을 갖는 점착 테이프인 경우, 드라이 폴리시 공정에서 점착 테이프가 변형되기 쉽고, 칩의 단부끼리 접촉하여 치핑이 발생하기 쉽다.
또, 본 실시형태에 있어서, 상기 압입 깊이(Z)는, 실시예에 기재된 방법에 따라 측정된 값을 의미한다. 또한, 상기 압입 깊이(Z)는, 완충층을 형성하는 완충층 형성용 조성물 중에 포함되는 성분의 종류나 함유량, 완충층의 경화의 정도 등을 적절히 바꿈으로써, 상기 범위에 속하도록 조정하는 것이 가능하다.
완충층은, 기재와 비교하여 연질(軟質)인 층이다. 따라서, 완충층의 23℃에서의 영률은, 기재의 23℃에서의 영률보다 작다. 구체적으로는, 완충층의 23℃에서의 영률은 1000㎫ 미만인 것이 바람직하고, 보다 바람직하게는 700㎫ 이하, 더 바람직하게는 500㎫ 이하이다.
완충층의 두께는, 1 ∼ 100㎛인 것이 바람직하고, 5 ∼ 80㎛인 것이 보다 바람직하고, 10 ∼ 60㎛인 것이 더 바람직하다. 완충층의 두께를 상기 범위로 함으로써, 완충층이 이면 연삭 시의 응력을 적절히 완화할 수 있게 된다.
완충층은, 상기 압입 깊이(Z)를 만족하는 한, 그 조성은 한정되지 않지만, 점탄성의 제어가 용이하다는 관점에서, 에너지선 중합성 화합물을 포함하는 완충층 형성용 조성물의 경화물인 것이 바람직하다.
이하, 에너지선 중합성 화합물을 포함하는 완충층 형성용 조성물로 형성되는 층에 포함되는 각 성분에 대해서 순서대로 설명한다.
<에너지선 중합성 화합물을 포함하는 완충층 형성용 조성물로 형성되는 층>
에너지선 중합성 화합물을 포함하는 완충층 형성용 조성물은, 에너지선이 조사됨으로써 경화하는 것이 가능해진다.
또한, 에너지선 중합성 화합물을 포함하는 완충층 형성용 조성물은, 보다 구체적으로는, 우레탄(메타)아크릴레이트(a1)를 포함하는 것이 바람직하다. 또한, 완충층 형성용 조성물은, 상기 (a1)에 더하여, 환(環) 형성 원자수 6 ∼ 20의 지환기 또는 복소환기를 갖는 중합성 화합물(a2) 및／또는 관능기를 갖는 중합성 화합물(a3)을 함유하는 것이 보다 바람직하다. 또한, 완충층 형성용 조성물은, 상기 (a1) ∼ (a3) 성분에 더하여, 다관능 중합성 화합물(a4)을 함유해도 된다. 또한, 완충층 형성용 조성물은 광중합개시제를 함유하는 것이 바람직하고, 본 발명의 효과를 손상시키지 않는 범위에서, 기타 첨가제나 수지 성분을 함유해도 된다.
이하, 에너지선 중합성 화합물을 포함하는 완충층 형성용 조성물 중에 포함되는 각 성분에 대해서 상세하게 설명한다.
(우레탄(메타)아크릴레이트(a1))
우레탄(메타)아크릴레이트(a1)란, 적어도 (메타)아크릴로일기 및 우레탄 결합을 갖는 화합물이며, 에너지선 조사에 의해 중합 경화하는 성질을 갖는 것이다. 우레탄(메타)아크릴레이트(a1)는, 올리고머 또는 폴리머이다.
성분 (a1)의 중량 평균 분자량(Mw)은, 바람직하게는 1,000 ∼ 100,000, 보다 바람직하게는 2,000 ∼ 60,000, 더 바람직하게는 10,000 ∼ 30,000이다. 또한, 성분 (a1) 중의 (메타)아크릴로일기 수(이하, 「관능기 수」라고도 함)로서는, 단관능, 2관능, 혹은 3관능 이상이어도 좋지만, 단관능 또는 2관능인 것이 바람직하다.
성분 (a1)은, 예를 들면, 폴리올 화합물과, 다가 이소시아네이트 화합물을 반응시켜 얻어지는 말단 이소시아네이트 우레탄프리폴리머에, 히드록시기를 갖는 (메타)아크릴레이트를 반응시켜 얻을 수 있다. 또, 성분 (a1)은, 단독으로 또는 2종 이상을 조합하여 이용해도 좋다.
성분 (a1)의 원료가 되는 폴리올 화합물은, 히드록시기를 2개 이상 갖는 화합물이면 특별히 한정되지 않는다. 구체적인 폴리올 화합물로서는, 예를 들면, 알킬렌디올, 폴리에테르형 폴리올, 폴리에스테르형 폴리올, 폴리카보네이트형 폴리올 등을 들 수 있다. 이들 중에서도, 폴리에스테르형 폴리올 또는 폴리카보네이트형 폴리올이 바람직하다.
또, 폴리올 화합물로서는, 2관능의 디올, 3관능의 트리올, 4관능 이상의 폴리올 중 어느 것이어도 좋지만, 2관능의 디올이 바람직하고, 폴리에스테르형 디올 또는 폴리카보네이트형 디올이 보다 바람직하다.
다가 이소시아네이트 화합물로서는, 예를 들면, 테트라메틸렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 트리메틸헥사메틸렌디이소시아네이트 등의 지방족계 폴리이소시아네이트류; 이소포론디이소시아네이트, 노르보르난디이소시아네이트, 디시클로헥실메탄-4,4'-디이소시아네이트, 디시클로헥실메탄-2,4'-디이소시아네이트, ω,ω'-디이소시아네이트디메틸시클로헥산 등의 지환족계 디이소시아네이트류; 4,4'-디페닐메탄디이소시아네이트, 톨릴렌디이소시아네이트, 자일릴렌디이소시아네이트, 톨리딘디이소시아네이트, 테트라메틸렌자일릴렌디이소시아네이트, 나프탈렌-1,5-디이소시아네이트 등의 방향족계 디이소시아네이트류 등을 들 수 있다.
이들 중에서도, 이소포론디이소시아네이트, 헥사메틸렌디이소시아네이트, 자일릴렌디이소시아네이트가 바람직하다.
상술한 폴리올 화합물과, 다가 이소시아네이트 화합물을 반응시켜 얻어지는 말단 이소시아네이트 우레탄프리폴리머에, 히드록시기를 갖는 (메타)아크릴레이트를 반응시켜 우레탄(메타)아크릴레이트(a1)를 얻을 수 있다. 히드록시기를 갖는 (메타)아크릴레이트로서는, 적어도 1분자 중에 히드록시기 및 (메타)아크릴로일기를 갖는 화합물이면, 특별히 한정되지 않는다.
구체적인 히드록시기를 갖는 (메타)아크릴레이트로서는, 예를 들면, 2-히드록시에틸(메타)아크릴레이트, 2-히드록시프로필(메타)아크릴레이트, 4-히드록시부틸(메타)아크릴레이트, 4-히드록시시클로헥실(메타)아크릴레이트, 5-히드록시시클로옥틸(메타)아크릴레이트, 2-히드록시-3-페닐옥시프로필(메타)아크릴레이트, 펜타에리트리톨트리(메타)아크릴레이트, 폴리에틸렌글리콜모노(메타)아크릴레이트, 폴리프로필렌글리콜모노(메타)아크릴레이트 등의 히드록시알킬(메타)아크릴레이트; N-메틸올(메타)아크릴아미드 등의 히드록시기 함유 (메타)아크릴아미드; 비닐알코올, 비닐페놀, 비스페놀 A의 디글리시딜에스테르에 (메타)아크릴산을 반응시켜 얻어지는 반응물; 등을 들 수 있다.
이들 중에서도, 히드록시알킬(메타)아크릴레이트가 바람직하고, 2-히드록시에틸(메타)아크릴레이트가 보다 바람직하다.
말단 이소시아네이트 우레탄프리폴리머 및 히드록시기를 갖는 (메타)아크릴레이트를 반응시키는 조건으로서는, 필요에 따라 첨가되는 용제, 촉매의 존재하, 60 ∼ 100℃에서, 1 ∼ 4시간 반응시키는 조건이 바람직하다.
완충층 형성용 조성물 중의 성분 (a1)의 함유량은, 완충층 형성용 조성물의 전량(100질량부)에 대하여, 바람직하게는 10 ∼ 70질량부, 보다 바람직하게는 20 ∼ 60질량부이다.
(환 형성 원자수 6 ∼ 20의 지환기 또는 복소환기를 갖는 중합성 화합물(a2))
성분 (a2)는, 환 형성 원자수 6 ∼ 20의 지환기 또는 복소환기를 갖는 중합성 화합물이며, 더욱이는, 적어도 1개의 (메타)아크릴로일기를 갖는 화합물인 것이 바람직하고, 보다 바람직하게는 1개의 (메타)아크릴로일기를 갖는 화합물이다. 성분 (a2)를 이용함으로써, 얻어지는 완충층 형성용 조성물의 성막성을 향상시킬 수 있다.
또, 성분 (a2)의 정의와, 후술하는 성분 (a3)의 정의는 중복되는 부분이 있지만, 중복 부분은 성분 (a3)에 포함된다. 예를 들면, 적어도 1개의 (메타)아크릴로일기와, 환 형성 원자수 6 ∼ 20의 지환기 또는 복소환기와, 수산기, 에폭시기, 아미드기, 아미노기 등의 관능기를 갖는 화합물은, 성분 (a2)와 성분 (a3) 모두의 정의에 포함되지만, 본 발명에서 상기 화합물은, 성분 (a3)에 포함되는 것으로 한다.
성분 (a2)가 갖는 지환기 또는 복소환기의 환 형성 원자수는, 바람직하게는 6 ∼ 20이지만, 보다 바람직하게는 6 ∼ 18, 더 바람직하게는 6 ∼ 16, 특히 바람직하게는 7 ∼ 12이다. 상기 복소환기의 환 구조를 형성하는 원자로서는, 예를 들면, 탄소 원자, 질소 원자, 산소 원자, 황 원자 등을 들 수 있다.
또, 환 형성 원자수란, 원자가 환상(環狀)으로 결합한 구조의 화합물의 상기 환 자체를 구성하는 원자의 수를 나타내고, 환을 구성하지 않는 원자(예를 들면, 환을 구성하는 원자에 결합한 수소 원자)나, 상기 환이 치환기에 의해 치환되는 경우의 치환기에 포함되는 원자는 환 형성 원자수에는 포함하지 않는다.
구체적인 성분 (a2)로서는, 예를 들면, 이소보르닐(메타)아크릴레이트, 디시클로펜테닐(메타)아크릴레이트, 디시클로펜타닐(메타)아크릴레이트, 디시클로펜테닐옥시(메타)아크릴레이트, 시클로헥실(메타)아크릴레이트, 아다만탄(메타)아크릴레이트 등의 지환기 함유 (메타)아크릴레이트; 테트라히드로푸르푸릴(메타)아크릴레이트, 모르폴린(메타)아크릴레이트, 환상 트리메틸올프로판포르말아크릴레이트 등의 복소환기 함유 (메타)아크릴레이트; 등을 들 수 있다.
또, 성분 (a2)는, 단독으로 또는 2종 이상을 조합하여 이용해도 좋다.
지환기 함유 (메타)아크릴레이트 중에서는 이소보르닐(메타)아크릴레이트가 바람직하다.
완충층 형성용 조성물 중의 성분 (a2)의 함유량은, 완충층 형성용 조성물의 전량(100질량부)에 대하여, 바람직하게는 10 ∼ 80질량부, 보다 바람직하게는 30 ∼ 70질량부이다.
(관능기를 갖는 중합성 화합물(a3))
성분 (a3)은, 수산기, 에폭시기, 아미드기, 아미노기 등의 관능기를 함유하는 중합성 화합물이며, 더욱이는, 적어도 1개의 (메타)아크릴로일기를 갖는 화합물인 것이 바람직하고, 보다 바람직하게는 1개의 (메타)아크릴로일기를 갖는 화합물이다.
성분 (a3)은, 성분 (a1)과의 상용성(相溶性)이 양호하며, 완충층 형성용 조성물의 점도를 적당한 범위로 조정하기 쉬워진다. 또한, 완충층을 비교적 얇게 해도 완충 성능이 양호해진다.
성분 (a3)으로서는, 예를 들면, 수산기 함유 (메타)아크릴레이트, 에폭시기 함유 화합물, 아미드기 함유 화합물, 아미노기 함유 (메타)아크릴레이트 등을 들 수 있다.
수산기 함유 (메타)아크릴레이트로서는, 예를 들면, 2-히드록시에틸(메타)아크릴레이트, 2-히드록시프로필(메타)아크릴레이트, 3-히드록시프로필(메타)아크릴레이트, 2-히드록시부틸(메타)아크릴레이트, 3-히드록시부틸(메타)아크릴레이트, 4-히드록시부틸(메타)아크릴레이트, 페닐히드록시프로필(메타)아크릴레이트, 2-히드록시-3-페녹시프로필아크릴레이트 등을 들 수 있다.
에폭시기 함유 화합물로서는, 예를 들면, 글리시딜(메타)아크릴레이트, 메틸글리시딜(메타)아크릴레이트, 알릴글리시딜에테르 등을 들 수 있고, 이들 중에서는, 글리시딜(메타)아크릴레이트, 메틸글리시딜(메타)아크릴레이트 등의 에폭시기 함유 (메타)아크릴레이트가 바람직하다.
아미드기 함유 화합물로서는, 예를 들면, (메타)아크릴아미드, N,N-디메틸(메타)아크릴아미드, N-부틸(메타)아크릴아미드, N-메틸올(메타)아크릴아미드, N-메틸올프로판(메타)아크릴아미드, N-메톡시메틸(메타)아크릴아미드, N-부톡시메틸(메타)아크릴아미드 등을 들 수 있다.
아미노기 함유 (메타)아크릴레이트로서는, 예를 들면, 제1급 아미노기 함유 (메타)아크릴레이트, 제2급 아미노기 함유 (메타)아크릴레이트, 제3급 아미노기 함유 (메타)아크릴레이트 등을 들 수 있다.
이들 중에서도, 수산기 함유 (메타)아크릴레이트가 바람직하고, 페닐히드록시프로필(메타)아크릴레이트 등의 방향환을 갖는 수산기 함유 (메타)아크릴레이트가 보다 바람직하다.
또, 성분 (a3)은, 단독으로 또는 2종 이상을 조합하여 이용해도 좋다.
완충층 형성용 조성물 중의 성분 (a3)의 함유량은, 완충층 형성용 조성물의 전량(100질량부)에 대하여, 바람직하게는 0 ∼ 40질량부, 보다 바람직하게는 0 ∼ 35질량부, 더 바람직하게는 0 ∼ 30질량부이다.
(다관능 중합성 화합물(a4))
다관능 중합성 화합물이란, 광중합성 불포화기를 2개 이상 갖는 화합물을 말한다. 광중합성 불포화기는, 탄소-탄소 이중 결합을 포함하는 관능기이며, 예를 들면, (메타)아크릴로일기, 비닐기, 알릴기, 비닐벤질기 등을 들 수 있다. 광중합성 불포화기는 2종 이상을 조합해도 된다. 다관능 중합성 화합물 중의 광중합성 불포화기와 성분 (a1) 중의 (메타)아크릴로일기가 반응하거나, 성분 (a4) 중의 광중합성 불포화기끼리 반응함으로써, 삼차원 망목(網目) 구조(가교 구조)가 형성된다. 다관능 중합성 화합물을 사용하면, 광중합성 불포화기를 1개밖에 포함하지 않는 화합물을 사용한 경우와 비교하여, 에너지선 조사에 의해 형성되는 가교 구조가 증가하기 쉽다.
또, 성분 (a4)의 정의와, 상술한 성분 (a2)나 성분 (a3)의 정의는 중복되는 부분이 있지만, 중복 부분은 성분 (a4)에 포함된다. 예를 들면, 환 형성 원자수 6 ∼ 20의 지환기 또는 복소환기를 갖고, (메타)아크릴로일기를 2개 이상 갖는 화합물은, 성분 (a4)와 성분 (a2) 모두의 정의에 포함되지만, 본 발명에서 상기 화합물은, 성분 (a4)에 포함되는 것으로 한다. 또한, 수산기, 에폭시기, 아미드기, 아미노기 등의 관능기를 함유하고, (메타)아크릴로일기를 2개 이상 갖는 화합물은, 성분 (a4)와 성분 (a3) 모두의 정의에 포함되지만, 본 발명에서 상기 화합물은, 성분 (a4)에 포함되는 것으로 한다.
상기 관점에서, 다관능 중합성 화합물 중에서의 광중합성 불포화기의 수(관능기 수)는, 2 ∼ 10이 바람직하고, 3 ∼ 6이 보다 바람직하다.
또한, 성분 (a4)의 중량 평균 분자량은, 바람직하게는 30 ∼ 40000, 보다 바람직하게는 100 ∼ 10000, 더 바람직하게는 200 ∼ 1000이다.
구체적인 성분 (a4)로서는, 예를 들면, 에틸렌글리콜디(메타)아크릴레이트, 디에틸렌글리콜디(메타)아크릴레이트, 트리에틸렌글리콜디(메타)아크릴레이트, 테트라에틸렌글리콜디(메타)아크릴레이트, 글리콜 유래의 반복 단위의 수가 200 ∼ 800인 폴리에틸렌글리콜디(메타)아크릴레이트, 네오펜틸글리콜디(메타)아크릴레이트, 1,6-헥산디올디(메타)아크릴레이트, 트리메틸올프로판트리(메타)아크릴레이트, 펜타에리트리톨트리(메타)아크릴레이트, 펜타에리트리톨테트라(메타)아크릴레이트, 디펜타에리트리톨헥사(메타)아크릴레이트, 디비닐벤젠, (메타)아크릴산비닐, 아디프산디비닐, N,N'-메틸렌비스(메타)아크릴아미드 등을 들 수 있다. 폴리에틸렌글리콜디(메타)아크릴레이트는, 글리콜 단위의 수를 괄호 내에 나타내는 것이 일반적이고, 예를 들면 글리콜 단위의 수가 600인 경우에는, 폴리에틸렌글리콜(600)디아크릴레이트라고 표시된다.
또, 성분 (a4)는, 단독으로 또는 2종 이상을 조합하여 이용해도 좋다.
이들 중에서도, 폴리에틸렌글리콜디아크릴레이트, 네오펜틸글리콜디(메타)아크릴레이트가 바람직하다.
완충층 형성용 조성물 중의 성분 (a4)의 함유량은, 완충층 형성용 조성물의 전량(100질량부)에 대하여, 바람직하게는 2 ∼ 40질량부, 보다 바람직하게는 3 ∼ 20질량부, 더 바람직하게는 5 ∼ 15질량부이다.
(성분 (a1) ∼ (a4) 이외의 중합성 화합물(a5))
완충층 형성용 조성물에는, 본 발명의 효과를 손상시키지 않는 범위에서, 상기의 성분 (a1) ∼ (a4) 이외의 기타 중합성 화합물(a5)을 함유해도 된다.
성분 (a5)로서는, 예를 들면, 탄소수 1 ∼ 20의 알킬기를 갖는 알킬(메타)아크릴레이트; 스티렌, 히드록시에틸비닐에테르, 히드록시부틸비닐에테르, N-비닐포름아미드, N-비닐피롤리돈, N-비닐카프로락탐 등의 비닐 화합물: 등을 들 수 있다. 또, 성분 (a5)는, 단독으로 또는 2종 이상을 조합하여 이용해도 좋다.
완충층 형성용 조성물 중의 성분 (a5)의 함유량은, 완충층 형성용 조성물의 전량(100질량부)에 대하여, 바람직하게는 0 ∼ 20질량부, 보다 바람직하게는 0 ∼ 10질량부, 더 바람직하게는 0 ∼ 5질량부, 특히 바람직하게는 0 ∼ 2질량부이다.
(광중합개시제)
완충층 형성용 조성물에는, 완충층을 형성할 때, 광조사에 의한 중합 시간을 단축시키고, 또한, 광조사량을 저감시키는 관점에서, 광중합개시제를 더 함유하는 것이 바람직하다.
광중합개시제로서는, 예를 들면, 벤조인 화합물, 아세토페논 화합물, 아실포스핀옥사이드 화합물, 티타노센 화합물, 티오잔톤 화합물, 퍼옥사이드 화합물, 더욱이는, 아민이나 퀴논 등의 광증감제 등을 들 수 있고, 보다 구체적으로는, 예를 들면, 1-히드록시시클로헥실페닐케톤, 2-히드록시-2-메틸-1-페닐-프로판-1-온, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤질페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 디벤질, 디아세틸, 8-클로로안트라퀴논, 비스(2,4,6-트리메틸벤조일)페닐포스핀옥사이드 등을 들 수 있다.
이들 광중합개시제는, 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
완충층 형성용 조성물 중의 광중합개시제의 함유량은, 에너지선 중합성 화합물의 합계량 100질량부에 대하여, 바람직하게는 0.05 ∼ 15질량부, 보다 바람직하게는 0.1 ∼ 10질량부, 더 바람직하게는 0.3 ∼ 5질량부이다.
(기타 첨가제)
완충층 형성용 조성물에는, 본 발명의 효과를 손상시키지 않는 범위에서, 기타 첨가제를 함유해도 된다. 기타 첨가제로서는, 예를 들면, 대전 방지제, 산화 방지제, 연화제(가소제), 충전제, 방청제, 안료, 염료 등을 들 수 있다. 이들 첨가제를 배합하는 경우, 완충층 형성용 조성물 중의 각 첨가제의 함유량은, 에너지선 중합성 화합물의 합계량 100질량부에 대하여, 바람직하게는 0.01 ∼ 6질량부, 보다 바람직하게는 0.1 ∼ 3질량부이다.
(수지 성분)
완충층 형성용 조성물에는, 본 발명의 효과를 손상시키지 않는 범위에서, 수지 성분을 함유해도 된다. 수지 성분으로서는, 예를 들면, 폴리엔·티올계 수지나, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐 등의 폴리올레핀계 수지, 및 스티렌계 공중합체 등의 열가소성 수지 등을 들 수 있다.
완충층 형성용 조성물 중의 이들 수지 성분의 함유량은, 완충층 형성용 조성물의 전량(100질량부)에 대하여, 바람직하게는 0 ∼ 20질량부, 보다 바람직하게는 0 ∼ 10질량부, 더 바람직하게는 0 ∼ 5질량부, 특히 바람직하게는 0 ∼ 2질량부이다.
에너지선 중합성 화합물을 포함하는 완충층 형성용 조성물로 형성되는 완충층은, 상기 조성의 완충층 형성용 조성물을 에너지선 조사에 의해 중합 경화하여 얻어진다. 즉, 상기 완충층은, 완충층 형성용 조성물의 경화물이다.
따라서, 상기 완충층은, 성분 (a1) 유래의 중합 단위를 포함한다. 또한, 상기 완충층은, 성분 (a2) 유래의 중합 단위 및／또는 성분 (a3) 유래의 중합 단위를 함유하는 것이 바람직하다. 또한, 성분 (a4) 유래의 중합 단위 및／또는 성분 (a5) 유래의 중합 단위를 함유하고 있어도 된다. 완충층에 있어서의 각 중합 단위의 함유 비율은, 통상, 완충층 형성용 조성물을 구성하는 각 성분의 비율(투입비)과 일치한다. 예를 들면, 완충층 형성용 조성물 중의 성분 (a1)의 함유량이 완충층 형성용 조성물의 전량(100질량부)에 대하여 10 ∼ 70질량부인 경우, 완충층은 성분 (a1)에 유래하는 중합 단위를 10 ∼ 70질량부 함유한다. 또한, 완충층 형성용 조성물 중의 성분 (a2)의 함유량이 완충층 형성용 조성물의 전량(100질량부)에 대하여 10 ∼ 80질량부인 경우, 완충층은 성분 (a2)에 유래하는 중합 단위를 10 ∼ 80질량부 함유한다. 성분 (a3) ∼ (a5)에 대해서도 마찬가지이다.
(완충층의 압입 깊이(Z)의 제어)
완충층은, 상기한 완충층 형성용 조성물을 경화함으로써 얻어진다. 완충층의 점탄성은, 완충층 형성용 조성물의 조성의 선택에 따라 조정할 수 있다. 따라서, 완충층의 압입 깊이(Z)를 상기의 범위로 제어하기 위해서는, 완충층 형성용 조성물을 구성하는 상기 성분의 종류나 양을 조정하면 좋다. 이하에 각 성분의 종류나 양을 조정하기 위한 지침을 설명한다.
예를 들면, 우레탄(메타)아크릴레이트(a1)의 (메타)아크로일기의 수가 많으면 완충층 내에 가교 구조가 증가하고, 압입 깊이(Z)는 감소한다.
우레탄(메타)아크릴레이트(a1), 환 형성 원자수 6 ∼ 20의 지환기 또는 복소환기를 갖는 중합성 화합물(a2), 관능기를 갖는 중합성 화합물(a3), 다관능 중합성 화합물(a4)의 종류나 양에 따라 압입 깊이를 조정할 수 있다.
완충층에 가교 구조가 많이 포함되면, 완충층은 단단해져, 압입 깊이(Z)는 감소하는 경향이 있다. 이 때문에, 가교 구조의 형성에 관여하는 성분량을 조정함으로써, 압입 깊이(Z)를 적절한 범위로 제어할 수 있다. 가교 구조의 형성에 관여하는 성분으로서는, 예를 들면 우레탄(메타)아크릴레이트(a1)의 (메타)아크로일기, 다관능 중합성 화합물(a4)을 들 수 있다. 특히 다관능 중합성 화합물(a4)은, 사용이 용이하며, 가교 구조의 형성에 유용한 성분이다.
또한, 완충층의 구조 중에 비교적 연질인 구성 단위(예를 들면 쇄 길이가 긴 단위)가 포함되면, 압입 깊이(Z)는 증가하는 경향이 있다. 이 때문에, 장쇄 구조의 형성에 관여하는 성분량을 조정함으로써, 압입 깊이(Z)를 적절한 범위로 제어할 수 있다. 쇄 길이가 긴 단위로서는, 우레탄(메타)아크릴레이트(a1)의 우레탄쇄 등을 들 수 있다.
상술한 완충층에는, 본 발명의 효과를 손상시키지 않는 범위에서, 가소제, 활제, 적외선 흡수제, 자외선 흡수제, 필러, 착색제, 대전 방지제, 산화 방지제, 촉매 등의 첨가제를 함유시켜도 된다. 또한, 상술한 완충층은, 투명해도, 불투명해도 좋고, 원하는 바에 따라 착색 또는 증착되어 있어도 좋다.
[박리 시트]
점착 테이프의 표면에는, 박리 시트가 첩부되어 있어도 된다. 박리 시트는, 구체적으로는, 점착 테이프의 점착제층의 표면에 첩부된다. 박리 시트는, 점착제층 표면에 첩부됨으로써 수송 시, 보관 시에 점착제층을 보호한다. 박리 시트는, 박리 가능하게 점착 테이프에 첩부되어 있으며, 점착 테이프가 사용되기 전(즉, 웨이퍼 첩부 전)에는, 점착 테이프로부터 박리되어 제거된다.
박리 시트는, 적어도 한쪽 면이 박리 처리된 박리 시트가 이용되고, 구체적으로는, 박리 시트용 기재의 표면 상에 박리제를 도포한 것 등을 들 수 있다.
박리 시트용 기재로서는, 수지 필름이 바람직하고, 상기 수지 필름을 구성하는 수지로서는, 예를 들면, 폴리에틸렌테레프탈레이트 수지, 폴리부틸렌테레프탈레이트 수지, 폴리에틸렌나프탈레이트 수지 등의 폴리에스테르 수지 필름, 폴리프로필렌 수지, 폴리에틸렌 수지 등의 폴리올레핀 수지 등을 들 수 있다. 박리제로서는, 예를 들면, 실리콘계 수지, 올레핀계 수지, 이소프렌계 수지, 부타디엔계 수지 등의 고무계 엘라스토머, 장쇄 알킬계 수지, 알키드계 수지, 불소계 수지 등을 들 수 있다.
박리 시트의 두께는, 특별히 제한 없지만, 바람직하게는 10 ∼ 200㎛, 보다 바람직하게는 20 ∼ 150㎛이다.
[점착 테이프의 제조 방법]
본 발명의 점착 테이프의 제조 방법으로서는, 특별히 제한은 없고, 공지(公知)된 방법에 따라 제조할 수 있다.
예를 들면, 기재와, 상기 기재의 한쪽 면 측에 마련된 점착제층과, 상기 기재의 다른쪽 면 측에 마련된 완충층을 갖는 점착 테이프의 제조 방법은 이하와 같다.
완충층이 에너지선 중합성 화합물을 포함하는 완충층 형성용 조성물로 형성되는 경우에는, 박리 시트 상에 완충층 형성용 조성물을 도공, 경화하여 마련한 완충층과, 기재를 첩합하고, 박리 시트를 제거함으로써, 완충층과 기재와의 적층체가 얻어진다.
그리고, 박리 시트 상에 마련한 점착제층을, 적층체의 기재 측에 첩합하고, 점착제층의 표면에 박리 시트가 첩부된 점착 테이프를 제조할 수 있다. 점착제층의 표면에 첩부되는 박리 시트는, 점착 테이프의 사용 전에 적절히 박리하여 제거하면 된다.
박리 시트 상에 점착제층을 형성하는 방법으로서는, 박리 시트 상에 점착제(점착제 조성물)를, 공지된 도포 방법으로, 직접 도포하여 도포막을 가열 건조함으로써, 점착제층을 형성할 수 있다.
또한, 기재의 편면에, 점착제(점착제 조성물)를 직접 도포하여, 점착제층을 형성해도 된다. 점착제의 도포 방법으로서는, 완충층의 제조법으로 나타낸, 스프레이 코팅법, 바 코팅법, 나이프 코팅법, 롤 코팅법, 블레이드 코팅법, 다이 코팅법, 그라비아 코팅법 등을 들 수 있다.
박리 시트 상에 완충층을 형성하는 방법으로서는, 박리 시트 상에 완충층 형성용 조성물을, 공지된 도포 방법으로, 직접 도포하여 도포막을 형성하고, 이 도포막에 에너지선을 조사함으로써, 완충층을 형성할 수 있다. 또한, 기재의 편면에, 완충층 형성용 조성물을 직접 도포하여, 가열 건조 혹은 도포막에 에너지선을 조사함으로써, 완충층을 형성해도 된다.
완충층 형성용 조성물의 도포 방법으로서는, 예를 들면, 스핀 코팅법, 스프레이 코팅법, 바 코팅법, 나이프 코팅법, 롤 코팅법, 블레이드 코팅법, 다이 코팅법, 그라비아 코팅법 등을 들 수 있다. 또한, 도포성을 향상시키기 위해, 완충층 형성용 조성물에 대하여 유기 용매를 배합하고, 용액의 형태로 하여, 박리 시트 상에 도포해도 된다.
완충층 형성용 조성물이 에너지선 중합성 화합물을 포함하는 경우, 완충층 형성용 조성물의 도포막에 대하여, 에너지선을 조사함으로써 경화시켜, 완충층을 형성하는 것이 바람직하다. 완충층의 경화는, 한 번의 경화 처리로 행해도 좋고, 복수 회로 나누어 행해도 좋다. 예를 들면, 박리 시트 상의 도포막을 완전히 경화시켜 완충층을 형성한 후에 기재에 첩합해도 좋고, 상기 도포막을 완전히 경화시키지 않고 반경화 상태의 완충층 형성막을 형성하여, 상기 완충층 형성막을 기재에 첩합한 후, 다시 에너지선을 조사하여 완전히 경화시켜 완충층을 형성해도 좋다. 상기 경화 처리에서 조사하는 에너지선으로서는, 자외선이 바람직하다. 또, 경화할 때에는, 완충층 형성용 조성물의 도포막이 폭로된 상태여도 좋지만, 박리 시트나 기재로 도포막이 덮여, 도포막이 폭로되지 않는 상태에서 에너지선을 조사하여 경화하는 것이 바람직하다.
또, 기재의 양면에 완충층이 마련된 점착 테이프의 제조 방법은, 예를 들면, 상술한 방법에 따라, 완충층과 기재와 완충층이 이 순으로 적층된 적층체를 얻고, 그 후, 한쪽 완충층 측에 점착제층을 형성하면 된다.
[반도체 장치의 제조 방법]
본 발명에 따른 점착 테이프는, 바람직하게는, 반도체 웨이퍼의 표면에 첩부하여 웨이퍼의 이면 연삭이 행하는 경우에 사용된다. 보다 바람직하게는, 본 발명에 따른 점착 테이프는, 웨이퍼의 이면 연삭과 웨이퍼의 개편화를 동시에 행하는 DBG에 있어서 바람직하게 사용된다. 특히 바람직하게는, 본 발명에 따른 점착 테이프는, 반도체 웨이퍼를 개편화했을 때에, 커프 폭이 작은 칩군이 얻어지는 LDBG에 바람직하게 사용된다. 또, 「칩군」이란, 본 발명에 따른 점착 테이프 상에 유지된, 웨이퍼 형상으로 정렬되어 있는 복수의 반도체 칩을 말한다.
점착 테이프의 비한정적인 사용예로서, 이하에 반도체 장치의 제조 방법을 더 구체적으로 설명한다.
반도체 장치의 제조 방법은, 구체적으로는, 이하의 공정 1 ∼ 공정 5를 적어도 구비한다.
공정 1: 상기의 점착 테이프를 반도체 웨이퍼의 표면에 첩부하고, 점착 테이프를 반도체 웨이퍼의 외주를 따라 절단하는 공정
공정 2: 반도체 웨이퍼의 표면 측으로부터 홈을 형성하거나, 또는 반도체 웨이퍼의 표면 혹은 이면으로부터 반도체 웨이퍼 내부에 개질 영역을 형성하는 공정
공정 3: 점착 테이프가 표면에 첩부되며, 또한 상기 홈 또는 개질 영역이 형성된 반도체 웨이퍼를, 이면 측으로부터 연삭하여, 홈 또는 개질 영역을 기점으로 하여, 복수의 칩으로 개편화시키는 공정
공정 4: 상기 개편화된 칩의 이면을 드라이 폴리시하는 공정
공정 5: 개편화된 반도체 웨이퍼(즉, 복수의 반도체 칩)로부터, 점착 테이프를 박리하는 공정
이하, 상기 반도체 장치의 제조 방법의 각 공정을 상세하게 설명한다.
(공정 1)
공정 1에서는, 본 발명의 점착 테이프를, 점착제층을 개재하여 반도체 웨이퍼 표면에 첩부하고, 반도체 웨이퍼의 외주를 따라 절단한다. 점착 테이프는, 반도체 웨이퍼 및 그 외주로 퍼지는 외주 테이블을 덮도록 첩부된다. 그리고, 점착 테이프는, 반도체 웨이퍼의 외주를 따라, 커터 등에 의해 절단된다. 절단 속도는, 통상 10 ∼ 300㎜／s이다. 절단 시의 커터 날의 온도는 실온이어도 좋고, 또한, 커터 날을 가열하여 절단해도 좋다.
본 공정은, 후술하는 공정 2 전에 행해져도 좋지만, 공정 2 후에 행해도 좋다. 예를 들면, 반도체 웨이퍼에 개질 영역을 형성하는 경우에는, 공정 1을 공정 2 전에 행하는 것이 바람직하다. 한편, 반도체 웨이퍼 표면에, 다이싱 등에 의해 홈을 형성하는 경우에는, 공정 2 후에 공정 1을 행한다. 즉, 후술하는 공정 2에서 형성한 홈을 갖는 웨이퍼의 표면에, 본 공정 1에서 점착 테이프를 첩부하는 것이 된다.
본 제조 방법에서 이용되는 반도체 웨이퍼는 실리콘 웨이퍼여도 좋고, 또한 갈륨비소, 탄화규소, 탄탈럼산리튬, 니오븀산리튬, 질화갈륨, 인듐인 등의 웨이퍼나, 유리 웨이퍼여도 좋다. 반도체 웨이퍼의 연삭 전의 두께는 특별히 한정되지 않지만, 통상은 500 ∼ 1000㎛ 정도이다. 또한, 반도체 웨이퍼는, 통상, 그 표면에 회로가 형성되어 있다. 웨이퍼 표면에의 회로의 형성은, 에칭법, 리프트 오프법 등의 종래 범용되고 있는 방법을 포함하는 다양한 방법에 따라 행할 수 있다.
(공정 2)
공정 2에서는, 반도체 웨이퍼의 표면 측으로부터 홈을 형성하거나, 또는 반도체 웨이퍼의 표면 또는 이면으로부터 반도체 웨이퍼의 내부에 개질 영역을 형성한다.
본 공정에서 형성되는 홈은, 반도체 웨이퍼의 두께보다 얕은 깊이의 홈이다. 홈의 형성은, 종래 공지된 웨이퍼 다이싱 장치 등을 이용하여 다이싱에 의해 행하는 것이 가능하다. 또한, 반도체 웨이퍼는, 후술하는 공정 3에서, 홈을 따라 복수의 반도체 칩으로 개편화된다.
또한, 개질 영역은, 반도체 웨이퍼에 있어서, 취질화(脆質化)된 부분이며, 연삭 공정에서의 연삭에 의해, 반도체 웨이퍼가 얇아지거나, 연삭에 의한 힘이 가해짐으로써 반도체 웨이퍼가 파괴되어 반도체 칩으로 개편화되는 기점이 되는 영역이다. 즉, 공정 2에서 홈 및 개질 영역은, 후술하는 공정 3에서, 반도체 웨이퍼가 분할되어 반도체 칩으로 개편화될 때의 분할선을 따르도록 형성된다.
개질 영역의 형성은, 반도체 웨이퍼의 내부에 초점을 맞춘 레이저의 조사에 의해 행하고, 개질 영역은, 반도체 웨이퍼의 내부에 형성된다. 레이저의 조사는, 반도체 웨이퍼의 표면 측으로부터 행해도, 이면 측으로부터 행해도 좋다. 또, 개질 영역을 형성하는 태양에 있어서, 공정 2를 공정 1 후에 행하며 웨이퍼 표면으로부터 레이저 조사를 행하는 경우, 점착 테이프를 통해 반도체 웨이퍼에 레이저를 조사하는 것이 된다.
점착 테이프가 첩부되며, 또한 홈 또는 개질 영역을 형성한 반도체 웨이퍼는, 척 테이블 상에 놓여지고, 척 테이블에 흡착되어 유지된다. 이때, 반도체 웨이퍼는, 표면 측이 테이블 측에 배치되어 흡착된다.
(공정 3)
공정 1 및 공정 2 후, 척 테이블 상의 반도체 웨이퍼의 이면을 연삭하여, 반도체 웨이퍼를 복수의 반도체 칩으로 개편화한다.
여기에서, 이면 연삭은, 반도체 웨이퍼에 홈이 형성되는 경우에는, 적어도 홈의 저부(底部)에 이르는 위치까지 반도체 웨이퍼를 얇게 하도록 행한다. 이 이면 연삭에 의해, 홈은, 웨이퍼를 관통하는 노치가 되며, 반도체 웨이퍼는 노치에 의해 분할되어, 개개의 반도체 칩으로 개편화된다.
한편, 개질 영역이 형성되는 경우에는, 연삭에 의해 연삭면(웨이퍼 이면)은, 개질 영역에 이르러도 좋지만, 엄밀하게 개질 영역까지 이르지 않아도 좋다. 즉, 개질 영역을 기점으로 하여 반도체 웨이퍼가 파괴되어 반도체 칩으로 개편화되도록, 개질 영역에 근접하는 위치까지 연삭하면 좋다. 예를 들면, 반도체 칩의 실제의 개편화는, 후술하는 픽업 테이프를 첩부하고 나서 픽업 테이프를 연신(延伸)함으로써 행해도 좋다.
개편화된 반도체 칩의 형상은, 방형(方形)이어도 좋고, 직사각형 등의 세장(細長) 형상으로 되어 있어도 좋다. 또한, 개편화된 반도체 칩의 두께는 특별히 한정되지 않지만, 바람직하게는 5 ∼ 100㎛ 정도이지만, 보다 바람직하게는 10 ∼ 45㎛이다. 레이저로 웨이퍼 내부에 개질 영역을 마련하고, 웨이퍼 이면 연삭 시의 응력 등으로 웨이퍼의 개편화를 행하는, LDBG에 의하면, 개편화된 반도체 칩의 두께를 50㎛ 이하, 보다 바람직하게는 10 ∼ 45㎛로 하는 것이 용이해진다. 또한, 개편화된 반도체 칩의 크기는, 특별히 한정되지 않지만, 칩 사이즈가 바람직하게는 600㎟ 미만, 보다 바람직하게는 400㎟ 미만, 더 바람직하게는 300㎟ 미만이다.
(공정 4)
이면 연삭의 종료 후, 칩의 픽업에 앞서, 드라이 폴리시를 행한다. 드라이 폴리시란, 개편화된 칩의 이면을 건식 숫돌에 의해, 경면 마무리하는 공정을 말한다. 이 공정을 거침으로써, 칩 이면의 파쇄층이 감소하고, 항절 강도가 높아진다.
드라이 폴리시 시에는, 마찰열에 의해 칩이 60℃ 정도까지 가열된다. 이 열에 의해 반도체 가공용 점착 테이프의 완충층이 가열되어, 변형되기 쉬워진다. 그러나, 본 발명의 반도체 가공용 점착 테이프의 완충층은, 상기와 같이 60℃에서의 압입 깊이(Z)가 소정 범위로 제어되고 있기 때문에, 완충층의 변형을 억제할 수 있으며, 치핑이 저감된다.
(공정 5)
다음으로, 개편화된 반도체 웨이퍼(즉, 웨이퍼 형상으로 정렬되어 있는 복수의 반도체 칩)로부터, 반도체 가공용 점착 테이프를 박리한다. 본 공정은, 예를 들면, 이하의 방법에 따라 행한다.
우선, 점착 테이프의 점착제층이, 에너지선 경화성 점착제로 형성되는 경우에는, 에너지선을 조사하여 점착제층을 경화한다. 그 다음에, 개편화된 반도체 웨이퍼의 이면 측에, 픽업 테이프를 첩부하고, 픽업이 가능하도록 위치 및 방향 맞춤을 행한다. 이때, 웨이퍼의 외주 측에 배치한 링 프레임도 픽업 테이프에 첩합하고, 픽업 테이프의 외주연부(外周緣部)를 링 프레임에 고정한다. 픽업 테이프에는, 웨이퍼와 링 프레임을 동시에 첩합해도 좋고, 별도의 타이밍에 첩합해도 좋다. 그 다음에, 픽업 테이프 상에 유지된 복수의 반도체 칩으로부터 점착 테이프를 박리한다.
그 후, 픽업 테이프 상에 있는 복수의 반도체 칩을 픽업하고 기판 등 위에 고정화하여, 반도체 장치를 제조한다.
또, 픽업 테이프는, 특별히 한정되지 않지만, 예를 들면, 기재와, 기재의 적어도 한쪽 면에 마련된 점착제층을 구비하는 점착 테이프에 의해 구성된다.
또한, 픽업 테이프 대신에, 접착 테이프를 이용할 수도 있다. 접착 테이프란, 필름상 접착제와 박리 시트와의 적층체, 다이싱 테이프와 필름상 접착제와의 적층체나, 다이싱 테이프와 다이 본딩 테이프 모두의 기능을 갖는 접착제층과 박리 시트로 이루어지는 다이싱·다이 본딩 테이프 등을 들 수 있다. 즉, 본 실시형태에서는, 다이싱·다이 본딩 테이프를 반도체 웨이퍼의 이면에 첩부하는 공정을 포함해도 된다. 또한, 픽업 테이프를 첩부하기 전에, 개편화된 반도체 웨이퍼의 이면 측에 필름상 접착제를 첩합해도 된다. 필름상 접착제를 이용하는 경우, 필름상 접착제는 웨이퍼와 동(同)형상으로 해도 된다.
접착 테이프를 이용하는 경우나 픽업 테이프를 첩부하기 전에 개편화된 반도체 웨이퍼의 이면 측에 필름상 접착제를 첩합하는 경우에는, 접착 테이프나 픽업 테이프 상에 있는 복수의 반도체 칩은, 반도체 칩과 동형상으로 분할된 접착제층과 함께 픽업된다. 그리고, 반도체 칩은 접착제층을 개재하여 기판 등 위에 고정화되고, 반도체 장치가 제조된다. 접착제층의 분할은, 레이저나 익스팬드에 의해 행해진다. 또한, 접착 테이프를 대신하여, 칩 이면에 보호막을 형성하기 위한 보호막 형성용 테이프를 이용해도 된다.
이상, 본 발명에 따른 점착 테이프에 대해서, DBG 또는 LDBG에 의해 반도체 웨이퍼를 개편화하는 방법에 사용하는 예에 대해서 설명했지만, 본 발명에 따른 점착 테이프는, 반도체 웨이퍼를 개편화했을 때에, 커프 폭이 작고, 보다 박화된 칩군이 얻어지는 LDBG에 바람직하게 사용할 수 있다. 또, 본 발명에 따른 점착 테이프는, 통상의 이면 연삭에 사용하는 것도 가능하며, 또한, 유리, 세라믹 등의 가공 시에도 피가공물을 일시적으로 유지하기 위해 사용할 수도 있다. 또한, 각종 재박리 점착 테이프로서도 사용할 수 있다.
실시예
이하, 실시예에 기초하여 본 발명을 더 상세하게 설명하지만, 본 발명은 이들 예에 의해 제한되는 것은 아니다.
측정 방법, 평가 방법은 이하와 같다. 결과는 표 1에 나타낸다.
[압입 깊이(Z)의 측정]
다이나믹 미소 경도계(Shimadzu Corporation 제조, 제품명 「DUH-W201S」), 및 압자로서, 선단 곡률 반경 100㎚, 능간각 115°의 삼각추 형상 압자를 사용하여, 23℃, 50％RH(상대 습도)의 환경 하에서 측정했다. 구체적으로는, 60℃로 가온한 다이나믹 미소 경도계의 유리 플레이트 상에, 제작한 점착 테이프의 완충층 상의 박리 시트를 제거하여, 완충층이 표출되도록 설치하고, 60초간 정치 후, 상기 완충층에 대하여, 상기 삼각추 형상 압자의 선단을 10㎛／분의 속도로 압입하고, 압축 하중이 2mN에 도달했을 때의 압입 깊이(Z)의 측정을 행했다.
[크랙 평가]
직경 12인치, 두께 775㎛의 실리콘 웨이퍼에, 실시예 및 비교예에서 제조한 반도체 가공용 점착 테이프를, 백그라인딩용 테이프 라미네이터(LINTEC Corporation 제조, 장치명 「RAD3510F／12」)를 이용하여 첩부했다. 레이저 소(DISCO CORPORATION 제조, 장치명 「DFL7361」)를 이용하여, 웨이퍼에 격자상(格子狀)의 개질 영역을 형성했다. 또, 격자 사이즈는 10㎜ × 10㎜로 했다.
그 다음에, 이면 연삭 장치(DISCO CORPORATION 제조, 장치명 「DGP8761」)를 이용하여, 두께 30㎛가 될 때까지 연삭(드라이 폴리시를 포함함)을 행하고, 웨이퍼를 복수의 칩으로 개편화했다. 연삭 공정 후에 에너지선(자외선) 조사를 행하고, 반도체 가공용 점착 테이프의 첩부면의 반대면에 다이싱 테이프(LINTEC Corporation 제조, Adwill D-175D)를 첩부 후, 반도체 가공용 점착 테이프를 박리했다. 그 후, 개편화된 칩을 디지털 현미경으로 관찰하여, 크랙이 발생한 칩을 세어, 크랙의 사이즈마다 이하의 기준으로 분류했다. 또, 크랙의 사이즈(㎛)는, 칩의 종 방향을 따른 크랙의 길이(㎛)와, 칩의 횡 방향을 따른 크랙의 길이(㎛)를 대비하여, 그 수치가 큰 쪽으로 했다.
(기준)
대 크랙: 크랙의 사이즈가 20㎛ 초과
중 크랙: 크랙의 사이즈가 10㎛ 이상 20㎛ 이하
소 크랙: 크랙의 사이즈가 10㎛ 미만
또한, 이하의 식에 기초하여, 크랙 발생률(％)을 산출했다. 크랙 발생률이 2.0％ 이하이며, 대 크랙의 개수가 0개, 중 크랙의 개수가 10개 이하, 소 크랙의 개수가 20개 이하인 경우를 「A」, 그 이외의 경우를 「F」라고 평가했다.
크랙 발생률(％) ＝ 크랙이 발생한 칩 수／전체 칩 수 × 100
이하의 실시예 및 비교예의 질량부는 모두 고형분 환산이다.
<실시예 1>
(1) 기재
기재로서, 양면 코팅층 부착 PET 필름(TOYOBO CO., LTD. 제조, 제품명 [코스모샤인 A4300], 두께: 50㎛, 23℃에서의 영률: 2550㎫)을 준비했다.
(2) 점착제층
(점착제 조성물의 조제)
N-부틸아크릴레이트(BA), 메틸메타크릴레이트(MMA) 및 2-히드록시에틸아크릴레이트(2HEA) 유래의 구성 단위를 갖는 아크릴계 공중합체(BA／MMA／2EHA ＝ 52／20／28(질량％), 중량 평균 분자량 약 50만)를 100질량부, 다관능 우레탄아크릴레이트계 자외선 경화형 수지를 6질량부, 디이소시아네이트계 경화제를 1질량부, 및 광중합개시제로서, 비스(2,4,6-트리메틸벤조일)페닐포스핀옥사이드를 1질량부 배합하여, 메틸에틸케톤으로 희석하고, 고형분 농도 32질량％의 점착제의 용액을 조제했다. 그리고, 박리 시트(LINTEC Corporation 제조, 상품명 「SP-PET381031」, 실리콘 박리 처리를 행한 폴리에틸렌테레프탈레이트(PET) 필름, 두께: 38㎛)의 박리 처리된 면 상에, 상기의 점착제 조성물의 용액을 도포하고, 건조시켜, 두께 20㎛의 점착제층을 갖는, 점착제층 부착 박리 시트를 제작했다.
(3) 완충층
(완충층 형성용 조성물의 조제)
에너지선 중합성 화합물로서, SARTOMER사로부터 구입한 우레탄아크릴레이트계 올리고머(CN8888), 이소보르닐아크릴레이트(IBXA), 환상 트리메틸올프로판포르말아크릴레이트, 네오펜틸글리콜디아크릴레이트, 폴리에틸렌글리콜(600)디아크릴레이트를, 표 1에 기재된 배합량으로 배합하고, 또한 광중합개시제로서, 2-히드록시-2-메틸-1-페닐-프로판-1-온(BASF Corporation 제조, 제품명 「Omnirad 1173」)을 2.0질량부 배합하여, 완충층 형성용 조성물을 조제했다.
박리 시트(LINTEC Corporation 제조, 상품명 「SP-PET381031」실리콘 박리 처리를 행한 폴리에틸렌테레프탈레이트(PET) 필름, 두께: 38㎛)의 박리 처리된 면 상에, 상기의 완충층 형성용 조성물을 도포하여 도포막을 형성했다. 그리고, 상기 도포막에 대하여, 자외선을 조사하여, 상기 도포막을 반경화시켜, 두께 28㎛의 완충층의 반경화막을 형성했다.
또, 상기의 자외선 조사는, 벨트 컨베이어식 자외선 조사 장치(제품명 「ECS-401GX」 EYE GRAPHICS CO., LTD. 제조) 및 고압 수은 램프(제품명 「H04-L41」 EYE GRAPHICS CO., LTD. 제조)를 사용하여, 램프 높이 260㎜, 출력 80W／㎝, 조도 70mW／㎠, 조사량 30mW／㎠의 조사 조건하에서 행했다. 그리고, 형성한 반경화막의 표면과, 기재의 제1 코팅층을 첩합하고, 반경화막 상의 박리 시트 측으로부터 다시 자외선을 조사하여, 상기 반경화막을 완전히 경화시켜, 두께 28㎛의 완충층을 형성했다.
(4) 점착 테이프의 제작
그 다음에, 상기 양면 코팅층 부착 PET 필름의 제2 코팅층 상에, 상기 점착제층 부착 박리 시트의 점착제층을 첩합하여 반도체 가공용 점착 테이프를 제작했다. 반도체 가공용 점착 테이프를 이용하여 완충층의 압입 깊이(Z)를 측정하고, 크랙 평가를 행했다. 결과를 표 1에 나타낸다.
<실시예 2 ∼ 4, 비교예 1, 2>
완충층 형성용 조성물의 조성을 표 1과 같이 변경한 것 외에는, 실시예 1과 마찬가지로 하여 반도체 가공용 점착 테이프를 제작했다. 결과를 표 1에 나타낸다.
[표 1]
Figure pct00001
이상의 결과로부터, 본 발명에 따른 반도체 가공용 점착 테이프에 의하면, 본 발명에 따른 반도체 가공용 점착 테이프에서는, 60℃에서의 완충층의 변형이 억제되기 때문에, 드라이 폴리시 시의 칩의 위치 어긋남이 저감되어, 치핑의 발생을 억제할 수 있다.
10: 점착 테이프
11: 기재
12: 점착제층
13: 완충층

Claims (6)

  1. 기재와, 상기 기재의 한쪽 면 측에 마련된 완충층과, 상기 기재의 다른쪽 면 측에 마련된 점착제층을 갖는 점착 테이프로서,
    60℃로 가열된 완충층에, 선단 곡률 반경 100㎚ 및 능간각 115°의 삼각추 형상 압자의 선단을 10㎛／분의 속도로, 상기 완충층에 압입했을 때의 압축 하중이 2mN에 도달하는데 필요한 압입 깊이(Z)는 3.0㎛ 이하인, 반도체 가공용 점착 테이프.
  2. 제1항에 있어서,
    상기 기재의 23℃에서의 영률은 1000㎫ 이상인, 반도체 가공용 점착 테이프.
  3. 제1항 또는 제2항에 있어서,
    상기 완충층은, 에너지선 중합성 화합물을 포함하는 완충층 형성용 조성물의 경화물인, 반도체 가공용 점착 테이프.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    반도체 웨이퍼 표면에 홈이 형성되거나, 또는 반도체 웨이퍼에 개질 영역이 형성된 반도체 웨이퍼의 이면을 연삭하여, 그 연삭에 의해 반도체 웨이퍼를 반도체 칩으로 개편화하는 공정에서, 반도체 웨이퍼의 표면에 첩부되어 사용되는, 반도체 가공용 점착 테이프.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 반도체 가공용 점착 테이프를 반도체 웨이퍼의 표면에 첩부하고, 상기 점착 테이프를 상기 반도체 웨이퍼의 외주를 따라 절단하는 공정과,
    상기 반도체 웨이퍼의 표면 측으로부터 홈을 형성하거나, 또는 상기 반도체 웨이퍼의 표면 혹은 이면으로부터 반도체 웨이퍼 내부에 개질 영역을 형성하는 공정과,
    상기 점착 테이프가 표면에 첩부되며, 또한 상기 홈 또는 상기 개질 영역이 형성된 반도체 웨이퍼를, 이면 측으로부터 연삭하여, 상기 홈 또는 상기 개질 영역을 기점으로 하여 복수의 칩으로 개편화시키는 공정과,
    상기 개편화된 칩의 이면을 드라이 폴리시하는 공정과.
    상기 복수의 칩으로부터 상기 점착 테이프를 박리하는 공정을 구비하는, 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    다이싱·다이 본딩 테이프를 반도체 칩의 이면에 첩부하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
KR1020237026843A 2021-03-30 2022-01-11 반도체 가공용 점착 테이프 및 반도체 장치의 제조방법 KR20230163358A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-057967 2021-03-30
JP2021057967 2021-03-30
PCT/JP2022/000567 WO2022209118A1 (ja) 2021-03-30 2022-01-11 半導体加工用粘着テープおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20230163358A true KR20230163358A (ko) 2023-11-30

Family

ID=83455981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237026843A KR20230163358A (ko) 2021-03-30 2022-01-11 반도체 가공용 점착 테이프 및 반도체 장치의 제조방법

Country Status (5)

Country Link
JP (1) JPWO2022209118A1 (ko)
KR (1) KR20230163358A (ko)
CN (1) CN117099185A (ko)
TW (1) TW202237779A (ko)
WO (1) WO2022209118A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015183008A (ja) 2014-03-20 2015-10-22 リンテック株式会社 粘着シート

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6375081B2 (ja) * 2016-03-03 2018-08-15 リンテック株式会社 半導体加工用粘着テープ、及び半導体装置の製造方法
JP6386696B1 (ja) * 2016-10-03 2018-09-05 リンテック株式会社 半導体加工用粘着テープおよび半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015183008A (ja) 2014-03-20 2015-10-22 リンテック株式会社 粘着シート

Also Published As

Publication number Publication date
TW202237779A (zh) 2022-10-01
WO2022209118A1 (ja) 2022-10-06
JPWO2022209118A1 (ko) 2022-10-06
CN117099185A (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
KR102357444B1 (ko) 점착 시트
TWI754674B (zh) 半導體加工用黏著膠帶以及半導體裝置之製造方法
KR102603367B1 (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조 방법
KR102632032B1 (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조 방법
KR20220025261A (ko) 반도체 가공용 점착 테이프, 및 반도체 장치의 제조 방법
JPWO2019181730A1 (ja) 粘着テープおよび半導体装置の製造方法
JP7381448B2 (ja) 粘着テープおよび半導体装置の製造方法
TWI744468B (zh) 半導體加工用黏著帶以及半導體裝置的製造方法
JP7069116B2 (ja) バックグラインドテープ用基材
KR20230163358A (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조방법
KR20230161424A (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조방법
KR20230159373A (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조방법
KR20230159372A (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조방법
KR20230160228A (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조방법
KR20230134093A (ko) 워크 가공용 보호 시트 및 워크 개편화물의 제조 방법
KR20230122979A (ko) 워크 가공용 보호 시트 및 워크 개편화물의 제조 방법
TW202403853A (zh) 半導體加工用黏著膠帶
JPWO2020003919A1 (ja) 半導体加工用粘着テープおよび半導体装置の製造方法