KR20230159664A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20230159664A
KR20230159664A KR1020220057983A KR20220057983A KR20230159664A KR 20230159664 A KR20230159664 A KR 20230159664A KR 1020220057983 A KR1020220057983 A KR 1020220057983A KR 20220057983 A KR20220057983 A KR 20220057983A KR 20230159664 A KR20230159664 A KR 20230159664A
Authority
KR
South Korea
Prior art keywords
area
display
disposed
pixel circuit
display panel
Prior art date
Application number
KR1020220057983A
Other languages
English (en)
Inventor
최종현
오민정
이기준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220057983A priority Critical patent/KR20230159664A/ko
Priority to US18/073,239 priority patent/US20230371308A1/en
Priority to CN202310522217.8A priority patent/CN117062498A/zh
Publication of KR20230159664A publication Critical patent/KR20230159664A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1615—Constructional details or arrangements for portable computers with several enclosures having relative motions, each enclosure supporting at least one I/O or computing function
    • G06F1/1616—Constructional details or arrangements for portable computers with several enclosures having relative motions, each enclosure supporting at least one I/O or computing function with folding flat displays, e.g. laptop computers or notebooks having a clamshell configuration, with body parts pivoting to an open position around an axis parallel to the plane they define in closed position
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1641—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being formed by a plurality of foldable display components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 표시패널의 일면에 배치되고, 상기 표시패널의 폴딩영역에 대응하는 제1영역을 포함하는 지지층을 포함하고, 상기 지지층의 제1영역은 복수의 슬릿들을 포함하고, 상기 표시패널의 폴딩영역은 상기 지지층의 슬릿에 대응하는 슬릿 대응영역 및 상기 지지층의 살대에 대응하는 살대 대응영역을 포함하고, 상기 표시패널은, 상기 살대 대응영역에 배치된 제1표시요소; 상기 살대 대응영역에 배치되고, 상기 제1표시요소에 연결된 제1화소회로; 상기 슬릿 대응영역에 배치된 제2표시요소; 및 상기 살대 대응영역에 배치되고, 상기 제2표시요소에 연결된 제2화소회로;를 포함하는 표시장치를 개시한다.

Description

표시장치{Display apparatus}
본 발명은 표시패널 및 표시장치에 관한 것이다.
근래에 표시장치는 그 용도가 다양해지고 있다. 또한, 표시장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시장치가 다양하게 활용됨에 따라 표시장치의 형태를 설계하는데 다양한 방법이 있을 수 있다. 또한, 표시장치 중 표시영역이 차지하는 면적이 확대되면서, 표시장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다.
본 발명의 실시예들은 외부 충격에 강건하면서도 유연할 수 있는 고해상도 표시장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 표시장치는, 폴딩영역 및 비폴딩영역이 정의된 표시패널; 및 상기 표시패널의 일면에 배치되고, 상기 표시패널의 폴딩영역에 대응하는 제1영역 및 상기 표시패널의 비폴딩영역에 대응하는 제2영역을 포함하는 지지층;을 포함하고, 상기 지지층의 제1영역은 복수의 슬릿들을 포함하고, 상기 표시패널의 폴딩영역은 상기 지지층의 슬릿에 대응하는 슬릿 대응영역 및 상기 지지층의 살대에 대응하는 살대 대응영역을 포함하고, 상기 표시패널은, 상기 슬릿 대응영역에 배치된 제1표시요소; 상기 살대 대응영역에 배치되고, 상기 제1표시요소에 연결된 제1화소회로; 상기 슬릿 대응영역에 배치된 제2표시요소; 및 상기 살대 대응영역에 배치되고, 상기 제2표시요소에 연결된 제2화소회로;를 포함한다.
일 실시예에서, 상기 지지층의 슬릿은 상기 폴딩영역의 폴딩축과 평행한 제1방향을 따르는 길이를 가질 수 있다.
일 실시예에서, 상기 표시패널의 살대 대응영역은 상기 지지층의 상기 제1방향에 수직인 제2방향으로의 살대의 폭에 대응하는 크기를 가질 수 있다.
일 실시예에서, 상기 표시패널이 상기 제2표시요소와 상기 제2화소회로를 연결하는 제1연결선;을 더 포함할 수 있다.
일 실시예에서, 상기 제1연결선은 상기 제2화소회로가 포함하는 박막트랜지스터의 소스전극 또는 드레인전극과 동일층에 배치될 수 있다.
일 실시예에서, 상기 제1연결선은 상기 제2화소회로가 포함하는 박막트랜지스터의 소스전극 또는 드레인전극과 상기 제2표시요소 사이의 층에 배치될 수 있다.
일 실시예에서, 상기 표시패널이 상기 제1화소회로 및 상기 제2화소회로를 각각 둘러싸는 그루브를 갖는 무기절연층;을 더 포함할 수 있다.
일 실시예에서, 상기 표시패널은 상기 그루브를 덮으며 상기 무기절연층 상부에 배치된 유기절연층;을 더 포함할 수 있다.
일 실시예에서, 상기 무기절연층은 상기 그루브가 둘러싸는 복수의 무기절연패턴들을 포함하고, 상기 유기절연층은 상기 무기절연패턴들 사이에 배치될 수 있다.
일 실시예에서, 상기 표시패널은, 상기 비폴딩영역에 배치된 제3표시요소; 및 상기 비폴딩역에 배치되고, 상기 제3표시요소에 연결된 제3화소회로;를 더 포함할 수 있다.
일 실시예에서, 상기 표시패널 하부에 배치된 컴포넌트;를 더 포함하고, 상기 표시패널은 상기 비폴딩영역 내에 상기 컴포넌트에 중첩하는 컴포넌트영역과 상기 컴포넌트영역과 상기 비폴딩영역 사이의 중간영역이 정의될 수 있다.
상기 컴포넌트는 카메라, 쵤상소자, 태양전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서를 포함하는 적어도 하나의 센서, 및 음향수신장치 중의 하나일 수 있다.
일 실시예에서, 상기 표시패널은, 상기 컴포넌트영역에 배치된 제4표시요소; 상기 중간영역에 배치되고, 상기 제4표시요소에 연결된 제4화소회로; 상기 중간영역에 배치된 제5표시요소; 및 상기 중간영역에 배치되고, 상기 제5표시요소에 연결된 제5화소회로;를 더 포함할 수 있다.
일 실시예에서, 상기 컴포넌트영역은 상기 제4표시요소를 둘러싸는 투과영역을 포함하는 포함할 수 있다.
일 실시예에서, 상기 표시패널은 상기 제4표시요소와 상기 제4화소회로를 연결하는 제2연결선;을 더 포함할 수 있다.
일 실시예에서, 상기 제2연결선은 상기 제1연결선과 동일층에 배치되고, 상기 제1연결선과 동일 물질을 포함할 수 있다.
일 실시예에 따른 표시장치는, 폴딩영역 및 비폴딩영역이 정의된 표시패널; 및 상기 표시패널의 일면에 배치되고, 상기 표시패널의 폴딩영역에 대응하는 제1영역 및 상기 표시패널의 비폴딩영역에 대응하는 제2영역을 포함하는 지지층;을 포함하고, 상기 지지층의 제1영역은 복수의 슬릿들을 포함하고, 상기 표시패널의 폴딩영역은 상기 지지층의 슬릿에 대응하는 슬릿 대응영역 및 상기 지지층의 살대에 대응하는 살대 대응영역을 포함하고, 상기 표시패널은, 상기 슬릿 대응영역에 배치된 제1표시요소; 상기 살대 대응영역에 배치되고, 상기 제1표시요소에 연결된 제1화소회로; 상기 제1화소회로를 둘러싸는 그루브를 갖는 무기절연층; 및 상기 그루브를 덮으며 상기 무기절연층 상부에 배치된 유기절연층;을 포함한다.
일 실시예에서, 상기 표시패널은 상기 제1표시요소와 상기 제1화소회로를 연결하는 제1연결선;을 더 포함하고, 상기 제1연결선은 상기 제1화소회로가 포함하는 박막트랜지스터의 소스전극 또는 드레인전극 동일층에 배치될 수 있다.
일 실시예에서, 상기 표시패널은 상기 제1표시요소와 상기 제1화소회로를 연결하는 제1연결선;을 더 포함하고, 상기 제1연결선은 상기 제1화소회로가 포함하는 박막트랜지스터의 소스전극 또는 드레인전극과 상기 제1표시요소 사이의 층에 배치될 수 있다.
일 실시예에서, 상기 표시패널 하부에 배치된 컴포넌트;를 더 포함하고, 상기 표시패널은 상기 비폴딩영역 내에 상기 컴포넌트에 중첩하는 컴포넌트영역과 상기 컴포넌트영역과 상기 비폴딩영역 사이의 중간영역이 정의되고, 상기 표시패널은, 상기 컴포넌트영역에 배치된 제2표시요소; 상기 중간영역에 배치되고, 상기 제2표시요소에 연결된 제2화소회로;를 더 포함할 수 있다.
일 실시예에서, 상기 표시패널은, 상기 제1표시요소와 상기 제1화소회로를 연결하는 제1연결선; 및 상기 제2표시요소와 상기 제2화소회로를 연결하는 제2연결선;을 더 포함하고, 상기 제2연결선은 상기 제1연결선과 동일층에 배치되고, 상기 제1연결선과 동일 물질을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 외부 충격에 대해서 강건하면서도 유연한 고해상도 표시장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 일 실시예에 따른 표시장치를 개략적으로 보여주는 사시도이다.
도 2는 일 실시예에 따른 표시장치를 접은 형태를 개략적으로 보여주는 사시도이다.
도 3은 일 실시예에 따른 도 1의 표시장치의 구조를 개략적으로 나타낸 도면이다.
도 4a, 도 4b 및 도 5는 도 3의 지지층의 일부를 확대한 도면들이다.
도 6은 일 실시예에 따른 표시장치의 일부를 개략적으로 나타낸 단면도이다.
도 7은 일 실시예에 따른 표시장치의 일부를 개략적으로 도시한 단면도이다.
도 8a 및 도 8b는 각각 표시패널에 배치된 어느 한 화소회로를 개략적으로 나타낸 등가 회로도이다.
도 9는 일 실시예에 따른 표시영역에 배치된 복수의 화소들의 발광영역들의 개략적인 배치를 나타내는 도면이다.
도 10은 일 실시예에 따른 제1표시영역과 제2표시영역에서 화소회로와 표시요소의 연결을 나타낸 도면이다.
도 11은 일 실시예에 따른 표시패널의 화소영역들을 개략적으로 나타낸 도면이다.
도 12는 일 실시예에 따른 도 11의 III-III'를 따라 절취한 표시패널의 일부를 개략적으로 나타낸 단면도이다.
도 13은 일 실시예에 따른 표시패널의 제1화소 및 제2화소를 개략적으로 나타낸 단면도이다.
도 14는 일 실시예에 따른 제1표시요소의 화소전극과 제2표시요소의 화소전극을 개략적으로 나타낸 도면이다.
도 15는 다른 실시예에 따른 도 11의 III-III'를 따라 절취한 표시패널의 일부를 개략적으로 나타낸 단면도이다.
도 16은 다른 실시예에 따른 표시패널의 제1화소 및 제2화소를 개략적으로 나타낸 단면도이다.
도 17은 일 실시예에 따른 표시패널의 화소영역들을 개략적으로 나타낸 도면이다.
도 18는 일 실시예에 따른 도 17의 IV-IV'를 따라 절취한 표시패널의 일부를 개략적으로 나타낸 단면도이다.
도 19는 일 실시예에 따른 표시패널의 제1화소 및 제2화소를 개략적으로 나타낸 단면도이다.
도 20은 일 실시예에 따른 표시패널을 개략적으로 나타낸 도면이다.
도 21은 도 20의 제3표시영역 및 그 주변을 개략적으로 나타낸 도면이다.
도 22는 일 실시예에 따른 도 20의 표시장치의 일부를 개략적으로 도시한 단면도이다.
도 23 내지 도 26은 일 실시예에 따른 표시패널의 일부를 개략적으로 나타낸 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 일 실시예에 따른 표시장치를 개략적으로 보여주는 사시도이다. 도 2는 일 실시예에 따른 표시장치를 접은 형태를 개략적으로 보여주는 사시도이다. 도 1은 표시장치(1)가 펼쳐진(unfold) 상태를 나타낸 사시도이고, 도 2는 표시장치(1)가 접힌(fold) 상태를 나타낸 사시도이다.
표시장치(1)는 동영상이나 정지 영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기 뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 표시장치(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 표시장치(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다.
표시장치(1)는 도 1에 도시된 바와 같이, 전체적으로 평탄하게 펼쳐질 수 있다. 표시장치(1)는 도 2에 도시된 바와 같이, 접히거나 휘어질 수 있다.
일 실시예에서, 표시장치(1)는 표시면이 마주하도록 접힐 수 있다. 다른 실시예에서, 표시장치(1)는 표시면이 외부를 향하도록 접힐 수 있다. 여기서, "표시면"은 영상이 표시되는 면으로, 표시면은 표시영역(DA)과 주변영역(PA)을 포함하고, 표시영역(DA)을 통해 영상이 사용자에게 제공될 수 있다. 여기서, "접힌다"는 용어는 형태가 고정된 것이 아니라 원래의 형태로부터 다른 형태로 변형될 수 있다는 것으로서, 하나 이상의 특정선, 즉 폴딩축을 따라 접히거나(folded), 휘거나(curved), 두루마리 식으로 말리는(rolled) 것을 포함할 수 있다.
도 1 및 도 2를 참조하면, 표시장치(1)는 표시영역(DA)과 표시영역(DA) 외측에 위치하는 주변영역(PA)을 가질 수 있다. 표시영역(DA)은 복수의 화소(P)들이 배치되어 영상을 표시하는 영역일 수 있다. 주변영역(PA)은 표시영역(DA)을 둘러싸고, 화소(P)들이 배치되지 않는 비표시영역일 수 있다.
표시영역(DA)은 제1표시영역(DA1) 및 제2표시영역(DA2)을 포함할 수 있다. 제1표시영역(DA1)은 가요성을 가지며 접힐 수 있는 폴딩영역(folding area)일 수 있고, 폴딩영역은 하나 이상일 수 있다. 제2표시영역(DA2)은 접히지 않는 비폴딩영역일 수 있다. 여기서, 본 발명의 일 실시예에서는 접히지 않는 영역을 비폴딩영역이라고 지칭하였으나, 이는 설명의 편의를 위한 것으로서, "비폴딩"이라는 표현은 가요성이 없어 단단한 경우뿐만 아니라, 가요성이 있기는 하나 폴딩영역보다 작은 가요성을 가지는 경우, 및 가요성을 가지되 접히지 않는 경우를 포함할 수 있다. 표시장치(10)는 제1표시영역(DA1) 및 제2표시영역(DA2)에 영상을 표시할 수 있다.
제1표시영역(DA1)은 제1폴딩영역(FA1) 및 제2폴딩영역(FA2)을 포함할 수 있다. 제1폴딩영역(FA1)은 제1폴딩축(FAX1)을 기준으로 접힐 수 있고, 제2폴딩영역(FA2)은 제2폴딩축(FAX2)을 기준으로 접힐 수 있다. 일 실시예에서, 제1폴딩영역(FA1) 및 제2폴딩영역(FA2)은 비슷한 면적을 가질 수도 있다. 다른 실시예에서, 제1폴딩영역(FA1) 및 제2폴딩영역(FA2)은 서로 다른 면적을 가질 수 있다.
제2표시영역(DA2)은 제1비폴딩영역(NFA1), 제2비폴딩영역(NFA2) 및 제3비폴딩영역(NFA3)을 포함할 수 있다. 제1비폴딩영역(NFA1)과 제2비폴딩영역(NFA2) 사이에 제1폴딩영역(FA1)이 개재되고, 제2비폴딩영역(NFA2)과 제3비폴딩영역(NFA3) 사이에 제2폴딩영역(FA2)이 개재될 수 있다.
주변영역(PA)에는 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착될 수 있고, 표시요소를 구동시키기 위한 전원을 공급하는 전압선 등이 위치할 수 있다. 예를 들어, 주변영역(PA)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버, 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버, 스캔 드라이버와 데이터 드라이버로 입력되는 신호의 공급선(클락신호선, 캐리신호선, 구동전압선 등), 및 메인 전원선 등이 배치될 수 있다.
도 3은 일 실시예에 따른 도 1의 표시장치의 구조를 개략적으로 나타낸 도면이다. 도 4a, 도 4b 및 도 5는 도 3의 지지층의 일부를 확대한 도면들이다. 도 6은 일 실시예에 따른 표시장치의 일부를 개략적으로 나타낸 단면도이다. 도 4a는 도 3의 지지층의 B부분을 확대한 도면이다. 도 4b는 도 4a의 지지층에서 V-V'를 따라 절취한 단면의 일부이다. 도 6은 도 1의 표시장치에서 I-I'를 따라 절취한 단면의 일부이다.
도 3을 참조하면, 표시장치(1)는 표시패널(10), 지지층(50) 및 하부 커버(90)를 포함할 수 있다.
표시패널(10)은 표시영역(DA) 및 주변영역(PA)을 포함할 수 있다. 표시영역(DA)은 제1표시영역(DA1) 및 제2표시영역(DA2)을 포함할 수 있다. 표시패널(10)에 적어도 하나의 폴딩영역 및 적어도 하나의 비폴딩영역이 정의될 수 있다. 적어도 하나의 폴딩영역은 제1표시영역(DA1)에 대응하고, 적어도 하나의 비폴딩영역은 제2표시영역(DA2)에 대응할 수 있다.
제1표시영역(DA1)은 제1폴딩영역(FA1) 및 제2폴딩영역(FA2)을 포함할 수 있다. 제2표시영역(DA2)은 제1비폴딩영역(NFA1), 제2비폴딩영역(NFA2) 및 제3비폴딩영역(NFA3)을 포함할 수 있다. 제1표시영역(DA1) 및 제2표시영역(DA2)은 주변영역(PA)으로 둘러싸일 수 있다.
도 6에 도시된 바와 같이, 지지층(50)은 표시패널(10)의 하부에 배치되어 표시패널(10)을 지지하는 역할을 할 수 있다. 지지층(50)은 복수의 제1영역(50A)들 및 복수의 제2영역(50B)들을 포함할 수 있다. 제1영역(50A)들 및 제2영역(50B)들은 일체로 형성될 수 있다. 제1영역(50A)들 각각은 표시패널(10)의 제1폴딩영역(FA1) 및 제2폴딩영역(FA2)에 각각 대응(중첩)할 수 있다. 제2영역(50B)들 각각은 표시패널(10)의 제1비폴딩영역(NFA1), 제2비폴딩영역(NFA2) 및 제3비폴딩영역(NFA3)에 각각 대응(중첩)할 수 있다. 제2영역(50B)들 사이에 제1영역(50A)이 위치할 수 있다.
지지층(50)은 표시장치(1)의 폴딩 여부 및 폴딩 형태에 따라 다양한 구조를 가질 수 있다. 예를 들면, 표시장치(1)가 폴딩되지 않는 경우 지지층(50)은 형상이 가변하지 않고, 평평한 상면을 갖는 형태일 수 있다. 표시장치(1)의 폴딩 시 지지층(50)은 표시패널(10)과 함께 접힐 수 있다. 제1영역(50A)들 각각은 제1폴딩축(FAX1) 및 제2폴딩축(FAX2)을 기준으로 접힐 수 있다.
제1영역(50A)들 각각은 복수의 슬릿(50S)들을 포함하여 일정 패턴을 가질 수 있다. 복수의 슬릿(50S)들은 y 방향(길이 방향, 제1방향) 및 y 방향과 수직한 x 방향(폭 방향, 제2방향)을 따라 배치될 수 있다. 복수의 슬릿(50S)들은 폴딩영역의 폴딩축과 평행한 y 방향을 따르는 길이(l)를 가질 수 있다. 예를 들어, 복수의 슬릿(50S)들은 y 방향을 따라 장공의 타원형 형상일 수 있다.
일 실시예에서, 도 4a 및 도 4b에 도시된 바와 같이, 제1영역(50A)들 각각은 동일한 길이의 복수의 슬릿(50S)들이 y 방향 및 x 방향을 따라 이격 배치된 격자 패턴을 가질 수 있다. 격자 패턴의 살대(격자선)(50P)의 폭(lw)은 슬릿(50S)들 간의 x 방향의 제1간격(d1) 및 y 방향의 제2간격(d2)에 의해 결정될 수 있다. 복수의 슬릿(50S)들은 y 방향 및/또는 x 방향을 따라 규칙적이거나, 불규칙한 간격으로 배치될 수 있다. 복수의 슬릿(50S)들은 서로 동일한 형상 또는 서로 다른 형상을 가질 수도 있다. 슬릿(50S)의 길이(l) 및 폭(sw), 슬릿(50S)들 간의 제1간격(d1) 및 제2간격(d2) 중 적어도 하나에 의해 제1영역(50A)의 가요성 정도가 결정될 수 있다. 다른 실시예에서, 도 5에 도시된 바와 같이, 제1영역(50A)들 각각은 동일한 길이의 복수의 슬릿(50S)들이 x 방향을 따라 병렬적으로 이격 배치된 슬릿 패턴을 가질 수 있다. 슬릿 패턴의 살대(50P)와 슬릿(50S)은 x 방향으로 교대할 수 있다.
지지층(50)은 글라스, 플라스틱, 및 금속 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 지지층(50)은 폴리우레탄을 포함하거나, 탄소섬유강화플라스틱(Carbon, Fiber Reinforced Plastic)을 포함할 수 있다. 일 실시예에서, 지지층(50)은 스테인리스 스틸, 인바(invar), 니켈(Ni), 코발트(Co), 니켈 합금, 니켈-코발트 합금 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 지지층(50)은 오스테나이트계 스테인리스강(austenitic Stainless Steels)을 포함할 수 있다.
도 6에 도시된 바와 같이, 지지층(50)의 하부에 쿠션층(70)이 배치될 수 있다. 쿠션층(70)은 외부로부터의 충격으로 쿠션층(70) 상에 배치된 지지층(50) 및 표시패널(10)이 손상되는 것을 방지 또는 최소화할 수 있다. 일 실시예에서, 쿠션층(70)은 폴딩축을 기준으로 개구(70OP)를 구비할 수 있다.
하부 커버(90)는 표시장치(1)의 하면 외관을 형성할 수 있다. 하부 커버(90)는 플라스틱, 금속, 또는 플라스틱과 금속을 모두 포함할 수 있다. 하부 커버(90)는 표시패널(10)의 폴딩영역인 제1표시영역(DA1)들과 지지층(50)의 제1영역(50A)들에 중첩하는 힌지영역(90A)들 및 그 외의 평면부(90B)들을 포함할 수 있다. 평면부(90B)는 표시패널(10)의 비폴딩영역인 제2표시영역(DA2)들과 지지층(50)의 제2영역(50B)들에 중첩할 수 있다. 하부 커버(90)의 힌지영역(90A)들 각각은 제1폴딩축(FAX1) 및 제2폴딩축(FAX2)을 기준으로 접힐 수 있다.
도 7은 일 실시예에 따른 표시장치의 일부를 개략적으로 도시한 단면도이다.
도 7을 참조하면, 표시장치(1)는 표시패널(10) 및 표시패널(10)과 중첩 배치된 지지층(50)을 포함할 수 있다. 표시패널(10) 상부에는 표시패널(10)을 보호하는 커버 윈도우(미도시)가 더 배치될 수 있다.
표시패널(10)은 기판(100), 기판(100) 상의 표시층(DISL), 터치센서층(TSL) 및 광학기능층(OFL)을 포함할 수 있다. 표시패널(10)은 제1표시영역(DA1) 및 제2표시영역(DA2)을 포함할 수 있다. 제1표시영역(DA1)은 폴딩영역일 수 있고, 폴딩영역은 하나 이상일 수 있다. 제2표시영역(DA2)은 접히지 않는 비폴딩영역일 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
표시층(DISL)은 회로층(PCL), 회로층(PCL) 상에 배치된 표시요소들 및 박막봉지층(TFEL) 또는 밀봉기판(미도시)과 같은 봉지층을 포함할 수 있다. 기판(100)과 표시층(DISL) 사이 및 표시층(DISL) 내에는 절연층(IL, IL')이 배치될 수 있다. 일 실시예에서, 표시요소는 유기 발광층을 포함하는 유기발광다이오드(organic light emitting diode)일 수 있다. 또는, 표시요소는 발광 다이오드(LED)일 수 있다. 발광 다이오드(LED)의 크기는 마이크로(micro) 스케일 또는 나노(nano) 스케일일 수 있다. 예를 들어, 발광 다이오드는 마이크로(micro) 발광 다이오드일 수 있다. 또는, 발광 다이오드는 나노로드(nanorod) 발광 다이오드일 수 있다. 나노로드 발광 다이오드는 갈륨나이트라이드(GaN)를 포함할 수 있다. 일 실시예에서, 나노로드 발광 다이오드 상에 색변환층을 배치할 수 있다. 상기 색변환층은 양자점을 포함할 수 있다. 또는, 표시요소는 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot Light Emitting Diode)일 수 있다. 또는, 표시요소는 무기 반도체를 포함하는 무기 발광 다이오드일 수 있다.
표시패널(10)의 제1표시영역(DA1)은 지지층(50)의 제1영역(50A)에 대응하고, 표시패널(10)의 제2표시영역(DA2)은 지지층(50)의 제2영역(50B)에 대응할 수 있다.
제1표시영역(DA1)에는 제1화소(P1) 및 제2화소(P2)가 배치될 수 있다. 제1화소(P1)는 제1영역(50A)의 살대(50P)에 대응(중첩)하게 배치된 제1화소회로(PC1) 및 이와 연결된 제1표시요소(DE1)를 포함할 수 있다. 제1화소회로(PC1)는 적어도 하나의 박막트랜지스터를 포함하고, 제1표시요소(DE1)의 발광을 제어할 수 있다. 제2화소(P2)는 제1영역(50A)의 살대(50P)에 대응(중첩)하게 배치된 제2화소회로(PC2) 및 이와 연결되고 슬릿(50S)에 대응(중첩)하게 배치된 제2표시요소(DE2)를 포함할 수 있다. 즉, 제1표시영역(DA1)의 슬릿(50S)에 대응하는 영역에는 제2화소회로(PC2)가 배치되지 않을 수 있다. 제2화소회로(PC2)는 적어도 하나의 박막트랜지스터를 포함하고, 제2표시요소(DE2)의 발광을 제어할 수 있다. 제2화소회로(PC2)는 연결선(CWL)에 의해 제2표시요소(DE2)와 연결될 수 있다. 연결선(CWL)은 제1영역(50A)의 살대(50P) 및 슬릿(50S)에 중첩할 수 있다.
표시패널(10)의 제2표시영역(DA2)에는 제3화소(P3)가 배치될 수 있다. 제3화소(P3)는 제3화소회로(PC3) 및 이와 연결된 제3표시요소(DE3)를 포함할 수 있다. 제3화소회로(PC3)는 적어도 하나의 박막트랜지스터를 포함하고, 제3표시요소(DE3)의 발광을 제어할 수 있다.
봉지층은 표시요소들 상에 배치될 수 있다. 표시요소들은 박막봉지층(TFEL)으로 커버되거나, 밀봉기판으로 커버될 수 있다.
일 실시예에서, 박막봉지층(TFEL)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 박막봉지층(TFEL)은 차례로 적층된 제1무기봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)을 포함할 수 있다. 제1무기봉지층(131) 및 제2무기봉지층(133)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(132)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 물질은 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
다른 실시예에서, 밀봉기판은 표시요소들을 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 기판(100)과 밀봉기판이 밀봉부재로 결합되어 기판(100)과 밀봉기판 사이의 내부공간이 밀봉될 수 있다. 밀봉기판은 플렉서블 기판일 수 있다. 밀봉부재는 실런트일 수 있으며, 다른 실시예에서, 밀봉부재는 레이저에 의해서 경화되는 물질을 포함할 수 있다. 예를 들어, 밀봉부재는 프릿(frit)일 수 있다.
터치센서층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치센서층(TSL)은 터치전극 및 터치전극과 연결된 감지선들을 포함할 수 있다. 터치센서층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다. 터치센서층(TSL)은 박막봉지층(TFEL) 상에 형성될 수 있다. 또는, 터치센서층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 박막봉지층(TFEL) 상에 결합될 수 있다. 일 실시예로서, 터치센서층(TSL)은 박막봉지층(TFEL) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치센서층(TSL)과 박막봉지층(TFEL) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 일부 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 일부 실시예에서, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 지지층일 수 있다.
도 8a 및 도 8b는 각각 표시패널에 배치된 어느 한 화소회로를 개략적으로 나타낸 등가 회로도이다. 도 8a 및 도 8b에 도시된 화소(P)의 화소회로(PC)는 제1화소(P1)의 제1화소회로(PC1), 제2화소(P2)의 제2화소회로(PC2) 및 제3화소(P3)의 제3화소회로(PC3)일 수 있다. 이하 설명의 편의 상 화소회로(PC)라고 칭한다.
도 8a를 참조하면, 화소회로(PC)는 제1 내지 제7 트랜지스터들(T1 내지 T7)을 포함할 수 있다. 트랜지스터의 종류(N형 또는 P형) 및/또는 동작 조건에 따라, 트랜지스터의 제1단자는 소스전극 또는 드레인전극이고, 제2단자는 제1단자와 다른 전극일 수 있다. 예컨대, 제1단자가 소스전극인 경우 제2단자는 드레인전극일 수 있다.
화소회로(PC)는 제1스캔신호(GW)를 전달하는 제1스캔선(SL1), 제2스캔신호(GI)를 전달하는 제2스캔선(SL2), 제3스캔신호(GB)를 전달하는 제3스캔선(SL3), 발광제어신호(EM)를 전달하는 발광제어선(EL), 데이터신호(DATA)를 전달하는 데이터선(DL), 구동전압(ELVDD)을 전달하는 구동전압선(PL), 초기화전압(VINT)을 전달하는 초기화전압선(VIL)에 연결될 수 있다. 화소회로(PC)는 표시요소로서 유기발광다이오드(OLED)에 연결될 수 있다.
제1트랜지스터(T1)는 구동전압선(PL)과 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제1트랜지스터(T1)는 제1노드(N1)와 제3노드(N3) 사이에 연결될 수 있다. 제1트랜지스터(T1)는 제5트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결되고, 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 제1트랜지스터(T1)는 제2노드(N2)에 연결된 게이트전극, 제1노드(N1)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함할 수 있다. 구동전압선(PL)은 제1트랜지스터(T1)에 구동전압(ELVDD)을 전달할 수 있다. 제1트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(DATA)를 전달받아 유기발광다이오드(OLED)에 구동전류(Ioled)를 공급할 수 있다.
제2트랜지스터(T2)(데이터 기입 트랜지스터)는 데이터선(DL)과 제1노드(N1) 사이에 연결될 수 있다. 제2트랜지스터(T2)는 제5트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다. 제2트랜지스터(T2)는 제1스캔선(SL1)에 연결된 게이트전극, 데이터선(DL)에 연결된 제1단자, 제1노드(N1)에 연결된 제2단자를 포함할 수 있다. 제2트랜지스터(T2)는 제1스캔(SL1)을 통해 전달받은 제1스캔신호(GW)에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호(DATA)를 제1노드(N1)로 전달하는 스위칭 동작을 수행할 수 있다.
제3트랜지스터(T3)(보상 트랜지스터)는 제2노드(N2)와 제3노드(N3) 사이에 연결될 수 있다. 제3트랜지스터(T3)는 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 연결될 수 있다. 제3트랜지스터(T3)는 제1스캔선(SL1)에 연결된 게이트전극, 제2노드(N2)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함할 수 있다. 제3트랜지스터(T3)는 제1스캔선(SL1)을 통해 전달받은 제1스캔신호(GW)에 따라 턴온되어 제1트랜지스터(T1)를 다이오드 연결시킴으로써 제1트랜지스터(T1)의 문턱전압을 보상할 수 있다.
제4트랜지스터(T4)(제1 초기화 트랜지스터)는 제2노드(N2)와 초기화전압선(VIL) 사이에 연결될 수 있다. 제4트랜지스터(T4)는 제2스캔선(SL2)에 연결된 게이트전극, 제2노드(N2)에 연결된 제1단자, 초기화전압선(VIL)에 연결된 제2단자를 포함할 수 있다. 제4트랜지스터(T4)는 제2스캔선(SL2)을 통해 전달받은 제2스캔신호(GI)에 따라 턴온되어 초기화전압(VINT)을 제1트랜지스터(T1)의 게이트전극에 전달하여 제1트랜지스터(T1)의 게이트전극을 초기화시킬 수 있다.
제5트랜지스터(T5)(제1 발광제어 트랜지스터)는 구동전압선(PL)과 제1노드(N1) 사이에 연결될 수 있다. 제6트랜지스터(T6)(제2 발광제어 트랜지스터)는 제3노드(N3)와 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제5트랜지스터(T5)는 발광제어선(EL)에 연결된 게이트전극, 구동전압선(PL)에 연결된 제1단자, 제1노드(N1)에 연결된 제2단자를 포함할 수 있다. 제6트랜지스터(T6)는 발광제어선(EL)에 연결된 게이트전극, 제3노드(N3)에 연결된 제1단자, 유기발광다이오드(OLED)의 화소전극에 연결된 제2단자를 포함할 수 있다. 제5트랜지스터(T5) 및 제6트랜지스터(T6)가 발광제어선(EL)을 통해 전달받은 발광제어신호(EM)에 따라 동시에 턴온되어 유기발광다이오드(OLED)에 구동전류가 흐르게 된다.
제7트랜지스터(T7)(제2 초기화 트랜지스터)는 유기발광다이오드(OLED)와 초기화전압선(VIL) 사이에 연결될 수 있다. 제7트랜지스터(T7)는 제3스캔선(SL3)에 연결된 게이트전극, 제6트랜지스터(T6)의 제2단자 및 유기발광다이오드(OLED)의 화소전극에 연결된 제1단자, 초기화전압선(VIL)에 연결된 제2단자를 포함할 수 있다. 제7트랜지스터(T7)는 제3스캔선(SL3)을 통해 전달받은 제3스캔신호(GB)에 따라 턴온되어 초기화전압(VINT)을 유기발광다이오드(OLED)의 화소전극에 전달하여 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다.
커패시터(Cst)는 제1트랜지스터(T1)의 게이트전극에 연결된 제1전극 및 구동전압선(PL)에 연결된 제2전극을 포함할 수 있다. 커패시터(Cst)는 구동전압선(PL)과 제1트랜지스터(T1)의 게이트전극의 양단 전압의 차에 대응하는 전압을 저장 및 유지함으로써 제1트랜지스터(T1)의 게이트전극에 인가되는 전압을 유지할 수 있다.
유기발광다이오드(OLED)는 화소전극(제1전극, 애노드) 및 대향전극(제2전극, 캐소드)을 포함하고, 대향전극은 공통전압(ELVSS)을 인가받을 수 있다. 유기발광다이오드(OLED)는 제1트랜지스터(T1)로부터 구동전류를 전달받아 발광함으로써 영상을 표시한다.
도 8a에서 제1 내지 제7트랜지스터들(T1 내지 T7)이 P형 트랜지스터인 것으로 도시하고 있다. 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 제1 내지 제7트랜지스터들(T1 내지 T7)이 N형 트랜지스터일 수 있고, 또는 제1 내지 제7트랜지스터들(T1 내지 T7) 중 일부는 N형 트랜지스터이고, 나머지는 P형 트랜지스터일 수 있다. 도 8b는 제1 내지 제7트랜지스터들(T1 내지 T7) 중 제3트랜지스터(T3) 및 제4트랜지스터(T4)는 N형 트랜지스터이고, 나머지는 P형 트랜지스터인 것으로 도시하고 있다. 여기서, 제3트랜지스터(T3) 및 제4트랜지스터(T4)는 산화물을 포함하는 반도체층을 포함하고, 나머지는 실리콘을 포함하는 반도체층을 포함할 수 있다.
한편, 본 실시예에서는 표시요소로서 유기발광다이오드가 채용된 것을 예를 들고 있으나, 다른 실시예로 표시요소로서 무기발광소자 또는 양자점발광소자가 채용될 수 있다.
도 9는 일 실시예에 따른 표시영역에 배치된 복수의 화소들의 발광영역들의 개략적인 배치를 나타내는 도면이다.
도 9를 참조하면, 표시영역(DA)에 배치된 복수의 화소들은 제1색으로 발광하는 제1부화소(Pr), 제2색으로 발광하는 제2부화소(Pg) 및 제3색으로 발광하는 제3부화소(Pb)를 포함할 수 있다. 일 실시예에서, 제1부화소(Pr)는 적색으로 발광하는 적색화소이고, 제2부화소(Pg)는 녹색으로 발광하는 녹색화소이고, 제3부화소(Pb)는 청색으로 발광하는 청색화소일 수 있다.
제1표시영역(DA1) 및 제2표시영역(DA2)에서 제1부화소(Pr), 제2부화소(Pg) 및 제3부화소(Pb)는 x 방향 및 y 방향으로 소정 패턴에 따라 반복 배치될 수 있다. 제1부화소(Pr), 제2부화소(Pg) 및 제3부화소(Pb)는 각각 화소회로 및 화소회로에 전기적으로 연결된 표시요소를 포함할 수 있다. 일 실시예에서 표시요소는 유기발광다이오드(OLED)일 수 있다.
제1부화소(Pr), 제2부화소(Pg) 및 제3부화소(Pb) 각각의 발광영역은 유기발광다이오드(OLED)의 발광층이 배치되는 영역이다. 발광영역은 화소정의층의 개구에 의해서 정의될 수 있다. 이에 대해서는 후술한다.
제1열(M1)에는 제1부화소(Pr)의 제1발광영역(EA1)과 제3부화소(Pb)의 제3발광영역(EA3)이 y 방향으로 교대로 배열될 수 있다. 제2열(M2)에는 제2부화소(Pg)의 제2발광영역(EA2)이 y 방향으로 반복 배열될 수 있다. 제1열(M1)과 제2열(M2)은 x 방향으로 교대하고, 인접한 제1열(M1)들의 제1부화소(Pr)의 제1발광영역(EA1)과 제3부화소(Pb)의 제3발광영역(EA3)의 배치는 반대일 수 있다.
각 행(N)의 제1서브행(SN1)에는 제1가상선(IL1)을 따라 제1부화소(Pr)의 제1발광영역(EA1)과 제3부화소(Pb)의 제3발광영역(EA3)이 x 방향으로 교대로 배열되고, 제2서브행(SN2)에는 제2가상선(IL2)을 따라 제2부화소(PX2)의 제2발광영역(EA2)이 x 방향으로 반복하여 배열될 수 있다. 즉, 각 행(N)에는 제1부화소(Pr)의 제1발광영역(EA1), 제2부화소(Pg)의 제2발광영역(EA2), 제3부화소(Pb)의 제3발광영역(EA3), 제2화소(Pg)의 제2발광영역(EA2)이 지그재그로 반복 배열될 수 있다.
제1부화소(Pr)의 제1발광영역(EA1), 제2부화소(Pg)의 제2발광영역(EA2), 제3부화소(Pb)의 제3발광영역(EA3)은 서로 다른 면적을 가질 수 있다. 일 실시예에서, 제3부화소(Pb)의 제3발광영역(EA3)은 제1부화소(Pr)의 제1발광영역(EA1)보다 큰 면적을 가질 수 있다. 또한, 제3부화소(Pb)의 제3발광영역(EA3)은 제2부화소(Pg)의 제2발광영역(EA2)보다 큰 면적을 가질 수 있다. 제1부화소(Pr)의 제1발광영역(EA1)은 제2부화소(Pg)의 제2발광영역(EA2)보다 큰 면적을 가질 수 있다. 다른 실시예에서, 제3부화소(Pb)의 제3발광영역(EA3)은 제1부화소(Pr)의 제1발광영역(EA1)과 동일한 면적을 가질 수 있다. 본 발명은 이에 한정되지 않는다. 예컨대, 제1부화소(Pr)의 제1발광영역(EA1)이 제2부화소(Pg)의 제2발광영역(EA2) 및 제3부화소(Pb)의 제3발광영역(EA3)보다 클 수 있는 등 여러 실시예가 가능하다.
제1 내지 제3발광영역들(EA1, EA2, EA3)은 사각형, 팔각형 등의 다각형, 원형, 타원형 등의 형태를 가질 수 있으며, 다각형은 코너(꼭지점)가 라운드된 형태도 포함할 수 있다.
도 10은 일 실시예에 따른 제1표시영역과 제2표시영역에서 화소회로와 표시요소의 연결을 나타낸 도면이다. 도 10은 도 1의 A 영역에 대응하는 표시패널의 일부를 개략적으로 나타낸 도면이다.
도 10을 참조하면, 표시패널(10)의 표시영역(DA)은 복수의 화소영역(PCA)들을 포함할 수 있다. 복수의 화소영역(PCA)들은 x 방향 및 y 방향으로 반복될 수 있다. 화소영역(PCA)은 한 화소의 화소회로 및 화소회로에 연결된 신호선들이 배치된 영역일 수 있다. 화소영역(PCA)들은 제1표시영역(DA1)의 제1화소영역(PCA1)들 및 제2표시영역(DA2)의 제2화소영역(PCA2)들을 포함할 수 있다. 표시요소는 화소회로 상부 층에 배치될 수 있다. 표시요소는 연결된 화소회로와 중첩하도록 바로 상부에 배치될 수도 있고, 화소회로와 오프셋되어 인접하는 행 및/또는 열에 배치된 타 화소의 화소회로와 일부 중첩하도록 배치될 수도 있다. 일 실시예에서 표시요소는 유기발광다이오드(OLED)일 수 있다.
표시패널(10)에서 제1표시영역(DA1)은 지지층(50)의 제1영역(50A)에 대응(중첩)할 수 있다. 제1표시영역(DA1)은 살대 대응영역(DA11) 및 슬릿 대응영역(DA12)을 포함할 수 있다. 살대 대응영역(DA11)은 지지층(50)의 제1영역(50A)의 살대(50P)에 대응(중첩)할 수 있다. 살대 대응영역(DA11)은 지지층(50)의 살대(50P)에 대응(중첩)하는 영역일 수 있다. 슬릿 대응영역(DA12)은 지지층(50)의 제1영역(50A)의 슬릿(50S)에 대응(중첩)할 수 있다. 표시패널(10)에서 살대 대응영역(DA11)은 지지층(50)의 살대(50P)의 폭(lw)에 대응하는 크기를 가질 수 있다. 예를 들어, 표시패널(10)에서 살대 대응영역(DA11)의 x 방향 길이는 지지층(50)의 살대(50P)의 폭(lw)에 대응할 수 있다. 표시패널(10)에서 슬릿 대응영역(DA12)의 x 방향 길이는 지지층(50)의 슬릿(50S)의 폭(sw)에 대응할 수 있다.
살대 대응영역(DA11)에는 제1표시요소(DE1)들이 배치될 수 있다. 슬릿 대응영역(DA12)에는 제2표시요소(DE2)들이 배치될 수 있다. x 방향을 따라 살대 대응영역(DA11)에 배치된 제1표시요소(DE1)들의 개수는 지지층(50)의 살대(50P)의 폭(lw)에 따라 결정될 수 있다. x 방향을 따라 슬릿 대응영역(DA12)에 배치된 제2표시요소(DE2)들의 개수는 지지층(50)의 슬릿(50S)의 폭(sw)에 따라 결정될 수 있다. 예를 들어, 도 10에는 슬릿 대응영역(DA12)에 하나의 행을 따라 제2표시요소(DE2)들이 y 방향으로 배치되어 있으나, 이는 예시적인 것으로, 슬릿 대응영역(DA12)이 둘 이상의 행들을 포함하고, 각 행에서 제2표시요소(DE2)들이 y 방향으로 배치될 수 있다.
살대 대응영역(DA11)에는 제1표시요소(DE1)에 연결되는 제1화소회로(PC1) 및 제2표시요소(DE2)에 연결되는 제2화소회로(PC2)가 배치될 수 있다. 살대 대응영역(DA11)은 제1화소회로(PC1)와 제2화소회로(PC2)가 배치되는 회로영역(CA) 및 회로영역(CA)과 슬릿 대응영역(DA12) 사이의 마진영역(MA)을 포함할 수 있다. 마진영역(MA)은 지지층(50)의 살대(50P)와 중첩하고, 화소회로가 배치되지 않는 영역일 수 있다. 회로영역(CA)은 복수의 제1화소영역(PCA1)들을 포함할 수 있다. 제1화소영역(PCA1)에는 제1화소회로(PC1) 또는 제2화소회로(PC2)가 배치될 수 있다. 제1표시요소(DE1)들 중 일부는 제1화소회로(PC1)에 중첩할 수 있다. 제1표시요소(DE1)들 중 일부는 제2화소회로(PC2)에 중첩할 수 있다. 일 실시예에서, 제1표시요소(DE1)는 연결된 제1화소회로(PC1)에 중첩하도록 바로 상부에 배치될 수도 있고, 연결된 제1화소회로(PC1)와 오프셋되어 인접하는 행 및/또는 열에 배치된 다른 제1화소회로(PC1) 또는 제2화소회로(PC2)에 적어도 일부 중첩하도록 배치될 수도 있다.
제2표시영역(DA2)은 지지층(50)의 제2영역(50B)에 중첩할 수 있다. 제2표시영역(DA2)에는 제3표시요소(DE3)에 연결되는 제3화소회로(PC3)가 배치될 수 있다. 제2표시영역(DA2)은 복수의 제2화소영역(PCA2)들을 포함할 수 있다. 제2화소영역(PCA2)의 크기는 제1화소영역(PCA1)의 크기보다 클 수 있다. 예를 들어, x 방향을 따라 제2화소영역(PCA2)의 크기는 제1화소영역(PCA1)의 크기보다 클 수 있다. 제2화소영역(PCA2)에는 제3화소회로(PC3)가 배치될 수 있다. 제3표시요소(DE3)는 제3화소회로(PC3)에 중첩할 수 있다. 일 실시예에서, 제3표시요소(DE3)는 연결된 제3화소회로(PC3)에 중첩하도록 바로 상부에 배치될 수도 있고, 연결된 제3화소회로(PC3)와 오프셋되어 인접하는 행 및/또는 열에 배치된 다른 제3화소회로(PC3)에 적어도 일부 중첩하도록 배치될 수도 있다.
제1표시영역(DA1)에서 x 방향으로 인접한 동일한 부화소들의 제1표시요소(DE1)들 간의 간격(PI1), x 방향으로 인접한 동일한 부화소들의 제1표시요소(DE1)와 제2표시요소(DE2) 간의 간격(PI2), 제2표시영역(DA2)에서 x 방향으로 인접한 동일한 부화소들의 제3표시요소(DE3)들 간의 간격(PI3)은 동일할 수 있다. 슬릿 대응영역(DA12)에 둘 이상의 행들로 제2표시요소(DE2)들이 배치될 경우, x 방향으로 인접한 동일한 부화소들의 제2표시요소(DE2)들 간의 간격은 제2표시영역(DA2)에서 x 방향으로 인접한 동일한 부화소들의 제3표시요소(DE3)들 간의 간격(PI3)과 동일할 수 있다.
제1표시영역(DA1)에서 인접한 제1화소회로(PC1)들 간의 x 방향 피치 및 인접한 제2화소회로(PC2)들 간의 x 방향 피치는 제3화소회로(PC3)들 간의 x 방향 피치보다 작을 수 있다. 제1화소회로(PC1)들 및 제2화소회로(PC2)들의 x 방향 및/또는 y 방향의 배치를 제3화소회로(PC3)들의 x 방향 및/또는 y 방향의 배치와 달리할 수 있다. 이에 따라 제1화소회로(PC1) 및 제2화소회로(PC2)의 x 방향 사이즈가 제3화소회로(PC3)의 x 방향 사이즈보다 축소되고, 제1화소영역(PCA1)의 x 방향 길이(CI1)는 제2화소영역(PCA2)의 x 방향 길이(CI2)보다 작을 수 있다.
도 11은 일 실시예에 따른 표시패널의 화소영역들을 개략적으로 나타낸 도면이다. 도 11은 도 10의 화소영역들의 일부를 개략적으로 나타낸 도면일 수 있다. 도 12는 일 실시예에 따른 도 11의 III-III'를 따라 절취한 표시패널의 일부를 개략적으로 나타낸 단면도이다. 도 13은 일 실시예에 따른 표시패널의 제1화소 및 제2화소를 개략적으로 나타낸 단면도이다. 도 13은 도 10의 II-II'를 따라 절취한 표시패널의 일부를 개략적으로 나타낸 단면도일 수 있다. 도 14는 일 실시예에 따른 제1표시요소의 화소전극과 제2표시요소의 화소전극을 개략적으로 나타낸 도면이다.
도 11을 참조하면, 표시패널(10)은 화소영역(PCA)의 경계선들을 따라 형성된 그루브(GV) 및 그루브(GV)가 둘러싸는 무기절연패턴(ILP)을 포함할 수 있다. 무기절연패턴(ILP)은 복수의 무기절연층들을 포함하고, 무기절연층들 상에 화소회로의 소자들이 배치될 수 있다. 따라서, 그루브(GV)가 화소회로(PC)를 둘러싸는 것으로 이해할 수 있다.
도 12를 참조하면, 기판(100) 상에 배치되는 화소회로(PC)는 박막트랜지스터(TFT) 및 커패시터(Cst)를 포함할 수 있고, 스캔선, 데이터선 등의 신호선들에 연결될 수 있다.
기판(100)은 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다. 일 실시예에 따르면, 기판(100)은 플렉서블 기판일 수 있다. 기판(100)은 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene naphthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등과 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 기판(100)은 전술한 고분자 수지를 포함하는 베이스층 및 배리어층을 포함하는 다층 구조일 수 있다. 배리어층은 실리콘질화물(SiNX) 및/또는 실리콘산화물(SiO2)과 같은 무기물을 포함할 수 있다.
기판(100) 상에 버퍼층(110)이 배치될 수 있다. 버퍼층(110)은 실리콘질화물(SiNX), 실리콘산질화물(SiON) 및/또는 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(110) 상에 반도체층(ACT)이 배치될 수 있다. 반도체층(ACT)은 비정질실리콘, 다결정실리콘, 산화물 또는 유기반도체물질을 포함할 수 있다. 반도체층(ACT)은 채널영역, 소스영역 및 드레인영역을 포함할 수 있다. 반도체층(ACT)은 화소영역(PCA)마다 이웃 화소영역(PCA)의 반도체층(ACT)과 분리되어 배치될 수 있다.
반도체층(ACT)을 덮도록 제1절연층(111)이 구비될 수 있다. 제1절연층(111)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1절연층(111)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1절연층(111) 상에 반도체층(ACT)과 중첩되도록 게이트전극(GE)이 배치될 수 있다. 제1절연층(111) 상에 적어도 하나의 하부 신호선(W1)이 더 배치될 수 있다. 일 실시예에서 하부 신호선(W1)은 스캔선일 수 있다. 게이트전극(GE) 및 하부 신호선(W1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다.
제2절연층(112)은 게이트전극(GE)을 덮을 수 있다. 제2절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2) 등과 같은 무기 절연물을 포함할 수 있다. 제2절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
게이트전극(GE) 상에는 커패시터(Cst)가 중첩 배치될 수 있다. 커패시터(Cst)는 하부전극(CE1) 및 상부전극(CE2)을 포함할 수 있다. 하부전극(CE1)과 상부전극(CE2) 사이에는 제2절연층(112)이 배치될 수 있다. 게이트전극(GE)은 박막트랜지스터(TFT1)의 게이트전극으로서의 기능뿐만 아니라, 커패시터(Cst)의 하부전극(CE1)으로서의 기능도 할 수 있다. 즉, 게이트전극(GE)과 하부전극(CE1)은 일체(一體)일 수 있다. 제2절연층(112) 상에는 하부전극(CE1)과 적어도 일부 중첩되도록 상부전극(CE2)이 배치될 수 있다.
상부전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
제3절연층(113)은 상부전극(CE2)을 덮을 수 있다. 제3절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2)등을 포함할 수 있다. 제3절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
버퍼층(110), 제1절연층(111), 제2절연층(112) 및 제3절연층(113)에 화소영역(PCA)을 둘러싸는 그루브(GV)가 형성될 수 있다. 버퍼층(110), 제1절연층(111), 제2절연층(112) 및 제3절연층(113)을 통칭하여 무기절연층(IIL)이라 하면, 무기절연층(IIL)은 화소영역(PCA)에 대응하는 그루브(GV) 또는 개구를 가질 수 있다. 그루브(GV)는 무기절연층(IIL)의 일부가 제거된 형상일 수 있다. 일 실시예에서, 그루브(GV)에 의해 무기절연층(IIL)은 화소영역(PCA) 단위의 아일랜드 형상의 무기절연패턴(ILP)들을 포함할 수 있다.
그루브(GV)는 인접하는 화소영역(PCA)들 사이에 구비되며, 화소영역(PCA)을 둘러쌀 수 있다. 버퍼층(110)의 개구, 제1절연층(111)의 개구, 제2절연층(112)의 개구 및 제3절연층(113)의 개구는 중첩할 수 있다. 버퍼층(110)의 개구, 제1절연층(111)의 개구, 제2절연층(112)의 개구 및 제3절연층(113)의 개구는 별도의 공정을 통하여 각각 형성되거나, 동일한 공정을 통해 동시에 형성될 수 있다. 버퍼층(110)의 개구, 제1절연층(111)의 개구, 제2절연층(112)의 개구 및 제3절연층(113)의 개구가 별도의 공정으로 각각 형성되는 경우, 그루브(GV)는 계단 형상과 같은 단차를 가질 수 있다.
한편, 제3절연층(113)에 후속하여 형성되는 도전층이 하부 도전층(예를 들어, 반도체층, 게이트전극, 커패시터 상부전극, 스캔선 등)과 컨택하기 위한 컨택홀들이 제1절연층(111), 제2절연층(112) 및 제3절연층(113) 중 적어도 하나에 형성될 수 있다. 컨택홀들은 그루브(GV) 형성과 동시에 형성될 수 있다.
제3절연층(113) 상에는 소스전극(SE) 및 드레인전극(DE)이 배치될 수 있다. 소스전극(SE) 및 드레인전극(DE)은 컨택홀들을 통해 반도체층(ACT)의 소스영역 및 드레인영역과 각각 연결될 수 있다. 제3절연층(113) 상에는 제1연결전극들(CM11, CM12)이 더 배치될 수 있다. 제1연결전극(CM11)은 컨택홀을 통해 커패시터(Cst)의 상부전극(CE2)에 연결될 수 있다. 제1연결전극(CM12)은 컨택홀을 통해 하부 신호선(W1)에 연결될 수 있다. 소스전극(SE), 드레인전극(DE) 및 제1연결전극들(CM11, CM12)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예에서, 소스전극(SE) 및 드레인전극(DE)은 순차적으로 배치된 티타늄, 알루미늄, 및 티타늄(Ti/Al/Ti)의 삼중층 구조일 수 있다.
제1유기절연층(OIL1)은 소스전극(SE), 드레인전극(DE), 제1연결전극들(CM11, CM12)을 덮을 수 있다. 제1유기절연층(OIL1)은 그루브(GV)를 덮을 수 있다. 제1유기절연층(OIL1)은 무기절연패턴(ILP)들 사이에 배치될 수 있다. 제1유기절연층(OIL1)은 그루브(GV)를 따라 화소영역(PCA)을 둘러싸도록 배치됨으로써, 화소영역(PCA) 단위로 화소회로(PC)들 및 화소회로(PC)에 연결된 신호선들을 분리시킬 수 있다. 이에 따라, 표시패널(10)의 접힘에 따른 스트레스나 크랙이 다른 화소영역으로 전파되는 것을 방지할 수 있다.
제1유기절연층(OIL1) 상부에 제2연결전극들(CM21, CM22, CM23)이 배치될 수 있다. 제2연결전극(CM21)은 제1유기절연층(OIL1)의 컨택홀을 통해 소스전극(SE) 또는 드레인전극(DE)과 연결될 수 있다. 제2연결전극(CM22)은 제1유기절연층(OIL1)의 컨택홀을 통해 제1연결전극(CM11)과 연결될 수 있다. 제2연결전극(CM22)은 그루브(GV)를 가로지르며 행 방향으로 이웃한 화소회로(PC)의 제1연결전극(CM11)과 연결됨으로써 이웃 화소들의 커패시터(Cst)의 상부전극(CE2)들을 연결할 수 있다. 일 실시예에서, 각 화소회로(PC)의 커패시터(Cst)의 상부전극(CE2)은 구동전압선(PL)에 연결될 수 있다. 제2연결전극(CM23)은 제1유기절연층(OIL1)의 컨택홀을 통해 제1연결전극(CM12)과 연결될 수 있다. 제2연결전극(CM23)은 그루브(GV)를 가로지르며 행 방향으로 이웃한 화소회로(PC)의 제1연결전극(CM12)과 연결됨으로써 동일 행의 화소영역(PCA)들 단위로 분리된 하부 신호선(W1)들을 연결할 수 있다. 제2연결전극들(CM21, CM22, CM23)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제2유기절연층(OIL2)은 제2연결전극들(CM21, CM22, CM23)을 덮을 수 있다. 제2유기절연층(OIL2) 상부에 제3연결전극(CM31) 및 적어도 하나의 상부 신호선(W2)이 배치될 수 있다. 제3연결전극(CM31)은 제2유기절연층(OIL2)의 컨택홀을 통해 제2연결전극(CM21)과 연결될 수 있다. 적어도 하나의 상부 신호선(W2)은 데이터선(DL), 구동전압선(PL) 등일 수 있다. 적어도 하나의 상부 신호선(W2)은 화소영역(PCA)마다 분리되지 않을 수 있다. 적어도 하나의 상부 신호선(W2)은 그루브(GV)를 가로지르며 열 방향으로 이웃한 화소회로(PC)에 연결될 수 있다. 제3연결전극(CM31) 및 적어도 하나의 상부 신호선(W2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제3유기절연층(OIL3)은 제3연결전극(CM31) 및 적어도 하나의 상부 신호선(W2)을 덮을 수 있다. 제1유기절연층(OIL1), 제2유기절연층(OIL2) 및 제3유기절연층(OIL3)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
도 11에 도시된 화소영역(PCA)은 제1화소영역(PCA1) 또는 제2화소영역(PCA2)일 수 있고, 화소회로(PC)는 제1화소회로(PC1), 제2화소회로(PC2) 또는 제3화소회로(PC3)일 수 있다.
한편, 도 13에 도시된 바와 같이, 제1표시영역(DA1)의 살대 대응영역(DA11)에는 제1표시요소(DE1)에 연결된 제1화소회로(PC1) 및 제2표시요소(DE2)에 연결된 제2화소회로(PC2)가 배치될 수 있다. 이웃하는 제1화소회로(PC1)와 제2화소회로(PC2)는 그루브(GV)에 의해 분리될 수 있다. 제1표시영역(DA1)의 슬릿 대응영역(DA12)에는 화소회로는 배치되지 않으나, 살대 대응영역(DA11)과 유사하게 무기절연층(IIL)에 그루브(GV)가 형성되어 적어도 하나의 무기절연패턴(ILP)이 배치될 수 있다. 다른 실시예에서, 슬릿 대응영역(DA12)에 투명한 도전층이 적어도 하나 배치될 수 있다.
제3유기절연층(OIL3) 상부에 표시요소들이 배치될 수 있다. 제1표시요소(DE1), 제2표시요소(DE2) 및 제3표시요소(DE3)는 각각 화소전극(511), 발광층(513) 및 대향전극(515)을 포함할 수 있다.
제1표시요소(DE1)의 화소전극(511)은 제3유기절연층(OIL3)의 홀(VIA1)을 통해 제3연결전극(CM31)에 연결되고, 제3연결전극(CM31)은 컨택홀(CH1)을 통해 제2연결전극(CM21)에 연결됨으로써 제1화소회로(PC1)에 연결될 수 있다. 제1표시요소(DE1)는 제1화소회로(PC1) 또는 제2화소회로(PC2)에 중첩할 수 있다. 도 13에서는 제1표시요소(DE1)가 제2화소회로(PC2)에 중첩한 예를 도시한다. 도시되지 않았으나, 제3표시요소(DE3)의 화소전극(511)은 제3유기절연층(OIL3)의 홀을 통해 제3연결전극(CM31)에 연결되고, 제3연결전극(CM31)은 컨택홀을 통해 제2연결전극(CM21)에 연결됨으로써 제3화소회로(PC3)에 연결될 수 있다. 제3표시요소(DE3)는 제3화소회로(PC3)에 중첩할 수 있다.
제2표시요소(DE2)의 화소전극(511)은 연결선(CWL)에 연결됨으로써 제2화소회로(PC2)에 연결될 수 있다. 일 실시예에서, 연결선(CWL)은 박막트랜지스터(TFT)의 소스전극(SE) 또는 드레인전극(DE)과 동일층에 배치될 수 있다. 다른 실시예에서, 연결선(CWL)은 박막트랜지스터(TFT)의 소스전극(SE) 또는 드레인전극(DE)과 제2표시요소(DE2) 사이의 층에 배치될 수 있다. 예를 들어, 도 13에 도시된 바와 같이, 연결선(CWL)은 제2유기절연층(OIL2) 및 제3유기절연층(OIL3) 사이에 배치될 수 있다. 연결선(CWL)은 그루브(GV)를 가로지르며 살대 대응영역(DA11) 및 슬릿 대응영역(DA12)에 중첩할 수 있다. 연결선(CWL)의 일단은 제3유기절연층(OIL3)의 홀(VIA2)을 통해 제2표시요소(DE2)의 화소전극(511)에 연결될 수 있다. 연결선(CWL)의 타단은 컨택홀(CH2)을 통해 제2연결전극(CM21)에 연결되어, 제2화소회로(PC2)에 연결될 수 있다.
도 14에 도시된 바와 같이, 화소전극(511)은 발광(513)층이 배치되는 제1영역(511a) 및 제1영역(511a)을 둘러싸는 제2영역(511b)을 포함할 수 있다. 제1영역(511a)은 발광영역에 대응할 수 있다. 제2영역(511b)은 제3유기절연층(OIL3)의 홀을 통해 하부 도전층과 연결될 수 있다. 예를 들어, 제1표시요소(DE1)의 화소전극(511)의 제2영역(511b)은 제3유기절연층(OIL3)의 홀(VIA1)을 통해 하부의 제3연결전극(CM31)에 연결되고, 제3연결전극(CM31)은 제2유기절연층(OIL2)의 컨택홀(CH1)을 통해 하부의 제2연결전극(CM21)에 연결될 수 있다. 홀(VIA1) 및 컨택홀(CH1)은 살대 대응영역(DA11)에 위치하고, 제1화소회로(PC1)에 중첩할 수 있다. 제2표시요소(DE2)의 화소전극(511)의 제2영역(511b)은 제3유기절연층(OIL3)의 홀(VIA2)을 통해 하부의 연결선(CWL)의 일단에 연결되고, 연결선(CWL)의 타단은 제2유기절연층(OIL2)의 컨택홀(CH2)을 통해 하부의 제2연결전극(CM21)에 연결될 수 있다. 홀(VIA2)은 슬릿 대응영역(DA12)에 위치하고, 컨택홀(CH2)은 살대 대응영역(DA11)에 위치하고, 살대 대응영역(DA11)에 배치된 제2화소회로(PC2)에 중첩할 수 있다.
제2표시요소(DE2)와 제2화소회로(PC2)를 연결하는 연결선(CWL)이 화소전극(511)과 다른 층에 배치됨으로써, 연결선(CWL)이 살대 대응영역(DA11)에 배치된 제1표시요소(DE1)의 화소전극(511)과 일부 중첩하게 배치될 수 있다.
연결선(CWL)은 불투명 도전선 또는 투명한 도전선일 수 있다. 불투명 도전선은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등의 금속을 포함하며 단층 또는 다층으로 이루어질 수 있다. 투명한 도전선은 투명한 전도성 산화물(Transparent Conducting Oxide, TCO)을 포함할 수 있다. 예를 들어, 투명한 도전선은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 연결선(CWL)은 제3연결전극(CM31)과 동일한 공정을 통해서 형성될 수도 있고, 별도의 공정을 통해서 형성될 수도 있다.
제3유기절연층(OIL3) 상에는 화소정의층(119)이 배치될 수 있다. 화소정의층(119)은 화소전극(511)의 가장자리를 덮으며, 화소전극(511)의 일부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 할 수 있다. 즉, 화소정의층(119)의 개구에 의해서 발광영역의 크기 및 형상이 정의될 수 있다. 화소정의층(119)의 개구는 화소전극(511)의 제1영역(511a)에 대응할 수 있다. 화소정의층(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다. 일부 실시예에서, 화소정의층(119)은 블랙의 색상을 갖는 안료 또는 염료를 포함하는 절연물(예, 유기절연물)을 포함하여, 인접 화소들 간의 혼색을 방지하여 시인성을 개선할 수 있다.
발광층(513)은 저분자 또는 고분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 발광층(513)의 아래와 위에는 각각 제1공통층(미도시) 및/또는 제2공통층(미도시)이 배치될 수 있다. 제1공통층은 발광층(513) 아래에 배치되는 구성요소로서, 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2공통층은 발광층(513) 위에 배치되는 구성요소로서, 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 일부 실시예에서 제2공통층은 구비되지 않을 수 있다.
발광층(513)이 화소정의층(119)의 개구에 대응하도록 각 화소마다 배치되는데 반해, 제1공통층 및 제2공통층은 각각 후술할 대향전극(213)과 마찬가지로 기판(100)의 표시영역(DA)을 전체적으로 커버하도록 일체로 형성된 공통층일 수 있다.
발광층(513)의 상부에는 대향전극(515)이 배치될 수 있다. 대향전극(515)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(515)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(515)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(515)은 복수의 표시요소들에 있어서 일체(一體)로 형성되어 복수의 화소전극(511)들에 대응할 수 있다.
도 15는 다른 실시예에 따른 도 11의 III-III'를 따라 절취한 표시패널의 일부를 개략적으로 나타낸 단면도이다. 도 16은 다른 실시예에 따른 표시패널의 제1화소 및 제2화소를 개략적으로 나타낸 단면도이다.
도 15 및 도 16에 도시된 실시예는 화소회로(PC)의 일부 구성 및 하부 신호선(W1)이 화소영역(PCA) 단위로 분리되지 않은 점에서, 도 12 및 도 13에 도시된 실시예와 차이가 있다. 예를 들어, 행 방향의 화소회로(PC)들의 커패시터(Cst)의 상부전극(CE2)들이 일체로 형성될 수 있고, 스캔선 등의 하부 신호선(W1)이 행 방향으로 복수의 화소영역(PCA)들을 가로지르며 연장될 수 있다.
한편, 도 15 및 도 16에서 반도체층(ACT)이 화소영역(PCA) 단위로 분리된 것으로 도시되어 있으나, 다른 실시예에서 인접한 화소회로(PC)들의 반도체층(ACT)들은 연결될 수 있다. 예를 들어, 도 15에 도시된 좌측 화소영역(PCA)의 반도체층(ACT)이 우측 화소영역(PCA)으로 연장되어 우측 화소영역(PCA)의 반도체층(ACT)을 형성할 수 있다.
이하 도 12 및 도 13에 도시된 실시예와 상이한 부분을 중심으로 설명하며, 동일한 구성에 대한 중복하는 설명은 생략한다. 도 15 및 도 16에서 도시의 편의상 트랜지스터(TFT)의 소스전극이 생략되었다. 일 실시예에서, 반도체층(ACT)의 소스영역이 소스전극의 일부로 기능할 수도 있고, 드레인영역이 드레인전극의 일부로 기능할 수도 있다.
그루브(GV)는 인접하는 화소영역(PCA)들 사이에 구비되며, 그루브(GV)는 버퍼층(110), 제1절연층(111), 제2절연층(112) 및 제3절연층(113) 중 일부가 제거되어 형성될 수 있다. 그루브(GV)는 화소영역(PCA)들을 가로지르는 도전선들, 예를 들어, 커패시터(Cst)의 상부전극(CE2)들이 연결된 경계 부분 및 하부 도전선(W1)의 일부에 중첩할 수 있다. 화소영역(PCA)들을 가로지르는 도전선들의 일부는 그루브(GV)에 의해 노출되고, 그루브(GV)를 덮는 제1유기절연층(OIL1)에 의해 직접 덮일 수 있다. 화소영역(PCA)의 경계를 따라 그루브(GV)의 깊이가 상이할 수 있다. 예를 들어, 화소영역(PCA)들을 가로지르는 도전선들이 배치된 영역에서 그루브(GV)는 제2절연층(112) 및 제3절연층(113)의 개구들이 중첩된 영역일 수 있다. 화소영역(PCA)들을 가로지르는 도전선들이 없는 영역에서 그루브(GV)는 버퍼층(110), 제1절연층(111), 제2절연층(112) 및 제3절연층(113)의 개구들이 중첩된 영역일 수 있다. 일 실시예에서, 무기절연패턴(ILP)은 화소영역(PCA)마다 아일랜드 타입으로 배치된 제3절연층(113)의 패턴일 수 있다. 그루브(GV)는 제1유기절연층(OIL1)에 의해 덮이거나 채워질 수 있다.
도 16에 도시된 바와 같이, 제2유기절연층(OIL2) 상부에 표시요소들이 배치될 수 있다. 살대 대응영역(DA11)에 배치된 제1표시요소(DE1)의 화소전극(511)은 제2유기절연층(OIL2)의 홀(VIA1)을 통해 제2연결전극(CM21)에 연결되고, 제2연결전극(CM21)은 제1유기절연층(OIL1)의 컨택홀(CH1)을 통해 소스전극(SE) 또는 드레인전극(DE)에 연결됨으로써 제1화소회로(PC1)에 연결될 수 있다. 슬릿 대응영역(DA12)에 배치된 제2표시요소(DE2)의 화소전극(511)은 제2유기절연층(OIL2)의 홀(VIA2)을 통해 연결선(CWL)의 일단에 연결되고, 연결선(CWL)의 타단은 제1유기절연층(OIL1)의 컨택홀(CH2)을 통해 소스전극(SE) 또는 드레인전극(DE)에 연결됨으로써 제2화소회로(PC2)에 연결될 수 있다. 홀(VIA2)은 슬릿 대응영역(DA12)에 위치하고, 컨택홀(CH2)은 살대 대응영역(DA11)에 위치하고, 살대 대응영역(DA11)에 배치된 제2화소회로(PC2)에 중첩할 수 있다.
일 실시예에서, 연결선(CWL)은 박막트랜지스터(TFT)의 소스전극(SE) 또는 드레인전극(DE)과 동일층에 배치될 수 있다. 다른 실시예에서, 연결선(CWL)은 박막트랜지스터(TFT)의 소스전극(SE) 또는 드레인전극(DE)과 제2표시요소(DE2) 사이의 층에 배치될 수 있다. 예를 들어, 도 16에 도시된 바와 같이, 연결선(CWL)은 제1유기절연층(OIL1) 및 제2유기절연층(OIL2) 사이에 배치될 수 있다.
도 15 및 도 16에 도시된 실시예에 따라, 표시패널(10)은 화소영역(PCA) 단위로 분리된 도전층들을 연결하기 위한 연결전극들(예를 들어, 도 12의 연결전극들(CM11, CM12, CM22, CM23))을 생략할 수 있어, 마스크 공정 및 화소회로층의 구성을 간소화할 수 있다. 연결전극들(CM11, CM12, CM22, CM23)이 생략됨으로써, 제3절연층(113) 및 제1유기절연층(OIL1) 상에 데이터선, 구동전압선 등의 상부 신호선(W2)들을 배치할 수 있고, 제3유기절연층(OIL3)도 생략할 수 있다.
도 17은 일 실시예에 따른 표시패널의 화소영역들을 개략적으로 나타낸 도면이다. 도 17은 도 10의 화소영역들의 일부를 개략적으로 나타낸 도면일 수 있다. 도 18는 일 실시예에 따른 도 17의 IV-IV'를 따라 절취한 표시패널의 일부를 개략적으로 나타낸 단면도이다. 도 19는 일 실시예에 따른 표시패널의 제1화소 및 제2화소를 개략적으로 나타낸 단면도이다. 도 19는 도 10의 II-II'를 따라 절취한 표시패널의 일부를 개략적으로 나타낸 단면도일 수 있다.
도 17 내지 도 19에 도시된 실시예는 화소영역(PCA) 내에 복수의 무기절연패턴(ILP)들이 배치되고, 그루브(GV)의 폭이 불규칙한 점에서, 도 15 및 도 16에 도시된 실시예와 차이가 있다. 이하 도 12 내지 도 16에 도시된 실시예와 상이한 부분을 중심으로 설명하며, 동일한 구성에 대한 중복하는 설명은 생략한다.
도 17을 참조하면, 화소영역(PCA) 내에 복수의 무기절연패턴(ILP1, ILP2, ILP3)들 배치될 수 있다. 도 18 및 도 19에 도시된 바와 같이, 버퍼층(110), 제1절연층(111), 제2절연층(112) 및 제3절연층(113)에 화소영역(PCA)을 둘러싸는 그루브(GV)가 형성될 수 있다.
그루브(GV)는 화소영역(PCA) 내에도 형성될 수 있다. 화소영역(PCA) 내에 배치되는 도전선들 중 일부가 그루브(GV)에 의해 노출되고, 그루브(GV)를 채우는 제1유기절연층(OIL1)에 의해 직접 덮일 수 있다. 예를 들어, y 방향의 무기절연패턴(ILP1, ILP2, ILP3)들 사이에 x 방향으로 연장되며 배치된 적어도 하나의 하부 신호선(W1)이 그루브(GV)에 의해 노출되고, 제1유기절연층(OIL1)에 의해 직접 덮일 수 있다.
제3절연층(113) 상부의 도전층이 패터닝되는 공정에서 버퍼층(110), 제1절연층(111), 제2절연층(112) 및 제3절연층(113)의 일부가 추가로 제거될 수 있다. 이에 따라 그루브(GV)의 일부에서 폭이 확장될 수 있다. 일 실시예에서, 무기절연패턴(ILP1, ILP2, ILP3)들은 화소영역(PCA)마다 사이즈가 서로 다른 아일랜드 타입으로 배치된 제3절연층(113)의 패턴들일 수 있다.
도 19에 도시된 바와 같이, 연결선(CWL)은 제1유기절연층(OIL1) 및 제2유기절연층(OIL2) 사이에 배치될 수 있다. 홀(VIA2)은 슬릿 대응영역(DA12)에 위치하고, 컨택홀(CH2)은 살대 대응영역(DA11)에 위치하고, 살대 대응영역(DA11)에 배치된 제2화소회로(PC2)에 중첩할 수 있다.
도 20은 일 실시예에 따른 표시패널을 개략적으로 나타낸 도면이다. 도 21은 도 20의 제3표시영역 및 그 주변을 개략적으로 나타낸 도면이다. 도 22는 일 실시예에 따른 도 20의 표시장치의 일부를 개략적으로 도시한 단면도이다.
도 20에 도시된 표시패널(10a)은 도 3에 도시된 표시패널(10)에 제3표시영역(DA3)이 더 포함된 예이다. 이하, 전술된 실시예들과의 차이점을 중심으로 설명하고, 중복하는 구성의 상세한 설명은 생략한다.
도 20을 참조하면, 표시영역(DA) 및 주변영역(PA)을 포함할 수 있다. 표시영역(DA)은 제1표시영역(DA1), 제2표시영역(DA2) 및 제3표시영역(DA3)을 포함할 수 있다. 제1표시영역(DA1)은 제1폴딩영역(FA1) 및 제2폴딩영역(FA2)을 포함할 수 있다. 제2표시영역(DA2)은 제1비폴딩영역(NFA1), 제2비폴딩영역(NFA2) 및 제3비폴딩영역(NFA3)을 포함할 수 있다. 제2표시영역(DA2)은 제3표시영역(DA3)을 둘러쌀 수 있다. 제1표시영역(DA1) 및 제2표시영역(DA2)은 메인 영상이 표시되는 영역일 수 있고, 제3표시영역(DA3)은 보조 영상이 표시되는 영역일 수 있다. 보조 영상은 메인 영상과 함께 하나의 전체 영상을 형성할 수도 있고, 보조 영상은 메인 영상으로부터 독립된 영상일 수도 있다.
제3표시영역(DA3)은 컴포넌트와 중첩하는 영역일 수 있다. 제3표시영역(DA3)에서 표시장치의 광투과율은 약 10% 이상, 보다 바람직하게 25% 이상이거나, 40% 이상이거나, 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다. 일 실시예에서, 제3표시영역(DA3)에서 표시장치의 광 또는 음향의 투과율은 제1표시영역(DA1) 및 제2표시영역(DA2)에서 표시장치의 광 또는 음향의 투과율보다 높거나 같을 수 있다.
표시패널(10a)에서 제3표시영역(DA3)은 적어도 하나 구비될 수 있다. 예를 들어, 표시패널(10a)은 하나의 제3표시영역(DA3)을 구비하거나, 복수의 제3표시영역(DA3)들을 구비할 수 있다. 도 20에서 제3표시영역(DA3)이 제1비폴딩영역(NFA1)에 배치되고 있으나, 이는 예시적이다. 다른 실시예에서 제3표시영역(DA3)은 제2비폴딩영역(NFA2) 또는 제3비폴딩영역(NFA3)에 배치될 수 있다. 표시패널(10a)이 복수의 제3표시영역(DA3)들을 구비하는 경우, 제3표시영역(DA3)들의 위치, 형상 및 크기는 서로 상이할 수 있다.
도 21을 참조하면, 제3표시영역(DA3)은 컴포넌트영역(DA31)과 컴포넌트영역(DA31)을 적어도 부분적으로 둘러싸는 중간영역(DA32)을 포함할 수 있다. 따라서, 중간영역(DA32)은 컴포넌트영역(DA31)과 제2표시영역(DA2) 사이에 위치할 수 있다. 제3표시영역(DA3)에는 제1보조화소(P41) 및 제2보조화소(P42)가 배치될 수 있다. 제1보조화소(P41)는 제1보조화소회로(PC41) 및 이와 연결된 제1보조표시요소(DE41)를 포함할 수 있다. 제2보조화소(P42)는 제2보조화소회로(PC42) 및 이와 연결된 제2보조표시요소(DE42)를 포함할 수 있다. 제1보조표시요소(DE41)는 컴포넌트영역(DA31)에 배치되고, 제1보조화소회로(PC41)는 중간영역(DA32)에 배치될 수 있다. 제1보조표시요소(DE41)는 제1보조화소회로(PC41)와 연결선(TWL)에 의해 연결될 수 있다. 제2보조화소회로(PC42)와 제2보조표시요소(DE42)는 중간영역(DA32)에 배치될 수 있다.
이하, 도 7, 도 21, 도 22 및 도 23을 함께 참조하여 설명한다.
제1표시영역(DA1)에는 제1화소회로(PC1) 및 이와 연결된 제1표시요소(DE1)를 포함하는 제1화소(P1), 및 제2화소회로(PC2) 및 이와 연결된 제2표시요소(DE2)를 포함하는 제2화소(P2)가 배치될 수 있다. 제1화소회로(PC1), 제2화소회로(PC2) 및 제1표시요소(DE1)는 제1표시영역(DA1)의 살대 대응영역(DA11)에 배치되고, 제2표시요소(DE2)는 제1표시영역(DA1)의 슬릿 대응영역(DA12)에 배치될 수 있다. 살대 대응영역(DA11)에 배치된 제2화소회로(PC2)는 연결선(CWL)에 의해 슬릿 대응영역(DA12)에 배치된 제2표시요소(DE2)와 연결될 수 있다.
제2표시영역(DA2)에는 제3화소회로(PC3) 및 이와 연결된 제3표시요소(DE3)를 포함하는 제3화소(P3)가 배치될 수 있다.
이하, 설명의 편의상 제1표시영역(DA1)에서 제2표시요소(DE2)와 제2화소회로(PC2)를 연결하는 선은 제1연결선(CWL)이라 하고, 제3표시영역(DA3)에서 제1보조표시요소(DE41)와 제1보조화소회로(PC41)를 연결하는 선은 제2연결선(TWL)이라 한다.
제3표시영역(DA3)에는 제1보조화소회로(PC41)와 이와 연결된 제1보조표시요소(DE41)를 포함하는 제1보조화소(P41) 및 제2보조화소회로(PC42)와 이와 연결된 제2보조표시요소(DE42)를 포함하는 제2보조화소(P42)가 배치될 수 있다. 제1보조화소회로(PC41), 제2보조화소회로(PC42) 및 제2보조표시요소(DE42)는 중간영역(DA32)에 배치되고, 제1보조표시요소(DE41)는 컴포넌트영역(DA31)에 배치될 수 있다. 제1보조화소회로(PC41)와 제2보조화소회로(PC42)는 각각 적어도 하나의 박막트랜지스터를 포함할 수 있다. 제1보조화소회로(PC41)는 제2연결선(TWL)에 의해서 제1보조표시요소(DE41)와 연결될 수 있다.
컴포넌트(40)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상소자를 구비할 수도 있다. 또는, 컴포넌트(40)는 태양전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서 등을 포함하는 적어도 하나의 센서일 수 있다. 또는, 컴포넌트(40)는 음향을 수신하는 기능을 갖는 음향수신장치일 수도 있다. 컴포넌트(40)의 기능이 제한되는 것을 최소화하기 위해 컴포넌트영역(DA31)에 배치된 제1보조표시요소(DE41)를 구동하는 제1보조화소회로(PC41)는 컴포넌트영역(DA31)에 배치되지 않고, 중간영역(DA32)에 배치될 수 있다. 따라서, 컴포넌트영역(DA31)에서 표시패널(10a)의 투과율은 제1표시영역(DA1) 및 제2표시영역(DA2)에서 표시패널(10a)의 투과율보다 높을 수 있다. 제3표시영역(DA3)에는 복수의 컴포넌트(40)들이 배치될 수 있다. 복수의 컴포넌트(40)들은 서로 기능을 달리할 수 있다.
제3표시영역(DA3)은 컴포넌트(40)로부터 방출되는 빛/신호나 컴포넌트(40)로 입사되는 빛/신호가 투과(transmission)되는 투과영역을 포함할 수 있다. 제3표시영역(DA3)에서 투과영역은 컴포넌트영역(DA31) 중 제1보조표시요소(DE41)의 화소전극(애노드)이 배치되지 않는 나머지 영역일 수 있다. 투과영역은 컴포넌트영역(DA31) 중 제1보조표시요소(DE41)가 발광되는 영역 이외의 영역일 수 있다. 투과영역은 컴포넌트영역(DA31)에서 제1보조표시요소(DE41)들 사이의 영역을 포함할 수 있다. 투과영역에는 절연층(IL, IL')의 일부 층만이 배치될 수 있다. 투과영역에는 대향전극(캐소드)이 배치될 수 있다. 투과영역에는 박막봉지층(TFEL)의 무기봉지층 및/또는 유기봉지층이 배치될 수 있다. 투과영역에는 금속 및/또는 투명 전도성 물질로 형성된 도전선이 배치될 수 있다. 투과영역에는 기판(100), 편광판 및 접착제, 윈도우가 배치될 수 있다.
제1표시영역(DA1), 제2표시영역(DA2) 및 제3표시영역(DA3)은 주변영역(PA)으로 둘러싸일 수 있다. 주변영역(PA)은 벤딩축(BAX)을 기준으로 벤딩되는 벤딩영역(BA)을 포함할 수 있다. 벤딩영역(BA)에서 기판(100)이 벤딩되어 기판(100)의 구동칩이 연결된 영역이 표시영역(DA)의 뒤쪽에 위치하여 사용자는 표시영역(DA)이 표시장치의 대부분을 차지하는 것으로 인식할 수 있다.
도 23 내지 도 26은 일 실시예에 따른 표시패널의 일부를 개략적으로 나타낸 단면도들이다. 도 23 및 도 24는 일 실시예에 따른 표시패널의 제2화소를 개략적으로 나타낸 단면도이다. 도 25 및 도 26은 일 실시예에 따른 표시패널의 제1보조화소의 일부를 개략적으로 나타낸 단면도들이다.
제1화소회로(PC1), 제2화소회로(PC2) 및 제1표시요소(DE1)는 제1표시영역(DA1)의 살대 대응영역(DA11)에 배치되고, 제2표시요소(DE2)는 제1표시영역(DA1)의 슬릿 대응영역(DA12)에 배치될 수 있다. 제2화소회로(PC2)는 제1연결선(CWL)에 의해 제2표시요소(DE2)와 연결될 수 있다. 제2표시영역(DA2)에는 제3화소회로(PC3) 및 이와 연결된 제3표시요소(DE3)를 포함하는 제3화소(P3)가 배치될 수 있다. 제1보조화소회로(PC41), 제2보조화소회로(PC42) 및 제2보조표시요소(DE42)는 제3표시영역(DA3)의 중간영역(DA32)에 배치되고, 제1보조표시요소(DE41)는 제3표시영역(DA3)의 컴포넌트영역(DA31)에 배치될 수 있다.
일 실시예에서, 제1화소회로(PC1), 제2화소회로(PC2), 제3화소회로(PC3), 제1보조화소회로(PC41) 및 제2보조화소회로(PC42)는 각각 실리콘 반도체를 포함하는 제1박막트랜지스터(TFT1) 및 산화물 반도체를 포함하는 제2박막트랜지스터(TFT2)를 포함할 수 있다. 제1화소회로(PC1), 제2화소회로(PC2), 제3화소회로(PC3), 제1보조화소회로(PC41) 및 제2보조화소회로(PC42)는 각각 커패시터(Cst)를 더 포함할 수 있다.
제1박막트랜지스터(TFT1)는 실리콘 반도체를 포함하는 제1반도체층(ACT1), 제1반도체층(ACT1)과 절연된 제1게이트전극(GE1)을 포함할 수 있다. 제1박막트랜지스터(TFT1)는 제1반도체층(ACT1)과 연결된 제1소스전극(SE1) 및/또는 제1드레인전극(DE1)을 포함할 수 있다. 제1박막트랜지스터(TFT1)는 구동 박막트랜지스터로서 기능할 수 있다.
제2박막트랜지스터(TFT2)는 산화물 반도체를 포함하는 제2반도체층(ACT2), 제2반도체층(ACT2)과 절연된 제2게이트전극(GE2)을 포함할 수 있다. 제2박막트랜지스터(TFT2)는 제2반도체층(ACT2)과 연결된 제2소스전극(SE2) 및/또는 제2드레인전극(DE2)을 포함할 수 있다. 제2박막트랜지스터(TFT2)는 스위칭 박막트랜지스터로서 기능할 수 있다. 또는 제2박막트랜지스터(TFT2)는 구동 박막트랜지스터가 아닌 다른 어떠한 박막트랜지스터일 수도 있다.
본 실시예들에 있어서 구동박막트랜지스터를 제외한 나머지 박막트랜지스터들 중 적어도 하나가 산화물 반도체로 구성된 활성층을 포함하도록 구성함으로써, 디스플레이 장치의 소비 전력을 감소시킬 수 있다.
또한, 본 실시예에 따른 제1박막트랜지스터(TFT1)의 하부에는 제1박막트랜지스터(TFT1)와 중첩된 하부 차단층(BSL)이 배치될 수 있다. 하부 차단층(BSL)에는 정전압이 인가될 수 있다. 하부 차단층(BSL)이 제1박막트랜지스터(TFT1)의 하부에 배치됨에 따라 제1박막트랜지스터(TFT1)은 주변 간섭 신호들의 영향을 적게 받아 신뢰성이 더욱 향상될 수 있다.
이하, 도 23 내지 도 26을 참조하여, 표시패널(10a)에 포함된 구성들이 적층된 구조에 대해서 설명한다. 전술된 실시예들과 상이한 부분을 중심으로 설명하며, 동일한 구성에 대한 중복하는 설명은 생략한다.
기판(100) 상에 버퍼층(110)이 배치되고, 하부 차단층(BSL)은 기판(100)과 버퍼층(110) 사이에 배치될 수 있다. 하부 차단층(BSL)은 전도성 물질로 구비될 수 있다. 일부 실시예예서, 하부 차단층(BSL)은 투명한 전도성 물질을 포함할 수 있다. 예컨대, 하부 차단층(BSL)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 기판(100)과 하부 차단층(BSL) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 배리어층은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
버퍼층(110) 상에는 실리콘 반도체를 포함하는 제1반도체층(ACT1)이 배치되며, 제1반도체층(ACT1)은 폴리 실리콘 또는 비정질 실리콘을 포함할 수 있다. 제1반도체층(ACT1)은 채널영역, 소스영역 및 드레인영역을 포함할 수 있다.
제1반도체층(ACT1)을 덮도록 제1절연층(111)이 배치될 수 있다. 제1절연층(111) 상부에는 제1반도체층(ACT1)과 중첩되도록 제1게이트전극(GE1)이 배치될 수 있다. 제1게이트전극(GE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(GE1)은 Mo의 단층일 수 있다.
제2절연층(112)은 제1게이트전극(GE1)을 덮고, 제1게이트전극(GE1) 상에는 커패시터(Cst)가 중첩 배치될 수 있다. 커패시터(Cst)는 하부전극(CE1) 및 상부전극(CE2)을 포함할 수 있다.
제2절연층(112) 상에는 하부 게이트전극(BGE)이 배치될 수 있다. 하부 게이트전극(BGE)은 제2박막트랜지스터(TFT2)의 제2반도체층(ACT2)과 중첩되어 제2박막트랜지스터(TFT2)에 스캔신호를 인가할 수 있다. 이 경우, 제2박막트랜지스터(TFT2)는 제2반도체층(ACT2)의 상부 및 하부에 게이트전극이 배치되는 이중 게이트전극 구조일 수 있다.
제3절연층(113)은 상부전극(CE2) 및 하부 게이트전극(BGE)을 덮을 수 있다. 제3절연층(113) 상에는 산화물 반도체를 포함하는 제2반도체층(AT2)이 배치될 수 있다. 제2반도체층(ACT2)은 채널영역, 소스영역 및 드레인영역을 포함할 수 있다. 제2반도체층(ACT2)은 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 하프늄(Hf), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 일부 실시예에서, 제2반도체층(ACT2)은 ZnO에 인듐(In)과 갈륨(Ga)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O) 반도체일 수 있다.
제2반도체층(ACT2) 상에는 제2게이트전극(GE2)이 배치되고, 제2반도체층(ACT2)과 제2게이트전극(GE2) 사이에 제4절연층(114)이 배치될 수 있다. 제2게이트전극(GE2)은 제2반도체층(ACT2)과 중첩되도록 배치되며, 제4절연층(114)에 의해서 제2반도체층(ACT2)과 절연될 수 있다.
제4절연층(114)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 또는 하프늄산화물(HfO2)등을 포함할 수 있다. 제4절연층(114)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제4절연층(114) 상에 하부 신호선(W1)이 배치될 수 있다. 일 실시예에서 하부 신호선(W1)은 스캔선일 수 있고, 스캔선은 제3절연층(113) 및 제4절연층(114)에 구비된 컨택홀을 통해 하부 게이트전극(BGE)과 연결될 수 있다. 스캔선은 하부 게이트전극(BGE)으로 스캔신호를 전달할 수 있다.
제2게이트전극(GE2) 상에는 제5절연층(115)이 배치될 수 있다. 제5절연층(115) 상에는 제1반도체층(ACT1)과 연결된 제1소스전극(SE1) 및/또는 제1드레인전극(DE1), 제2반도체층(ACT2)과 연결된 제2소스전극(SE2) 및/또는 제2드레인전극(DE2)이 배치될 수 있다.
제5절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 등을 포함할 수 있다. 제5절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1소스전극(SE1) 및/또는 제1드레인전극(DE1), 제2소스전극(SE2) 및/또는 제2드레인전극(DE2)은 금속, 전도성 산화물 등 도전성이 높은 물질로 구비될 수 있다. 예컨대, 제1소스전극(SE1) 및/또는 제1드레인전극(DE1), 제2소스전극(SE2) 및/또는 제2드레인전극(DE2)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함한 단층 또는 다층으로 이루어질 수 있다. 일부 실시예에서, 제1소스전극(SE1) 및/또는 제1드레인전극(DE1), 제2소스전극(SE2) 및/또는 제2드레인전극(DE2) 순차적으로 배치된 티타늄, 알루미늄, 및 티타늄(Ti/Al/Ti)의 삼중층으로 구비될 수 있다.
제1소스전극(SE1) 및/또는 제1드레인전극(DE1), 제2소스전극(SE2) 및/또는 제2드레인전극(DE2) 상에는 제1유기절연층(OIL1)이 배치될 수 있다.
제1유기절연층(OIL1) 상에 연결전극(CM)이 배치될 수 있다. 연결전극(CM)은 제1유기절연층(OIL1)의 컨택홀을 통해 각각 제1드레인전극(DE1) 또는 제1소스전극(SE1)과 전기적으로 연결될 수 있다. 연결전극(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다. 일 실시예로, 연결전극(CM)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
제1유기절연층(OIL1) 상에 적어도 하나의 상부 신호선(W2)이 더 배치될 수 있다. 적어도 하나의 상부 신호선(W2)은 데이터선, 구동전압선 등일 수 있다. 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2) 또는 제2드레인전극(DE2)은 데이터선 또는 구동전압선과 직접 또는 다른 박막트랜지스터를 통해 연결될 수 있다. 제1유기절연층(OIL1) 상에 제2유기절연층(OIL2) 및 제3유기절연층(OIL3)이 배치될 수 있다.
유기절연층(OIL) 상에는 표시요소들(DE1, DE2, DE3, DE41, DE42)이 배치될 수 있다. 표시요소들(DE1, DE2, DE3, DE41, DE42)은 유기발광다이오드(OLED)일 수 있다. 표시요소들(DE1, DE2, DE3, DE41, DE42) 각각은 대응하는 화소회로들(PC1, PC2, PC3, PC41, PC42) 각각에 전기적으로 연결될 수 있다. 표시요소들(DE1, DE2, DE3, DE41, DE42) 각각은 화소전극(511), 발광층(513) 및 대향전극(515)을 포함할 수 있다.
화소전극(511)은 제3유기절연층(OIL3) 상에 배치될 수 있다. 화소전극(511)은 연결전극(CM)을 통해 제1박막트랜지스터(TFT1)와 직접 연결되거나, 연결전극(CM)에 연결된 다른 박막트랜지스터(미도시)를 경유하여 제1박막트랜지스터(TFT1)와 간접적으로 연결될 수도 있다.
일부 실시예에서, 표시패널(10a)의 무기절연층(IIL)은 제1표시영역(DA1), 제2표시영역(DA2) 및 제3표시영역(DA3)의 중간영역(DA32)의 화소영역(PCA)의 경계에 대응하는 그루브(GV) 및 제3표시영역(DA3)의 컴포넌트영역(DA31)에 대응하는 그루브(GV2) 또는 개구를 구비할 수 있다. 예컨대, 버퍼층(110), 제1절연층(111), 제2절연층(112), 제3절연층(113), 제4절연층(114) 및 제5절연층(115)을 통칭하여 무기절연층(IIL)이라고 하면, 도 23 내지 도 26에 도시된 바와 같이, 무기절연층(IIL)의 일부가 제거되어 화소영역(PCA)의 경계에 대응하는 그루브(GV)와 컴포넌트영역(DA31)에 대응하는 그루브(GV2)가 형성될 수 있다.
그루브들(GV, GV2)을 형성하는 절연층들의 개구들은 별도의 공정을 통하여 각각 형성되거나, 동일한 공정을 통해 동시에 형성될 수 있다. 개구들이 별도의 공정으로 각각 형성되는 경우, 그루브들(GV, GV2)은 계단 형상과 같은 단차를 가질 수 있다. 제1유기절연층(OIL1)은 그루브들(GV, GV2)을 채울 수 있다.
제2표시요소(DE2)의 화소전극(511)은 제1연결선(CWL)을 통해 연결전극(CM)에 연결됨으로써 제2화소회로(PC2)에 연결될 수 있다. 제1연결선(CWL)의 일 단은 제2화소회로(PC2)와 연결되고, 타단은 제2표시요소(DE2)의 화소전극(511)과 연결될 수 있다. 제1연결선(CWL)은 그루브(GV)를 가로지르며 살대 대응영역(DA11) 및 슬릿 대응영역(DA12)에 연속하게 위치할 수 있다. 제1연결선(CWL)의 일단은 살대 대응영역(DA11)에서 제2화소회로(PC2)와 연결되고, 타단은 슬릿 대응영역(DA12)에서 컨택홀을 통해 연결전극(CM)에 연결되어 제2표시요소(DE2)의 화소전극(511)에 연결될 수 있다.
제1연결선(CWL)은 제1상부연결선(UCWL) 또는 제1하부연결선(LCWL)일 수 있다. 도 23에 도시된 바와 같이, 제1상부연결선(UCWL)은 제2유기절연층(OIL2) 및 제3유기절연층(OIL3) 사이에 배치될 수 있다. 제1상부연결선(UCWL)은 제2유기절연층(OIL2)의 컨택홀을 통해 연결전극(CM)과 연결될 수 있다. 제1상부연결선(UCWL)은 제3유기절연층(OIL3)의 홀을 통해 제2표시요소(DE2)의 화소전극(511)과 연결될 수 있다. 도 24에 도시된 바와 같이, 제1하부연결선(LCWL)은 무기절연층(IIL) 및 제1유기절연층(OIL1) 사이에 배치될 수 있다. 제1하부연결선(LCWL)은 그루브(GV)의 내벽을 따라 배치되고, 제1유기절연층(OIL1)에 의해 덮일 수 있다. 제1하부연결선(LCWL)은 제1유기절연층(OIL1)의 컨택홀을 통해 연결전극(CM)과 전기적으로 연결될 수 있다. 제1하부연결선(LCWL)은 제2유기절연층(OIL2) 및 제3유기절연층(OIL3)의 홀들을 통해 제2표시요소(DE2)와 연결될 수 있다.
제1보조표시요소(DE41)의 화소전극(511)은 제2연결선(TWL)을 통해 연결전극(CM)과 연결될 수 있다. 제2연결선(TWL)의 일 단은 제1보조화소회로(PC41)와 연결되고, 타단은 제1보조표시요소(DE41)의 화소전극(511)과 연결될 수 있다. 제2연결선(TWL)은 제2상부연결선(UTWL) 또는 제2하부연결선(LTWL)일 수 있다. 도 25에 도시된 바와 같이, 제2상부연결선(UTWL)은 제2유기절연층(OIL2) 및 제3유기절연층(OIL3) 사이에 배치될 수 있다. 제2상부연결선(UTWL)은 제2유기절연층(OIL2)의 컨택홀을 통해 연결전극(CM)과 전기적으로 연결될 수 있다. 제2상부연결선(UTWL)은 제3유기절연층(OIL3)의 홀을 통해 제1보조표시요소(DE41)의 화소전극(511)과 연결될 수 있다. 도 26에 도시된 바와 같이, 제2하부연결선(LTWL)은 무기절연층(IIL) 및 제1유기절연층(OIL1) 사이에 배치될 수 있다. 제2하부연결선(LTWL)은 제1유기절연층(OIL1)의 컨택홀을 통해 연결전극(CM)과 연결될 수 있다. 제2하부연결선(LTWL)은 제2유기절연층(OIL2) 및 제3유기절연층(OIL3)의 홀들을 통해 제1보조표시요소(DE41)와 연결될 수 있다.
제1연결선(CWL) 및 제2연결선(TWL)은 불투명 도전선 또는 투명한 도전선일 수 있다. 불투명 도전선은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등의 금속을 포함하며 단층 또는 다층으로 이루어질 수 있다. 투명한 도전선은 투명한 전도성 산화물(Transparent Conducting Oxide, TCO)을 포함할 수 있다. 예를 들어, 투명한 도전선은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 제1연결선(CWL) 및 제2연결선(TWL)은 제1표시영역(DA1)에 배치되는 일 도전선과 동일한 공정을 통해서 형성될 수도 있고, 별도의 공정을 통해서 형성될 수도 있다. 제1연결선(CWL) 및 제2연결선(TWL)은 동일한 공정을 통해서 동시에 형성될 수도 있고, 별도의 공정을 통해서 형성될 수도 있다.
유기절연층(OIL) 상에는 화소정의층(119)이 배치될 수 있다. 발광층(513)이 화소정의층(119)의 개구에 대응하도록 각 화소마다 배치될 수 있다. 발광층(513)의 아래와 위에는 각각 제1공통층(미도시) 및/또는 제2공통층(미도시)이 배치될 수 있다. 발광층(513)의 상부에는 대향전극(515)이 배치될 수 있다.
전술된 실시에들에서, 표시장치가 2개의 폴딩영역을 포함하여 2번 접히는 구조를 개시하나, 이는 예시적인 것으로, 다른 실싱예에서 표시장치는 하나 또는 하나 이상의 폴딩영역을 포함할 수도 있고, 두루말이처럼 말리는 표시장치의 경우 표시장치의 전체가 폴딩영역에 해당될 수 있다.
전술된 실시예들에서, 제1표시영역(DA1), 제2표시영역(DA2) 및 제3표시영역(DA3)의 화소들이 펜타일(PenTileTM) 구조로 배치되고 있다. 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 제1표시영역(DA1), 제2표시영역(DA2) 및 제3표시영역(DA3)의 화소들은 스트라이프 구조, 델타 구조 등 다양한 화소 배치 구조로 배치될 수 있다. 또한 제1표시영역(DA1), 제2표시영역(DA2) 및 제3표시영역(DA3) 중 적어도 하나의 화소 배치 구조가 상이할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시장치
10, 10a: 표시패널
100: 기판
IIL: 무기절연층
OIL: 유기절연층
CWL, TWL: 연결선
DA1: 제1표시영역
DA2: 제2표시영역
DA3: 제3표시영역

Claims (21)

  1. 폴딩영역 및 비폴딩영역이 정의된 표시패널; 및
    상기 표시패널의 일면에 배치되고, 상기 표시패널의 폴딩영역에 대응하는 제1영역 및 상기 표시패널의 비폴딩영역에 대응하는 제2영역을 포함하는 지지층;을 포함하고,
    상기 지지층의 제1영역은 복수의 슬릿들을 포함하고,
    상기 표시패널의 폴딩영역은 상기 지지층의 슬릿에 대응하는 슬릿 대응영역 및 상기 지지층의 살대에 대응하는 살대 대응영역을 포함하고,
    상기 표시패널은,
    상기 살대 대응영역에 배치된 제1표시요소;
    상기 살대 대응영역에 배치되고, 상기 제1표시요소에 연결된 제1화소회로;
    상기 슬릿 대응영역에 배치된 제2표시요소; 및
    상기 살대 대응영역에 배치되고, 상기 제2표시요소에 연결된 제2화소회로;를 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 지지층의 슬릿은 상기 폴딩영역의 폴딩축과 평행한 제1방향을 따르는 길이를 갖는, 표시장치.
  3. 제2항에 있어서,
    상기 표시패널의 살대 대응영역은 상기 지지층의 상기 제1방향에 수직인 제2방향으로의 살대의 폭에 대응하는 크기를 갖는, 표시장치.
  4. 제1항에 있어서,
    상기 표시패널이 상기 제2표시요소와 상기 제2화소회로를 연결하는 제1연결선;을 더 포함하는 표시장치.
  5. 제4항에 있어서,
    상기 제1연결선은 상기 제2화소회로가 포함하는 박막트랜지스터의 소스전극 또는 드레인전극과 동일층에 배치된, 표시장치.
  6. 제4항에 있어서,
    상기 제1연결선은 상기 제2화소회로가 포함하는 박막트랜지스터의 소스전극 또는 드레인전극과 상기 제2표시요소 사이의 층에 배치된, 표시장치.
  7. 제1항에 있어서,
    상기 표시패널이 상기 제1화소회로 및 상기 제2화소회로를 각각 둘러싸는 그루브를 갖는 무기절연층;을 더 포함하는 표시장치.
  8. 제7항에 있어서,
    상기 표시패널이 상기 그루브를 덮으며 상기 무기절연층 상부에 배치된 유기절연층;을 더 포함하는 표시장치.
  9. 제8항에 있어서,
    상기 무기절연층은 상기 그루브가 둘러싸는 복수의 무기절연패턴들을 포함하고,
    상기 유기절연층은 상기 무기절연패턴들 사이에 배치된, 표시장치.
  10. 제1항에 있어서,
    상기 표시패널은,
    상기 비폴딩영역에 배치된 제3표시요소; 및
    상기 비폴딩역에 배치되고, 상기 제3표시요소에 연결된 제3화소회로;를 더 포함하는 표시장치.
  11. 제1항에 있어서,
    상기 표시패널 하부에 배치된 컴포넌트;를 더 포함하고,
    상기 표시패널은 상기 비폴딩영역 내에 상기 컴포넌트에 중첩하는 컴포넌트영역과 상기 컴포넌트영역과 상기 비폴딩영역 사이의 중간영역이 정의된, 표시장치.
  12. 제11항에 있어서,
    상기 컴포넌트는 카메라, 쵤상소자, 태양전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서를 포함하는 적어도 하나의 센서, 및 음향수신장치 중의 하나인, 표시장치.
  13. 제12항에 있어서,
    상기 표시패널은,
    상기 컴포넌트영역에 배치된 제4표시요소;
    상기 중간영역에 배치되고, 상기 제4표시요소에 연결된 제4화소회로;
    상기 중간영역에 배치된 제5표시요소; 및
    상기 중간영역에 배치되고, 상기 제5표시요소에 연결된 제5화소회로;를 더 포함하는 표시장치.
  14. 제13항에 있어서,
    상기 컴포넌트영역은 상기 제4표시요소를 둘러싸는 투과영역을 포함하는 포함하는, 표시장치.
  15. 제13항에 있어서,
    상기 표시패널은 상기 제4표시요소와 상기 제4화소회로를 연결하는 제2연결선;을 더 포함하는 표시장치.
  16. 제15항에 있어서,
    상기 제2연결선은 상기 제1연결선과 동일층에 배치되고, 상기 제1연결선과 동일 물질을 포함하는, 표시장치.
  17. 폴딩영역 및 비폴딩영역이 정의된 표시패널; 및
    상기 표시패널의 일면에 배치되고, 상기 표시패널의 폴딩영역에 대응하는 제1영역 및 상기 표시패널의 비폴딩영역에 대응하는 제2영역을 포함하는 지지층;을 포함하고,
    상기 지지층의 제1영역은 복수의 슬릿들을 포함하고,
    상기 표시패널의 폴딩영역은 상기 지지층의 슬릿에 대응하는 슬릿 대응영역 및 상기 지지층의 살대에 대응하는 살대 대응영역을 포함하고,
    상기 표시패널은,
    상기 슬릿 대응영역에 배치된 제1표시요소;
    상기 살대 대응영역에 배치되고, 상기 제1표시요소에 연결된 제1화소회로;
    상기 제1화소회로를 둘러싸는 그루브를 갖는 무기절연층; 및
    상기 그루브를 덮으며 상기 무기절연층 상부에 배치된 유기절연층;을 포함하는 표시장치.
  18. 제17항에 있어서,
    상기 표시패널이 상기 제1표시요소와 상기 제1화소회로를 연결하는 제1연결선;을 더 포함하고,
    상기 제1연결선은 상기 제1화소회로가 포함하는 박막트랜지스터의 소스전극 또는 드레인전극 동일층에 배치된, 표시장치.
  19. 제17항에 있어서,
    상기 표시패널이 상기 제1표시요소와 상기 제1화소회로를 연결하는 제1연결선;을 더 포함하고,
    상기 제1연결선은 상기 제1화소회로가 포함하는 박막트랜지스터의 소스전극 또는 드레인전극과 상기 제1표시요소 사이의 층에 배치된, 표시장치.
  20. 제17항에 있어서,
    상기 표시패널 하부에 배치된 컴포넌트;를 더 포함하고,
    상기 표시패널은 상기 비폴딩영역 내에 상기 컴포넌트에 중첩하는 컴포넌트영역과 상기 컴포넌트영역과 상기 비폴딩영역 사이의 중간영역이 정의되고,
    상기 표시패널은,
    상기 컴포넌트영역에 배치된 제2표시요소;
    상기 중간영역에 배치되고, 상기 제2표시요소에 연결된 제2화소회로;를 더 포함하는 표시장치.
  21. 제20항에 있어서,
    상기 표시패널은,
    상기 제1표시요소와 상기 제1화소회로를 연결하는 제1연결선; 및
    상기 제2표시요소와 상기 제2화소회로를 연결하는 제2연결선;을 더 포함하고,
    상기 제2연결선은 상기 제1연결선과 동일층에 배치되고, 상기 제1연결선과 동일 물질을 포함하는, 표시장치.
KR1020220057983A 2022-05-11 2022-05-11 표시장치 KR20230159664A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220057983A KR20230159664A (ko) 2022-05-11 2022-05-11 표시장치
US18/073,239 US20230371308A1 (en) 2022-05-11 2022-12-01 Display apparatus
CN202310522217.8A CN117062498A (zh) 2022-05-11 2023-05-10 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220057983A KR20230159664A (ko) 2022-05-11 2022-05-11 표시장치

Publications (1)

Publication Number Publication Date
KR20230159664A true KR20230159664A (ko) 2023-11-21

Family

ID=88652388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220057983A KR20230159664A (ko) 2022-05-11 2022-05-11 표시장치

Country Status (3)

Country Link
US (1) US20230371308A1 (ko)
KR (1) KR20230159664A (ko)
CN (1) CN117062498A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050259B (zh) * 2021-03-09 2023-11-14 京东方科技集团股份有限公司 一种阵列基板及拼接屏

Also Published As

Publication number Publication date
US20230371308A1 (en) 2023-11-16
CN117062498A (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
US11061498B2 (en) Display module
US11043656B2 (en) Display device incorporating a scattering pattern
KR102701032B1 (ko) 터치 스크린 및 이를 구비한 표시 장치
CN111668286A (zh) 一种触控显示装置
US11723255B2 (en) Display device
EP3709140B1 (en) Display device
CN110580109A (zh) 触摸传感器和显示装置
KR20200042995A (ko) 터치 센서 및 이를 포함한 표시 장치
US11579734B2 (en) Touch sensor and display device having the same
US11467701B2 (en) Touch sensor, fabricating method thereof, and display device having the same
CN113053949A (zh) 显示装置
KR20230159751A (ko) 표시패널 및 이를 구비하는 표시장치
KR20230159664A (ko) 표시장치
EP4354506A1 (en) Display panel and electronic device comprising same
KR20240066313A (ko) 표시 장치
US11637154B2 (en) Display device and method for manufacturing the same
KR20230000509A (ko) 표시 패널 및 이를 구비한 전자 기기
CN220570914U (zh) 显示装置
US20240324376A1 (en) Display panel and electronic apparatus including the same
US20230371318A1 (en) Display apparatus
KR20240036772A (ko) 표시 장치
KR20240137175A (ko) 표시 장치
KR20240017278A (ko) 표시 장치
CN118695679A (zh) 显示设备
CN117082940A (zh) 显示装置