KR20240036772A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240036772A
KR20240036772A KR1020220115104A KR20220115104A KR20240036772A KR 20240036772 A KR20240036772 A KR 20240036772A KR 1020220115104 A KR1020220115104 A KR 1020220115104A KR 20220115104 A KR20220115104 A KR 20220115104A KR 20240036772 A KR20240036772 A KR 20240036772A
Authority
KR
South Korea
Prior art keywords
wiring
area
pixel circuit
disposed
pixel
Prior art date
Application number
KR1020220115104A
Other languages
English (en)
Inventor
이성은
김경호
김연준
최종현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220115104A priority Critical patent/KR20240036772A/ko
Priority to US18/122,376 priority patent/US20240090259A1/en
Priority to CN202322296253.5U priority patent/CN221283672U/zh
Publication of KR20240036772A publication Critical patent/KR20240036772A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 화소회로영역들, 상기 화소회로영역들 사이에 배치된 배선영역들, 및 상기 배선영역들 사이에 배치되며, 배선이 배치되지 않는 비배선영역들을 구비한 기판; 상기 화소회로영역들에 배치되며, 적어도 하나의 박막트랜지스터를 포함하는 화소회로; 상기 화소회로영역들 및 상기 배선영역들에 배치된 복수의 배선; 및 상기 화소회로와 연결된 화소전극을 구비한 표시요소;를 포함하며, 상기 화소전극의 면적은 상기 화소회로가 배치된 면적보다 큰, 표시 장치를 제공한다.

Description

표시 장치{Display Apparatus}
본 발명을 표시 장치에 관한 것이다.
근래에 표시 패널은 그 용도가 다양해지고 있다. 또한, 표시 패널의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 패널 중 표시영역이 차지하는 면적을 확대하면서, 상대적으로 좁은 외곽영역에 구성요소들을 배치하여야 하며, 구성요소들의 배치에 따라 크랙이 발생하는 경우, 해당 크랙에 의해 표시 장치의 신뢰성이 저하되거나 표시 품질이 저하되는 문제가 생길 수 있다.
본 발명의 실시예들은, 신뢰성 및 표시 품질이 향상된 표시 장치를 제공한다.
본 발명의 일 실시예는, 화소회로영역들, 상기 화소회로영역들 사이에 배치된 배선영역들, 및 상기 배선영역들 사이에 배치되며, 배선이 배치되지 않는 비배선영역들을 구비한 기판; 상기 화소회로영역들에 배치되며, 적어도 하나의 박막트랜지스터를 포함하는 화소회로; 상기 화소회로영역들 및 상기 배선영역들에 배치된 복수의 배선; 및 상기 화소회로와 연결된 화소전극을 구비한 표시요소;를 포함하며, 상기 화소전극의 면적은 상기 화소회로가 배치된 면적보다 큰, 표시 장치를 제공한다.
일 실시예에 있어서, 상기 화소회로영역들과 상기 배선영역들은 x 방향 및 y 방향으로 교번적으로 배치될 수 있다.
일 실시예에 있어서, 상기 비배선영역들 중 하나의 면적은 상기 화소회로영역들 중 하나의 면적의 10% 이상일 수 있다.
일 실시예에 있어서, 상기 표시 장치는 폴딩영역 및 비폴딩영역을 구비하며,상기 화소회로영역들 중 하나의 면적은 상기 폴딩영역 및 상기 비폴딩영역에서 동일하게 구비될 수 있다.
일 실시예에 있어서, 상기 화소회로영역들 각각에는 2개의 화소회로가 구비될 수 있다.
일 실시예에 있어서, 상기 배선영역에 배치된 그루브를 구비하는 무기절연층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 화소전극은 상기 배선영역들과 적어도 일부 중첩할 수 있다.
일 실시예에 있어서, 상기 복수의 배선은 제1방향으로 연장된 제1배선, 및 상기 제1방향과 교차하는 제2방향으로 연장된 제2배선;을 더 포함하며, 상기 제1배선은 상기 박막트랜지스터의 게이트전극과 동일한 층에 배치되며, 상기 제2배선은 상기 제1배선과 다른 층에 배치될 수 있다.
일 실시예에 있어서, 상기 제2배선은 상기 제1배선보다 상기 기판의 상면에서 멀리 배치될 수 있다.
일 실시예에 있어서, 상기 제1배선은 스캔선을 포함하고, 상기 제2배선은 데이터선을 포함할 수 있다.
상기 화소전극의 면적은 상본 발명의 일 실시예는, 폴딩영역과 비폴딩영역을 구비하는 표시 장치에 있어서, 화소회로영역들, 상기 화소회로영역들 사이에 배치된 배선영역들, 및 상기 배선영역들 사이에 배치되며, 배선이 배치되지 않는 비배선영역들을 구비한 기판;상기 화소회로영역들에 배치되며, 적어도 하나의 박막트랜지스터를 포함하는 화소회로; 상기 화소회로영역들 및 상기 배선영역들에 배치된 복수의 배선; 상기 화소회로와 연결된 화소전극을 구비한 표시요소;를 포함하며,상기 화소회로영역들 중 하나의 면적은 상기 폴딩영역 및 상기 비폴딩영역에서 동일하게 구비된, 표시 장치를 제공한다.
일 실시예에 있어서, 상기 화소전극의 면적은 상기 화소회로가 배치된 면적보다 클 수 있다.
일 실시예에 있어서, 상기 화소회로영역들과 상기 배선영역들은 x 방향 및 y 방향으로 교번적으로 배치될 수 있다.
일 실시예에 있어서, 상기 비배선영역들 중 하나의 면적은 상기 화소회로영역들 중 하나의 면적의 10% 이상일 수 있다.
일 실시예에 있어서, 상기 화소회로영역들 각각에는 2개의 화소회로가 구비될 수 있다.
일 실시예에 있어서, 상기 배선영역에 배치된 그루브를 구비하는 무기절연층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 화소전극은 상기 배선영역들과 적어도 일부 중첩할 수 있다.
일 실시예에 있어서, 상기 복수의 배선은 제1방향으로 연장된 제1배선, 및 상기 제1방향과 교차하는 제2방향으로 연장된 제2배선;을 더 포함하며, 상기 제1배선은 상기 박막트랜지스터의 게이트전극과 동일한 층에 배치되며, 상기 제2배선은 상기 제1배선과 다른 층에 배치될 수 있다.
일 실시예에 있어서, 상기 제2배선은 상기 제1배선보다 상기 기판의 상면에서 멀리 배치될 수 있다.
일 실시예에 있어서, 상기 제1배선은 스캔선을 포함하고, 상기 제2배선은 데이터선을 포함할 수 있다.
상기한 바와 같이 본 발명의 실시예들은, 화소회로영역 사이에 배치된 배선영역을 구비하고 있어 표시 장치의 신뢰성 및 표시 품질이 향상될 수 있다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 보여주는 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 접은 형태를 개략적으로 보여주는 사시도이다.
도 3a 일 실시예에 따른 어느 한 화소회로를 개략적으로 나타낸 등가 회로도이다.
도 3b는 일 실시예에 따른 어느 한 화소회로를 개략적으로 나타낸 등가 회로도이다.
도 4는 일 실시에에 따른 표시 장치에 배치된 화소회로 및 화소를 개략적으로 나타낸 평면도이다.
도 5는 일 실시예에 따른 표시 장치의 표시영역에 배치된 화소회로영역 및 배선영역을 개략적으로 나타낸 평면도이다.
도 6은 일 실시예에 따른 화소회로와 연결된 화소전극이 배치된 형상을 개략적으로 나타낸 배치도이다.
도 7은 일 실시예에 따른 화소회로와 연결된 화소전극이 배치된 형상을 개략적으로 나타낸 배치도이다.
도 8은 도 5를 I-I' 선으로 자른 단면도에 유기발광다이오드가 배치된 구성을 나타낸다.
도 9는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 보여주는 사시도이다. 도 2는 일 실시예에 따른 표시 장치를 접은 형태를 개략적으로 보여주는 사시도이다. 도 1은 표시 장치(1)가 펼쳐진(unfold) 상태를 나타낸 사시도이고, 도 2는 표시 장치(1)가 접힌(fold) 상태를 나타낸 사시도이다.
표시 장치(1)는 동영상이나 정지 영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기 뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 표시 장치(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 표시 장치(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다.
표시 장치(1)는 도 1에 도시된 바와 같이, 전체적으로 평탄하게 펼쳐질 수 있다. 표시 장치(1)는 도 2에 도시된 바와 같이, 접히거나 휘어질 수 있다.
일 실시예에서, 표시 장치(1)는 표시면이 마주하도록 접힐 수 있다. 다른 실시예에서, 표시 장치(1)는 표시면이 외부를 향하도록 접힐 수 있다. 여기서, "표시면"은 영상이 표시되는 면으로, 표시면은 표시영역(DA)과 주변영역(PA)을 포함하고, 표시영역(DA)을 통해 영상이 사용자에게 제공될 수 있다. 여기서, "접힌다"는 용어는 형태가 고정된 것이 아니라 원래의 형태로부터 다른 형태로 변형될 수 있다는 것으로서, 하나 이상의 특정선, 즉 폴딩축을 따라 접히거나(folded), 휘거나(curved), 두루마리 식으로 말리는(rolled) 것을 포함할 수 있다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 표시영역(DA)과 표시영역(DA) 외측에 위치하는 주변영역(PA)을 가질 수 있다. 표시영역(DA)은 복수의 화소(P)들이 배치되어 영상을 표시하는 영역일 수 있다. 주변영역(PA)은 표시영역(DA)을 둘러싸고, 화소(P)들이 배치되지 않는 비표시영역일 수 있다.
표시영역(DA)은 폴딩영역(FA) 및 비폴딩영역(NFA)을 포함할 수 있다. 폴딩영역(FA)은 가요성을 가지며 접힐 수 있는 폴딩영역(folding area)일 수 있고, 폴딩영역은 하나 이상일 수 있다. 비폴딩영역(NFA)은 접히지 않는 비폴딩영역일 수 있다. 여기서, 본 발명의 일 실시예에서는 접히지 않는 영역을 비폴딩영역이라고 지칭하였으나, 이는 설명의 편의를 위한 것으로서, "비폴딩"이라는 표현은 가요성이 없어 단단한 경우뿐만 아니라, 가요성이 있기는 하나 폴딩영역보다 작은 가요성을 가지는 경우, 및 가요성을 가지되 접히지 않는 경우를 포함할 수 있다. 폴딩영역(FA) 및 비폴딩영역(NFA)에는 복수의 화소(P)들이 배치되어 영상을 표시할 수 있다.
폴딩영역(FA)은 제1폴딩영역(FA1) 및 제2폴딩영역(FA2)을 포함할 수 있다. 제1폴딩영역(FA1)은 제1폴딩축(FAX1)을 기준으로 접힐 수 있고, 제2폴딩영역(FA2)은 제2폴딩축(FAX2)을 기준으로 접힐 수 있다. 일 실시예에서, 제1폴딩영역(FA1) 및 제2폴딩영역(FA2)은 비슷한 면적을 가질 수도 있다. 다른 실시예에서, 제1폴딩영역(FA1) 및 제2폴딩영역(FA2)은 서로 다른 면적을 가질 수 있다.
비폴딩영역(NFA)은 제1비폴딩영역(NFA1), 제2비폴딩영역(NFA2) 및 제3비폴딩영역(NFA3)을 포함할 수 있다. 제1비폴딩영역(NFA1)과 제2비폴딩영역(NFA2) 사이에 제1폴딩영역(FA1)이 개재되고, 제2비폴딩영역(NFA2)과 제3비폴딩영역(NFA3) 사이에 제2폴딩영역(FA2)이 개재될 수 있다.
주변영역(PA)에는 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착될 수 있고, 표시요소를 구동시키기 위한 전원을 공급하는 전압선 등이 위치할 수 있다. 예를 들어, 주변영역(PA)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버, 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버, 스캔 드라이버와 데이터 드라이버로 입력되는 신호의 공급선(클락신호선, 캐리신호선, 구동전압선 등), 및 메인 전원선 등이 배치될 수 있다.
도 3a 및 도 3b는 각각 표시패널에 배치된 어느 한 화소회로를 개략적으로 나타낸 등가 회로도이다.
도 3a를 참조하면, 화소회로(PC)는 제1 내지 제7 트랜지스터들(T1 내지 T7)을 포함할 수 있다. 트랜지스터의 종류(N형 또는 P형) 및/또는 동작 조건에 따라, 트랜지스터의 제1단자는 소스전극 또는 드레인전극이고, 제2단자는 제1단자와 다른 전극일 수 있다. 예컨대, 제1단자가 소스전극인 경우 제2단자는 드레인전극일 수 있다.
화소회로(PC)는 제1스캔신호(GW)를 전달하는 제1스캔선(SL1), 제2스캔신호(GI)를 전달하는 제2스캔선(SL2), 제3스캔신호(GB)를 전달하는 제3스캔선(SL3), 발광제어신호(EM)를 전달하는 발광제어선(EL), 데이터신호(DATA)를 전달하는 데이터선(DL), 구동전압(ELVDD)을 전달하는 구동전압선(PL), 초기화전압(VINT)을 전달하는 초기화전압선(VIL)에 연결될 수 있다. 화소회로(PC)는 표시요소로서 유기발광다이오드(OLED)에 연결될 수 있다.
제1트랜지스터(T1)는 구동전압선(PL)과 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제1트랜지스터(T1)는 제1노드(N1)와 제3노드(N3) 사이에 연결될 수 있다. 제1트랜지스터(T1)는 제5트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결되고, 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 제1트랜지스터(T1)는 제2노드(N2)에 연결된 게이트전극, 제1노드(N1)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함할 수 있다. 구동전압선(PL)은 제1트랜지스터(T1)에 구동전압(ELVDD)을 전달할 수 있다. 제1트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(DATA)를 전달받아 유기발광다이오드(OLED)에 구동전류(Ioled)를 공급할 수 있다.
제2트랜지스터(T2)(데이터 기입 트랜지스터)는 데이터선(DL)과 제1노드(N1) 사이에 연결될 수 있다. 제2트랜지스터(T2)는 제5트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다. 제2트랜지스터(T2)는 제1스캔선(SL1)에 연결된 게이트전극, 데이터선(DL)에 연결된 제1단자, 제1노드(N1)에 연결된 제2단자를 포함할 수 있다. 제2트랜지스터(T2)는 제1스캔선(SL1)을 통해 전달받은 제1스캔신호(GW)에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호(DATA)를 제1노드(N1)로 전달하는 스위칭 동작을 수행할 수 있다.
제3트랜지스터(T3)(보상 트랜지스터)는 제2노드(N2)와 제3노드(N3) 사이에 연결될 수 있다. 제3트랜지스터(T3)는 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 연결될 수 있다. 제3트랜지스터(T3)는 제1스캔선(SL1)에 연결된 게이트전극, 제2노드(N2)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함할 수 있다. 제3트랜지스터(T3)는 제1스캔선(SL1)을 통해 전달받은 제1스캔신호(GW)에 따라 턴온되어 제1트랜지스터(T1)를 다이오드 연결시킴으로써 제1트랜지스터(T1)의 문턱전압을 보상할 수 있다.
제4트랜지스터(T4)(제1 초기화 트랜지스터)는 제2노드(N2)와 초기화전압선(VIL) 사이에 연결될 수 있다. 제4트랜지스터(T4)는 제2스캔선(SL2)에 연결된 게이트전극, 제2노드(N2)에 연결된 제1단자, 초기화전압선(VIL)에 연결된 제2단자를 포함할 수 있다. 제4트랜지스터(T4)는 제2스캔선(SL2)을 통해 전달받은 제2스캔신호(GI)에 따라 턴온되어 초기화전압(VINT)을 제1트랜지스터(T1)의 게이트전극에 전달하여 제1트랜지스터(T1)의 게이트전극을 초기화시킬 수 있다.
제5트랜지스터(T5)(제1 발광제어 트랜지스터)는 구동전압선(PL)과 제1노드(N1) 사이에 연결될 수 있다. 제6트랜지스터(T6)(제2 발광제어 트랜지스터)는 제3노드(N3)와 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제5트랜지스터(T5)는 발광제어선(EL)에 연결된 게이트전극, 구동전압선(PL)에 연결된 제1단자, 제1노드(N1)에 연결된 제2단자를 포함할 수 있다. 제6트랜지스터(T6)는 발광제어선(EL)에 연결된 게이트전극, 제3노드(N3)에 연결된 제1단자, 유기발광다이오드(OLED)의 화소전극에 연결된 제2단자를 포함할 수 있다. 제5트랜지스터(T5) 및 제6트랜지스터(T6)가 발광제어선(EL)을 통해 전달받은 발광제어신호(EM)에 따라 동시에 턴온되어 유기발광다이오드(OLED)에 구동전류가 흐르게 된다.
제7트랜지스터(T7)(제2 초기화 트랜지스터)는 유기발광다이오드(OLED)와 초기화전압선(VIL) 사이에 연결될 수 있다. 제7트랜지스터(T7)는 제3스캔선(SL3)에 연결된 게이트전극, 제6트랜지스터(T6)의 제2단자 및 유기발광다이오드(OLED)의 화소전극에 연결된 제1단자, 초기화전압선(VIL)에 연결된 제2단자를 포함할 수 있다. 제7트랜지스터(T7)는 제3스캔선(SL3)을 통해 전달받은 제3스캔신호(GB)에 따라 턴온되어 초기화전압(VINT)을 유기발광다이오드(OLED)의 화소전극에 전달하여 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다.
커패시터(Cst)는 제1트랜지스터(T1)의 게이트전극에 연결된 제1전극 및 구동전압선(PL)에 연결된 제2전극을 포함할 수 있다. 커패시터(Cst)는 구동전압선(PL)과 제1트랜지스터(T1)의 게이트전극의 양단 전압의 차에 대응하는 전압을 저장 및 유지함으로써 제1트랜지스터(T1)의 게이트전극에 인가되는 전압을 유지할 수 있다.
유기발광다이오드(OLED)는 화소전극(제1전극, 애노드) 및 대향전극(제2전극, 캐소드)을 포함하고, 대향전극은 공통전압(ELVSS)을 인가받을 수 있다. 유기발광다이오드(OLED)는 제1트랜지스터(T1)로부터 구동전류를 전달받아 발광함으로써 영상을 표시한다.
도 3a에서 제1 내지 제7트랜지스터들(T1 내지 T7)이 P형 트랜지스터인 것으로 도시하고 있다. 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 제1 내지 제7트랜지스터들(T1 내지 T7)이 N형 트랜지스터일 수 있고, 또는 제1 내지 제7트랜지스터들(T1 내지 T7) 중 일부는 N형 트랜지스터이고, 나머지는 P형 트랜지스터일 수 있다. 도 3b는 제1 내지 제7트랜지스터들(T1 내지 T7) 중 제3트랜지스터(T3) 및 제4트랜지스터(T4)는 N형 트랜지스터이고, 나머지는 P형 트랜지스터인 것으로 도시하고 있다. 여기서, 제3트랜지스터(T3) 및 제4트랜지스터(T4)는 산화물을 포함하는 반도체층을 포함하고, 나머지는 실리콘을 포함하는 반도체층을 포함할 수 있다.
한편, 본 실시예에서는 표시요소로서 유기발광다이오드가 채용된 것을 예를 들고 있으나, 다른 실시예로 표시요소로서 무기발광소자 또는 양자점발광소자가 채용될 수 있다.
도 4는 일 실시에에 따른 표시 장치에 배치된 화소회로 및 화소를 개략적으로 나타낸 평면도이다. 도 4에 있어서, 도 1과 동일한 참조부호는 동일 부재를 일컫는다.
도 4를 참조하면, 표시 장치(1)는 폴딩영역(FA) 및 비폴딩영역(NFA)를 포함할 수 있다. 본 실시예에서, 폴딩영역(FA) 및 비폴딩영역(NFA)에는 동일한 사이즈의 화소회로(PC)가 배치될 수 있다. 즉, 하나의 화소회로(PC)가 차지하는 영역은 폴딩영역(FA)과 비폴딩영역(NFA)에서 동일할 수 있다. 또한, 폴딩영역(FA) 및 비폴딩영역(NFA)에는 동일한 배치구조를 가지는 화소회로(PC)가 배치될 수 있다.
폴딩영역(FA)은 접히는 동작에 의해서 외부 충격에 의해서 취약할 수 있다. 이에 따라, 폴딩영역(FA)에 배치되는 화소회로(PC)의 사이즈를 비폴딩영역(NFA)에 배치되는 화소회로(PC)의 사이즈보다 작게 구비하고, 화소회로(PC)들 사이에 간격을 두어 외부 충격으로부터 화소회로(PC)가 손상되는 것을 방지하는 것을 고려할 수 있다. 그러나, 폴딩영역(FA)의 화소회로(PC)의 사이즈만 변경하는 경우, 기생 커패시턴스, 저항 등의 물리적 특성이 비폴딩영역(NFA)의 화소회로와 달라지게되어 표시 화면에 선 얼룩이 시인될 수 있다.
본 실시예에서는, 폴딩영역(FA) 및 비폴딩영역(NFA)에 동일한 사이즈 또는/및 동일한 배치구조를 가지는 화소회로(PC)를 적용하여 외부 충격에 대비하는 동시에 표시 화면에 선 얼룩이 시인되는 것을 방지할 수 있다.
본 실시예에서, 화소회로(PC)의 사이즈를 작게함으로써, 하나의 화소회로(PC)의 크기는 상기 화소회로(PC)가 구동하는 화소(P)의 크기보다 작게 구비될 수 있다. 여기서 하나의 화소(P)의 크기는 하나의 표시요소가 발광하는 영역의 크기를 의미할 수 있다. 또는, 화소회로(PC)의 크기는 화소(P)를 구현하는 표시요소의 화소전극의 크기보다 작게 구비될 수 있다.
도 5는 일 실시예에 따른 표시 장치의 표시영역에 배치된 화소회로영역 및 배선영역을 개략적으로 나타낸 평면도이다.
도 5를 참조하면, 폴딩영역(FA) 및 비폴딩영역(NFA)에는 복수의 화소회로영역(PCA) 및 상기 복수의 화소회로영역(PCA) 사이에 배치된 배선영역(WA)이 구비될 수 있다. 복수의 화소회로영역(PCA)들은 배선영역(WA)을 사이에 두고 이격되어 배치될 수 있다.
일 실시예에서, 표시 장치의 폴딩영역(FA)과 비폴딩영역(NFA)에는 동일한 구조의 복수의 화소회로영역(PCA) 및 상기 복수의 화소회로영역(PCA)이 소정의 간격으로 이격된 배선영역(WA)이 구비될 수 있다.
만일, 폴딩영역(FA)과 비폴딩영역(NFA)의 화소회로의 사이즈 또는 배치구조가 다른 경우 기생 커패시턴스나 도전층의 저항값이 비균일해질 수 있어, 표시 장치에 선 얼룩이 발생할 수 있다. 이에, 폴딩영역(FA)과 비폴딩영역(NFA)의 화소회로 및 배치구조는 동일한 구조를 채용함으로써 표시 장치가 전반적으로 균일한 특성을 가지도록 할 수 있다.
복수의 화소회로영역(PCA)은 x 방향 및 y 방향으로 반복되어 배치될 수 있다. 화소회로영역(PCA)은 표시요소를 구동하는 화소회로 및 화소회로에 연결된 배선들이 배치된 영역일 수 있다. 화소회로영역(PCA)에는 적어도 하나의 박막트랜지스터가 배치될 수 있다. 화소회로영역(PCA)에는 하나의 화소회로(PC)가 배치되거나 복수의 화소회로(PC)들이 그룹으로 배치될 수 있다.
배선영역(WA)은 복수의 화소회로영역(PCA) 사이의 영역으로, 상기 화소회로에 연결된 배선들이 연장되어 배치될 수 있다. 배선영역(WA)에는 복수의 배선들이 배치된 영역으로, 박막트랜지스터나 커패시터와 같은 화소회로를 구성하는 요소는 배치되지 않는 영역일 수 있다.
배선영역(WA)은 하나의 화소회로영역(PCA)를 기준으로 상측, 하측, 좌측, 우측에 배치될 수 있다. 좌측 배선영역 및 우측 배선영역은 x 방향으로 연장되는 제1배선(WL1)들이 배치되며, 상측 배선영역 및 하측 배선영역은 y 방향으로 연장되는 제2배선(WL2)들이 배치될 수 있다. 한편, 배선영역(WA)들 사이에는 비배선영역(NWA)가 배치될 수 있다. 비배선영역(NWA)에는 배선들이나 트랜지스터가 배치되지 않는 영역일 수 있다. 비배선영역(NWA)는 복수로 구비되며, 복수의 비배선영역(NWA)들은 서로 이격되어 x 방향 및 y 방향으로 반복적으로 배치될 수 있다.
표시 장치가 폴딩영역을 구비하는 경우, 표시 장치를 펴거나 접을 때 화소회로에 외부 충격이 전달될 가능성이 높아지게 되는 바, 화소회로가 차지하는 면적을 줄여 외부 충격에 의한 손상을 방지할 수 있다. 이에 따라, 본 발명의 실시예들은 화소회로가 차지하는 화소회로영역(PCA)의 영역을 줄이는 대신, 화소회로영역(PCA)들 사이의 공간인 배선영역(WA)을 증가시켜 외부 충격에 의한 손상을 방지할 수 있다.
하나의 화소회로영역(PCA)의 면적은 x 방향 및 y 방향으로 반복되어 배치된 화소회로(PC)들에서 인접한 화소회로(PC)들 간의 피치(pitch) 길이에서 배선들만 배치된 배선영역(WA)의 길이를 뺀 값으로 계산할 수 있다.
화소회로영역(PCA)은 x 방향으로 제1길이(La)를 가지는 제1변 및 y 방향으로 제2길이(Lb)를 가지는 제2변을 구비한 사각형 형상으로 구비될 수 있다. 이 때, 제1길이(La)와 제2길이(Lb)는 서로 다르게 구비될 수 있다. 일부 실시예에서, 제1길이(La) 및 제2길이(Lb)는 약 45 내지 65 μm의 값을 가질 수 있다.
비배선영역(NWA)는 x 방향으로 제3길이(Lc)를 가지는 제1변 및 y 방향으로 제4길이(Ld)를 가지는 제2변을 구비한 사각형 형상으로 구비될 수 있다. 이 때, 제3길이(Lc)와 제4길이(Ld)는 서로 다르게 구비될 수 있다. 일부 실시예에서, 제3길이(Lc) 및 제4길이(Ld)는 약 10 내지 30 μm의 값을 가질 수 있다.
제3길이(Lc)는 x 방향으로 인접한 화소회로영역(PCA)들이 x 방향으로 이격된 길이일 수 있다. 제4길이(Ld)는 y 방향으로 인접한 화소회로영역(PCA)들이 y 방향으로 이격된 길이일 수 있다.
일부 실시예에서, 제3길이(Lc)는 제1길이(La)의 약 30% 내지 50%의 범위를 가질 수 있다. 일부 실시예에서, 제4길이(Ld)는 제3길이(Lc)의 약 30% 내지 50%의 범위를 가질 수 있다.
일 실시예에 있어서, 하나의 비배선영역(NWA)이 차지하는 면적은 하나의 화소회로영역(PCA)이 차지하는 면적의 10% 이상이 될 수 있다. 예컨대, 하나의 비배선영역(NWA)이 차지하는 면적은 하나의 화소회로영역(PCA)이 차지하는 면적의 10% 10% 내지 25% 이내의 범위를 만족할 수 있다.
표시영역(DA)에는 복수의 배선이 배치되며, 복수의 배선은 화소회로영역(PCA) 및 배선영역(WA)에 배치될 수 있다. 복수의 배선은 x 방향으로 연장된 제1배선(WL1) 및 y 방향으로 연장된 제2배선(WL2)을 포함할 수 있다. 제1배선(WL1)는 스캔신호를 전달하는 스캔선, 발광제어신호를 전달하는 발광제어선, 또는 초기화전압을 전달하는 초기화전압선일 수 있다. 제2배선(WL2)는 데이터신호를 전달하는 데이터선, 구동전압을 전달하는 구동전압선일 수 있다. 제1배선(WL1)과 제2배선(WL2)는 서로 다른 층에 배치될 수 있다. 제1배선(WL1)의 폭과 제2배선(WL2)의 폭은 서로 다르게 구비될 수 있다.
도 6 및 도 7은 실시예들에 따른 화소회로와 연결된 화소전극이 배치된 형상을 개략적으로 나타낸 배치도이다.
도 6을 참조하면, 하나의 화소회로영역(PCA)에는 하나의 화소회로(PC)만이 배치될 수 있다. 화소회로(PC)는 표시요소의 화소전극(210)과 연결될 수 있다. 화소전극(210)은 비아홀(VH)를 통해 화소회로(PC)와 연결되 수 있다. 화소전극(210)은 화소회로영역(PCA)이 차지하는 크기보다 더 크게 구비될 수 있다. 화소전극(210)은 화소회로영역(PCA)의 주변의 배선영역(WA)에 중첩되어 배치될 수 있다.
도 7을 참조하면, 하나의 화소회로영역(PCA)에는 제1화소회로(PC1) 및 제2화소회로(PC2)가 연속적으로 배치될 수 있다. 제1화소회로(PC1)와 제2화소회로(PC2)는 동일한 구조를 가질 수 있다. 물론 이와 달리, 제1화소회로(PC1)은 제2화소회로(PC2)와 가상의 선을 기준으로 대칭일 수 있다. 제1화소회로(PC1) 및 제2화소회로(PC2)는 각각 별도의 표시요소의 화소전극(210)과 연결될 수 있다. 도 7에서는 제2화소회로(PC2)와 연결된 화소전극(210)만을 도시하고 있다. 화소전극(210)은 비아홀(VH)를 통해서 제2화소회로(PC2)와 연결될 수 있다. 일부 실시예에서, 화소전극(210)과 제2화소회로(PC2)를 연결하기 위한 연결 전극 등이 추가로 배치될 수 있다.
본 실시에에서, 화소전극(210)이 차지하는 면적은 상기 화소전극(210)이 연결된 제2화소회로(PC2)가 차지하는 면적보다 크게 구비될 수 있다. 화소전극(210)은 제2화소회로(PC2) 및 배선영역(WA)의 일부와 중첩하여 배치될 수 있다.
도 8은 도 5를 I-I' 선으로 자른 단면도에 유기발광다이오드가 배치된 구성을 나타낸다.
도 8을 참조하면, 기판(100)은 복수의 화소회로영역(PCA) 및 인접한 화소회로영역(PCA)들 사이에 배치된 배선영역(WA)를 포함한다.
기판(100)의 화소회로영역(PCA)에는 화소회로(PC)가 배치되며, 화소회로(PC)는 박막트랜지스터(TFT) 및 커패시터(Cst)를 포함할 수 있고, 스캔선, 데이터선 등의 배선들에 연결될 수 있다.
기판(100)은 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다. 일 실시예에 따르면, 기판(100)은 플렉서블 기판일 수 있다. 기판(100)은 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene naphthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리이미드(polyimide: PI), 폴리카보네이트, 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등과 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 기판(100)은 전술한 고분자 수지를 포함하는 베이스층 및 배리어층을 포함하는 다층 구조일 수 있다. 배리어층은 실리콘질화물(SiNX) 및/또는 실리콘산화물(SiO2)과 같은 무기물을 포함할 수 있다.
기판(100) 상에 버퍼층(110)이 배치될 수 있다. 버퍼층(110)은 실리콘질화물(SiNX), 실리콘산질화물(SiON) 및/또는 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(110) 상에 반도체층(ACT)이 배치될 수 있다. 반도체층(ACT)은 비정질실리콘, 다결정실리콘, 산화물 또는 유기반도체물질을 포함할 수 있다. 반도체층(ACT)은 채널영역, 소스영역 및 드레인영역을 포함할 수 있다.
반도체층(ACT)을 덮도록 제1절연층(111)이 구비될 수 있다. 제1절연층(111)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1절연층(111)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1절연층(111) 상에 반도체층(ACT)과 중첩되도록 게이트전극(GE)이 배치될 수 있다. 또한, 제1절연층(111) 상에 적어도 하나의 제1배선(WL1)이 더 배치될 수 있다. 일 실시예에서, 제1배선(WL1)은 스캔선 또는 발광제어선일 수 있다.게이트전극(GE) 및 제1배선(WL1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다.
제2절연층(112)은 게이트전극(GE)을 덮을 수 있다. 제2절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2) 등과 같은 무기 절연물을 포함할 수 있다. 제2절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
게이트전극(GE) 상에는 커패시터(Cst)가 중첩 배치될 수 있다. 커패시터(Cst)는 하부전극(CE1) 및 상부전극(CE2)을 포함할 수 있다. 하부전극(CE1)과 상부전극(CE2) 사이에는 제2절연층(112)이 배치될 수 있다. 게이트전극(GE)은 박막트랜지스터(TFT)의 게이트전극으로서의 기능뿐만 아니라, 커패시터(Cst)의 하부전극(CE1)으로서의 기능도 할 수 있다. 즉, 게이트전극(GE)과 하부전극(CE1)은 일체(一體)일 수 있다. 제2절연층(112) 상에는 하부전극(CE1)과 적어도 일부 중첩되도록 상부전극(CE2)이 배치될 수 있다.
상부전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
제3절연층(113)은 상부전극(CE2)을 덮을 수 있다. 제3절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2)등을 포함할 수 있다. 제3절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제3절연층(113) 상에는 소스전극(SE) 및 드레인전극(DE)이 배치될 수 있다. 소스전극(SE) 및 드레인전극(DE)은 컨택홀들을 통해 반도체층(ACT)의 소스영역 및 드레인영역과 각각 연결될 수 있다. 또한, 제3절연층(113) 상에는 제2배선(WL2)이 배치될 수 있다. 소스전극(SE), 드레인전극(DE), 및 제2배선(WL2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예에서, 소스전극(SE) 및 드레인전극(DE)은 순차적으로 배치된 티타늄, 알루미늄, 및 티타늄(Ti/Al/Ti)의 삼중층 구조일 수 있다.
제1유기절연층(OIL1)은 소스전극(SE), 드레인전극(DE)을 덮을 수 있다. 제1유기절연층(OIL1) 상부에 연결전극(CM) 및/또는 신호선(미도시)이 배치될 수 있다. 연결전극(CM)은 제1유기절연층(OIL1)의 컨택홀을 통해 소스전극(SE) 또는 드레인전극(DE)과 연결될 수 있다. 연결전극(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 제2유기절연층(OIL2)은 연결전극(CM)을 덮을 수 있다.
제1유기절연층(OIL1) 및 제2유기절연층(OIL2)은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
제2유기절연층(OIL2) 상부에 표시요소(ED)들이 배치될 수 있다. 표시요소(ED)는 화소전극(210), 발광층(220) 및 대향전극(230)을 포함할 수 있다.
화소전극(210)은 제2유기절연층(OIL2) 상에 배치될 수 있다. 화소전극(210)은 제2유기절연층(OIL2)을 관통하는 비아홀(VH)을 통해 연결전극(CM)에 연결됨으로써 화소회로(PC)에 연결될 수 있다. 화소전극(210)은 화소회로영역(PCA) 및 배선영역(WA)의 적어도 일부에 배치될 수 있다.
화소전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 예컨대 화소전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등을 포함하는 반사층과, 반사층 상에 위치하는 투명 또는 반투명 전극층을 포함할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 예컨대, 화소전극(210)은 ITO/Ag/ITO의 3층구조를 가질 수 있다.
제2유기절연층(OIL2) 상에는 화소정의층(119)이 배치될 수 있다. 화소정의층(119)은 화소전극(210)의 가장자리를 덮으며, 화소전극(210)의 일부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 할 수 있다. 즉, 화소정의층(119)의 개구에 의해서 발광영역의 크기 및 형상이 정의될 수 있다. 화소정의층(119)의 개구는 화소전극(210)의 제1영역(511a)에 대응할 수 있다. 화소정의층(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다. 일부 실시예에서, 화소정의층(119)은 블랙의 색상을 갖는 안료 또는 염료를 포함하는 절연물(예, 유기절연물)을 포함하여, 인접 화소들 간의 혼색을 방지하여 시인성을 개선할 수 있다.
발광층(220)은 저분자 또는 고분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 발광층(220)의 아래와 위에는 각각 제1공통층(미도시) 및/또는 제2공통층(미도시)이 배치될 수 있다. 제1공통층은 발광층(220) 아래에 배치되는 구성요소로서, 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2공통층은 발광층(220) 위에 배치되는 구성요소로서, 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 일부 실시예에서 제2공통층은 구비되지 않을 수 있다.
발광층(220)이 화소정의층(119)의 개구에 대응하도록 각 화소마다 배치되는데 반해, 제1공통층 및 제2공통층은 각각 후술할 대향전극(230)과 마찬가지로 기판(100)의 표시영역(DA)을 전체적으로 커버하도록 일체로 형성된 공통층일 수 있다.
발광층(220)의 상부에는 대향전극(230)이 배치될 수 있다. 대향전극(230)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(230)은 복수의 표시요소들에 있어서 일체(一體)로 형성되어 복수의 화소전극(210)들에 대응할 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다. 도 9에 있어서, 도 8과 동일한 참조부호는 동일 부재를 일컫는다.
도 9를 참조하면, 기판(100)은 복수의 화소회로영역(PCA) 및 인접한 화소회로영역(PCA)들 사이에 배치된 배선영역(WA)를 포함한다.
본 발명의 실시예에 따른 표시 장치는 배선영역(WA)에 대응하는 그루브(GV)를 구비한 무기절연층(IIL)을 포함할 수 있다.
버퍼층(110), 제1절연층(111), 제2절연층(112) 및 제3절연층(113)을 통칭하여 무기절연층(IIL)이라 하면, 무기절연층(IIL)은 그루브(GV) 또는 개구를 가질 수 있다. 그루브(GV)는 무기절연층(IIL)의 일부가 제거된 형상일 수 있다. 일 실시예에서, 무기절연층(IIL)의 그루브(GV)는 배선영역(WA)에 배치될 수 있다. 또는, 그루브(GV)는 인접하는 화소회로영역(PCA)들 사이에 구비될 수 있다.
그루브(GV)는 버퍼층(110)의 개구, 제1절연층(111)의 개구, 제2절연층(112)의 개구 및 제3절연층(113)의 개구가 중첩하여 형성될 수 있다. 버퍼층(110)의 개구, 제1절연층(111)의 개구, 제2절연층(112)의 개구 및 제3절연층(113)의 개구는 별도의 공정을 통하여 각각 형성되거나, 동일한 공정을 통해 동시에 형성될 수 있다. 버퍼층(110)의 개구, 제1절연층(111)의 개구, 제2절연층(112)의 개구 및 제3절연층(113)의 개구가 별도의 공정으로 각각 형성되는 경우, 그루브(GV)는 계단 형상과 같은 단차를 가질 수 있다.
한편, 제3절연층(113)에 후속하여 형성되는 도전층이 하부 도전층(예를 들어, 반도체층, 게이트전극, 커패시터 상부전극, 스캔선 등)과 컨택하기 위한 컨택홀들이 제1절연층(111), 제2절연층(112) 및 제3절연층(113) 중 적어도 하나에 형성될 수 있다. 컨택홀들은 그루브(GV) 형성과 동시에 형성될 수 있다.
제1유기절연층(OIL1)은 그루브(GV)를 채우면서 기판(100)의 전면에 형성될 수 있다. 제1유기절연층(OIL1)이 그루브(GV) 내부에 배치됨으로써, 표시 장치의 접힘에 따른 스트레스나 크랙이 다른 화소영역으로 전파되는 것을 방지할 수 있다.
전술된 실시에들에서, 표시장치가 2개의 폴딩영역을 포함하여 2번 접히는 구조를 개시하나, 이는 예시적인 것으로, 다른 실싱예에서 표시장치는 하나 또는 하나 이상의 폴딩영역을 포함할 수도 있고, 두루말이처럼 말리는 표시장치의 경우 표시장치의 전체가 폴딩영역에 해당될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시장치
100: 기판
IIL: 무기절연층
OIL: 유기절연층
GV: 그루브
DA: 표시영역
FA: 폴딩영역
NFA: 비폴딩영역
PCA: 화소회로영역
WA: 배선영역
NWA: 비배선영역

Claims (20)

  1. 화소회로영역들, 상기 화소회로영역들 사이에 배치된 배선영역들, 및 상기 배선영역들 사이에 배치되며, 배선이 배치되지 않는 비배선영역들을 구비한 기판;
    상기 화소회로영역들에 배치되며, 적어도 하나의 박막트랜지스터를 포함하는 화소회로;
    상기 화소회로영역들 및 상기 배선영역들에 배치된 복수의 배선;
    상기 화소회로와 연결된 화소전극을 구비한 표시요소;를 포함하며,
    상기 화소전극의 면적은 상기 화소회로가 배치된 면적보다 큰, 표시 장치.
  2. 제1항에 있어서,
    상기 화소회로영역들과 상기 배선영역들은 x 방향 및 y 방향으로 교번적으로 배치된, 표시 장치.
  3. 제1항에 있어서,
    상기 비배선영역들 중 하나의 면적은 상기 화소회로영역들 중 하나의 면적의 10% 이상인, 표시 장치.
  4. 제1항에 있어서,
    상기 표시 장치는 폴딩영역 및 비폴딩영역을 구비하며,
    상기 화소회로영역들 중 하나의 면적은 상기 폴딩영역 및 상기 비폴딩영역에서 동일하게 구비된, 표시 장치.
  5. 제1항에 있어서,
    상기 화소회로영역들 각각에는 2개의 화소회로가 구비된, 표시 장치.
  6. 제1항에 있어서,
    상기 배선영역에 배치된 그루브를 구비하는 무기절연층;을 더 포함하는, 표시 장치.
  7. 제1항에 있어서,
    상기 화소전극은 상기 배선영역들과 적어도 일부 중첩하는, 표시 장치.
  8. 제1항에 있어서,
    상기 복수의 배선은 제1방향으로 연장된 제1배선, 및 상기 제1방향과 교차하는 제2방향으로 연장된 제2배선;을 더 포함하며,
    상기 제1배선은 상기 박막트랜지스터의 게이트전극과 동일한 층에 배치되며,
    상기 제2배선은 상기 제1배선과 다른 층에 배치된, 표시 장치.
  9. 제8항에 있어서,
    상기 제2배선은 상기 제1배선보다 상기 기판의 상면에서 멀리 배치된, 표시 장치.
  10. 제8항에 있어서,
    상기 제1배선은 스캔선을 포함하고, 상기 제2배선은 데이터선을 포함하는, 표시 장치.
  11. 폴딩영역과 비폴딩영역을 구비하는 표시 장치에 있어서,
    화소회로영역들, 상기 화소회로영역들 사이에 배치된 배선영역들, 및 상기 배선영역들 사이에 배치되며, 배선이 배치되지 않는 비배선영역들을 구비한 기판;
    상기 화소회로영역들에 배치되며, 적어도 하나의 박막트랜지스터를 포함하는 화소회로;
    상기 화소회로영역들 및 상기 배선영역들에 배치된 복수의 배선;
    상기 화소회로와 연결된 화소전극을 구비한 표시요소;를 포함하며,
    상기 화소회로영역들 중 하나의 면적은 상기 폴딩영역 및 상기 비폴딩영역에서 동일하게 구비된, 표시 장치.
  12. 제11항에 있어서,
    상기 화소전극의 면적은 상기 화소회로가 배치된 면적보다 큰, 표시 장치.
  13. 제11항에 있어서,
    상기 화소회로영역들과 상기 배선영역들은 x 방향 및 y 방향으로 교번적으로 배치된, 표시 장치.
  14. 제11항에 있어서,
    상기 비배선영역들 중 하나의 면적은 상기 화소회로영역들 중 하나의 면적의 10% 이상인, 표시 장치.
  15. 제11항에 있어서,
    상기 화소회로영역들 각각에는 2개의 화소회로가 구비된, 표시 장치.
  16. 제11항에 있어서,
    상기 배선영역에 배치된 그루브를 구비하는 무기절연층;을 더 포함하는, 표시 장치.
  17. 제11항에 있어서,
    상기 화소전극은 상기 배선영역들과 적어도 일부 중첩하는, 표시 장치.
  18. 제11항에 있어서,
    상기 복수의 배선은 제1방향으로 연장된 제1배선, 및 상기 제1방향과 교차하는 제2방향으로 연장된 제2배선;을 더 포함하며,
    상기 제1배선은 상기 박막트랜지스터의 게이트전극과 동일한 층에 배치되며,
    상기 제2배선은 상기 제1배선과 다른 층에 배치된, 표시 장치.
  19. 제18항에 있어서,
    상기 제2배선은 상기 제1배선보다 상기 기판의 상면에서 멀리 배치된, 표시 장치.
  20. 제18항에 있어서,
    상기 제1배선은 스캔선을 포함하고, 상기 제2배선은 데이터선을 포함하는, 표시 장치.


KR1020220115104A 2022-09-13 2022-09-13 표시 장치 KR20240036772A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220115104A KR20240036772A (ko) 2022-09-13 2022-09-13 표시 장치
US18/122,376 US20240090259A1 (en) 2022-09-13 2023-03-16 Display apparatus
CN202322296253.5U CN221283672U (zh) 2022-09-13 2023-08-25 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220115104A KR20240036772A (ko) 2022-09-13 2022-09-13 표시 장치

Publications (1)

Publication Number Publication Date
KR20240036772A true KR20240036772A (ko) 2024-03-21

Family

ID=90140982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220115104A KR20240036772A (ko) 2022-09-13 2022-09-13 표시 장치

Country Status (3)

Country Link
US (1) US20240090259A1 (ko)
KR (1) KR20240036772A (ko)
CN (1) CN221283672U (ko)

Also Published As

Publication number Publication date
US20240090259A1 (en) 2024-03-14
CN221283672U (zh) 2024-07-05

Similar Documents

Publication Publication Date Title
CN113764464A (zh) 显示设备
KR20240066313A (ko) 표시 장치
KR20230159664A (ko) 표시장치
CN221283672U (zh) 显示装置
CN114883364A (zh) 显示装置
KR20240017278A (ko) 표시 장치
US20240324343A1 (en) Display device
CN221827507U (zh) 显示装置
US20230268465A1 (en) Display apparatus
CN217655881U (zh) 显示装置
US20230309351A1 (en) Display apparatus
US20240321207A1 (en) Display apparatus
CN220570914U (zh) 显示装置
US20240324361A1 (en) Display apparatus
US20240155896A1 (en) Display device
US20240324397A1 (en) Display device and method of manufacturing the same
US20230090817A1 (en) Display apparatus
US20240324287A1 (en) Display device
US20240324305A1 (en) Display apparatus
US20240237459A1 (en) Display apparatus
US20240324349A1 (en) Display apparatus
KR20240144688A (ko) 표시 장치
KR20240144657A (ko) 표시 장치 및 그의 제조 방법
KR20240144686A (ko) 표시 장치
KR20240049739A (ko) 표시 장치