CN113053949A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113053949A
CN113053949A CN202011446984.8A CN202011446984A CN113053949A CN 113053949 A CN113053949 A CN 113053949A CN 202011446984 A CN202011446984 A CN 202011446984A CN 113053949 A CN113053949 A CN 113053949A
Authority
CN
China
Prior art keywords
layer
electrode
pixel
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011446984.8A
Other languages
English (en)
Inventor
宋姬林
李柔辰
金慧玟
李哲坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113053949A publication Critical patent/CN113053949A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/361—Polynuclear complexes, i.e. complexes comprising two or more metal centers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置包括：无机绝缘层，该无机绝缘层具有围绕像素区域的槽；在基板的第一像素区域中的第一薄膜晶体管；在基板的第二像素区域中的第二薄膜晶体管；第一电极层，该第一电极层与第一薄膜晶体管的第一栅电极和第二薄膜晶体管的第二栅电极重叠；设置在槽中的有机材料层；在第二方向上在有机材料层上方延伸的数据线；以及第一连接线，该第一连接线在第一方向上跨过有机材料层延伸，设置在第一电极层与数据线之间，并与第一电极层重叠。

Description

显示装置
相关申请的交叉引用
本申请要求于2019年12月27日在韩国知识产权局提交的韩国专利申请第10-2019-0176140号的优先权和权益，其全部内容通过引用并入本文。
技术领域
一个或多个实施方式涉及可以折叠或弯曲的可折叠显示装置。
背景技术
显示装置已用于各种目的。随着显示装置的厚度和重量已经减少，显示装置的利用范围已经增加。除了平坦型显示装置以外，已进行了对柔性显示装置(诸如可折叠显示装置、可卷曲显示装置等)的研究。
要理解，本背景技术部分部分地旨在为理解技术提供有用的背景。然而，本背景技术部分还可以包括在本文公开的主题的相应有效提交日之前不是相关领域的技术人员已知或理解的部分的想法、概念或认识。
发明内容
一个或多个实施方式可以包括高分辨率显示装置，其可以是柔性的，同时对外部冲击是坚固的。然而，上述技术特征是示例性的，并且本公开的范围不限于此。
另外的方面将部分地在以下描述中阐述，并且部分地将从描述中显而易见，或可以通过实践本公开所呈现的实施方式来获知。
根据实施方式，显示装置可以包括：基板，该基板包括包含显示元件的显示区域，该显示区域包括像素区域，像素区域中的每一个可以包括在第一方向上可以彼此相邻的第一像素区域和第二像素区域；无机绝缘层，该无机绝缘层包括围绕像素区域的槽；以及第一薄膜晶体管，该第一薄膜晶体管包括第一像素区域中的基板上的第一半导体层和第一半导体层上的第一栅电极。显示装置可以包括第二薄膜晶体管，该第二薄膜晶体管包括第二像素区域中的基板上的第二半导体层和第二半导体层上的第二栅电极。显示装置可以包括：第一电极层，该第一电极层设置在第一栅电极上并与第一栅电极和第二栅电极重叠；设置在槽中的有机材料层；在第二方向上延伸跨过有机材料层的数据线；以及第一连接线，该第一连接线在第一方向上延伸跨过有机材料层，设置在第一电极层与数据线之间，并与第一电极层重叠。
第一半导体层和第二半导体层可以相对于第一像素区域与第二像素区域之间的边界线彼此对称。
无机绝缘层可以包括对应于像素区域的无机图案，并且有机材料层可以设置在无机图案之间，并且可以包括对应于无机图案的孔。
数据线可以与第一连接线的至少一部分重叠。
显示装置可以进一步包括在基本平行于数据线的方向上延伸跨过有机材料层的电源线。电源线和数据线可以设置在同一层上。第一连接线可以电连接至第一电极层，并且电源线可以电连接至第一连接线。
显示装置可以进一步包括设置在第一电极层与第一连接线之间的节点电极。节点电极可以包括电连接至第一栅电极的一端和电连接至第一半导体层的另一端。
第一连接线可以与节点电极的一端重叠，并且与第一连接线重叠的节点电极的一端可以与第一电极层重叠。
显示装置可以进一步包括在基本平行于第一连接线的方向上延伸跨过有机材料层的第二连接线，其中第二连接线和第一连接线可以设置在同一层上，并且在平面图中，第二连接线的至少一部分可以设置在数据线与节点电极的另一端之间。
施加到第一连接线的电压可以不同于施加到第二连接线的电压。
显示元件中的每一个可以包括像素电极、面向像素电极的相对电极以及设置在像素电极与相对电极之间的发射层，其中至少两个有机绝缘层可以设置在数据线与像素电极之间。
像素电极可以与有机材料层重叠。
第一行中的槽和与第一行相邻的第二行中的槽可以彼此偏移多达第一像素区域。
根据另一个实施方式，显示装置可以包括：基板，该基板包括第一像素区域和在第一方向上与第一像素区域相邻的第二像素区域；在基板的第一像素区域中的第一驱动薄膜晶体管；在基板的第二像素区域中的第二驱动薄膜晶体管；第一电极层，该第一电极层与第一驱动薄膜晶体管的第一栅电极和第二驱动薄膜晶体管的第二栅电极重叠，第一电极层设置在第一栅电极和第二栅电极上；数据线，该数据线在第一像素区域中在第二方向上延伸；第一连接线，该第一连接线在第一方向上延伸，设置在第一电极层与数据线之间，并与第一电极层重叠；以及无机绝缘层，该无机绝缘层设置在基板与第一连接线之间，并且包括围绕第一像素区域和第二像素区域的槽，其中有机材料可以被填充在槽中。
显示装置可以进一步包括在第一方向上与第一像素区域相邻的第三像素区域中的第三驱动薄膜晶体管，以及设置在第三驱动薄膜晶体管的第三栅电极上并与第三栅电极重叠的第二电极层，其中槽可以设置在第一驱动薄膜晶体管与第三驱动薄膜晶体管之间，并且第一连接线可以跨过槽电连接至第一电极层和第二电极层。
显示装置可以进一步包括在第一像素区域中的第一开关薄膜晶体管，以及设置在第一电极层与第一连接线之间的节点电极。节点电极可以包括电连接至第一驱动薄膜晶体管的第一栅电极的一端，以及连接至第一开关薄膜晶体管的半导体层的另一端。
第一连接线可以与节点电极的一端重叠，并且与第一连接线重叠的节点电极的一端可以与第一电极层重叠。
显示装置可以进一步包括基本平行于第一连接线延伸的第二连接线，其中第一连接线和第二连接线可以设置在同一层上，并且在平面图中，第二连接线的至少一部分可以设置在数据线与节点电极的另一端之间。
显示装置可以进一步包括：在第一像素区域中的第二开关薄膜晶体管，第二开关薄膜晶体管包括电连接至第一开关薄膜晶体管的半导体层的一端和电连接至第二连接线的另一端；以及导电层，该导电层电连接至第二开关薄膜晶体管的半导体层并与第二开关薄膜晶体管的两个沟道区之间的半导体层重叠，其中导电层和节点电极可以设置在同一层上。
显示装置可以进一步包括：在第一像素区域中的第三开关薄膜晶体管，第三开关薄膜晶体管电连接至第一驱动薄膜晶体管和有机发光二极管；在第二方向上与第一像素区域相邻的第四像素区域中的第四开关薄膜晶体管；以及在第二方向上延伸的第三连接线，其中槽可以设置在第三开关薄膜晶体管与第四开关薄膜晶体管之间，并且第三连接线可以跨过槽电连接至第三开关薄膜晶体管的半导体层和第四开关薄膜晶体管的半导体层。
显示装置可以进一步包括在第一像素区域中的显示元件，显示元件包括像素电极和面向像素电极的相对电极，其中至少两个有机绝缘层可以设置在数据线与像素电极之间。
像素电极可以与槽重叠。
附图说明
本公开的某些实施方式的上述和其他方面、特征和优点将从以下结合所附附图的描述中变得更加显而易见，其中：
图1A和图1B是根据实施方式的处于展开状态的显示装置的示意性透视图；
图2A和图2B是根据实施方式的处于折叠状态的显示装置的示意性截面图；
图3A和图3B是根据实施方式的显示装置的示意性截面图；
图4是根据实施方式的显示面板中的一个像素的示意性等效电路图；
图5是示出根据实施方式的两个相邻像素中的每一个中的薄膜晶体管和电容器的位置的示意图；
图6A至图6I是示出按照层的图5中所示的元件(诸如薄膜晶体管、电容器和像素电极)的示意性平面图；
图7至图9是沿图5的线I-I'、线II-II'和线III-III'截取的像素的示意性截面图；
图10是示出根据实施方式的像素区域与连接线之间的关系的示意性平面图；
图11是示出根据另一个实施方式的两个相邻像素中的每一个中的薄膜晶体管和电容器的位置的示意图；
图12A是图11的左侧电容器的部分放大示意图；图12B是沿图12A的线IV-IV'截取的左侧电容器的示意性截面图；
图13是示出根据另一个实施方式的两个相邻像素中的每一个中的薄膜晶体管和电容器的位置的示意图；
图14A至图14H是示出按照层的图13中所示的元件(诸如薄膜晶体管、电容器和像素电极)的示意性平面图；
图15是沿图13的线V-V'、线VI-VI'和线VII-VII'截取的像素的示意性截面图；
图16是示出根据另一个实施方式的两个相邻像素中的每一个中的薄膜晶体管和电容器的位置的示意图；
图17A至图17F是示出按照层的图16中所示的元件(诸如薄膜晶体管、电容器和像素电极)的示意性平面图；
图18至图20是沿图16的线VIII-VIII'、线IX-IX'和线X-X'截取的像素的示意性截面图；
图21是根据实施方式的显示装置的示意性截面图；
图22是示出图21的黑矩阵与发射区域之间的关系的示意图；并且
图23是示出图21的滤色器与发射区域之间的关系的示意图。
具体实施方式
现在将详细参考实施方式，其示例在所附附图中阐释，其中遍及全文相同的附图标记是指相同的元件。在这点上，实施方式可以具有不同的形式，并且不应被解释为限于本文阐述的描述。因此，下面通过参考图仅描述实施方式，以解释描述的方面。
尽管如“第一”、“第二”等这样的术语可以用来描述各种元件，但这样的元件不限于上述术语。上述术语仅用于区分一个元件与另一个元件。
以单数形式使用的表述涵盖复数形式的表述，除非它在上下文中具有明显不同的含义。
要理解，诸如“包括”、“具有”和“包含”的术语旨在指示本文公开的特征、数字、步骤、动作、元件、部件或其组合的存在，并且不旨在排除一个或多个其他特征、数字、步骤、动作、元件、部件或其组合可以存在或可以添加的可能性。
将理解，当层、区或元件被称为“形成在”另一层、区或元件“上”时，其可以直接或间接形成在另一层、区或元件上。例如，可以存在中间层、区或元件。
为了便于解释，附图中元件的尺寸可以被夸大。换句话说，由于为了便于解释，附图中元件的尺寸和厚度可以任意阐释，因此以下实施方式不限于此。
如本文中所使用，术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。例如，“A和/或B”可以理解为意指“A、B，或A和B”。术语“和”和“或”可以以连接或分离意义使用，并且可以理解为等效于“和/或”。遍及本公开，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、所有的a、b和c，或其变形。短语“A和B中的至少一个”表示A、B，或A和B。
线“在第一方向或第二方向上延伸”可以表示在第一方向或第二方向上以之字形或以曲线延伸，以及在第一方向或第二方向上笔直地延伸。
短语“在平面图中”可以表示从顶部观察目标部分，并且短语“在截面图中”可以表示从横向方向观察可以垂直切割的目标部分的截面。如本领域普通技术人员将理解，如本文中所使用，第一元件与第二元件“重叠”可以表示第一元件可以位于第二元件上、上方、下方，面向或覆盖第二元件。
如本文中所使用的“约”包括叙述值，并且意指在由本领域普通技术人员考虑到所讨论的测量和与特定数量的测量相关的误差(即测量系统的限制)而确定的特定值的可接受偏差范围内。例如，“约”可以意指在一个或多个标准偏差内，或在叙述值的±30％、±20％、±5％内。
在可以不同地实施某个实施方式的情况下，具体工艺顺序可以与所描述的顺序不同地进行。例如，两个连续描述的工艺可以基本上同时进行，或者以与所描述的顺序相反的顺序进行。
除非另有限定，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的相同含义。将进一步理解，术语，诸如在常用词典中限定的那些术语，应解释为具有与它们在相关领域的语境中的含义一致的含义，并且将不以理想的或过度正式的意义来解释，除非在说明书中明确限定。
图1A和图1B是根据实施方式的展开的显示装置的示意性透视图。图2A和图2B是根据实施方式的处于折叠状态的显示装置的示意性截面图。图3A和图3B是根据实施方式的显示装置的截面图。
根据实施方式的显示装置可以是折叠的或弯曲的。显示装置可以以各种形状提供，例如，可以具有矩形板形状，该矩形板形状具有基本上彼此平行的两对边。在显示装置以矩形板形状提供的情况下，一对边可以比另一对边长。在该实施方式中，为了便于描述，显示装置具有矩形形状，该矩形形状具有一对长边和一对短边。其中短边延伸的方向表示为第一方向D1，其中长边延伸的方向表示为第二方向D2，并且垂直于长边和短边的延伸方向的方向表示为第三方向D3。
根据实施方式的显示装置不限于上述示例，并且可以具有各种形状。例如，显示装置可以以各种形状(例如，包括直边的闭合型的多边形形状、包括曲边的圆形形状或椭圆形形状、包括直边和曲边的半圆形形状或半椭圆形形状等)提供。在实施方式中，在显示装置具有直线边的情况下，每个形状中的至少一些角可以具有曲线。例如，在显示装置具有矩形形状的情况下，相邻直线彼此相遇的点可以用具有曲率的曲线代替。例如，矩形形状的顶点部分可以包括曲边，该曲边具有连接至两个相邻直边的相对端并具有曲率。这里，曲率可以根据顶点的位置而变化。例如，曲率可以根据曲线开始的位置和曲线的长度而改变。
参考图1A、图1B、图2A和图2B，显示装置可以包括显示面板10。显示面板10可以包括显示区域DA和在显示区域DA的外部分上的外周区域PA。显示区域DA可以是其中像素PX可布置成显示图像的区域。外周区域PA围绕显示区域DA，并且可以是非显示区域，其中可以不布置像素。
各种电子设备(诸如印刷电路板等)可以电附接至外周区域PA，并且用于提供电力以驱动显示元件的电压线等可以在外周区域PA中。例如，用于向像素PX中的每一个提供扫描信号的扫描驱动器、用于向每个像素PX提供数据信号的数据驱动器、用于供应输入至扫描驱动器和数据驱动器的信号的供应线(时钟信号线、进位信号线、驱动电压线等)、主电源线等可以在外周区域PA中。
显示面板10可以至少部分是柔性的，并且可以在可以是柔性的部分处折叠。例如，显示面板10可以包括可折叠区域FA以及不可折叠区域NFA1和NFA2，可折叠区域FA可以是柔性的且可折叠的，不可折叠区域NFA1和NFA2可以提供在可折叠区域FA的至少一侧上，并且可以是不可折叠的。在本公开中，为了便于描述，可以不是可折叠的区域可以被称为不可折叠区域，但一个或多个实施方式不限于此，并且表述“不可折叠的”可以表示其中该区域具有比可折叠区域FA更小的柔性的情况，和其中该区域可以不是可折叠的而是柔性的情况，以及其中该区域可以不是柔性而是刚性的情况。显示面板10可以在可折叠区域FA和不可折叠区域NFA(NFA1和NFA2)中的显示区域DA上显示图像。
在图1A中，为了便于描述，第一不可折叠区域NFA1和第二不可折叠区域NFA2具有彼此相似的面积，并且一个可折叠区域FA可以在第一不可折叠区域NFA1和第二不可折叠区域NFA2之间，但是一个或多个实施方式不限于此。例如，第一不可折叠区域NFA1和第二不可折叠区域NFA2可以具有彼此不同的面积。此外，如图1B中所示，可以提供一个或多个可折叠区域FA。不可折叠区域NFA1、NFA2和NFA3彼此隔开，它们之间有可折叠区域FA1和FA2。可折叠区域FA、FA1和FA2中的每一个可以相对于折叠线FL、FL1或FL2折叠，并且折叠线FL、FL1和FL2中的每一条可以以多条线提供。折叠线FL、FL1和FL2可以分别被提供在第一方向D1上的可折叠区域FA、FA1和FA2中，可折叠区域FA、FA1和FA2在第一方向D1上延伸，并且因此，显示面板10可以在可折叠区域FA、FA1和FA2处折叠。
在图1A和图1B中，折叠线FL、FL1和FL2延伸跨过可折叠区域FA、FA1和FA2的中心，并且可折叠区域FA、FA1和FA2中的每一个可以相对于折叠线FL、FL1或FL2线对称。然而，一个或多个实施方式不限于此。例如，折叠线FL、FL1和FL2可以不对称地被提供在可折叠区域FA、FA1和FA2中。可折叠区域FA、FA1和FA2以及可折叠区域FA、FA1和FA2的折叠线FL、FL1和FL2可以与显示面板10上显示图像的区域重叠，并且在显示面板10折叠的情况下，显示图像的区域可以折叠。
在另一个实施方式中，显示面板10可以完全对应于可折叠区域FA、FA1和FA2。例如，在显示装置是可卷曲的情况下，显示面板10可以完全对应于可折叠区域FA、FA1和FA2。
显示面板10可以如图1A和图1B中所示展开成平坦的。在实施方式中，显示面板10可以如图2A中所示折叠，并且因此，显示区域DA可以相对于折叠线FL折叠，使得显示区域DA的相对侧面向彼此。在另一个实施方式中，显示面板10可以如图2B中所示相对于折叠线FL折叠，并且因此，显示区域DA可以面向外侧。这里，术语“折叠”表示原始形状可以不是固定的，而是可以转变成另一种形式，并且包括沿一条或多条特定线(例如折叠线FL)折叠、弯曲或卷曲。因此，在本公开的实施方式中，显示区域DA可以折叠，使得两个不可折叠区域NFA1和NFA2的表面基本上彼此平行地面向彼此，但一个或多个实施方式不限于此，并且显示区域DA可以折叠，以使两个不可折叠区域NFA1和NFA2与它们之间的可折叠区域FA形成特定角度(例如，锐角或钝角)。
参考图3A，显示装置1可以包括显示面板10上的光学功能层50，并且光学功能层50和显示面板10可以被窗60覆盖。窗60可以通过光学透明粘合剂OCA与其下方的元件(例如光学功能层50)粘结。显示装置1可以被提供在各种电子装置(诸如移动电话、平板PC、膝上型计算机、智能手表等)中。如图3B中所示，显示装置1可以进一步包括显示面板10与光学功能层50之间的输入感测层40。
输入感测层40可以获得根据外部输入(例如，触摸事件)生成的坐标信息。输入感测层40可以包括感测电极(例如，触摸电极)和连接至感测电极的信号线(例如，迹线)。在实施方式中，输入感测层40可以在显示面板10上(例如，直接在显示面板10上)。输入感测层40可以在显示面板10上(例如，直接在显示面板10上)表示可以在输入感测层40与显示面板10之间不提供另外的粘合材料层，并且可以在显示面板10上对输入感测层40的元件进行图案化(例如，直接图案化)。在另一个实施方式中，输入感测层40可以通过与显示面板10的工艺分开的工艺获得，并且可以经由透明粘合材料层等粘结到显示面板10上。
光学功能层50可以包括黑矩阵和滤色器的结构。可以考虑从显示面板10中的像素中的每一个发射的光的颜色来布置滤色器。光学功能层50可以用作抗反射层，其减少经由窗60从外侧入射到显示面板10的光(例如，外部光)的反射率。
窗60可以覆盖并保护光学功能层50、输入感测层40和/或显示面板10。窗60可以在显示面板10上，而在显示面板10与窗60之间没有中间偏振层。根据该实施方式，可折叠显示装置(其可以是可折叠的同时具有防止外部光反射功能)可以通过包括光学功能层50(其包括滤色器)而非刚性偏振层(例如，延迟器和偏振器)和/或通过在显示面板10中包括含有有机绝缘层的平坦化层来实施。
窗60可以被提供为大于输入感测层40、光学功能层50和显示面板10，并且因此，窗60的一侧可以比输入感测层40、光学功能层50和显示面板10的一侧突出更多。窗60可以包括透明材料。窗60可以是柔性的。例如，窗60可以包括聚合物树脂，诸如聚醚砜(PES)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(TAC)、乙酸丙酸纤维素(CAP)等，或其组合。可以通过使用透明粘合材料层等将窗60耦合到输入感测层40和光学功能层50上。窗60可以包括可以对应于显示区域DA的透光区域61和可以对应于外周区域PA的阻光区域62。
图4是根据实施方式的显示面板中的一个像素PX的示意性等效电路图。
参考图4，像素PX可以包括信号线SL1、SL2、SL3、EL和DL、初始化电压线VIL以及电源电压线PL。在另一个实施方式中，信号线SL1、SL2、SL3、EL和DL中的至少一个、初始化电压线VIL和/或电源电压线PL可以由邻近像素共享。
信号线可以包括配置为传输第一扫描信号GW的第一扫描线SL1、配置为传输第二扫描信号GI的第二扫描线SL2、配置为传输第三扫描信号GB的第三扫描线SL3、配置为传输发光控制信号EM的发射控制线EL和配置为传输数据信号DATA的数据线DL。第三扫描线SL3可以是不同(例如，下一个)行的第二扫描线SL2，并且第三扫描信号GB可以是不同(例如，下一个)行的第二扫描信号GI。
电源电压线PL可以配置为将第一电源电压ELVDD传输到第一晶体管T1，并且初始化电压线VIL可以配置为将初始化电压VINT传输到像素PX，用于初始化第一晶体管T1和有机发光二极管OLED。
像素PX的像素电路PC可以包括第一晶体管T1至第七晶体管T7和电容器Cst。第一晶体管T1至第七晶体管T7可以各自包括薄膜晶体管。
第一晶体管T1可以经由第五晶体管T5电连接至电源电压线PL，并且可以经由第六晶体管T6电连接至有机发光二极管OLED。第一晶体管T1可以充当驱动晶体管，并且可以接收数据信号DATA，以根据第二晶体管T2的开关操作向有机发光二极管OLED提供驱动电流Ioled。
第二晶体管T2可以电连接至第一扫描线SL1和数据线DL，并且可以根据通过第一扫描线SL1传输的第一扫描信号GW而导通，以进行用于将可以通过数据线DL传输的数据信号DATA传输到节点N的开关操作。
第三晶体管T3可以经由第六晶体管T6电连接至有机发光二极管OLED。第三晶体管T3可以根据通过第一扫描线SL1传输的第一扫描信号GW而导通，以二极管连接第一晶体管T1。
第四晶体管T4可以根据通过第二扫描线SL2传输的第二扫描信号GI而导通，并且可以配置为将初始化电压VINT从初始化电压线VIL传输到第一晶体管T1的栅电极，以初始化第一晶体管T1的栅电压。
第五晶体管T5和第六晶体管T6可以根据通过发射控制线EL传输的发射控制信号EM而同时导通，以形成电流路径，驱动电流Ioled通过该电流路径从电源电压线PL流向有机发光二极管OLED。
第七晶体管T7可以根据通过第三扫描线SL3传输的第三扫描信号GB而导通，并且可以配置为将初始化电压VINT从初始化电压线VIL传输到有机发光二极管OLED，以初始化有机发光二极管OLED。可以省略第七晶体管T7。
在图4中，第四晶体管T4可以电连接至第二扫描线SL2，并且第七晶体管T7可以电连接至第三扫描线SL3。在另一个实施方式中，第七晶体管T7和第四晶体管T4可以电连接至第二扫描线SL2。
电容器Cst可以电连接至电源电压线PL和第一晶体管T1的栅电极，以存储并保持对应于相对端处的电压之间的差的电压，以保持施加到第一晶体管T1的栅电极的电压。
有机发光二极管OLED可以包括像素电极和相对电极，并且相对电极可以接收第二电源电压ELVSS。有机发光二极管OLED可以接收来自第一晶体管T1的驱动电流Ioled以发射光，并且因此可显示图像。
图5是示出根据实施方式的两个相邻像素中的每一个中的薄膜晶体管和电容器的位置的示意图。图6A至图6I是示出按照层的图5中所示的元件(诸如薄膜晶体管、电容器和像素电极)的示意性平面图。图7至图9是沿图5的线I-I'、线II-II'和线III-III'截取的像素的示意性截面图。
参考图5至图9，根据实施方式的显示面板10可以包括基板100、基板100上的像素PX和封装层400。
包括像素区域PXA之间的槽GV的无机绝缘层和填充槽GV的有机材料层180可以在基板100上。连接线151至156可以在基板100上的有机材料层180上，并且连接线151至156可以在第一方向D1和/或第二方向D2上跨过有机材料层180。
像素区域PXA可以是其中可以布置一对像素PX的区域，并且可以包括在左侧处的第一像素区域SPA1和在右侧处的第二像素区域SPA2。在下文中，第一像素区域SPA1中的像素可以被称为第一像素PXL，并且第二像素区域SPA2中的像素可以被称为第二像素PXR。第一像素区域SPA1中的第一像素PXL的像素电路与第二像素区域SPA2中的第二像素PXR的像素电路可以基于可以划分像素区域PXA的虚拟边界线BL而彼此对称。图5至图6I进一步示出相邻像素区域PXA的一部分。
图6A至图6I中的每一个示出线、电极、半导体层等在同一层上的布置，并且绝缘层可以位于图6A至图6I中所示的层之间。在下文中，将一起参考图5至图9来提供描述。
基板100可以包括各种材料，诸如金属材料、塑料材料等，或其组合。在实施方式中，基板100可以包括柔性基板。如图7至图9中所示，基板100可以包括第一基底层101、第一屏障层102、第二基底层103和第二屏障层104，它们可以彼此依次堆叠。第一基底层101和第二基底层103可以各自包括聚合物树脂。例如，第一基底层101和第二基底层103可以各自包括聚合物树脂，诸如聚醚砜(PES)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(TAC)、乙酸丙酸纤维素(CAP)等，或其组合。上述聚合物树脂可以是透明的。第一屏障层102和第二屏障层104可以防止外部杂质的渗透，并且可以各自具有包括无机材料(诸如氮化硅和/或氧化硅)的单层或多层结构。
缓冲层110可以在基板100的第二屏障层104上。缓冲层110可以阻挡可以通过基板100渗透的杂质或水分。缓冲层110可以包括无机材料，诸如氧化硅、氮化硅和/或氮氧化硅，并且可以具有单层或多层结构。
对于每个像素区域PXA，半导体层ACT可以在缓冲层110上。半导体层ACT可以包括第一像素区域SPA1中的第一半导体层ACT1和第二像素区域SPA2中的第二半导体层ACT2。第一半导体层ACT1和第二半导体层ACT2可以彼此连接。第一半导体层ACT1和第二半导体层ACT2可以彼此整体地被提供。在图6A中，第一半导体层ACT1与第二半导体层ACT2之间的部分可以表示为第三半导体层ACT3。像素区域PXA中的半导体层ACT可以与另一个像素区域PXA中的半导体层ACT分开，它们之间有槽GV。
半导体层ACT可以包括非晶硅、多晶硅、有机半导体材料或其组合。第一半导体层ACT1和第二半导体层ACT2中的每一个可以具有各种弯曲形状，其中第一晶体管T1的半导体层ACTa、第二晶体管T2的半导体层ACTb、第三晶体管T3的半导体层ACTc、第四晶体管T4的半导体层ACTd、第五晶体管T5的半导体层ACTe、第六晶体管T6的半导体层ACTf和第七晶体管T7的半导体层ACTg可以彼此连接。
如图6A中所示，第一半导体层ACT1和第二半导体层ACT2中的每一个可以包括第一晶体管T1的沟道区131a、第二晶体管T2的沟道区131b、第三晶体管T3的沟道区131c1和131c2、第四晶体管T4的沟道区131d1和131d2、第五晶体管T5的沟道区131e、第六晶体管T6的沟道区131f以及第七晶体管T7的沟道区131g。例如，第一晶体管T1至第七晶体管T7中的每一个中的沟道区可以是半导体层ACT的一部分。因为第一晶体管T1的沟道区131a可以是弯曲且伸长的，所以可以增加施加到栅电极的栅电压的驱动范围。第一晶体管T1的沟道区131a可以具有各种形状，例如，
Figure BDA0002825016310000111
'S'、'M'、'W'等。
第一晶体管T1至第七晶体管T7中的每一个的半导体层可以包括沟道区的相对侧处的源区和漏区。如图6A中所示，第一半导体层ACT1和第二半导体层ACT2中的每一个可以包括第一晶体管T1的源区176a和漏区177a、第二晶体管T2的源区176b和漏区177b、第三晶体管T3的源区176c和漏区177c、第四晶体管T4的源区176d和漏区177d、第五晶体管T5的源区176e和漏区177e、第六晶体管T6的源区176f和漏区177f以及第七晶体管T7的源区176g和漏区177g。在一些情况下，源区和漏区可以被解释为晶体管的源电极和漏电极。例如，第一晶体管T1的源电极和漏电极可以分别对应于图6A中所示的半导体层ACT中的沟道区131a周围掺杂有杂质的源区176a和漏区177a。根据实施方式，源区和漏区的位置可以改变。
第一晶体管T1的源区176a可以连接至第二晶体管T2的漏区177b和第五晶体管T5的源区176e。第一晶体管T1的漏区177a可以连接至第三晶体管T3的源区176c和第六晶体管T6的源区176f。第三晶体管T3的漏区177c可以连接至第四晶体管T4的漏区177d。第四晶体管T4的源区176d可以连接至第七晶体管T7的漏区177g。第三晶体管T3可以是包括两个沟道区131c1和131c2的双薄膜晶体管，并且沟道区131c1与131c2之间的区可以是掺杂有杂质的区，并且可以局部对应于双薄膜晶体管的源区和另一个双薄膜晶体管的漏区。第四晶体管T4可以是包括两个沟道区131d1和131d2的双薄膜晶体管，并且沟道区131d1与131d2之间的区可以是掺杂有杂质的区，并且可以局部对应于双薄膜晶体管的源区和另一个双薄膜晶体管的漏区。
在第一像素区域SPA1与第二像素区域SPA2之间的边界处，第一像素PXL中的第四晶体管T4的源区176d和第七晶体管T7的漏区177g可以连接至第二像素PXR中的第四晶体管T4的源区176d和第七晶体管T7的漏区177g。
第一栅绝缘层111可以在半导体层ACT上。第一栅绝缘层111可以包括无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪等，或其组合。第一栅绝缘层111可以具有包括上述材料的单层或多层结构。
如图6B中所示，在第一像素区域SPA1和第二像素区域SPA2中，第一晶体管T1的栅电极125a、第二晶体管T2的栅电极125b、第三晶体管T3的栅电极125c1和125c2、第四晶体管T4的栅电极125d1和125d2、第五晶体管T5的栅电极125e、第六晶体管T6的栅电极125f以及第七晶体管T7的栅电极125g可以在第一栅绝缘层111上。第一晶体管T1的栅电极125a可以用作电容器Cst的下电极。
第一扫描线121、第二扫描线122和发射控制线123(其可以在同一层上并且可以包括与第一晶体管T1至第七晶体管T7的栅电极的材料相同的材料)可以在第一栅绝缘层111上在第一方向D1上延伸，并且可以跨过第一像素区域SPA1和第二像素区域SPA2。
第一扫描线121可以包括第一像素区域SPA1中的1-1扫描线121a和第二像素区域SPA2中的1-2扫描线121b。1-1扫描线121a和1-2扫描线121b可以彼此连接。例如，第一扫描线121可以包括彼此整体地提供的第一像素PXL中的1-1扫描线121a和第二像素PXR中的1-2扫描线121b。
第二扫描线122可以包括第一像素区域SPA1中的2-1扫描线122a和第二像素区域SPA2中的2-2扫描线122b。2-1扫描线122a和2-2扫描线122b可以彼此连接。例如，第二扫描线122可以包括彼此整体地提供的第一像素PXL中的2-1扫描线122a和第二像素PXR中的2-2扫描线122b。
发射控制线123可以包括第一像素区域SPA1中的第一发射控制线123a和第二像素区域SPA2中的第二发射控制线123b。第一发射控制线123a和第二发射控制线123b可以彼此连接。例如，发射控制线123可以包括彼此整体地提供的第一像素PXL中的第一发射控制线123a和第二像素PXR中的第二发射控制线123b。
第二晶体管T2的栅电极125b以及第三晶体管T3的栅电极125c1和125c2可以是与半导体层ACT重叠的第一扫描线121的部分或从第一扫描线121突出的部分。第四晶体管T4的栅电极125d1和125d2以及第七晶体管T7的栅电极125g可以是与半导体层ACT重叠的第二扫描线122的部分或从第二扫描线122突出的部分。第五晶体管T5的栅电极125e和第六晶体管T6的栅电极125f可以是与半导体层ACT重叠的发射控制线123的部分或从发射控制线123突出的部分。第一晶体管T1的栅电极125a可以是与第一半导体层ACT1和第二半导体层ACT2的沟道区131a重叠的岛型。第三晶体管T3和第四晶体管T4可以是各自包括两个栅电极的双薄膜晶体管。
第一晶体管T1至第七晶体管T7的栅电极可以具有包括选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的一种或多种的单层或多层结构。
像素区域PXA中的第一扫描线121、第二扫描线122和发射控制线123可以与另一个像素区域PXA中的第一扫描线121、第二扫描线122和发射控制线123分开。
第二栅绝缘层112可以在第一晶体管T1至第七晶体管T7的栅电极上。第二栅绝缘层112可以各自包括无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪等，或其组合。第二栅绝缘层112可以具有包括上述材料的单层或多层结构。
如图6C中所示，电极电压层127在第一方向D1上在第二栅绝缘层112上延伸，并且可以延伸跨过第一像素区域SPA1和第二像素区域SPA2。电极电压层127可以包括可以与第一像素区域SPA1中的第一晶体管T1的栅电极125a重叠的第一部分127a，以及可以与第二像素区域SPA2中的第一晶体管T1的栅电极125a重叠的第二部分127b。第一部分127a可以用作第一像素PXL中的电容器Cst的上电极，并且第二部分127b可以用作第二像素PXR中的电容器Cst的上电极。例如，电容器Cst可以共享第一晶体管T1的栅电极125a作为下电极，并且可以与第一晶体管T1重叠。电极电压层127中的第一部分127a和第二部分127b中的每一个可以包括开口128。
电极电压层127可以具有包括选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的一种或多种材料的单层或多层结构。
像素区域PXA中的电极电压层127可以与另一个像素区域PXA中的电极电压层127分离开。
第一屏蔽电极129可以进一步在第二栅绝缘层112上。第一屏蔽电极129可以包括与电极电压层127的材料相同的材料。第一屏蔽电极129可以与第一像素PXL和第二像素PXR中的每一个中的第三晶体管T3的两个沟道区131c1和131c2之间的源区176c/漏区177c重叠。第一屏蔽电极129可以在第一像素区域SPA1与第二像素区域SPA2之间的边界处，并且可以由第一像素PXL和第二像素PXR共享。第一屏蔽电极129可以防止第一像素PXL和第二像素PXR中的每一个中的第三晶体管T3受到从外侧入射的光和/或其他电信号的影响。
第一层间绝缘层113可以在电极电压层127和第一屏蔽电极129上。第一层间绝缘层113可以包括无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪等，或其组合。第一层间绝缘层113可以具有包括上述材料的单层或多层结构。
如图6D中所示，节点电极141、第二屏蔽电极143、第一连接电极145和第二连接电极147可以在第一层间绝缘层113上。节点电极141、第二屏蔽电极143、第一连接电极145和第二连接电极147可以各自具有包括选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的一种或多种材料的单层或多层结构。
节点电极141可以在第一像素区域SPA1和第二像素区域SPA2中的每一个中。节点电极141的一端可以经由第二栅绝缘层112和第一层间绝缘层113中的接触孔12连接至第一晶体管T1的栅电极125a。节点电极141的另一端可以经由第一栅绝缘层111、第二栅绝缘层112和第一层间绝缘层113中的接触孔11连接至第三晶体管T3的漏区177c和第四晶体管T4的漏区177d。
第二屏蔽电极143可以在第一像素区域SPA1和第二像素区域SPA2中的每一个中。第二屏蔽电极143的一端可以经由第一栅绝缘层111、第二栅绝缘层112和第一层间绝缘层113中的接触孔13连接至第四晶体管T4的源区176d和第七晶体管T7的漏区177g。第二屏蔽电极143可以与第四晶体管T4的两个沟道区131d1与131d2之间的源区176d/漏区177d重叠。第二屏蔽电极143可以防止第四晶体管T4受到从外侧入射的光和/或其他电信号的影响。
第一连接电极145可以在第一像素区域SPA1和第二像素区域SPA2中的每一个中。第一连接电极145的一端可以经由第一栅绝缘层111、第二栅绝缘层112和第一层间绝缘层113中的接触孔14连接至第五晶体管T5的漏区177e，并且第一连接电极145的另一端可以经由第一层间绝缘层113中的接触孔15连接至可以用作电容器Cst的上电极的电极电压层127。
第二连接电极147可以在第一像素区域SPA1与第二像素区域SPA2之间的边界处，并且可以由第一像素PXL和第二像素PXR共享。第二连接电极147的一端可以与第一屏蔽电极129重叠，并且可以经由第一层间绝缘层113中的接触孔16连接至第一屏蔽电极129。第二连接电极147的另一端与电极电压层127重叠，并且可以经由第一层间绝缘层113中的接触孔17连接至电极电压层127。
第二层间绝缘层114可以在节点电极141、第二屏蔽电极143、第一连接电极145和第二连接电极147上。第二层间绝缘层114可以包括无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪等。第二层间绝缘层114可以具有包括上述材料的单层或多层结构。
图6E示出图6A至图6D中所示的导电层的堆叠结构。如图6E中所示，围绕像素区域PXA的槽GV可以被提供在缓冲层110、第一栅绝缘层111和第二栅绝缘层112以及第一层间绝缘层113和第二层间绝缘层114中。在下文中，缓冲层110、第一栅绝缘层111和第二栅绝缘层112以及第一层间绝缘层113和第二层间绝缘层114可以统称为无机绝缘层IL。槽GV可以表示在无机绝缘层IL中形成的沟槽。在实施方式中，可以以像素区域PXA为单位由槽GV将无机绝缘层IL分成岛形状的无机图案。
槽GV可以被提供在相邻像素区域PXA之间，并且可以围绕每个像素区域PXA。槽GV可以包括第一栅绝缘层111中的开口111a、第二栅绝缘层112中的开口112a、第一层间绝缘层113中的开口113a和第二层间绝缘层114中的开口114a。槽GV可以进一步包括缓冲层110中的开口110a。然而，一个或多个实施方式不限于此，并且可以对槽GV进行各种修改。例如，缓冲层110可以不包括开口，或者缓冲层110可以不被部分地或全部去除，而是可以保留。
无机绝缘层IL中的开口110a、111a、112a、113a和114a可以彼此重叠。在图7至图9中，缓冲层110中的开口110a、第一栅绝缘层111中的开口111a、第二栅绝缘层112中的开口112a、第一层间绝缘层113中的开口113a和第二层间绝缘层114中的开口114a可以具有彼此重合的内侧表面。在另一个实施方式中，开口110a、111a、112a、113a和114a的内侧表面可以彼此不重合，并且开口110a、111a、112a、113a和114a可以具有彼此不同的尺寸。
槽GV的宽度W可以是约数μm。例如，无机绝缘层IL中的槽GV的宽度W可以是约5μm至约10μm。基板100可以被无机绝缘层IL的槽GV暴露。
槽GV可以通过掩模工艺获得。在掩模工艺中，可以进行干蚀刻。
用于使形成在第二层间绝缘层114上的导电层与下导电层(例如，半导体层、栅电极、电容器的上电极等)接触的接触孔21a、21b、22a、22b、23、24a、24b、25、26、27和28可以在第一栅绝缘层111和第二栅绝缘层112以及第一层间绝缘层113和第二层间绝缘层114中的至少一个中。接触孔21a、21b、22a、22b、23、24a、24b、25、26、27和28可以在用于形成槽GV的掩模工艺中与槽GV的形成同时获得。为了便于描述和公开，图6E仅示出了对应于接触孔21a、21b、22a、22b、23、24a、24b、25、26、27和28的位置，并且省略了绝缘层。
如图6F中所示，有机材料层180可以被填充在无机绝缘层IL的槽GV中。有机材料层180可以至少部分地填充无机绝缘层IL的槽GV。有机材料层180可以不完全填充槽GV。此外，有机材料层180可以不填充槽GV的部分。然而，有机材料层180可以完全填充槽GV，以便吸收外部冲击。在一些实施方式中，有机材料层180可以延伸到无机绝缘层IL的上表面。由于有机材料层180的特性，有机材料层180的上表面可以具有凸起形状。
有机材料层180的上表面与无机绝缘层IL的上表面之间的角度可以是约45度或更小。在无机绝缘层IL的上表面和有机材料层180的上表面彼此相遇的边界的倾斜不是逐渐的情况下，导电材料可以不被去除而是可以保留在边界处，同时连接线151至156可以通过图案化导电层来形成。在上述情况下，剩余的导电材料可以导致与其他导电层的短路。因此，有机材料层180的上表面可以相对于无机绝缘层IL的上表面具有逐渐(缓慢)的倾斜。
有机材料层180可以包括选自由以下组成的组中的一种或多种材料：丙烯酸(acryl)、甲基丙烯酸(metacryl)、聚酯、聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸酯、聚甲醛、聚芳酯和六甲基二硅氧烷。
有机材料层180与槽GV一起围绕像素区域PXA，并且因此可以以像素区域PXA为单位划分像素PX。因此，可以防止由于显示面板10的折叠而导致的应力或裂纹传播到其他像素区域PXA。
如图6G中所示，连接线150可以在第二层间绝缘层114上。第三连接电极157可以进一步在第二层间绝缘层114上。连接线150可以包括在第一方向D1或第二方向D2上延伸跨过槽GV和有机材料层180的导电线。连接线150可以包括软线，该软线各自包括具有高伸长率的材料。连接线150和第三连接电极157可以包括包含下述的单层或多层结构：镁(Mg)、铝(Al)、铜(Cu)、钛(Ti)等，或其组合。在实施方式中，连接线150和第三连接电极157可以各自具有包括Ti/Al/Ti的多层结构。
连接线150可以包括第一扫描连接线151、第二扫描连接线152、初始化电压连接线153、电源电压连接线154、发射控制连接线155和半导体层连接线156。
第一扫描连接线151可以在第一方向D1上延伸，同时与第一扫描线121重叠，并且可以跨过第一像素区域SPA1和第二像素区域SPA2布置。第一扫描连接线151可以经由第二栅绝缘层112、第一层间绝缘层113和第二层间绝缘层114中的接触孔21a和21b连接至第一扫描线121。
第二扫描连接线152可以在第一方向D1上延伸，同时与第二扫描线122重叠，并且可以跨过第一像素区域SPA1和第二像素区域SPA2布置。第二扫描连接线152可以经由第二栅绝缘层112、第一层间绝缘层113和第二层间绝缘层114中的接触孔22a和22b连接至第二扫描线122。
初始化电压连接线153可以在第一方向D1上延伸跨过第一像素区域SPA1和第二像素区域SPA2。初始化电压连接线153可以经由第一栅绝缘层111、第二栅绝缘层112、第一层间绝缘层113和第二层间绝缘层114中的接触孔23，连接至其中第一像素PXL的第一半导体层ACT1和第二像素PXR的第二半导体层ACT2可以连接的部分(例如第三半导体层ACT3)。初始化电压连接线153可以包括在第一像素区域SPA1和第二像素区域SPA2中的每一个中在第二方向D2上突出的突起153p。
电源电压连接线154可以在第一方向D1上延伸，同时与电极电压层127重叠，并且可以跨过第一像素区域SPA1和第二像素区域SPA2。电源电压连接线154可以具有部分地围绕开口128的弯曲形状，而不与电极电压层127中的开口128重叠。电源电压连接线154可以经由第一层间绝缘层113和第二层间绝缘层114中的接触孔24a和24b连接至电极电压层127。
发射控制连接线155可以在第一方向D1上延伸，同时与发射控制线123重叠，并且可以跨过第一像素区域SPA1和第二像素区域SPA2。发射控制连接线155可以经由第一像素区域SPA1与第二像素区域SPA2之间的边界处的第二栅绝缘层112、第一层间绝缘层113和第二层间绝缘层114中的接触孔25连接至发射控制线123。
半导体层连接线156可以在第二方向D2上(或者在第一方向D1与第二方向D2之间的方向上)延伸跨过槽GV中的有机材料层180的上部分。半导体层连接线156的一端可以经由第一栅绝缘层111、第二栅绝缘层112、第一层间绝缘层113和第二层间绝缘层114中的接触孔26连接至第七晶体管T7的源区176g。半导体层连接线156的另一端可以经由第一栅绝缘层111、第二栅绝缘层112、第一层间绝缘层113和第二层间绝缘层114中的接触孔27连接至第六晶体管T6的漏区177f。如图5和图9中所示，半导体层连接线156的一端和另一端可以在不同的像素区域PXA处(它们之间有槽GV)，以在第二方向D2上将相邻像素PX的半导体层彼此连接。
第三连接电极157可以进一步在第二层间绝缘层114上。第三连接电极157可以经由第一栅绝缘层111、第二栅绝缘层112、第一层间绝缘层113和第二层间绝缘层114中的接触孔28连接至第二晶体管T2的源区176b。第三连接电极157可以在第一像素区域SPA1和第二像素区域SPA2中的每一个中。
第一扫描连接线151、第二扫描连接线152、电源电压连接线154和发射控制连接线155中的每一个可以延伸跨过槽GV中的有机材料层180的上部分，以在第一方向D1上连接彼此相邻的像素区域PXA中的第一扫描线121、第二扫描线122、电极电压层127和发射控制线123。例如，第一扫描连接线151、第二扫描连接线152、电源电压连接线154和发射控制连接线155中的每一个可以连接可以以像素区域PXA为单位来划分的同一行中的像素PX的第一扫描线121、第二扫描线122、电极电压层127和发射控制线123。电源电压连接线154可以在第一方向D1上连接至彼此相邻的像素区域PXA中的像素PX，以施加第一电源电压ELVDD。初始化电压连接线153可以延伸跨过围绕像素区域PXA的有机材料层180的上部分，以在第一方向D1上连接至彼此相邻的像素区域PXA中的像素PX，并且可以将初始化电压VINT施加到像素PX。
在形成图6D中所示的导电层之前或在形成图6G中所示的导电层之前，可以在形成接触孔之后在半导体层上进行脱氢退火工艺。驱动晶体管的驱动范围可以由于退火工艺而增加。
保护层115可以在连接线150和第三连接电极157上。保护层115可以具有包括无机绝缘材料(诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽、氧化铪等，或其组合)的单层或多层结构。
在实施方式中，保护层115可以与稍后将描述的有机绝缘层一起用作平坦化层。无机层中的接触孔可以具有比有机层中的接触孔的尺寸更小的尺寸。在根据实施方式的具有岛型像素组结构的可折叠显示装置中，用于高分辨率和高射频(例如，120Hz)驱动的像素电路的集成率可以通过提供无机平坦化层来增加。
保护层115可以不覆盖有机材料层180。例如，由于槽GV，在每个像素区域PXA中可以将保护层115提供为岛型的绝缘图案。第一绝缘层116可以进一步在保护层115上。
如图6H中所示，数据线161和电源电压线163可以在第一绝缘层116上。数据线161和电源电压线163在第二方向D2上延伸跨过像素区域PXA中的有机材料层180，以在第二方向D2上连接至彼此相邻的像素PX。
数据线161可以包括第一数据线161E和第二数据线161O。在第一像素区域SPA1和第二像素区域SPA2中的每一个中，第一数据线161E和第二数据线161O可以彼此基本平行地分开。在平面图中，第一数据线161E可以在第一像素区域SPA1的左侧和第二像素区域SPA2的右侧处。第二数据线161O可以在第一像素区域SPA1的右侧和第二像素区域SPA2的左侧处。
偶数行中的像素PX可以连接至第一数据线161E，并且奇数行中的像素PX可以连接至第二数据线161O。图5示出了其中第一像素区域SPA1中的第一像素PXL和第二像素区域SPA2中的第二像素PXR可以连接至第一数据线161E的示例。例如，图5中所示的像素PX可以是偶数行中的像素。数据线161可以经由保护层115中的接触孔31和第一绝缘层116中的接触孔31'连接至第三连接电极157。因为第三连接电极157可以连接至第二晶体管T2的源区176b，所以第一数据线161E或第二数据线161O可以经由第三连接电极157连接至第二晶体管T2。
第一数据线161E可以与第一晶体管T1的源区176a重叠，并且第二数据线161O可以与第一晶体管T1的漏区177a重叠。第一数据线161E和第二数据线161O可以与电极电压层127和电源电压连接线154重叠。
电源电压线163可以与电极电压层127重叠，并且可以与数据线161基本平行。电源电压线163可以经由保护层115中的接触孔32和第一绝缘层116中的接触孔32'连接至电源电压连接线154。因为电源电压连接线154可以连接至电极电压层127，所以电源电压线163可以由于在第二方向D2上延伸的电源电压线163以及在第一方向D1上延伸的电极电压层127和电源电压连接线154而具有网格结构。
在第一晶体管T1中的栅电极125a的电势受到数据线161中的电压变化影响的情况下，可以在数据线161与第一晶体管T1的栅电极125a之间引起耦合。此外，因为节点电极141可以连接至第一晶体管T1的栅电极125a，所以在节点电极141受到第一数据线161E或第二数据线161O中的电压变化影响的情况下，第一晶体管T1中的栅电极125a的电势也可以受到影响。
根据该实施方式，在如图7中所示的截面图中，可以对其施加恒定电压(例如，初始化电压VINT)的初始化电压连接线153可以在第一晶体管T1的栅电极125a与数据线161之间的层上(可以是初始化电压连接线153的突起153p的初始化电压连接线153的一部分在图7中示出)。在如图5(也参考图6D至图6H)中所示的平面图中，初始化电压连接线153的突起153p可以位于节点电极141的一端与第一数据线161E之间。例如，根据该实施方式，初始化电压连接线153可以在数据线161与节点电极141之间的层上，以便减少由于数据线161中的电压变化而导致的对第一晶体管T1的栅电极125a的电势的影响，并且因此，显示装置可以显示具有精确亮度的高质量图像。
根据实施方式，如图8中所示，可以对其施加第一电源电压ELVDD的电极电压层127和电源电压连接线154可以在第一晶体管T1的栅电极125a与数据线161之间的层上，并且因此，可以防止或减少第一晶体管T1的栅电极125a的电势受到数据线161中的电压变化的影响。因此，显示装置可以显示具有精确亮度的高质量图像。此外，电极电压层127和电源电压连接线154可以与数据线161重叠，并且因此，第一晶体管T1的栅电极125a可以被屏蔽。
数据线161和电源电压线163中的每一个可以具有包括选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的一种或多种的单层或多层结构。在实施方式中，数据线161和电源电压线163中的每一个可以各自具有包括Ti/Al/Ti的多层结构。
第四连接电极165可以进一步在第一绝缘层116上。第四连接电极165可以经由保护层115中的接触孔33和第一绝缘层116中的接触孔33'连接至半导体层连接线156。第四连接电极165可以包括与电源电压线163的材料相同的材料。例如，第四连接电极165可以具有包括选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的一种或多种材料的单层或多层结构。在实施方式中，第四连接电极165可以具有包括Ti/Al/Ti的多层结构。
可以分别进行用于在保护层115中形成接触孔的掩模工艺和用于在第一绝缘层116中形成接触孔的掩模工艺。第一绝缘层116中的接触孔31'、32'和33'可以分别与保护层115中的接触孔31、32和33重叠。
第二绝缘层117和第三绝缘层118可以依次在数据线161、电源电压线163和第四连接电极165上。
第一绝缘层116、第二绝缘层117和第三绝缘层118可以各自是平坦化层和有机绝缘层。例如，第一至第三绝缘层116、117和118可以各自包括有机绝缘材料，诸如通用聚合物(聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚基的聚合物衍生物、丙烯酸基类聚合物、酰亚胺基类聚合物、硅氧烷基类聚合物、芳基醚基类聚合物、酰胺基类的聚合物、氟化物基类聚合物、对二甲苯基类聚合物、乙烯醇基类聚合物及其共混物。在实施方式中，第一绝缘层116和第三绝缘层118可以包括包含聚酰亚胺的有机绝缘层，并且第二绝缘层117可以包括包含硅氧烷的有机绝缘层。
在有机发光二极管OLED由于有机发光二极管OLED下方的导电层之间的阶梯而具有不平坦的结构的情况下，可以识别由于从有机发光二极管OLED发射的光的反射而导致的反射色带。根据该实施方式，可以在有机发光二极管OLED与薄膜晶体管之间提供两个或更多个有机绝缘层，并且因此，可以平坦化有机发光二极管OLED的下层以解决上述问题。
如图3A和图3B中所示，根据实施方式的可折叠显示装置可以包括薄塑料材料的窗60，并且可以不包括显示面板10与窗60之间的偏振层。根据实施方式的可折叠显示装置，有机发光二极管OLED的下层可以由于有机绝缘层而被平坦化，并且可以在不使用另外的偏振层的情况下减少外部光反射。
在图7至图9中，两个有机绝缘层，例如第二绝缘层117和第三绝缘层118，可以在有机发光二极管OLED与薄膜晶体管之间。然而，在另一个实施方式中，三个或更多个有机绝缘层可以在有机发光二极管OLED与薄膜晶体管之间。
显示元件，例如有机发光二极管OLED，可以在第三绝缘层118上。有机发光二极管OLED可以包括第一电极310(例如，像素电极)、中间层320和第二电极330(例如，相对电极)。
如图6I中所示，有机发光二极管OLED的第一电极310可以在第三绝缘层118上。第一像素区域SPA1中的第一电极310和第二像素区域SPA2中的第一电极310可以彼此偏移。第一像素区域SPA1中的第一电极310的中心与第二像素区域SPA2中的第一电极310的中心可以彼此偏移。
第一电极310可以部分地延伸到邻近像素区域PXA，该邻近像素区域PXA可以与第一电极310的像素区域PXA相邻，它们之间有槽GV。例如，在图6I中，第一像素区域SPA1中的第一电极310可以在第一像素区域SPA1中，并且可以部分地延伸到有机材料层180的上部分和另一像素区域PXA中的第二像素区域SPA2。第二像素区域SPA2中的第一电极310可以在第二像素区域SPA2中，并且可以部分地延伸到第一像素区域SPA1和有机材料层180的上部分。
第一像素区域SPA1中的第一电极310或第二像素区域SPA2中的第一电极310可以与第一屏蔽电极129部分地重叠。因此，第一像素区域SPA1中的第一电极310或第二像素区域SPA2中的第一电极310可以与第一像素PXL和第二像素PXR中的每一个中的第三晶体管T3的两个沟道区131c1与131c2之间的源区176c/漏区177c重叠。例如，第一像素区域SPA1中的第一电极310或第二像素区域SPA2中的第一电极310可以与第一屏蔽电极129一起用作屏蔽层，以防止第一像素PXL和第二像素PXR中的每一个中的第三晶体管T3受到从外侧入射的光和/或其他外周电信号的影响。
第一电极310可以经由第二绝缘层117中的接触孔40和第三绝缘层118中的接触孔40'连接至第四连接电极165，如图9中所示。因此，第一电极310可以经由第二层间绝缘层114上的半导体连接线156和第一绝缘层116上的第四连接电极165连接至第六晶体管T6。
可以分别进行用于在第二绝缘层117中形成接触孔的掩模工艺和用于在第三绝缘层118中形成接触孔的掩模工艺。第三绝缘层118中的接触孔40'可以与第二绝缘层117中的接触孔40重叠。
第一电极310可以包括导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)，或其组合。在另一个实施方式中，第一电极310可以包括反射层，该反射层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Ni)、铱(Ir)、铬(Cr)或其化合物。在另一个实施方式中，第一电极310可以进一步包括在反射层上和/或反射层下方的层，该层包括ITO、IZO、ZnO或In2O3，或其组合。
第四绝缘层119可以在第三绝缘层118上。第四绝缘层119可以包括对应于每个像素的开口，例如，用于至少暴露第一电极310的中心部分的开口OP。第四绝缘层119中的开口OP可以限定像素的发射区域EA。例如，第四绝缘层119可以对应于除发射区域EA外的其他区，例如非发射区域，并且像素电路PC可以与发射区域EA和/或非发射区域重叠。
第四绝缘层119可以增加第一电极310的边缘与第一电极310上的第二电极330之间的距离，以防止在第一电极310的边缘处产生电弧。第四绝缘层119可以包括有机材料，例如聚酰亚胺(PI)、六甲基二硅氧烷(HMDSO)等，或其组合。发射区域EA的尺寸可以根据从像素发射的光的颜色而变化。
中间层320可以包括发射层。发射层可以包括发射光(例如，有色光)的聚合物有机材料或低分子量有机材料。在实施方式中，中间层320可以进一步包括发射层下方的第一功能层和/或发射层上的第二功能层。第一功能层和/或第二功能层可以包括遍及第一电极310整体形成的层，或者被图案化以对应于第一电极310中的每一个的层。
第一功能层可以具有单层或多层结构。例如，在第一功能层包括聚合物有机材料的情况下，第一功能层可以包括具有单层结构的空穴传输层(HTL)，并且可以包括聚(3,4-亚乙基-二氧噻吩)(PEDOT)、聚苯胺(PANI)或其组合。在第一功能层包括低分子量有机材料的情况下，第一功能层可以包括空穴注入层(HIL)和HTL。
第二功能层可以是任选的。例如，在第一功能层和发射层包括聚合物有机材料的情况下，可以形成第二功能层以改善有机发光二极管OLED的特性。第二功能层可以具有单层或多层结构。第二功能层可以包括电子传输层(ETL)和/或电子注入层(EIL)。
第二电极330可以面向第一电极310，它们之间有中间层320。第二电极330可以包括具有低功函数的导电材料。例如，第二电极330可以包括(半)透明层，该(半)透明层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其合金。作为另一个示例，第二电极330可以进一步包括在包括上述材料的(半)透明层上的层，该层包括ITO、IZO、ZnO或In2O3，或其组合。
第二电极330可以相对于有机发光二极管OLED整体地被提供以面向第一电极310，并且可以在中间层320和第四绝缘层119上。
封装层400可以在第二电极330上，以保护显示面板10免受外部杂质或水分的影响。封装层400可以包括至少一个有机封装层和至少一个无机封装层。图7至图9示出封装层400可以包括第一无机封装层410和第二无机封装层430以及在第一机封装层410与第二无机封装层430之间的有机封装层420。在另一个实施方式中，有机封装层和无机封装层的堆叠顺序和数量可以变化。
第一无机封装层410和第二无机封装层430可以各自包括选自氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅、氮氧化硅等中的一种或多种无机绝缘材料。有机封装层420可以包括聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸酯、聚甲醛、聚丙烯酸酯、六甲基二硅氧烷、丙烯酸基类树脂(例如，聚甲基丙烯酸甲酯、聚丙烯酸等)或其组合。因为第一无机封装层410可以沿其下方的结构形成，所以第一无机封装层410可以具有不平坦的上表面。有机封装层420可以具有足以覆盖第一无机封装层410的足够厚度。遍及整个显示区域DA，有机封装层420的上表面可以是基本平坦的。第二无机封装层430可以延伸到有机封装层420的外部分以接触第一无机封装层410，并且有机封装层420可以不暴露于外侧。
图10是示出根据实施方式的像素区域PXA与连接线150之间的关系的示意性平面图。图10示出显示区域DA中的连接线150、槽GV和有机材料层180的图案以及发射区域EA的布置。
基板100的显示区域DA可以包括像素区域PXA，并且像素区域PXA中的每一个可以包括第一像素区域SPA1和第二像素区域SPA2。像素区域PXA中包括岛型的无机图案的无机绝缘层IL(见图7)可以在显示区域DA中的基板100上。无机图案可以被槽GV围绕。
有机材料层180可以在无机图案之间，并且可以包括孔(开口)。有机材料层180中的孔中的每一个可以对应于像素区域PXA中的每一个。显示区域DA中的槽GV和有机材料层180可以具有栅格结构。
根据实施方式的显示面板10可以包括显示区域DA中的像素PX。像素PX可以包括发射第一颜色光的第一颜色像素PX1、发射第二颜色光的第二颜色像素PX2和发射第三颜色光的第三颜色像素PX3。第一颜色像素PX1、第二颜色像素PX2和第三颜色像素PX3可以根据特定图案在第一方向D1和第二方向D2上重复布置。在实施方式中，第一颜色像素PX1可以包括红色像素，第二颜色像素PX2可以包括绿色像素，并且第三颜色像素PX3可以包括蓝色像素。在另一个实施方式中，第一颜色像素PX1可以包括红色像素，第二颜色像素PX2可以包括蓝色像素，并且第三颜色像素PX3可以包括绿色像素。
参考图10，第一颜色像素PX1中的每一个中的有机发光二极管OLED可以包括第一发射区域EA1，第二颜色像素PX2中的每一个中的有机发光二极管OLED可以包括第二发射区域EA2，并且第三颜色像素PX3中的每一个中的有机发光二极管OLED可以包括第三发射区域EA3。
在行1R、2R、3R……中的每一行中，第一颜色像素PX1的第一发射区域EA1、第二颜色像素PX2的第二发射区域EA2、第三颜色像素PX3的第三发射区域EA3和第二颜色像素PX2的第二发射区域EA2可在第一方向D1上以之字形重复布置。
在奇数列1M、3M……中，第一颜色像素PX1的第一发射区域EA1和第三颜色像素PX3的第三发射区域EA3可以在第二方向D2上交替布置。在偶数列2M、4M……中，第二颜色像素PX2的第二发射区域EA2可以在第二方向D2上重复布置。例如，在第一列1M中，第一颜色像素PX1的第一发射区域EA1和第三颜色像素PX3的第三发射区域EA3可以在第二方向D2上交替布置。在可以与第一列1M相邻的第二列2M中，第二颜色像素PX2的第二发射区域EA2可以在第二方向D2上重复布置。在与第二列2M相邻的第三列3M中，第三颜色像素PX3的第三发射区域EA3和第一颜色像素PX1的第一发射区域EA1可以在第二方向D2上交替布置，与第一列1M相反。
第一颜色像素PX1的第一发射区域EA1、第二颜色像素PX2的第二发射区域EA2和第三颜色像素PX3的第三发射区域EA3可以具有彼此不同的面积。在实施方式中，第三颜色像素PX3的第三发射区域EA3可以具有的面积大于第一颜色像素PX1的第一发射区域EA1的面积。此外，第三颜色像素PX3的第三发射区域EA3可以具有的面积大于第二颜色像素PX2的第二发射区域EA2的面积。此外，第一颜色像素PX1的第一发射区域EA1可以具有的面积大于第二颜色像素PX2的第二发射区域EA2的面积。在另一个实施方式中，第三颜色像素PX3的第三发射区域EA3可以具有的面积等于第一颜色像素PX1的第一发射区域EA1的面积。然而，一个或多个实施方式不限于此。例如，第一颜色像素PX1的第一发射区域EA1可以大于第二颜色像素PX2的第二发射区域EA2和第三颜色像素PX3的第三发射区域EA3。
第一至第三发射区域EA1、EA2和EA3可以各自具有多边形形状(诸如矩形形状、八边形形状等)、圆形形状、椭圆形形状等，并且多边形形状可以具有圆顶角。
在行1R、2R、3R……中的每一行中，像素区域PXA可以各自包括布置在其中的一对颜色像素，该对颜色像素可以由槽GV分开，并且像素区域PXA中的像素PX可以通过连接线150彼此连接。奇数行中的像素区域PXA和偶数行中的像素区域PXA可以彼此偏移多达第一像素区域SPA1或第二像素区域SPA2。因此，在奇数行1R、3R……的像素区域PXA中，第一颜色像素PX1或第三颜色像素PX3可以在第一像素区域SPA1中，并且第二颜色像素PX2可以在第二像素区域SPA2中。在偶数行2R……的像素区域PXA中，第二颜色像素PX2可以在第一像素区域SPA1中，并且第一颜色像素PX1或第三颜色像素PX3可以在第二像素区域SPA2中。
图11是示出根据另一个实施方式的两个相邻像素中的每一个中的薄膜晶体管和电容器的位置的示意图。图12A是图11的左侧电容器的部分放大示意图，并且图12B是沿图12A的线IV-IV'截取的左侧电容器的示意性截面图。因为除了节点电极141的形状之外，参考图11阐释的实施方式与图5的实施方式相同，所以省略了关于与图5的元件相同的元件的描述。
图5中的节点电极141的一端可以具有对应于电极电压层127的第一部分127a或电极电压层127的第二部分127b中的开口128的尺寸。图12A和图12B中所示的节点电极141可以包括可以扩展到电极电压层127的第一部分127a中的开口128的外周的第一突起141p1和第二突起141p2。节点电极141的第一突起141p1和第二突起141p2可以与电极电压层127的第一部分127a重叠。电源电压连接线154可以与节点电极141的第一突起141p1和第二突起141p2重叠。因此，电容器Cst可以由堆叠结构(例如，第一晶体管T1的栅电极125a和电极电压层127的第一部分127a，电极电压层127的第一部分127a以及节点电极141的第一突起141p1和第二突起141p2，节点电极141的第一突起141p1和第二突起141p2以及电源电压连接线154)形成，并且因此，可以确保电容器Cst的电容。
图13是示出根据另一个实施方式的两个相邻像素中的每一个中的薄膜晶体管和电容器的位置的示意图。图14A至图14H是示出按照层的图13中所示的元件(诸如薄膜晶体管、电容器和像素电极)的示意性平面图。图15是沿图13的线V-V'、线VI-VI'和线VII-VII'截取的像素的示意性截面图。在图15中，为了便于公开，省略了在第二绝缘层117之后布置的层。在下文中，将描述与图5的元件不同的元件，并且将省略关于与图5的元件相同的元件的描述。
参考图13和图14A，以像素区域PXA为单位，半导体层ACT可以在基板100的缓冲层110上。半导体层ACT可以包括第一像素区域SPA1的第一半导体层ACT1、第二像素区域SPA2的第二半导体层ACT2以及其中可以连接第一半导体层ACT1和第二半导体层ACT2的第三半导体层ACT3。
在图14A的半导体层ACT中，第一半导体层ACT1的半导体层ACTg与第二半导体层ACT2的半导体层ACTg之间在第一方向D1上的距离D可以大于图6A中所示的第一半导体层ACT1的半导体层ACTg与第二半导体层ACT2的半导体层ACTg之间在第一方向D1上的距离。第一栅绝缘层111可以在半导体层ACT上。
参考图13和图14B，第一晶体管T1至第七晶体管T7的栅电极125a、125b、125c、125d、125e、125f和125g、第一扫描线121、第二扫描线122以及发射控制线123可以在第一栅绝缘层111上。第二扫描线122可以包括第一像素区域SPA1中的2-1扫描线122a和第二像素区域SPA2中的2-2扫描线122b。第二扫描线122可以进一步包括在第一像素区域SPA1与第二像素区域SPA2之间的边界处的突起122p。第二栅绝缘层112可以在第一晶体管T1至第七晶体管T7的栅电极上。
参考图13和图14C，电极电压层127和第一屏蔽电极129可以在第二栅绝缘层112上。电极电压层127中的第一部分127a和第二部分127b中的每一个可以包括开口128。第一层间绝缘层113可以在电极电压层127和第一屏蔽电极129上。
参考图13和图14D，节点电极141、第一连接电极145和第二连接电极147可以在第一层间绝缘层113上。第五连接电极142、第六连接电极144、第七连接电极146、第八连接电极148和第九连接电极149可以进一步被提供在第一层间绝缘层113上。
节点电极141可以经由接触孔11和12连接至第三晶体管T3的漏区177c、第四晶体管T4的漏区177d和第一晶体管T1的栅电极125a。第一连接电极145可以经由接触孔14连接至第五晶体管T5的漏区177e。第一连接电极145可以与电容器Cst的上电极重叠。第二连接电极147可以经由接触孔16和17连接至第一屏蔽电极129和电极电压层127。
第五连接电极142可以在第一像素区域SPA1和第二像素区域SPA2中的每一个中。第五连接电极142可以经由第一栅绝缘层111、第二栅绝缘层112和第一层间绝缘层113中的接触孔51连接至第七晶体管T7的源区176g。
第六连接电极144可以在第一像素区域SPA1与第二像素区域SPA2之间的边界处。第六连接电极144可以与第二扫描线122的突起122p重叠，并且可以经由第二栅绝缘层112和第一层间绝缘层113中的接触孔52连接至第二扫描线122的突起122p。
第七连接电极146可以在第一像素区域SPA1与第二像素区域SPA2之间的边界处，并且可以在第一方向D1上延伸。第七连接电极146可以与其中可以连接第一半导体层ACT1和第二半导体层ACT2的第三半导体层ACT3重叠。第七连接电极146可以经由第一栅绝缘层111、第二栅绝缘层112和第一层间绝缘层113中的接触孔53连接至第三半导体层ACT3，并且因此，可以连接至第一像素PXL和第二像素PXR中的每一个中的第四晶体管T4的源区176d和第七晶体管T7的漏区177g。
第八连接电极148可以在第一像素区域SPA1和第二像素区域SPA2中的每一个中。第八连接电极148可以经由第一栅绝缘层111、第二栅绝缘层112和第一层间绝缘层113中的接触孔54连接至第二晶体管T2的源区176b。
第九连接电极149可以和第一像素区域SPA1与第二像素区域SPA2之间的边界相邻。第九连接电极149可以经由第一栅绝缘层111、第二栅绝缘层112和第一层间绝缘层113中的接触孔55连接至第六晶体管T6的漏区177f。
第二层间绝缘层114可以覆盖第一层间绝缘层113上的导电层。
在形成图14D中所示的导电层之前并且在无机绝缘层IL中形成接触孔之后，可以在半导体层上进行脱氢退火工艺。驱动晶体管的驱动范围可以由于退火工艺而增加。
图14E和图14F也示出了图14A至图14D中所示的导电层。参考图13和图14E，接触孔21a、21b、22c、23a、23b、24c、24d、24e、25、26a、27a和28a可以在像素区域PXA中的第一栅绝缘层111、第二栅绝缘层112、第一层间绝缘层113和第二层间绝缘层114中的至少一个中，第二层间绝缘层114上的导电层可以通过这些接触孔与下导电层接触。为了便于描述和公开，图14E仅示出了对应于接触孔21a、21b、22c、23a、23b、24c、24d、24e、25、26a、27a和28a的位置，并且省略了绝缘层。
参考图13和图14F，在像素区域PXA中形成接触孔21a、21b、22c、23a、23b、24c、24d、24e、25、26a、27a和28a之后，可以在无机绝缘层IL中形成围绕像素区域PXA的槽GV。有机材料层180可以被填充在无机绝缘层IL中的槽GV中。例如，用于形成槽GV的掩模工艺可以与用于形成接触孔21a、21b、22c、23a、23b、24c、24d、24e、25、26a、27a和28a的掩模工艺分开进行。
在实施方式中，形成槽GV的工艺可以与用于去除基板100的弯曲区域上的无机绝缘层IL的第二掩模工艺同时进行。为了减少用户识别的外周区域PA的面积，基板100可以包括外周区域PA中的弯曲区域。弯曲区域可以是与可折叠区域FA分开的区域，并且可以在外周区域PA中，在基板100的一侧处的焊盘区域与显示区域DA之间。基板100可以在弯曲区域处弯曲，并且焊盘区域可以至少部分地与显示区域DA重叠。可以设定弯曲方向，使得焊盘区域可以不阻挡显示区域DA，而可以位于显示区域DA的后面。因此，用户可以识别到显示区域DA占据了显示装置的大部分。焊盘区域中的焊盘可以电连接至其上可以布置驱动器芯片的软膜。有机材料层180可以被填充在弯曲区域的区中，可以从该区去除无机绝缘层IL。
参考图13和图14G，连接线150和第三连接电极157可以在第二层间绝缘层114上。连接线150可以包括第一扫描连接线151、第二扫描连接线152、初始化电压连接线153、电源电压连接线154、发射控制连接线155和半导体层连接线156。
第二扫描连接线152可以经由第一像素区域SPA1与第二像素区域SPA2之间的边界处的第二栅绝缘层112、第一层间绝缘层113和第二层间绝缘层114中的接触孔22c连接至第二扫描线122。
如图15中所示，初始化电压连接线153可以与第七连接电极146重叠，并且可以经由第二层间绝缘层114中的接触孔23a和23b连接至第七连接电极146。
如图14G中所示，电源电压连接线154可以包括在第二方向D2上突出的第一突起154p1和第二突起154p2。电源电压连接线154可以经由第二层间绝缘层114中的接触孔24c和24d连接至第一连接电极145，并且可以经由第二层间绝缘层114中的接触孔24e连接至第二连接电极147。
如图14G和图15中所示，半导体层连接线156的一端可以经由第二层间绝缘层114中的接触孔26a连接至第五连接电极142，并且因此可以连接至第七晶体管T7的源区176g。半导体层连接线156的另一端可以经由第二层间绝缘层114中的接触孔27a连接至第九连接电极149，并且因此可以连接至第六晶体管T6的漏区177f。
如图15中所示，第三连接电极157可以经由第二层间绝缘层114中的接触孔28a连接至第八连接电极148，并且因此可以连接至第二晶体管T2的源区176b。
保护层115可以在连接线150和第三连接电极157上。保护层115可以不覆盖有机材料层180。第一绝缘层116可以进一步在保护层115上。可以分别进行用于在保护层115中形成接触孔的掩模工艺和用于在第一绝缘层116中形成接触孔的掩模工艺。
参考图13和图14H，数据线161、电源电压线163和第四连接电极165可以在第一绝缘层116上。如图7至图9中所示，第二绝缘层117和第三绝缘层118可以依次在图14H的数据线161、电源电压线163和第四连接电极165上。有机发光二极管OLED可以在第三绝缘层118上。封装层400可以在有机发光二极管OLED上。
参考图13阐释的实施方式与图5的实施方式的不同之处在于，可分别进行通过去除无机绝缘层IL来形成槽GV的掩模工艺和通过去除像素区域PXA中的第一栅绝缘层111和第二栅绝缘层112以及第一层间绝缘层113和第二层间绝缘层114来形成接触孔的掩模工艺，如图14E和图14F中所示。
根据用于形成接触孔的掩模工艺中的孔深度的限制，如图15中所示，第七连接电极146、第八连接电极148和第九连接电极149可以另外地在第一层间绝缘层113上，并且初始化电压连接线153、第三连接电极157和半导体层连接线156中的每一个可以不与半导体层接触(例如，直接接触)，但可以经由第七连接电极146、第八连接电极148和第九连接电极149中的每一个连接至其下方的半导体层。
图16是示出根据另一个实施方式的两个相邻像素中的每一个中的薄膜晶体管和电容器的位置的示意图。图17A至图17F是示出按照层的图16中所示的元件(诸如薄膜晶体管、电容器和像素电极)的示意性平面图。图18至图20是沿图16的线VIII-VIII'、线IX-IX'和线X-X'截取的像素的示意性截面图。在图18中，为了便于公开，省略了在第二绝缘层117之后布置的层。在下文中，将描述与图5的元件不同的元件，并且将省略关于与图5的元件相同的元件的描述。
参考图16和图17A，以像素区域PXA为单位，半导体层ACT可以在基板100的缓冲层110上。半导体层ACT可以包括第一像素区域SPA1中的第一半导体层ACT1和第二像素区域SPA2中的第二半导体层ACT2。第一半导体层ACT1和第二半导体层ACT2可以彼此分开。第一栅绝缘层111可以在半导体层ACT上。第一半导体层ACT1与第二半导体层ACT2可以彼此对称。
参考图16和图17B，第一晶体管T1至第七晶体管T7的栅电极125a、125b、125c、125d、125e、125f和125g、第一扫描线121、第二扫描线122以及发射控制线123可以在第一栅绝缘层111上。第二栅绝缘层112可以在第一晶体管T1至第七晶体管T7的栅电极上。
参考图16和图17C，电极电压层127可以在第二栅绝缘层112上。电极电压层127中的第一部分127a和第二部分127b中的每一个可以包括开口128。电极电压层127可以进一步包括在第二方向D2上从第一部分127a和第二部分127b中的每一个突出的突起127p。突起127p可以与第一像素PXL和第二像素PXR的每一个中的第三晶体管T3的两个沟道区131c1与131c2之间的源区176c/漏区177c重叠。例如，突起127p可以充当屏蔽部分，该屏蔽部分可以防止第一像素PXL和第二像素PXR中的每一个中的第三晶体管T3受到从外侧入射的光和/或其他电信号的影响。第一层间绝缘层113可以在电极电压层127上。
图17D示出了图17A至图17C中总共示出的导电层。参考图16和图17D，接触孔71、72、73a、73b、74、75、76、77、78a、78b、79a和79b可以形成在像素区域PXA中的第一栅绝缘层111和第二栅绝缘层112以及第一层间绝缘层113中的至少一个中，第一层间绝缘层113上的导电层可以通过这些接触孔与下导电层接触。为了便于描述和公开，图17D仅示出对应于接触孔71、72、73a、73b、74、75、76、77、78a、78b、79a和79b的位置，并且可以省略绝缘层。
围绕像素区域PXA的槽GV可以形成在缓冲层110、第一栅绝缘层111和第二栅绝缘层112以及第一层间绝缘层113中。在实施方式中，用于形成槽GV的掩模工艺可以与用于形成接触孔71、72、73a、73b、74、75、76、77、78a、78b、79a和79b的掩模工艺分开进行。槽GV可以通过两个掩模工艺(例如，用于在形成第一栅绝缘层111之后去除无机绝缘层的掩模工艺和用于在形成第一层间绝缘层113之后去除无机绝缘层的掩模工艺)获得。在另一个实施方式中，槽GV可以与用于形成接触孔71、72、73a、73b、74、75、76、77、78a、78b、79a和79b的掩模工艺同时获得。有机材料层180可以被填充在无机绝缘层IL中的槽GV中。
参考图16和图17E，连接线150和连接电极可以在第一层间绝缘层113上。
连接线150可以包括第一扫描连接线151'、第二扫描连接线152'、初始化电压连接线153、发射控制连接线155和半导体层连接线156。
第一扫描连接线151'可以在第一方向D1上延伸跨过可以围绕像素区域PXA的有机材料层180的上部分。第一扫描连接线151'的一端可以经由第二栅绝缘层112和第一层间绝缘层113中的接触孔71连接至像素区域PXA中的1-1扫描线121a或1-2扫描线121b。第一扫描连接线151'的另一端可以经由第二栅绝缘层112和第一层间绝缘层113中的接触孔71在第一方向D1上连接至与其相邻的像素区域PXA中的1-1扫描线121a或1-2扫描线121b。第一扫描连接线151'的一端和另一端可以在不同的像素区域PXA(它们之间有槽GV)中，以便在第一方向D1上连接相邻像素PX中的第一扫描线121。
第二扫描连接线152'可以在第一方向D1上延伸跨过可以围绕像素区域PXA的有机材料层180的上部分。第二扫描连接线152'的一端可以经由第二栅绝缘层112和第一层间绝缘层113中的接触孔72连接至像素区域PXA中的2-1扫描线122a或2-2扫描线122b。第二扫描连接线152'的另一端可以经由第二栅绝缘层112和第一层间绝缘层113中的接触孔72在第一方向D1上连接至与其相邻的像素区域PXA中的2-1扫描线122a或2-2扫描线122b。第二扫描连接线152'的一端和另一端可以在不同的像素区域PXA(它们之间有槽GV)中，以便在第一方向D1上连接相邻像素PX中的第二扫描线122。
初始化电压连接线153可以在第一方向D1上延伸跨过第一像素区域SPA1和第二像素区域SPA2。初始化电压连接线153可以经由第一栅绝缘层111、第二栅绝缘层112和第一层间绝缘层113中的接触孔73a和73b连接至第一像素PXL和第二像素PXR中的每一个中的第四晶体管T4的源区176d和第七晶体管T7的漏区177g。
发射控制连接线155可以在第一方向D1上延伸，同时与发射控制线123重叠，并且可以跨过第一像素区域SPA1和第二像素区域SPA2布置。发射控制连接线155可以经由第一像素区域SPA1与第二像素区域SPA2之间的边界处的第二栅绝缘层112和第一层间绝缘层113中的接触孔74连接至发射控制线123。
半导体层连接线156可以在第二方向D2上延伸跨过围绕像素区域PXA的有机材料层180的上部分。半导体层连接线156的一端可以经由第一栅绝缘层111、第二栅绝缘层112和第一层间绝缘层113中的接触孔75连接至第七晶体管T7的源区176g。半导体层连接线156的另一端可以经由第一栅绝缘层111、第二栅绝缘层112和第一层间绝缘层113中的接触孔76连接至第六晶体管T6的漏区177f。半导体层连接线156的一端和另一端可以在不同的像素区域PXA(它们之间有槽GV)中，以便在第二方向D2上连接相邻像素PX中的半导体层。
第三连接电极157可以经由第一栅绝缘层111、第二栅绝缘层112和第一层间绝缘层113中的接触孔77连接至第二晶体管T2的源区176b。
节点连接电极158可以包括第一节点连接电极158a和第二节点连接电极158b。第一节点连接电极158a可以经由第二栅绝缘层112和第一层间绝缘层113中的接触孔78a连接至第一晶体管T1的栅电极125a。第二节点连接电极158b可以经由第一栅绝缘层111、第二栅绝缘层112和第一层间绝缘层113中的接触孔78b连接至第三晶体管T3的漏区177c和第四晶体管T4的漏区177d。
电源电压连接电极159可以包括第一电源电压连接电极159a和第二电源电压连接电极159b。第一电源电压连接电极159a可以经由第一层间绝缘层113中的接触孔79a连接至电极电压层127。第二电源电压连接电极159b可以经由第一栅绝缘层111、第二栅绝缘层112和第一层间绝缘层113中的接触孔79b连接至第五晶体管T5的漏区177e。
保护层115可以在连接线150和连接电极上。保护层115可以不覆盖有机材料层180。第一绝缘层116可以进一步在保护层115上。可以分别进行用于在保护层115中形成接触孔的掩模工艺和用于在第一绝缘层116中形成接触孔的掩模工艺。
参考图16和图17F，数据线161、电源电压线163、第四连接电极165和节点电极167可以在第一绝缘层116上。
电源电压线163可以经由保护层115中的接触孔32a和32b以及第一绝缘层116中的接触孔32a'和32b'连接至第一电源电压连接电极159a和第二电源电压连接电极159b。
节点电极167可以经由保护层115中的接触孔34a和34b以及第一绝缘层116中的接触孔34a'和34b'连接至第一节点连接电极158a和第二节点连接电极158b。
如图7至图9中所示，第二绝缘层117和第三绝缘层118可以依次在图17F的数据线161、电源电压线163、第四连接电极165和节点电极167上。有机发光二极管OLED可以在第三绝缘层118上。封装层400可以在有机发光二极管OLED上。
根据参考图16阐释的实施方式，图17B和图17C中示出的导电层可以通过使用低电阻金属形成并连接至图17E的连接线，并且因此，与图5和图13中阐释的实施方式相比可以减少掩模工艺，而无需提供如图6D和图14D中所示的连接导电层。图17B和图17C中示出的导电层可以具有包括低电阻金属材料(诸如铝(Al)、铝合金(Al合金)或铜(Cu)，或其组合)的单层结构，或者包括选自铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)和钨(W)中的一种或多种金属的多层结构。例如，图17B和图17C中示出的导电层可以各自具有包括铝合金的单层结构，或者包括铝合金/TiN、TiN/铝合金/TiN等的多层结构。
图21是根据实施方式的显示装置的示意性截面图，图22是示出图21中的黑矩阵与发射区域之间的关系的示意图，并且图23是示出图21的滤色器与发射区域之间的关系的示意图。
参考图21，黑矩阵BM和滤色器CF可以作为光学功能层在封装层400上。如图22中所示，黑矩阵BM可以围绕发射区域EA，并且可以对应于除第四绝缘层119中的开口OP外的其他区。如图23中所示，滤色器CF可以至少对应于发射区域EA。滤色器CF可以包括选择性地透射第一颜色光的第一滤色器CF1、选择性地透射第二颜色光的第二滤色器CF2和选择性地透射第三颜色光的第三滤色器CF3。第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以以特定图案彼此相邻地布置。黑矩阵BM可以对应于第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之间的边界。第一滤色器CF1、第二滤色器CF2和第三滤色器CF3中的每一个可以与黑矩阵BM部分地重叠。
虽然附图中未示出，但输入感测层可以进一步被提供在黑矩阵BM和滤色器CF与封装层400之间。
根据一个或多个实施方式，可以通过使用槽和有机材料层将像素组提供为岛，并且可以通过使用柔性连接线来连接岛型的像素组，以提供高分辨率的可折叠显示装置，这可以对内部冲击是坚固的。根据一个或多个实施方式，用于连接像素组的一些连接线可以用作屏蔽层，以用于防止驱动薄膜晶体管的栅节点与数据线之间的耦合(串扰)，并且因此，可以提供高图像质量的显示装置。此外，根据一个或多个实施方式，可以提供用于屏蔽具有双栅结构的薄膜晶体管的两个沟道区之间的浮置节点的结构，并且因此，可以减少薄膜晶体管的泄漏。
根据一个或多个实施方式，可以在像素之间的区中提供包括槽的无机绝缘层和填充槽的有机材料层，并且因此，可以实施可以对外部冲击是坚固的并且可以是柔性的高分辨率显示装置。然而，本公开的范围不限于上述效果。
应理解的是，本文描述的实施方式应仅以描述性意义考虑，而不是为了限制的目的。每个实施方式中的特征或方面的描述通常应被认为可用于其他实施方式中的其他类似特征或方面。虽然已经参考图描述了一个或多个实施方式，但本领域普通技术人员将理解，在不脱离由所附权利要求(包括任何等效物)限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (21)

1.一种显示装置，所述显示装置包括：
基板，所述基板包括包含显示元件的显示区域，所述显示区域包括像素区域，所述像素区域中的每一个包括在第一方向上彼此相邻的第一像素区域和第二像素区域；
无机绝缘层，所述无机绝缘层包括围绕所述像素区域的槽；
第一薄膜晶体管，所述第一薄膜晶体管包括：
第一半导体层，所述第一半导体层在所述第一像素区域中的所述基板上；和
第一栅电极，所述第一栅电极在所述第一半导体层上；
第二薄膜晶体管，所述第二薄膜晶体包括：
第二半导体层，所述第二半导体层在所述第二像素区域中的所述基板上；和
第二栅电极，所述第一栅电极在所述第二半导体层上；
第一电极层，所述第一电极层设置在所述第一栅电极上并与所述第一栅电极和所述第二栅电极重叠；
设置在所述槽中的有机材料层；
数据线，所述数据线在第二方向上延伸跨过所述有机材料层；和
第一连接线，所述第一连接线在所述第一方向上延伸跨过所述有机材料层，设置在所述第一电极层与所述数据线之间，并且与所述第一电极层重叠。
2.如权利要求1所述的显示装置，其中所述第一半导体层和所述第二半导体层相对于所述第一像素区域与所述第二像素区域之间的边界线彼此对称。
3.如权利要求1所述的显示装置，其中：
所述无机绝缘层包括对应于所述像素区域的无机图案，并且
所述有机材料层设置在所述无机图案之间，并且包括对应于所述无机图案的孔。
4.如权利要求1所述的显示装置，其中所述数据线与所述第一连接线的至少一部分重叠。
5.如权利要求1所述的显示装置，进一步包括在平行于所述数据线的方向上延伸跨过所述有机材料层的电源线，其中：
所述电源线和所述数据线设置在同一层上，
所述第一连接线电连接至所述第一电极层，并且
所述电源线电连接至所述第一连接线。
6.如权利要求1所述的显示装置，进一步包括设置在所述第一电极层与所述第一连接线之间的节点电极，所述节点电极包括：
电连接至所述第一栅电极的一端；和
电连接至所述第一半导体层的另一端。
7.如权利要求6所述的显示装置，其中：
所述第一连接线与所述节点电极的所述一端重叠，并且
与所述第一连接线重叠的所述节点电极的所述一端与所述第一电极层重叠。
8.如权利要求6所述的显示装置，进一步包括在平行于所述第一连接线的方向上延伸跨过所述有机材料层的第二连接线，其中：
所述第二连接线和所述第一连接线设置在同一层上，并且
在平面图中，所述第二连接线的至少一部分设置在所述数据线与所述节点电极的所述另一端之间。
9.如权利要求8所述的显示装置，其中施加到所述第一连接线的电压不同于施加到所述第二连接线的电压。
10.如权利要求1所述的显示装置，其中所述显示元件中的每一个包括：
像素电极；
面向所述像素电极的相对电极；和
设置在所述像素电极与所述相对电极之间的发射层，
其中至少两个有机绝缘层设置在所述数据线与所述像素电极之间。
11.如权利要求10所述的显示装置，其中所述像素电极与所述有机材料层重叠。
12.如权利要求1所述的显示装置，其中第一行中的所述槽和与所述第一行相邻的第二行中的所述槽彼此偏移多达所述第一像素区域。
13.一种显示装置，所述显示装置包括：
基板，所述基板包括第一像素区域和在第一方向上与所述第一像素区域相邻的第二像素区域；
第一驱动薄膜晶体管，所述第一驱动薄膜晶体管在所述基板的所述第一像素区域中；
第二驱动薄膜晶体管，所述第二驱动薄膜晶体管在所述基板的所述第二像素区域中；
第一电极层，所述第一电极层与所述第一驱动薄膜晶体管的第一栅电极和所述第二驱动薄膜晶体管的第二栅电极重叠，所述第一电极层设置在所述第一栅电极和所述第二栅电极上；
数据线，所述数据线在所述第一像素区域中在第二方向上延伸；
第一连接线，所述第一连接线在所述第一方向上延伸，设置在所述第一电极层与所述数据线之间，并与所述第一电极层重叠；以及
无机绝缘层，所述无机绝缘层设置在所述基板与所述第一连接线之间，并且包括围绕所述第一像素区域和所述第二像素区域的槽，其中有机材料设置在所述槽中。
14.如权利要求13所述的显示装置，进一步包括：
在所述第一方向上与所述第一像素区域相邻的第三像素区域中的第三驱动薄膜晶体管；和
第二电极层，所述第二电极层设置在所述第三驱动薄膜晶体管的第三栅电极上，并与所述第三栅电极重叠，其中：
所述槽设置在所述第一驱动薄膜晶体管与所述第三驱动薄膜晶体管之间，并且
所述第一连接线跨过所述槽电连接至所述第一电极层和所述第二电极层。
15.如权利要求13所述的显示装置，进一步包括：
在所述第一像素区域中的第一开关薄膜晶体管；和
设置在所述第一电极层与所述第一连接线之间的节点电极，所述节点电极包括：
电连接至所述第一驱动薄膜晶体管的所述第一栅电极的一端；和
电连接至所述第一开关薄膜晶体管的半导体层的另一端。
16.如权利要求15所述的显示装置，其中：
所述第一连接线与所述节点电极的所述一端重叠，并且
与所述第一连接线重叠的所述节点电极的所述一端与所述第一电极层重叠。
17.如权利要求15所述的显示装置，进一步包括平行于所述第一连接线延伸的第二连接线，其中：
所述第一连接线和所述第二连接线设置在同一层上，并且
在平面图中，所述第二连接线的至少一部分设置在所述数据线与所述节点电极的所述另一端之间。
18.如权利要求17所述的显示装置，进一步包括：
在所述第一像素区域中的第二开关薄膜晶体管，所述第二开关薄膜晶体管包括：
电连接至所述第一开关薄膜晶体管的所述半导体层的一端；和
电连接至所述第二连接线的另一端；以及
导电层，所述导电层电连接至所述第二开关薄膜晶体管的半导体层，并与所述第二开关薄膜晶体管的两个沟道区之间的所述半导体层重叠，
其中所述导电层和所述节点电极设置在同一层上。
19.如权利要求13所述的显示装置，进一步包括：
在所述第一像素区域中的第三开关薄膜晶体管，所述第三开关薄膜晶体管电连接至所述第一驱动薄膜晶体管和有机发光二极管；
在所述第二方向上与所述第一像素区域相邻的第四像素区域中的第四开关薄膜晶体管；和
在所述第二方向上延伸的第三连接线，其中：
所述槽设置在所述第三开关薄膜晶体管与所述第四开关薄膜晶体管之间，并且
所述第三连接线跨过所述槽电连接至所述第三开关薄膜晶体管的半导体层和所述第四开关薄膜晶体管的半导体层。
20.如权利要求13所述的显示装置，进一步包括在所述第一像素区域中的显示元件，所述显示元件包括：
像素电极；和
面向所述像素电极的相对电极，
其中至少两个有机绝缘层设置在所述数据线与所述像素电极之间。
21.如权利要求20所述的显示装置，其中所述像素电极与所述槽重叠。
CN202011446984.8A 2019-12-27 2020-12-09 显示装置 Pending CN113053949A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190176140A KR20210084733A (ko) 2019-12-27 2019-12-27 표시장치
KR10-2019-0176140 2019-12-27

Publications (1)

Publication Number Publication Date
CN113053949A true CN113053949A (zh) 2021-06-29

Family

ID=76508080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011446984.8A Pending CN113053949A (zh) 2019-12-27 2020-12-09 显示装置

Country Status (3)

Country Link
US (1) US11482580B2 (zh)
KR (1) KR20210084733A (zh)
CN (1) CN113053949A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022088021A1 (en) * 2020-10-30 2022-05-05 Boe Technology Group Co., Ltd. Array substrate and display apparatus
KR20230127432A (ko) * 2022-02-24 2023-09-01 삼성디스플레이 주식회사 표시 장치
US20230371318A1 (en) * 2022-05-16 2023-11-16 Samsung Display Co., Ltd. Display apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846711B1 (ko) * 2007-03-13 2008-07-16 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101826849B1 (ko) * 2010-10-26 2018-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110544436B (zh) * 2014-09-12 2021-12-07 株式会社半导体能源研究所 显示装置
KR102302275B1 (ko) 2015-02-28 2021-09-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102580063B1 (ko) 2016-07-21 2023-09-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102417112B1 (ko) 2017-09-28 2022-07-06 삼성디스플레이 주식회사 디스플레이 장치
KR102352312B1 (ko) 2017-09-29 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR102462421B1 (ko) 2017-11-15 2022-11-03 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US11482580B2 (en) 2022-10-25
US20230052358A1 (en) 2023-02-16
US20210202633A1 (en) 2021-07-01
KR20210084733A (ko) 2021-07-08

Similar Documents

Publication Publication Date Title
US11723230B2 (en) Display panel
US11069302B2 (en) Display apparatus having extended connecting lines
US20240220043A1 (en) Display device
US11956990B2 (en) Display device with metal tip protruding toward groove center
KR20200066503A (ko) 표시 패널
CN113053949A (zh) 显示装置
US11631729B2 (en) Display device
US11348979B2 (en) Display device
CN111509005A (zh) 显示装置
CN112419907A (zh) 显示装置
US11569477B2 (en) Display apparatus including multi-layered planarization layer
US20210242423A1 (en) Display device
CN112599566A (zh) 显示设备
US10985233B2 (en) Display device
CN112582450A (zh) 显示装置及其制造方法
CN117062498A (zh) 显示装置
US12035577B2 (en) Display device having grooves surrounding pixel areas
US11513652B2 (en) Display device
CN219660311U (zh) 显示装置
CN118284153A (zh) 显示装置
CN114256300A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination