KR20230156064A - 정전 용량식 터치 패널 - Google Patents
정전 용량식 터치 패널 Download PDFInfo
- Publication number
- KR20230156064A KR20230156064A KR1020237031046A KR20237031046A KR20230156064A KR 20230156064 A KR20230156064 A KR 20230156064A KR 1020237031046 A KR1020237031046 A KR 1020237031046A KR 20237031046 A KR20237031046 A KR 20237031046A KR 20230156064 A KR20230156064 A KR 20230156064A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- electrode pattern
- dummy
- pattern
- slit
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000011810 insulating material Substances 0.000 claims description 2
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 description 17
- 239000011347 resin Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- 239000011241 protective layer Substances 0.000 description 13
- 239000010410 layer Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000002042 Silver nanowire Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229930182556 Polyacetal Natural products 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910000410 antimony oxide Inorganic materials 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- CXKCTMHTOKXKQT-UHFFFAOYSA-N cadmium oxide Inorganic materials [Cd]=O CXKCTMHTOKXKQT-UHFFFAOYSA-N 0.000 description 1
- CFEAAQFZALKQPA-UHFFFAOYSA-N cadmium(2+);oxygen(2-) Chemical compound [O-2].[Cd+2] CFEAAQFZALKQPA-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 150000001925 cycloalkenes Chemical class 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- VTRUBDSFZJNXHI-UHFFFAOYSA-N oxoantimony Chemical compound [Sb]=O VTRUBDSFZJNXHI-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920006324 polyoxymethylene Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Position Input By Displaying (AREA)
Abstract
(과제) 정전 용량식 터치 패널에 있어서, 터치 감도를 향상시킨다.
(해결수단) 정전 용량식 터치 패널(1)에 있어서, 제1 전극 패턴(9)은, 제1 기판(3)의 제1면(3a)에 형성되고, 복수의 제1 분기 전극(33a ∼ 33c)을 갖는다. 제1 더미 전극 패턴(51)은, 제1 기판(3)의 제1면(3a)에 형성되고, 복수의 제1 더미 전극(55)을 갖는다. 제2 전극 패턴(17)은, 제1 기판(3)의 제2면(3b)에 형성되고, 복수의 제2 분기 전극(43a ∼ 43c)을 갖는다. 제2 더미 전극 패턴(53)은, 제2 기판(11)의 제2면(3b)에 형성되고, 복수의 제2 더미 전극(57)을 갖는다.
(해결수단) 정전 용량식 터치 패널(1)에 있어서, 제1 전극 패턴(9)은, 제1 기판(3)의 제1면(3a)에 형성되고, 복수의 제1 분기 전극(33a ∼ 33c)을 갖는다. 제1 더미 전극 패턴(51)은, 제1 기판(3)의 제1면(3a)에 형성되고, 복수의 제1 더미 전극(55)을 갖는다. 제2 전극 패턴(17)은, 제1 기판(3)의 제2면(3b)에 형성되고, 복수의 제2 분기 전극(43a ∼ 43c)을 갖는다. 제2 더미 전극 패턴(53)은, 제2 기판(11)의 제2면(3b)에 형성되고, 복수의 제2 더미 전극(57)을 갖는다.
Description
본 발명은 정전 용량식 터치 패널에 관한 것이다.
정전 용량식 터치 패널은, 일반적으로, 서로 대향하여 배치된 복수의 제1 투명 전극과 복수의 제2 투명 전극을 갖고 있으며, 각 투명 전극은 1매의 투명 필름의 양면에 또는 2매의 투명 필름의 각 편면에 형성되어 있다. 투명 전극의 재료로서는, 산화주석(SnO2), 산화인듐주석(ITO)이나 산화아연(ZnO)이 종래 알려져 있다. 또한, 투명 전극의 재료로서는, 은나노 와이어(AgNW)와 같은 금속 나노 와이어도 이용되고 있다.
또한, 같은 종류의 복수의 투명 전극끼리의 평면 방향간에 더미 전극을 마련한 터치 패널이 알려져 있다(특허문헌 1 참조). 더미 전극에 의해, 투명 전극이 배치된 부분과 다른 부분과의 광투과율의 차가 작아지며, 따라서 투명 전극이 시인 되기 어려워진다. 또, 더미 전극은, 일반적으로, 기생(寄生) 용량의 저감을 도모하기 위해, 복수의 미세 영역으로 분할되어 있다.
또한, 정전 용량식 터치 패널에서는, 일반적으로, 제1 투명 전극 및 제2 투명 전극 중, 센스 전극은 각 전극이 복수로 분기(分岐)되어 있으며, 분기 전극 사이에는 더미 패턴이 배치되어 있다. 또한, 드라이브 전극은 각 전극이 폭넓은 베타상(狀)이다.
특히, 보다 빠른 터치 검출 속도가 요구되는 큰 화면 사이즈에 있어서, 상기의 구성에서는 센스 전극과 드라이브 전극의 중첩 면적이 크므로, 터치 감도가 그다지 높아지지 않는 경우가 있다.
본 발명의 목적은, 정전 용량식 터치 패널에 있어서, 터치 감도를 향상시키는 것에 있다.
이하에, 과제를 해결하기 위한 수단으로서 복수의 태양을 설명한다. 이들 태양은, 필요에 따라 임의로 조합할 수 있다.
본 발명의 일 견지(見地)에 따른 정전 용량식 터치 패널은, 투명 절연 기재(基材)와, 제1 전극 패턴과, 제1 더미 전극 패턴과, 제2 전극 패턴과, 제2 더미 전극 패턴을 구비하고 있다.
제1 전극 패턴은, 투명 절연 기재의 제1면에 형성되고, 복수의 제1 분기 전극을 갖는다.
제1 더미 전극 패턴은, 투명 절연 기재의 제1면의 제1 전극이 형성되어 있지 않은 영역에 형성되고, 복수의 제1 더미 전극을 갖는다.
제2 전극 패턴은, 투명 절연 기재의 제2면에 형성되고, 복수의 제2 분기 전극을 갖는다.
제2 더미 전극 패턴은, 투명 절연 기재의 제2면의 제2 전극 패턴이 형성되어 있지 않은 영역에 형성되고, 복수의 제2 더미 전극을 갖는다.
이 터치 패널에서는, 제1 전극 패턴 및 제2 전극 패턴이 모두 분기 전극을 갖고 있다. 따라서, 종래의 일방이 베타상인 경우에 비해, 제1 전극 패턴 및 제2 전극 패턴이 서로 겹쳐 있는 면적이 적어진다. 이에 따라, 터치 패널의 터치 감도가 향상된다.
제1 더미 전극 및 제2 더미 전극의 적어도 일부에는, 슬릿이 형성되어 있어도 된다.
이 터치 패널에서는, 슬릿을 마련함으로써, 예를 들면 더미 전극과 전극 패턴이 겹치는 개소에서, 슬릿에 의해 면 내의 패턴 분포의 균일성을 늘릴 수 있고, 그 결과 패턴 보임이 적어진다. 또, 이 터치 패널에서는, 제1 더미 전극이 기판의 제1면에 형성되고 제2 더미 전극이 기판의 제2면에 형성되어 있으므로, 제1 더미 전극 패턴과 제2 더미 전극 패턴을 이용한 패턴 보임 저감 기술이 효과적이다.
제1 더미 전극 또는 제2 더미 전극 중 1개의 일부가 제2 전극 패턴 또는 제1 전극 패턴과 겹쳐 있는 개소에서는, 슬릿은 제1 더미 전극 또는 제2 더미 전극의 외측연(外側緣)으로부터 내측으로 연장되어 있어도 된다.
이 터치 패널에서는, 슬릿에 의해, 예를 들면 제1 더미 전극의 일부가 제2 전극 패턴과 겹쳐 있는 개소에서, 슬릿에 의해 면 내의 패턴 분포의 균일성을 늘릴 수 있고, 그 결과 패턴 보임이 적어진다.
제1 더미 전극 패턴 또는 제2 더미 전극 패턴 중 1개의 전체가 제2 전극 패턴 또는 제1 전극 패턴과 겹쳐 있는 개소에서는, 슬릿은 제1 더미 전극 또는 제2 더미 전극을 복수로 분할하도록 연장되어 있어도 된다.
이 터치 패널에서는, 슬릿에 의해, 예를 들면, 제1 더미 전극의 전체가 제2 전극 패턴과 겹쳐 있는 개소에서, 슬릿에 의해 면 내의 패턴 분포의 균일성을 늘릴 수 있고, 그 결과 패턴 보임이 적어진다.
제1 더미 전극 및 제2 더미 전극이 서로 겹쳐 있는 개소에서는, 제1 더미 전극 및 제2 더미 전극 중 일방의 1개에 대하여, 제1 더미 전극 및 제2 더미 전극 중 타방의 복수개가 겹쳐 있어도 된다.
이 터치 패널에서는, 상기 배치에 의해, 예를 들면 제1 더미 전극의 1개에 대하여, 제2 더미 전극의 복수개가 겹쳐 있다. 따라서, 복수개의 더미 전극에 의해 면 내의 패턴 분포의 균일성을 늘릴 수 있고, 그 결과 패턴 보임이 적어진다.
제1 전극 패턴과 제2 전극 패턴이 겹쳐 있는 개소에서는, 제1 전극 패턴 및 제2 전극 패턴에는 전극 연장 방향으로 연장되는 복수의 전극 슬릿이 형성되어 있어도 된다.
이 터치 패널에서는, 복수의 전극 슬릿에 의해, 제1 전극 패턴과 제2 전극 패턴이 겹쳐 있는 개소에서, 면 내의 패턴 분포의 균일성을 늘릴 수 있고, 그 결과 패턴 보임이 적어진다. 또, 이 터치 패널에서는 양(兩)전극 패턴이 분기 전극을 갖고 있으므로, 적층 방향 양측의 전극 패턴을 이용한 패턴 보임 저감 기술이 효과적이다.
제1 전극 패턴, 제2 전극 패턴, 전극 슬릿, 제1 더미 전극 패턴, 제2 더미 전극 패턴, 및 슬릿에 의해, 제1 전극 패턴과 제2 전극 패턴 또는 제2 더미 전극 패턴이 겹친 부분 및 제2 전극 패턴과 제1 전극 패턴 또는 제1 더미 전극 패턴이 겹친 부분이, 슬릿 형상 부분에 의해 구획된 복수의 동일 형상으로 되어 있어도 된다.
이 터치 패널에서는, 전극 패턴의 2개가 겹친 부분이, 슬릿 형상 부분에 의해 구획된 복수의 동일 형상으로 되어 있다. 따라서, 패턴 보임이 적어진다.
제1 전극 패턴의 제1 분기 전극의 폭을 x로 했을 때에, 제1 더미 전극의 폭은 x여도 된다.
제1 전극 패턴의 제1 분기 전극과 제1 더미 전극의 극간(隙間)의 폭 및 제1 더미 전극끼리의 극간의 폭의 각각을 y로 했을 때에, 제1 전극 패턴의 제1 분기 전극끼리간의 거리는, x의 정수배와 y의 정수배의 합이어도 된다.
제2 전극 패턴의 제2 분기 전극의 폭 z는, nx + (n ― 1)y(n은 양의 정수)여도 된다.
제2 더미 전극의 폭은, x여도 된다.
제2 전극 패턴의 제2 분기 전극끼리간의 거리는, x의 정수배와 y의 정수배의 합이며, 이에 따라, 슬릿 형상 부분에 의해 구획된 복수의 동일 형상이 정방형으로 되어 있어도 된다.
이 터치 패널에서는, 전극 패턴의 2개가 겹친 부분이, 슬릿 형상 부분에 의해 구획된 복수의 정방형으로 되어 있다. 따라서, 패턴 보임이 적어진다.
본 발명에 따른 정전 용량식 터치 패널에서는, 패턴 보임이 적어진다.
도 1은 제1 실시형태의 터치 패널의 모식적 단면도.
도 2는 제1 전극 패턴의 모식적 평면도.
도 3은 제2 전극 패턴의 모식적 평면도.
도 4는 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도.
도 5는 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도.
도 6은 도 4와 도 5를 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면.
도 7은 도 6의 부분 확대도.
도 8은 제2 실시형태의 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도.
도 9는 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도.
도 10은 도 8과 도 9를 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면.
도 11은 제3 실시형태의 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도.
도 12는 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도.
도 13은 도 11과 도 12를 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면.
도 14는 제4 실시형태의 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도.
도 15는 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도.
도 16은 도 14와 도 15를 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면.
도 17은 제5 실시형태의 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도.
도 18은 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도.
도 19는 도 17과 도 18을 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면.
도 20은 제6 실시형태의 터치 패널의 모식적 단면도.
도 21은 제7 실시형태의 터치 패널의 모식적 단면도.
도 22는 제8 실시형태의 터치 패널의 모식적 단면도.
도 2는 제1 전극 패턴의 모식적 평면도.
도 3은 제2 전극 패턴의 모식적 평면도.
도 4는 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도.
도 5는 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도.
도 6은 도 4와 도 5를 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면.
도 7은 도 6의 부분 확대도.
도 8은 제2 실시형태의 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도.
도 9는 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도.
도 10은 도 8과 도 9를 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면.
도 11은 제3 실시형태의 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도.
도 12는 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도.
도 13은 도 11과 도 12를 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면.
도 14는 제4 실시형태의 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도.
도 15는 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도.
도 16은 도 14와 도 15를 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면.
도 17은 제5 실시형태의 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도.
도 18은 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도.
도 19는 도 17과 도 18을 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면.
도 20은 제6 실시형태의 터치 패널의 모식적 단면도.
도 21은 제7 실시형태의 터치 패널의 모식적 단면도.
도 22는 제8 실시형태의 터치 패널의 모식적 단면도.
1. 제1 실시형태
(1) 터치 패널의 기본 구성
도 1 ∼ 도 3을 이용하여, 제1 실시형태의 터치 패널(1)을 설명한다. 도 1은, 제1 실시형태의 터치 패널의 모식적 단면도이다. 도 2는, 제1 전극 패턴의 모식적 평면도이다. 도 3은, 제2 전극 패턴의 모식적 평면도이다.
터치 패널(1)은, 기본 구조로서, 띠상(帶狀) 전극 패턴과 기판 1층 구조를 채용하고 있다.
터치 패널(1)은, 다기능 휴대 전화(스마트폰)나 휴대 게임기 등의 전자 기기에 구비되고, 터치 입력 디바이스로서 기능한다. 이들 전자 기기에 있어서, 터치 패널(1)은, 예를 들면 액정 표시 패널이나 유기 EL 표시 패널 등으로 이루어지는 표시 장치와 겹쳐 이용된다.
터치 패널(1)은, 1개의 투명 절연 기재로서, 기판(3)을 갖고 있다.
터치 패널(1)은, 제1 전극 패턴(9)을 갖고 있다. 제1 전극 패턴(9)은, 기판(3)의 제1면(3a)에 형성되어 있다.
터치 패널(1)은, 제2 전극 패턴(17)을 갖고 있다. 제2 전극 패턴(17)은, 기판(3)의 제2면(3b)에 형성되어 있다.
터치 패널(1)은, 또한, 제1 보호층(19)과, 제1 라우팅 배선(21)과, 제2 보호층(23)과, 제2 라우팅 배선(25)을 갖고 있다.
기판(3)의 제1면(3a) 상에는, 제1 전극 패턴(9), 제1 보호층(19) 및 제1 라우팅 배선(21)(도 2)이 마련되어 있다. 기판(3)의 제2면(3b) 상에는, 제2 전극 패턴(17), 제2 보호층(23) 및 제2 라우팅 배선(25)(도 3)이 마련되어 있다.
기판(3)은, 제1 전극 패턴(9)을 형성하기 위한 베이스가 되는 부재이다. 기판(3)은, 투명성, 유연성, 및 절연성 등이 우수한 재료를 이용하여 구성되어 있는 것이 바람직하다. 이러한 요구를 만족하는 재료로서는, 예를 들면 폴리에틸렌테레프탈레이트나 아크릴계 수지 등의 범용 수지, 폴리아세탈계 수지나 폴리카보네이트계 수지 등의 범용 엔지니어링 수지, 폴리설폰계 수지나 폴리페닐렌설파이드계 수지 등의 슈퍼 엔지니어링 수지 등이 예시된다. 시클로올레핀계 수지여도 된다. 기판(3)의 두께는, 예를 들면, 25㎛ ∼ 100㎛로 할 수 있다. 또, 기판(3)은, 유리 기판 등을 이용하여 구성되어도 된다. 또한, 기판(3)은, 단층 또는 복수의 수지 필름, 코팅한 수지층이어도 된다.
제1 전극 패턴(9)은, 도 2에 나타내는 바와 같이, 복수의 제1 전극(31)을 갖고 있다. 복수의 제1 전극(31)은, X축 방향으로 연장되어 있고, Y축 방향으로 나란히 배치된 복수의 단책상(短冊狀)의 전극이다. 각 제1 전극(31)은, 3개의 서로 평행하게 연장되는 제1 분기 전극(33a, 33b 및 33c)과, 그들 일단(一端)이 서로 접속되는 단자(33d)를 갖고 있다.
제1 보호층(19)은, 제1 전극 패턴(9)을 전면적으로 덮고, 제1 전극 패턴(9)의 재료를 보호하는 절연성의 방청층으로서 기능하고 있다. 제1 보호층(19)은, 일반적인 감광성 수지 조성물을 주체로 하여 구성되어 있다. 또, 보호층은, 점착층으로서 기능하는 것이어도 된다.
제1 전극 패턴(9)은, 투명 도전막이다. 구체적으로는, 제1 전극 패턴(9)은, 예를 들면 산화주석, 산화인듐, 산화안티몬, 산화아연, 산화카드뮴, 및 ITO(Indium Tin Oxide) 등의 금속 산화물, 은나노 와이어, 카본 나노 튜브, PEDOT, 그라펜, 금속 메쉬, 도전성 폴리머이다.
또, 본 발명이 해결하고자 하는 패턴 보임의 문제의 관점에서 본 발명이 특히 필요하게 되는 것은 PEDOT, 카본 나노 튜브, 은나노 와이어이다.
제1 전극(31)은, 제1 라우팅 배선(21)에 접속되어 있다. 제1 라우팅 배선(21)은, 금, 은, 구리, 니켈, 및 팔라듐 등의 금속 또는 카본 등의 도전성 입자를 포함하는 잉크로 이루어지는 도전성 잉크를 주체로 하여 구성되어 있다. 또, 도전성 잉크를 구성하는 도전성 입자의 재료는, 단일 종류여도 좋고, 복수 종류의 조합이어도 좋다.
제2 보호층(23), 제2 라우팅 배선(25), 및 제2 전극 패턴(17)은, 제2 전극 패턴(17)의 형상 및 배치에 관한 구체적 구성을 제외하고, 제1 보호층(19), 제1 라우팅 배선(21)과 마찬가지의 구성을 구비하고 있다.
제2 전극 패턴(17)은, 도 3에 나타내는 바와 같이, 복수의 제2 전극(41)을 갖고 있다. 복수의 제2 전극(41)은, Y축 방향을 따라 연장되어 있고, X축 방향으로 정렬되도록 서로 평행하게 배치되며 단책상의 전극이다. 각 제2 전극(41)은, 3개의 서로 평행하게 나열되는 제2 분기 전극(43a, 43b 및 43c)과, 그들 일단이 서로 접속되는 단자(43d)를 갖고 있다.
제2 전극(41)은, 제2 라우팅 배선(25)에 접속되어 있다.
이와 같이, 본 실시형태에서는, 제1 전극 패턴(9) 및 제2 전극 패턴(17)이 모두 분기 전극을 갖고 있다. 따라서, 종래의 일방이 베타상인 경우에 비해, 제1 전극 패턴(9) 및 제2 전극 패턴(17)이 서로 겹쳐 있는 면적이 적어진다. 이에 따라, 터치 패널(1)의 터치 감도가 향상된다.
제1 라우팅 배선(21)은, 평면에서 볼 때 기판(3)의 제1면(3a)에 있어서의 주연부(周緣部)에 마련되어 있다.
제2 라우팅 배선(25)은, 평면에서 볼 때 기판(3)의 제2면(3b)에 있어서의 주연부에 마련되어 있다. 제1 라우팅 배선(21) 및 제2 라우팅 배선(25)은, 컨트롤러(미도시)에 접속되어 있다.
제1 전극 패턴(9)은 센스 전극이며, 제2 전극 패턴(17)은 드라이브 전극이다. 컨트롤러는, 제2 라우팅 배선(25)에 소정의 전압을 순차 인가하여 제2 전극 패턴(17)을 주사하고, 제1 라우팅 배선(21)을 통해 제1 전극 패턴(9)이 소정의 타이밍에 소정 전위(바이어스 전위)가 되도록 제어한다.
표시면에 유저의 손가락 등이 접촉하면, 제1 전극 패턴(9) 및 제2 전극 패턴(17) 사이에 생기는 전계의 변화에 대응한 전기 신호(이하, 센스 신호)가 제1 라우팅 배선(21)을 통해 컨트롤러에 입력된다. 이에 따라, 컨트롤러는, 유저에 의한 터치 조작 및 터치 위치를 검출할 수 있다.
(2) 더미 전극 패턴
도 4 ∼ 도 5를 이용하여, 제1 더미 전극 패턴(51) 및 제2 더미 전극 패턴(53)을 설명한다. 도 4는, 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도이다. 도 5는, 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도이다.
제1 더미 전극 패턴(51)은, 도 4에 나타내는 바와 같이, 기판(3)의 제1면(3a)에 있어서의 제1 전극 패턴(9)이 형성되어 있지 않은 영역에 형성되어 있다. 제1 더미 전극 패턴(51)은, 미세한 섬(島) 형상의 제1 더미 전극(55)을 갖고 있고, 제1 전극 패턴(9)으로부터 전기적으로 절연되어 있다. 제1 전극 패턴(9) 및 제1 더미 전극 패턴(51)에 의해, 기판(3)의 제1면(3a)의 전체가 덮인다. 제1 더미 전극 패턴(51)은, 광투과율의 차를 작게 하여, 외부로부터 전극을 보이기 어렵게 하고 있다. 따라서, 제1 전극 패턴(9)의 패턴 보임을 줄일 수 있다. 패턴 보임을 줄이기 위해서는, 제1 더미 전극 패턴(51)은, 제1 전극 패턴(9)과 같은 재료인 것이 바람직하다.
또, 제1 더미 전극(55)의 형상은, 정방형이다. 또, 이 실시형태에서는, 「정방형」이란, 대략 같은 길이의 사변(四邊)이 보이는 형상을 말한다.
제2 더미 전극 패턴(53)은, 도 5에 나타내는 바와 같이, 기판(3)의 제2면(3b)에 있어서의 제2 전극 패턴(17)이 형성되어 있지 않은 영역으로 이루어져 있다. 제2 더미 전극 패턴(53)은, 복수의 제2 더미 전극(57)을 갖고 있고, 제2 전극 패턴(17)으로부터 전기적으로 절연되어 있다. 제2 전극 패턴(17) 및 제2 더미 전극 패턴(53)에 의해 기판(3)의 제2면(3b)의 전체가 덮이므로, 제2 전극 패턴(17)의 패턴 보임을 줄일 수 있다. 패턴 보임을 줄이기 위해서는, 제2 더미 전극 패턴(53)은 제2 전극 패턴(17)과 같은 재료인 것이 바람직하다.
또, 제2 더미 전극(57)의 형상은, 정방형이며, 제1 더미 전극(55)과 같은 치수이다.
(3) 전극 패턴과 더미 전극 패턴에 의한 패턴 보임 저감 기술
(3-1) 더미 전극에 형성된 슬릿
제1 더미 전극 패턴(51)의 제1 더미 전극(55)은, 3종류 있고, 도 4에 나타내는 바와 같이, 슬릿이 형성되어 있지 않은 것, 제1 슬릿(55a1)이 형성되어 있는 것, 및 제2 슬릿(55a2)이 형성되어 있는 것을 포함하고 있다. 제2 더미 전극 패턴(53)의 제2 더미 전극(57)은, 2종류 있고, 도 5에 나타내는 바와 같이, 슬릿이 형성되어 있지 않은 것, 및 제3 슬릿(57a1)이 형성되어 있는 것을 포함하고 있다. 또, 제1 슬릿(55a1)은 X축 방향으로 연장되어 있고, 제2 슬릿(55a2)은 상기 제1 더미 전극(55)을 복수로 분할하도록 연장되어 있다. 더 구체적으로는, 제2 슬릿(55a2)은, 제1 더미 전극(55)의 중심으로부터 가장자리까지 연장되는 십자 형상이다.
이와 같이 더미 전극에 슬릿을 마련함으로써, 예를 들면 더미 전극 패턴과 전극 패턴이 겹치는 개소에서, 더미 전극에 마련한 슬릿에 의해 면 내의 패턴 분포의 균일성을 늘릴 수 있고, 그 결과 패턴 보임이 적어진다. 또, 이 터치 패널(1)에서는, 기판(3)의 제1면(3a)에 제1 더미 전극(55)이 형성되고 제2면(3b)에 제2 더미 전극(57)이 형성되어 있으므로, 제1 더미 전극(55)과 제2 더미 전극(57)의 양방을 이용한 패턴 보임 저감 기술이 효과적이다.
(3-2) 더미 전극에 마련된 슬릿의 제1 형태
도 6 및 도 7을 이용하여, 제1 전극 패턴(9) 및 제1 더미 전극 패턴(51)과 제2 전극 패턴(17) 및 제2 더미 전극 패턴(53)을 겹친 경우에 생기는 패턴을 설명한다. 도 6은, 도 4와 도 5를 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면이다. 도 7은, 도 6의 부분 확대도이다. 또, 도 6 및 도 7에서, 제1 전극 패턴(9) 및 제1 더미 전극 패턴(51)은 실선으로 그려져 있고, 제2 전극 패턴(17) 및 제2 더미 전극 패턴(53)은 파선으로 그려져 있다.
제1 슬릿(55a1)은, 도 7에 나타내는 바와 같이, 제1 더미 전극(55) 중 1개의 일부가 제2 전극 패턴(17)과 겹쳐 있는 개소에서, 상기 제1 더미 전극(55)의 외측연으로부터 내측으로 연장되어 있다. 또한, 제3 슬릿(57a1)은, 도 5에 나타내는 바와 같이, 제2 더미 전극(57) 중 1개의 일부가 제1 전극 패턴(9)과 겹쳐 있는 개소에서, 상기 제2 더미 전극(57)의 외측연으로부터 내측으로 연장되어 있다. 더 구체적으로는, 상기 슬릿은 더미 전극의 중심으로부터 가장자리까지 직선상으로 연장되어 있고, 슬릿 폭은, 전극 패턴과 더미 전극 패턴간의 거리와 같다.
이와 같이 하여 예를 들면 도 7에 나타내는 바와 같이 제1 더미 전극(55)(단순 해칭)의 일부가 제2 전극 패턴(17)과 겹쳐 있는 개소에서, 제1 슬릿(55a1)에 의해 면 내의 패턴 분포의 균일성을 늘릴 수 있고, 그 결과 패턴 보임이 적어진다. 상기의 구성은, 제2 더미 전극(57)과 제1 전극 패턴(9)과의 조합에 있어서도 실현된다. 이와 같이 기판(3)의 제1면(3a)에 제1 더미 전극(55)이 형성되고 제2면(3b)에 제2 더미 전극(57)이 형성되어 있으므로, 제1 더미 전극(55)과 제2 더미 전극(57)의 양방을 이용한 패턴 보임 저감 기술이 효과적이다.
또, 더 상세하게는, 도 7에서의 단순 해칭의 제1 더미 전극(55)은, 제2 분기 전극(43a)과 2개의 제2 더미 전극(57)에 걸쳐 있고, 제1 슬릿(55a1)과 2개의 제2 더미 전극(57) 사이의 극간에 의해 도면에서의 세로 슬릿이 형성되고, 제2 분기 전극(43a)과 2개의 제2 더미 전극(57) 사이의 극간에 의해 가로 슬릿이 형성되고, 그들에 의해 작은 정방형 모양을 구성하도록 분할되어 있다.
(3-3) 더미 전극에 마련된 슬릿의 제2 형태
제2 슬릿(55a2)은, 도 4에 나타내는 바와 같이, 제1 더미 전극(55) 중 1개의 전체가 제2 전극 패턴(17)과 겹쳐 있는 개소에서, 상기 제1 더미 전극(55)을 복수로 분할하도록 연장되어 있다. 더 구체적으로는, 상기 슬릿은, 제1 더미 전극(55)의 중심으로부터 가장자리까지 연장되는 십자 형상이며, 슬릿 폭은, 전극 패턴과 더미 전극 패턴간의 거리와 같다.
이와 같이 하여, 예를 들면 도 7에 나타내는 바와 같이 제1 더미 전극(55)(교차 해칭)의 전체가 제2 전극 패턴(17)과 겹쳐 있는 개소에서, 제2 슬릿(55a2)에 의해 면 내의 패턴 분포의 균일성을 늘릴 수 있고, 그 결과 패턴 보임이 적어진다. 상기의 구성은, 제2 더미 전극(57)과 제1 전극 패턴(9)과의 조합에 있어서도 실현된다. 이와 같이 제1 더미 전극(55)과 제2 더미 전극(57)의 양방을 이용한 패턴 보임 저감 기술이 효과적이다.
또, 더 상세하게는, 도 7에서의 교차 해칭의 제1 더미 전극(55)은, 제2 분기 전극(43a)과 겹쳐 있고, 제2 슬릿(55a2)으로 이루어지는 십자의 슬릿에 의해, 작은 정방형 모양을 구성하도록 분할되어 있다.
(3-4) 제1 더미 전극 패턴과 제2 더미 전극 패턴의 중첩 부분의 제1 형태
제1 더미 전극 패턴(51) 및 제2 더미 전극 패턴(53)이 서로 겹쳐 있는 개소에서는, 제1 더미 전극(55)의 1개에 대하여, 제2 더미 전극(57)의 복수개가 겹쳐 있다. 또한, 제1 더미 전극 패턴(51) 및 제2 더미 전극 패턴(53)이 서로 겹쳐 있는 개소에서는, 제2 더미 전극(57)의 1개에 대하여, 제1 더미 전극(55)의 복수개가 겹쳐 있다.
이와 같이 하여 예를 들면 도 7에 나타내는 바와 같이 1개의 제1 더미 전극(55)(굵은 선과 가는 선의 해칭)에 대하여, 제2 더미 전극(57)의 4개가 균등하게 겹쳐 있다. 따라서, 복수개의 더미 전극에 의해 면 내의 패턴 분포의 균일성을 늘릴 수 있고, 그 결과 패턴 보임이 적어진다.
또, 더 상세하게는, 도 7에서의 굵은 선과 가는 선의 해칭의 제1 더미 전극(55)은, 4개의 제2 더미 전극(57)에 걸쳐 있고, 4개의 제2 더미 전극(57)끼리간의 극간으로 이루어지는 십자의 슬릿에 의해, 작은 정방형 모양을 구성하도록 분할되어 있다.
(3-5) 제1 전극 패턴과 제2 전극 패턴의 중첩 부분의 제2 형태
제1 전극 패턴(9)과 제2 전극 패턴(17)이 겹쳐 있는 개소에서는, 도 4 및 도 5에 나타내는 바와 같이, 제1 전극 패턴(9)에는, 전극 연장 방향(X축 방향)으로 연장되는 복수의 제1 전극 슬릿(9a)이 형성되어 있다. 제1 전극 슬릿(9a)은, 복수개 씩, X축 방향으로 나란히 배치되어 있다. 제1 전극 슬릿(9a)의 길이는, 제1 더미 전극(55)의 한 변의 절반이다. 또한, 제2 전극 패턴(17)에는, 전극 연장 방향(Y축 방향)으로 연장되는 복수의 제2 전극 슬릿(17a)이 형성되어 있다. 제2 전극 슬릿(17a)은, 복수개 씩, X축 방향으로 나란히 배치되어 있다. 제2 전극 슬릿(17a)의 길이는, 제2 더미 전극(57)의 한 변과 같다.
이에 따라, 예를 들면 도 7의 망점 부분에 나타내는 바와 같이, 제1 전극 패턴(9)과 제2 전극 패턴(17)이 겹친 개소에서, 제2 전극 슬릿(17a)의 부분(도전막으로서는 제1 전극(31)만이 존재함)과, 제1 전극 슬릿(9a)의 부분(도전막으로서는 제2 전극(41)만이 존재함)과의 조합에 의해, 십자형의 슬릿 형상이 실현되고 있다. 이와 같이, 제1 전극 슬릿(9a)과 제2 전극 슬릿(17a)에 의해, 제1 전극 패턴(9)과 제2 전극 패턴(17)이 겹쳐 있는 개소에서, 면 내의 패턴 분포의 균일성을 늘릴 수 있고, 그 결과 패턴 보임이 적어진다. 또, 이 터치 패널(1)에서는 양전극 패턴이 분기 전극을 갖고 있으므로, 상기와 같은 기판(3)의 제1면(3a)에 형성된 제1 전극 패턴(9) 및 기판(3)의 제2면(3b)에 형성된 제2 전극 패턴(17)을 이용한 패턴 보임 저감 기술이 효과적이다.
또, 더 상세하게는, 도 7에서의 망점 부분에서는, 제1 분기 전극(33c)에 있어서, 제1 전극 슬릿(9a)과 제2 전극 슬릿(17a)의 조합에 의해, 작은 정방형 모양이 형성되어 있다.
(3-6) 전체의 패턴
제1 전극 패턴(9), 제2 전극 패턴(17), 제1 전극 슬릿(9a), 제2 전극 슬릿(17a), 제1 더미 전극 패턴(51), 제2 더미 전극 패턴(53), 및 제1 슬릿(55a1), 제2 슬릿(55a2), 및 제3 슬릿(57a1)에 의해, 하기의 패턴이 형성되어 있다.
첫째, 제1 전극 패턴(9)과 제2 전극 패턴(17) 또는 제2 더미 전극 패턴(53)의 일방이 겹친 부분이, 슬릿 형상 부분에 의해 구획된 복수의 동일 형상으로 되어 있다. 구체적으로는, 도 6 및 도 7에 나타내는 바와 같이, 복수의 정방형이다.
둘째, 제2 전극 패턴(17)과 제1 전극 패턴(9) 또는 제1 더미 전극 패턴(51)이 겹친 부분이, 슬릿 형상 부분에 의해 구획된 복수의 동일 형상으로 되어 있다. 구체적으로는, 도 6 및 도 7에 나타내는 바와 같이, 복수의 정방형이다.
이상과 같이, 터치 패널(1)의 뷰 에어리어 전체에 있어서, 패턴 전체가, 복수의 동일 형상(정방형)이 깔린 균일 모양이 되고, 그 때문에 외부로부터 시인되기 어렵다. 즉, 패턴 보임이 적어진다.
이하에, 슬릿 형상 부분에 의해 구획된 복수의 동일 형상이 정방형이 되는 조건을 설명한다. 또, 이하의 조건은 다른 실시형태에 있어서도 적용된다.
제1 전극 패턴(9)의 복수의 제1 분기 전극(33a, 33b, 33c)의 폭(Y축 방향 길이)을 x로 했을 때에, 제1 더미 전극(55)의 폭(Y축 방향 길이)은 x이다. 즉, 양자는 같다.
제1 전극 패턴(9)의 제1 분기 전극(33a, 33b, 33c)과 제1 더미 전극(55)의 극간의 거리(Y축 방향 길이) 및 제1 더미 전극(55)끼리의 극간의 거리(Y축 방향 길이)의 각각을 y로 했을 때에, 제1 전극 패턴(9)의 제1 분기 전극(33a, 33b, 33c)끼리간의 거리(중심으로부터 중심까지의 거리)는, x의 정수배와 y의 정수배의 합이다. 이 실시형태에서는, 도 4에 나타내는 바와 같이, 제1 분기 전극(33a)과 제1 분기 전극(33b)과의 거리는, 4x + 4y로 되어 있다. 또한, 제1 분기 전극(33a)과 제1 분기 전극(33c)과의 거리는, 8x + 8y로 되어 있다.
제2 전극 패턴(17)의 제2 분기 전극(43a, 43b 및 43c)의 폭(X축 방향 길이)을 z로 하면, z는, nx + (n ― 1)y이다(n은 양의 정수). 이 실시형태에서는, 도 5에 나타내는 바와 같이, z = 2x + y로 되어 있다. 즉, 이 실시형태에서는, 제2 분기 전극(43a, 43b 및 43c)의 폭은, 제1 분기 전극(33a, 33b, 33c)의 폭보다 길다.
제2 더미 전극(57)의 폭(X축 방향 길이)은, x이다.
제2 전극 패턴(17)의 제2 분기 전극(43a, 43b 및 43c)끼리간의 거리(중심으로부터 중심까지의 거리)는, x의 정수배와 y의 정수배의 합이다. 이 실시형태에서는, 도 5에 나타내는 바와 같이, 제2 분기 전극(43a)과 제2 분기 전극(43b)과의 거리는 4x + 4y로 되어 있고, 제2 분기 전극(43b)과 제2 분기 전극(43c)과의 거리는 4x + 4y로 되어 있고, 제2 분기 전극(43a)과 제2 분기 전극(43c)과의 거리는 8x + 8y로 되어 있다.
2. 제2 실시형태
제1 실시형태에서는 제1 전극 패턴의 제1 전극의 분기 수는 3이며, 제2 전극 패턴의 제2 전극의 분기 수는 3이었다. 그러나, 분기 수는 특별히 한정되지 않고, 그 때문에 변형예가 가능하다. 이하, 그러한 변형예를 제2 ∼ 제4 실시형태로서 설명한다.
도 8 ∼ 도 10을 이용하여, 제2 실시형태로서 설명한다. 도 8은, 제2 실시형태의 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도이다. 도 9는, 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도이다. 도 10은, 도 8과 도 9를 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면이다.
제1 실시형태와는 달리, 제1 전극(31A)의 분기 수는 2이며, 제2 전극(41A)의 분기 수는 2이다.
이 실시형태에서는, 도 8에 나타내는 바와 같이, 제1 전극 패턴(9A)에는, 제1 전극 슬릿(9a)이 형성되어 있다. 제1 더미 전극 패턴(51A)의 제1 더미 전극(55A)은, 슬릿이 형성되어 있지 않은 것, 제1 슬릿(55a1)이 형성된 것 및 제2 슬릿(55a2)이 형성된 것을 포함하고 있다. 또한, 도 9에 나타내는 바와 같이, 제2 전극 패턴(17A)에는, 제2 전극 슬릿(17a)이 형성되어 있다. 제2 더미 전극 패턴(53A)의 제2 더미 전극(57A)은, 슬릿이 형성되어 있지 않은 것 및 제3 슬릿(57a1)이 형성된 것을 포함하고 있다. 따라서, 도 10에 나타내는 바와 같이, 터치 패널의 패턴 전체가, 제1 실시형태와 마찬가지로, 슬릿 형상 부분에 의해 구획된 복수의 동일 형상(정방형)이 깔린 모양으로 되어 있다. 그 결과, 패턴 보임이 적어진다.
3. 제3 실시형태
도 11 ∼ 도 13을 이용하여, 제3 실시형태를 설명한다. 도 11은, 제3 실시형태의 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도이다. 도 12는, 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도이다. 도 13은, 도 11과 도 12를 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면이다.
제1 실시형태와는 달리, 제1 전극(31B)의 분기 수는 3이며, 제2 전극(41B)의 분기 수는 2이다.
이 실시형태에서는, 도 11에 나타내는 바와 같이, 제1 전극 패턴(9B)에는, 제1 전극 슬릿(9a)이 형성되어 있다. 제1 더미 전극 패턴(51B)의 제1 더미 전극(55B)은, 슬릿이 형성되어 있지 않은 것, 제1 슬릿(55a1)이 형성된 것 및 제2 슬릿(55a2)이 형성된 것을 포함하고 있다. 또한, 도 12에 나타내는 바와 같이, 제2 전극 패턴(17B)에는, 제2 전극 슬릿(17a)이 형성되어 있다. 제2 더미 전극 패턴(53B)의 제2 더미 전극(57B)은, 슬릿이 형성되어 있지 않은 것, 및 제3 슬릿(57a1)이 형성된 것을 포함하고 있다. 따라서, 도 13에 나타내는 바와 같이, 터치 패널의 패턴 전체가, 제1 실시형태와 마찬가지로, 슬릿 형상 부분에 의해 구획된 복수의 동일 형상(정방형)이 깔린 모양으로 되어 있다. 그 결과, 패턴 보임이 적어진다.
4. 제4 실시형태
도 14 ∼ 도 16을 이용하여, 제3 실시형태를 설명한다. 도 14는, 제4 실시형태의 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도이다. 도 15는, 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도이다. 도 16은, 도 14와 도 15를 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면이다.
제1 실시형태와는 달리, 제1 전극(31C)의 분기 수는 4이며, 제2 전극(41C)의 분기 수는 4이다.
이 실시형태에서는, 도 14에 나타내는 바와 같이, 제1 전극 패턴(9C)에는, 제1 전극 슬릿(9a)이 형성되어 있다. 제1 더미 전극 패턴(51C)의 제1 더미 전극(55C)은, 슬릿이 형성되어 있지 않은 것, 제1 슬릿(55a1)이 형성된 것 및 제2 슬릿(55a2)이 형성된 것을 포함하고 있다. 또한, 도 15에 나타내는 바와 같이, 제2 전극 패턴(17C)에는, 제2 전극 슬릿(17a)이 형성되어 있다. 제2 더미 전극 패턴(53C)의 제2 더미 전극(57C)에는, 제3 슬릿(57a1)이 형성되어 있다. 따라서, 도 16에 나타내는 바와 같이, 터치 패널의 패턴 전체가, 제1 실시형태와 마찬가지로, 슬릿 형상 부분에 의해 구획된 복수의 동일 형상(정방형)이 깔린 모양으로 되어 있다. 그 결과, 패턴 보임이 적어진다.
5. 제5 실시형태
제1 실시형태에서는 제1 전극 패턴의 제1 전극의 폭은, 제2 전극 패턴의 제2 전극의 폭보다 짧았지만, 양자는 같아도 된다.
도 17 ∼ 도 19를 이용하여, 그러한 변형예를 제5 실시형태로서 설명한다. 도 17은, 제5 실시형태의 제1 전극 패턴 및 제1 더미 전극 패턴의 모식적 부분 평면도이다. 도 18은, 제2 전극 패턴 및 제2 더미 전극 패턴의 모식적 부분 평면도이다. 도 19는, 도 17과 도 18을 중합한 모식적 부분 평면도이며, 터치 패널을 위에서 본 경우의 전체 패턴을 나타내는 도면이다.
제1 실시형태와 마찬가지로, 제1 전극(31D)의 분기 수는 3이며, 제2 전극(41D)의 분기 수는 3이다.
제1 실시형태와는 달리, 제2 전극 패턴(17D)의 제2 분기 전극(43a, 43b, 43c)의 폭은, 제1 전극 패턴(9D)의 제1 분기 전극(33a, 33b, 33c)의 폭과 같다.
이 실시형태에서는, 도 17에 나타내는 바와 같이, 제1 전극 패턴(9D)에는, 제1 전극 슬릿(9a)이 형성되어 있다. 제1 더미 전극 패턴(51D)의 제1 더미 전극(55D)은, 슬릿이 형성되어 있지 않은 것 및 제1 슬릿(55a1)이 형성된 것을 포함하고 있다. 또한, 도 18에 나타내는 바와 같이, 제2 전극 패턴(17D)에는, 제2 전극 슬릿(17a)이 형성되어 있다. 제2 더미 전극 패턴(53D)의 제2 더미 전극(57D)은, 슬릿이 형성되어 있지 않은 것 및 제3 슬릿(57a1)이 형성된 것을 포함하고 있다. 따라서, 도 19에 나타내는 바와 같이, 터치 패널의 패턴 전체에, 제1 실시형태와 마찬가지로, 슬릿 형상 부분에 의해 구획된 복수의 동일 형상(정방형)이 깔린 모양으로 되어 있다. 그 결과, 패턴 보임이 적어진다.
6. 제6 실시형태
제1 전극 패턴 및 제1 더미 전극 패턴과, 제2 전극 패턴 및 제2 전극 패턴은, 절연층을 사이에 끼운 다른 층에 마련되어 있으면 되므로, 배치의 변형예는 복수 있다.
예를 들면, 제1 ∼ 제3 실시형태에서는, 각 전극 패턴이 2매의 기판 각각에 형성된 터치 패널을 설명했지만, 본 발명은 각 전극 패턴이 1매의 기판의 양면에 형성된 터치 패널에도 적용할 수 있다.
7. 제7 실시형태
터치 패널의 적층 구조는 제1 실시형태로 한정되지 않는다. 이하, 제7 ∼ 제9 실시형태를 이용하여, 터치 패널의 적층 구조의 변형예를 설명한다. 또, 제7 ∼ 제9 실시형태에서는 제1 더미 전극 및 제2 더미 전극은 명기(明記)하고 있지 않지만, 제1 ∼ 제6 실시형태와 같은 제1 더미 전극 패턴 및 제2 더미 전극 패턴이 마련되어 있고, 같은 효과를 실현하고 있다.
도 20을 이용하여, 제7 실시형태의 터치 패널(1A)을 설명한다. 도 20은, 제7 실시형태의 터치 패널의 모식적 단면도이다.
터치 패널(1A)은, 투명 절연 기재로서, 서로 첩합(貼合)된 제1 기판(3A1)과 제2 기판(3A2)을 갖고 있다.
터치 패널(1A)은, 제1 전극 패턴(9A)을 갖고 있다. 제1 전극 패턴(9A)은, 제1 기판(3A1)의 제2 기판(3A2)과 반대 측의 면에 형성되어 있다.
터치 패널(1A)은, 제2 전극 패턴(17A)을 갖고 있다. 제2 전극 패턴(17A)은, 제2 기판(3A2)의 제1 기판(3A1)과 반대 측의 면에 형성되어 있다.
제1 기판(3A1) 상에는, 제1 전극 패턴(9A), 제1 보호층(19A) 및 제1 라우팅 배선(미도시)이 마련되어 있다. 제2 기판(3A2) 상에는, 제2 전극 패턴(17A), 제2 보호층(23A) 및 제2 라우팅 배선(미도시)이 마련되어 있다.
8. 제8 실시형태
도 21을 이용하여, 제8 실시형태의 터치 패널(1B)을 설명한다. 도 21은, 제8 실시형태의 터치 패널의 모식적 단면도이다.
터치 패널(1B)은, 시트재(27B)를 갖고 있다.
터치 패널(1B)은, 투명 절연 기재로서, 코팅에 의해 형성된 수지층(3B)을 갖고 있다. 수지층(3B)은, 시트재(27B)의 상측에 마련되어 있다.
터치 패널(1B)은, 제1 전극 패턴(9B)을 갖고 있다. 제1 전극 패턴(9A)은, 수지층(3B)의 시트재(27B) 측의 면에 형성되어 있다.
터치 패널(1B)은, 제2 전극 패턴(17B)을 갖고 있다. 제2 전극 패턴(17B)은, 수지층(3B)의 시트재(27B)와 반대 측의 면에 형성되어 있다.
시트재(27B) 상에는, 제1 전극 패턴(9B), 절연층(11B) 및 제2 전극 패턴(17B)을 덮는 보호층(19B)이 마련되어 있다.
9. 제9 실시형태
도 22를 이용하여, 제9 실시형태의 터치 패널(1C)을 설명한다. 도 22는, 제9 실시형태의 터치 패널의 모식적 단면도이다.
터치 패널(1C)은, 시트재(27C)를 갖고 있다.
터치 패널(1C)은, 투명 절연 기재로서, 수지 필름(3C)을 갖고 있다. 수지 필름(3C)은, 시트재(27C)의 상측에 마련되어 있다.
터치 패널(1C)은, 제1 전극 패턴(9C)을 갖고 있다. 제1 전극 패턴(9C)은, 수지 필름(3C)의 시트재(27C) 측의 면에 형성되어 있다.
터치 패널(1C)은, 제2 전극 패턴(17C)을 갖고 있다. 제2 전극 패턴(17C)은, 제2 기판(3C2)의 제1 기판(3C1) 측의 면에 형성되어 있다.
제1 기판(3C1) 상에는, 제2 전극 패턴(17C)을 덮도록 보호층(19C)이 마련되어 있다.
10. 다른 실시형태
이상, 본 발명의 복수의 실시형태에 대해서 설명했지만, 본 발명은 상기 실시형태로 한정되는 것은 아니고, 발명의 요지를 일탈하지 않는 범위에서 각종 변경이 가능하다. 특히, 본 명세서에 쓰여진 복수의 실시형태 및 변형예는 필요에 따라 임의로 조합 가능하다.
분기 전극의 형상은 띠상으로 한정되지 않는다.
더미 전극의 형상은 정방형으로 한정되지 않는다. 예를 들면, 더미 전극의 변은, 파선이나 지그재그선이어도 된다.
슬릿의 형상은 직선상으로 한정되지 않는다. 예를 들면, 슬릿은, 파선이나 지그재그상이어도 된다.
본 발명은 정전 용량식 터치 패널에 널리 적용할 수 있다.
1: 터치 패널
3: 기판
9: 제1 전극 패턴
9a: 제1 전극 슬릿
17: 제2 전극 패턴
17a: 제2 전극 슬릿
31: 제1 전극
41: 제2 전극
51: 제1 더미 전극 패턴
53: 제2 더미 전극 패턴
55: 제1 더미 전극
55a1: 제1 슬릿
55a2: 제2 슬릿
57: 제2 더미 전극
57a1: 제3 슬릿
3: 기판
9: 제1 전극 패턴
9a: 제1 전극 슬릿
17: 제2 전극 패턴
17a: 제2 전극 슬릿
31: 제1 전극
41: 제2 전극
51: 제1 더미 전극 패턴
53: 제2 더미 전극 패턴
55: 제1 더미 전극
55a1: 제1 슬릿
55a2: 제2 슬릿
57: 제2 더미 전극
57a1: 제3 슬릿
Claims (8)
- 투명 절연 기재와,
상기 투명 절연 기재의 제1면에 형성된, 복수의 제1 분기 전극을 갖는 제1 전극 패턴과,
상기 투명 절연 기재의 상기 제1면의 상기 제1 전극 패턴이 형성되어 있지 않은 영역에 형성된, 복수의 제1 더미 전극을 갖는 제1 더미 전극 패턴과,
상기 투명 절연 기재의 제2면에 형성된, 복수의 제2 분기 전극을 갖는 제2 전극 패턴과,
상기 투명 절연 기재의 상기 제2면의 상기 제2 전극 패턴이 형성되어 있지 않은 영역에 형성된, 복수의 제2 더미 전극을 갖는 제2 더미 전극 패턴
을 구비한 정전 용량식 터치 패널. - 제1항에 있어서,
상기 제1 더미 전극 및 상기 제2 더미 전극의 적어도 일부에는, 슬릿이 형성되어 있는, 정전 용량식 터치 패널. - 제2항에 있어서,
상기 제1 더미 전극 또는 제2 더미 전극 중 1개의 일부가 상기 제2 전극 패턴 또는 상기 제1 전극 패턴과 겹쳐 있는 개소에서는, 상기 슬릿은 상기 제1 더미 전극 또는 제2 더미 전극의 외측연으로부터 내측으로 연장되어 있는, 정전 용량식 터치 패널. - 제2항 또는 제3항에 있어서,
상기 제1 더미 전극 패턴 또는 제2 더미 전극 패턴 중 1개의 전체가 상기 제2 전극 패턴 또는 상기 제1 전극 패턴과 겹쳐 있는 개소에서는, 상기 슬릿은 상기 제1 더미 전극 또는 제2 더미 전극을 복수로 분할하도록 연장되어 있는, 정전 용량식 터치 패널. - 제2항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 더미 전극 및 제2 더미 전극이 서로 겹쳐 있는 개소에서는, 상기 제1 더미 전극 및 제2 더미 전극 중 일방의 1개에 대하여, 상기 제1 더미 전극 및 제2 더미 전극 중 타방의 복수개가 겹쳐 있는, 정전 용량식 터치 패널. - 제2항 내지 제5항 중 어느 한 항에 있어서,
상기 제1 전극 패턴과 상기 제2 전극 패턴이 겹쳐 있는 개소에서는, 상기 제1 전극 패턴 및 상기 제2 전극 패턴에는 전극 연장 방향으로 연장되는 복수의 전극 슬릿이 형성되어 있는, 정전 용량식 터치 패널. - 제6항에 있어서,
상기 제1 전극 패턴, 상기 제2 전극 패턴, 상기 전극 슬릿, 상기 제1 더미 전극 패턴, 상기 제2 더미 전극 패턴, 및 상기 슬릿에 의해, 상기 제1 전극 패턴과 상기 제2 전극 패턴 또는 상기 제2 더미 전극 패턴이 겹친 부분 및 상기 제2 전극 패턴과 상기 제1 전극 패턴 또는 상기 제1 더미 전극 패턴이 겹친 부분이, 슬릿 형상 부분에 의해 구획된 복수의 동일 형상으로 되어 있는, 정전 용량식 터치 패널. - 제7항에 있어서,
상기 제1 전극 패턴의 상기 제1 분기 전극의 폭을 x로 했을 때에, 상기 제1 더미 전극의 폭은 x이며,
상기 제1 전극 패턴의 상기 제1 분기 전극과 제1 더미 전극과의 극간의 폭 및 상기 제1 더미 전극끼리의 극간의 폭의 각각을 y로 했을 때에, 상기 제1 전극 패턴의 제1 분기 전극끼리간의 거리는 x의 정수배와 y의 정수배의 합이며,
상기 제2 전극 패턴의 상기 제2 분기 전극의 폭 z는, nx + (n ― 1)y(n은 양의 정수)이며,
상기 제2 더미 전극의 폭은, x이며,
상기 제2 전극 패턴의 상기 제2 분기 전극끼리간의 거리는, x의 정수배와 y의 정수배의 합이며, 이에 따라, 상기 슬릿 형상 부분에 의해 구획된 상기 복수의 동일 형상이 정방형으로 되어 있는, 정전 용량식 터치 패널.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021042537A JP7282117B2 (ja) | 2021-03-16 | 2021-03-16 | 静電容量式タッチパネル |
JPJP-P-2021-042537 | 2021-03-16 | ||
PCT/JP2022/004393 WO2022196164A1 (ja) | 2021-03-16 | 2022-02-04 | 静電容量式タッチパネル |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230156064A true KR20230156064A (ko) | 2023-11-13 |
Family
ID=83322207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020237031046A KR20230156064A (ko) | 2021-03-16 | 2022-02-04 | 정전 용량식 터치 패널 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20240168596A1 (ko) |
JP (1) | JP7282117B2 (ko) |
KR (1) | KR20230156064A (ko) |
CN (1) | CN116982022A (ko) |
TW (1) | TW202238349A (ko) |
WO (1) | WO2022196164A1 (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008129708A (ja) | 2006-11-17 | 2008-06-05 | Alps Electric Co Ltd | 透明タッチパネル及びその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040071889A1 (en) * | 2002-08-07 | 2004-04-15 | Hoya Corporation | Method of producing an antireflection-coated substrate |
US8068186B2 (en) * | 2003-10-15 | 2011-11-29 | 3M Innovative Properties Company | Patterned conductor touch screen having improved optics |
US8603611B2 (en) | 2005-05-26 | 2013-12-10 | Gunze Limited | Transparent planar body and transparent touch switch |
JP5174575B2 (ja) | 2008-07-31 | 2013-04-03 | グンゼ株式会社 | タッチパネル |
JP2012032955A (ja) | 2010-07-29 | 2012-02-16 | Alps Electric Co Ltd | 電極パターン付基板およびタッチパネル |
JP5645581B2 (ja) | 2010-10-05 | 2014-12-24 | 富士フイルム株式会社 | タッチパネル |
KR101224419B1 (ko) | 2010-10-26 | 2013-01-22 | (주)삼원에스티 | 터치패널센서 |
JP2019003505A (ja) | 2017-06-16 | 2019-01-10 | 日立化成株式会社 | 静電容量型タッチパネル及びその製造方法 |
-
2021
- 2021-03-16 JP JP2021042537A patent/JP7282117B2/ja active Active
-
2022
- 2022-02-04 KR KR1020237031046A patent/KR20230156064A/ko unknown
- 2022-02-04 US US18/281,425 patent/US20240168596A1/en active Pending
- 2022-02-04 WO PCT/JP2022/004393 patent/WO2022196164A1/ja active Application Filing
- 2022-02-04 CN CN202280021230.9A patent/CN116982022A/zh active Pending
- 2022-02-10 TW TW111104845A patent/TW202238349A/zh unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008129708A (ja) | 2006-11-17 | 2008-06-05 | Alps Electric Co Ltd | 透明タッチパネル及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7282117B2 (ja) | 2023-05-26 |
CN116982022A (zh) | 2023-10-31 |
US20240168596A1 (en) | 2024-05-23 |
TW202238349A (zh) | 2022-10-01 |
WO2022196164A1 (ja) | 2022-09-22 |
JP2022142384A (ja) | 2022-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9086766B2 (en) | Touch panel and touch display panel | |
KR101758756B1 (ko) | 터치 센서, 내장형 터치 액정 디스플레이 패널 및 액정 디스플레이 | |
TWI490758B (zh) | 具觸控式螢幕的顯示器元件 | |
US9007332B2 (en) | Position sensing panel | |
US20120299868A1 (en) | High Noise Immunity and High Spatial Resolution Mutual Capacitive Touch Panel | |
TW201124766A (en) | Display device with touch panel | |
CN103870082A (zh) | 触摸传感器集成型显示装置 | |
KR20120133474A (ko) | 정전용량 방식 터치 스크린 패널 | |
KR20120111985A (ko) | 입력 장치 및 그 제조 방법 | |
US10496232B2 (en) | Capacitive touch panel | |
JP5472858B2 (ja) | タッチスイッチ | |
CN106164825B (zh) | 用于改进感测图案的交叉结构的触摸面板 | |
KR20130072402A (ko) | 터치패널의 전극형성방법 | |
CN108920034B (zh) | 一种阵列基板、触控显示面板和触控显示装置 | |
JP2019008606A (ja) | タッチパネル及び表示装置 | |
KR20230156064A (ko) | 정전 용량식 터치 패널 | |
JP2016045961A (ja) | タッチパネルセンサおよびタッチ位置検出機能付き表示装置 | |
US10306758B2 (en) | Enhanced conductors | |
CN115280266A (zh) | 阵列基板、触控显示装置 | |
WO2022244355A1 (ja) | タッチセンサ | |
JP7043186B2 (ja) | タッチセンサおよび表示装置 | |
KR102008739B1 (ko) | 터치 패널 | |
CN118170272A (zh) | 传感器模块及具备传感器模块的显示装置 |