KR20230150930A - 발광 표시 장치 및 이의 구동 방법 - Google Patents

발광 표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20230150930A
KR20230150930A KR1020230142866A KR20230142866A KR20230150930A KR 20230150930 A KR20230150930 A KR 20230150930A KR 1020230142866 A KR1020230142866 A KR 1020230142866A KR 20230142866 A KR20230142866 A KR 20230142866A KR 20230150930 A KR20230150930 A KR 20230150930A
Authority
KR
South Korea
Prior art keywords
voltage
pixel
period
initialization
transistor
Prior art date
Application number
KR1020230142866A
Other languages
English (en)
Inventor
장용호
천광일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020230142866A priority Critical patent/KR20230150930A/ko
Publication of KR20230150930A publication Critical patent/KR20230150930A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 출원은 각 화소에 마련된 구동 트랜지스터 간의 문턱 전압 편차에 기인한 화소들 간의 샘플링 전압 편차로 인한 화질의 저하가 방지될 수 있는 발광 표시 장치 및 이의 구동 방법을 제공하는 것으로, 본 출원에 따른 발광 표시 장치는 복수의 화소를 갖는 발광 표시 패널, 및 각 화소를 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간으로 제어하기 위한 제어 신호를 각 화소에 제공하는 게이트 구동 회로를 포함하며, 오프셋 전압 형성 구간의 시간은 샘플링 구간의 시간보다 길 수 있다.

Description

발광 표시 장치 및 이의 구동 방법{LIGHT EMITTING DISPLAY APPARATUS AND METHOD FOR DRIVING THEREOF}
본 출원은 발광 표시 장치 및 이의 구동 방법에 관한 것이다.
표시 장치 분야에서, 현재까지 가볍고 전력 소모가 적은 액정 표시 장치가 널리 사용되고 있으나, 액정 표시 장치는 백라이트와 같은 별도의 광원이 필요하다는 단점이 있다. 이러한 액정 표시 장치와 달리 발광 표시 장치는 자발광 소자를 이용하여 영상을 표시하므로, 액정 표시 장치와 비교하여 고속의 응답 속도를 가지며, 소비 전력이 낮고, 시야각에 문제가 없어 차세대 표시 장치로 주목 받고 있다.
일반적인 발광 표시 장치는 화소마다 형성된 화소 회로를 포함한다. 화소 회로는 데이터 전압에 따른 구동 트랜지스터의 스위칭을 이용하여 구동 전원으로부터 발광소자로 흐르는 전류의 크기를 제어하여 발광 소자를 발광시킴으로써 소정의 영상을 표시하게 된다.
일반적인 발광 표시 장치에서, 각 화소의 발광 소자에 흐르는 전류는 공정 편차 등의 이유로 구동 트랜지스터의 문턱 전압 편차 등에 의해 변화될 수 있다. 이에 따라, 일반적인 발광 표시 장치의 화소 회로는 동일한 데이터 전압이라 하더라도 화소마다 구동 트랜지스터로부터 출력되는 데이터 전류가 달라져 균일한 화질을 구현할 수 없기 때문에 구동 트랜지스터의 문턱 전압을 보상하기 위한 내부 보상 회로를 포함한다.
종래의 내부 보상 회로를 갖는 화소 회로는 샘플링 구간을 통해 구동 트랜지스터의 문턱 전압을 샘플링하여 커패시터에 저장하고, 커패시터에 저장된 샘플링 전압을 이용하여 구동 트랜지스터의 문턱 전압을 보상한다.
그러나, 샘플링 전압과 구동 트랜지스터의 실제 문턱 전압 간의 차이가 존재하고, 각 화소에 마련된 구동 트랜지스터 간의 문턱 전압 편차로 인하여 각 화소의 커패시터에 저장되는 샘플링 전압 간에도 샘플링 편차가 발생하고, 이러한 샘플링 전압 편차에 따른 화소들 간의 전압 편차로 인하여 화질이 저하되는 문제점이 있다.
본 출원은 각 화소에 마련된 구동 트랜지스터 간의 문턱 전압 편차에 기인한 화소들 간의 전압 편차로 인한 화질의 저하가 방지될 수 있는 발광 표시 장치 및 이의 구동 방법을 제공하는 것을 기술적 과제로 한다.
본 출원에 따른 발광 표시 장치는 복수의 화소를 갖는 발광 표시 패널, 및 각 화소를 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간으로 제어하기 위한 제어 신호를 각 화소에 제공하는 게이트 구동 회로를 포함하며, 오프셋 전압 형성 구간의 시간은 샘플링 구간의 시간보다 길 수 있다.
본 출원에 따른 발광 표시 장치의 구동 방법은 발광 소자와 발광 소자를 발광시키는 화소 회로를 갖는 복수의 화소 각각을 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간의 순서로 동작시키는 단계를 포함하며, 오프셋 전압 형성 구간의 시간은 샘플링 구간의 시간보다 길 수 있다.
본 출원에 따른 발광 표시 장치 및 이의 구동 방법은 각 화소에 마련된 구동 트랜지스터 간의 문턱 전압 편차뿐만 아니라 화소들 간의 샘플링 전압의 편차가 보상될 수 있고, 이로 인하여 각 화소에 마련된 구동 트랜지스터 간의 문턱 전압 편차에 기인한 화소들 간의 전압 편차가 감소되어 화질이 개선될 수 있다.
위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 출원의 일 예에 따른 발광 표시 장치를 개략적으로 나타내는 도면이다.
도 2는 도 1에 도시된 일 예에 따른 하나의 화소를 나타내는 도면이다.
도 3은 도 2에 도시된 화소의 동작을 설명하기 위한 동작 타이밍도이다.
도 4는 도 1에 도시된 다른 예에 따른 하나의 화소를 나타내는 도면이다.
도 5는 도 4에 도시된 화소의 동작을 설명하기 위한 동작 타이밍도이다.
도 6a 및 도 6b는 본 출원의 일 예에 따른 발광 표시 장치에 있어서, 서로 다른 문턱 전압을 갖는 2개의 구동 트랜지스터에 대한 샘플링 구간 및 오프셋 전압 형성 구간에서의 특성을 설명하기 위한 도면이다.
도 7은 도 2 및 도 3에 도시된 본 출원의 일 예에 따른 발광 표시 장치에서, 동일 수평 라인에 배치되고 각기 다른 문턱 전압을 갖는 구동 트랜지스터를 포함하는 3개의 화소의 동작을 시뮬레이션한 결과를 나타내는 파형도이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 출원의 기술적 사상 내에서 제 2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 출원에 따른 발광 표시 장치 및 이의 구동 방법의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 출원의 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 출원의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
도 1은 본 출원의 일 예에 따른 발광 표시 장치를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 본 출원의 일 예에 따른 발광 표시 장치는 발광 표시 패널(100), 타이밍 제어부(300), 데이터 구동 회로(500), 및 게이트 구동 회로(700)를 포함한다.
상기 발광 표시 패널(100)은 기판 상에 정의된 표시 영역(AA), 및 표시 영역(AA)을 둘러싸는 비표시 영역(IA)을 포함한다.
상기 표시 영역(AA)은 제 1 내지 제 m(m은 2 이상의 자연수) 게이트 라인(GL1 ~ GLm)과 제 1 내지 제 m 발광 제어 라인(ECL1 ~ ECLm) 및 복수의 데이터 라인(DL1 ~ DLp)에 의해 정의된 화소 영역에 마련된 복수의 화소(P)를 포함할 수 있다. 또한, 표시 영역(AA)은 제 1 내지 제 m 초기화 제어 라인(ICL1 ~ ICLm)과 제 1 내지 제 m 샘플링 제어 라인(SCL1 ~ SCLm)을 더 포함할 수 있다. 그리고, 표시 영역(AA)은 화소 구동 전압(VDD)을 입력받는 복수의 화소 구동 전압 라인, 초기화 전압(Vini)을 입력받는 복수의 초기화 전압 라인, 레퍼런스 전압(Vref)을 입력받는 복수의 레퍼런스 전압 라인, 및 캐소드 전압(VSS)을 입력받는 캐소드 전극층(CEL)을 더 포함할 수 있다.
일 예에 따른 화소(P)들은 표시 영역(AA) 상에 스트라이프(stripe) 구조로 형성될 수 있다. 이때, 하나의 화소(P)는 적색 서브 화소, 녹색 서브 화소, 및 청색 서브 화소를 포함할 수 있으며, 나아가 백색 서브 화소를 더 포함할 수 있다.
다른 예에 따른 화소(P)들은 표시 영역(AA) 상에 펜타일(pentile) 구조로 형성될 수 있다. 이때, 하나의 화소(P)는 평면적으로 다각 형태로 배치된 하나의 적색 서브 화소, 2개의 녹색 서브 화소, 및 하나의 청색 서브 화소들을 포함할 수 있다. 예를 들어, 펜타일 구조를 갖는 화소(P)들은 하나의 적색 서브 화소, 2개의 녹색 서브 화소, 및 하나의 청색 서브 화소들이 평면적으로 팔각 형태를 가지도록 배치될 수 있고, 이 경우 청색의 서브 화소가 가장 큰 크기를 가지며 녹색 서브 화소가 가장 작은 크기를 가질 수 있다.
상기 게이트 라인(GL)의 길이 방향을 따라 배치된 복수의 화소(P) 각각은 화소 영역을 지나는 게이트 라인(GL), 발광 제어 라인(ECL), 초기화 제어 라인(ICL), 샘플링 제어 라인(SCL), 데이터 라인(DL), 화소 구동 전압 라인, 초기화 전압 라인, 레퍼런스 전압 라인, 및 캐소드 전극층(CEL)에 연결될 수 있다. 하나의 화소 구동 전압 라인, 하나의 초기화 전압 라인, 및 하나의 레퍼런스 전압 라인 각각은 하나의 서브 화소에 연결되거나 하나의 단위 화소에 연결될 수 있다.
상기 복수의 화소(P) 각각은 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간의 순서로 동작하여 데이터 라인(DL)에 공급되는 데이터 전압과 대응되는 데이터 전류에 의해 발광한다. 여기서, 오프셋 전압 형성 구간의 시간은 샘플링 구간의 시간보다 길게 설정될 수 있다. 일 예에 따른 샘플링 구간은 1.5 수평 기간의 시간 이하로 설정될 수 있다. 그리고, 일 예에 따른 오프셋 전압 형성 구간의 시간은 샘플링 구간의 시간은 2배 내지 6배로 설정될 수 있다.
상기 비표시 영역(IA)은 표시 영역(AA)을 둘러싸도록 기판의 가장자리를 따라 마련될 수 있다. 비표시 영역(IA) 중 일측 비표시 영역은 기판 상에 마련되고 복수의 데이터 라인(DL1 ~ DLp)에 연결된 패드부를 포함한다.
상기 타이밍 제어부(300)는 입력되는 영상 데이터(Idata)를 발광 표시 패널(100)의 구동에 알맞도록 정렬하여 화소별 데이터(Pdata)를 생성하고, 입력되는 타이밍 동기 신호(TSS)를 기반으로 데이터 제어 신호(DCS)를 생성해 데이터 구동 회로(500)에 제공한다.
상기 타이밍 제어부(300)는 타이밍 동기 신호(TSS)를 기반으로 게이트 스타트 신호, 복수의 게이트 클럭, 복수의 캐리 클럭, 복수의 샘플링 클럭, 및 복수의 초기화 클럭 등을 포함하는 게이트 제어 신호(GCS)를 생성해 게이트 구동 회로(700)에 제공한다. 게이트 제어 신호(GCS)는 패드부를 경유하여 게이트 구동 회로(700)에 공급될 수 있다.
상기 데이터 구동 회로(500)는 발광 표시 패널(100)에 마련된 복수의 데이터 라인(DL1 ~ DLp)과 연결된다. 이러한 데이터 구동 회로(300)는 타이밍 제어부(300)로부터 제공되는 화소별 디지털 데이터(Pdata)와 데이터 제어 신호(DCS) 및 복수의 기준 감마 전압을 이용하여 화소별 디지털 데이터를 아날로그 형태의 화소별 데이터 전압으로 변환하고, 변환된 화소별 데이터 전압을 해당 데이터 라인(DL)에 공급한다.
상기 게이트 구동 회로(700)는 표시 영역(AA)에 마련된 제 1 내지 제 m 게이트 라인(GL1 ~ GLm), 제 1 내지 제 m 발광 제어 라인(ECL1 ~ ECLm), 제 1 내지 제 m 초기화 제어 라인(ICL1 ~ ICLm), 및 제 1 내지 제 m 샘플링 제어 라인(SCL1 ~ SCLm) 각각에 연결된다. 게이트 구동 회로(700)는 게이트 제어 신호(GCS)에 기초하여 각 화소(P)의 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간 각각마다 결정된 전압 레벨을 갖는 제어 신호를 각 화소(P)에 제공할 수 있다. 상기 제어 신호는 초기화 제어 신호, 샘플링 제어 신호, 스캔 제어 신호, 및 발광 제어 신호를 포함할 수 있다.
일 예에 따른 게이트 구동 회로(700)는 동일한 주기를 가지면서 위상이 순차적으로 쉬프트되는 스캔 제어 신호를 생성하여 복수의 게이트 라인(GL1 ~ GLm)에 순차적으로 공급하고, 동일한 주기를 가지면서 위상이 순차적으로 쉬프트되는 초기화 제어 신호를 생성하여 복수의 초기화 제어 라인(ICL1 ~ ICLm)에 순차적으로 공급하며, 동일한 주기를 가지면서 위상이 순차적으로 쉬프트되는 샘플링 제어 신호를 생성하여 복수의 샘플링 제어 라인(SCL1 ~ SCLm)에 순차적으로 공급한다. 그리고, 게이트 구동 회로(700)는 동일한 주기를 가지면서 위상이 순차적으로 쉬프트되는 캐리 신호를 생성하고, 서로 다른 적어도 2개의 캐리 신호를 기반으로 서로 위상 차를 갖는 제 1 게이트 오프 전압 레벨과 제 2 게이트 오프 전압 레벨을 포함하는 발광 제어 신호를 생성하여 제 1 내지 제 m 발광 제어 라인(ECL1 ~ ECLm)에 공급한다.
상기 게이트 구동 회로(700)는 화소(P)의 박막 트랜지스터의 제조 공정과 함께 기판의 좌측 및/또는 우측 비표시 영역에 형성된다. 일 예로서, 게이트 구동 회로(700)는 기판의 좌측 비표시 영역에 형성되고 싱글 피딩(single feeding) 방식에 따라 동작하여 복수의 게이트 라인(GL) 각각에 스캔 제어 신호를 공급할 수 있다. 다른 예로서, 게이트 구동 회로(700)는 기판의 좌측 및 우측 비표시 영역에 각각 형성되고, 더블 피딩(double feeding) 방식에 따라 동작하여 복수의 게이트 라인(GL) 각각에 스캔 제어 신호를 공급할 수 있다. 다른 예로서, 게이트 구동 회로(700)는 기판의 좌측 및 우측 비표시 영역에 각각 형성되고, 더블 피딩(double feeding) 방식의 인터레이싱(interlacing) 방식에 따라 동작하여 복수의 게이트 라인(GL) 각각에 스캔 제어 신호를 공급할 수 있다.
본 출원의 일 예에 따른 발광 표시 장치는 게이트 제어 신호(GCS)를 레벨 쉬프팅시키는 레벨 쉬프터부(900)를 더 포함할 수 있다.
상기 레벨 쉬프터부(900)는 게이트 온 전압 전원으로부터 공급되는 게이트 온 전압과 게이트 오프 전압 전원으로부터 공급되는 게이트 오프 전압을 기반으로 게이트 제어 신호(GCS)의 하이 로직 전압(high logic voltage)을 게이트 온 전압 레벨로 레벨 쉬프팅시키고 게이트 제어 신호(GCS)의 로우 로직 전압(low logic voltage)을 게이트 오프 전압 레벨로 레벨 쉬프팅시켜 게이트 구동 회로(700)에 제공한다. 이러한 레벨 쉬프터부(900)는 타이밍 제어부(300)에 내장될 수도 있다.
도 2는 도 1에 도시된 일 예에 따른 하나의 화소를 나타내는 도면으로서, 이는 발광 표시 패널(100)의 임의의 게이트 라인과 임의의 데이터 라인에 연결된 하나의 화소(또는 서브 화소)를 도시한 것이다.
도 1 및 도 2를 참조하면, 본 출원의 일 예에 따른 화소(P)는 화소 회로(PC) 및 발광 소자(ELD)를 포함할 수 있다.
상기 발광 소자(ELD)는 화소 회로(PC)에 연결된 제 1 전극(또는 애노드 전극)과 캐소드 전극층(CEL)에 연결된 제 2 전극(또는 캐소드 전극) 사이에 개재될 수 있다. 일 예에 따른 발광 소자(ELD)는 유기 발광부, 양자점 발광부, 또는 무기 발광부를 포함하거나, 마이크로 발광 다이오드 소자를 포함할 수 있다. 이러한 발광 소자(ELD)는 화소 회로(PC)로부터 공급되는 데이터 전류에 의해 발광한다.
상기 화소 회로(PC)는 게이트 라인(GL), 발광 제어 라인(ECL), 초기화 제어 라인(ICL), 샘플링 제어 라인(SCL), 데이터 라인(DL), 화소 구동 전압 라인(PL), 초기화 전압 라인(IL), 및 레퍼런스 전압 라인(RL)에 연결되고, 데이터 라인(DL)에 공급되는 데이터 전압(Vdata)과 대응되는 데이터 전류를 발광 소자(ELD)에 공급한다.
일 예에 따른 화소 회로(PC)는 구동 트랜지스터(Tdr), 초기화 트랜지스터(Tini), 발광 제어 트랜지스터(Tem), 스위칭 회로(SC)(또는 스위칭부), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
상기 구동 트랜지스터(Tdr)는 화소 구동 전압 라인(PL)과 발광 소자(ELD) 사이에 연결되고 스토리지 커패시터(Cst)의 전압에 따라 스위칭됨으로써 화소 구동 전압 라인(PL)으로부터 발광 소자(ELD)에 흐르는 전류를 제어한다. 일 예에 따른 구동 트랜지스터(Tdr)는 제 1 화소 노드(Q)에 전기적으로 연결된 게이트 전극, 제 2 화소 노드(A)에 전기적으로 연결된 소스 전극, 및 제 3 화소 노드(B)에 전기적으로 연결된 드레인 전극을 포함할 수 있다.
상기 초기화 트랜지스터(Tini)는 초기화 제어 신호(ICS)에 응답하여 구동 트랜지스터(Tdr)의 소스 전극과 연결된 제 2 화소 노드(A)에 초기화 전압 라인(IL)으로부터 공급되는 초기화 전압(Vini)을 공급한다. 즉, 초기화 트랜지스터(Tini)는 초기화 구간에 공급되는 게이트 온 전압 레벨의 초기화 제어 신호(ICS)에 의해 턴-온되어 초기화 전압(Vini)을 제 2 화소 노드(A)에 공급할 수 있다. 일 예에 따른 초기화 트랜지스터(Tini)는 인접한 초기화 제어 라인(ICL)에 전기적으로 연결된 게이트 전극, 초기화 전압 라인(IL)에 전기적으로 연결된 제 1 소스/드레인 전극, 및 제 2 화소 노드(A)에 전기적으로 연결된 제 2 소스/드레인 전극을 포함할 수 있다. 이러한 초기화 트랜지스터(Tini)는 초기화 제어 신호(ICS)에 따라 초기화 구간에서만 턴-온될 수 있다.
상기 발광 제어 트랜지스터(Tem)는 발광 제어 신호(ECS)에 응답하여 구동 트랜지스터(Tdr)의 드레인 전극에 연결된 제 3 화소 노드(B)에 화소 구동 전압 라인(PL)으로부터 공급되는 화소 구동 전압(VDD)을 공급한다. 즉, 발광 제어 트랜지스터(Tem)는 초기화 구간 및 데이터 라이팅 구간에 공급되는 게이트 오프 전압 레벨의 발광 제어 신호(ECS)에 의해 턴-오프되어 제 3 화소 노드(B)에 공급되는 화소 구동 전압(VDD)을 차단하고, 샘플링 구간과 오프셋 전압 형성 구간 및 발광 구간에 공급되는 게이트 온 전압 레벨의 발광 제어 신호(ECS)에 의해 턴-온되어 화소 구동 전압(VDD)을 제 3 화소 노드(B)에 공급할 수 있다.
일 예에 따른 발광 제어 트랜지스터(Tem)는 인접한 발광 제어 라인(ECL)에 전기적으로 연결된 게이트 전극, 화소 구동 전압 라인(PL)에 전기적으로 연결된 제 1 소스/드레인 전극, 및 제 3 화소 노드(B)에 전기적으로 연결된 제 2 소스/드레인 전극을 포함할 수 있다. 이러한 발광 제어 트랜지스터(Tem)는 발광 제어 신호(ECS)에 따라 초기화 구간과 데이터 라이팅 구간에서 턴-오프되며 샘플링 구간과 오프셋 전압 형성 구간 및 발광 구간에서 턴-온될 수 있다.
상기 스위칭 회로(SC)는 레퍼런스 전압(Vref) 또는 데이터 전압(Vdata)을 제 1 화소 노드(Q)에 공급한다. 즉, 스위칭 회로(SC)는 초기화 구간과 샘플링 구간에 레퍼런스 전압(Vref)을 제 1 화소 노드(Q)에 공급하고, 데이터 라이팅 구간에 데이터 전압(Vdata)을 제 1 화소 노드(Q)에 공급한다. 일 예에 따른 스위칭 회로(SC)는 데이터 전압(Vdata)을 제 1 화소 노드(Q)에 공급하는 제 1 스위칭 트랜지스터(Tsw1), 및 레퍼런스 전압(Vref)을 제 1 화소 노드(Q)에 공급하는 제 2 스위칭 트랜지스터(Tsw2) 포함할 수 있다.
상기 제 1 스위칭 트랜지스터(Tsw1)는 스캔 제어 신호(SS)에 응답하여 제 1 화소 노드(Q)에 데이터 라인(DL)으로부터 공급되는 실제 데이터 전압(Vdata)을 공급한다. 즉, 제 1 스위칭 트랜지스터(Tsw1)는 데이터 라이팅 구간에 공급되는 게이트 온 전압 레벨의 스캔 제어 신호(SS)에 의해 턴-온되어 실제 데이터 전압(Vdata)을 제 1 화소 노드(Q)에 공급한다. 일 예에 따른 제 1 스위칭 트랜지스터(Tsw1)는 인접한 게이트 라인(GL)에 전기적으로 연결된 게이트 전극, 인접한 데이터 라인(DL)에 전기적으로 연결된 제 1 소스/드레인 전극, 및 제 1 화소 노드(Q)에 전기적으로 연결된 제 2 소스/드레인 전극을 포함할 수 있다. 이러한 제 1 스위칭 트랜지스터(Tsw1)는 스캔 제어 신호(SS)에 따라 데이터 라이팅 구간에서만 턴-온될 수 있다.
상기 제 2 스위칭 트랜지스터(Tsw2)는 샘플링 제어 신호(SCS)에 응답하여 제 1 화소 노드(Q)에 레퍼런스 전압 라인(RL)으로부터 공급되는 레퍼런스 전압(Vref)을 공급한다. 즉, 제 2 스위칭 트랜지스터(Tsw2)는 초기화 구간과 샘플링 구간에 공급되는 게이트 온 전압 레벨의 샘플링 제어 신호(SCS)에 의해 턴-온되어 레퍼런스 전압(Vref)을 제 1 화소 노드(Q)에 공급한다. 일 예에 따른 제 2 스위칭 트랜지스터(Tsw2)는 인접한 샘플링 제어 라인(SCL)에 전기적으로 연결된 게이트 전극, 제 1 화소 노드(Q)에 전기적으로 연결된 제 1 소스/드레인 전극, 및 레퍼런스 전압 라인(RL)에 전기적으로 연결된 제 2 소스/드레인 전극을 포함할 수 있다. 이러한 제 2 스위칭 트랜지스터(Tsw2)는 샘플링 제어 신호(SCS)에 따라 초기화 구간과 샘플링 구간에서만 턴-온될 수 있다.
상기 구동 트랜지스터(Tdr), 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2), 상기 초기화 트랜지스터(Tini), 및 상기 발광 제어 트랜지스터(Tem) 각각에서 제 1 소스/드레인 전극과 제 2 소스/드레인 전극은 전류 방향에 따라 소스 전극 또는 드레인 전극으로 정의될 수 있다.
상기 구동 트랜지스터(Tdr), 상기 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2), 상기 초기화 트랜지스터(Tini), 및 상기 발광 제어 트랜지스터(Tem) 각각의 반도체층은 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4) 등의 산화물 반도체 물질을 포함할 수 있으나, 이에 한정되지 않고, 산화물 반도체 물질 이외의 공지된 단결정 실리콘, 다결정 실리콘, 또는 유기 물질을 포함할 수 있다. 구동 트랜지스터(Tdr), 제 1 및 제 2 스위칭 트랜지스터(Tsw1, Tsw2), 초기화 트랜지스터(Tini), 및 발광 제어 트랜지스터(Tem) 각각은 N 타입의 박막 트랜지스터일 수 있으나, 반드시 이에 한정되지 않고 P 타입의 박막 트랜지스터로 변경될 수 있다.
상기 스토리지 커패시터(Cst)는 제 1 화소 노드(Q)와 제 2 화소 노드(A) 사이에 연결된다. 즉, 스토리지 커패시터(Cst)는 구동 트랜지스터(Tdr)의 게이트 전극과 소스 전극 사이에 접속된다. 이러한 스토리지 커패시터(Cst)는 화소(P)의 동작 타이밍에 따라 변화되는 제 1 화소 노드(Q)의 전압과 제 2 화소 노드(A)의 전압 간의 차 전압을 저장하되, 최종적으로 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)을 차감한 데이터 전압(Vdata-Vref-Voffset)을 저장하고, 저장된 전압으로 구동 트랜지스터(Tdr)를 스위칭시킨다. 일 예에 따른 스토리지 커패시터(Cst)는 제 1 화소 노드(Q)와 제 2 화소 노드(A) 간의 중첩 영역에 마련될 수 있다. 일 예에 따른 스토리지 커패시터(Cst)는 제 1 화소 노드(Q)에 전기적으로 연결된 제 1 커패시터 전극, 제 1 커패시터 전극과 중첩되면서 제 2 화소 노드(A)에 전기적으로 연결된 제 2 커패시터 전극, 및 제 1 커패시터 전극과 제 2 커패시터 전극 사이에 정전 용량층을 포함할 수 있다. 여기서, 구동 트랜지스터(Tdr)의 특성 전압은 문턱 전압을 포함할 수 있다.
도 3은 도 2에 도시된 화소의 동작을 설명하기 위한 동작 타이밍도이다.
도 1 내지 도 3을 참조하면, 본 출원의 일 예에 따른 화소(P)는 초기화 구간(IP), 샘플링 구간(또는 보상 구간)(SP), 오프셋 전압 형성 구간(OVFP), 라이팅 구간(또는 데이터 프로그래밍 구간)(DWP), 및 발광 구간(EP)으로 동작될 수 있다.
먼저, 초기화 구간(IP)에서는, 게이트 온 전압 레벨(Von)의 초기화 제어 신호(ICS)와 샘플링 제어 신호(SCS) 및 제 1 게이트 오프 전압 레벨(Voff)의 발광 제어 신호(ECS)에 응답하여 초기화 전압 라인(IL)에 공급되는 초기화 전압(Vini)과 레퍼런스 전압 라인(RL)에 공급되는 레퍼런스 전압(Vref)에 의해 스토리지 커패시터(Cst)가 초기화된다. 즉, 초기화 구간(IP)에서는, 발광 제어 트랜지스터(Tem)가 제 1 게이트 오프 전압 레벨(Voff)의 발광 제어 신호(ECS)에 의해 먼저 턴-오프(OFF1)되고, 초기화 트랜지스터(Tini)가 게이트 온 전압 레벨(Von)의 초기화 제어 신호(ICS)에 의해 턴-온되어 초기화 전압(Vini)이 제 2 화소 노드(A)에 공급되고, 이어서 제 2 스위칭 트랜지스터(Tsw2)가 게이트 온 전압 레벨(Von)의 샘플링 제어 신호(SCS)에 의해 턴-온되어 레퍼런스 전압(Vref)이 제 1 화소 노드(Q)에 공급되며, 제 1 스위칭 트랜지스터(Tsw1)가 게이트 오프 전압 레벨(Voff)의 스캔 제어 신호(SS)에 의해 턴-오프 상태로 유지된다. 이에 따라, 스토리지 커패시터(Cst)는 초기화 전압(Vini)과 레퍼런스 전압(Vref)의 차 전압에 상응하는 초기화 전압으로 초기화된다.
이어서, 샘플링 구간(SP)에서는, 게이트 온 전압 레벨(Von)의 샘플링 제어 신호(SCS)와 게이트 온 전압 레벨(Von)의 발광 제어 신호(ECS)에 응답하여 화소 구동 전압 라인(PL)에 공급되는 화소 구동 전압(VDD)과 레퍼런스 전압 라인(RL)에 공급되는 레퍼런스 전압(Vref)에 의해 구동 트랜지스터(Tdr)의 문턱 전압에 상응하는 샘플링 전압이 스토리지 커패시터(Cst)에 저장된다.
본 예에 따른 샘플링 구간(SP)에서는, 발광 제어 트랜지스터(Tem)가 게이트 온 전압 레벨(Von)의 발광 제어 신호(ECS)에 의해 턴-온(ON)되는 반면에 초기화 트랜지스터(Tini)가 게이트 오프 전압 레벨(Voff)의 초기화 제어 신호(ICS)에 의해 턴-오프되며, 제 2 스위칭 트랜지스터(Tsw2)가 게이트 온 전압 레벨(Von)의 샘플링 제어 신호(SCS)에 의해 턴-온 상태로 유지되며, 제 1 스위칭 트랜지스터(Tsw1)가 게이트 오프 전압 레벨(Voff)의 스캔 제어 신호(SS)에 의해 턴-오프 상태로 유지된다. 이에 따라, 제 1 화소 노드(Q)에는 제 2 스위칭 트랜지스터(Tsw2)를 통해 레퍼런스 전압(Vref)이 공급되며, 제 2 화소 노드(A)는 초기화 트랜지스터(Tini)의 턴-오프에 의해 전기적으로 플로팅된다. 따라서, 구동 트랜지스터(Tdr)는 제 1 화소 노드(Q)의 레퍼런스 전압(Vref)에 의해 턴-온되어 소스 팔로워(source follower)로 동작하여 소스 전압이 레퍼런스 전압(Vref)에서 자신의 문턱 전압(Vth)을 뺀 전압(Vref-VTH)일 때 턴-오프됨으로써 구동 트랜지스터(Tdr)의 문턱 전압에 대응되는 샘플링 전압(또는 보상 전압)이 스토리지 커패시터(Cst)에 충전된다. 예를 들어, 스토리지 커패시터(Cst)에는 레퍼런스 전압(Vref)과 구동 트랜지스터(Tdr)의 문턱 전압(VTH) 간의 차 전압 또는 구동 트랜지스터(Tdr)의 문턱 전압(VTH)에 가까운 전압이 충전될 수 있다. 샘플링 구간(SP)에서는, 각 화소(P) 간의 문턱 전압 편차(ΔVTH)에 따라 샘플링 전압의 편차(ΔV)(이하, '샘플링 전압 편차(ΔV)'라 함)가 발생할 수 있다.
이어서, 오프셋 전압 형성 구간(OVFP)에서는, 게이트 온 전압 레벨(Von)의 발광 제어 신호(ECS)에 응답하여 화소 구동 전압 라인(PL)으로부터 제 3 화소 노드(B)에 공급되는 화소 구동 전압(VDD)과 스토리지 커패시터(Cst)에 저장된 샘플링 전압에 의해 구동 트랜지스터(Tdr)에 흐르는 전류에 따른 데이터 오프셋 전압이 제 1 화소 노드(Q)에 형성된다.
본 예에 따른 오프셋 전압 형성 구간(OVFP)에서는, 발광 제어 트랜지스터(Tem)가 게이트 온 전압 레벨(Von)의 발광 제어 신호(ECS)에 의해 턴-온(ON) 상태로 유지되는 반면에 초기화 트랜지스터(Tini)가 게이트 오프 전압 레벨(Voff)의 초기화 제어 신호(ICS)에 의해 턴-오프 상태로 유지되고, 제 2 스위칭 트랜지스터(Tsw2)가 게이트 오프 전압 레벨(Voff)의 샘플링 제어 신호(SCS)에 의해 턴-오프되며, 제 1 스위칭 트랜지스터(Tsw1)가 게이트 오프 전압 레벨(Voff)의 스캔 제어 신호(SS)에 의해 턴-오프 상태로 유지된다. 이에 따라, 제 1 화소 노드(Q)는 레퍼런스 전압(Vref)의 공급이 차단됨에 따라 전기적으로 하이 임피던스(또는 플로팅) 상태가 되고, 제 2 화소 노드(A)의 전압은 스토리지 커패시터(Cst)에 저장된 샘플링 전압에 의해 턴-온되는 구동 트랜지스터(Tdr)에 흐르는 샘플링 전류에 따라 변동되며, 하이 임피던스 상태인 제 1 화소 노드(Q)의 전압은 제 2 화소 노드(A)의 전위 변동에 따른 스토리지 커패시터(Cst)의 전압 커플링(또는 부트스트래핑)에 따라 데이터 오프셋 전압(Voffset)을 포함하는 전압으로 변화될 수 있다. 일 예로, 오프셋 전압 형성 구간(OVFP)에서 제 1 화소 노드(Q)의 최종 전압은 샘플링 구간(SP)에서의 최종 전압보다 높은, 예를 들어 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)의 합 전압(Vref+Voffset)이 될 수 있다. 이러한 오프셋 전압 형성 구간(OVFP)에서 제 2 화소 노드(A)의 전압 변동은 샘플링 전압 편차(ΔV)에 따라 달라질 수 있다.
이어서, 데이터 라이팅 구간(DWP)에서는, 게이트 온 전압 레벨(Von)의 스캔 제어 신호(SS) 및 제 2 게이트 오프 전압 레벨(Voff)의 발광 제어 신호(ECS)에 응답하여 데이터 라인(DL)으로부터 공급되는 데이터 전압(Vdata)이 제 1 화소 노드(Q)에 공급된다.
본 예에 따른 데이터 라이팅 구간(DWP)에서는, 제 1 스위칭 트랜지스터(Tsw1)가 게이트 온 전압 레벨(Von)의 스캔 제어 신호(SS)에 의해 턴-온되는 반면에 발광 제어 트랜지스터(Tem)가 제 2 게이트 오프 전압 레벨(Voff)의 발광 제어 신호(ECS)에 의해 턴-오프(OFF)되고, 제 2 스위칭 트랜지스터(Tsw2)가 게이트 오프 전압 레벨(Voff)의 샘플링 제어 신호(SCS)에 의해 턴-오프로 유지되며, 초기화 트랜지스터(Tini)가 게이트 오프 전압 레벨(Voff)의 초기화 제어 신호(ICS)에 의해 턴-오프 상태로 유지된다. 그리고, 데이터 구동 회로로부터 실제 데이터 전압(Vdata)이 데이터 라인(DL)에 공급된다. 이에 따라, 제 1 화소 노드(Q)에는 제 1 스위칭 트랜지스터(Tsw1)를 통해 실제 데이터 전압(Vdata)이 공급되며, 제 2 화소 노드(A)는 초기화 트랜지스터(Tini)의 턴-오프 상태에 의해 전기적으로 플로팅 상태로 유지된다. 따라서, 제 1 화소 노드(Q)의 전압이 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)의 합 전압(Vref+Voffset)에서 실제 데이터 전압(Vdata)으로 변화됨에 따라 제 1 화소 노드(Q)는 아래의 수학식 1과 같이 실제 데이터 전압(Vdata)에서 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)이 차감된 전압(Vdata-Vref-Voffset)만큼의 변화가 생기게 된다. 즉, 발광 제어 트랜지스터(Tem)의 턴-오프에 따라 구동 트랜지스터(Tdr)에 공급되는 화소 구동 전압(VDD)이 차단됨에 따라 구동 트랜지스터(Tdr)에 전류가 흐르지 않는 상태에서 제 1 화소 노드(Q)에 실제 데이터 전압(Vdata)이 인가되면, 제 1 화소 노드(Q)의 전압 변화에 따른 커플링에 의해서 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)이 차감된 데이터 전압(Vdata-Vref-Voffset)에 비례한 전압이 스토리지 커패시터(Cst)에 더해지고, 이로 인하여 스토리지 커패시터(Cst)의 전압 변화(또는 제 1 화소 노드(Q)와 제 2 화소 노드(A) 간의 전압 변화)에 의해 각 화소(P) 간의 샘플링 전압 편차(ΔV)가 제거된다. 이때, 스토리지 커패시터(Cst)에 더해지는 전압은 제 1 화소 노드(Q)의 전압 변화에 커플링되는 'α(Vdata-Vref-Voffset)'의 식과 같은 전압으로 표현할 수 있다. 여기서, 'α(alpha)'는 전달율을 의미한다.
이어서, 발광 구간(EP)에서는, 게이트 온 전압 레벨(Von)의 발광 제어 신호(ECS)에 응답하여 화소 구동 전압(VDD)과 스토리지 커패시터(Cst)의 전압에 의해 발광 소자(ELD)가 발광한다.
본 예에 따른 발광 구간(EP)에서는, 발광 제어 트랜지스터(Tem)가 게이트 온 전압 레벨(Von)의 발광 제어 신호(ECS)에 의해 턴-온(ON)되는 반면에 제 1 스위칭 트랜지스터(Tsw1)가 게이트 오프 전압 레벨(Voff)의 스캔 제어 신호(SS)에 의해 턴-오프되고, 제 2 스위칭 트랜지스터(Tsw2) 및 초기화 트랜지스터(Tini)가 해당하는 게이트 오프 전압 레벨(Voff)의 제어 신호(SCS, ICS)에 의해 턴-오프 상태로 유지된다. 이에 따라, 제 1 화소 노드(Q)에는 스토리지 커패시터(Cst)에 저장된 전압이 공급되고, 화소 구동 전압(VDD)이 발광 제어 트랜지스터(Tem)를 통해 구동 트랜지스터(Tdr)의 드레인 전극에 공급된다. 따라서, 구동 트랜지스터(Tdr)에 전류가 흘려 소스 전압(즉, 제 2 화소 노드의 전압)이 상승하고, 스토리지 커패시터(Cst)의 전압이 그대로 유지되며 구동 트랜지스터(Tdr)의 게이트 전압(즉, 제 1 화소 노드의 전압)이 제 2 화소 노드의 전압 상승에 커플링되어 상승함으로써 스토리지 커패시터(Cst)의 전압 변화(또는 제 1 화소 노드(Q)와 제 2 화소 노드(A) 간의 전압 변화)에 의해 각 화소(P) 간의 문턱 전압 편차가 상쇄되고, 그 결과 구동 트랜지스터(Tdr)에 흐르는 드레인 전류(또는 발광 소자에 공급되는 데이터 전류)는 실제 데이터 전압과 레퍼펀스 전압에 의존할 뿐 구동 트랜지스터(Tdr)의 문턱 전압에 영향을 받지 않는다.
이와 같은, 본 출원의 일 예에 따른 발광 표시 장치는 각 화소의 샘플링 구간과 데이터 라이팅 구간 사이의 오프셋 전압 형성 구간을 통해 구동 트랜지스터의 게이트 전극에 데이터 오프셋 전압을 형성함으로써 각 화소에 마련된 구동 트랜지스터 간의 문턱 전압 편차뿐만 아니라 화소들 간의 샘플링 전압의 편차가 보상될 수 있고, 이로 인하여 각 화소에 마련된 구동 트랜지스터 간의 문턱 전압 편차에 기인한 화소들 간의 샘플링 전압 편차가 감소되어 화질이 개선될 수 있다.
도 4는 도 1에 도시된 다른 예에 따른 하나의 화소를 나타내는 도면으로서, 이는 도 2에 도시된 화소 회로의 스위칭 회로를 변경한 것이다. 이에 따라, 이하의 설명에서는 스위칭 회로 및 이와 관련된 구성에 대해서만 설명하기로 하고 나머지 동일한 구성에 대한 중복 설명은 생략하기로 한다.
도 1 및 도 4를 참조하면, 본 예에 따른 화소(P)에 마련된 화소 회로(PC)의 스위칭 소자(SC)는 초기화 구간과 샘플링 구간에서 턴-온되어 레퍼런스 전압을 제 1 화소 노드(Q)에 공급하고, 데이터 라이팅 구간에서 턴-온되어 데이터 전압(Vdata)을 제 1 화소 노드(Q)에 공급한다. 일 예에 따른 스위칭 회로(SC)는 스위칭 트랜지스터(Tsw)를 포함할 수 있다.
상기 스위칭 트랜지스터(Tsw)는 스캔 제어 신호(SS)에 응답하여 제 1 화소 노드(Q)에 데이터 라인(DL)으로부터 공급되는 레퍼런스 전압(Vref)을 공급한 후, 제 1 화소 노드(Q)에 데이터 라인(DL)으로부터 공급되는 실제 데이터 전압(Vdata)을 공급한다. 즉, 스위칭 트랜지스터(Tsw)는 초기화 구간과 샘플링 구간에 공급되는 제 1 게이트 온 전압 레벨의 스캔 제어 신호(SS)에 의해 턴-온(ON1)되어 레퍼런스 전압(Vref)을 제 1 화소 노드(Q)에 공급한 다음, 데이터 라이팅 구간에 공급되는 제 2 게이트 온 전압 레벨의 스캔 제어 신호(SS)에 의해 턴-온(ON2)되어 실제 데이터 전압(Vdata)을 제 1 화소 노드(Q)에 공급한다. 일 예에 따른 스위칭 트랜지스터(Tsw)는 인접한 게이트 라인(GL)에 전기적으로 연결된 게이트 전극, 인접한 데이터 라인(DL)에 전기적으로 연결된 제 1 소스/드레인 전극, 및 제 1 화소 노드(Q)에 전기적으로 연결된 제 2 소스/드레인 전극을 포함할 수 있다. 이러한 스위칭 트랜지스터(Tsw)는 스캔 제어 신호(SS)에 따라 초기화 구간과 샘플링 구간 및 데이터 라이팅 구간에서만 턴-온될 수 있다.
한편, 본 예에 따른 스위칭 회로(SC)를 포함하는 발광 표시 장치는 스캔 제어 신호(SS)에 따라 스위칭 트랜지스터(Tsw)를 스위칭시키고, 스위칭 트랜지스터(Tsw)의 스위칭에 따라 데이터 라인(DL)으로부터 순차적으로 공급되는 레퍼런스 전압(Vref)과 실제 데이터 전압(Vdata)을 순차적으로 제 1 화소 노드(Q)에 공급한다. 이에 따라, 도 1에 도시된 발광 표시 패널(100)에 마련된 복수의 샘플링 제어 라인(SCL1 ~ SCLm) 및 복수의 레퍼런스 전압 라인(RL1 ~ RLm) 각각은 생략되며, 게이트 구동 회로(700) 역시 복수의 샘플링 제어 라인(SCL1 ~ SCLm)에 샘플링 제어 신호를 공급하는 회로 부분이 생략됨으로써 본 예는 발광 표시 패널(100)에 형성되는 제어 라인의 개수와 전압 라인의 개수 및 게이트 구동 회로(700)의 크기를 감소시킬 수 있다.
또한, 도 1에 도시된 데이터 구동 회로(500)는 1 수평 기간 또는 1.5 수평 구간 단위로 레퍼런스 전압(Vref)과 실제 데이터 전압(Vdata)을 교번적으로 데이터 라인(DL)에 공급한다.
그리고, 게이트 구동 회로(700)는 게이트 제어 신호(GCS)에 기초하여 각 화소(P)의 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간 각각마다 결정된 전압 레벨을 갖는 초기화 제어 신호, 스캔 제어 신호, 및 발광 제어 신호를 각 화소(P)에 제공할 수 있다.
일 예에 따른 게이트 구동 회로(700)는 동일한 주기를 가지면서 제 1 게이트 온 전압 레벨과 제 2 게이트 온 전압 레벨이 위상이 순차적으로 쉬프트되는 스캔 제어 신호를 생성하여 복수의 게이트 라인(GL1 ~ GLm)에 순차적으로 공급하고, 동일한 주기를 가지면서 위상이 순차적으로 쉬프트되는 초기화 제어 신호를 생성하여 복수의 초기화 제어 라인(ICL1 ~ ICLm)에 순차적으로 공급한다. 그리고, 게이트 구동 회로(700)는 동일한 주기를 가지면서 위상이 순차적으로 쉬프트되는 캐리 신호를 생성하고, 서로 다른 적어도 2개의 캐리 신호를 기반으로 서로 위상 차를 갖는 제 1 게이트 오프 전압 레벨과 제 2 게이트 오프 전압 레벨을 포함하는 발광 제어 신호를 생성하여 제 1 내지 제 m 발광 제어 라인(ECL1 ~ ECLm)에 공급한다.
도 5는 도 4에 도시된 화소의 동작을 설명하기 위한 동작 타이밍도이다.
도 1, 도 4 및 도 5를 참조하면, 본 출원의 일 예에 따른 화소(P)는 초기화 구간(IP), 샘플링 구간(또는 보상 구간)(SP), 오프셋 전압 형성 구간(OVFP), 라이팅 구간(또는 데이터 프로그래밍 구간)(DWP), 및 발광 구간(EP)으로 동작될 수 있다.
먼저, 초기화 구간(IP)에서는, 게이트 온 전압 레벨(Von)의 초기화 제어 신호(ICS)와 제 1 게이트 온 전압 레벨(Von)의 스캔 제어 신호(SS) 및 제 1 게이트 오프 전압 레벨(Voff)의 발광 제어 신호(ECS)에 응답하여 초기화 전압 라인(IL)에 공급되는 초기화 전압(Vini)과 데이터 라인(DL)에 공급되는 레퍼런스 전압(Vref)에 의해 스토리지 커패시터(Cst)가 초기화된다. 즉, 초기화 구간(IP)에서는, 발광 제어 트랜지스터(Tem)가 제 1 게이트 오프 전압 레벨(Voff)의 발광 제어 신호(ECS)에 의해 먼저 턴-오프(OFF1)되고, 초기화 트랜지스터(Tini)가 게이트 온 전압 레벨(Von)의 초기화 제어 신호(ICS)에 의해 턴-온되어 초기화 전압(Vini)이 제 2 화소 노드(A)에 공급되고, 이어서 스위칭 트랜지스터(Tsw)가 제 1 게이트 온 전압 레벨(Von)의 스캔 제어 신호(SS)에 의해 턴-온(ON1)되어 레퍼런스 전압(Vref)이 제 1 화소 노드(Q)에 공급되며, 제 1 스위칭 트랜지스터(Tsw1)가 게이트 오프 전압 레벨(Voff)의 스캔 제어 신호(SS)에 의해 턴-오프 상태로 유지된다. 이에 따라, 스토리지 커패시터(Cst)는 초기화 전압(Vini)과 레퍼런스 전압(Vref)의 차 전압에 상응하는 초기화 전압으로 초기화된다.
이어서, 샘플링 구간(SP)에서는, 제 1 게이트 온 전압 레벨(Von)의 스캔 제어 신호(SS)와 게이트 온 전압 레벨(Von)의 발광 제어 신호(ECS)에 응답하여 화소 구동 전압 라인(PL)에 공급되는 화소 구동 전압(VDD)과 데이터 전압 라인(DL)에 공급되는 레퍼런스 전압(Vref)에 의해 구동 트랜지스터(Tdr)의 문턱 전압에 상응하는 샘플링 전압이 스토리지 커패시터(Cst)에 저장된다.
본 예에 따른 샘플링 구간(SP)에서는, 발광 제어 트랜지스터(Tem)가 게이트 온 전압 레벨(Von)의 발광 제어 신호(ECS)에 의해 턴-온(ON)되는 반면에 초기화 트랜지스터(Tini)가 게이트 오프 전압 레벨(Voff)의 초기화 제어 신호(ICS)에 의해 턴-오프되며, 스위칭 트랜지스터(Tsw)가 게이트 오프 전압 레벨(Voff)의 스캔 제어 신호(SS)에 의해 턴-오프된다. 이에 따라, 제 1 화소 노드(Q)에는 스위칭 트랜지스터(Tsw)를 통해 레퍼런스 전압(Vref)이 공급되며, 제 2 화소 노드(A)는 초기화 트랜지스터(Tini)의 턴-오프에 의해 전기적으로 플로팅된다. 따라서, 구동 트랜지스터(Tdr)는 제 1 화소 노드(Q)의 레퍼런스 전압(Vref)에 의해 턴-온되어 소스 팔로워(source follower)로 동작하여 소스 전압이 레퍼런스 전압(Vref)에서 자신의 문턱 전압(VTH)을 뺀 전압(Vref-VTH)일 때 턴-오프됨으로써 구동 트랜지스터(Tdr)의 문턱 전압에 대응되는 샘플링 전압(또는 보상 전압)이 스토리지 커패시터(Cst)에 충전된다. 예를 들어, 스토리지 커패시터(Cst)에는 레퍼런스 전압(Vref)과 구동 트랜지스터(Tdr)의 문턱 전압(VTH) 간의 차 전압 또는 구동 트랜지스터(Tdr)의 문턱 전압(VTH)에 가까운 전압이 충전될 수 있다. 샘플링 구간(SP)에서는, 각 화소(P) 간의 문턱 전압 편차(ΔVTH)에 따라 샘플링 전압의 편차(ΔV)(이하, '샘플링 전압 편차(ΔV)'라 함)가 발생할 수 있다.
이어서, 오프셋 전압 형성 구간(OVFP)에서는, 게이트 온 전압 레벨(Von)의 발광 제어 신호(ECS)에 응답하여 화소 구동 전압 라인(PL)으로부터 제 3 화소 노드(B)에 공급되는 화소 구동 전압(VDD)과 스토리지 커패시터(Cst)에 저장된 샘플링 전압에 의해 구동 트랜지스터(Tdr)에 흐르는 전류에 따른 데이터 오프셋 전압이 제 1 화소 노드(Q)에 형성된다.
본 예에 따른 오프셋 전압 형성 구간(OVFP)에서는, 발광 제어 트랜지스터(Tem)가 게이트 온 전압 레벨(Von)의 발광 제어 신호(ECS)에 의해 턴-온(ON) 상태로 유지되는 반면에 초기화 트랜지스터(Tini)가 게이트 오프 전압 레벨(Voff)의 초기화 제어 신호(ICS)에 의해 턴-오프 상태로 유지되고, 스위칭 트랜지스터(Tsw)가 게이트 오프 전압 레벨(Voff)의 스캔 제어 신호(SS)에 의해 턴-오프 상태로 유지된다. 이에 따라, 제 1 화소 노드(Q)는 레퍼런스 전압(Vref)의 공급이 차단됨에 따라 전기적으로 하이 임피던스(또는 플로팅) 상태가 되고, 제 2 화소 노드(A)의 전압은 스토리지 커패시터(Cst)에 저장된 샘플링 전압에 의해 턴-온되는 구동 트랜지스터(Tdr)에 흐르는 샘플링 전류에 따라 변동되며, 하이 임피던스 상태인 제 1 화소 노드(Q)의 전압은 제 2 화소 노드(A)의 전위 변동에 따른 스토리지 커패시터(Cst)의 전압 커플링(또는 부트스트래핑)에 따라 데이터 오프셋 전압(Voffset)을 포함하는 전압으로 변화될 수 있다. 일 예로, 오프셋 전압 형성 구간(OVFP)에서 제 1 화소 노드(Q)의 최종 전압은 샘플링 구간(SP)에서의 최종 전압보다 높은, 예를 들어 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)의 합 전압(Vref+Voffset)이 될 수 있다. 이러한 오프셋 전압 형성 구간(OVFP)에서 제 2 화소 노드(A)의 전압 변동은 샘플링 전압 편차(ΔV)에 따라 달라질 수 있다.
이어서, 데이터 라이팅 구간(DWP)에서는, 제 2 게이트 온 전압 레벨(Von)의 스캔 제어 신호(SS) 및 제 2 게이트 오프 전압 레벨(Voff)의 발광 제어 신호(ECS)에 응답하여 데이터 라인(DL)으로부터 공급되는 데이터 전압(Vdata)이 제 1 화소 노드(Q)에 공급된다.
본 예에 따른 데이터 라이팅 구간(DWP)에서는, 스위칭 트랜지스터(Tsw)가 제 2 게이트 온 전압 레벨(Von)의 스캔 제어 신호(SS)에 의해 턴-온(ON2)되는 반면에 발광 제어 트랜지스터(Tem)가 제 2 게이트 오프 전압 레벨(Voff)의 발광 제어 신호(ECS)에 의해 턴-오프(OFF)되며, 초기화 트랜지스터(Tini)가 게이트 오프 전압 레벨(Voff)의 초기화 제어 신호(ICS)에 의해 턴-오프 상태로 유지된다. 그리고, 데이터 구동 회로로부터 실제 데이터 전압(Vdata)이 데이터 라인(DL)에 공급된다. 이에 따라, 제 1 화소 노드(Q)에는 스위칭 트랜지스터(Tsw)를 통해 실제 데이터 전압(Vdata)이 공급되며, 제 2 화소 노드(A)는 초기화 트랜지스터(Tini)의 턴-오프 상태에 의해 전기적으로 플로팅 상태로 유지된다. 따라서, 제 1 화소 노드(Q)의 전압이 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)의 합 전압(Vref+Voffset)에서 실제 데이터 전압(Vdata)으로 변화됨에 따라 제 1 화소 노드(Q)는 상기의 수학식 1과 같이 실제 데이터 전압(Vdata)에서 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)이 차감된 전압(Vdata-Vref-Voffset)만큼의 변화가 생기게 되며, 이러한 변화는 전술한 바와 동일하므로 이에 대한 중복 설명은 생략하기로 한다.
이어서, 발광 구간(EP)에서는, 게이트 온 전압 레벨(Von)의 발광 제어 신호(ECS)에 응답하여 화소 구동 전압(VDD)과 스토리지 커패시터(Cst)의 전압에 의해 발광 소자(ELD)가 발광한다.
본 예에 따른 발광 구간(EP)에서는, 발광 제어 트랜지스터(Tem)가 게이트 온 전압 레벨(Von)의 발광 제어 신호(ECS)에 의해 턴-온(ON)되는 반면에 스위칭 트랜지스터(Tsw)가 게이트 오프 전압 레벨(Voff)의 스캔 제어 신호(SS)에 의해 턴-오프되고, 초기화 트랜지스터(Tini)가 게이트 오프 전압 레벨(Voff)의 초기화 제어 신호(ICS)에 의해 턴-오프 상태로 유지된다. 이에 따라, 제 1 화소 노드(Q)에는 스토리지 커패시터(Cst)에 저장된 전압이 공급되고, 화소 구동 전압(VDD)이 발광 제어 트랜지스터(Tem)를 통해 구동 트랜지스터(Tdr)의 드레인 전극에 공급된다. 따라서, 구동 트랜지스터(Tdr)에 전류가 흘려 소스 전압(즉, 제 2 화소 노드의 전압)이 상승하고, 스토리지 커패시터(Cst)의 전압이 그대로 유지되며 구동 트랜지스터(Tdr)의 게이트 전압(즉, 제 1 화소 노드의 전압)이 제 2 화소 노드의 전압 상승에 커플링되어 상승함으로써 스토리지 커패시터(Cst)의 전압 변화(또는 제 1 화소 노드(Q)와 제 2 화소 노드(A) 간의 전압 변화)에 의해 각 화소(P) 간의 문턱 전압 편차가 상쇄되고, 그 결과 구동 트랜지스터(Tdr)에 흐르는 드레인 전류(또는 발광 소자에 공급되는 데이터 전류)는 실제 데이터 전압과 레퍼펀스 전압에 의존할 뿐 구동 트랜지스터(Tdr)의 문턱 전압에 영향을 받지 않는다.
이와 같은, 본 출원의 일 예에 따른 발광 표시 장치는 도 2에 도시된 화소와 동일한 효과를 가질 수 있다.
도 6a 및 도 6b는 본 출원의 일 예에 따른 발광 표시 장치에 있어서, 서로 다른 문턱 전압을 갖는 2개의 구동 트랜지스터에 대한 샘플링 구간 및 오프셋 전압 형성 구간에서의 특성을 설명하기 위한 도면이다.
먼저, 도 6a를 참조하면, 'ΔVTH'만큼의 문턱 전압 편차를 갖는 제 1 구동 트랜지스터(Tdr1)와 제 2 구동 트랜지스터(Tdr2)에 대해, 제 1 구동 트랜지스터(Tdr1)를 기준으로 제 2 구동 트랜지스터(Tdr2)의 특성을 설명하면, 제 1 구동 트랜지스터(Tdr1)의 문턱 전압(VTH)은 'VT+c'일 수 있고, 제 2 구동 트랜지스터(Tdr2)의 문턱 전압(VTH)은 'VT+ΔVTH+c'일 수 있다. 이러한 제 1 구동 트랜지스터(Tdr1)의 전류 특성(I1(Vgs)) 및 제 2 구동 트랜지스터(Tdr2)의 전류 특성(I2(Vgs)) 각각은 아래의 수학식 2로 나타낼 수 있다.
수학식 2에서, 'VT'는 샘플링 전압을 나타낸다.
전술한 화소의 샘플링 구간에서, 제 2 화소 노드(A)의 전압(VA) 변화는 아래의 수학식 3과 같이 나타낼 수 있다.
수학식 3에서, 레퍼런스 전압(Vref) 및 샘플링 전압(VT)는 상수로 나타낼 수 있으며, 'C'는 스토리지 커패시터(Cst)와 기타 기생 커패시턴스(Cp)의 합(Cst+Cp)을 의미한다. 여기서, 기타 기생 커패시턴스는 보조 커패시터 및/또는 발광 소자의 커패시턴스를 포함할 수 있다.
그리고, 샘플링 직후의 구동 트랜지스터(Tdr)의 전류(Id)는 '104C<Id<106C'일 수 있다.
제 1 구동 트랜지스터(Tdr1)의 경우, 샘플링 시간(ts) 동안 적분하면, 아래의 수학식 3와 같이 나타낼 수 있으며, 수학식 4에 의해 샘플링 전압(VT)를 구할 수 있다.
샘플링 구간 이후, 제 2 구동 트랜지스터(Tdr2)의 게이트-소스 전압(Vgs) 및 게이트 전류(I0g(ΔV))는 제 1 구동 트랜지스터(Tdr1)에 대한 문턱 전압 편차(ΔVTH)와 샘플링 전압 편차(ΔV)에 의해 아래의 수학식 5와 같이 나타낼 수 있다.
따라서, 수학식 5에서와 같이, 각 화소는 구동 트랜지스터 간에 문턱 전압 편차가 존재하고, 이로 인하여 샘플링 구간에서 샘플링 전압 편차(ΔV)가 발생되고, 이러한 샘플링 전압 편차(ΔV)는 전술한 오프셋 전압 형성 구간을 통해 보상될 수 있다.
도 6b를 참조하면, 오프셋 전압 형성 구간에서는 구동 트랜지스터의 드레인 전극에 화소 구동 전압이 인가되는 상태에서 제 1 화소 노드(Q)에 공급되는 레퍼런스 전압(Vref)이 차단된다. 이에 따라, 오프셋 전압 형성 구간의 시간(tf) 동안 구동 트랜지스터의 게이트 전극(또는 제 1 화소 노드)는 하이 임피던스 상태가 되고, 화소 구동 전압에 의해 구동 트랜지스터에 흐르는 전류에 의해 구동 트랜지스터의 소스 전극(또는 제 2 화소 노드)의 전압이 아래의 수학식 6과 같이 변화되고, 이러한 제 2 화소 노드(A)의 전압 변화(dVA)는 샘플링 전압 편차(ΔV)에 따라 달라지게 된다.
제 1 화소 노드(Q)에 공급되는 레퍼런스 전압(Vref)이 차단됨에 따라 제 1 화소 노드(Q)에 전류가 흐르지 않는 상태에서 제 1 화소 노드(Q)와 제 2 화소 노드(A) 간의 전압 변화(Δ(VQ-VA))는, 아래의 수학식 7과 같이 나타낼 수 있다.
수학식 6에서, 'η'는 구동 트랜지스터의 역전달율 및 'Δ(VA)'는 제 2 화소 노드(A)의 전압 변화를 각각 의미한다.
구동 트랜지스터의 역전달율(η)을 고려하면, 제 1 화소 노드(Q)와 제 2 화소 노드(A) 간의 전압 변화(dVQA)는 아래의 수학식 8과 같이 나타낼 수 있다.
그리고, 오프셋 전압 형성 구간에서, 제 1 화소 노드(Q)에는 수학식 6에 따른 제 2 화소 노드(A)의 전압 변화와 수학식 7에 따른 구동 트랜지스터의 역전달율(η)에 따라 아래의 수학식 9과 같은 데이터 오프셋 전압(Voffset)이 형성된다.
한편, 오프셋 전압 형성 구간에서 발생되는 제 1 화소 노드(Q)와 제 2 화소 노드(A) 간의 전압 변화(dVQA)에 따라 구동 트랜지스터에 전류가 흘러 구동 트랜지스터의 게이트-소스 전압이 조금씩 낮아져 변화될 수 있지만, 이러한 전압 변화에 의한 전류 차이는 미미하므로 무시될 수 있다.
따라서, 오프셋 전압 형성 구간 동안, 스토리지 커패시터(Cst)의 전압, 즉 구동 트랜지스터의 게이트-소스 전압(Vgs)은 제 1 화소 노드(Q)와 제 2 화소 노드(A) 간의 전압 변화(dVQA)가 더해짐으로써 아래의 수학식 10과 같이 나타낼 수 있다.
이와 같은, 오프셋 전압 형성 구간 이후, 데이터 라이팅 구간에서는 구동 트랜지스터의 드레인 전극에 인가되는 화소 구동 전압이 차단되고, 제 1 화소 노드(Q)에 데이터 전압(Vdata)이 인가된다. 이에 따라, 제 1 화소 노드(Q)에서의 전압 변화(ΔVQ)는 오프셋 전압 형성 구간에 프로그래밍된 데이터 오프셋 전압(Voffset)에 의해 영향을 받은 아래의 수학식 11과 같이 나타낼 수 있다.
데이터 라이팅 구간에서는 구동 트랜지스터의 드레인 전극에 인가되는 화소 구동 전압이 차단되기 때문에 이를 고려하면, 구동 트랜지스터에 전류가 흐르지 않는 상태에서 제 1 화소 노드(Q)와 제 2 화소 노드(A) 간의 전압 변화(Δ(VQ-VA))는, 아래의 수학식 12와 같이 나타낼 수 있다. 만약, 데이터 라이팅 구간에서 제 2 화소 노드(A)에 전류가 유입될 경우, 제 2 화소 노드(A)의 전압 변동은 오차를 발생시키기 때문에 본 출원은 제 2 화소 노드(A)에 전류가 유입되지 않는 상태에서 데이터 라이팅 구간을 수행한다.
수학식 12에서, 'ΔVQ'는 제 1 화소 노드(Q)의 전압 변화를 의미하며, 'α'는 전달율을 의미한다.
상기 전달율(α)은 트랜지스터 특성과 무관하게 화소의 커패시턴스들(~Cp/(Cp+Cst))에 의해 정해질 수 있다. 이러한 전달율(α)을 고려하면, 구동 트랜지스터에 전류가 흐르지 않는 상태에서 스토리지 커패시터(Cst)의 전압, 즉 구동 트랜지스터의 게이트-소스 전압(Vgs)은 제 1 화소 노드(Q)에서의 전압 변화(ΔVQ)가 커플링되어 더해짐으로써 아래의 수학식 13과 같이 나타낼 수 있다.
수학식 13에서와 같이, 화소의 데이터 라이팅 구간에서, 스토리지 커패시터(Cst)에 더해지는 전압은 'α(Vdata-Vref-Voffset)'와 같이 나타낼 수 있고, 이에 따라, 각 화소 간의 샘플링 전압 편차(ΔV)를 보상하기 위한 데이터 오프셋 전압(Voffset)은 아래의 수학식 14와 같은 조건이 되도록 프로그래밍(또는 설정)될 수 있다.
수학식 14에서, 'c1'은 상수이며, 'o(ΔV)2'는 샘플링 전압 편차(ΔV)에 대한 second order 함수를 나타낸다. 선택적으로, 수학식 14는 샘플링 전압 편차(ΔV) 이외의 다른 편차를 포함할 수 있으며, 이 경우에도 상쇄될 수 있다.
그리고, 샘플링 구간과 오프셋 전압 형성 구간 및 데이터 라이팅 구간 이후에 스토리지 커패시터(Cst)에 저장되는 전압(Vcst)은 아래의 수학식 15와 같이 나타낼 수 있다.
수학식 15에서, 'c2'는 상수를 나타낸다.
본 출원의 일 예에서, 각 화소의 데이터 라이팅 구간 이후, 아래의 수학식 16에서와 같이, 구동 트랜지스터의 전압과 전류는 문턱 전압(VTH=VT+ΔVTH+c)에 따른 샘플링 전압 편차(ΔV)에 의해 차이가 발생할 수 있고, 이러한 차이는 아래의 수학식 17에서 좌변의 전압(V)이 우변의 전압과 같도록 오프셋 전압 형성 구간의 시간(tf)을 최적의 오프셋 전압 형성 시간(t0)으로 설정하면, 아래의 수학식 18과 같이 나타낼 수 있다.
따라서, 아래의 수학식 19와 같이 구동 트랜지스터의 전류(I(Vgs))는 문턱 전압의 편차(ΔVTH)와 무관하게 된다.
본 출원의 일 예에서, 오프셋 전압 형성 구간에서, 제 1 화소 노드의 전압은 전류에 의해 프로그래밍되는 데이터 오프셋 전압에 따른 변동 이외에도, 노이즈 전압(Vn)(예를 들면, 킥백(kick back) 전압 등)에 의해 변동될 수 있다. 이 경우, 수학식 9 및 11 등의 데이터 오프셋 전압(Voffset)의 표현식에는 노이즈 전압(Vn)이 더해질 수 있다. 이때, 구동 트랜지스터의 게이트-소스 전압(Vgs)은 '전달률×Vn'만큼의 변화가 생기지만, 이는 데이터 라이팅 과정에서 상쇄될 수 있다. 그리고, 샘플링 구간에서의 샘플링 전류는 노이즈 전압(Vn)에 따른 구동 트랜지스터의 게이트-소스 전압(Vgs) 변화에 따라 달라질 수 있으며, 이는 수학식 5의 샘플링 전압(VT)이 변화된 것으로 표현될 수 있다.
본 출원의 일 예에서, 각 화소의 발광 구간의 초기에 구동 트랜지스터의 문턱 전압에 선형 근사적으로 비례하는 부가 전압이 더해지는 경우, 아래의 수학식 20과 같이, 데이터 오프셋 전압(Voffset)은 부가 전압(kΔV(ΔVTH))을 보상(또는 차감)할 수 있도록 설정될 수 있다.
본 출원의 일 예에서, 화소의 발광 구간의 시작 시점(또는 세틀링 구간)에서는, 아래의 수학식 21과 같이, 구동 트랜지스터의 문턱 전압에 좌우되는 전압 변동이 발생될 수 있으며, 이러한 전압 변동은 아래의 수학식 22의 편차 전압(dV)과 최적의 오프셋 전압 형성 시간(t0)의 조건을 만족하도록 데이터 오프셋 전압(Voffset)이 설정됨으로써 보상될 수 있다.
본 출원에 따른 최적의 오프셋 전압 형성 시간의 근처 시간을 't=t0+t'라 가정하면, 샘플링 전압 편차(ΔV)는 문턱 전압 편차(ΔVTH)에 대한 게이트 전압(g(Vi))과 대응되므로, 편차 전압(dV)은 아래의 수학식 23과 같이 나타낼 수 있다.
각 화소 간의 일정한 편차를 주는 문턱 전압 편차(ΔVTH)와 최적의 오프셋 전압 형성 시간의 근처 시간(t)은 아래의 수학식 24에 따라 쌍곡선 형태의 관계를 가질 수 있다.
한편, 최적의 오프셋 전압 형성 시간(t0)과 샘플링 시간(ts)의 관계를 고려하면, 아래의 수학식 25와 같이 나타낼 수 있으며, 샘플링 시간(ts)을 감소시키면 최적의 오프셋 전압 형성 시간(t0)을 감소시킬 수 있다. 따라서, 본 출원에 따른 오프셋 전압 형성 구간의 시간(t0)은 샘플링 시간(ts)보다 길게 설정되며, 예를 들어 샘플링 시간(ts)의 2배 내지 6배로 설정될 수 있다. 이때, 샘플링 시간(ts)은 1.5 수평 기간 이하로 설정될 수 있다.
수학식 25에서, 'S'는 구동 트랜지스터의 S-factor(subthreshold slope)를 나타낸다.
따라서, 샘플링 시간(ts)을 고려하여 오프셋 전압 형성 구간의 시간(t0)을 설정할 경우, 구동 트랜지스터의 전류(I(Vgs))는, 아래의 수학식 26과 같이 나타낼 수 있으며, 이 경우, 문턱 전압의 편차에 따른 전류 편차를 편차의 1차 수준에서 상쇄시킬 수 있다.
결과적으로, 본 출원의 일 예에 따른 발광 표시 장치는 각 화소의 샘플링 구간과 데이터 라이팅 구간 사이의 오프셋 전압 형성 구간을 통해 구동 트랜지스터의 게이트 전극(즉, 제 1 화소 노드)에 데이터 오프셋 전압(Voffset)을 형성함으로써 각 화소에 마련된 구동 트랜지스터 간의 문턱 전압 편차뿐만 아니라 화소들 간의 샘플링 전압의 편차가 보상될 수 있고, 이로 인하여 각 화소에 마련된 구동 트랜지스터 간의 문턱 전압 편차에 기인한 화소들 간의 전압 편차가 감소되어 화질이 개선될 수 있다.
도 7은 도 2 및 도 3에 도시된 본 출원의 일 예에 따른 발광 표시 장치에서, 동일 수평 라인에 배치되고 각기 다른 문턱 전압을 갖는 구동 트랜지스터를 포함하는 3개의 화소의 동작을 시뮬레이션한 결과를 나타내는 파형도이다.
도 7에서 알 수 있듯이, 본 출원의 일 예에 따른 각 화소는, 구동 트랜지스터의 문턱 전압이 다른 경우, 오프셋 전압 형성 구간(OVFP)에서 다른 크기의 데이터 오프셋 전압(Voffset)이 구동 트랜지스터의 게이트 전극에 연결된 제 1 화소 노드에 형성되는 것을 확인할 수 있다. 따라서, 본 출원의 일 예는 오프셋 전압 형성 구간(OVFP)에 제 1 화소 노드에 형성되는 데이터 오프셋 전압(Voffset)에 의해 각 화소에 마련된 구동 트랜지스터 간의 문턱 전압 편차뿐만 아니라 화소들 간의 전압의 편차가 보상될 수 있다.
한편, 본 출원에 따른 발광 표시 장치 및 이의 구동 방법은 도 2 또는 도 4에 도시된 화소 구조에 한정되지 않고, 화소를 초기화 구간, 샘플링 구간(또는 내부 보상 구간), 데이터 라이팅 구간, 및 발광 구간의 순서로 동작하는 모든 발광 표시 장치 및 이의 구동 방법에 적용될 수 있으며, 이 경우 샘플링 구간과 데이터 라이팅 구간 사이에 샘플링 구간 시간보다 긴 시간을 갖는 오프셋 전압 형성 구간이 삽입됨으로써 본 출원과 동일한 효과를 가질 수 있다.
상술한 본 출원의 예에 설명된 특징, 구조, 효과 등은 본 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
100: 발광 표시 패널 300: 타이밍 제어부
500: 데이터 구동 회로 700: 게이트 구동 회로
ELD: 발광 소자 P: 화소
PC: 화소 회로 SC: 스위칭 회로
Tem: 발광 제어 트랜지스터 Tdr: 구동 트랜지스터
Tsw: 스위칭 트랜지스터 Tsw1: 제 1 스위칭 트랜지스터
Tsw2: 제 2 스위칭 트랜지스터

Claims (18)

  1. 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간의 순서로 동작하는 복수의 화소를 갖는 발광 표시 패널;
    데이터 전압을 상기 복수의 화소 각각에 공급하는 데이터 구동 회로;
    상기 각 화소의 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간 각각마다 결정된 전압 레벨을 갖는 제어 신호를 상기 각 화소에 제공하는 게이트 구동 회로; 및
    상기 데이터 구동 회로와 상기 게이트 구동 회로를 제어하는 타이밍 제어부를 포함하며,
    상기 각 화소는 발광 소자와 상기 발광 소자를 발광시키는 화소 회로를 포함하며,
    상기 화소 회로는,
    제 1 화소 노드에 연결된 게이트 전극과 제 2 화소 노드에 연결된 소스 전극 및 제 3 화소 노드에 연결된 드레인 전극을 갖는 구동 트랜지스터;
    레퍼런스 전압 또는 상기 데이터 전압을 상기 제 1 화소 노드에 공급하는 스위칭 회로;
    초기화 전압을 상기 제 2 화소 노드에 공급하는 초기화 트랜지스터;
    화소 구동 전압을 상기 제 3 화소 노드에 공급하는 발광 제어 트랜지스터; 및
    상기 제 1 화소 노드와 상기 제 2 화소 노드 사이에 접속된 스토리지 커패시터를 포함하며,
    상기 발광 제어 트랜지스터는 상기 초기화 구간과 상기 데이터 라이팅 구간에서 턴-오프되며 상기 샘플링 구간과 상기 오프셋 전압 형성 구간 및 상기 발광 구간에서 턴-온되는, 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 샘플링 구간의 시간은 1.5 수평 기간의 시간 이하인, 발광 표시 장치.
  3. 제 1 항에 있어서,
    상기 샘플링 구간의 시간은 1.5 수평 기간의 시간 이하인, 발광 표시 장치.
  4. 제 1 항에 있어서,
    상기 오프셋 전압 형성 구간의 시간은 상기 샘플링 구간 시간의 2배 내지 6배인, 발광 표시 장치.
  5. 제 1 항에 있어서,
    상기 오프셋 전압 형성 구간에서 상기 제 1 화소 노드의 전압은 상기 구동 트랜지스터에 흐르는 전류에 따른 상기 제 2 화소 노드의 전압 변화에 커플링되어 변화되는, 발광 표시 장치.
  6. 제 1 항에 있어서,
    상기 스위칭 회로는,
    상기 데이터 전압을 상기 제 1 화소 노드에 공급하는 제 1 스위칭 트랜지스터; 및
    상기 레퍼런스 전압을 상기 제 1 화소 노드에 공급하는 제 2 스위칭 트랜지스터를 포함하는, 발광 표시 장치.
  7. 제 6 항에 있어서,
    상기 제 1 스위칭 트랜지스터는 상기 데이터 라이팅 구간에서만 턴-온되고,
    상기 제 2 스위칭 트랜지스터는 상기 초기화 구간과 상기 샘플링 구간에서만 턴-온되며,
    상기 초기화 트랜지스터는 상기 초기화 구간에서만 턴-온되는, 발광 표시 장치.
  8. 제 6 항에 있어서,
    상기 게이트 구동 회로는 상기 제 1 스위칭 트랜지스터의 스위칭을 위한 스캔 제어 신호, 상기 제 2 스위칭 트랜지스터의 스위칭을 위한 레퍼런스 제어 신호, 상기 초기화 트랜지스터의 스위칭을 위한 초기화 제어 신호, 및 상기 발광 제어 트랜지스터의 스위칭을 위한 발광 제어 신호를 상기 화소에 제공하는, 발광 표시 장치.
  9. 제 1 항에 있어서,
    상기 스위칭 회로는 상기 초기화 구간과 상기 샘플링 구간에서 턴-온되어 상기 레퍼런스 전압을 상기 제 1 화소 노드에 공급하고, 상기 데이터 라이팅 구간에서 턴-온되어 상기 데이터 전압을 상기 제 1 화소 노드에 공급하는 스위칭 트랜지스터를 포함하며,
    상기 초기화 트랜지스터는 상기 초기화 구간에서만 턴-온되는, 발광 표시 장치.
  10. 제 9 항에 있어서,
    상기 게이트 구동 회로는 상기 스위칭 트랜지스터의 스위칭을 위한 스캔 제어 신호, 상기 초기화 트랜지스터의 스위칭을 위한 초기화 제어 신호, 및 상기 발광 제어 트랜지스터의 스위칭을 위한 발광 제어 신호를 상기 화소에 제공하는, 발광 표시 장치.
  11. 발광 소자와 상기 발광 소자를 발광시키는 화소 회로를 갖는 복수의 화소를 포함하는 발광 표시 장치의 구동 방법에 있어서,
    상기 각 화소 각각은 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간의 순서로 동작되며,
    상기 각 화소는, 발광 소자와, 상기 발광 소자와 연결된 구동 트랜지스터를 포함하는 화소 회로를 구비하고,
    상기 각 화소의 화소 회로는,
    제 1 화소 노드에 연결된 게이트 전극과 제 2 화소 노드에 연결된 소스 전극 및 제 3 화소 노드에 연결된 드레인 전극을 갖는 상기 구동 트랜지스터; 및
    상기 제 1 화소 노드와 상기 제 2 화소 노드 사이에 접속된 스토리지 커패시터를 포함하며,
    상기 샘플링 구간은 상기 제 2 화소 노드를 전기적으로 플로팅시키고, 상기 제 1 화소 노드에 레퍼런스 전압을 공급하며 상기 제 3 화소 노드에 화소 구동 전압을 공급하는 단계를 포함하고,
    상기 오프셋 전압 형성 구간은 상기 제 1 및 제 2 화소 노드 각각을 전기적으로 플로팅시키고, 상기 제 3 화소 노드에 상기 화소 구동 전압을 공급하는 단계를 포함하며,
    상기 데이터 라이팅 구간은 상기 제 2 및 제 3 화소 노드 각각을 전기적으로 플로팅시키고, 상기 제 1 화소 노드에 데이터 전압을 공급하는 단계를 포함하는, 발광 표시 장치의 구동 방법.
  12. 제 11 항에 있어서,
    상기 오프셋 전압 형성 구간의 시간은 상기 샘플링 구간의 시간보다 긴, 발광 표시 장치의 구동 방법.
  13. 제 11 항에 있어서,
    상기 샘플링 구간의 시간은 1.5 수평 기간의 시간 이하인, 발광 표시 장치의 구동 방법.
  14. 제 11 항에 있어서,
    상기 오프셋 전압 형성 구간의 시간은 상기 샘플링 구간의 시간은 2배 내지 6배인, 발광 표시 장치의 구동 방법.
  15. 제 11 항에 있어서,
    상기 초기화 구간은 상기 제 3 화소 노드를 전기적으로 플로팅시키고, 상기 제 1 화소 노드에 상기 레퍼런스 전압을 공급하며 상기 제 2 화소 노드에 초기화 전압을 공급하는 단계를 포함하며,
    상기 발광 구간은 상기 제 1 화소 노드에 공급되는 상기 레퍼런스 전압과 상기 데이터 전압을 차단하고 상기 제 2 화소 노드에 공급되는 상기 초기화 전압을 차단하며, 상기 제 3 화소 노드에 상기 화소 구동 전압을 공급하는 단계를 포함하는, 발광 표시 장치의 구동 방법.
  16. 제 15 항에 있어서,
    상기 오프셋 전압 형성 구간에서 상기 제 1 화소 노드의 전압은 상기 구동 트랜지스터에 흐르는 전류에 따른 상기 제 2 화소 노드의 전압 변화에 커플링되어 변화되는, 발광 표시 장치의 구동 방법.
  17. 제 11 항에 있어서,
    상기 화소 회로는,
    상기 제 3 화소 노드에 연결된 발광 제어 트랜지스터를 포함하고,
    상기 발광 제어 트랜지스터는 상기 초기화 구간과 상기 데이터 라이팅 구간에서 턴-오프되며 상기 샘플링 구간과 상기 오프셋 전압 형성 구간 및 상기 발광 구간에서 턴-온되는, 발광 표시 장치의 구동 방법.
  18. 제 11 항에 있어서,
    상기 화소 회로는,
    상기 제 1 화소 노드에 연결된 스위칭 회로, 및 상기 제 3 화소 노드에 연결된 초기화 트랜지스터를 포함하고,
    상기 스위칭 회로는, 상기 초기화 구간 및 상기 샘플링 구간에서 상기 제 1 화소 노드에 상기 레퍼런스 전압을 공급하고, 상기 데이터 라이팅 구간에서 상기 제 1 화소 노드에 상기 데이터 전압을 공급하며,
    상기 초기화 트랜지스터는, 상기 초기화 구간에서 상기 제 2 화소 노드에 초기화 전압을 공급하는, 발광 표시 장치의 구동 방법.
KR1020230142866A 2017-12-07 2023-10-24 발광 표시 장치 및 이의 구동 방법 KR20230150930A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230142866A KR20230150930A (ko) 2017-12-07 2023-10-24 발광 표시 장치 및 이의 구동 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170167192A KR102595130B1 (ko) 2017-12-07 2017-12-07 발광 표시 장치 및 이의 구동 방법
KR1020230142866A KR20230150930A (ko) 2017-12-07 2023-10-24 발광 표시 장치 및 이의 구동 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167192A Division KR102595130B1 (ko) 2017-12-07 2017-12-07 발광 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR20230150930A true KR20230150930A (ko) 2023-10-31

Family

ID=66697105

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170167192A KR102595130B1 (ko) 2017-12-07 2017-12-07 발광 표시 장치 및 이의 구동 방법
KR1020230142866A KR20230150930A (ko) 2017-12-07 2023-10-24 발광 표시 장치 및 이의 구동 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170167192A KR102595130B1 (ko) 2017-12-07 2017-12-07 발광 표시 장치 및 이의 구동 방법

Country Status (3)

Country Link
US (2) US11004383B2 (ko)
KR (2) KR102595130B1 (ko)
CN (2) CN109903720B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102633822B1 (ko) 2019-09-06 2024-02-06 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
CN110880293B (zh) * 2019-12-09 2021-04-06 合肥视涯技术有限公司 像素补偿电路、显示面板和像素补偿方法
KR20210085540A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 화소회로, 발광표시장치 및 그의 구동방법
US11488518B2 (en) * 2020-10-19 2022-11-01 X Display Company Technology Limited Pixel group and column token display architectures
US11495172B2 (en) 2020-10-19 2022-11-08 X Display Company Technology Limited Pixel group and column token display architectures
KR20220055554A (ko) * 2020-10-26 2022-05-04 삼성디스플레이 주식회사 화소 회로, 이를 포함하는 표시 장치 및 화소 회로의 구동 방법
CN112397026B (zh) * 2020-12-04 2022-06-28 武汉天马微电子有限公司 像素驱动电路、显示面板及其驱动方法
US11430375B1 (en) 2021-03-19 2022-08-30 X Display Company Technology Limited Pulse-density-modulation pixel control circuits and devices including them
CN115376451A (zh) * 2022-09-21 2022-11-22 武汉天马微电子有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008058853A (ja) * 2006-09-04 2008-03-13 Sony Corp 表示装置及びその製造方法
JP2008257086A (ja) * 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の製造方法および電子機器
JP2008287141A (ja) * 2007-05-21 2008-11-27 Sony Corp 表示装置及びその駆動方法と電子機器
JP5217500B2 (ja) * 2008-02-28 2013-06-19 ソニー株式会社 Ｅｌ表示パネルモジュール、ｅｌ表示パネル、集積回路装置、電子機器及び駆動制御方法
JP2010266493A (ja) * 2009-05-12 2010-11-25 Sony Corp 画素回路の駆動方法、表示装置
KR20140066830A (ko) * 2012-11-22 2014-06-02 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102081993B1 (ko) * 2013-11-06 2020-02-27 삼성디스플레이 주식회사 유기전계발광 표시장치와 그 구동방법
KR102091485B1 (ko) * 2013-12-30 2020-03-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102294783B1 (ko) * 2015-01-21 2021-08-26 엘지디스플레이 주식회사 소스 드라이버 및 이를 구비한 표시장치
US9947269B2 (en) 2015-05-28 2018-04-17 Lg Display Co., Ltd. Organic light emitting display and circuit thereof
KR102503160B1 (ko) * 2015-09-30 2023-02-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102461361B1 (ko) * 2016-02-03 2022-11-02 삼성디스플레이 주식회사 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치

Also Published As

Publication number Publication date
US20190180675A1 (en) 2019-06-13
CN109903720A (zh) 2019-06-18
CN109903720B (zh) 2022-07-05
KR102595130B1 (ko) 2023-10-26
US20210225271A1 (en) 2021-07-22
KR20190067344A (ko) 2019-06-17
US11004383B2 (en) 2021-05-11
CN115064114A (zh) 2022-09-16
US11282444B2 (en) 2022-03-22

Similar Documents

Publication Publication Date Title
KR102595130B1 (ko) 발광 표시 장치 및 이의 구동 방법
KR102631125B1 (ko) 화소 및 이를 포함하는 발광 표시 장치
KR102470378B1 (ko) 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
CN107424563B (zh) 有机发光二极管显示装置
TWI768621B (zh) 電致發光顯示裝置
KR102091485B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR102111747B1 (ko) 유기전계발광 표시장치
KR101935955B1 (ko) 유기발광다이오드 표시장치
KR102016614B1 (ko) 유기전계발광 표시장치와 그 구동방법
CN108122540B (zh) 有机发光二极管显示装置
KR102389343B1 (ko) 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
US9691330B2 (en) Organic light emitting diode display device and method driving the same
CN113066428B (zh) 电致发光显示装置
KR20150080954A (ko) 유기 발광 표시 장치 및 그의 구동 방법
US9293087B2 (en) Pixel and organic light emitting display device using the same
KR102171866B1 (ko) 유기전계발광 표시장치
CN104464630A (zh) 像素电路及其驱动方法和有源矩阵有机发光显示器
KR102028996B1 (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR102189556B1 (ko) 유기발광표시장치
KR102252518B1 (ko) 표시장치
KR102655404B1 (ko) 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR102486085B1 (ko) 화소 및 이를 포함하는 발광 표시 장치
KR102627274B1 (ko) 유기발광 표시장치
CN103985351A (zh) 一种像素驱动电路及其驱动方法、显示面板
JP2009169430A (ja) 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right