KR102389343B1 - 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법 - Google Patents

화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법 Download PDF

Info

Publication number
KR102389343B1
KR102389343B1 KR1020150121004A KR20150121004A KR102389343B1 KR 102389343 B1 KR102389343 B1 KR 102389343B1 KR 1020150121004 A KR1020150121004 A KR 1020150121004A KR 20150121004 A KR20150121004 A KR 20150121004A KR 102389343 B1 KR102389343 B1 KR 102389343B1
Authority
KR
South Korea
Prior art keywords
electrode
node
electrically connected
supplied
transistor
Prior art date
Application number
KR1020150121004A
Other languages
English (en)
Other versions
KR20170026763A (ko
Inventor
최양화
김금남
김동우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150121004A priority Critical patent/KR102389343B1/ko
Priority to US15/232,698 priority patent/US10074305B2/en
Priority to CN201610738684.4A priority patent/CN106486054B/zh
Publication of KR20170026763A publication Critical patent/KR20170026763A/ko
Application granted granted Critical
Publication of KR102389343B1 publication Critical patent/KR102389343B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Abstract

본 발명의 일 실시예에 따른 화소는, 유기발광다이오드 및 상기 유기발광다이오드에 전류를 공급하는 구동 회로를 포함하고, 상기 구동 회로는, 그 게이트 전극이 제1 노드에 전기적으로 접속되고, 그 제1 전극이 제2 노드에 전기적으로 접속되며, 그 제2 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속되는 구동 트랜지스터, 턴-온되는 경우 상기 구동 트랜지스터를 다이오드-연결시키는 제2 트랜지스터, 스캔 신호에 의해 턴-온되는 경우 제3 노드에 데이터 전압을 공급하는 제3 트랜지스터, 턴-온되는 경우 상기 제3 노드와 상기 유기발광다이오드의 애노드 전극을 전기적으로 접속시키는 제4 트랜지스터, 턴-온되는 경우 유기발광다이오드의 애노드 전극을 초기화시키는 제5 트랜지스터 및 상기 제1 노드와 상기 제3 노드 사이에 전기적으로 접속된 스토리지 커패시터를 포함하며, 상기 유기발광다이오드의 캐소드 전극에 제2 전원이 공급된다.

Description

화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법{PIXEL, ORGANIC LIGHT EMITTING DISPLAY DEVICE INCLUDING THE PIXEL AND DRIVING METHOD OF THE PIXEL}
본 발명의 실시예는 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 표시장치들이 개발되고 있다. 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등이 있다.
최근 고해상도를 가지고 표시장치에 대한 수요가 증가하면서, 고해상도에 대한 유기전계발광 표시장치에 대한 연구가 진행 중이다. 고해상도를 위해 p 채널형 트랜지스터에 비하여 동작 속도가 빨라 대면적의 표시장치를 제조하는데 유리한 n 채널형 트랜지스터를 사용하는 것이 연구되고 있다.
본 발명의 실시예는 n 채널형 트랜지스터를 포함하여 동작 속도가 빠르고 구동 트랜지스터의 문턱 전압이 다이오드-연결에 의해 내부적으로 보상되는 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법을 제공하기 위한 것이다.
본 발명의 일 실시예에 따른 화소는, 유기발광다이오드 및 상기 유기발광다이오드에 전류를 공급하는 구동 회로를 포함할 수 있고, 상기 구동 회로는, 그 게이트 전극이 제1 노드에 전기적으로 접속되고, 그 제1 전극이 제2 노드에 전기적으로 접속되며, 그 제2 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속되는 구동 트랜지스터, 그 게이트 전극에 제1 발광 제어 신호가 공급되고, 그 제1 전극에 제1 전원이 공급되며, 그 제2 전극이 상기 제2 노드에 전기적으로 접속되는 제1 트랜지스터, 그 게이트 전극에 스캔 신호가 공급되고, 그 제1 전극이 상기 제2 노드에 전기적으로 접속되며, 그 제2 전극이 상기 제1 노드에 전기적으로 접속되는 제2 트랜지스터, 그 게이트 전극에 상기 스캔 신호가 공급되고, 그 제1 전극에 데이터 전압이 공급되며, 그 제2 전극이 제3 노드에 전기적으로 접속되는 제3 트랜지스터, 그 게이트 전극에 상기 제1 발광 제어 신호와 다른 제2 발광 제어 신호가 공급되고, 그 제1 전극이 상기 제3 노드에 전기적으로 접속되며, 그 제2 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속된 제4 트랜지스터, 그 게이트 전극에 상기 스캔 신호가 공급되고, 그 제1 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속되며, 그 제2 전극에 초기화 전원이 공급되는 제5 트랜지스터 및 상기 제1 노드와 상기 제3 노드 사이에 전기적으로 접속된 스토리지 커패시터를 포함할 수 있으며, 상기 유기발광다이오드의 캐소드 전극에 제2 전원이 공급될 수 있다.
실시예에 따라, 상기 구동 트랜지스터 및 상기 제1 내지 제5 트랜지스터는 n 채널형 트랜지스터일 수 있다.
실시예에 따라, 1프레임 기간 내에서 상기 제1 발광 제어 신호가 공급되는 구간의 길이가 상기 1 프레임 기간 내에서 상기 제2 발광 제어 신호가 공급되는 구간의 길이에 대응할 수 있고, 상기 1프레임 기간은 제1 내지 제7 기간을 포함할 수 있고, 상기 제1 발광 제어 신호는 상기 제1, 제2, 제3 및 제7 기간 동안 하이 레벨을 가지고 상기 제4 내지 제6 기간 동안 로우 레벨을 가질 수 있으며, 상기 제2 발광 제어 신호는 상기 제1, 제6 및 제7 기간 동안 하이 레벨을 가지고 상기 제2 내지 제5 기간 동안 로우 레벨을 가질 수 있으며, 상기 스캔 신호는 상기 제3 및 제4 기간 동안 하이 레벨을 가지고 상기 제1, 제2, 제5, 제6 및 제7 기간 동안 로우 레벨을 가질 수 있으며, 상기 유기발광다이오드는 상기 제1, 제2 및 제7 기간에만 발광할 수 있다.
실시예에 따라, 상기 제3 기간에서, 상기 제1, 제2, 제3 및 제5 트랜지스터가 턴-온되고 상기 제4 트랜지스터가 턴-오프될 수 있고, 상기 제1 노드에 상기 제1 전원이 공급될 수 있다.
실시예에 따라, 상기 제4 기간에서, 상기 제2, 제3 및 제5 트랜지스터가 턴-온되고 상기 제1 및 제4 트랜지스터가 턴-오프될 수 있고, 상기 제1 노드 및 상기 제2 노드가 전기적으로 접속되어 상기 구동 트랜지스터가 다이오드-연결(diode-connected)될 수 있으며, 상기 스토리지 커패시터의 양단 사이 전압 레벨이 아래 수학식에 의해 표현될 수 있다.
Figure 112015083345058-pat00001
(Vstg: 상기 스토리지 커패시터의 양단 사이 전압 레벨 차, Vinit: 상기 초기화 전원의 전압 레벨, Vth: 상기 구동 트랜지스터의 문턱 전압, Vdata: 상기 데이터 전압의 레벨)
실시예에 따라, 상기 제7 기간에서, 상기 제1 및 제4 트랜지스터가 턴-온되고 상기 제2, 제3 및 제5 트랜지스터가 턴-오프될 수 있고, 상기 제3 노드와 상기 유기발광다이오드의 애노드 전극이 전기적으로 접속될 수 있으며, 상기 구동 트랜지스터의 상기 제1 전극와 상기 제2 전극 사이 흐르는 전류의 레벨은 아래 수학식에 의해 표현될 수 있다.
Figure 112015083345058-pat00002
(Ids: 상기 구동 트랜지스터의 상기 제1 전극과 상기 제2 전극 사이 흐르는 전류의 레벨, k: 비례 상수, Vgs: 상기 구동 트랜지스터의 상기 게이트 전극과 상기 제2 전극 사이 전압 레벨 차, Vinit: 상기 초기화 전원의 전압 레벨, Vth: 상기 구동 트랜지스터의 문턱 전압, Vdata: 상기 데이터 전압의 레벨)
또한, 본 발명의 다른 실시예는 화소를 포함하는 유기전계발광 표시장치라는 다른 측면이 있다. 본 발명의 일 실시예에 따른 유기전계발광 표시장치는, 디스플레이 패널 및 상기 디스플레이 패널을 구동하는 디스플레이 패널 구동부를 포함하고, 상기 디스플레이 패널은, 화소들, 상기 화소들에 스캔 신호들을 전달하는 m(m은 2 이상의 자연수)개의 스캔 라인들, 상기 화소들에 발광 제어 신호들을 전달하는 m+1개의 발광 제어 라인들 및 상기 화소들에 데이터 전압들을 전달하는 n(n은 자연수)개의 데이터 라인들을 포함할 수 있으며, 상기 디스플레이 패널 구동부는, 수신된 영상 신호들을 기반으로 상기 데이터 전압들을 생성하는 데이터 구동부 및 상기 스캔 신호들 및 상기 발광 제어 신호들을 생성하는 신호 구동부를 포함할 수 있고, 상기 화소들 중 i(i는 m 이하의 자연수)번째 행에 배치된 화소는, 유기발광다이오드, 그 게이트 전극이 제1 노드에 전기적으로 접속되고, 그 제1 전극이 제2 노드에 전기적으로 접속되며, 그 제2 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속되는 구동 트랜지스터, 그 게이트 전극에 상기 발광 제어 신호들 중 i번째 발광 제어 신호가 공급되고, 그 제1 전극에 제1 전원이 공급되며, 그 제2 전극이 상기 제2 노드에 전기적으로 접속되는 제1 트랜지스터, 그 게이트 전극에 상기 스캔 신호들 중 i번째 스캔 신호가 공급되고, 그 제1 전극이 상기 제2 노드에 전기적으로 접속되며, 그 제2 전극이 상기 제1 노드에 전기적으로 접속되는 제2 트랜지스터, 그 게이트 전극에 상기 i번째 스캔 신호가 공급되고, 그 제1 전극이 상기 데이터 라인들 중 하나에 전기적으로 접속되며, 그 제2 전극이 제3 노드에 전기적으로 접속되는 제3 트랜지스터, 그 게이트 전극에 상기 발광 제어 신호들 중 i-1번째 발광 제어 신호가 공급되고, 그 제1 전극이 상기 제3 노드에 전기적으로 접속되며, 그 제2 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속된 제4 트랜지스터, 그 게이트 전극에 상기 i번째 스캔 신호가 공급되고, 그 제1 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속되며, 그 제2 전극에 초기화 전원이 공급되는 제5 트랜지스터 및 상기 제1 노드와 상기 제3 노드 사이에 전기적으로 접속된 스토리지 커패시터를 포함할 수 있으며, 상기 유기발광다이오드의 캐소드 전극에 제2 전원이 공급될 수 있다.
실시예에 따라, 1프레임 기간은 제1 내지 제7 기간을 포함할 수 있고, 상기 i번째 발광 제어 신호는 상기 제1, 제2, 제3 및 제7 기간 동안 하이 레벨을 가지고 상기 제4 내지 제6 기간 동안 로우 레벨을 가질 수 있으며, 상기 i-1번째 발광 제어 신호는 상기 제1, 제6 및 제7 기간 동안 하이 레벨을 가지고 상기 제2 내지 제5 기간 동안 로우 레벨을 가질 수 있으며, 상기 i번째 스캔 신호는 상기 제3 및 제4 기간 동안 하이 레벨을 가지고 상기 제1, 제2, 제5, 제6 및 제7 기간 동안 로우 레벨을 가질 수 있으며, 상기 유기발광다이오드는 상기 제1, 제2 및 제7 기간 동안에만 발광할 수 있다.
실시예에 따라, 상기 제4 기간에서, 상기 제2, 제3 및 제5 트랜지스터가 턴-온되고 상기 제1 및 제4 트랜지스터가 턴-오프될 수 있고, 상기 제1 노드 및 상기 제2 노드가 전기적으로 접속되어 상기 구동 트랜지스터가 다이오드-연결(diode-connected)될 수 있으며, 상기 스토리지 커패시터의 양단 사이 전압 레벨이 아래 수학식에 의해 표현될 수 있다.
Figure 112015083345058-pat00003
(Vstg: 상기 스토리지 커패시터의 양단 사이 전압 레벨 차, Vinit: 상기 초기화 전원의 전압 레벨, Vth: 상기 구동 트랜지스터의 문턱 전압, Vdata: 상기 데이터 라인들 중 하나에 공급되는 전압의 레벨).
실시예에 따라, 상기 제7 기간에서, 상기 제1 및 제4 트랜지스터가 턴-온되고 상기 제2, 제3 및 제5 트랜지스터가 턴-오프될 수 있고, 상기 제3 노드와 상기 유기발광다이오드의 애노드 전극이 전기적으로 접속될 수 있으며, 상기 구동 트랜지스터의 상기 제1 전극와 상기 제2 전극 사이 흐르는 전류의 레벨은 아래 수학식에 의해 표현될 수 있다.
Figure 112015083345058-pat00004
(Ids: 상기 구동 트랜지스터의 상기 제1 전극과 상기 제2 전극 사이 흐르는 전류의 레벨 k: 비례 상수, Vgs: 상기 구동 트랜지스터의 상기 게이트 전극과 상기 제2 전극 사이 전압 레벨 차, Vinit: 상기 초기화 전원의 전압 레벨, Vth: 상기 구동 트랜지스터의 문턱 전압, Vdata: 상기 데이터 전압의 레벨)
실시예에 따라, 상기 유기전계발광 표시장치는 상기 제1 전원 및 상기 초기화 전원을 생성하는 전원 공급부를 더 포함할 수 있고, 상기 디스플레이 패널은 상기 화소들에 상기 제1 전원을 전달하는 제1 전원 라인들 및 상기 화소들에 상기 초기화 전원을 전달하는 초기화 전원 라인들을 더 포함할 수 있으며, 상기 화소들은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열될 수 있고, 1프레임 기간 내에서 상기 발광 제어 신호들이 공급되는 구간의 길이는 서로 대응할 수 있고, 상기 스캔 신호들 및 상기 발광 제어 신호들은 상기 제1 방향으로 연장되며, 상기 1프레임 기간 내에서 상기 스캔 신호들 또는 상기 발광 제어 신호들은 상기 제2 방향으로 순차적으로 공급될 수 있으며, 상기 제1 전원 라인들 및 상기 초기화 전원 라인들은 상기 제2 방향으로 연장될 수 있다.
실시예에 따라, 상기 제1 트랜지스터의 제1 전극은 상기 제1 전원 라인들 중 하나에 전기적으로 접속될 수 있고, 상기 화소에 상기 제1 방향으로 이웃하는 화소는 상기 제1 트랜지스터를 통해 상기 제1 전원을 공급받을 수 있다.
실시예에 따라, 상기 화소에 상기 초기화 전원을 공급하는 초기화 전원 라인은 상기 화소에 상기 제1 방향의 반대 방향으로 이웃하는 화소에도 초기화 전원을 공급할 수 있다.
실시예에 따라, 상기 화소의 구조는 상기 화소에 상기 제2 방향으로 이웃하는 화소의 구조에 대응할 수 있고, 상기 발광 제어 라인들 중 상기 제1 트랜지스터의 게이트 전극에 상기 i번째 발광 제어 신호를 공급하는 발광 제어 라인은 상기 화소에 상기 제2 방향으로 이웃하는 화소의 제4 트랜지스터의 게이트 전극에도 상기 i번째 발광 제어 신호를 공급할 수 있다.
또한, 본 발명의 또 다른 실시예는 화소의 구동 방법이라는 다른 측면이 있다. 본 발명의 일 실시예에 따른 화소의 구동 방법은, 유기발광다이오드, 그 게이트 전극이 제1 노드에 전기적으로 접속되고, 그 제1 전극이 제2 노드에 전기적으로 접속되며, 그 제2 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속되는 구동 트랜지스터, 그 게이트 전극에 제1 발광 제어 신호가 공급되고, 그 제1 전극에 제1 전원이 공급되며, 그 제2 전극이 상기 제2 노드에 전기적으로 접속되는 제1 트랜지스터, 그 게이트 전극에 스캔 신호가 공급되고, 그 제1 전극이 상기 제2 노드에 전기적으로 접속되며, 그 제2 전극이 상기 제1 노드에 전기적으로 접속되는 제2 트랜지스터, 그 게이트 전극에 상기 스캔 신호가 공급되고, 그 제1 전극에 데이터 전압이 공급되며, 그 제2 전극이 제3 노드에 전기적으로 접속되는 제3 트랜지스터, 그 게이트 전극에 상기 제1 발광 제어 신호와 다른 제2 발광 제어 신호가 공급되고, 그 제1 전극이 상기 제3 노드에 전기적으로 접속되며, 그 제2 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속된 제4 트랜지스터, 그 게이트 전극에 상기 스캔 신호가 공급되고, 그 제1 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속되며, 그 제2 전극에 초기화 전원이 공급되는 제5 트랜지스터 및 상기 제1 노드와 상기 제3 노드 사이에 전기적으로 접속된 스토리지 커패시터를 포함하는 화소의 구동 방법으로, 상기 스캔 신호 및 상기 제1 발광 제어 신호를 공급하는 것에 의해 상기 제1 노드에 상기 제1 전원을 공급하는 초기화 단계, 상기 스캔 신호를 공급하는 것에 의해 상기 구동 트랜지스터에 상기 제1 전원을 공급하지 않고 상기 구동 트랜지스터를 다이오드 연결시키는 문턱 전압 보상 단계, 상기 제1 발광 제어 신호 및 상기 제2 발광 제어 신호를 공급하는 것에 의해 상기 유기발광다이오드를 발광시키는 발광 단계를 포함할 수 있다.
실시예에 따라, 1프레임 기간 내에서 상기 제1 발광 제어 신호가 공급되는 구간의 길이가 상기 1 프레임 기간 내에서 상기 제2 발광 제어 신호가 공급되는 구간의 길이에 대응할 수 있고, 상기 1프레임 기간 내에서 상기 제1 발광 제어 신호가 공급되기 시작하는 타이밍이 상기 1프레임 기간 내에서 상기 제2 발광 제어 신호가 공급되기 시작하는 타이밍보다 늦을 수 있다.
실시예에 따라, 상기 문턱 전압 보상 단계에서, 상기 제2, 제3 및 제5 트랜지스터가 턴-온되고 상기 제1 및 제4 트랜지스터가 턴-오프될 수 있고, 상기 제1 노드 및 상기 제2 노드가 전기적으로 접속되어 상기 구동 트랜지스터가 다이오드-연결(diode-connected)될 수 있으며, 상기 스토리지 커패시터의 양단 사이 전압 레벨이 아래 수학식에 의해 표현될 수 있다.
Figure 112015083345058-pat00005
(Vstg: 상기 스토리지 커패시터의 양단 사이 전압 레벨 차, Vinit: 상기 초기화 전원의 전압 레벨, Vth: 상기 구동 트랜지스터의 문턱 전압, Vdata: 상기 데이터 전압의 레벨)
실시예에 따라, 상기 발광 단계에서, 상기 제1 및 제4 트랜지스터가 턴-온되고 상기 제2, 제3 및 제5 트랜지스터가 턴-오프될 수 있고, 상기 제3 노드와 상기 유기발광다이오드의 애노드 전극이 전기적으로 접속될 수 있으며, 상기 구동 트랜지스터의 상기 제1 전극와 상기 제2 전극 사이 흐르는 전류의 레벨은 아래 수학식에 의해 표현될 수 있다.
Figure 112015083345058-pat00006
(Ids: 상기 구동 트랜지스터의 상기 제1 전극과 상기 제2 전극 사이 흐르는 전류의 레벨, k: 비례 상수, Vgs: 상기 구동 트랜지스터의 상기 게이트 전극과 상기 제2 전극 사이 전압 레벨 차, Vinit: 상기 초기화 전원의 전압 레벨, Vth: 상기 구동 트랜지스터의 문턱 전압, Vdata: 상기 데이터 전압의 레벨)
본 발명의 실시예는 n 채널형 트랜지스터를 포함하여 동작 속도가 빠르고 구동 트랜지스터의 문턱 전압이 다이오드-연결에 의해 내부적으로 보상되는 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법을 제공하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 유기전계발광 표시장치를 설명하기 위한 도면이다.
도 2는 도 1의 디스플레이 패널 내 화소의 구조의 일 실시예를 설명하기 위한 도면이다.
도 3은 도 2의 화소에 공급되는 신호들의 파형을 설명하기 위한 도면이다.
도 4는 도 2의 화소에 도 3의 신호들이 공급되는 경우 문턱 전압이 보상된다는 시뮬레이션 결과를 설명하기 위한 도면이다.
도 5은 도 1의 유기전계발광 표시장치의 화소들이 트랜지스터, 초기화 전원 라인을 공유하는 것을 설명하기 위한 도면이다.
도 6은 도 1의 유기전계발광 표시장치의 화소들이 발광 제어 라인을 공유하는 것을 설명하기 위한 도면이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기전계발광 표시장치를 설명하기 위한 도면이다. 유기전계발광 표시장치는 디스플레이 패널(100), 디스플레이 패널(100)을 구동하는 디스플레이 패널 구동부(200) 및 디스플레이 패널(100)에 제1 전원을 공급하는 전원 공급부(300)를 포함한다.
디스플레이 패널(100)은 화소들(P(1, 1) 내지 P(m, n), m 및 n은 양의 정수), 화소들(P(1, 1) 내지 P(m, n), 이하 P) 스캔 신호들을 전달하는 스캔 라인들(SL1 내지 SLm, 이하 SL), 화소들(P)에 데이터 전압들을 전달하는 데이터 라인들(DL1 내지 DLn, 이하 DL), 화소들(P)에 발광 제어 신호들을 전달하는 발광 제어 라인들(EL0 내지 ELm, 이하 EL), 화소들(P)에 제1 전원을 전달하는 제1 전원 라인들(VDDL2 내지 VDDLn, 이하 VDDL) 및 화소들(P)에 초기화 전원을 전달하는 초기화 전원 라인들(INITL1, INIT3 내지 INITLn-1, 이하 INITL)을 포함한다. N은 짝수일 수 있다. 도 5에서 제1 전원 라인들(VDDL) 및 초기화 전원 라인들(INITL)이 상세히 설명될 것이다.
실시예에 따라, 화소들(P)은 제1 방향 및 제1 방향과 교차하는 제2 방향으로 배열되고, 스캔 라인들(SL) 및 발광 제어 라인들(EL)은 제1 방향으로 배열되며, 데이터 라인들(DL)은 제2 방향으로 배열될 수 있다. 예를 들어, 화소들(P) 중 화소(P(i, j), i는 m 이하의 자연수, j는 n 이하의 자연수)는 스캔 라인(SLi), 발광 제어 라인들(ELi, ELi-1), 데이터 라인(DLj) 및 제1 전원 라인(VDDj)에 전기적으로 접속되고, 화소(P(i, j))의 상세한 구조는 도 2를 참조하여 이후에 설명될 것이다. 또한, 디스플레이 패널(100)은 화소들(P)에 제1 전원을 공급하는 제1 전원 라인들 및 화소들(P)에 초기화 전원을 공급하는 초기화 전원들을 더 포함할 수도 있으나, 설명의 편의를 위해 도 1에서는 생략되었다.
디스플레이 패널 구동부(200)는 타이밍 컨트롤러(220), 데이터 구동부(230) 및 신호 구동부(240)를 포함한다.
타이밍 컨트롤러(220)는 외부로부터 영상 신호들(RGB), 타이밍 신호들(Timing signals)을 수신한다. 타이밍 신호들(Timing signals)은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(CLK)을 포함한다. 타이밍 컨트롤러(220)은 영상 신호들(RGB) 및 타이밍 신호들(Timing signals)을 기반으로 데이터 구동부(230)에 영상 신호들(RGB) 및 데이터 타이밍 제어 신호(DCS)를 출력하고, 신호 구동부(240)에 타이밍 제어 신호(CS)를 출력할 수 있다. 타이밍 제어 신호(CS)는 스캔 타이밍 제어 신호 및 발광 제어 타이밍 제어 신호를 포함할 수 있다.
데이터 구동부(230)는 데이터 타이밍 제어신호(DCS)에 응답하여 타이밍 콘트롤러(220)로부터 입력되는 영상 데이터(RGB)를 래치한다. 데이터 구동부(230)는 다수의 소스 드라이브 IC들을 포함하며, 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 디스플레이 패널(100)의 데이터 라인들(DL)에 전기적으로 접속될 수 있다.
신호 구동부(240)는 타이밍 제어신호(CS)에 응답하여, 스캔 신호들을 스캔 라인들(SL)에 공급하고 발광 제어 신호들을 발광 제어 라인들(EL)에 순차적으로 공급한다. 또한, 1프레임 기간 내에서 스캔 신호들이 공급되는 구간의 길이는 서로 대응하고, 1프레임 기간 내에서 발광 제어 신호들이 공급되는 구간의 길이는 서로 대응할 수 있다.
전원 공급부(300)는 제1 전원 및 초기화 전원을 생성하고 제1 전원을 제1 전원 라인들(VDDL)로 전달하며, 초기화 전원을 초기화 전원 라인들(INITL)로 전달할 수 있다. 실시예에 따라, 전원 공급부(300)가 초기화 전원을 생성하지 않을 수도 있다.
도 2는 도 1의 디스플레이 패널 내 화소의 구조의 일 실시예를 설명하기 위한 도면이다. 설명의 편의를 위해, 화소들(P) 중 화소(P(i, j))에 대해서만 설명될 것이다. 실시예에 따라, j는 홀수일 수도 있다.
화소(P(i, j))는 유기발광다이오드(OLED(i, j)) 및 유기발광다이오드(OLED(i, j))에 전류를 공급하는 구동 회로(DC(i, j))를 포함하고, 구동 회로(DC(i, j))는 구동 트랜지스터(DT(i, j)), 제1 내지 제6 트랜지스터(T1(i, j) 내지 T6(i, j)) 및 스토리지 커패시터(Cstg(i, j))를 포함한다. 유기발광다이오드(OLED(i, j))는 애노드 전극 및 캐소드 전극을 포함한다. 구동 트랜지스터(DT(i, j)) 및 제1 내지 제6 트랜지스터(T1(i, j) 내지 T6(i, j))는 n 채널형 트랜지스터일 수 있다. n 채널형 트랜지스터는 전자를 캐리어(carrier)로 이용하기 때문에, 정공을 캐리어로 이용하는 p 채널형 트랜지스터에 비하여 제어 신호에 대한 응답 속도가 빠르다. 따라서 대면적의 표시장치를 제조하는 데 유리하다. N 채널형 트랜지스터의 경우, 그 게이트 전극에 높은 레벨을 가지는 전압이 공급되는 경우 턴-온되고, 그 게이트 전극에 낮은 레벨을 가지는 전압이 공급되는 경우 턴-오프될 수 있다. 이하에서, 스캔 신호 또는 발광 제어 신호가 공급된다는 것은 스캔 신호 또는 발광 제어 신호가 하이 레벨을 가지는 것으로 정의될 수 있고, 스캔 신호 또는 발광 제어 신호가 공급되지 않는다는 것은 스캔 신호 또는 발광 제어 신호가 로우 레벨을 가지는 것으로 정의될 수 있다. 제1 내지 제6 트랜지스터(T1(i, j) 내지 T6(i, j))는 다결정 실리콘 박막 트랜지스터(poly-Si TFT: polycrystalline-Silicon Thin Film Transistor) 뿐만 아니라, 비정질 실리콘 박막 트랜지스터(a-Si TFT: amorphous Silicon Thin Film Transistor)와 산화물 박막 트랜지스터(oxide TFT: oxide Thin Film Transistor)일 수 있다.
구동 트랜지스터(DT(i, j))는 유기발광다이오드(OLED(i, j))에 흐르는 전류의 레벨을 제어한다. 전류의 레벨은 화소(P(i, j))에 전기적으로 접속된 데이터 라인(DLj)에 공급되는 전압 레벨(Vdata)을 기반으로 결정될 수 있다. 구동 트랜지스터(DT(i, j))의 게이트 전극은 제1 노드(N1)에 전기적으로 접속되고, 구동 트랜지스터(DT(i, j))의 제1 전극은 제2 노드(N2)에 전기적으로 접속되며, 구동 트랜지스터(DT(i, j))의 제2 전극은 유기발광다이오드(OLED(i, j))의 애노드 전극에 전기적으로 접속된다. 구동 트랜지스터(DT(i, j))의 제1 전극은 소스 전극 및 드레인 전극 중 어느 하나일 수 있으며, 제2 전극은 소스 전극 및 드레인 전극 중 다른 하나일 수 있다. 여기서는 설명의 편의를 위해, 구동 트랜지스터(DT(i, j))의 제1 전극이 드레인 전극이고 구동 트랜지스터(DT(i, j))의 제2 전극이 소스 전극일 수 있다. 그러나 이는 실시예에 불과하고, 트랜지스터에 따라 제1 전극이 소스 전극인지 드레인 전극인지 여부 및 제2 전극이 소스 전극인지 드레인 전극인지 여부가 달라질 수 있다. 구동 트랜지스터(DT(i, j))가 유기발광다이오드(OLED(i, j))에 흐르는 전류의 레벨을 제어하는 것은 이후에 상세히 설명될 것이다.
제1 트랜지스터(T1(i, j))의 게이트 전극에는 i번째 발광 제어 라인(ELi)로부터의 i번째 발광 제어 신호(Ei)가 공급되고, 제1 트랜지스터(T1(i, j))의 제1 전극에는 제1 전원(ELVDD)이 공급되며, 제1 트랜지스터(T1(i, j))의 제2 전극은 제2 노드(N2)에 전기적으로 접속된다. i번째 발광 제어 신호(Ei)의 공급에 의해 제1 트랜지스터(T1(i, j))가 턴-온되는 경우, 제2 노드(N2)에 제1 전원(ELVDD)이 공급된다.
제2 트랜지스터(T2(i, j))의 게이트 전극에는 i번째 스캔 라인(Si)로부터의 i번째 스캔 신호(Si)가 공급되고, 제2 트랜지스터(T2(i, j))의 제1 전극이 제2 노드(N2)에 전기적으로 접속되며, 제2 트랜지스터(T2(i, j))의 제2 전극이 제1 노드(N1)에 전기적으로 접속된다. i번째 스캔 신호(Si)의 공급에 의해 제2 트랜지스터(T2(i, j))가 턴-온되는 경우, 구동 트랜지스터(DT(i, j))가 다이오드-연결(diode-connected)된다.
제3 트랜지스터(T3(i, j))의 게이트 전극에는 i번째 스캔 신호(Si)가 공급되고, 제3 트랜지스터(T3(i, j))의 제1 전극에는 j번째 데이터 라인(DLj)으로부터의 데이터 전압(Vdata)이 공급되며, 제3 트랜지스터(T3(i, j))의 제2 전극은 제3 노드(N3)에 전기적으로 접속된다. i번째 스캔 신호(Si)의 공급에 의해 제3 트랜지스터(T3(i, j))가 턴-온되는 경우, 제3 노드(N3)에 데이터 전압(Vdata)이 공급된다.
제4 트랜지스터(T4(i, j))의 게이트 전극에는 i-1번째 발광 제어 라인(ELi)로부터의 i-1번째 발광 제어 신호(Ei-1)가 공급되고, 제4 트랜지스터(T4(i, j))의 제1 전극은 제3 노드(N3)에 전기적으로 접속되며, 제4 트랜지스터(T4(i, j))의 제2 전극은 유기발광다이오드(OLED(i, j))의 애노드 전극에 전기적으로 접속된다. i-1번째 발광 제어 신호(Ei-1)의 공급에 의해 제4 트랜지스터(T4(i, j))가 턴-온되는 경우, 제3 노드(N3)이 유기발광다이오드(OLED(i, j))의 애노드 전극에 전기적으로 접속된다. 발광 제어 신호들을 발광 제어 라인들(EL)에 순차적으로 공급하는 경우, 1프레임 기간 내에서 i번째 발광 제어 신호(Ei)가 공급되기 시작하는 타이밍이 1프레임 기간 내에서 i-1번째 발광 제어 신호(Ei-1)가 공급되기 시작하는 타이밍보다 느리다.
제5 트랜지스터(T5(i, j))의 게이트 전극에는 i번째 스캔 신호(Si)가 공급되고, 제5 트랜지스터(T5(i, j))의 제1 전극은 유기발광다이오드(OLED(i, j))의 애노드 전극에 전기적으로 접속되며, 제5 트랜지스터(T5(i, j))의 제2 전극에는 초기화 전원 라인(INITLj)으로부터의 초기화 전원(Vinit)이 공급된다. i번째 스캔 신호(Si)의 공급에 의해 제5 트랜지스터(T5(i, j))가 턴-온되는 경우, 초기화 전원(Vinit)이 유기발광다이오드(OLED(i, j))의 애노드 전극에 공급된다.
스토리지 커패시터(Cstg(i, j))의 일단은 제1 노드(N1)에 전기적으로 접속되고, 스토리지 커패시터(Cstg(i, j))의 타단은 제3 노드(N3)에 전기적으로 접속된다. 스토리지 커패시터(Cst)는 제4 트랜지스터(T4(i, j))가 턴-온되는 경우 구동 트랜지스터(DT(i, j))의 게이트 전극과 제2 전극 사이의 전압 차이를 유지시킨다.
유기발광다이오드(OLED(i, j))의 캐소드 전극은 제2 전원(ELVSS)이 공급된다. 제1 전원(ELVDD)의 전압 레벨은 제2 전원(ELVSS)의 전압 레벨 및 초기화 전원(Vinit)의 전압 레벨보다 높고, 초기화 전원(Vinit)의 전압 레벨은 초기화 전원(Vinit)이 유기발광다이오드(OLED(i, j))의 애노드 전극에 공급되는 경우 유기발광다이오드(OLED(i, j))가 발광하지 않도록 충분히 낮게 설정될 수 있다.
도 3은 도 2의 화소에 공급되는 신호들의 파형을 설명하기 위한 도면이다.
1프레임 기간(1 Frame)은 제1 내지 제7 기간(P1 내지 P7)을 포함한다. 디스플레이 패널(100)의 구동 주파수가 60 Hz인 경우, 1프레임 기간(1Frame)은 16.6 밀리세컨드(ms)일 수 있고, 1프레임 기간(1Frame)은 수직 동기신호(Vsync)에 의해 결정될 수 있다.
제1 기간(P1)에서, i번째 발광 제어 신호(Ei) 및 i-1번째 발광 제어 신호(Ei-1)가 공급되고, i번째 스캔 신호(Si)는 공급되지 않는다. 제1 및 제4 트랜지스터(T1(i, j), T4(i, j))가 턴-온되고, 제2, 제3 및 제5 트랜지스터(T2(i, j), T3(i, j), T5(i, j))가 턴-오프된다. 이전 프레임에서의 데이터 전압을 기반으로 유기발광다이오드(OLED(i, j))가 발광한다.
제2 기간(P2)에서, i번째 발광 제어 신호(Ei)가 공급되고, i번째 스캔 신호(Si) 및 i-1번째 발광 제어 신호(Ei-1)는 공급되지 않는다. 제1 트랜지스터(T1(i, j))가 턴-온되고, 제2 내지 제5 트랜지스터(T2(i, j) 내지 T5(i, j))가 턴-오프된다.
제3 기간(P3)에서, i번째 스캔 신호(Si) 및 i번째 발광 제어 신호(Ei)가 공급되고, i-1번째 발광 제어 신호(Ei-1)는 공급되지 않는다. 제1, 제2, 제3 및 제5 트랜지스터(T1(i, j), T2(i, j), T3(i, j), T5(i, j))가 턴-온되고, 제4 트랜지스터(T4(i, j))가 턴-오프된다. 제1 및 제2 트랜지스터(T1(i, j), T2(i, j))가 턴-온되므로, 제1 노드(N1)에 제1 전원(ELVDD)가 공급된다. 구동 트랜지스터(DT(i, j))는 다이오드-연결(diode-connected)되더라도, 제1 전원(ELVDD)의 공급으로 인해 제1 노드(N1) 및 제2 노드(N2)의 전압은 변할 수 없다. 제3 트랜지스터(T3(i, j))이 턴-온되므로, 제3 노드(N3)에 데이터 전압(Vdata)이 공급된다. 제5 트랜지스터(T5(i, j))이 턴-온되므로, 유기발광다이오드(OLED(i, j))의 애노드 전극에 초기화 전원(Vinit)이 공급된다. 즉, 유기발광다이오드(OLED(i, j))가 발광하지 않는다. 제3 기간(P3)에서 제1 노드(N1)에 제1 전원(ELVDD)가 공급된다. 즉, 구동 트랜지스터(DT(i, j))의 게이트 전극이 제1 전원(ELVDD)에 의해 초기화된다. 제3 기간(P3)은 초기화 단계에 대응한다.
제4 기간(P4)에서, i번째 스캔 신호(Si)가 공급되고, i-1번째 발광 제어 신호(Ei-1) 및 i번째 발광 제어 신호(Ei)는 공급되지 않는다. 제2, 제3 및 제5 트랜지스터(T2(i, j), T3(i, j), T5(i, j))가 턴-온되고, 제1 및 제4 트랜지스터(T1(i, j), T4(i, j))가 턴-오프된다. 제1 트랜지스터(T1(i, j))는 턴-오프되고 제2 트랜지스터(T2(i, j))가 턴-온되므로, 구동 트랜지스터(DT(i, j))는 다이오드-연결(diode-connected)되고, 제1 노드(N1) 및 제2 노드(N2)의 전압이 변할 수 있다. 제3 트랜지스터(T3(i, j))가 턴-온되므로 제3 노드(N3)에 데이터 전압(Vdata)이 공급된다. 제5 트랜지스터(T5(i, j))이 턴-온되므로, 유기발광다이오드(OLED(i, j))의 애노드 전극에 초기화 전원(Vinit)이 공급된다. 즉, 유기발광다이오드(OLED(i, j))가 발광하지 않는다. 제4 기간(P4)의 시작 시, 제2 노드(N2)의 전압 레벨은 제1 전원(ELVDD)의 전압 레벨과 동일하고 유기발광다이오드(OLED(i, j))의 애노드 전극에는 초기화 전원(Vinit)이 공급되므로, 제2 노드(N2)로부터 유기발광다이오드(OLED(i, j))의 애노드 전극으로 전류가 흐른다. 전류의 흐름으로 인해 제1 노드(N1) 및 제2 노드(N2)의 전압 레벨은 다이오드처럼 동작하는 구동 트랜지스터(DT(i, j))가 턴-오프될 때까지 낮아진다. 구동 트랜지스터(DT(i, j))의 게이트 전극과 소스 전극(제2 전극) 사이 전압 레벨의 차가 구동 트랜지스터(DT(i, j))의 문턱 전압보다 낮은 경우 구동 트랜지스터(DT(i, j))가 턴-오프된다. 즉, 제4 기간(P4)에서, 제1 노드(N1)의 전압 레벨이 아래의 수학식과 같이 변경된다.
Figure 112015083345058-pat00007
(VN1: 제1 노드(N1)의 전압 레벨, Vinit: 초기화 전원(Vinit)의 전압 레벨, Vth: 구동 트랜지스터(DT(i, j))의 문턱 전압)
스토리지 커패시터(Cstg(i, j))의 양단은 제1 노드(N1)와 제3 노드(N3)에 전기적으로 접속되므로, 스토리지 커패시터(Cstg(i, j))의 양단 사이 전압 레벨은 아래의 수학식으로 표현될 수 있다. 스토리지 커패시터(Cstg(i, j))의 양단 사이 전압 레벨이 문턱 전압(Vth)을 포함하고, 제4 기간(P4)은 문턱 전압 보상단계에 대응한다.
Figure 112015083345058-pat00008
(Vstg: 스토리지 커패시터(Cstg(i, j))의 양단 사이 전압 레벨 차, Vinit: 초기화 전원(Vinit)의 전압 레벨, Vth: 구동 트랜지스터(DT(i, j))의 문턱 전압, Vdata: 데이터 전압(Vdata)의 레벨)
제5 기간(P5)에서, i번째 스캔 신호(Si), i-1번째 발광 제어 신호(Ei-1) 및 i번째 발광 제어 신호(Ei)가 모두 공급되지 않는다. 제1 내지 제5 트랜지스터(T1(i, j) 내지 T5(i, j))가 모두 턴-오프되므로 특별한 변화는 없고, 스토리지 커패시터(Cstg(i, j))의 양단 사이 전압 레벨도 유지된다. 유기발광다이오드(OLED(i, j))의 애노드 전극에 초기화 전원(Vinit)이 공급되지는 않으나, 제1 트랜지스터(T1(i, j))가 턴-오프되므로 유기발광다이오드(OLED(i, j))가 발광하지 않는다.
제6 기간(P6)에서, i-1번째 발광 제어 신호(Ei-1)가 공급되고, i번째 스캔 신호(Si) 및 i번째 발광 제어 신호(Ei)가 공급되지 않는다. 제4 트랜지스터(T4(i, j))가 턴-온되고, 제1, 제2, 제3 및 제5 트랜지스터(T1(i, j), T2(i, j), T3(i, j) 및 T5(i, j))가 턴-오프된다. 유기발광다이오드(OLED(i, j))의 애노드 전극에 초기화 전원(Vinit)이 공급되지는 않으나, 제1 트랜지스터(T1(i, j))가 턴-오프되므로 유기발광다이오드(OLED(i, j))가 발광하지 않는다. 제4 트랜지스터(T4(i, j))가 턴-온되므로, 제3 노드(N3)가 유기발광다이오드(OLED(i, j))의 애노드 전극에 전기적으로 접속된다. 제2 트랜지스터(T2(i, j))의 턴-오프에 의해 제1 노드(N1)가 플로팅되므로, 제4 트랜지스터(T4(i, j))가 턴-온에도 불구하고 스토리지 커패시터(Cstg(i, j))의 양단 사이 전압 레벨(Vstg)은 변하지 않는다. 제4 트랜지스터(T4(i, j))가 턴-온에 의해 제3 노드(N3)이 구동 트랜지스터(DT(i, j))의 제2 전극에 전기적으로 접속되므로, 구동 트랜지스터(DT(i, j))의 게이트 전극과 제2 전극 사이 전압 레벨은 스토리지 커패시터(Cstg(i, j))의 양단 사이 전압 레벨이 되며, 수학식 2와 같이 표현될 수 있다.
제7 기간(P7)에서, i-1번째 발광 제어 신호(Ei-1) 및 i번째 발광 제어 신호(Ei)가 공급되고, i번째 스캔 신호(Si)가 공급되지 않는다. 제1 및 제4 트랜지스터(T1(i, j), T4(i, j))가 턴-온되고, 제2, 제3 및 제5 트랜지스터(T2(i, j), T3(i, j), T5(i, j))가 턴-오프된다. 제1 트랜지스터(T1(i, j))가 턴-온되어 제2 노드(N2)에 제1 전원(ELVDD)가 공급된다. 제5 트랜지스터(T5(i, j))가 턴-오프되어 유기발광다이오드(OLED(i, j))의 애노드 전극에 초기화 전원(Vinit)이 공급되지도 않는다. 따라서, 유기발광다이오드(OLED(i, j))가 다시 발광한다.
유기발광다이오드(OLED(i, j))에 흐르는 전류는 구동 트랜지스터(DT(i, j))의 제1 전극과 제2 전극 사이 흐르는 전류 레벨(Ids)과 실질적으로 동일하다. 전류 레벨(Ids)은 다음의 수식에 의해 결정된다.
Figure 112015083345058-pat00009
(Ids: 구동 트랜지스터(DT(i, j))의 제1 전극과 제2 전극 사이 흐르는 전류의 레벨, k: 비례 상수, Vgs: 구동 트랜지스터(DT(i, j))의 게이트 전극과 제2 전극 사이 전압 레벨 차, Vinit: 초기화 전원(Vinit)의 전압 레벨, Vth: 구동 트랜지스터(DT(i, j))의 문턱 전압, Vdata: 데이터 전압(Vdata)의 레벨)
수학식 3에서 볼 수 있듯이, 구동 트랜지스터(DT(i, j))의 제1 전극과 제2 전극 사이 흐르는 전류 레벨(Ids)은 구동 트랜지스터(DT(i, j))의 문턱 전압(Vth)과 무관하다. 유기발광다이오드(OLED(i, j))에 의해 발광되는 빛의 휘도는 전류 레벨(Ids)에 비례하므로, 화소(P(i, j)의 구동 시 문턱 전압에 대한 보상이 제대로 이루어진다는 것을 확인할 수 있다.
도 4는 도 2의 화소에 도 3의 신호들이 공급되는 경우 문턱 전압이 보상된다는 시뮬레이션 결과를 설명하기 위한 도면이다.
도 4에서, 구동 트랜지스터(DT(i, j))의 문턱 전압이 3V(볼트)인 경우, 문턱 전압이 2V인 경우, 문턱 전압이 1V가 각각 비교될 것이다. i-1번째 발광 제어 신호(Ei-1), i번째 발광 제어 신호(Ei) 및 i번째 스캔 신호(Si)는 도 3에서 이미 설명되었으며, 3가지 경우 모두 동일하게 입력된다. 도 4에 도시되지는 않았으나, 데이터 전압(Vdata)의 레벨도 3가지 경우 모두 동일하다.
제1 노드 전압(VN1)의 경우, 제4 기간(P4)에서 3가지 경우들이 각각 다른 전압 레벨을 가지게 되고, 그 차이가 제5 내지 제7 기간(P5 내지 P7)에서 유기되는 것을 확인할 수 있다. 즉, 제4 기간(P4)에서, 수학식 1과 같이 제1 노드(N1)의 전압(VN1)이 문턱 전압(Vth)을 보상하는 것을 확인할 수 있다.
구동 트랜지스터(DT(i, j))의 제1 전극과 제2 전극 사이 흐르는 전류의 레벨(Ids)의 경우, 3가지 모두 매우 비슷한 레벨을 가지는 것을 확인할 수 있다. 즉, 수학식 3과 같이 구동 트랜지스터(DT(i, j))의 제1 전극과 제2 전극 사이 흐르는 전류의 레벨(Ids)이 구동 트랜지스터(DT(i, j))의 문턱 전압(Vth)과 무관함을 확인할 수 있다.
도 5은 도 1의 유기전계발광 표시장치의 화소들이 트랜지스터, 초기화 전원 라인을 공유하는 것을 설명하기 위한 도면이다. 도 5에서, 화소들(P(i, j)’, P(i, j-1)’ 및 P(i, j+1)’)이 표시되었고, 화소(P(i, j)’)는 도 2에서 도시되었던 화소(P(i, j))와 동일하므로 상세한 설명이 생략되어도 무방하다.
화소(P(i, j)’의 경우에는 제1 트랜지스터(T1(i, j)’)의 제1 전극이 제1 전원 라인들 중 j+1번째 제1 전원 라인(VDDLj+1’)에 전기적으로 접속된다. 제1 전원(ELVDD)이 화소(P(i, j)’의 제1 트랜지스터(T1(i, j)’)의 제1 전극에 공급된다.
화소(P(i, j+1)’의 경우에는 j+1번째 제1 전원 라인(VDDLj+1’)에 직접 접속되지 않는다. 제1 전원(ELVDD)이 화소(P(i, j)’의 제1 트랜지스터(T1(i, j)’)가 턴-온되는 경우에만 화소(P(i, j+1)’공급된다. 즉, 화소(P(i, j)’에 제1 방향으로 이웃하는 화소(P(i, j+1)’는 화소(P(i, j)’의 제1 트랜지스터(T1(i, j)’)를 통해 제1 전원(ELVDD)을 공급받는다.
도 5의 화소 구조를 가지는 디스플레이 패널(100)은 하나의 j+1번째 제1 전원 라인(VDDLj+1’) 및 제1 트랜지스터(T1(i, j)’)를 사용하여 두 개의 구동 트랜지스터들(DT(i, j), DT(i, j+1))에 제1 전원(ELVDD)을 전달할 수 있다. 이 경우, 제1 방향으로 이웃한 화소들이 모두 다른 제1 전원 라인 및 제1 트랜지스터를 사용하여 제1 전원을 공급받는 경우에 비해 트랜지스터들 및 제1 전원 라인들이 차지하는 면적이 감소하므로 고해상도를 가지는 디스플레이 패널을 구현하기에 유리하다는 장점이 있다.
화소(P(i, j)’의 경우에는 제5 트랜지스터(T5(i, j)’)의 제2 전극이 초기화 전원 라인들 중 j번째 초기화 전원 라인(INITLj’)에 전기적으로 접속된다. 초기화 전원(Vinit)이 제5 트랜지스터(T5(i, j)’)의 제2 전극에 공급된다.
화소(P(i, j-1)’의 경우에는 제5 트랜지스터(T5(i, j-1)’)의 제2 전극이 초기화 전원 라인들 중 j번째 초기화 전원 라인(INITLj’)에 전기적으로 접속된다. 즉, 화소(P(i, j)’에 초기화 전원(Vinit)을 공급하는 초기화 전원 라인(INITj’)은 화소(P(i, j)’에 제1 방향의 반대 방향으로 이웃하는 화소(P(i, j-1)’에도 초기화 전원(Vinit)을 공급한다.
도 5의 화소 구조를 가지는 디스플레이 패널(100)은 하나의 j번째 초기화 전원 라인(INITLj’)을 사용하여 두 개의 유기발광다이오드들(OLED(i, j), OLED(i, j-1))에 초기화 전원(Vinit)을 전달할 수 있다. 이 경우, 제1 방향으로 이웃한 화소들이 모두 다른 초기화 전원 라인을 사용하여 초기화 전원을 공급받는 경우에 비해 초기화 전원 라인들이 차지하는 면적이 감소하므로 고해상도를 가지는 디스플레이 패널을 구현하기에 유리하다는 장점이 있다.
도 6은 도 1의 유기전계발광 표시장치의 화소들이 발광 제어 라인을 공유하는 것을 설명하기 위한 도면이다. 도 6에서, 화소들(P(i, j)’’ 및 P(i+1, j)’’)이 표시되었고, 화소(P(i, j)’’)는 도 2에서 도시되었던 화소(P(i, j))에 대응하므로 상세한 설명이 생략되어도 무방하다.
화소(P(i, j)’’)의 경우 제1 트랜지스터(T1(i, j)’’)의 게이트 전극에 i번째 발광 제어 신호(Ei)가 공급되나, 화소(P(i+1, j)’’)의 경우 제4 트랜지스터(T4(i+1, j)’’)의 게이트 전극에 i번째 발광 제어 신호(Ei)가 공급된다. 화소(P(i, j)’’)의 제1 트랜지스터(T1(i, j)’’)의 게이트 전극에 i번째 발광 제어 신호(Ei)를 공급하는 발광 제어 라인(ELi)은 화소(P(i, j)’’)에 제2 방향으로 이웃하는 화소(P(i+1, j)’’)의 제4 트랜지스터(T4(i+1, j)’’)의 게이트 전극에도 i번째 발광 제어 신호(Ei)를 공급한다.
도 6의 화소 구조를 가지는 디스플레이 패널(100)은 하나의 i번째 발광 제어 라인(ELi)을 사용하여 화소(P(i, j)’’)의 제1 트랜지스터(T1(i, j)’’)의 게이트 전극 및 화소(P(i+1, j)’’)의 제4 트랜지스터(T4(i+1, j)’’)의 게이트 전극에 i번째 발광 제어 신호(Ei)를 전달할 수 있다. 이 경우, 제2 방향으로 이웃한 화소들이 모두 두 개의 별도의 발광 제어 라인들을 사용하여 발광 제어 신호들을 공급받는 경우에 비해 발광 제어 라인들이 차지하는 면적이 감소하므로 고해상도를 가지는 디스플레이 패널을 구현하기에 유리하다는 장점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
DT(i, j): 구동 트랜지스터
T1(i, j) 내지 T5(i, j): 제1 내지 제5 트랜지스터
Cstg(i, j): 스토리지 커패시터

Claims (18)

  1. 유기발광다이오드 및 상기 유기발광다이오드에 전류를 공급하는 구동 회로를 포함하고,
    상기 구동 회로는,
    그 게이트 전극이 제1 노드에 전기적으로 접속되고, 그 제1 전극이 제2 노드에 전기적으로 접속되며, 그 제2 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속되는 구동 트랜지스터;
    그 게이트 전극에 제1 발광 제어 신호가 공급되고, 그 제1 전극에 제1 전원이 공급되며, 그 제2 전극이 상기 제2 노드에 전기적으로 접속되는 제1 트랜지스터;
    그 게이트 전극에 스캔 신호가 공급되고, 그 제1 전극이 상기 제2 노드에 전기적으로 접속되며, 그 제2 전극이 상기 제1 노드에 전기적으로 접속되는 제2 트랜지스터;
    그 게이트 전극에 상기 스캔 신호가 공급되고, 그 제1 전극에 데이터 전압이 공급되며, 그 제2 전극이 제3 노드에 전기적으로 접속되는 제3 트랜지스터;
    그 게이트 전극에 상기 제1 발광 제어 신호와 다른 제2 발광 제어 신호가 공급되고, 그 제1 전극이 상기 제3 노드에 전기적으로 접속되며, 그 제2 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속된 제4 트랜지스터;
    그 게이트 전극에 상기 스캔 신호가 공급되고, 그 제1 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속되며, 그 제2 전극에 초기화 전원이 공급되는 제5 트랜지스터; 및
    상기 제1 노드와 상기 제3 노드 사이에 전기적으로 접속된 스토리지 커패시터를 포함하며,
    상기 유기발광다이오드의 캐소드 전극에 제2 전원이 공급되는 화소.
  2. 제1항에 있어서,
    상기 구동 트랜지스터 및 상기 제1 내지 제5 트랜지스터는 n 채널형 트랜지스터인 화소.
  3. 제1항에 있어서,
    1프레임 기간 내에서 상기 제1 발광 제어 신호가 공급되는 구간의 길이가 상기 1 프레임 기간 내에서 상기 제2 발광 제어 신호가 공급되는 구간의 길이에 대응하고,
    상기 1프레임 기간은 제1 내지 제7 기간을 포함하고,
    상기 제1 발광 제어 신호는 상기 제1, 제2, 제3 및 제7 기간 동안 하이 레벨을 가지고 상기 제4 내지 제6 기간 동안 로우 레벨을 가지며,
    상기 제2 발광 제어 신호는 상기 제1, 제6 및 제7 기간 동안 하이 레벨을 가지고 상기 제2 내지 제5 기간 동안 로우 레벨을 가지며,
    상기 스캔 신호는 상기 제3 및 제4 기간 동안 하이 레벨을 가지고 상기 제1, 제2, 제5, 제6 및 제7 기간 동안 로우 레벨을 가지며,
    상기 유기발광다이오드는 상기 제1, 제2 및 제7 기간에만 발광하는 화소.
  4. 제3항에 있어서,
    상기 제3 기간에서, 상기 제1, 제2, 제3 및 제5 트랜지스터가 턴-온되고 상기 제4 트랜지스터가 턴-오프되고,
    상기 제1 노드에 상기 제1 전원이 공급되는 화소.
  5. 제3항에 있어서,
    상기 제4 기간에서, 상기 제2, 제3 및 제5 트랜지스터가 턴-온되고 상기 제1 및 제4 트랜지스터가 턴-오프되고,
    상기 제1 노드 및 상기 제2 노드가 전기적으로 접속되어 상기 구동 트랜지스터가 다이오드-연결(diode-connected)되며,
    상기 스토리지 커패시터의 양단 사이 전압 레벨이 아래 수학식에 의해 표현되는 화소.
    Figure 112015083345058-pat00010

    (Vstg: 상기 스토리지 커패시터의 양단 사이 전압 레벨 차, Vinit: 상기 초기화 전원의 전압 레벨, Vth: 상기 구동 트랜지스터의 문턱 전압, Vdata: 상기 데이터 전압의 레벨)
  6. 제3항에 있어서,
    상기 제7 기간에서, 상기 제1 및 제4 트랜지스터가 턴-온되고 상기 제2, 제3 및 제5 트랜지스터가 턴-오프되고,
    상기 제3 노드와 상기 유기발광다이오드의 애노드 전극이 전기적으로 접속되며,
    상기 구동 트랜지스터의 상기 제1 전극와 상기 제2 전극 사이 흐르는 전류의 레벨은 아래 수학식에 의해 표현되는 화소.
    Figure 112015083345058-pat00011

    (Ids: 상기 구동 트랜지스터의 상기 제1 전극과 상기 제2 전극 사이 흐르는 전류의 레벨, k: 비례 상수, Vgs: 상기 구동 트랜지스터의 상기 게이트 전극과 상기 제2 전극 사이 전압 레벨 차, Vinit: 상기 초기화 전원의 전압 레벨, Vth: 상기 구동 트랜지스터의 문턱 전압, Vdata: 상기 데이터 전압의 레벨)
  7. 디스플레이 패널; 및
    상기 디스플레이 패널을 구동하는 디스플레이 패널 구동부를 포함하고,
    상기 디스플레이 패널은,
    화소들;
    상기 화소들에 스캔 신호들을 전달하는 m(m은 2 이상의 자연수)개의 스캔 라인들;
    상기 화소들에 발광 제어 신호들을 전달하는 m+1개의 발광 제어 라인들; 및
    상기 화소들에 데이터 전압들을 전달하는 n(n은 자연수)개의 데이터 라인들을 포함하며,
    상기 디스플레이 패널 구동부는,
    수신된 영상 신호들을 기반으로 상기 데이터 전압들을 생성하는 데이터 구동부; 및
    상기 스캔 신호들 및 상기 발광 제어 신호들을 생성하는 신호 구동부를 포함하고,
    상기 화소들 중 i(i는 m 이하의 자연수)번째 행에 배치된 화소는,
    유기발광다이오드;
    그 게이트 전극이 제1 노드에 전기적으로 접속되고, 그 제1 전극이 제2 노드에 전기적으로 접속되며, 그 제2 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속되는 구동 트랜지스터;
    그 게이트 전극에 상기 발광 제어 신호들 중 i번째 발광 제어 신호가 공급되고, 그 제1 전극에 제1 전원이 공급되며, 그 제2 전극이 상기 제2 노드에 전기적으로 접속되는 제1 트랜지스터;
    그 게이트 전극에 상기 스캔 신호들 중 i번째 스캔 신호가 공급되고, 그 제1 전극이 상기 제2 노드에 전기적으로 접속되며, 그 제2 전극이 상기 제1 노드에 전기적으로 접속되는 제2 트랜지스터;
    그 게이트 전극에 상기 i번째 스캔 신호가 공급되고, 그 제1 전극이 상기 데이터 라인들 중 하나에 전기적으로 접속되며, 그 제2 전극이 제3 노드에 전기적으로 접속되는 제3 트랜지스터;
    그 게이트 전극에 상기 발광 제어 신호들 중 i-1번째 발광 제어 신호가 공급되고, 그 제1 전극이 상기 제3 노드에 전기적으로 접속되며, 그 제2 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속된 제4 트랜지스터;
    그 게이트 전극에 상기 i번째 스캔 신호가 공급되고, 그 제1 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속되며, 그 제2 전극에 초기화 전원이 공급되는 제5 트랜지스터; 및
    상기 제1 노드와 상기 제3 노드 사이에 전기적으로 접속된 스토리지 커패시터를 포함하며,
    상기 유기발광다이오드의 캐소드 전극에 제2 전원이 공급되는 유기전계발광 표시장치.
  8. 제7항에 있어서,
    1프레임 기간은 제1 내지 제7 기간을 포함하고,
    상기 i번째 발광 제어 신호는 상기 제1, 제2, 제3 및 제7 기간 동안 하이 레벨을 가지고 상기 제4 내지 제6 기간 동안 로우 레벨을 가지며,
    상기 i-1번째 발광 제어 신호는 상기 제1, 제6 및 제7 기간 동안 하이 레벨을 가지고 상기 제2 내지 제5 기간 동안 로우 레벨을 가지며,
    상기 i번째 스캔 신호는 상기 제3 및 제4 기간 동안 하이 레벨을 가지고 상기 제1, 제2, 제5, 제6 및 제7 기간 동안 로우 레벨을 가지며,
    상기 유기발광다이오드는 상기 제1, 제2 및 제7 기간 동안에만 발광하는 유기전계발광 표시장치.
  9. 제8항에 있어서,
    상기 제4 기간에서, 상기 제2, 제3 및 제5 트랜지스터가 턴-온되고 상기 제1 및 제4 트랜지스터가 턴-오프되고,
    상기 제1 노드 및 상기 제2 노드가 전기적으로 접속되어 상기 구동 트랜지스터가 다이오드-연결(diode-connected)되며,
    상기 스토리지 커패시터의 양단 사이 전압 레벨이 아래 수학식에 의해 표현되는 유기전계발광 표시장치.
    Figure 112015083345058-pat00012

    (Vstg: 상기 스토리지 커패시터의 양단 사이 전압 레벨 차, Vinit: 상기 초기화 전원의 전압 레벨, Vth: 상기 구동 트랜지스터의 문턱 전압, Vdata: 상기 데이터 라인들 중 하나에 공급되는 전압의 레벨)
  10. 제8항에 있어서,
    상기 제7 기간에서, 상기 제1 및 제4 트랜지스터가 턴-온되고 상기 제2, 제3 및 제5 트랜지스터가 턴-오프되고,
    상기 제3 노드와 상기 유기발광다이오드의 애노드 전극이 전기적으로 접속되며,
    상기 구동 트랜지스터의 상기 제1 전극와 상기 제2 전극 사이 흐르는 전류의 레벨은 아래 수학식에 의해 표현되는 유기전계발광 표시장치.
    Figure 112021098103985-pat00013

    (Ids: 상기 구동 트랜지스터의 상기 제1 전극과 상기 제2 전극 사이 흐르는 전류의 레벨 k: 비례 상수, Vgs: 상기 구동 트랜지스터의 상기 게이트 전극과 상기 제2 전극 사이 전압 레벨 차, Vinit: 상기 초기화 전원의 전압 레벨, Vth: 상기 구동 트랜지스터의 문턱 전압, Vdata: 상기 데이터 전압의 레벨)
  11. 제7항에 있어서,
    상기 유기전계발광 표시장치는 상기 제1 전원 및 상기 초기화 전원을 생성하는 전원 공급부를 더 포함하고,
    상기 디스플레이 패널은 상기 화소들에 상기 제1 전원을 전달하는 제1 전원 라인들 및 상기 화소들에 상기 초기화 전원을 전달하는 초기화 전원 라인들을 더 포함하며,
    상기 화소들은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열되고,
    1프레임 기간 내에서 상기 발광 제어 신호들이 공급되는 구간의 길이는 서로 대응하고,
    상기 스캔 신호들 및 상기 발광 제어 신호들은 상기 제1 방향으로 연장되며, 상기 1프레임 기간 내에서 상기 스캔 신호들 또는 상기 발광 제어 신호들은 상기 제2 방향으로 순차적으로 공급되며,
    상기 제1 전원 라인들 및 상기 초기화 전원 라인들은 상기 제2 방향으로 연장되는 유기전계발광 표시장치.
  12. 제11항에 있어서,
    상기 제1 트랜지스터의 제1 전극은 상기 제1 전원 라인들 중 하나에 전기적으로 접속되고,
    상기 화소에 상기 제1 방향으로 이웃하는 화소는 상기 제1 트랜지스터를 통해 상기 제1 전원을 공급받는 유기전계발광 표시장치.
  13. 제11항에 있어서,
    상기 화소에 상기 초기화 전원을 공급하는 초기화 전원 라인은 상기 화소에 상기 제1 방향의 반대 방향으로 이웃하는 화소에도 초기화 전원을 공급하는 유기전계발광 표시장치.
  14. 제11항에 있어서,
    상기 화소의 구조는 상기 화소에 상기 제2 방향으로 이웃하는 화소의 구조에 대응하고,
    상기 발광 제어 라인들 중 상기 제1 트랜지스터의 게이트 전극에 상기 i번째 발광 제어 신호를 공급하는 발광 제어 라인은 상기 화소에 상기 제2 방향으로 이웃하는 화소의 제4 트랜지스터의 게이트 전극에도 상기 i번째 발광 제어 신호를 공급하는 유기전계발광 표시장치.
  15. 유기발광다이오드;
    그 게이트 전극이 제1 노드에 전기적으로 접속되고, 그 제1 전극이 제2 노드에 전기적으로 접속되며, 그 제2 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속되는 구동 트랜지스터;
    그 게이트 전극에 제1 발광 제어 신호가 공급되고, 그 제1 전극에 제1 전원이 공급되며, 그 제2 전극이 상기 제2 노드에 전기적으로 접속되는 제1 트랜지스터;
    그 게이트 전극에 스캔 신호가 공급되고, 그 제1 전극이 상기 제2 노드에 전기적으로 접속되며, 그 제2 전극이 상기 제1 노드에 전기적으로 접속되는 제2 트랜지스터;
    그 게이트 전극에 상기 스캔 신호가 공급되고, 그 제1 전극에 데이터 전압이 공급되며, 그 제2 전극이 제3 노드에 전기적으로 접속되는 제3 트랜지스터;
    그 게이트 전극에 상기 제1 발광 제어 신호와 다른 제2 발광 제어 신호가 공급되고, 그 제1 전극이 상기 제3 노드에 전기적으로 접속되며, 그 제2 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속된 제4 트랜지스터;
    그 게이트 전극에 상기 스캔 신호가 공급되고, 그 제1 전극이 상기 유기발광다이오드의 애노드 전극에 전기적으로 접속되며, 그 제2 전극에 초기화 전원이 공급되는 제5 트랜지스터; 및
    상기 제1 노드와 상기 제3 노드 사이에 전기적으로 접속된 스토리지 커패시터를 포함하는 화소의 구동 방법으로,
    상기 스캔 신호 및 상기 제1 발광 제어 신호를 공급하는 것에 의해 상기 제1 노드에 상기 제1 전원을 공급하는 초기화 단계;
    상기 스캔 신호를 공급하는 것에 의해 상기 구동 트랜지스터에 상기 제1 전원을 공급하지 않고 상기 구동 트랜지스터를 다이오드 연결시키는 문턱 전압 보상 단계;
    상기 제1 발광 제어 신호 및 상기 제2 발광 제어 신호를 공급하는 것에 의해 상기 유기발광다이오드를 발광시키는 발광 단계를 포함하는 화소의 구동 방법.
  16. 제15항에 있어서,
    1프레임 기간 내에서 상기 제1 발광 제어 신호가 공급되는 구간의 길이가 상기 1 프레임 기간 내에서 상기 제2 발광 제어 신호가 공급되는 구간의 길이에 대응하고,
    상기 1프레임 기간 내에서 상기 제1 발광 제어 신호가 공급되기 시작하는 타이밍이 상기 1프레임 기간 내에서 상기 제2 발광 제어 신호가 공급되기 시작하는 타이밍보다 늦은 화소의 구동 방법.
  17. 제15항에 있어서,
    상기 문턱 전압 보상 단계에서,
    상기 제2, 제3 및 제5 트랜지스터가 턴-온되고 상기 제1 및 제4 트랜지스터가 턴-오프되고,
    상기 제1 노드 및 상기 제2 노드가 전기적으로 접속되어 상기 구동 트랜지스터가 다이오드-연결(diode-connected)되며,
    상기 스토리지 커패시터의 양단 사이 전압 레벨이 아래 수학식에 의해 표현되는 화소의 구동 방법.
    Figure 112015083345058-pat00014

    (Vstg: 상기 스토리지 커패시터의 양단 사이 전압 레벨 차, Vinit: 상기 초기화 전원의 전압 레벨, Vth: 상기 구동 트랜지스터의 문턱 전압, Vdata: 상기 데이터 전압의 레벨)
  18. 제15항에 있어서,
    상기 발광 단계에서,
    상기 제1 및 제4 트랜지스터가 턴-온되고 상기 제2, 제3 및 제5 트랜지스터가 턴-오프되고,
    상기 제3 노드와 상기 유기발광다이오드의 애노드 전극이 전기적으로 접속되며,
    상기 구동 트랜지스터의 상기 제1 전극와 상기 제2 전극 사이 흐르는 전류의 레벨은 아래 수학식에 의해 표현되는 화소의 구동 방법.
    Figure 112015083345058-pat00015

    (Ids: 상기 구동 트랜지스터의 상기 제1 전극과 상기 제2 전극 사이 흐르는 전류의 레벨, k: 비례 상수, Vgs: 상기 구동 트랜지스터의 상기 게이트 전극과 상기 제2 전극 사이 전압 레벨 차, Vinit: 상기 초기화 전원의 전압 레벨, Vth: 상기 구동 트랜지스터의 문턱 전압, Vdata: 상기 데이터 전압의 레벨)
KR1020150121004A 2015-08-27 2015-08-27 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법 KR102389343B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150121004A KR102389343B1 (ko) 2015-08-27 2015-08-27 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
US15/232,698 US10074305B2 (en) 2015-08-27 2016-08-09 Pixel, organic light emitting display device including the pixel, and method of driving the pixel
CN201610738684.4A CN106486054B (zh) 2015-08-27 2016-08-26 像素、包括像素的有机发光显示设备及驱动像素的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150121004A KR102389343B1 (ko) 2015-08-27 2015-08-27 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법

Publications (2)

Publication Number Publication Date
KR20170026763A KR20170026763A (ko) 2017-03-09
KR102389343B1 true KR102389343B1 (ko) 2022-04-25

Family

ID=58096854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150121004A KR102389343B1 (ko) 2015-08-27 2015-08-27 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법

Country Status (3)

Country Link
US (1) US10074305B2 (ko)
KR (1) KR102389343B1 (ko)
CN (1) CN106486054B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180001638A (ko) 2016-06-24 2018-01-05 삼성디스플레이 주식회사 박막 트랜지스터 기판, 및 표시 장치
CN106782272B (zh) * 2017-01-18 2021-01-15 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN107346654B (zh) * 2017-08-29 2023-11-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
KR102345423B1 (ko) * 2017-10-31 2021-12-29 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
KR102542340B1 (ko) 2018-02-26 2023-06-12 삼성디스플레이 주식회사 표시 장치
KR102627270B1 (ko) * 2018-06-05 2024-01-22 엘지디스플레이 주식회사 전계발광 표시장치
US11289022B2 (en) * 2018-07-24 2022-03-29 Chongqing Boe Optoelectronics Technology Co., Ltd. Pixel driving circuit, method, and display apparatus
US10964262B1 (en) * 2018-08-30 2021-03-30 Apple Inc. Systems and methods for reducing visual artifacts in displays due to refresh rate
KR102647022B1 (ko) * 2018-12-19 2024-03-14 엘지디스플레이 주식회사 전계발광 표시장치
KR102581375B1 (ko) * 2018-12-31 2023-09-22 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
WO2020148958A1 (ja) * 2019-01-16 2020-07-23 ソニーセミコンダクタソリューションズ株式会社 電気光学装置及び電子機器
CN109584795A (zh) * 2019-01-29 2019-04-05 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
CN109817163A (zh) * 2019-03-18 2019-05-28 合肥京东方光电科技有限公司 像素驱动电路和显示面板及其驱动方法、显示装置
TWI731462B (zh) * 2019-11-05 2021-06-21 友達光電股份有限公司 畫素電路、畫素結構與相關的畫素矩陣
CN111028780A (zh) * 2019-12-03 2020-04-17 武汉华星光电半导体显示技术有限公司 Amoled的像素补偿电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080122381A1 (en) 2006-06-27 2008-05-29 Lg Philips Lcd Co., Ltd Pixel circuit of organic light emitting display
US20110157126A1 (en) 2009-12-31 2011-06-30 Bo-Yong Chung Pixel circuit and organic light emitting diode display device using the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060054603A (ko) * 2004-11-15 2006-05-23 삼성전자주식회사 표시 장치 및 그 구동 방법
KR101202039B1 (ko) * 2006-06-27 2012-11-16 엘지디스플레이 주식회사 유기전계발광표시장치의 화소 회로
KR101030002B1 (ko) * 2009-10-08 2011-04-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR101797161B1 (ko) * 2010-12-23 2017-11-14 삼성디스플레이 주식회사 화소 및 이를 이용한 유기 발광 표시 장치
CN104167168B (zh) * 2014-06-23 2016-09-07 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
KR102367483B1 (ko) * 2014-09-23 2022-02-25 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
CN104465715B (zh) * 2014-12-30 2017-11-07 上海天马有机发光显示技术有限公司 像素电路、驱动方法、显示面板及显示装置
CN104751798B (zh) * 2015-04-10 2016-03-30 京东方科技集团股份有限公司 像素驱动电路、显示装置和像素驱动方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080122381A1 (en) 2006-06-27 2008-05-29 Lg Philips Lcd Co., Ltd Pixel circuit of organic light emitting display
KR101279115B1 (ko) 2006-06-27 2013-06-26 엘지디스플레이 주식회사 유기전계발광표시장치의 화소 회로
US20110157126A1 (en) 2009-12-31 2011-06-30 Bo-Yong Chung Pixel circuit and organic light emitting diode display device using the same

Also Published As

Publication number Publication date
CN106486054A (zh) 2017-03-08
US10074305B2 (en) 2018-09-11
KR20170026763A (ko) 2017-03-09
US20170061880A1 (en) 2017-03-02
CN106486054B (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
KR102389343B1 (ko) 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
KR102383741B1 (ko) 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
CN107424563B (zh) 有机发光二极管显示装置
KR102111747B1 (ko) 유기전계발광 표시장치
US9823729B2 (en) Display apparatus and method of driving the same
KR102016614B1 (ko) 유기전계발광 표시장치와 그 구동방법
JP5065351B2 (ja) 有機電界発光表示装置
JP5074468B2 (ja) 画素及びこれを用いた有機電界発光表示装置
KR101008438B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101279115B1 (ko) 유기전계발광표시장치의 화소 회로
KR102081993B1 (ko) 유기전계발광 표시장치와 그 구동방법
KR100952836B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR102595130B1 (ko) 발광 표시 장치 및 이의 구동 방법
KR20170039052A (ko) 유기발광다이오드 표시장치
CN111326100B (zh) 电致发光显示装置
KR101142660B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US10235942B2 (en) Organic light emitting display panel and organic light emitting display device including the same
KR20100069427A (ko) 유기발광다이오드 표시장치
KR102113539B1 (ko) 유기발광표시장치
KR20150051364A (ko) 유기전계발광 표시장치와 그 구동방법
KR100858613B1 (ko) 유기전계발광 표시장치
US8432336B2 (en) Pixel and organic light emitting display device using the same
KR102189556B1 (ko) 유기발광표시장치
KR102431625B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102316984B1 (ko) 유기발광표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant