KR20230150818A - 다중 몰딩층을 갖는 몰딩부를 채택한 픽셀 모듈 및디스플레이 장치 - Google Patents

다중 몰딩층을 갖는 몰딩부를 채택한 픽셀 모듈 및디스플레이 장치 Download PDF

Info

Publication number
KR20230150818A
KR20230150818A KR1020237030405A KR20237030405A KR20230150818A KR 20230150818 A KR20230150818 A KR 20230150818A KR 1020237030405 A KR1020237030405 A KR 1020237030405A KR 20237030405 A KR20237030405 A KR 20237030405A KR 20230150818 A KR20230150818 A KR 20230150818A
Authority
KR
South Korea
Prior art keywords
layer
light
molding
light emitting
pixel
Prior art date
Application number
KR1020237030405A
Other languages
English (en)
Inventor
민준홍
유익규
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Publication of KR20230150818A publication Critical patent/KR20230150818A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시의 하나 이상의 실시예들에 따른 픽셀 모듈은, 회로 기판, 상기 회로 기판 상에 정렬된 유닛 픽셀들, 및 상기 유닛 픽셀들을 덮는 몰딩부를 포함한다. 상기 몰딩부는 광 확산층 및 상기 광 확산층을 덮는 블랙 몰딩층을 포함한다.

Description

다중 몰딩층을 갖는 몰딩부를 채택한 픽셀 모듈 및 디스플레이 장치
예시적인 실시예들은 디스플레이 장치에 관한 것으로, 특히, 다중 몰딩층을 갖는 몰딩부를 채택한 픽셀 모듈 및 그것을 갖는 디스플레이 장치에 관한 것이다.
발광소자는 무기 광원인 발광 다이오드를 이용한 반도체 소자로, 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
한편, 종래의 발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되었는데, 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 디스플레이 장치가 개발되고 있다. 이러한 디스플레이는 마이크로 LED 디스플레이로 지칭되기도 한다.
디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합 색을 이용하여 다양한 색상을 구현한다. 디스플레이 장치는 다양한 이미지를 구현하기 위해 복수의 픽셀을 포함하고, 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비한다. 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
마이크로 LED 디스플레이의 경우, 각 서브 픽셀에 대응하여 마이크로 LED가 2차원 평면상에 배열되고, 이에 따라 하나의 기판 상에 수많은 개수의 마이크로 LED가 배치될 필요가 있다. 그런데 마이크로 LED는 그 크기가 예컨대 200마이크로 이하 나아가 100마이크로 이하로 대단히 작으며, 이러한 작은 크기로 인해 다양한 문제점이 발생한다. 특히, 작은 크기의 발광 다이오드를 핸들링하는 것이 어려워 디스플레이용 패널 상에 발광 다이오드를 직접 실장하는 것이 용이하지 않다.
한편, 인접한 서브 픽셀들 간의 광 간섭은 고 색재현성을 어렵게 하며 또한 높은 콘트라스트를 달성하기 어렵게 한다. 더욱이, 지향각에 따른 색 편차를 줄일 것이 요구된다.
예시적인 실시예들은 지향각에 따른 색 편차를 줄일 수 있는 픽셀 모듈 및 디스플레이 장치를 제공한다.
예시적인 실시예들은 광 간섭을 방지하여 고 색재현성을 달성할 수 있는 픽셀 모듈 및 디스플레이 장치를 제공한다.
본 개시의 하나 이상의 실시예들에 따른 픽셀 모듈은, 회로 기판, 상기 회로 기판 상에 정렬된 유닛 픽셀들, 및 상기 유닛 픽셀들을 덮는 몰딩부를 포함한다. 상기 몰딩부는 광 확산층 및 상기 광 확산층을 덮는 블랙 몰딩층을 포함한다.
본 개시의 하나 이상의 실시예에 따른 디스플레이 장치는, 패널 기판 및 상기 패널 기판 상에 배치된 복수의 픽셀 모듈들을 포함한다. 상기 픽셀 모듈들은 각각, 회로 기판, 상기 회로 기판 상에 정렬된 유닛 픽셀들, 상기 유닛 픽셀들을 덮는 몰딩부를 포함한다. 상기 몰딩부는 광 확산층 및 상기 광 확산층을 덮는 블랙 몰딩층을 포함한다.
도 1은 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 2는 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 평면도이다.
도 3A는 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 3B는 도 3A의 절취선 A-A'를 따라 취해진 개략적인 단면도이다.
도 4A는 일 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 평면도이다.
도 4B는 도 4A의 절취선 B-B'를 따라 취해진 개략적인 단면도이다.
도 4C는 도 4A의 절취선 C-C'를 따라 취해진 개략적인 단면도이다.
도 5A는 일 실시예에 따른 픽셀 모듈을 설명하기 위해 도 2의 절취선 D-D'를 따라 취해진 개략적인 부분 단면도이다.
도 5B는 일 실시예에 따른 픽셀 모듈을 설명하기 위해 도 2의 절취선 E-E'를 따라 취해진 개략적인 부분 단면도이다.
도 6A 및 도 6B는 또 다른 실시예에 따른 픽셀 모듈을 설명하기 위해 도 2의 절취선 D-D' 및 E-E'를 따라 취해진 개략적인 부분 단면도들이다.
도 7A는 또 다른 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 단면도이다.
도 7B는 또 다른 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 평면도이다.
도 8은 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 부분 단면도이다.
도 9는 또 다른 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 부분 단면도이다.
도 10A, 도 10B, 및 도 10C는 일 실시예 따른 픽셀 모듈을 제조하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 11A, 도 11B, 도 11C, 도 11D, 및 도 11E는 다양한 몰딩부 구조에 따른 픽셀 모듈의 정규화된(normalized) 광 분포를 나타내는 그래프들이다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 개시가 속하는 기술분야의 통상의 기술자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 개시는 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분에 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 개시의 하나 이상의 실시예들에 따른 픽셀 모듈은, 회로 기판, 상기 회로 기판 상에 정렬된 유닛 픽셀들, 및 상기 유닛 픽셀들을 덮는 몰딩부를 포함한다. 상기 몰딩부는 광 확산층 및 상기 광 확산층을 덮는 블랙 몰딩층을 포함한다.
상기 광 확산층은 투명 매트릭스 및 상기 투명 매트릭스 내에 실리카 또는 TiO2 입자를 포함할 수 있다.
상기 블랙 몰딩층은 매트릭스 및 상기 매트릭스 내에 광 흡수 물질을 포함할 수 있다.
나아가, 상기 광 흡수 물질은 카본 블랙을 포함할 수 있다.
상기 카본 블랙은 유기 또는 무기 입자 표면에 코팅된 것일 수 있다.
상기 무기 입자는 실리카 또는 TiO2를 포함할 수 있다.
일 실시예에 있어서, 상기 블랙 몰딩층은 광 흡수 물질의 농도가 서로 다른 복수의 층을 포함할 수 있다.
상기 복수의 층에서, 광 흡수 물질의 농도가 높은 층이 상기 광 확산층으로부터 멀리 떨어져 배치될 수 있다.
다른 실시예에 있어서, 상기 블랙 몰딩층 내의 광 흡수 물질의 농도는 상기 광 확산층으로부터 상기 블랙 몰딩층의 두께 방향으로 점진적으로 감소할 수 있다.
상기 몰딩부는 상기 유닛 픽셀과 상기 광 확산층 사이에 배치된 투명 몰딩층을 더 포함할 수 있다.
상기 유닛 픽셀은 서로 이웃하여 배치된 적어도 3개의 발광 소자들을 포함할 수 있다.
나아가, 상기 유닛 픽셀은 상기 발광 소자들 사이에 배치된 단차 조절층을 더 포함할 수 있다.
상기 광 확산층 및 상기 블랙 몰딩층의 적어도 하나는 상기 회로 기판의 수평 방향을 따라 두께가 변할 수 있다.
상기 블랙 몰딩층은 상기 유닛 픽셀들 사이의 영역보다 상기 유닛 픽셀 상부에서 더 작은 두께를 가질 수 있다.
상기 보호층의 상면과 상기 연결 전극들이 상면은 서로 나란할 수 있다.
상기 몰딩부는 50um 내지 400um 범위 내의 두께를 가질 수 있다.
나아가, 상기 몰딩부는 상기 광 확산층과 상기 블랙 몰딩층을 포함하는 필름을 이용하여 진공 라미네이션 기술을 이용하여 형성될 수 있다.
상기 픽셀 모듈은 지향각이 120도 이하이고, +- 45도 범위에서 최대 △u'v'는 0.01을 초과하지 않을 수 있다.
본 개시의 하나 이상의 실시예에 따른 디스플레이 장치는, 패널 기판 및 상기 패널 기판 상에 배치된 복수의 픽셀 모듈들을 포함한다. 상기 픽셀 모듈들은 각각, 회로 기판, 상기 회로 기판 상에 정렬된 유닛 픽셀들, 상기 유닛 픽셀들을 덮는 몰딩부를 포함한다. 상기 몰딩부는 광 확산층 및 상기 광 확산층을 덮는 블랙 몰딩층을 포함한다.
상기 몰딩부는 상기 유닛 픽셀과 상기 광 확산층 사이에 배치된 투명 몰딩층을 더 포함할 수 있다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예를 보다 상세하게 설명한다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 장치(10000)를 설명하기 위한 개략적인 평면도이고, 도 2는 일 실시예에 따른 픽셀 모듈(1000)을 설명하기 위한 개략적인 평면도이다.
도 1 및 도 2를 참조하면, 디스플레이 장치(10000)는 패널 기판(2100) 및 복수의 픽셀 모듈(1000)을 포함할 수 있다.
디스플레이 장치(10000)는, 특별히 한정되는 것은 아니나, 마이크로 LED TV, 스마트 워치, VR 헤드셋과 같은 VR 디스플레이 장치, 또는 증강 현실 안경과 같은 AR 디스플레이 장치를 포함할 수 있다.
패널 기판(2100)은 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 일 실시예에서, 패널 기판(2100)은 내부에 배선 및 저항을 포함할 수 있으며, 다른 실시예에서, 패널 기판(2100)은 배선, 트랜지스터 및 커패시터들을 포함할 수 있다. 패널 기판(2100)은 또한 배치된 회로에 전기적으로 접속할 수 있는 패드들을 상면에 가질 수 있다.
일 실시예에 있어서, 복수의 픽셀 모듈들(1000)이 패널 기판(2100) 상에 정렬된다. 각 픽셀 모듈(1000)은 회로 기판(1001), 회로 기판(1001) 상에 배치된 복수의 유닛 픽셀들(100), 및 유닛 픽셀들(100)을 덮는 몰딩부(200)를 포함할 수 있다. 다른 실시예에 있어서, 복수의 유닛 픽셀들(100)이 직접 패널 기판(2100) 상에 배열되고, 몰딩부(200)가 유닛 픽셀들(100)을 덮을 수도 있다.
각 유닛 픽셀(100)은 복수의 발광 소자들(10a, 10b, 10c)을 포함한다. 발광소자들(10a, 10b, 10c)은 서로 다른 색상의 광을 방출할 수 있다. 각 유닛 픽셀(100) 내의 발광 소자들(10a, 10b, 10c)은 도 2에 도시한 바와 같이 일렬로 배열될 수 있다. 일 실시예에 있어서, 발광소자들(10a, 10b, 10c)은 이미지가 구현되는 디스플레이 화면에 대해 수직 방향으로 배열될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 발광소자들(10a, 10b, 10c)은 이미지가 구현되는 디스플레이 화면에 대해 수평 방향으로 배열될 수도 있다.
발광 소자들(10a, 10b, 10c)을 패널 기판(2100) 상에 직접 실장할 경우, 핸들링이 어려운 발광 소자들의 실장 불량이 발생하기 쉽다. 이 경우, 패널 기판(2100)과 함게 발광 소자들을 모두 폐기하게 되어 비용 손실이 크게 발생할 수 있다. 이에 반해, 발광 소자들(10a, 10b, 10c)이 실장된 유닛 픽셀(100)을 먼저 제조하고 양호한 유닛 픽셀들(100)을 선별하여 패널 기판(2100) 상에 실장함으로써 발광 소자 실장 불량에 따른 비용 손실을 줄일 수 있다.
이하에서, 디스플레이 장치(10000) 내에 배치된 발광 소자들(10a, 10b, 10c), 유닛 픽셀(100) 및 픽셀 모듈(1000)의 순서로 디스플레이 장치(10000)의 각 구성 요소를 상세히 설명한다.
우선, 도 3A는 본 개시의 일 실시예에 따른 발광 소자(10a)를 설명하기 위한 개략적인 평면도이고, 도 3B는 도 3A의 절취선 A-A'를 따라 취해진 개략적인 단면도이다. 여기서 발광 소자(10a)를 예를 들어 설명하지만, 발광 소자들(10b, 10c)도 대체로 유사한 구조를 가지므로, 서로 중복되는 설명은 생략한다.
도 3A 및 도 3B를 참조하면, 발광 소자(10a)는 제1 도전형 반도체층(21), 활성층(23), 및 제2 도전형 반도체층(25)을 포함하는 발광 구조체, 오믹 콘택층(27), 제1 콘택 패드(53), 제2 콘택 패드(55), 절연층(59), 제1 전극 패드(61), 및 제2 전극 패드(63)를 포함할 수 있다.
발광 소자(10a)는 평면도에서 보아 장축 및 단축을 갖는 직사각형 형상의 외형을 가질 수 있다. 예를 들어 장축 길이는 100um 이하의 크기를 가질 수 있으며, 단축 길이는 70um 이하의 크기를 가질 수 있다. 발광 소자들(10a, 10b, 10c)은 대체로 유사한 외형 및 크기를 가질 수 있다. 발광 소자(10a)의 형상은 장축 길이와 단축 길이를 갖는 직사각형 형상에 한정되는 것은 아니며, 정사각형 형상 등의 다른 외형 형상일 수도 있다.
발광 구조체, 즉, 제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 기판 상에 성장될 수 있다. 상기 기판은 질화갈륨 기판, GaAs 기판, Si 기판, 사파이어 기판, 특히 패터닝된 사파이어 기판 등 반도체 성장용으로 사용될 수 있는 다양한 기판일 수 있다. 성장 기판은 반도체층들로부터 기계적 연마, 레이저 리프트 오프, 케미컬 리프트 오프 등의 기술을 이용하여 분리될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 기판의 일부가 잔류하여 제1 도전형 반도체층(21)의 적어도 일부를 구성할 수도 있다.
일 실시예에서, 적색 광을 방출하는 발광 소자(10a)의 경우, 반도체층들은 알루미늄 갈륨 비소(aluminum gallium arsenide, AlGaAs), 갈륨 비소 인화물(gallium arsenide phosphide, GaAsP), 알루미늄 갈륨 인듐 인화물(aluminum gallium indium phosphide, AlGaInP), 또는 갈륨 인화물(gallium phosphide, GaP)을 포함할 수 있다.
녹색 광을 방출하는 발광 소자(10b)의 경우, 반도체층들은 인듐 갈륨 질화물(InGaN), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 알루미늄 갈륨 인듐 인화물(AlGaInP), 또는 알루미늄 갈륨 인화물(AlGaP)을 포함할 수 있다.
일 실시예에서, 청색 광을 방출하는 발광 소자(10c)의 경우, 반도체층은 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN), 또는 아연 셀렌화물(zinc selenide, ZnSe)을 포함할 수 있다.
제1 도전형과 제2 도전형은 서로 반대 극성으로서, 제1 도전형이 n형인 경우, 제2 도전형은 p형이며, 제1 도전형이 p형인 경우, 제2 도전형은 n형이 된다.
제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 금속유기화학 기상 성장법(MOCVD)과 같은 공지의 방법을 이용하여 챔버 내에서 기판 상에 성장될 수 있다. 또한, 제1 도전형 반도체층(21)은 n형 불순물 (예를 들어, Si, Ge, Sn)을 포함하고, 제2 도전형 반도체층(25)은 p형 불순물(예를 들어, Mg, Sr, Ba)을 포함한다. 녹색광 또는 청색광을 방출하는 발광 소자(10b 또는 10c)의 경우, 제1 도전형 반도체층(21)은 도펀트로서 Si를 포함하는 GaN 또는 AlGaN을 포함할 수 있고, 제2 도전형 반도체층(25)은 도펀트로서 Mg을 포함하는 GaN 또는 AlGaN을 포함할 수 있다.
도면에서 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25)이 각각 단일층인 것으로 도시하지만, 이들 층들은 다중층일 수 있으며, 또한 초격자층을 포함할 수도 있다. 활성층(23)은 단일양자우물 구조 또는 다중양자우물 구조를 포함할 수 있고, 원하는 파장을 방출하도록 화합물 반도체의 조성비가 조절된다. 예를 들어, 활성층(23)은 청색광, 녹색광, 적색광 또는 자외선을 방출할 수 있다.
제2 도전형 반도체층(25) 및 활성층(23)은 메사(M) 구조를 가지고 제1 도전형 반도체층(21) 상에 배치될 수 있다. 메사(M)는 제2 도전형 반도체층(25) 및 활성층(23)을 포함하며, 도 3B에 도시한 바와 같이, 제1 도전형 반도체층(21)의 일부를 포함할 수도 있다. 메사(M)는 제1 도전형 반도체층(21)의 일부 영역 상에 위치하며, 메사(M) 주위에 제1 도전형 반도체층(21)의 상면이 노출될 수 있다.
본 실시예에 있어서, 메사(M)는 그 주변에 제1 도전형 반도체층(21)을 노출시키도록 형성된다. 다른 실시예에서, 메사(M)를 관통하여 제1 도전형 반도체층(21)을 노출시키는 관통홀이 형성될 수도 있다.
일 실시예에 있어서, 상기 제1 도전형 반도체층(21)은 평평한 광 방출면을 가질 수 있다. 다른 실시예에 있어서, 상기 제1 도전형 반도체층(21)은 광 방출면 측에 표면 텍스쳐링에 의한 요철 패턴을 가질 수 있다. 표면 텍스쳐링은 예를 들어 건식 또는 습식 식각 공정을 이용한 패터닝에 의해 수행될 수 있다. 예를 들어, 제1 도전형 반도체층(21)의 광 방출면에 콘 형상의 돌출부들이 형성될 수 있으며, 콘의 높이는 2 내지 3um, 콘 간격은 1.5 내지 2um, 콘의 바닥 직경은 약 3um 내지 5um 일 수 있다. 콘은 또한 절두형일 수 있으며, 이 경우, 콘의 상면 직경은 약 2 내지 3um 일 수 있다.
다른 실시예에 있어서, 요철 패턴은 제1 요철 패턴과 제1 요철 패턴 상에 추가로 형성된 제2 요철 패턴을 포함할 수 있다.
제1 도전형 반도체층(21)의 표면에 요철 패턴을 형성함으로써 내부 전반사를 줄여 광 추출 효율을 증가시킬 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c) 모두 제1 도전형 반도체층에 표면 텍스쳐링이 수행될 수 있으며, 이에 따라, 제1 내지 제3 발광 소자들(10a, 10b, 10c)에서 방출되는 광의 지향각을 균일화할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 발광 소자들(10a, 10b, 10c) 중 적어도 하나는 요철 패턴을 포함하지 않고 평탄한 면을 가질 수도 있다.
오믹 콘택층(27)은 제2 도전형 반도체층(25) 상에 배치되어 제2 도전형 반도체층(25)에 오믹 콘택한다. 오믹 콘택층(27)은 단일 층, 또는 다중 층으로 형성될 수 있으며, 투명 도전성 산화막 또는 금속막으로 형성될 수 있다. 투명 도전성 산화막은 예를 들어 ITO 또는 ZnO 등을 예로 들 수 있으며, 금속막으로는 Al, Ti, Cr, Ni, Au, Ge, Pt 등의 금속 및 이들의 합금을 예로 들 수 있다.
제1 콘택 패드(53)는 노출된 제1 도전형 반도체층(21) 상에 배치된다. 제1 콘택 패드(53)는 제1 도전형 반도체층(21)에 오믹 콘택할 수 있다. 예를 들어, 제1 콘택 패드(53)는 제1 도전형 반도체층(21)에 오믹 콘택하는 오믹 금속층으로 형성될 수 있다. 제1 콘택 패드(53)의 오믹 금속층은 제1 도전형 반도체층(21)의 반도체 재료에 따라 적합하게 선정될 수 있다. 제1 콘택 패드(53)는 생략될 수도 있다.
제2 콘택 패드(55)는 오믹 콘택층(27) 상에 배치될 수 있다. 제2 콘택 패드(55)는 오믹 콘택층(27)에 전기적으로 접속한다. 제2 콘택 패드(55)는 생략될 수도 있다.
절연층(59)은 메사(M), 오믹 콘택층(27), 제1 콘택 패드(53), 및 제2 콘택 패드(55)를 덮는다. 절연층(59)은 제1 콘택 패드(53) 및 제2 콘택 패드(55)를 노출시키는 개구부들(59a, 59b)을 갖는다. 절연층(59)은 단일층 또는 다중층으로 형성될 수 있다. 절연층(59)은 SiO2, SiNx, Al2O3 등의 절연물질을 포함할 수 있으며, 나아가, 절연층(59)은 굴절률이 서로 다른 절연층들을 적층한 분포 브래그 반사기를 포함할 수도 있다. 예를 들어, 분포 브래그 반사기는 SiO2, Si3N4, SiON, TiO2, Ta2O5, Nb2O5, MgF2 에서 선택된 적어도 2 종류의 절연층을 포함할 수 있다.
분포 브래그 반사기는 활성층(23)에서 방출되는 광을 반사한다. 분포 브래그 반사기는 활성층(23)에서 방출되는 광의 피크 파장을 포함하여 상대적으로 넓은 파장 범위에 걸쳐 높은 반사율을 나타낼 수 있으며, 광의 입사각을 고려하여 설계될 수 있다. 일 실시예에 있어서, 분포 브래그 반사기는 다른 입사각으로 입사되는 광에 비해 입사각 0도로 입사되는 광에 대해 더 높은 반사율을 가질 수 있다. 다른 실시예에 있어서, 분포 브래그 반사기는 입사각 0도로 입사되는 광에 비해 다른 특정 입사각으로 입사되는 광에 대해 더 높은 반사율을 가질 수 있다. 예를 들어, 분포 브래그 반사기는 입사각 0도로 입사되는 광에 비해 입사각 10도로 입사되는 광에 대해 더 높은 반사율을 가질 수 있다.
한편, 청색 발광 소자(10c)의 발광 구조체는 적색 발광 소자(10a) 및 녹색 발광 소자(10b)의 발광 구조체들에 비해 높은 내부 양자 효율을 갖는다. 이에 따라, 청색 발광 소자(10c)는 적색 및 녹색 발광 소자들(10a, 10b)에 비해 높은 광 추출 효율을 나타낼 수 있다. 이에 따라, 적색광, 녹색광, 및 청색광의 색 혼합 비율을 적정하게 유지하는 것이 어려울 수 있다.
적색광, 녹색광, 및 청색광의 색 혼합 비율을 조절하기 위해, 발광 소자들(10a, 10b, 10c)에 적용되는 분포 브래그 반사기들이 서로 다른 반사율을 갖도록 형성될 수 있다. 예를 들어, 청색 발광 소자(10c)는 적색 및 녹색 발광 소자들(10a, 10b)에 비해 상대적으로 낮은 반사율을 갖는 분포 브래그 반사기를 가질 수 있다. 예를 들어, 청색 발광 소자(10c)에 형성되는 분포 브래그 반사기는 활성층(23)에서 생성되는 청색광에 대해 입사각 0도에서 약 95% 미만, 나아가 90% 미만의 반사율을 가질 수 있으며, 녹색 발광 소자(10b)는 녹색광에 대해 입사각 0도에서 약 95% 이상 99% 이하의 반사율을 가질 수 있으며, 적색 발광 소자(10a)는 적색광에 대해 입사각 0도에서 99% 이상의 반사율을 가질 수 있다.
일 실시예에 있어서, 적색, 녹색, 및 청색 발광 소자들(10a, 10b, 10c)에 적용되는 분포 브래그 반사기들은 대체로 유사한 두께를 가질 수 있다. 예를 들어, 이들 발광 소자들(10a, 10b, 10c)에 적용된 분포 브래그 반사기들 사이의 두께 차이는 가장 두꺼운 분포 브래그 반사기 두께의 10% 미만일 수 있다. 분포 브래그 반사기들의 두께 차이를 작게 함으로서 적색, 녹색, 및 청색 발광 소자들(10a, 10b, 10c)에 적용되는 공정 조건, 예를 들어, 절연층(59)을 패터닝하는 공정을 유사하게 설정할 수 있으며, 나아가, 유닛 픽셀 제조 공정이 복잡해지는 것을 방지할 수 있다. 나아가, 적색, 녹색, 및 청색 발광 소자들(10a, 10b, 10c)에 적용되는 분포 브래그 반사기들은 대체로 유사한 적층 수를 가질 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
또 다른 실시예로, 서로 다른 발광 소자들(10a, 10b, 10c)은 서로 다른 절연층(59)을 포함할 수 있다. 예를 들어 적색 발광 소자(10a)는 위에서 설명한 분포 브래그 반사기를 가질 수 있으며, 녹색 및 청색 발광 소자(10b, 10c)는 단일층의 절연층(59)을 가질 수 있다.
제1 전극 패드(61) 및 제2 전극 패드(63)는 절연층(59) 상에 배치된다. 제1 전극 패드(61)는 제1 콘택 패드(53)의 상부로부터 메사(M)의 상부로 연장될 수 있으며, 제2 전극 패드(63)는 메사(M) 상부 영역 내에 배치될 수 있다. 제1 전극 패드(61)는 개구부(59a)를 통해 제1 콘택 패드(53)에 접속할 수 있으며, 제2 전극 패드(63)는 제2 콘택 패드(55)에 전기적으로 접속될 수 있다. 제1 전극 패드(61)가 직접 제1 도전형 반도체층(21)에 오믹 콘택할 수도 있으며, 이 경우, 제1 콘택 패드(53)은 생략될 수 있다. 또한, 제2 콘택 패드(55)가 생략된 경우, 제2 전극 패드(63)는 오믹 콘택층(27)에 직접 접속할 수 있다.
제1 및/또는 제2 전극 패드들(61, 63)은 단일 층, 또는 다중층 금속으로 형성될 수 있다. 제1 및/또는 제2 전극 패드들(61, 63)의 재료로는 Al, Ti, Cr, Ni, Au 등의 금속 및 이들의 합금 등이 사용될 수 있다. 예를 들어, 제1 및 제2 전극 패드들(61, 63)은 최상단에 Ti층 또는 Cr층을 포함하고, 그 아래에 Au층을 포함할 수 있다.
본 개시의 일 실시예에 따른 발광 소자(10a)가 도면과 함께 간략하게 설명되었으나, 발광 소자(10a)는 상술한 층 이외에도 부가적인 기능을 갖는 층을 더 포함할 수 있다. 예를 들어, 광을 반사하는 반사층, 특정 구성 요소를 절연하기 위한 추가 절연층, 솔더의 확산을 방지하는 솔더 방지층 등 다양한 층이 더 포함될 수 있다.
또한, 플립칩 타입의 발광 소자를 형성함에 있어, 다양한 형태로 메사를 형성할 수 있으며, 제1 및 제2 전극 패드들(61, 63)의 위치나 형상 또한 다양하게 변경될 수 있다. 또한, 오믹 콘택층(27)은 생략될 수도 있으며, 제2 콘택 패드(55) 또는 제2 전극 패드(63)가 제2 도전형 반도체층(25)에 직접 접촉할 수도 있다.
도 4A는 본 개시의 일 실시예에 따른 유닛 픽셀(100)을 설명하기 위한 개략적인 평면도이고, 도 4B는 도 4A의 절취선 B-B'를 따라 취해진 개략적인 단면도이며, 도 4C는 도 4A의 절취선 C-C'를 따라 취해진 개략적인 단면도이다.
도 4A, 도 4B, 도 4C를 참조하면, 유닛 픽셀(100)은 투명 기판(121), 제1 내지 제3 발광 소자들(10a, 10b, 10c), 표면층(122), 광 차단층(123), 접착층(125), 단차 조절층(127), 접속층들(129a, 129b, 129c, 129d), 및 절연 물질층(131)을 포함할 수 있다.
유닛 픽셀(100)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)을 포함하여 하나의 픽셀을 제공한다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 서로 다른 색상의 광을 방출하며, 이들은 각각 서브 픽셀에 대응한다.
투명 기판(121)은 PET, 유리 기판, 쿼츠, 사파이어 기판 등 광 투과성 기판이다. 투명 기판(121)은 디스플레이 장치(도 1의 10000)의 광 방출면에 배치되며, 발광 소자들(10a, 10b, 10c)에서 방출된 광은 투명 기판(121)을 통해 외부로 방출된다. 투명 기판(121)은 상면 및 하면을 가질 수 있다. 투명 기판(121)은 발광 소자들(10a, 10b, 10c)을 대면하는 면, 즉 상면에 요철 패턴(121p)을 포함할 수 있다. 요철 패턴(121p)은 발광 소자들(10a, 10b, 10c)에서 방출된 광을 산란시켜 지향각을 증가시킨다. 또한, 서로 다른 지향각 특성을 갖는 발광 소자들(10a, 10b, 10c)에서 방출된 광이 상기 요철 패턴(121p)에 의해 균일한 지향각으로 방출되도록 할 수 있다. 이에 따라, 보는 각도에 따라 색차가 발생하는 것을 방지할 수 있다.
요철 패턴(121p)은 규칙적일 수도 있고 불규칙적일 수도 있다. 요철 패턴(121P)은 예를 들어 3um의 피치, 2.8um의 직경, 및 1.8um의 높이를 가질 수 있다. 요철 패턴(121p)은 일반적으로 패터닝된 사파이어 기판에 적용되는 패턴일 수 있으나, 이에 한정되지 않는다.
투명 기판(121)은 또한 반사방지 코팅을 포함할 수 있으며, 또는 글래어 방지층을 포함하거나 글래어 방지 처리될 수 있다. 투명 기판(121)은, 예를 들어, 50um ~ 300um의 두께를 가질 수 있다.
투명 기판(121)이 광 방출면에 배치되므로, 투명 기판(121)은 회로를 포함하지 않는다. 그러나 본 개시가 이에 한정되는 것은 아니며, 회로를 포함할 수도 있다.
한편, 하나의 투명 기판(121)에 하나의 유닛 픽셀(100)이 형성된 것을 도시하지만, 하나의 투명 기판(121)에 복수의 유닛 픽셀들(100)이 형성될 수도 있다.
표면층(122)은 투명 기판(121)의 요철 패턴(121p)을 덮는다. 표면층(122)은 요철 패턴(121p)의 형상을 따라 형성될 수 있다. 표면층(122)은 그 위에 형성되는 광 차단층(123)의 접착력을 향상시킬 수 있다. 예를 들어, 표면층(122)은 실리콘 산화막으로 형성될 수 있다. 표면층(122)은 투명 기판(121)의 종류에 따라 생략될 수도 있다.
광 차단층(123)은 투명 기판(121)의 상면 상에 형성된다. 광 차단층(123)은 표면층(122)에 접할 수 있다. 광 차단층(123)은 카본 블랙과 같이 광을 흡수하는 흡수 물질을 포함할 수 있다. 광 흡수 물질은 발광 소자들(10a, 10b, 10c)에서 생성된 광이 투명 기판(121)과 발광소자들(10a, 10b, 10c) 사이의 영역에서 측면측으로 누설되는 것을 방지하며, 디스플레이 장치의 콘트라스트를 향상시킨다.
광 차단층(123)은 발광 소자들(10a, 10b, 10c)에서 생성된 광이 투명 기판(121)으로 입사되도록 광 진행 경로를 위한 창(123a, 123b, 123c)을 가질 수 있으며, 이를 위해 투명 기판(121) 상에서 투명 기판(121)을 노출하도록 패터닝될 수 있다. 창(123a, 123b, 123c)의 폭은 발광 소자의 폭보다 좁을 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 창(123a, 123b, 123c)의 폭은 발광 소자(10a, 10b, 10c)의 폭보다 클 수 있으며, 이에 따라, 발광 소자(10a)와 광 차단층(123) 사이에 갭이 형성될 수 있다.
접착층(125)은 투명 기판(121) 상에 부착된다. 접착층(125)은 광 차단층(123)을 덮을 수 있다. 접착층(125)은 투명 기판(121)의 전면 상에 부착될 수 있으나, 이에 한정되는 것은 아니며, 투명 기판(121)의 가장자리 근처 영역을 노출하도록 일부 영역에 부착될 수도 있다. 접착층(125)은 발광 소자들(10a, 10b, 10c)을 투명 기판(121)에 부착하기 위해 사용된다. 접착층(125)은 광 차단층(123)에 형성된 창(123a, 123b, 123c)을 채울 수 있다.
접착층(125)은 광 투과성 층으로 형성될 수 있으며, 발광 소자들(10a, 10b, 10c)에서 방출된 광을 투과시킨다. 접착층(125)은 유기 접착제를 이용하여 형성될 수 있다. 예를 들어, 접착층(125)은 투명 에폭시를 이용하여 형성될 수 있다. 또한, 접착층(125)은 광을 확산시키기 위해, SiO2, TiO2, ZnO 등의 확산 물질(diffuser)을 포함할 수 있다. 광 확산 물질은 발광 소자들(10a, 10b, 10c)이 광 방출면으로부터 관찰되는 것을 방지한다.
한편, 제1 내지 제3 발광 소자들(10a, 10b, 10c)이 투명 기판(121) 상에 배치된다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 접착층(125)에 의해 투명 기판(121)에 부착될 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 광 차단층(123)의 창들(123a, 123b, 123c)에 대응하여 배치될 수 있다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 도 4B 및 도 4C에 도시된 바와 같이 접착층(125)의 평평한 면 상에 배치될 수 있다. 접착층(125)은 발광 소자들(10a, 10b, 10c)의 하면 아래에 배치될 수 있다. 다른 실시예에서, 접착층(125)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 측면을 부분적으로 덮을 수도 있다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 예컨대, 적색 발광 소자, 녹색 발광 소자, 청색 발광 소자일 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c) 각각의 구체적인 구성은 앞서 도 3A 및 도 3B를 참조하여 설명한 바와 같으므로, 상세한 설명을 생략한다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 도 4A에 도시한 바와 같이, 일렬 로 배열될 수 있다. 특히, 투명 기판(121)이 사파이어 기판인 경우, 사파이어 기판은 절단 방향에 따라 결정면에 의해 깨끗한 절단면들(예컨대, m면)과 그렇지 않은 절단면들(예컨대, a면)을 포함할 수 있다. 예를 들어, 4각형 형상으로 절단될 경우, 양측 두 개의 절단면들(예컨대, m면)은 결정면을 따라 깨끗하게 절단될 수 있으며, 이들 절단면들에 수직하게 배치된 다른 두 개의 절단면들(예컨대, a면)은 그렇지 않을 수 있다. 이 경우, 사파이어 기판(121)의 깨끗한 절단면들이 발광 소자들(10a, 10b, 10c)의 정렬 방향에 나란할 수 있다. 예를 들어, 도 4A에서는 깨끗한 절단면들(예컨대, m면)이 상하에 배치되고, 다른 두 개의 절단면들(예컨대, a면)이 좌우에 배치될 수 있다.
또한, 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 각각 장축 방향이 서로 평행하게 배열될 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 단축 방향은 이들 발광 소자들의 정렬 방향과 일치할 수 있다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 앞서 도 3A 및 도 3B를 참조하여 설명한 것일 수 있으나, 이에 한정되는 것은 아니며, 수평형 또는 플립칩 구조의 다양한 발광 소자들이 사용될 수 있다.
단차 조절층(127)은 제1 내지 제3 발광 소자들(10a, 10b, 10c) 및 접착층(125)을 덮는다. 단차 조절층(127)은 발광 소자들(10a, 10b, 10c)의 제1 및 제2 전극 패드들(61, 63)을 노출시키는 개구부들(127a)을 갖는다. 단차 조절층(127)은 접속층들(129a, 129b, 129c, 129d)이 형성되는 면의 높이를 일정하게 조절하여 접속층들을 안전하게 형성할 수 있도록 돕는다. 단차 조절층(127)은 예컨대 감광성 폴리이미드로 형성될 수 있다.
단차 조절층(127)은 접착층(125)의 가장자리로 둘러싸인 영역 내에 배치될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 단차 조절층(127)은 접착층(125)의 가장자리를 부분적으로 노출시키도록 형성될 수도 있다.
단차 조절층(127)의 측면은 접착층(125)의 상면에 대해 90도 미만의 각도로 경사질 수 있다. 예를 들어, 단차 조절층(127)의 측면은 접착층(125)의 상면에 대해 약 60도의 경사각을 가질 수 있다.
제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 형성된다. 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127)의 개구부들(127a)을 통해 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제1 및 제2 전극 패드들(61, 63)에 접속할 수 있다.
일 실시예에서, 도 4A 및 도 4B에 도시한 바와 같이, 제1 접속층(129a)은 제1 발광 소자(10a)의 제2 도전형 반도체층에 전기적으로 접속하고, 제2 접속층(129b)은 제2 발광 소자(10b)의 제2 도전형 반도체층에 전기적으로 접속하고, 제3 접속층(129c)은 제3 발광 소자(10c)의 제2 도전형 반도체층에 전기적으로 접속할 수 있으며, 제4 접속층(129d)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제1 도전형 반도체층들에 전기적으로 공통 접속할 수 있다. 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 함께 형성될 수 있으며, 예컨대, Au를 포함할 수 있다.
다른 실시예에서, 제1 접속층(129a)은 제1 발광 소자(10a)의 제1 도전형 반도체층에 전기적으로 접속하고, 제2 접속층(129b)은 제2 발광 소자(10b)의 제1 도전형 반도체층에 전기적으로 접속하고, 제3 접속층(129c)은 제3 발광 소자(10c)의 제1 도전형 반도체층에 전기적으로 접속할 수 있으며, 제4 접속층(129d)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제2 도전형 반도체층들에 전기적으로 공통 접속할 수 있다. 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 함께 형성될 수 있다.
절연 물질층(131)은 단차 조절층(127)보다 얇은 두께로 형성될 수 있다. 절연 물질층(131)과 단차 조절층(127)의 두께의 합은 1um 이상 50um 이하일 수 있으나, 이에 한정되는 것은 아니다. 한편, 절연 물질층(131)의 측면은 접착층(125)의 상면에 대해 90도 미만의 경사각, 예를 들어, 약 60도의 경사각을 가질 수 있다.
절연 물질층(131)은 단차 조절층(127)의 측면 및 접속층들(129a, 129b, 129c, 129d)을 덮는다. 또한, 절연 물질층(131)은 접착층(125)의 일부를 덮을 수 있다. 절연 물질층(131)은 접속층들(129a, 129b, 129c, 129d)을 노출시키는 개구부들(131a, 131b, 131c, 131d)을 가지며, 이에 따라 유닛 픽셀(100)의 패드 영역들이 정의될 수 있다.
일 실시예에 있어서, 절연 물질층(131)은 반투명 물질일 수 있으며, 유기 또는 무기 물질로 형성될 수 있다. 절연 물질층(131)은 예를 들어, 폴리이미드로 형성될 수 있다. 단차 조절층(127)과 함께 절연 물질층(131)이 폴리이미드로 형성된 경우, 접속층들(129a, 129b, 129c, 129d)은, 패드 영역들을 제외하고, 하부면, 측면, 및 상부면이 모두 폴리이미드로 둘러싸일 수 있다.
한편, 유닛 픽셀(100)은 솔더 등의 본딩재를 이용하여 회로 기판에 실장될 수 있으며, 본딩재는 절연 물질층(131)의 개구부들(131a, 131b, 131c, 131d)에 노출된 접속층들(129a, 129b, 129c, 129d)과 회로 기판 상의 패드들을 본딩할 수 있다.
본 실시예에 따르면, 유닛 픽셀(100)은 별도의 범프들을 포함하지 않으며, 접속층들(129a, 129b, 129c, 129d)이 본딩 패드로 사용된다. 그러나 본 발명이 이에 한정되는 것은 아니며, 절연 물질층(131)의 개구부들(131a, 131b, 131c, 131d)을 덮는 본딩 패드들이 형성될 수도 있다. 일 실시예에 있어서, 본딩 패드들은 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)의 상부 영역을 벗어나 발광 소자들(10a, 10b, 10c)을 부분적으로 덮도록 형성될 수 있다.
본 실시예에 있어서, 발광 소자들(10a, 10b, 10c)이 접착층(125)에 의해 투명 기판(121)에 부착된 것으로 설명하지만, 접착층(125) 대신 다른 결합기(coupler)를 이용하여 발광 소자들(10a, 10b, 10c)이 투명 기판(121)에 결합될 수도 있다. 예를 들어, 발광 소자들(10a, 10b, 10c)을 스페이서들을 이용하여 투명 기판(121)에 결합시킬 수 있으며, 따라서, 발광 소자들(10a, 10b, 10c)과 투명 기판(121) 사이의 영역에 기체 또는 액체가 채워질 수 있다. 이들 기체 또는 액체에 의해 발광 소자들(10a, 10b, 10c)에서 방출된 광을 투과시키는 광학층이 형성될 수 있다. 앞서 설명한 접착층(125)도 광학층의 일 예이다. 여기서, 광학층은 발광 소자들(10a, 10b, 10c)과는 다른 재료, 예컨대, 기체, 액체, 또는 고체로 형성되며, 따라서, 발광 소자들(10a, 10b, 10c) 내의 반도체층들의 재료와 구별된다.
도 5A는 본 개시의 일 실시예에 따른 픽셀 모듈(1000)을 설명하기 위해 도 2의 절취선 D-D'를 따라 취해진 개략적인 부분 단면도이고, 도 5B는 도 2의 절취선 E-E'를 따라 취해진 개략적인 부분 단면도이다.
도 5A 및 도 5B를 참조하면, 픽셀 모듈(1000)은 회로 기판(1001) 및 회로 기판(1001) 상에 배열된 유닛 픽셀들(100)을 포함한다. 나아가, 픽셀 모듈(1000)은 유닛 픽셀들(100)을 덮는 몰딩부(200)을 더 포함할 수 있다.
회로 기판(1001)은 패널 기판(2100)과 발광 소자들(10a, 10b, 10c)을 전기적으로 연결하기 위한 회로를 가질 수 있다. 회로 기판(1001) 내의 회로는 다층 구조로 형성될 수 있다. 회로 기판(1001)은 또한 발광 소자들(10a, 10b, 10c)을 수동 매트릭스 구동 방식으로 구동하기 위한 수동 회로 또는 능동 매트릭스 구동 방식으로 구동하기 위한 능동 회로를 포함할 수도 있다. 회로 기판(1001)은 표면에 노출된 패드들(1003)을 포함할 수 있다.
유닛 픽셀들(100)의 구체적인 구성은 도 4A, 도 4B 및 도 4C를 참조하여 설명한 바와 같으므로, 중복을 피하기 위해 상세한 설명은 생략한다. 유닛 픽셀들(100)은 회로 기판(1001) 상에 정렬될 수 있다. 유닛 픽셀들(100)은 2×2, 2×3, 3×3, 4×4, 5×5 등 다양한 행렬로 배열될 수 있다.
유닛 픽셀들(100)은 본딩재(1005)에 의해 회로 기판(1001)에 본딩될 수 있다. 예를 들어, 본딩재(1005)는 도 4A, 도 4B 및 도 4C를 참조하여 설명한 절연 물질층(131)의 개구부들(131a, 131b, 131c, 131d)을 통해 노출된 접속층들(129a, 129b, 129c, 129d)을 회로 기판(1001) 상의 패드들(1003)에 본딩한다. 본딩재(1005)는 예를 들어 솔더, AuSn, In, InSn, Au, Sn, ACF, ACP 등일 수 있으며, 본딩재(1005)를 솔더로 사용할 경우 솔더 페이스트를 패드들(1003) 상에 스크린 프린팅 등의 기술을 이용하여 배치한 후 리플로우 공정을 통해 유닛 픽셀(100)과 회로 기판(1001)을 본딩할 수 있다. 회로 기판(1001) 상의 패드들(1003)은 회로 기판(1001)의 상면 위로 돌출될 수도 있으나, 회로기판(1001)의 상면보다 아래에 배치될 수도 있다.
본 실시예에 따르면, 접속층들(129a, 129b, 129c, 129d)과 패드들(1003) 사이에 단일 구조의 본딩재(1005)가 배치되며, 본딩재(1005)가 접속층들(129a, 129b, 129c, 129d)과 패드들(1003)을 직접 연결할 수 있다.
몰딩부(200)는 복수의 유닛 픽셀들(100)을 덮는다. 몰딩부(200)의 전체 두께는 약 50um 내지 400um 범위 내일 수 있다. 몰딩부(200)는 광 확산층(230) 및 블랙 몰딩층(250)을 포함할 수 있다. 광 확산층(230)은 에폭시 몰딩 컴파운드와 같은 투명 매트릭스 내에 광 확산 입자를 포함할 수 있다. 광 확산 입자는 예를 들어 실리카 또는 TiO2 등일 수 있으며, 이에 한정되는 것은 아니다. 광 확산층(230)은 예를 들어 약 25um 내지 약 200um 범위 내의 두께를 가질 수 있으며, 광 확산 입자는 광 확산층(230) 전체 중량에 대해 예를 들어 약 0.2 중량% 내지 10 중량% 범위 내에서 광 확산층(230) 내에 포함될 수 있다. 광 확산층(230)은 발광 소자들(10a, 10b, 10c)에서 방출된 광을 확산시킨다. 광 확산층(230)은 유닛 픽셀(100)에서 방출되는 서로 다른 색상의 광을 균일하게 혼합하도록 도우며, 또한, 유닛 픽셀(100)의 측면으로 방출된 광이 외부로 방출되는 것을 방해한다.
블랙 몰딩층(250)은 매트릭스 내에 광을 흡수하는 물질을 포함한다. 매트릭스는 예컨대 DFSR(dry-Film type solder resist), PSR(photoimageable solder resist), 또는 에폭시 몰딩 컴파운드(EMC) 등일 수 있으나, 이에 한정되는 것은 아니다. 광 흡수 물질은 카본 블랙과 같은 광 흡수 염료를 포함할 수 있다. 광 흡수 염료는 매트릭스 내에 직접 분산될 수도 있고, 유기 또는 무기 입자의 표면에 코팅되어 매트릭스 내에 분산될 수도 있다. 다양한 종류의 유기 또는 무기 입자가 광 흡수 물질을 코팅하기 위해 사용될 수 있다. 예를 들어, TiO2나 실리카 입자를 카본 블랙으로 코팅한 입자들이 사용될 수 있다. 블랙 몰딩층(250)은 약 25um 내지 200um 범위 내의 두께로 형성될 수 있다. 블랙 몰딩층(250) 내에 함유되는 광 흡수 물질의 농도를 조절하여 블랙몰딩층(250)의 광 투과율을 조절할 수 있다. 전체 매트릭스에 대해 광 흡수 물질은 약 0.05 중량% 내지 약 10 중량% 범위 내일 수 있다.
블랙 몰딩층(250)은 광 흡수 물질이 균일하게 분산된 단일층으로 형성될 수 있으나, 본 개시가 이에 한정되는 것은 아니다. 블랙 몰딩층(250)은 광 흡수 물질의 농도가 서로 다른 복수층으로 형성될 수도 있다. 예를 들어, 블랙 몰딩층(250)은 광 흡수 물질의 농도가 서로 다른 2개의 층을 포함할 수 있다. 이 경우, 광 확산층(230)에 가까운 제1층이 제2층에 비해 광 흡수 물질을 더 많이 함유할 수 있다. 제1층의 광 흡수율을 제2층의 광 흡수율보다 높게 함으로써 유닛 픽셀(100)에서 상부로 방출되는 광의 전체 흡수량을 감소시킬 수 있으며, 이에 따라, 픽셀 모듈(1000)의 휘도를 증가시킬 수 있다.
일 실시예에 있어서, 블랙 몰딩층(250)이 복수층으로 형성된 경우, 이들 층들은 서로 경계가 뚜렷하게 구분될 수 있다. 예를 들어, 광 흡수 물질의 농도가 서로 다른 층들이 각각 개별적으로 필름으로 제조된 후, 필름들을 협지함으로써 블랙 몰딩층(250)이 제조될 수 있다. 또는, 광 흡수 물질의 농도가 서로 다른 층들을 연속적으로 프린팅하여 블랙 몰딩층(250)이 형성될 수도 있다. 다른 실시예에 있어서, 블랙 몰딩층(250)은 그 두께 방향으로 광 흡수 물질의 농도가 점진적으로 감소하도록 형성될 수도 있다.
유닛 픽셀들(100)에서 수직하게 입사하는 광은 블랙 몰딩층(250)을 통과하는 경로가 짧아 블랙 몰딩층(250)을 쉽게 투과하지만, 경사각을 가지고 입사하는 광은 블랙 몰딩층(250)을 통과하는 경로가 길어 블랙 몰딩층(250)에 대부분 흡수된다. 따라서, 블랙 몰딩층(250)에 의해 유닛 픽셀들(100) 사이의 광 간섭을 방지하여 디스플레이 장치의 콘트라스트를 향상시킬 수 있으며, 더욱이, 색 편차를 줄일 수 있다.
블랙 몰딩층(250)은 광 확산층(230)과 동일한 두께 또는 그보다 작은 두께로 형성될 수 있다. 예를 들어, 유닛 픽셀들(100) 사이의 영역에서 블랙 몰딩층(250)의 두께는 광 확산층(230)과 동일하거나 그보다 얇을 수 있다. 한편, 유닛 픽셀(100) 상부 영역의 광 확산층(230) 및 블랙 몰딩층(250)은 각각 유닛 픽셀들(100) 사이의 영역의 광 확산층(230) 및 블랙 몰딩층(250)보다 얇을 수 있다. 나아가, 도 5A 및 도 5B에 도시한 바와 같이, 유닛 픽셀들(100) 상부 영역에서 블랙 몰딩층(250)의 두께는 광 확산층(230)의 두께보다 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 유닛 픽셀들(100) 상부 영역에서 블랙 몰딩층(250)의 두께는 광 확산층(230)의 두께보다 작을 수 있다.
또한, 유닛 픽셀들(100) 상부 영역에서 광 확산층(230)은 볼록한 상면을 가질 수 있으며, 블랙 몰딩층(250)은 광 확산층(230)에 비해 평탄한 상면을 가질 수 있다. 광 확산층(230)의 두께가 증가할수록 유닛 픽셀들(100) 상부 영역에서 광 확산층(230)의 볼록한 부분의 두께가 증가한다. 광 확산층(230)은 회로 기판(1001)의 수평 방향을 따라 두께가 변할 수 있다. 특히, 광 확산층(230)은 유닛 픽셀들(100) 사이의 영역보다 유닛 픽셀들(100) 상부 영역에서 상대적으로 작은 두께를 가질 수 있다. 블랙 몰딩층(250) 또한 회로 기판(1001)의 수평 방향을 따라 두께가 변할 수 있다. 특히, 블랙 몰딩층(250)은 유닛 픽셀들(100) 사이의 영역보다 유닛 픽셀들(100) 상부 영역에서 상대적으로 작은 두께를 가질 수 있다.
유닛 픽셀들(100) 상부 영역에서 광 확산층(230)의 최대 두께에 대한 블랙 몰딩층(250)의 최소 두께의 비는 유닛 픽셀들(100) 사이의 영역에서 광 확산층(230)의 최소 두께에 대한 블랙 몰딩층(250) 최대 두께의 비보다 클 수 있다. 예를 들어, 광 확산층(230)과 블랙 몰딩층(250)이 유닛 픽셀들(100) 사이의 영역에서 동일한 두께를 갖지만, 유닛 픽셀들(100) 상부 영역에서 블랙 몰딩층(250)이 광 확산층(230)보다 두꺼울 수 있다.
다른 실시예에 있어서, 유닛 픽셀들(100) 상부 영역에서 광 확산층(230)의 최대 두께에 대한 블랙 몰딩층(250)의 최소 두께의 비는 유닛 픽셀들(100) 사이의 영역에서 광 확산층(230)의 최소 두께에 대한 블랙 몰딩층(250) 최대 두께의 비보다 작을 수 있다. 예를 들어, 광 확산층(230)과 블랙 몰딩층(250)이 유닛 픽셀들(100) 사이의 영역에서 동일한 두께를 갖지만, 유닛 픽셀들(100) 상부 영역에서 블랙 몰딩층(250)이 광 확산층(230)보다 얄을 수 있다. 유닛 픽셀들(100) 사이의 영역에서 블랙 몰딩층(250)을 상대적으로 두껍게 형성하고, 유닛 픽셀들(100) 상부 영역에서 블랙 몰딩층(250)을 상대적으로 얇게 형성함으로써 유닛 픽셀들(100)로부터 상부로 방출되는 광의 효율을 증가시키고 경사각을 가지고 입사하는 광을 차단하여 콘트라스트를 더욱 향상시킬 수 있다.
몰딩부(200)는 예를 들어, 라미네이션, 스핀 코팅, 슬릿 코팅, 프린팅 등의 기술을 이용하여 형성될 수 있다. 일 예로, 몰딩부(200)는 광 확산층(230)과 블랙 몰딩층(250)을 협착한 후 진공 라미네이션 기술로 유닛 픽셀들(100) 상에 형성될 수 있다. 진공 라미네이션 기술에 대해서는 뒤에서 다시 설명된다.
일예로 상기 광 확산층(230)을 도포한 후 필름형태의 블랙 몰딩층(250)을 진공 라미네이션 기술로 유닛 픽셀들(100) 상에 형성할 수 있다.
도 5A 및 도 5B에 도시된 픽셀 모듈들(1000)을 도 1의 패널 기판(2100) 상에 실장함으로써 디스플레이 장치(10000)가 제공될 수 있다. 회로 기판(1001)은 패드들(1003)에 연결된 바닥 패드들을 가진다. 바닥 패드들은 패드들(1003)에 일대일 대응하도록 배치될 수 있으나, 공통 접속을 통해 바닥 패드들의 개수를 감소시킬 수 있다.
본 실시예에 있어서, 유닛 픽셀들(100)이 픽셀 모듈(1000)로 형성되고, 픽셀 모듈들(1000)을 패널 기판(2100) 상에 실장됨으로써 디스플레이 장치(10000)가 제공될 수 있으며, 이에 따라, 디스플레이 장치의 공정 수율을 향상시킬 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 유닛 픽셀들(100)을 직접 패널 기판(2100) 상에 실장할 수도 있다.
도 6A 및 도 6B는 또 다른 실시예에 따른 픽셀 모듈(1000a)을 설명하기 위해 도 2의 절취선 D-D' 및 E-E'를 따라 취해진 개략적인 부분 단면도들이다.
도 6A 및 도 6B를 참조하면, 본 실시예에 따른 픽셀 모듈(1000a)은 도 5A 및 도 5B를 참조하여 설명한 픽셀 모듈(1000)과 대체로 유사하나, 몰딩부(200a)가 투명 몰딩층(210), 광 확산층(230a), 및 블랙 몰딩층(250a)을 포함하는 것에 차이가 있다.
투명 몰딩층(210)은 에폭시 몰딩 컴파운드와 같은 투명 물질로 형성된다. 광 확산층(230a)은 투명 몰딩층(210) 상에 배치되고, 블랙 몰딩층(250a)은 광 확산층(230a) 상에 배치된다. 광 확산층(230a) 및 블랙 몰딩층(250a)은 앞서 설명한 광 확산층(230) 및 블랙 몰딩층(250)과 유사하므로 중복을 피하기 위해 동일한 사항은 생략한다. 몰딩부(200a)의 전체 두께는 약 50um 내지 400um 범위 내일 수 있으며, 투명 몰딩층(210)은 약 20nm 내지 150um 범위 내, 광 확산층(230a)은 약 15um 내지 약 150um 범위 내, 블랙 몰딩층(250a)은 15um 내지 약 150um 범위 내의 두께를 가질 수 있다.
도 6A 및 도 6B에 도시한 바와 같이, 투명 몰딩층(210)은 광 확산층(230a) 또는 블랙 몰딩층(250a)의 두께보다 클 수 있다. 나아가, 투명 몰딩층(210)의 두께는 광 확산층(230a) 및 블랙 몰딩층(250a)의 전체 두께와 같거나 그보다 클 수 있다. 예를 들어, 유닛 픽셀들(100) 사이의 영역에서 투명 몰딩층(210)의 두께는 광 확산층(230a) 및 블랙 몰딩층(250a)의 전체 두께보다 크거나 같을 수 있다. 유닛 픽셀들(100) 사이의 영역에서, 블랙 몰딩층(250a)의 두께는 광 확산층(230a)과 동일하거나 그보다 얇을 수 있다.
한편, 유닛 픽셀(100) 상부 영역의 투명 몰딩층(210) 및 광 확산층(230a) 각각 유닛 픽셀들(100) 사이의 영역의 투명 몰딩층(210) 및 광 확산층(230a)보다 얇을 수 있다. 이에 반해, 블랙 몰딩층(250a)은 대체로 두께 변화없이 균일한 두께를 가질 수 있다.
유닛 픽셀들(100) 상부 영역에서 블랙 몰딩층(250a)의 두께는 투명 몰딩층(210)의 두께 및/또는 광 확산층(230a)의 두께보다 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 유닛 픽셀들(100) 상부 영역에서 블랙 몰딩층(250a)의 두께는 투명 몰딩층(210)의 두께 또는 광 확산층(230a)의 두께보다 작을 수 있다. 한편, 유닛 픽셀들(100) 상부 영역에서 투명 몰딩층(210)의 두께는 광 확산층(230a)의 두께보다 클 수 있다.
유닛 픽셀들(100) 상부 영역에서 투명 몰딩층(210)은 볼록한 상면을 가질 수 있으며, 광 확산층(230a) 및 블랙 몰딩층(250)은 투명 몰딩층(210)에 비해 평탄한 상면을 가질 수 있다. 광 확산층(230a)의 상면이 평탄한 것으로 도시되었지만, 광 확산층(230a)의 상면도 볼록한 형상을 가질 수 있으며, 블랙 몰딩층(250a)의 상면이 광 확산층(230a)의 상면에 비해 상대적으로 더 평탄할 수 있다.
투명 몰딩층(210)의 두께가 증가할수록 유닛 픽셀들(100) 상부 영역에서 투명 몰딩층(210)의 볼록한 부분의 두께가 증가한다. 투명 몰딩층(210) 및 광 확산층(230a)은 회로 기판(1001)의 수평 방향을 따라 두께가 변할 수 있다. 특히, 투명 몰딩층(210) 및 광 확산층(230a)은 유닛 픽셀들(100) 사이의 영역보다 유닛 픽셀들(100) 상부 영역에서 상대적으로 작은 두께를 가질 수 있다. 블랙 몰딩층(250a)은 회로 기판(1001)의 수평 방향을 따라 실질적으로 두께가 변하지 않을 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 블랙 몰딩층(250a) 또한 유닛 픽셀들(100) 사이의 영역보다 유닛 픽셀들(100) 상부 영역에서 상대적으로 작은 두께를 가질 수 있다.
유닛 픽셀들(100) 상부 영역에서 광 확산층(230a)의 최소 두께에 대한 블랙 몰딩층(250a)의 최소 두께의 비는 유닛 픽셀들(100) 사이의 영역에서 광 확산층(230a)의 최대 두께에 대한 블랙 몰딩층(250) 최대 두께의 비보다 클 수 있다. 예를 들어, 광 확산층(230a)과 블랙 몰딩층(250a)이 유닛 픽셀들(100) 사이의 영역에서 동일한 두께를 갖지만, 유닛 픽셀들(100) 상부 영역에서 블랙 몰딩층(250)이 광 확산층(230)보다 두꺼울 수 있다.
도 7A는 또 다른 실시예에 따른 유닛 픽셀(100a)을 설명하기 위한 개략적인 단면도이고, 도 7B는 상기 유닛 픽셀(100a)을 설명하기 위한 개략적인 평면도이다.
도 7A 및 도 7B를 참조하면, 유닛 픽셀(100a)은, 도 4A, 도 4B, 및 도 4C를 참조하여 설명한 유닛 픽셀(100)과 달리, 제1, 제2 및 제3 발광 스택들(320, 330, 340)이 적층된 구조를 갖는다.
유닛 픽셀(100a)은 발광 스택 구조체, 상기 발광 스택 구조체 상에 형성된 제1 연결 전극(350a), 제2 연결 전극(350b), 제3 연결 전극(350c), 및 제4 연결 전극(350d), 및 상기 연결 전극들(350a, 350b, 350c, 350d)을 둘러싸는 보호층(390)을 포함한다. 유닛 픽셀(100a)은 또한 기판(311)을 포함할 수 있다. 한편, 발광 스택 구조체는 제1 발광 스택(320), 제2 발광 스택(330), 및 제3 발광 스택(340)을 포함할 수 있다. 상기 발광 스택 구조체가 세개의 발광 스택들(320, 330, 340)로 구성된 것을 도시하지만, 본 개시가 특정 개수의 발광 스택들에 제한되는 것은 아니다. 예를 들어, 몇몇 실시예들에 있어서, 발광 스택 구조체는 두 개 또는 더 많은 수의 발광 스택들을 포함할 수 있다. 여기서는 유닛 픽셀(100a)이 일 실시예에 따라 세 개의 발광 스택들(320, 330, 340)을 포함하는 것으로 설명할 것이다.
기판(311)은 광 투과 절연성 기판일 수 있다. 그러나 몇몇 실시예들에 있어서, 기판(311)은 특정 파장의 광만을 투과하거나 특정 파장의 광의 일부만을 투과하도록 반투명 또는 부분적으로 투명하게 형성될 수도 있다. 기판(311)은 제1 발광 스택(320)을 에피택셜 성장할 수 있는 성장 기판, 예를 들어 사파이어 기판일 수 있다. 다만, 기판(311)은 사파이어 기판에 한정되는 것은 아니며, 다른 다양한 투명 절연 물질을 포함할 수 있다. 예를 들어, 기판(311)은 글래스, 쿼츠, 실리콘, 유기 폴리머, 또는 유기-무기 복합 재료를 포함할 수 있으며, 예를 들어, 탄화실리콘(SiC), 질화갈륨(GaN), 질화인디움갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 산화갈륨(Ga2O3), 또는 실리콘 기판일 수 있다. 또한, 기판(311)은 상면에 요철을 포함할 수 있으며, 예를 들어, 패터닝된 사파이어 기판일 수 있다. 상면에 요철을 포함함으로써 기판(311)에 접한 제1 발광 스택(320)에서 생성된 광의 추출 효율을 증가시킬 수 있다. 기판(311)의 요철은 제2 발광 스택(330) 및 제3 발광 스택(340)에 비해 제1 발광 스택(320)의 광도를 선택적으로 증가시키기 위해 채택될 수 있다.
제1, 제2 및 제3 발광 스택들(320, 330, 340)은 기판(311)을 향해 광을 방출하도록 구성된다. 따라서, 제3 발광 스택(340)에서 방출된 광은 제1 및 제2 발광 스택들(320, 330)을 통과할 수 있다. 일 실시예에 따르면, 제1, 제2, 및 제3 발광 스택들(320, 330, 340)은 서로 다른 피크 파장의 광을 방출할 수 있다. 일반적으로, 기판(311)으로부터 멀리 떨어진 발광 스택이 기판(311)에 가까운 발광 스택에 비해 더 장 파장의 광을 방출함으로써 광 손실을 줄일 수 있다. 그러나 본 개시는 제1, 제2 및 제3 발광 스택(320, 330, 340)의 색 혼합 비율을 조절하기 위해, 제2 발광 스택(330)이 제1 발광 스택(320)보다 단파장의 광을 방출할 수 있다. 이에 따라, 제2 발광 스택(330)의 광도를 줄이고, 제1 발광 스택(320)의 광도를 증가시킬 수 있으며, 따라서, 제1, 제2 및 제3 발광 스택에서 방출되는 광의 광도 비율을 극적으로 변경할 수 있다. 예를 들어, 제1 발광 스택(320)은 녹색광을 방출하고, 제2 발광 스택(330)은 청색광을 방출하고, 제3 발광 스택(340)은 적색광을 방출하도록 구성될 수 있다. 이에 따라, 청색광의 광도를 상대적으로 줄이고, 녹색광의 광도를 상대적으로 증가시킬 수 있으며, 따라서, 적색광, 녹색광 및 청색광의 광도 비율을 3:6:1에 가까워지도록 쉽게 조절할 수 있다. 더욱이, 제1, 제2 및 제3 발광 스택(320, 330, 340)의 발광 면적은 약 10,000 um2 이하일 수 있으며, 나아가, 4,000 um2, 더 나아가, 2,500 um2 이하일 수 있다. 또한, 기판(311)에 가까울수록 발광 면적이 더 클 수 있으며, 녹색광을 방출하는 제1 발광 스택(320)을 기판(311)에 가장 가깝게 배치함으로써 녹색광의 광도를 더욱 증가시킬 수 있다.
제1 내지 제3 발광 스택(320, 330, 340)은 각각 도 3A 및 도 3B를 참조하여 설명한 바와 같이, 제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)을 포함한다. 일 실시예에 따르면, 제1 발광 스택(320)은 GaN, InGaN, GaP, AlGaInP, AlGaP 등과 같은 녹색광을 방출하는 반도체 물질을 포함할 수 있다. 제2 발광 스택(330)은 GaN, InGaN, ZnSe 등과 같은 청색광을 방출하는 반도체 물질을 포함할 수 있으나, 이에 제한되지 않는다. 일 실시예에 따르면, 제3 발광 스택(340)은 예를 들어, AlGaAs, GaAsP, AlGaInP, 및 GaP와 같은 적색광을 방출하는 반도체 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
일 실시예에 따르면, 제1, 제2 및 제3 발광 스택들(320, 330, 340)의 제1 도전형 반도체층들(21) 및 제2 도전형 반도체층들(25) 각각은 단일층 구조 또는 다중층 구조를 가질 수 있으며, 몇몇 실시예들에 있어서, 초격자층을 포함할 수 있다. 더욱이, 제1, 제2 및 제3 발광 스택들(320, 330, 340)의 활성층들(23)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다.
제1 접착층(325)은 제1 발광 스택(320) 및 제2 발광 스택(330) 사이에 배치되며, 제2 접착층(335)은 제2 발광 스택(330)과 제3 발광 스택(340) 사이에 배치된다. 제1 및 제2 접착층들(325, 335)은 광을 투과시키는 비도전성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 접착층들(325, 335)은 광학적으로 투명한 접착제(OCA)를 포함할 수 있는데, 이는 에폭시, 폴리이미드, SU8, 스핀-온-글래스(SOG), 벤조시클로부텐(BCB)을 포함할 수 있으며, 이에 제한되지 않는다.
일 실시예에 따르면, 제1, 제2 및 제3 발광 스택(320, 330 및 340) 각각은 독립적으로 구동될 수 있다. 보다 구체적으로, 각각의 발광 스택의 제1 및 제2 도전형 반도체층 중 하나에 공통 전압이 인가될 수 있고, 각각의 발광 스택의 제1 및 제2 도전형 반도체층 중 다른 하나에 개별 발광 신호가 인가될 수 있다. 본 개시의 일 실시예에 따르면, 각 발광 스택의 제1 도전형 반도체층(21)은 n형일 수 있고, 제2 도전형 반도체층(25)은 p형일 수 있다. 제1 발광 스택(320), 제2 발광 스택(330), 및 제3 발광 스택(340)은 n형 반도체층과 p형 반도체층이 동일한 시퀀스로 배열될 수 있으나, 본 개시는 이에 한정되지 않는다. 예를 들어, 제1 발광 스택(320)은 제2 발광 스택(330) 및 제3 발광 스택(340)과 비교하여 반대로 적층된 시퀀스를 가질 수도 있다. 제1, 제2 및 제3 발광 스택(320, 330, 340)은 p형 반도체층들이 공통으로 전기적으로 연결된 공통 p형 발광 스택 구조체를 가지거나, 또는 n형 반도체층들이 공통으로 전기적으로 연결된 공통 n형 발광 스택 구조체를 가질 수 있다.
도시 된 실시예에 따르면, 각 연결 전극(350a, 350b, 350c 및 350d)은 기판(311)으로부터 돌출된 실질적으로 긴 형상을 가질 수 있다. 연결 전극(350a, 350b, 350c 및 350d)은 Cu, Ni, Ti, Sb, Zn, Mo, Co, Sn, Ag 또는 이들의 합금과 같은 금속을 포함할 수 있으나, 이에 제한되지는 않는다. 예를 들어, 연결 전극들(350a, 350b, 350c, 350d) 각각은 연결 전극들(350a, 350b, 350c, 및 350d)의 기다란 형상으로부터 응력을 감소시키기 위해 둘 이상의 금속 또는 복수의 상이한 금속층들을 포함할 수 있다. 다른 실시예에서, 연결 전극(350a, 350b, 350c 및 350d)이 Cu를 포함하는 경우, Cu의 산화를 억제하기 위해 추가적인 금속이 증착되거나 도금될 수 있다. 일부 실시예에서, 연결 전극(350a, 350b, 350c 및 350d)이 Cu/Ni/Sn을 포함하는 경우, Cu는 Sn이 발광 스택 구조로 침투하는 것을 방지할 수있다. 일부 실시예에서, 연결 전극(350a, 350b, 350c, 350d)은 도금 과정에서 금속층을 형성하기 위한 시드층을 포함할 수 있으며, 이에 대해서는 후술한다.
도면에 도시된 바와 같이, 각각의 연결 전극(350a, 350b, 350c 및 350d)은 실질적으로 평탄한 상부 표면을 가질 수 있어서, 후술할 외부 라인 또는 전극과 발광 스택 구조물 사이의 전기적 연결을 용이하게 할 수 있다. 본 개시의 일 실시예에 따르면, 유닛 픽셀(100a)가 당업계에 알려진 바와 같이 표면적이 약 10,000 μm2 미만, 또는 다른 실시예에서 약 4,000 μm2 또는 2,500 μm2 미만인 마이크로 LED의 경우, 연결 전극(350a, 350b, 350c, 350d)은 도면에 도시된 바와 같이 제1, 제2 및 제3 발광 스택(320, 330, 340) 중 적어도 하나의 일부와 중첩될 수 있다. 본 실시예에서, 연결 전극들(350a, 350b, 350c 및 350d)이 사각 기둥 형상을 갖는 것으로 도시하지만, 본 개시는 이에 한정되는 것은 아니며, 원통형 형상일 수도 있다. 나아가, 연결 전극들(350a, 350b, 350c 및 350d)은 하면의 면적이 상면의 면적보다 클 수도 있다. 예를 들어, 제1 내지 제3 발광 스택들(320, 330, 340)이 전극 형성을 위해 패터닝될 경우, 연결 전극들(350a, 350b, 350c 및 350d)은 제1 내지 제3 발광 스택(320, 330, 340)의 측면을 덮을 수 있다.
일반적으로, 제조 동안, 복수의 유닛 픽셀(100a) 어레이가 기판(311) 상에 형성된다. 기판(311)은 스크라이빙 라인을 따라 절단되어 각각의 유닛 픽셀(100a)로 개별화(분리)되고, 유닛 픽셀(100a)은 다양한 이송 기술을 사용하여 다른 기판 또는 테이프로 이송될 수 있다. 이 경우, 유닛 픽셀(100a)이 바깥쪽으로 돌출된 금속 범프 또는 기둥과 같은 연결 전극들(350a, 350b, 350c, 350d)을 포함하는 경우, 상기 연결 전극들(350a, 350b, 350c, 350d)을 외부로 노출시키는 구조에 기인하여, 후속 공정 동안, 예를 들어 전사 단계에서, 다양한 문제가 발생할 수 있다. 또한, 유닛 픽셀(100a)이 적용 분야에 따라 약 10,000 μm2 미만, 또는 약 4,000 μm2 미만 또는 약 2,500 μm2 미만의 표면적을 갖는 마이크로-LED를 포함하는 경우, 유닛 픽셀(100a)의 취급은 작은 폼 팩터로 인해 더 어려워질 수 있다.
예를 들어, 연결 전극(350a, 350b, 350c, 350d)이 막대와 같은 실질적으로 길쭉한 형상을 갖는 경우, 종래의 진공 방법을 사용하여 유닛 픽셀(100a)을 전사하는 것은 연결 전극의 돌출 구조로 인해 불충분한 흡입 면적에 기인하여 어려워진다. 또한, 노출된 연결 전극은 연결 전극이 제조 장치와 접촉할 때와 같은 후속 공정 동안 다양한 응력으로 직접 영향을 받을 수 있으며, 이는 유닛 픽셀(100a) 구조를 손상시킬 수 있다. 다른 예로서, 유닛 픽셀(100a)의 상부 표면(예를 들어, 기판(311)과 대향하는 표면) 상에 접착 테이프를 부착함으로써 유닛 픽셀(100a)이 전사 될 때, 유닛 픽셀(100a)와 접착 테이프 사이의 접촉 면적이 연결 전극들(350a, 350b, 350c, 350d)의 상단 표면에 제한될 수 있다. 이 경우, 접착 테이프가 기판의 하부 표면에 부착될 때와 반대로, 유닛 픽셀(100a)의 접착 테이프에 대한 접착력이 약해질 수 있고, 전사하는 동안 유닛 픽셀(100a)dl 접착 테이프에서 바람직하지 않게 분리될 수 있다. 다른 예로서, 종래의 픽 앤 플레이스(pick-and-place) 방법을 이용하여 유닛 픽셀(100a)을 전사할 때, 유닛 픽셀(100a)의 일부에 토출 핀이 직접 접촉하여 발광 구조물의 상부 구조가 손상될 수 있다. 특히, 토출 핀은 유닛 픽셀(100a)의 중심에 부딪칠 수 있고, 유닛 픽셀(100a)의 상부 발광 스택에 물리적 손상을 야기할 수 있다.
본 개시의 일 실시예에 따르면, 상기 보호층(390)은 상기 발광 스택 구조체 상에 형성될 수 있다. 보다 구체적으로, 도 7A에 도시된 바와 같이, 보호층(390)은 연결 전극(350a, 350b, 350c, 350d) 사이에 형성되어 연결 전극(350a, 350b, 350c, 350d)의 측면을 덮을 수 있다. 나아가, 도면에 보호층(390)이 발광 스택 구조체 상에 배치된 것으로 설명하지만, 보호층(390)은 제1 내지 제3 발광 스택(320, 330, 340)의 측면을 적어도 부분적으로 덮을 수도 있으며, 제1 내지 제3 발광 스택(320, 330, 340)의 측면은 보호층(390) 및 다른 절연층으로 덮여 유닛 픽셀(100a)의 외부에 노출되지 않을 수 있다.
보호층(390)은 연결 전극(350a, 350b, 350c 및 350d)의 상면과 실질적으로 나란하게 형성될 수 있다. 보호층(390)은 에폭시 몰딩 컴파운드(EMC)를 포함할 수 있으며, 이는 흑색, 백색 또는 투명과 같이 다양한 색상으로 형성될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니다. 예를 들어, 일부 실시예에서, 보호층(390)은 폴리이미드(PID)를 포함할 수 있으며, 이 경우 폴리이미드(PID)는 발광 스택 구조체에 적용될 때 평탄도를 증가시키기 위해 액체형이 아닌 드라이 필름으로 제공될 수 있다. 일부 실시예에서, 보호층(390)은 감광성을 갖는 물질을 포함할 수 있다. 이러한 방식으로, 보호층(390)은 후속 프로세스 동안 인가될 수 있는 외부 충격으로부터 발광 스택 구조체를 보호할 뿐만 아니라 후속 전사 단계 동안의 취급을 용이하게 하도록 유닛 픽셀(100a)에 충분한 접촉 면적을 제공할 수 있다. 또한, 보호층(390)은 유닛 픽셀(100a)의 측면으로의 빛샘을 방지하여 인접한 유닛 픽셀(100a)에서 방출되는 빛의 간섭을 방지하거나 적어도 억제할 수 있다.
도 8은 또 다른 실시예에 따른 픽셀 모듈(1000b)을 설명하기 위한 개략적인 단면도이다.
도 8을 참조하면, 본 실시예에 따른 픽셀 모듈(1000b)은 도 5A 및 도 5B를 참조하여 설명한 픽셀 모듈(1000)과 대체로 유사하나, 유닛 픽셀(100) 대신에 유닛 픽셀(100a)이 사용된 것에 차이가 있다.
유닛 픽셀(100a)의 연결전극(350a, 350b, 350c, 350d)들이 회로 기판(1001) 상의 패드들(1003)에 본딩된다. 연결전극들과 패드들(1003) 사이에 도 5A 및 도 5B에 도시된 바와 같이, 본딩재(1005)가 배치될 수 있다. 도 8에 도시한 바와 같이, 패드들(1003)은 회로기판(1001)의 상면보다 아래에 배치될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 도 5A 및 도 5B에 도시한 바와 같이, 패드들(1003)이 회로기판(1001)의 상면에서 돌출될 수도 있다.
도 9는 또 다른 실시예에 따른 픽셀 모듈(1000c)을 설명하기 위한 개략적인 단면도이다.
도 9를 참조하면, 본 실시예에 따른 픽셀 모듈(1000c)은 도 8을 참조하여 설명한 픽셀 모듈(1000b)과 대체로 유사하나, 몰딩부(200) 대신에 몰딩부(200a)가 사용된 것에 차이가 있다. 몰딩부(200a)에 대해서는 도 6A 및 도 6B를 참조하여 앞에서 설명한 바와 같으므로, 중복을 피하기 위해 상세한 설명은 생략한다.
유닛 픽셀(100a)의 연결전극들이 회로 기판(1001) 상의 패드들(1003)에 본딩된다. 연결전극들과 패드들(1003) 사이에 도 5A 및 도 5B에 도시된 바와 같이, 본딩재(1005)가 배치될 수 있다.
도 10A, 도 10B, 및 도 10C는 일 실시예 따른 픽셀 모듈(1000)을 제조하는 방법을 설명하기 위한 개략적인 단면도들이다.
우선, 도 10A를 참조하면, 광 확산층(230)과 블랙 몰딩층(250)을 협착시킨다. 광 확산층(230) 및 블랙 몰딩층(250)은 각각 필름 형태로 형성될 수 있으며, 이들 필름들을 서로 밀착시켜 결합시킬 수 있다. 광 확산층(230) 및 블랙 몰딩층(250)은 각각 임시 기판 상에 도포 및 건조 기술을 이용하여 필름 형태로 제조될 수 있다.
도 10B를 참조하면, 회로 기판(1001) 상에 유닛 픽셀들(100)이 배치된다. 유닛 픽셀들(100)은 집단으로 회로 기판(1001) 상에 전사될 수 있다. 유닛 픽셀들(100)은 본딩재(1005)를 이용하여 회로 기판(1001) 상의 패드들(1003)에 본딩될 수 있다. 도면에서 패드들(1003)이 회로 기판(1001)의 상면에 돌출된 것으로 도시하지만, 패드들(1003)은 예를 들어 솔더 레지스트의 개구부를 통해 노출될 수도 있다. 따라서, 패드들(1003)은 회로 기판(1001)의 상면, 예컨대 솔더 레지스트의 상면보다 아래에 위치할 수 있다. 본딩재(1005)가 각 패드(1003) 상에 배치되고, 유닛 픽셀들(100)이 본딩재(1005)에 의해 패드들(1003)에 본딩될 수 있다.
도 10C를 참조하면, 도 10A를 참조하여 설명한 광 확산층(230)과 블랙 몰딩층(250)이 진공 라미네이션 공정을 통해 유닛 픽셀들(100)을 덮는다. 이에 따라, 유닛 픽셀들(100)을 덮는 몰딩부(200)가 형성된다.
진공 라미네이션 공정을 이용함으로써 넓은 면적에 걸쳐 균일한 몰딩부(200)를 쉽게 형성할 수 있다. 또한, 진공 라미네이션 공정을 이용함으로써 서로 다른 광학층들을 간단한 공정으로 쉽게 형성할 수 있다. 본 실시예에서, 광 확산층(230)과 블랙 몰딩층(250)을 포함하는 몰딩부(200)를 형성하는 공정에 대해 설명하지만, 투명 몰딩층(210), 광 확산층(230a) 및 블랙 몰딩층(250a)을 협착한 후, 진공 라미네이션 공정을 이용하여 몰딩부(도 6A의 200a)를 형성할 수 있다.
특히, 진공 라미네이션 공정을 이용하여 몰딩부(200)를 형성할 경우, 도 10C에 도시한 바와 같이, 유닛 픽셀(100) 상부에 위치하는 광 확산층(230)이 볼록한 형상을 가질 수 있다. 블랙 몰딩층(250)의 상면은 평평한 면을 가질 수 있으며, 따라서, 유닛 픽셀(100) 상부에 위치하는 블랙 몰딩층(250)의 두께가 유닛 픽셀들(100) 사이에 위치하는 블랙 몰딩층(250)의 두께보다 작을 수 있다. 또한, 도 6A에 도시한 바와 같이, 진공 라미네이션 공정을 이용하여 몰딩부(200a)를 형성할 경우, 유닛 픽셀(100) 상부에 위치하는 투명 몰딩층(210)이 볼록한 형상을 가질 수 있으며, 광 확산층(230a) 및 블랙 몰딩층(250a)은 평평한 상면을 가질 수 있다.
본 개시는 진공 라미네이션 공정을 이용하여 몰딩부(200, 200a)를 제조하는 것에 한정되는 것은 아니다. 예를 들어, 프린팅 기술 등 다양한 기술이 사용될 수 있다. 진공 라미네이션 공정 이외에, 프린팅 기술과 같이 액상 재료를 이용하여 몰딩부(200, 200a)를 형성할 경우, 유닛 픽셀(100) 상부에 위치하는 광 확산층(230)이나 투명 몰딩층(210)도 평평한 상면을 가질 수 있다.
(실험예)
도 11A, 도 11B, 도 11C, 도 11D, 및 도 11E는 다양한 몰딩부 구조에 따른 픽셀 모듈의 정규화된(normalized) 광 분포를 나타내는 그래프들이다. 여기서, 픽셀 모듈들은 동일하게 적층형 구조의 유닛 픽셀을 이용하여 제작하였으며, 다만, 몰딩 구조를 서로 다르게 하였다. 아래 비교예 2, 비교예 3, 실시예 1 및 실시예 2의 몰딩부는 모두 진공 라미네이션 공정을 이용하여 형성하였다. 각 샘플에 대해 지향각은 120도 이하, 좌우 +- 45도 범위에서 △u'v'의 최대값은 0.01 미만인 것을 양호한 것으로 판단할 수 있다.
비교예 1(도 11A)은 몰딩부를 형성하지 않았고, 비교예 2(도 11B)는 전체 몰딩부 중량에 대해 0.2 중량% 함유하는 블랙 몰딩층의 단일층을 약 220um 두께로 형성한 것이다. 비교예 3(도 11C)은 투명 몰딩층 150um와 0.2 중량% 카본 블랙을 포함하는 블랙 몰딩층 50um를 이용하여 몰딩부를 형성한 것이다.
한편, 실시예 1(도 11D)은 TiO2 입자를 약 0.7 중량% 함유하는 광 확산층 150um와 카본 블랙 0.2 중량% 포함하는 블랙 몰딩층 50um을 사용하였으며, 실시예 2(도 11E)는 TiO2 입자를 약 1.0 중량% 함유하는 광 확산층 150um와 카본 블랙 약 0.2 중량% 포함하는 블랙 몰딩층 50um을 사용하였다.
비교예 1(도 11A)은 지향각이 약 154.4도로 상대적으로 넓고, 또한, +-45도에서 최대 △u'v'가 0.043으로 상당히 높게 나와 색편차가 컸다.
한편, 비교예 2(도 11B)는 지향각이 약 132.0도로 몰딩부를 형성하지 않은 비교예 1에 비해 지향각이 좁아졌으며, +-45도에서 최대 △u'v'는 0.023으로 비교예 1에 비해 작아졌지만 여전히 색편차가 상당히 높았다.
비교예 3(도 11C)은 지향각이 약 131.4도이고, +-45도에서 최대 △u'v'는 0.018로 비교예 2에 비해 개선되었지만 여전히 지향각이 상대적으로 넓고 색편차가 상당히 높았다.
한편, 실시예 1(도 11D)은 지향각이 약 111.4도이고, +-45도에서 최대 △u'v'는 0.007로 지향각 및 색편차가 비교예 1 내지 3에 비해 상당히 개선되었다. 특히, 색편차를 나타내는 +-45도에서 최대 △u'v'는 0.01보다 작아 색편차를 상당히 줄인 것을 알 수 있다.
실시예 2(도 11E)는 지향각이 약 110.9도이고, +-45도에서 최대 △u'v'는 0.006로 지향각 및 색편차가 비교예 1 내지 3에 비해 상당히 개선되었다. 특히, 색편차를 나타내는 +-45도에서 최대 △u'v'는 0.01보다 작아 색편차를 상당히 줄인 것을 알 수 있다.
위 실험을 통해 알 수 있듯이, 광 확산층과 블랙 몰딩층을 포함하는 몰딩부를 사용함으로써 지향각 및 색편차를 줄일 수 있었다.
이상에서, 본 개시의 다양한 실시예들에 대해 설명하였으나, 본 개시는 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 개시의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 회로 기판;
    상기 회로 기판 상에 정렬된 유닛 픽셀들; 및
    상기 유닛 픽셀들을 덮는 몰딩부를 포함하되,
    상기 몰딩부는 광 확산층 및 상기 광 확산층을 덮는 블랙 몰딩층을 포함하는 픽셀 모듈.
  2. 청구항 1에 있어서,
    상기 광 확산층은 투명 매트릭스 및 상기 투명 매트릭스 내에 실리카 또는 TiO2 입자를 포함하는 픽셀 모듈.
  3. 청구항 1에 있어서,
    상기 블랙 몰딩층은 매트릭스 및 상기 매트릭스 내에 광 흡수 물질을 포함하는 픽셀 모듈.
  4. 청구항 3에 있어서,
    상기 광 흡수 물질은 카본 블랙을 포함하는 픽셀 모듈.
  5. 청구항 4에 있어서,
    상기 카본 블랙은 유기 또는 무기 입자 표면에 코팅된 픽셀 모듈.
  6. 청구항 5에 있어서,
    상기 무기 입자는 실리카 또는 TiO2를 포함하는 픽셀 모듈.
  7. 청구항 3에 있어서,
    상기 블랙 몰딩층은 광 흡수 물질의 농도가 서로 다른 복수의 층을 포함하는 픽셀 모듈.
  8. 청구항 7에 있어서,
    상기 복수의 층에서, 광 흡수 물질의 농도가 높은 층이 상기 광 확산층으로부터 멀리 떨어져 배치되는 픽셀 모듈.
  9. 청구항 3에 있어서,
    상기 블랙 몰딩층 내의 광 흡수 물질의 농도는 상기 광 확산층으로부터 상기 블랙 몰딩층의 두께 방향으로 점진적으로 감소하는 픽셀 모듈.
  10. 청구항 1에 있어서,
    상기 몰딩부는 상기 유닛 픽셀과 상기 광 확산층 사이에 배치된 투명 몰딩층을 더 포함하는 픽셀 모듈.
  11. 청구항 1에 있어서,
    상기 유닛 픽셀은 서로 이웃하여 배치된 적어도 3개의 발광 소자들을 포함하는 픽셀 모듈.
  12. 청구항 11에 있어서,
    상기 유닛 픽셀은 상기 발광 소자들 사이에 배치된 단차 조절층을 더 포함하는 픽셀 모듈.
  13. 청구항 1에 있어서,
    상기 광 확산층 및 상기 블랙 몰딩층의 적어도 하나는 상기 회로 기판의 수평 방향을 따라 두께가 변하는 픽셀 모듈.
  14. 청구항 13에 있어서,
    상기 블랙 몰딩층은 상기 유닛 픽셀들 사이의 영역보다 상기 유닛 픽셀 상부에서 더 작은 두께를 갖는 픽셀 모듈.
  15. 청구항 14에 있어서,
    상기 보호층의 상면과 상기 연결 전극들이 상면은 서로 나란한 픽셀 모듈.
  16. 청구항 1에 있어서,
    상기 몰딩부는 50um 내지 400um 범위 내의 두께를 갖는 픽셀 모듈.
  17. 청구항 1에 있어서,
    상기 몰딩부는 상기 광 확산층과 상기 블랙 몰딩층을 포함하는 필름을 이용하여 진공 라미네이션 기술을 이용하여 형성된 픽셀 모듈.
  18. 청구항 1에 있어서,
    지향각은 120도 이하이고,
    +- 45도 범위에서 최대 △u'v'는 0.01을 초과하지 않는 픽셀 모듈.
  19. 패널 기판; 및
    상기 패널 기판 상에 배치된 복수의 픽셀 모듈들을 포함하되,
    상기 픽셀 모듈들은 각각,
    회로 기판;
    상기 회로 기판 상에 정렬된 유닛 픽셀들;
    상기 유닛 픽셀들을 덮는 몰딩부를 포함하고,
    상기 몰딩부는 광 확산층 및 상기 광 확산층을 덮는 블랙 몰딩층을 포함하는 디스플레이 장치.
  20. 청구항 18에 있어서,
    상기 몰딩부는 상기 유닛 픽셀과 상기 광 확산층 사이에 배치된 투명 몰딩층을 더 포함하는 디스플레이 장치.
KR1020237030405A 2021-02-18 2022-02-17 다중 몰딩층을 갖는 몰딩부를 채택한 픽셀 모듈 및디스플레이 장치 KR20230150818A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163150806P 2021-02-18 2021-02-18
US63/150,806 2021-02-18
US17/666,202 2022-02-07
US17/666,202 US20220262993A1 (en) 2021-02-18 2022-02-07 Pixel module employing molding member having multi-molding layer and displaying apparatus having the same
PCT/KR2022/002370 WO2022177328A1 (ko) 2021-02-18 2022-02-17 다중 몰딩층을 갖는 몰딩부를 채택한 픽셀 모듈 및 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230150818A true KR20230150818A (ko) 2023-10-31

Family

ID=82800592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237030405A KR20230150818A (ko) 2021-02-18 2022-02-17 다중 몰딩층을 갖는 몰딩부를 채택한 픽셀 모듈 및디스플레이 장치

Country Status (5)

Country Link
US (1) US20220262993A1 (ko)
EP (1) EP4297088A1 (ko)
KR (1) KR20230150818A (ko)
CN (2) CN217641390U (ko)
WO (1) WO2022177328A1 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4852530B2 (ja) * 2005-02-24 2012-01-11 大日本印刷株式会社 光拡散部材、透過型スクリーン、背面投射型表示装置、および光吸収部形成用樹脂組成物
JP2009096868A (ja) * 2007-10-16 2009-05-07 Nippon Shokubai Co Ltd 光拡散フィルム用樹脂微粒子、樹脂組成物および光拡散フィルム
JP2010015070A (ja) * 2008-07-07 2010-01-21 Toray Ind Inc 機能複合光線制御部材およびそれを用いたディスプレイパネル
JP2015034948A (ja) * 2013-08-09 2015-02-19 ソニー株式会社 表示装置および電子機器
JP7260526B2 (ja) * 2017-09-04 2023-04-18 ソウル セミコンダクター カンパニー リミテッド 表示装置及びその製造方法
KR102660614B1 (ko) * 2018-09-10 2024-04-26 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
US11437551B2 (en) * 2019-03-19 2022-09-06 Seoul Viosys Co., Ltd. Light emitting device package and application thereof
US11961872B2 (en) * 2020-04-29 2024-04-16 Seoul Viosys Co., Ltd. Unit pixel having light emitting devices and display apparatus having the same
US20210376188A1 (en) * 2020-06-02 2021-12-02 Seoul Viosys Co., Ltd. Method for transferring a light emitting device for display
US20220293832A1 (en) * 2021-03-15 2022-09-15 Seoul Viosys Co., Ltd. Light emitting module, method of manufacturing the same, and display apparatus having the same
US20230335691A1 (en) * 2021-12-26 2023-10-19 Seoul Viosys Co., Ltd. Light emitting module and display apparatus having the same

Also Published As

Publication number Publication date
US20220262993A1 (en) 2022-08-18
CN117063281A (zh) 2023-11-14
CN217641390U (zh) 2022-10-21
WO2022177328A1 (ko) 2022-08-25
EP4297088A1 (en) 2023-12-27

Similar Documents

Publication Publication Date Title
US20210376188A1 (en) Method for transferring a light emitting device for display
US20210249564A1 (en) Unit pixel having light emitting device and displaying apparatus
US11949055B2 (en) Unit pixel having light emitting device and displaying apparatus
US11961872B2 (en) Unit pixel having light emitting devices and display apparatus having the same
CN214477447U (zh) 单元像素及显示装置
CN214848667U (zh) 单元像素及显示装置
US20210384388A1 (en) Unit pixel having light emitting device and displaying apparatus
KR20230150818A (ko) 다중 몰딩층을 갖는 몰딩부를 채택한 픽셀 모듈 및디스플레이 장치
EP4304304A1 (en) Circuit board having multiple solder resist and display device having same
CN215933632U (zh) 单元像素及显示装置
EP4207321A1 (en) Unit pixel having light-emitting elements, and display apparatus
EP4207320A1 (en) High-efficiency light emitting element, unit pixel having same, and display device having same
CN215896385U (zh) 单元像素制造用晶圆
CN214625074U (zh) 单元像素及具有该单元像素的显示装置
EP4266368A1 (en) Unit pixel and display apparatus including same
US20230352619A1 (en) Light emitting device and light emitting module having the same
US20240113150A1 (en) Light emitting device and light emitting module having the same
KR102610626B1 (ko) 솔더 범프를 갖는 발광 다이오드
EP4243071A1 (en) Unit pixel and display apparatus comprising same
CN116918465A (zh) 具有多层阻焊剂的电路板及具有该电路板的显示装置
KR20230167350A (ko) 디스플레이용 발광 소자의 전사 방법 및 전사 장치
KR20220093085A (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치