KR20230149312A - 공진 결합 전송선 - Google Patents

공진 결합 전송선 Download PDF

Info

Publication number
KR20230149312A
KR20230149312A KR1020237032692A KR20237032692A KR20230149312A KR 20230149312 A KR20230149312 A KR 20230149312A KR 1020237032692 A KR1020237032692 A KR 1020237032692A KR 20237032692 A KR20237032692 A KR 20237032692A KR 20230149312 A KR20230149312 A KR 20230149312A
Authority
KR
South Korea
Prior art keywords
layer
signal
conductive
pcb
ground
Prior art date
Application number
KR1020237032692A
Other languages
English (en)
Inventor
앤드류 웨스트우드
Original Assignee
테라다인 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라다인 인코퍼레이티드 filed Critical 테라다인 인코퍼레이티드
Publication of KR20230149312A publication Critical patent/KR20230149312A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09754—Connector integrally incorporated in the printed circuit board [PCB] or in housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

예시적인 인쇄 회로 기판(PCB)은 제1 층 및 제2 층을 포함하는 유전체 재료의 층을 갖는 기판; 상기 제1 층과 상기 제2 층 사이에 있고 전도성 트레이스의 길이의 적어도 일부를 따라 상기 제1 층과 상기 제2 층에 평행한 상기 전도성 트레이스; 및 유전체 재료의 층을 통해 적어도 부분적으로 연장되고 상기 전도성 트레이스에 전기적으로 연결되는 전도성 비아로서, 또한 중심 주파수 범위를 갖는 신호를 수신하거나 전송하기 위해 신호 입력에 전기적으로 연결되도록 구성되는 상기 전도성 비아;를 포함한다.

Description

공진 결합 전송선
본 명세서는 공진 결합 도체를 포함하는 전송선의 예를 기술한다.
테스트 시스템은 피시험 디바이스(DUT)라고 하는 전자 디바이스의 작동을 테스트하도록 구성된다. 테스트 시스템에는 테스트를 위해 디지털 및 아날로그 신호를 포함한 신호를 DUT에 보내는 테스트 기기가 포함될 수 있다. 예시적인 DIB(디바이스 인터페이스 보드)에는 신호를 DUT로 라우팅하고 DUT로부터의 신호를 다시 테스트 기기로 라우팅하는 구조가 포함되어 있다.
본 발명에 따르면 공진 결합 도체를 포함하는 전송선이 제공될 수 있다.
예시적인 인쇄 회로 기판(PCB)은 유전체 재료의 층을 갖는 기판으로서, 상기 유전체 재료의 층은 제1 층 및 제2 층을 포함하는 상기 기판; 상기 제1 층과 상기 제2 층 사이에 있고 전도성 트레이스의 길이의 적어도 일부를 따라 상기 제1 층과 상기 제2 층에 평행한 상기 전도성 트레이스; 및 상기 유전체 재료의 층을 통해 적어도 부분적으로 연장되고 상기 전도성 트레이스에 전기적으로 연결되는 전도성 비아로서, 또한 중심 주파수 범위를 갖는 신호를 수신하기 위해 신호 입력에 전기적으로 연결되도록 구성되는 상기 전도성 비아;를 포함한다. 상기 예시적인 PCB는 또한 상기 전도성 비아에 전기적으로 연결되는 제1 접지 층을 포함하며, 여기서 상기 제1 접지 층은 기준 접지 전압에 연결되고, 상기 제1 접지 층은 상기 제2 층에 인접하며, 상기 제1 접지 층은 상기 신호의 상기 중심 주파수 범위 파장의 4분의 1(1/4)과 실질적으로 동일한 상기 전도성 트레이스로부터의 거리에 위치된다. 제2 접지 층은 상기 제1 층에 인접하고 또한 상기 기준 접지 전압에 연결된다. 상기 전도성 트레이스는 상기 제1 접지 층과 상기 제2 접지 층 사이에 있다. 상기 예시적인 PCB는 다음 특징 중 하나 이상을 단독으로 또는 조합하여 포함할 수도 있다.
상기 제1 접지 층은 상기 전도성 비아를 따라 적어도 상기 신호의 상기 중심 주파수 범위를 반사할 수 있으며 결과적인 반사 신호는 상기 전도성 트레이스로 시작된다. 상기 전도성 트레이스, 상기 전도성 비아, 상기 제1 접지 층, 및 상기 제2 접지 층은 제1 전송선을 형성할 수 있다. 상기 제1 전송선은 상기 PCB의 서로 다른 층에 있는 다른 전송선과 인터리브될 수 있다. 상기 제1 전송은 상기 PCB의 하나 이상의 다른 전송선과 동일한 기판 층에 있을 수 있다. 전도성 트레이스는 상기 기판 내의 유전체 재료의 각각의 층 사이에 있을 수 있고 상기 유전체 재료의 각각의 층에 적어도 부분적으로 평행할 수 있다. 전도성 비아는 상기 유전체 재료의 층을 통해 적어도 부분적으로 연장될 수 있으며 각각의 전도성 트레이스에 전기적으로 연결될 수 있다. 상기 전도성 비아는 또한 중심 주파수 범위를 갖는 각각의 신호를 수신하기 위해 각각의 신호 입력에 전기적으로 연결되도록 구성될 수 있다.
상기 신호 입력에는 무선 주파수 신호, 마이크로파 신호 또는 밀리미터파 신호가 포함될 수 있다. 상기 신호 입력은 정현파 신호, 변조 신호, 또는 전도성 트레이스를 통해 양방향으로 이동하는 양방향 신호를 포함할 수 있다. 상기 전도성 트레이스를 통해 이동하는 상기 양방향 신호는 주파수 차이로 분리되어 공통의 전체 대역폭을 공유할 수 있다.
제3 접지층은 각각의 신호 입력에 전기적으로 연결된 상기 전도성 비아의 각각에 전기적으로 연결될 수 있다. 각각의 제3 접지층은 상기 기준 접지 전압에 연결될 수 있다. 각각의 제3 접지 층은 각각의 신호 입력에서 수신된 신호의 중심 주파수 범위의 파장의 4분의 1(1/4)과 실질적으로 동일한 각각의 전도성 트레이스로부터의 거리에 위치할 수 있다. 상기 제1 접지 층, 상기 제2 접지 층, 상기 제3 접지 층은 손상되지 않을(unbroken) 수 있다. 상기 제1 접지 층, 상기 제2 접지 층, 및 상기 제3 접지 층은 공통 기준 접지 전압과 전기적으로 연결될 수 있다.
상기 전도성 트레이스, 상기 전도성 비아, 상기 제1 접지 층, 상기 제2 접지 층의 구성을 갖는 구조가 상기 PCB의 동일한 디멘션을 따라 상기 기판 내에서 반복될 수 있다. 상기 동일한 디멘션은 예를 들어 동일한 층에서 수평일 수 있다. 상기 전도성 트레이스, 상기 전도성 비아, 상기 제1 접지층 및 상기 제2 접지층의 구성을 갖는 구조는 유전체 재료의 상기 층에 직교하는 디멘션을 따라 상기 기판에 적층될 수 있다.
상기 신호 입력은 입력 전송선을 포함할 수 있다. 상기 신호 입력은 상기 전도성 비아에 직접 연결되도록 구성된 동축 커넥터를 포함할 수 있다. 상기 신호 입력은 또한 상기 PCB로부터의 출력을 위한 신호를 소싱하도록 구성될 수 있다. 상기 PCB는 테스트를 위해 피시험 디바이스(DUT)를 유지하도록 구성된 디바이스 인터페이스 보드(DIB)이거나 이를 포함할 수 있다. 상기 신호 입력은 상기 DIB와 상기 신호를 생성하거나 상기 신호를 수신하도록 구성된 테스트 기기 사이의 신호 경로에 전기적으로 연결될 수 있다.
상기 기판의 상기 제1 층은 하나 이상의 유전체 층을 포함할 수 있고, 상기 기판의 상기 제2 층은 하나 이상의 유전체 층을 포함할 수 있다. 상기 제1 층과 상기 제2 층은 상기 제1 층과 상기 제2 층의 두께가 서로 다를 수 있다는 점에서 비대칭일 수 있다. 상기 제2 층의 두께는 상기 신호의 상기 중심 주파수 범위의 파장의 4분의 1(1/4)과 실질적으로 동일할 수 있다.
상기 예시적인 PCB는 전도성이고 상기 신호 입력에 연결된 상기 전도성 비아를 부분적으로 둘러싸는 접지 비아를 포함할 수 있다. 상기 접지 비아는 상기 제1 접지층에 전기적으로 연결될 수 있다. 상기 전도성 트레이스와 상기 전도성 비아 사이의 전기적 연결 지점에는 접지 비아가 없을 수 있다. 상기 예시적인 PCB는 상기 전도성 트레이스와 상기 전도성 비아 사이에 전기 연결을 생성하도록 구성된 도체를 포함할 수 있다. 상기 도체는 상기 전도성 트레이스의 임피던스를 상기 전도성 비아의 임피던스에 정합시키도록 구성될 수 있다. 상기 도체는 상기 제1 층과 상기 제2 층 사이에 있을 수 있고, 상기 도체 길이의 적어도 일부를 따라 상기 제1 층 및 상기 제2 층에 평행할 수 있다. 상기 전도성 트레이스는 스트립라인 도체를 포함할 수 있다. 상기 도체는 상기 전도성 트레이스의 폭과 다른 폭을 가질 수 있다.
상기 예시적인 PCB는 전도성이고 상기 전도성 트레이스의 길이의 적어도 일부를 따라 상기 전도성 트레이스에 실질적으로 평행하게 이어지는 접지 비아를 포함할 수 있다. 상기 접지 비아는 상기 제1 접지 층에 전기적으로 연결될 수 있다.
상기 PCB의 상기 제1 층과 상기 제2 층은 서로 다른 유전체이거나 이를 포함할 수 있다. 상기 서로 다른 유전체는 서로 다른 분산 특징 또는 서로 다른 삽입 손실 중 적어도 하나를 가질 수 있다. 상기 서로 다른 유전체는 신호의 측면에서 볼 때, 상기 제1 층과 상기 제2 층이 서로 다른 물리적 두께를 가짐에도 불구하고 상기 제1 층과 상기 제2 층이 동일한 전자기적 두께를 갖도록 서로 다른 화학적 특성을 가질 수 있다.
예시적인 시스템에는 테스트를 위해 피시험 디바이스(DUT)를 유지하도록 구성된 디바이스 인터페이스 보드(DIB), 상기 DUT를 테스트하기 위해 신호를 출력하도록 구성된 테스트 기기로서, 상기 DIB는 상기 신호를 상기 DUT로 라우팅하기 위한 상기 테스트 기기, 및 상기 DUT를 테스트하기 위한 상기 신호를 출력하기 위해 상기 테스트 기기의 작동을 제어하도록 구성된 제어 시스템;을 포함한다. 상기 DIB는 유전체 재료의 층을 갖는 기판으로서, 상기 유전체 재료의 층은 제1 층 및 제2 층을 포함하는 상기 기판; 상기 제1 층과 상기 제2 층 사이에 있고 전도성 트레이스의 길이의 적어도 일부를 따라 상기 제1 층과 상기 제2 층에 평행한 상기 전도성 트레이스; 및 상기 유전체 재료의 층을 통해 적어도 부분적으로 연장되고 상기 전도성 트레이스에 전기적으로 연결되는 전도성 비아로서, 또한 중심 주파수 범위를 갖는 신호를 수신하기 위해 신호 입력에 전기적으로 연결되도록 구성된 상기 전도성 비아;를 포함할 수 있다. 상기 예시적인 PCB는 또한 상기 전도성 비아에 전기적으로 연결되는 제1 접지 층을 포함하며, 여기서 상기 제1 접지 층은 기준 접지 전압에 연결되고, 상기 제1 접지 층은 상기 제2 층에 인접하며, 상기 제1 접지 층은 상기 신호의 상기 중심 주파수 범위의 파장의 4분의 1(1/4)과 실질적으로 동일한 상기 전도성 트레이스로부터의 거리에 위치된다. 제2 접지 층은 상기 제1 층에 인접하고 또한 상기 기준 접지 전압에도 연결된다. 상기 전도성 트레이스는 상기 제1 접지 층과 상기 제2 접지 층 사이에 있다. 상기 예시적인 시스템은 다음 특징 중 하나 이상을 단독으로 또는 조합하여 포함할 수도 있다.
상기 기판의 상기 제1 층은 하나 이상의 유전체 층을 포함할 수 있고, 상기 기판의 상기 제2 층은 하나 이상의 유전체 층을 포함할 수 있다. 상기 제1 층과 상기 제2 층은 상기 제1 층과 상기 제2 층의 두께가 서로 다를 수 있다는 점에서 비대칭일 수 있다. 상기 제2 층의 두께는 상기 신호의 상기 중심 주파수 범위의 파장의 4분의 1(1/4)과 실질적으로 동일할 수 있다.
상기 PCB는 전도성이고 부분적으로 상기 전도성 비아를 둘러싸는 접지 비아를 포함할 수 있다. 상기 접지 비아는 상기 제1 접지층에 전기적으로 연결될 수 있다. 상기 DIB는 상기 전도성 트레이스와 상기 전도성 비아 사이의 전기적 연결을 생성하도록 구성된 도체를 포함할 수 있다. 상기 도체는 상기 전도성 트레이스의 임피던스를 상기 전도성 비아의 임피던스에 정합시키도록 구성될 수 있다.
상기 전도성 트레이스, 상기 전도성 비아, 상기 제1 접지 층, 및 상기 제2 접지 층의 구성을 갖는 구조가 기판 내에서 반복될 수 있다. 상기 전도성 트레이스, 상기 전도성 비아, 상기 제1 접지층 및 상기 제2 접지층의 구성을 갖는 구조는 상기 유전체 재료의 층에 직교하는 디멘션을 따라 상기 기판에 적층될 수 있다.
예시적인 DIB는 DUT와 테스트 시스템의 테스트 기기 사이의 기계적 및 전기적 인터페이스 역할을 하도록 구성된다. 상기 DIB는 유전체 재료 층을 포함하는 기판으로서, 상기 유전체 재료의 층은 제1 층 및 제2 층을 포함하는 상기 기판; 상기 제1 층과 상기 제2 층 사이에 있고 전도성 트레이스의 길이의 적어도 일부를 따라 상기 제1 층과 상기 제2 층에 평행한 상기 전도성 트레이스; 및 상기 유전체 재료의 상기 층을 통해 연장되고 상기 전도성 트레이스에 전기적으로 연결되는 전도성 비아로서, 또한 중심 주파수 범위를 갖는 신호를 수신하기 위해 신호 입력에 전기적으로 연결되도록 구성된 상기 전도성 비아;를 포함한다. 상기 DIB는 또한 상기 신호가 상기 전도성 비아를 따라 반사되게 하고, 상기 신호의 적어도 일부가 상기 기판으로 소산되는 것을 방지하고, 상기 전도성 트레이스를 따라 신호 반사를 방지하는 수단을 포함한다.
본 써머리 부분을 포함하는 본 명세서에서 기술된 특징들 중 2개 이상은 본명세서에 구체적으로 기술되지 않은 구현들을 형성하기 위해 결합될 수 있다.
본원에 기술된 시스템 및 장치의 적어도 일부는 하나 이상의 비일시적 기계 판독 가능 저장 매체에 저장된 명령을 하나 이상의 처리 디바이스에서 실행함으로써 구성되거나 제어될 수 있다. 비일시적 기계 판독 가능 저장 매체의 예는 읽기 전용 메모리, 광 디스크 드라이브, 메모리 디스크 드라이브 및 랜덤 액세스 메모리를 포함한다. 본원에 기술된 시스템 및 장치의 적어도 일부, 또는 그 부분들은 기재된 기능들의 제어를 구현하기 위한 실행가능한 명령을 저장하는 컴퓨터 메모리 및 하나 이상의 처리 디바이스를 포함할 수 있는 장치, 방법 또는 테스트 시스템으로서 구현될 수 있다. 본 명세서에 기술된 장치, 시스템 및/또는 그의 구성 요소는 예를 들어 설계, 구성, 배열, 배치, 프로그래밍, 작동, 활성화, 비활성화, 및/또는 제어를 통해 구성될 수 있다.
하나 이상의 구현의 상세는 첨부도면 및 하기의 설명에서 기술된다. 다른 특징 및 이점은 상기 설명과 도면, 및 청구범위로부터 명확해질 것이다.
도 1은 디바이스 인터페이스 보드(DIB) 상에 형성된 예시적인 전송선의 구성요소의 하향 부분 투명한 사시도이다.
도 2는 도 1의 예시적인 전송선의 구성요소의 정면도이다.
도 3은 도 1의 예시적인 전송선의 구성요소의 상향 부분 투명한 사시도이다.
도 4는 에너지 소산을 도시하는 도 1의 예시적인 전송선의 구성요소의 정면도이다.
도 5는 에너지 소산을 도시하는 도 1의 예시적인 전송선의 구성요소의 하향 부분 투명한 사시도이다.
도 6은 DIB 상에 형성된 예시적인 전송선의 구성요소의 하향 부분 투명한 사시도이다.
도 7은 도 6의 예시적인 전송선의 구성요소의 정면도이다.
도 8은 도 6의 예시적인 전송선의 구성요소의 상향 사시도이다.
도 9는 내부의 에너지 소산을 도시하는 도 6의 예시적인 전송선의 구성요소의 정면도이다.
도 10은 44GHz(기가헤르츠)의 중심 주파수를 갖는 신호에 대한 도 6에 도시된 유형의 예시적인 전송선에 대한 데시벨 단위의 삽입 손실을 보여주는 플롯이다.
도 11은 44GHz의 중심 주파수를 갖는 신호에 대한 도 6에 도시된 유형의 예시적인 전송선에 대한 데시벨 단위의 신호 반사 손실을 나타내는 플롯이다.
도 12는 예시적인 DIB에 포함될 수 있는 전송선의 매트릭스의 정면도이다.
도 13은 피시험 디바이스(DUT)에 디지털 신호를 전송하기 위한 기기를 포함하는 예시적인 테스트 시스템의 구성요소의 블록 다이어그램이다.
상이한 도면에서의 유사한 참조번호는 유사한 엘리먼트를 나타낸다.
여기에는 전송선이 형성된 디바이스 인터페이스 보드(DIB)와 같은 인쇄 회로 기판(PCB)의 예가 기술되어 있다. 예시적인 전송선은 중심 주파수 범위를 갖는 시변 신호를 전송하도록 구성된 공진 결합 도체를 포함한다. 전송선을 통해 전송될 수 있는 신호의 예에는 마이크로파 신호, 무선 주파수(RF) 신호 및 밀리미터파(mmwave) 신호가 포함되지만 이에 제한되지는 않는다. 신호는 아래에 설명된 바와 같이 정현파, 변조, 단방향 또는 양방향일 수 있다.
일부 예에서, DIB와 같은 PCB는 기판과 전도성 재료의 층을 모아서 형성된다. 기판은 예를 들어 하기에 기술하는 바와 같이 하나 이상의 서로 다른 유형의 유전체 재료를 포함할 수 있다. 전도성 재료는 기판을 통과하는 전도성 트레이스와 전도성 비아를 형성한다. 일부 유형의 DIB는 고주파수 신호를 전송할 때 최적이 아닌 성능을 가질 수 있다. 예를 들어, 도 1 내지 도 3은 DIB(10)에 형성된 예시적인 전송선 구조의 구성요소를 도시한다. 이와 관련하여, 도 2는 화살표(9) 방향에서 본 도 1에 도시된 구성요소의 정면도를 도시하고, 도 3은 밑면 사시도를 도시한다. DIB(10)에서, 신호는 평면형 신호 입력(11)을 통해 수신된다. 원주형 전도성 비아(12)는 전도성 트레이스의 일종인 스트립라인 도체(14)로 신호를 전달한다. 도 2 및 도 3에 도시된 바와 같이, 전도성 비아(12)는 밑에 있는 기판(17)(도 2) 내로 돌출하는 드릴스루 구성요소(15)(또는 간단히 "드릴스루")를 포함한다. 드릴스루(15)는 DIB(10) 구성의 인공물이며 일부 회로 기판 제조업체에 따르면 구조에서 제거할 수 없다.
드릴스루(15)는 특히 mmwave 주파수를 포함하되 이에 국한되지 않는 특히 고주파수에서 신호 전송에 부정적인 영향을 미칠 수 있다. 예를 들어, 일부 경우에는 입력 신호의 일부가 의도한 대로 스트립라인 도체(14)로 시작되지 않을 수 있지만 오히려 전도성 비아(12)와 드릴스루(15)로 전파될 수 있다. 이 예시에서, 도 4에 도시된 바와 같이, 드릴스루(15)는 신호로부터의 에너지(19)(그레이스케일 음영으로 표시됨)를 주변 기판 및 인근 전송선(4에는 표시되지 않음)으로 소산하여 안테나로서 기능을 한다. 도 5는 도 4와 관련하여 설명된 유형의 에너지 소산(19)(다시 그레이스케일 음영으로 표시됨)의 또 다른 도면을 도시한다. 도 4 및 5에 도시된 유형의 에너지 소산은 인근 전도성 트레이스에서 신호 삽입 손실과 누화를 초래할 수 있다. 일부 경우에, 누화가 예를 들어, 서로 100mils(2.54mm) 내에 있는 전송선에 영향을 미칠 수 있다. 그러나 일반적으로 전송선은 DIB의 라인보다 훨씬 더 가깝다.
또한, 도 1에 도시된 바와 같이, 평면 입력(11), 전도성 비아(12) 및 스트립라인 도체(14)는 전기 신호가 전송 및 수신될 수 있는 전기 경로를 정의하지만, 전도성 비아(12)의 원주형 형상은 평면 입력(11) 및 스트립라인 도체(14)에 대한 접촉 지점에서의 임피던스 불연속성을 산출한다. 이러한 임피던스 불연속성은 스트립라인 도체를 따라 신호가 반사되는데 기여할 수 있다. 신호의 반사는 또한 전송선에서 발생하는 신호 삽입 손실에도 기여할 수 있다.
본 명세서에 기술된 PCB 구현 전송선의 구현은 상술한 유형의 누화, 신호 삽입 손실 및/또는 신호 반사를 해결(예를 들어, 감소 또는 제거)할 수 있다. 하나 이상의 전송선을 갖는 DIB와 같은 예시적인 PCB는 비대칭 제1 및 제2 층을 포함하는 유전체 재료의 층으로 구성된 기판을 포함한다. 스트립라인 도체와 같은 전도성 트레이스는 제1 층과 제2 층 사이에 있고 전도성 트레이스 길이의 적어도 일부를 따라 제1 층과 제2 층에 평행하다. 원주 형상을 가질 수 있는 중심 전도성 비아는 유전체 재료의 제1 및 제2 층을 통해 적어도 부분적으로 연장되어 전도성 트레이스에 전기적으로 연결된다. 전도성 비아는 또한 마이크로파 신호, RF 신호 또는 mmwave 신호와 같은 중심 주파수 범위를 갖는 시변 신호를 수신하기 위해 신호 입력에 전기적으로 연결되도록 구성된다. 제1 접지층은 전도성 비아에 전기적으로 연결된다. 제1 접지층은 기준 접지 전압과 연결되어 기준 접지 전압을 정의하며, 제2 층에 인접해 있다. 제1 접지 층은 신호의 중심 주파수 범위의 파장의 4분의 1(1/4)과 실질적으로 동일한 전도성 트레이스로부터의 거리에 있을 수 있다. 이러한 맥락에서, 실질적으로 동일하다는 것은 신호의 중심 주파수 범위의 1/4 파장의 ±5% 이하 내에 있는 길이를 포함할 수 있지만 이에 제한되지는 않는다. 이 구성으로 인해 스트립라인 도체가 공진 결합된다. 제2 접지 층은 제1 층에 인접하고, 전도성 트레이스와 기판의 제1 및 제2 층이 제1 접지 층과 제2 접지 층 사이에 있도록 기준 접지 전압에 연결된다. 상술한 구성은 외부 소스로부터 PCB에 수신된 신호를 전송하고 PCB에서 외부 목적지로 신호를 전송하기 위한 차폐 전송선의 일부이다.
이와 관련하여, 전도성 비아에 연결된 제1 접지층은 스트립라인 도체 안으로가 아니라 전도성 비아 아래로 전파되는 RF 신호의 일부가 스트립라인 도체 쪽으로 다시 반사된 다음 스트립라인 도체로 발사되도록 구성된다. 제1 접지층은 신호의 중심 주파수 범위 파장의 1/4과 실질적으로 동일한 전도성 트레이스로부터의 거리에 있으므로, 신호의 중심 주파수 및 중심 주파수 주변 대역을 포함할 수 있는 중심 주파수 범위는 스트립라인 도체에 현저한 간섭이 발생하지 않는다. 이와 관련하여, 원하는 작동 중심 주파수의 1/4 파장에서 전도성 비아를 단락시킴으로써 드릴스루는 스트립라인 도체와의 연결 지점에서 무한 임피던스로 나타나므로 그 연결 지점에서의 신호 에너지 손실이나 임피던스의 왜곡을 방지할 수 있다. 또한 드릴스루로 진행되는 신호가 드릴스루로 이동하는 동안 처음 90° 이동하고 스트립 전송선의 교차점으로 다시 90° 이동하는 동안, 신호는 작동 중심 주파수에서 1/2 주기의 시간 지연을 경험한다. 해당 시간 지연 동안, 입력으로부터 도착하는 신호도 또한 1/2주기 진행, 즉 180° 진행된다. 교차점, 소스 및 반사에 도달하는 두 신호 모두에 대해 시간이 계속된다. 따라서 접지면에서 반사된 드릴스루 반사 신호가 180° 이동된 스트립라인 도체 교차점에 도달하면, 동일한 교차점에 도착하는 입력 신호도 180° 이동되어 보강 간섭을 일으키며, 그 모두는 현재 어떤 순간에도 동일한 위상 및 동일한 전압이 된다.
접지층의 반사는 또한 주변 기판으로의 신호 에너지 소산을 감소시킬 수 있으며, 이는 인근 전송선의 누화를 감소시킬 수 있다. 스트립라인 도체로 다시 반사되는 신호는 또한 신호 삽입 손실과 스트립라인 도체를 따른 신호 반사를 줄일 수 있다. 신호 반사를 더욱 해결하기 위해, 전도성 트레이스의 임피던스를 전도성 비아의 임피던스에 정합시키기 위해 스트립라인 도체와 전도성 비아 사이에 전기적 연결을 생성하도록 도체가 구성된다. 이와 관련하여 일부 구현에서 스트립라인 도체(전도성 트레이스)의 임피던스는 50Ω이다. 그러나 임의의 적절한 임피던스를 갖는 전도성 트레이스가 사용될 수 있다.
도 6 내지 도 8은 신호가 DIB를 통과하는 전송선의 일부일 수 있는 DIB(20)와 같은 PCB에 포함된 예시적인 구성요소를 도시한다. 이와 관련하여, 도 7은 화살표(37) 방향으로 본 도 6에 도시된 구성요소의 정면도를 도시하고, 도 8은 밑면 사시도를 도시한다. 도 6 내지 도 8에 도시된 바와 같이, DIB(20)는 다수의 층(21, 22)으로 구성되며, 각각의 층은 다수의 기판(예를 들어 유전체 재료)과 기판 사이의 전도성 재료를 포함하여 기판을 관통하는 전도성 트레이스 및 비아를 형성할 수 있다. 예를 들어, 일부 경우에는 수십, 수백, 수천 개의 그러한 층이 융합되어 적층되어 DIB를 형성할 수 있다. 전도성 트레이스는 기판으로 둘러싸인 DIB 내부 또는 DIB 표면에 형성될 수 있다. 일부 구현에서, 기판은 에폭시, 수지, 폴리테트라플루오로에틸렌(PTFE), 또는 이들의 조합을 포함하지만; 그러나 임의의 적절한 유전체 재료가 기판으로 사용될 수 있다. 일부 예에서, 유전체 재료는 유리 섬유 섬유와 함께 분말을 함께 결합하는 에폭시를 포함한다. 일부 예에서, 아래에 기술된 바와 같이, 유전체 재료는 Panasonic® Corporation의 Megtron 6® 및 Megtron 7® 유전체를 포함한다.
도 6 내지 도 8에 도시된 바와 같이, DIB(20)는 중심 비아(25)를 포함한다. 이 예에서, 중심 비아(25)는 원주형이고 전도성이며 평면 전송선(도시되지 않음) 또는 동축 케이블 커넥터(도시되지 않음)와 같은 신호 입력에 직접 또는 간접적으로 연결 가능하다. 신호 입력은 중심 주파수 범위를 갖는 신호를 DIB로 전송한다. 무선 디바이스는 중심 주파수 주변의 주파수 대역 내에서 작동하도록 구성될 수 있으므로 중심 주파수 범위는 디바이스 테스트와 같은 응용 분야에서 주요 관심사가 될 수 있다. 일 예에서, RF 디바이스는 44GHz(기가헤르츠)의 중심 주파수 및 44GHz 부근의 1데시벨(dB) 삽입 손실 3GHz 대역에서 작동하도록 구성될 수 있다. 언급한 바와 같이, 일부 예에서, 신호 입력에 의해 제공되는 신호는 마이크로파 신호, RF 신호 및 mmwave 신호를 포함하지만 이에 제한되지는 않는다.
예시적인 정의에서 마이크로파 신호는 약 1GHz ~ 약 30GHz의 주파수 범위를 갖는다. 예시적인 정의에서, RF 신호는 약 20KHz(킬로헤르츠)에서 약 3GHz까지의 주파수 범위를 갖는다. 예시적인 정의에서 mmwave 신호의 주파수 범위는 약 30GHz ~ 약 300GHz이다. 그러나 마이크로파, RF 및 mmwave의 정의는 시간이 지남에 따라 관할 구역에 따라 변경될 수 있다. 따라서 여기에서 마이크로파, RF 또는 mmwave로 표시된 신호는 이전 수치 주파수 범위로 제한되지 않는다.
중심 주파수 범위를 갖는 신호를 전달하는 신호 입력은 DIB와 신호, 신호의 변형 또는 신호가 기반하는 신호를 생성하도록 구성된 테스트 기기 사이의 신호 경로를 따르거나 그 일부일 수 있다. 중심 비아(25)는 이 신호를 수신하고 이 신호를 DIB(20)의 기판을 통해 DIB(20)에 포함된 기판 층 사이 내부에 위치한 전도성 트레이스로 전달하도록 구성된다. 이를 위해 중심 비아(25)는 예를 들어 적어도 부분적으로 기판의 층(21 및 22)을 통해(전체를 또는 전체는 아닌) 연장한다. DIB(20)에서, 중심 비아(25)는 층(23, 24)을 통해 완전히 연장된다. 도 6에 도시된 바와 같이, 중심 비아(25)의 단부(27)는 입력 전송선 또는 동축 케이블 커넥터에 직접 연결이 가능하도록 노출된다. 일부 구현에서, 신호 입력 및 중심 비아에 대한 연결은 중간 전기 전도성 구조를 포함할 수 있다.
도 7 및 도 8에 도시된 바와 같이, 중심 비아(25)는 또한 밑에 있는 기판(30)(도 7)으로 돌출하는 드릴스루(29)를 포함한다. 상술한 바와 같이, 드릴스루(29)는 DIB(20) 구성의 인공물이다. 중심 비아(25) 및 드릴스루(29)는 구리를 포함하는(그러나 이에 제한되지 않는) 임의의 적절한 전도성 재료로 만들어질 수 있다.
도 7 및 도 8에 도시된 바와 같이, DIB(20)는 유전체 재료를 갖는 적어도 2개의 층(21, 22)을 포함한다. 일부 애플리케이션에서, DIB(20)에는 2개 이상의 다수의 층이 포함되어 있다. 이 예에서, 층은 유전체 재료로 구성된 제1 층(21) 및 유전체 재료로 구성된 제2 층(22)을 포함한다. 제1 층(21) 및 제2 층(22)은 또한 본 명세서에 설명된 전기 전도성 구성요소를 형성하기 위해 기판의 에칭 또는 컷아웃에 증착된 전도성 재료를 포함할 수 있다. 전도성 재료는 유전체 재료 두께의 일부이며 층의 모든 유전체 재료 또는 대부분의 유전체 재료 사이에 끼워져 있다.
제1 층(21)은 하나 이상의 유전체 층을 포함할 수 있고, 제2 층(22)은 하나 이상의 유전체 층을 포함할 수 있다. 이 경우, 제1 층과 제2 층은 비대칭인데, 이는 제1 층과 제2 층이 서로 다른 두께를 갖기 때문이다. 그러나 일부 구현예에서, 제1 층과 제2 층은 동일한 두께를 가질 수 있으므로 대칭일 수 있다. 본 명세서에 설명된 이유로 인해, 제2 층의 두께는 DIB를 통과하는 신호의 중심 주파수 범위의 파장의 1/4과 실질적으로 동일하다. 이와 관련하여, 신호의 중심 주파수 범위의 파장의 1/4과 실질적으로 동일한 것은 중심 주파수 범위의 파장의 1/4 길이로부터 ±10%의 편차, 중심 주파수 범위의 파장의 1/4 길이로부터 ±9%의 편차, 중심 주파수 범위의 파장의 1/4 길이로부터 ±8%의 편차, 중심 주파수 범위의 파장의 1/4 길이로부터 ±7%의 편차, 중심 주파수 범위의 파장의 1/4 길이로부터 ±6%의 편차, 중심 주파수 범위의 파장의 1/4 길이로부터 ±5% 편차, 중심 주파수 범위의 파장의 1/4 길이로부터 ±4%의 편차, 중심 주파수 범위의 파장의 1/4 길이로부터 ±3%의 편차, 중심 주파수 범위의 파장의 1/4 길이로부터 ±2%의 편차, 또는 중심 주파수 범위의 파장의 1/4 길이로부터 ±1%의 편차를 포함하지만, 이에 한정되지 않는다. 도 6 및 도 7에서, 중심 비아(25)는 제2 층(22)의 단부까지 연장되고 그 드릴스루(29)는 도 2 및 3의 경우와 마찬가지로 제2 층(22)을 넘어 하부 기판(30)(도 7)으로 돌출한다.
이전에 설명된 바와 같이, 기판의 제1 층(21)과 제2 층(22)은 동일한 유형의 유전체 재료 또는 다른 유형의 유전체 재료를 포함할 수 있다. 일 예에서, 서로 다른 유전체 재료는 전자기적 관점에서 볼 때, 제1 층(21)과 제2 층(22)이 서로 다른 물리적 두께를 가지더라도 동일한 물리적 두께를 갖는 것처럼 보이도록 서로 다른 화학적 특성을 가질 수 있다. 서로 다른 화학적 특성으로 인해 서로 다른 유전체가 서로 다른 신호 분산 특징, 서로 다른 신호 삽입 손실, 또는 서로 다른 신호 분산 특징과 서로 다른 신호 삽입 손실 모두를 갖게 될 수 있다. 일 예에서, 제1 층(21)은 Panasonic® Corporation의 유전체 Megtron 6® 유전체로 구성된 하나 이상의 층을 포함한다. 일 예에서, 제2 층(22)은 Panasonic® Corporation의 유전체 Megtron 7® 유전체로 구성된 하나 이상의 층을 포함한다. 무엇보다도 Megtron 6® 및 Megtron 7®은 변형되지 않거나 현저하게 변형되지 않고 신호 입력에 연결하는 데 필요한 압력을 견딜 수 있을 만큼 충분히 단단하다. Megtron 6® 및 Megtron 7® 대신 또는 추가로 다른 유형의 유전체가 DIB(20)에 사용될 수 있다.
도 6을 참조하면, DIB(20)는 또한 스트립라인 도체(32)와 같은 하나 이상의 전도성 트레이스를 포함한다. 예시적인 스트립라인 도체는 기판의 층 상에 또는 기판의 층 내에 형성된 구리와 같은 금속의 평면 스트립을 포함한다. 스트립의 폭, 주변 기판의 두께, 기판의 비유전율(relative permittivity)은 스트립라인 도체의 특성 임피던스에 영향을 미친다. 이 예에서, 스트립라인 도체(32)는 제1 층(21)과 제2 층(22)의 적어도 일부 사이에 있고, 그 길이의 적어도 일부를 따라 제1 층 및 제2 층에 평행하다. 스트립라인 도체는 중심 비아(25)와 DIB의 하나 이상의 DUT 사이에서 신호를 전송하도록 구성된 DIB(20) 내에 형성된 전송선의 일부이다. 따라서, 스트립라인 도체의 길이는 다양할 수 있으며 중심 비아(26)와 DUT 사이의 거리에 기초한다. 상술한 바와 같이, 신호는 스트립라인 도체(32)를 통해 한 방향으로 또는 양방향으로 이동할 수 있다. 예를 들어, 신호는 중심 비아(25)로부터 스트립라인 도체(32)를 거쳐 DIB의 DUT로 이동할 수 있다. 이를 DIB에서 신호를 수신한다고 한다. 예를 들어, 신호는 DIB의 DUT에서 스트립라인 도체(32)를 통해 중심 비아(25)로 이동할 수 있다. 이는 DIB로부터의 출력을 위한 소싱 신호라고 한다. 신호는 스트립라인 도체(32)를 통해 양방향으로 그리고 동시에 이동할 수 있는데, 예를 들어 신호는 신호가 DUT에서 중심 비아(25)로 이동하는 것과 동시에 중심 비아(25)로부터 DUT로 이동할 수 있다. 동시에 전송되는 양방향 신호는 주파수 차이에 의해 분리된 2개의 신호를 포함할 수 있는데, 예를 들어 그것들은 서로 다른 주파수를 가지지만 공통 전체 대역폭을 공유한다.
도 7 및 도 8에 도시된 바와 같이, DIB(20)는 구리와 같은 임의의 적절한 전도성 재료로 만들어질 수 있는 제1 접지층(34)을 포함한다. 접지층(34)은 중심 비아(25)에 전기적으로 연결되고 DIB에 대한 기준 접지 전압을 정의한다. 즉, 접지층(34)은 DIB의 모든 전송선 접지층에 대한 공통 접지 전압을 포함하는 기준 전압(36)에 전기적으로 연결될 수 있다. 이 예에서, 접지층(34)은 드릴스루(29)가 돌출하는 제2 층(22)의 바닥에 인접(예를 들어 도금)된다. 그리고, 제2 층(22)의 두께는 상술한 신호 입력을 통해 DIB에 입력되는 시변 신호의 중심 주파수 범위의 파장의 1/4과 실질적으로 동일하므로, 접지층도 해당 신호의 중심 주파수 범위의 파장의 1/4과 실질적으로 동일한 스트립라인 도체(32)로부터의 거리만큼 떨어져 위치하게 된다. 중심 비아(25)의 드릴스루(29)는 도 8에 가장 명확하게 도시된 바와 같이 접지층(34)에 전기적으로 연결된다. 즉 전기적으로 단락된다. 이는 구멍(35)이 전기 접지와 드릴 쓰루(15) 사이의 전기적 연결을 방지하는 도 3의 구성과 대조된다. 도 6 내지 도 8에 도시된 DIB(20)의 구성은 상술한 바와 같이 중심 비아(25)를 따라 신호 반사를 생성하며, 이는 중심 비아를 통한 신호 삽입 손실을 감소 또는 제거할 수 있고 및/또는 스트립라인 도체(32)를 따른 감소된 신호 반사를 제거하거나 감소시킬 수 있다.
중심 비아(25)를 따른 신호 반사는 그레이스케일 음영(38)으로 도 9에 도시되어 있다. 도 9는 반사된 에너지가 중심 비아(25)에 국한되고 드릴 쓰루(29)를 통해 주변 기판으로 누출되지 않음을 보여준다. 다른 방식으로의 중심 비아(25)을 통한 반사를 설명하면, 접지층(34)은 원하는 중심 주파수 대역에서 공진기를 형성하기 위해 1/4 파장 거리에서 드릴스루(29)에 대한 하드 단락을 생성한다. 생성된 공진기는 중심 비아(25)와 스트립라인 도체(32) 사이의 전기 연결을 통해 스트립라인 도체(32)에 전기적으로 연결된다. 이러한 구성의 결과로, 드릴스루(29)는 구리만 남게되고 더 이상 RF 에너지에 연결되지 않는다. 그럼에도 불구하고, 드릴스루(29)는 이제 공진기를 형성하기 위해 중심 비아(25)에 전기 접지 연결을 생성하는 데 사용되므로 드릴스루(29)는 골치거리(liability)에서 자산으로 전환되었다.
도 6 및 도 7을 참조하면, DIB(20)는 또한 구리와 같은 임의의 적절한 전도성 재료로 만들어질 수 있는 제2 접지층(39)을 포함한다. 접지층(39)은 도 7에 도시된 바와 같이 기준 접지 전압(36)에 연결된다. 이와 관련하여, 제1 접지층(34)과 제2 접지층(39)은 모두 동일한 기준 접지 전압에 연결된다. 이 예에서는 두 접지층도 모두 손상되지 않았다. 접지층(39)은 도 7에 도시된 바와 같이 기판층(21)에 의해 스트립라인 도체(32)로부터 분리된다. 도 6에 도시된 바와 같이, 구멍(40)은 접지층(39)으로부터 중심 비아(25)를 전기적으로 절연시킨다. 제1 접지층(34)은 스트립라인 커넥터(32)를 사용하여 기판에 생성된 전송선 아래에 차폐를 제공하는 반면, 제2 접지층(38)은 스트립라인 커넥터(32)를 사용하여 기판에 생성된 전송선 위에 차폐를 제공한다.
도 6 내지 도 8에 도시된 바와 같이, 중심 비아(25)는 또한 부분적으로 접지 비아(42)에 의해 둘러싸여 있다. 접지 비아(42)는 접지층(34 및/또는 39)에 전기적으로 연결되고 중심 비아(25)의 길이를 따라 연장되는 원주형 전도성 비아일 수 있고, 예를 들어, 접지 비아(34)는 적어도 중심 비아(25)만큼 길 수 있다. 이와 관련하여, 접지층(34)은 모든 접지 비아 및 드릴스루(29)에 연결된다. 10개의 접지 비아(42)가 도 6에 도시되어 있다. 그러나 임의의 적절한 수의 접지 비아(42)가 사용될 수 있다. 또한 도시된 바와 같이, 접지 비아(42)는 중심 비아(25)를 부분적으로 둘러싼다. 이러한 구성에서, 중심 비아(25)와 접지 비아(42)는 함께 동축 도체의 기능과 유사하며, 중심 비아(25)는 중심 도체 역할을 하고 접지 비아(42)는 차폐 또는 복귀 역할을 한다. 동축 연결로서 구성된 중심 비아를 사용하면 도 1의 평면 입력(11)과 같은 전송선의 짧은 세그먼트를 통해 연결을 가져오는 대신 입력 동축 전송선을 DIB 표면에 직접 장착할 수 있다. 그러나 일부 구현에서, 중심 비아(25)에 대한 전기적 연결은 도 1의 평면 입력(11)과 같은 전송선의 짧은 세그먼트를 사용하여 이루어질 수 있다. 또한, 방사상 접지 비아(42)는 방사형 접지 비아를 포함하지 않는 구성에 비해 중심 비아(25)와 스트립라인 도체(32) 사이의 임피던스 정합을 향상시킬 수 있다. 이와 관련하여, 중심 비아(25)와 스트립라인 도체(32)의 디멘션 및 접지 비아(42)의 간격과 위치는 모두 전송선 구조 내의 임피던스 정합에 영향을 미칠 수 있다.
도시된 바와 같이, 중심 비아(25)와 스트립라인 도체(32) 사이의 전기 연결 지점(45)에는 접지 비아가 없고, 이는 앞의 근사치를 불완전하게 만든다. 이는 스트립라인 도체(32)가 그 길이를 따라 신호를 전도하고 접지 비아를 스트립라인 도체에 직접 연결하면 신호 전송에 부정적인 영향을 미치기 때문이다. "누락된" 접지 비아로 인해 근사 동축 구조에서 에너지가 누출되어 신호 삽입 손실이 발생할 수 있다.
스트립라인 도체(32)의 위치에서 "누락된" 접지 비아(들)를 해결하기 위해 추가 전도성 트레이스(또는 간단히 "도체"(46))가 중심 비아(25)와 스트립라인 도체(32) 사이에 연결된다. 도체(46)는 구리 또는 기타 적절한 전기 전도성 재료로 만들어질 수 있다. 도체(46)는 중심 비아(25)와 스트립라인 도체(32) 사이에 전기 연결을 생성하도록 구성된다. 도체(46)는 스트립라인 도체(32)와 중심 비아(25) 사이에 임피던스 정합을 생성하도록 구성된다(예를 들어, 크기조정, 성형 및/또는 연결된다). 이 임피던스 정합은 상술한 임피던스 불연속성을 해결하고 스트립라인 도체(32)를 따른 삽입 손실 및 신호 반사를 감소시킬 수 있다. 도 6의 예에서, 도체(46)는 스트립라인 도체(32)의 폭보다 더 큰 폭을 갖는 평면 도체이다. 그러나 도체(46)의 디멘션은 디멘션이 다른 스트립라인 도체/중심 비아 조합에 대해 다를 수 있다. 예를 들어, 도체(46)는 스트립라인 도체(32)의 폭보다 작은 폭을 갖는 평면 도체일 수 있다. 도체(46)의 폭과 길이는 적어도 부분적으로 다른 전송선 및 DIB 구성요소의 기하학적 구조에 기초한다. 예를 들어, 중심 비아(25)의 직경과 스트립라인 도체(32)의 폭이 다르면 임피던스 정합을 달성하기 위해 도체(46)에 대해 다른 기하학적 구조가 필요할 것이다. 상이한 유형의 유전체 및 유전체 두께도 도체(46)의 디멘션에 영향을 미칠 수 있다.
DIB(20)는 또한 전도성이고, 스트립라인 도체(32) 길이의 적어도 일부, 예를 들어 전체 또는 그보다 적은 길이를 따라 스트립라인 도체(32)에 실질적으로 평행하게 그리고 스트립라인 도체(32)의 각 측면을 따라 이어지는 접지 비아(50)를 포함한다. 접지 비아(50)는 접지층(34 및/또는 39)에 전기적으로 연결되어 공통 기준 전압(36)에 연결된다. 접지 비아(50)는 스트립라인 도체(32)의 측면을 따라 전자기 차폐를 제공한다. 위에서 언급한 바와 같이, 스트립라인 도체(32) 위 및 아래의 차폐는 접지층(34 및 39)에 의해 제공된다. 일부 구현에서, 접지 비아는 신호 단락을 방지하기 위해 스트립라인 도체(32)로부터 충분히 멀리 떨어져 위치된다. 접지 비아의 수와 기하학적 구조는 전송되는 신호의 주파수, 전도성 및 비전도성 부분을 포함한 전송선의 다른 구성 요소의 기하학적 구조와 같은 요소에 의해 결정될 수 있다. 일부 구현에서 접지 비아(42)와 중첩되는 접지 비아(50)는 제거될 수 있다.
도 6 내지 도 8의 구성에 있어서, 드릴스루(29)로부터 누출되었을 에너지(예를 들어, 모든 에너지)는 전송선(스트립라인 도체(32))으로 복귀된다. 결과적으로 해당 에너지는 복사를 통해 손실되지 않으며 인근 전송선에서 누화를 생성하지 않는다. 더욱이, 일부 예에서는 비대칭 PCB 층에 의해 형성된 공진기 λ/4가 모든 중심 주파수 범위 에너지를 전송선으로 완벽하게 반환하기 때문에, 해당 에너지 중 어느 것도 동축 커넥터 밖으로 다시 반사되지 않는다. 또한, 추가 도체(46)에 의해 구현된 임피던스 정합 섹션은 삽입 손실과 반사 손실을 모두 개선함으로써, 일부 예에서는 상대적으로 적은 양만큼, 전송선 성능을 향상시킬 수 있다.
도 10은 도 6 내지 8과 관련하여 기술된 유형의 DIB를 갖는 예시적인 시스템에 대한 데시벨 단위의 44GHz(55)의 주파수(52)로 조정된 삽입 손실(51)을 보여주는 플롯이다. 이 예의 삽입 손실은 44GHz 중심 주파수, 즉 본 예시에서의 중심 주파수 범위 주변의 최소 3GHz 대역에 대해 4데시벨(dB) 미만이 되도록 목표로 한다. 54로 표시된 마커 중 하나는 37GHz의 1dB 손실에 해당하므로 제작 변형에 대한 여유가 있고 50GHz의 3dB 손실이 있으므로 이 예제 시스템을 다수의 FCC(연방 통신 위원회) 주파수 대역에 사용할 수 있게한다.
도 11은 이전 시스템의 44GHz(58)에서 반사 손실(57)을 보여주는 플롯이다. 이 예에서는 반사 손실이 -15dB 이하가 되는 것이 바람직하다. 일반적으로 반사 손실은 적을수록 좋다. 마커(59)는 -15dB로 22GHz의 허용 가능한 성능 범위를 보여준다.
도 6 내지 8과 관련하여 기술된 예시적인 전송선 구조는 동일한 기판에서 여러 번 반복될 수 있으며, 모든 접지층은 동일한 공통 기준 전압에 연결된다. 따라서 예시적인 전송선 구조는 기판의 유전체 재료의 각 층 사이에 있고 유전체 재료의 각 층에 적어도 부분적으로 평행한 스트립라인 도체(32)와 같은 다중 전도성 트레이스를 포함한다. 예시적인 전송선 구조는 또한 유전체 재료 층을 통해 적어도 부분적으로 연장되고 각각의 전도성 트레이스 및 각각의 신호 입력에 전기적으로 연결되어 중심 주파수 범위를 갖는 각각의 신호를 수신하거나 소싱하는 중심 비아(25)와 같은 다수의 전도성 비아를 포함한다. 예시적인 전송선 구조는 또한 각각의 전도성 비아에 전기적으로 연결되는 접지층을 가지며, 접지층은 기준 접지 전압을 정의하고 각각의 접지층은 각 신호 입력에서 수신된 신호의 중심 주파수 범위 파장의 4분의 1(1/4)과 실질적으로 동일한 각각의 전도성 트레이스로부터의 일정한 거리에 위치한다. 일부 예에서, (드릴스루에 연결되는) 제1 전송선의 하부 접지층을 형성하는 접지층은 기판에서 제1 전송선 아래의 제2 전송선에 대한 상부 접지층을 형성하는 접지층에 직접 연결될 수 있다.
이와 관련하여, 도 12에 도시된 바와 같이, 도 6 내지 8과 관련하여 기술된 전송선 구조(60)는 유전체 재료층에 직교하는 디멘션(화살표(62)로 표시됨)를 따라 기판에 적층될 수 있다. 즉, 다수의 전송선이 기판의 두께 또는 깊이를 따라 형성될 수 있다. 도 12에도 도시된 바와 같이, 도 6 내지 8에 관하여 기술된 전송선 구조(60)는 화살표(63)로 표시된 디멘션(화살표(62)로 표시된 디멘션에 직교하는)으로 기판에서 반복될 수 있다. 따라서, 다수의 전송선은 기판의 동일하거나 거의 동일한 수평 층에 나란히 위치할 수 있다. 적층된 전송선은 기판에서 반복되어 도 12에 표시된 것처럼 동일한 PCB 전체에 전송선 매트릭스가 생성될 수 있다. 도 12에는 4개의 전송선만 표시되어 있지만 임의의 적절한 수의 전송선이 포함될 수 있다. 매트릭스의 전송선(60)은 서로 다른 방향으로 뻗어 있고 DIB의 서로 다른 층에서 서로 교차할 수 있다. 예를 들어, PCB의 한 층에서의 전송은 다른 층의 다른 전송선과 인터리브될 수 있다. 이러한 유형의 전송선의 예시적인 매트릭스에서, 각 전송선은 도 6 내지 8의 구조 또는 그 변형 중 하나를 갖는다. 따라서, 본 명세서에 기술된 이유로 인해, 전송선의 매트릭스의 신호들 사이의 간섭은 서로 다른 구조를 갖는 전송선에 비해 제거되거나 감소될 수 있다. 이러한 각각의 전송선은 신호 삽입 손실 및 원치 않는 반사의 감소와 같은 다른 이점도 가질 수 있다.
일부 구현에서, 도 12에 도시된 것과 같은 전송선의 매트릭스는 도 6 내지 8에 도시된 구성을 갖는 하나 이상의 전송선과 결합하여 도 1 내지 3에 도시된 구성을 갖는 하나 이상의 전송선을 포함할 수 있다. 예를 들어, 도 1 내지 3에 도시된 구성을 갖는 하나 이상의 전송선이 다른 전송선에 영향을 미치는 에너지 소산 가능성을 줄이기 위해 매트릭스에서 다른 전송선과 물리적으로 격리될 수 있다.
일부 예에서, 본 명세서에 기술된 예시적인 DIB 및 전송선을 통해 전송될 수 있는 신호는 20KHz 이상의 신호, 100KHz 이상의 신호, 1GHz 이상의 신호, 10GHz 이상의 신호, 20GHz 이상의 신호, 30GHz 이상의 신호, 40GHz 이상의 신호, 50GHz 이상의 신호, 60GHz 이상의 신호, 70GHz 이상의 신호, 80GHz 이상의 신호, 90GHz 이상의 신호, 100GHz 이상의 신호, 200GHz 이상의 신호, 300GHz 이상의 신호, 500GHz 이상의 신호, 1000GHz 이상의 신호 등을 포함하지만, 이에 한정되지 않는다.
도 13은 본원에 기술된 유형의 DIB(138)를 포함할 수 있는 ATE(100)의 구성요소를 나타낸다. ATE(100)는 테스트 시스템의 일부일 수 있다. 도 13에서, 점선은 개념적으로 테스트 시스템 구성 요소 간의 잠재적인 신호 경로를 나타낸다.
ATE(100)는 제어 시스템(1361) 및 테스트 헤드(135)를 포함한다. 제어 시스템은 하나 이상의 마이크로프로세서 또는 여기에 설명된 다른 적절한 처리 디바이스를 포함하는 컴퓨팅 시스템을 포함할 수 있다.
DIB(138)는 테스트 헤드(135)에 연결되고 ATE에 의해 테스트 중이거나 테스트될 하나 이상의 DUT에 대한 기계적이고 전기적인 인터페이스를 포함하는 PCB이거나 이를 포함할 수 있다. DIB는 핀, 볼 그리드 어레이(BGAs), 전도성 트레이스 또는 DUT가 연결할 수 있는 전기 및 기계적 연결의 다른 지점을 포함할 수 있는 사이트(141)를 포함한다. 테스트 신호, 응답 신호, 전압 신호 및 기타 신호는 테스트 채널을 통해 DUT와 테스트 기기 사이의 사이트를 통과한다. DIB(138)는 또한 무엇보다도 커넥터, 전도성 트레이스 및 테스트 기기 사이의 신호 라우팅을 위한 회로, 사이트(141)에 연결된 DUT 및 기타 회로를 포함할 수 있다. 본 예시에서, DIB(138)는 하나 이상의 테스트 기기와 하나 이상의 DUT 사이에 신호를 전송하는 신호 전송선 또는 동축 케이블에 대한 연결을 위한 하나 이상의 커넥터를 포함한다. DIB(138)는 또한 DUT들로 및/또는 DUT들로부터 DIB 내부 스트립라인 도체 또는 기타 도전성 트레이스를 통해 신호를 전송하기 위해 본원에 기술된 것들과 같은(예를 들면, 도 12의 매트릭스와 같은) 구조를 가진 하나 이상의 전송선을 포함한다.
제어 시스템(136)은 테스트를 제어하기 위해 테스트 헤드의 구성요소와 통신한다. 예를 들어, 제어 시스템(136)은 테스트 헤드의 테스트 기기(140A 내지 140N)에 테스트 프로그램 세트를 다운로드할 수 있다. 테스트 기기는 하나 이상의 처리 디바이스 및 기타 회로를 포함할 수 있는 하드웨어 디바이스를 포함한다. 테스트 기기(140A 내지 140N)는 테스트 기기와 통신하는 DUT를 테스트하기 위해 테스트 프로그램 세트를 실행할 수 있다. 제어 시스템(136)은 또한 DIB에 인터페이스된 DUT에 대한 적절한 테스트를 수행하기 위해 테스트 기기에 의해 사용 가능한 명령, 테스트 데이터, 및/또는 기타 정보를 테스트 헤드의 테스트 기기에 보낼 수 있다. 일부 구현에서, 이 정보는 컴퓨터 또는 다른 유형의 네트워크를 통해 또는 직접적인 전기 경로를 통해 전송될 수 있다. 일부 구현에서, 이 정보는 근거리 통신망(LAN) 또는 광역 통신망(WAN)을 통해 전송될 수 있다.
테스트 프로그램은 DUT에 제공할 테스트 흐름을 생성한다. 테스트 흐름은 예를 들어 DUT에서 응답을 이끌어내기 위해 신호를 출력하도록 작성된다. 테스트 흐름은 하나 이상의 DUT로의 RF 신호, 마이크로웨이브 신호, 및/또는 mmwave 신호를 포함하는 신호를 출력하고, DUT로부터의 이들 신호에 대한 응답을 수신하고, 및 디바이스가 테스트에 통과하거나 실패했는지를 판정하기 위해 상기 응답을 분석하도록 작성될 수도 있다.
도 13의 예시에서, ATE(100)는 각각 적절하게 테스트 및/또는 다른 기능들 중 하나 이상을 수행하도록 구성될 수 있는 다수의 테스트 기기(140A 내지 140N)를 포함한다. 4개의 테스트 기기만이 도시되어 있지만, 시스템은 테스트 헤드(135) 외부에 있는 것을 포함하여 임의의 적절한 수의 테스트 기기를 포함할 수 있다. 일부 구현에서, 하나 이상의 테스트 기기는 예를 들어, 제어 시스템에서 제공하는 데이터에 기초하여 DUT를 테스트하기 위한 마이크로파, RF, 또는 mmwave 신호를 출력하고, DUT로부터의 응답 신호를 수신하도록 구성될 수 있다. 상이한 테스트 기기는 상이한 유형의 테스트를 수행하도록 구성되고 및/또는 상이한 DUT를 테스트하도록 구성될 수 있다. 수신된 신호는 테스트 신호에 기반한 응답 신호 및/또는 테스트 신호에 의해 프롬프트되지 않는(예를 들어, 그에 응답하지 않는) DUT에서 발생하는 신호를 포함할 수 있다. 일부 구현에서는, DUT, DIB 및 테스트 및 응답 신호가 전송되는 테스트 기기 인터페이스 사이에 동축 케이블 및/또는 기타 신호 전송선이 있을 수 있다.
신호는 다수의 테스트 채널을 통해 DUT로 전송 및 수신될 수 있다. 이들 각각의 테스트 채널은 하나 이상의 신호 전송선, 동축 케이블 또는 기타 유선 또는 무선 전송 매체를 포함할 수 있다. 일부 예에서, 테스트 채널은 신호가 테스트 기기에서 DUT로 전송되고 DUT로부터 신호가 수신되는 물리적 전송 매체 또는 매체들에 의해 정의될 수 있다. 일부 예에서, 테스트 채널은 신호가 하나 이상의 물리적 전송 매체를 통해 전송되는 주파수 범위에 의해 정의될 수 있다. 테스트 채널은 DIB의 전도성 트레이스(들)을 포함할 수 있다.
일부 예시에서, ATE(100)는 테스트 기기 테스트 채널(147)을 DIB(138)로 연결하는 연결 인터페이스(144)를 포함한다. 연결 인터페이스(144)는 테스트 기기와 DIB(138) 사이에서 신호를 라우팅하기 위한 커넥터(146) 또는 기타 디바이스를 포함할 수 있다. 예를 들어, 연결 인터페이스는 이러한 연결이 장착되는 기타 기판 또는 하나 이상의 회로 기판을 포함할 수 있다. 테스트 채널에 포함된 도체는 연결 인터페이스와 DIB를 통해 라우팅될 수 있다.
본 명세서에 기술된 테스트 시스템 및 프로세스의 전체 또는 일부 및 그것들의 다양한 수정은 하나 이상의 비일시적인 기계 판독 가능 저장 매체에서와 같은 하나 이상의 정보 매체로 유형적으로 구현된 하나 이상의 컴퓨터 프로그램을 사용하여 제어 시스템(136)과 같은 하나 이상의 컴퓨터에 의해 적어도 부분적으로 구성 또는 제어될 수 있다. 컴퓨터 프로그램은 컴파일 언어 또는 인터프리터 언어를 포함하는 임의의 형태의 프로그래밍 언어로 기록될 수 있고, 그것은 스탠드 어론식 프로그램 또는 모듈, 일부, 서브루틴, 또는 컴퓨팅 환경에서 이용하기에 적절한 기타 유닛으로서 포함하는 임의의 형태로 전개될 수 있다. 컴퓨터 프로그램은 하나의 컴퓨터상에서 실행되거나 또는 하나의 위치에 있거나 또는 다수의 위치를 가로질러 분산되어 있고 네트워크에 의해 상호 연결되는 다수의 컴퓨터상에서 실행되도록 전개될 수 있다.
본원에 기술된 전압 소스, 테스트 시스템, 및 프로세스를 구성하거나 제어하는 것에 연관된 액션이 앞서 기술된 좋은 포매이션 동작들의 전부 또는 일부를 제어하도록 하나 이상의 컴퓨터 프로그램을 실행하는 하나 이상의 프로그래밍 가능한 프로세서에 의해 수행될 수 있다. 테스트 시스템 및 프로세스의 전부 또는 일부는 예를 들면 FPGA(field programmable gate array) 및/또는 ASIC(application-specific integrated circuit)과 같은 전용 논리 회로를 이용하여 구성 또는 제어될 수 있다.
컴퓨터 프로그램의 실행에 적합한 프로세서는 예를 들면 범용 및 전용 마이크로프로세서 모두와, 임의의 종류의 디지털 컴퓨터의 하나 이상의 프로세서를 포함한다. 일반적으로, 프로세서는 판독 전용 저장 영역 또는 랜덤 액세스 저장 영역 또는 그 모두로부터 명령 및 데이터를 수신할 것이다. 컴퓨터의 엘리먼트는 명령을 실행하는 하나 이상의 프로세서와 명령 및 데이터를 저장하는 하나 이상의 저장 영역 디바이스들을 포함한다. 일반적으로, 컴퓨터는 또한 예를 들면 자기, 자기-광학 디스크 또는 광학 디스크와 같은 데이터 저장을 위한 대용량 저장 디바이스와 같은 하나 이상의 기계 판독가능 저장 매체를 포함하거나, 또는 그로부터 데이터를 수신하거나 그로 데이터를 전송하거나, 또는 송수신하도록 동작가능하게 결합될 수 있다. 컴퓨터 프로그램 명령 및 데이터를 구현하기에 적합한 비일시적 기계 판독가능 저장 매체는 예를 들면, EPROM(erasable programmable read-only memory), EEPROM(electrically erasable programmable read-only memory), 및 플래시 저장 영역 디바이스와 같은 반도체 저장 영역 디바이스; 예를 들면 내장형 하드디스크 또는 착탈가능한 디스크와 같은 자기 디스크; 자기-광학 디스크; 및 CD-ROM(compact disc read-only memory) 및 DVD-ROM(digital versatile disc read-only memory)을 포함하는, 모든 형태의 비휘발성 저장 영역을 포함한다.
본원에 기술된 상이한 구현의 엘리먼트는 구체적으로 상술되지 않은 다른 구현들을 형성하기 위해 결합될 수 있다. 엘리먼트들은 그것들의 동작 또는 일반적으로 시스템의 동작에 악영향을 주지 않으면서 앞서 기술된 시스템들로부터 제거될 수 있다. 추가로, 다양한 개별적인 엘리먼트들이 본 명세서에 기술된 기능들을 수행하기 위해 하나 이상의 개별 엘리먼트들로 결합될 수 있다.
본원에서 사용되는 바와 같이, "도전성"은 전기적으로 통전하는 것을 포함한다.
본 명세서에 구체적으로 기술되지 않은 다른 구현들 또한 하기의 청구범위의 범위 내에 있다.

Claims (38)

  1. 유전체 재료의 층으로 구성된 기판으로서, 상기 유전체 재료의 층은 제1 층 및 제2 층을 포함하는 상기 기판;
    상기 제1 층과 상기 제2 층 사이에 있고 전도성 트레이스의 길이의 적어도 일부를 따라 상기 제1 층과 상기 제2 층에 평행한 상기 전도성 트레이스;
    상기 유전체 재료의 층을 통해 적어도 부분적으로 연장되고 상기 전도성 트레이스에 전기적으로 연결되는 전도성 비아로서, 중심 주파수 범위를 갖는 신호를 수신하기 위해 신호 입력에 전기적으로 연결되도록 또한 구성되는 상기 전도성 비아;
    상기 전도성 비아에 전기적으로 연결되는 제1 접지 층으로서, 기준 접지 전압에 연결되고, 상기 제2 층에 인접하며, 상기 신호의 상기 중심 주파수 범위의 파장의 4분의 1(1/4)과 실질적으로 동일한 상기 전도성 트레이스로부터의 거리에 위치되는 상기 제1 접지층; 및
    상기 제1 층에 인접하고 또한 상기 기준 접지 전압에 연결되는 제2 접지 층으로서, 상기 전도성 트레이스는 상기 제1 접지 층과 상기 제2 접지 층 사이에 있는 상기 제2 접지층;
    을 포함하는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  2. 제1항에 있어서, 상기 전도성 트레이스, 상기 전도성 비아, 상기 제1 접지층, 및 상기 제2 접지층은 제1 전송선을 형성하고;
    상기 제1 전송선은 상기 PCB의 서로 다른 층의 다른 전송선과 인터리빙되는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  3. 제1항에 있어서, 상기 전도성 트레이스, 상기 전도성 비아, 상기 제1 접지층, 및 상기 제2 접지층은 제1 전송선을 형성하고;
    상기 제1 전송선은 상기 PCB의 하나 이상의 다른 전송선과 동일한 기판 층에 있는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  4. 제1항에 있어서,
    상기 기판 내의 유전체 재료의 각각의 층 사이에 있고 상기 유전체 재료의 상기 각각의 층에 적어도 부분적으로 평행한 전도성 트레이스;
    상기 유전체 재료의 층을 통해 적어도 부분적으로 연장되고 각각의 전도성 트레이스에 전기적으로 연결되는 전도성 비아로서, 또한 중심 주파수 범위를 갖는 각각의 신호를 수신하기 위해 각각의 신호 입력에 전기적으로 연결되도록 구성된 상기 전도성 비아; 및
    상기 전도성 비아의 각각에 전기적으로 연결되는 제3 접지 층으로서, 각각의 제3 접지 층은 상기 기준 접지 전압에 연결되며, 각각의 제3 접지 층은 각각의 신호 입력에서 수신된 신호의 중심 주파수 범위의 파장의 4분의 1(1/4)과 실질적으로 동일한 전도성 트레이스로부터의 거리에 위치되는 상기 제3 접지층;
    을 더 포함하는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  5. 제4항에 있어서, 상기 제1 접지층, 상기 제2 접지층, 및 상기 제3 접지층은 손상되지 않는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  6. 제4항에 있어서, 상기 제1 접지층, 상기 제2 접지층, 및 상기 제3 접지층은 공통 기준 접지 전압과 전기적으로 연결되는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  7. 제1항에 있어서, 상기 전도성 트레이스, 상기 전도성 비아, 상기 제1 접지층 및 상기 제2 접지층의 구성을 갖는 구조가 상기 PCB의 동일한 디멘션을 따라 상기 기판에서 반복되는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  8. 제7항에 있어서, 상기 동일한 디멘션은 수평인 것을 특징으로 하는 인쇄 회로 기판(PCB).
  9. 제1항에 있어서, 상기 전도성 트레이스, 상기 전도성 비아, 상기 제1 접지층 및 상기 제2 접지층의 구성을 갖는 구조는 상기 유전체 재료의 층에 직교하는 디멘션을 따라 상기 기판에 적층되는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  10. 제1항에 있어서, 상기 신호 입력은 입력 전송선을 포함하는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  11. 제1항에 있어서, 상기 신호 입력은 상기 전도성 비아에 직접 연결되도록 구성된 동축 커넥터를 포함하는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  12. 제1항에 있어서, 상기 신호 입력은 또한 상기 PCB로부터의 출력을 위한 신호를 소싱하도록 구성되는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  13. 제1항에 있어서, 상기 PCB는 테스트를 위해 DUT(피시험 디바이스)를 유지하도록 구성된 DIB(디바이스 인터페이스 보드)를 포함하고;
    상기 신호 입력은 상기 DIB와 상기 신호를 생성하거나 상기 신호를 수신하도록 구성된 테스트 기기 사이의 신호 경로에 전기적으로 연결되는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  14. 제1항에 있어서, 상기 제1 층은 하나 이상의 유전체 층으로 구성되고, 상기 제2층은 하나 이상의 유전체 층으로 구성되며;
    상기 제1 층과 상기 제2 층은 상기 제1 층과 상기 제2 층이 서로 다른 두께를 갖는다는 점에서 비대칭이고;
    상기 제2 층의 두께는 상기 신호의 상기 중심 주파수 범위의 파장의 4분의 1(1/4)과 실질적으로 동일한 것을 특징으로 하는 인쇄 회로 기판(PCB).
  15. 제1항에 있어서,
    전도성이고 상기 전도성 비아를 부분적으로 둘러싸며, 상기 제1 접지층에 전기적으로 연결되는 접지 비아를 더 포함하는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  16. 제15항에 있어서, 상기 전도성 트레이스와 상기 전도성 비아 사이의 전기 연결 지점에는 접지 비아가 없는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  17. 제1항에 있어서,
    상기 전도성 트레이스와 상기 전도성 비아 사이에 전기 연결을 생성하도록 구성된 도체로서, 상기 전도성 트레이스의 임피던스를 상기 전도성 비아의 임피던스에 정합시키는 상기 도체를 더 포함하는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  18. 제17항에 있어서, 상기 도체는 상기 제1 층과 상기 제2 층 사이에 있고, 상기 도체의 길이의 적어도 일부를 따라 상기 제1 층 및 상기 제2 층과 평행한 것을 특징으로 하는 인쇄 회로 기판(PCB).
  19. 제18항에 있어서, 상기 전도성 트레이스는 스트립라인 도체를 포함하고;
    상기 도체는 상기 전도성 트레이스의 폭과 상이한 폭을 갖는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  20. 제1항에 있어서,
    전도성이고 상기 전도성 트레이스의 길이의 적어도 일부를 따라 상기 전도성 트레이스에 실질적으로 평행하게 이어지며, 상기 제1 접지층에 전기적으로 연결되는 접지 비아를 더 포함하는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  21. 제1항에 있어서, 상기 제1 접지층은 상기 전도성 비아를 따라 적어도 상기 신호의 상기 중심 주파수 범위를 반사하고 결과적인 반사 신호가 상기 전도성 트레이스로 시작되는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  22. 제1항에 있어서, 상기 신호는 무선 주파수 신호를 포함하는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  23. 제1항에 있어서, 상기 신호는 마이크로파 신호를 포함하는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  24. 제1항에 있어서, 상기 신호는 밀리미터파 신호를 포함하는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  25. 제1항에 있어서, 상기 제1 층과 상기 제2 층은 서로 다른 유전체를 포함하는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  26. 제25항에 있어서, 상기 서로 다른 유전체는 서로 다른 분산 특징 또는 서로 다른 삽입 손실 중 적어도 하나를 갖는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  27. 제25항에 있어서, 상기 신호측에서 볼 때, 상기 제1 층과 상기 제2 층이 물리적 두께가 다를지라도 상기 제1 층과 상기 제2 층이 동일한 전자기적 두께를 갖도록 상기 서로 다른 유전체는 서로 다른 화학적 특성을 갖는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  28. 제1항에 있어서, 상기 신호는 정현파 신호를 포함하는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  29. 제1항에 있어서, 상기 신호는 변조 신호를 포함하는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  30. 제1항에 있어서, 상기 신호는 상기 전도성 트레이스를 통해 양방향으로 이동하는 다수의 신호 중 하나인 것을 특징으로 하는 인쇄 회로 기판(PCB).
  31. 제29항에 있어서, 상기 다수의 신호는 주파수 차이에 의해 분리되고 공통 전체 대역폭을 공유하는 2개의 신호를 포함하는 것을 특징으로 하는 인쇄 회로 기판(PCB).
  32. 테스트를 위해 피시험 디바이스(DUT)를 유지하도록 구성된 디바이스 인터페이스 보드(DIB);
    상기 DUT를 테스트하기 위한 신호를 출력하도록 구성된 테스트 기기로서, 상기 DIB는 상기 신호를 상기 DUT로 라우팅하는 상기 테스트 기기; 및
    상기 DUT를 테스트하기 위한 상기 신호를 출력하기 위해 상기 테스트 기기의 작동을 제어하도록 구성된 제어 시스템;
    을 포함하고,
    상기 DIB는:
    제1 층 및 제2 층을 포함하는 유전체 재료의 층으로 구성되는 기판;
    상기 제1 층과 상기 제2 층 사이에 있고 전도성 트레이스의 길이의 적어도 일부를 따라 상기 제1 층과 상기 제2 층에 평행한 상기 전도성 트레이스;
    상기 유전체 재료의 층을 통해 적어도 부분적으로 연장되고 상기 전도성 트레이스에 전기적으로 연결되며, 또한 중심 주파수 범위를 갖는 신호를 수신하기 위해 신호 입력에도 전기적으로 연결되도록 구성되는 전도성 비아;
    상기 전도성 비아에 전기적으로 연결되는 제1 접지 층으로서, 기준 접지 전압에 연결되고, 상기 제2 층에 인접하며, 상기 신호의 상기 중심 주파수 범위의 파장의 4분의 1(1/4)과 실질적으로 동일한 상기 전도성 트레이스로부터의 거리에 위치되는 상기 제1 접지층; 및
    상기 제1 층에 인접하고 상기 기준 접지 전압에 연결되는 제2 접지 층으로서, 상기 전도성 트레이스는 상기 제1 접지 층과 상기 제2 접지 층 사이에 위치하는 상기 제2 접지층;
    을 포함하는 것을 특징으로 하는 시스템.
  33. 제32항에 있어서, 상기 제1 층은 하나 이상의 유전체 층으로 구성되고, 상기 제2 층은 하나 이상의 유전체 층으로 구성되며;
    상기 제1 층과 상기 제2 층은 상기 제1 층과 상기 제2 층이 서로 다른 두께를 갖는다는 점에서 비대칭이고;
    상기 제2 층의 두께는 상기 신호의 상기 중심 주파수 범위의 파장의 4분의 1(1/4)과 실질적으로 동일한 것을 특징으로 하는 시스템.
  34. 제32항에 있어서, 상기 DIB는:
    전도성이고 상기 전도성 비아를 부분적으로 둘러싸며, 상기 제1 접지층에 전기적으로 연결되는 접지 비아를 더 포함하는 것을 특징으로 하는 시스템.
  35. 제32항에 있어서, 상기 DIB는,
    상기 전도성 트레이스와 상기 전도성 비아 사이에 전기 연결을 생성하도록 구성되며, 상기 전도성 트레이스의 임피던스를 상기 전도성 비아의 임피던스에 정합시키는 도체를 더 포함하는 것을 특징으로 하는 시스템.
  36. 제32항에 있어서, 상기 전도성 트레이스, 상기 전도성 비아, 상기 제1 접지층 및 상기 제2 접지층의 구성을 갖는 구조가 상기 기판 내에 반복되는 것을 특징으로 하는 시스템.
  37. 제32항에 있어서, 상기 전도성 트레이스, 상기 전도성 비아, 상기 제1 접지 층, 및 상기 제2 접지 층의 구성을 갖는 구조는 상기 유전체 재료의 층에 직교하는 디멘션을 따라 상기 기판에 적층되는 것을 특징으로 하는 시스템.
  38. 피시험 디바이스(DUT)와 테스트 시스템의 테스트 기기 사이의 기계적 및 전기적 인터페이스 역할을 하도록 구성된 디바이스 인터페이스 보드(DIB)로서, 상기 DIB는:
    제1 층 및 제2 층을 포함하는 유전체 재료층으로 구성되는 기판;
    상기 제1 층과 상기 제2 층 사이에 있고 전도성 트레이스의 길이의 적어도 일부를 따라 상기 제1 층과 상기 제2 층에 평행한 상기 전도성 트레이스;
    상기 유전체 재료의 층을 통해 연장되고 상기 전도성 트레이스에 전기적으로 연결되며, 또한 중심 주파수 범위를 갖는 신호를 수신하기 위해 신호 입력에 전기적으로 연결되도록 구성되는 전도성 비아; 및
    상기 신호가 상기 전도성 비아를 따라 반사되도록 하고, 상기 신호의 적어도 일부가 상기 기판으로 소산되는 것을 방지하며, 상기 전도성 트레이스를 따라 신호 반사를 방지하는 수단;
    을 포함하는 것을 특징으로 하는 기계적 및 전기적 인터페이스 역할을 하도록 구성된 디바이스 인터페이스 보드(DIB).
KR1020237032692A 2021-02-25 2022-02-23 공진 결합 전송선 KR20230149312A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/184,793 2021-02-25
US17/184,793 US12004288B2 (en) 2021-02-25 2021-02-25 Resonant-coupled transmission line
PCT/US2022/017519 WO2022182758A1 (en) 2021-02-25 2022-02-23 Resonant-coupled transmission line

Publications (1)

Publication Number Publication Date
KR20230149312A true KR20230149312A (ko) 2023-10-26

Family

ID=82900083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237032692A KR20230149312A (ko) 2021-02-25 2022-02-23 공진 결합 전송선

Country Status (7)

Country Link
US (1) US12004288B2 (ko)
EP (1) EP4298871A4 (ko)
JP (1) JP2024507544A (ko)
KR (1) KR20230149312A (ko)
CN (1) CN116982412A (ko)
TW (1) TW202236911A (ko)
WO (1) WO2022182758A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11758644B2 (en) * 2021-05-13 2023-09-12 Dell Products L.P. Slotted vias for circuit boards
US20230361460A1 (en) * 2022-05-06 2023-11-09 Apple Inc. System and method for ground fencing

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244308A (ja) 2000-02-25 2001-09-07 Mitsubishi Electric Corp 高周波信号用のプローブ
US7560927B2 (en) 2003-08-28 2009-07-14 Massachusetts Institute Of Technology Slitted and stubbed microstrips for high sensitivity, near-field electromagnetic detection of small samples and fields
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
WO2006009274A1 (en) * 2004-07-23 2006-01-26 Nec Corporation Composite via structures and filters in multilayer printed circuit boards
CN201207715Y (zh) 2008-03-07 2009-03-11 鸿富锦精密工业（深圳）有限公司 射频测试系统及其射频测试电路
US7940067B2 (en) 2008-09-08 2011-05-10 Tektronix, Inc. Probe with printed tip
KR101577370B1 (ko) * 2009-07-14 2015-12-14 사브 에이비 마이크로웨이브 필터
US9054403B2 (en) * 2012-06-21 2015-06-09 Raytheon Company Coaxial-to-stripline and stripline-to-stripline transitions including a shorted center via
JP6218481B2 (ja) * 2012-09-27 2017-10-25 三菱電機株式会社 フレキシブル基板、基板接続構造及び光モジュール
US9059490B2 (en) * 2013-10-08 2015-06-16 Blackberry Limited 60 GHz integrated circuit to printed circuit board transitions
JP7049975B2 (ja) 2018-10-29 2022-04-07 京セラ株式会社 配線基板および配線基板の検査方法

Also Published As

Publication number Publication date
WO2022182758A1 (en) 2022-09-01
CN116982412A (zh) 2023-10-31
JP2024507544A (ja) 2024-02-20
US20220272834A1 (en) 2022-08-25
US12004288B2 (en) 2024-06-04
EP4298871A4 (en) 2024-08-21
EP4298871A1 (en) 2024-01-03
TW202236911A (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
KR102430284B1 (ko) 밀리미터파 대역 검사용 통합된 도파관 구조물 및 소켓 구조물
KR20230149312A (ko) 공진 결합 전송선
RU2600506C1 (ru) Волноводно-микрополосковый переход
CN109061320B (zh) 电磁场复合探头和探测系统
US10393772B2 (en) Wave interface assembly for automatic test equipment for semiconductor testing
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
US9568498B2 (en) Concept for extracting a signal being exchanged between a device under test and an automatic test equipment
CN113412560B (zh) 连接模块
US6236287B1 (en) Wideband shielded coaxial to microstrip orthogonal launcher using distributed discontinuities
US8547187B2 (en) Printed circuit board impedance matching step for microwave (millimeter wave) devices
CN109120253A (zh) 模拟信号隔离器
KR102691789B1 (ko) 집적 회로 디바이스 테스트 툴링을 위한 임피던스 튜닝 기능이 있는 하이브리드 차폐 소켓
US20040217830A1 (en) RF multilayer circuit board
KR102466245B1 (ko) 반도체 검사용 자동 검사 장비의 단일 플랜지를 가진 다중 도파관 구조물
Rider et al. Crosstalk and EMI in mixed-signal/microwave multi-layer pc boards
US9869707B2 (en) Printed circuit integrated broadband directional bridge
CN111106466B (zh) 用于测试设备的信号传输结构
US20190072609A1 (en) A transmission line
Tanaka et al. Experimental study of through glass via effects on high frequency electrical characteristics
US10944148B2 (en) Plating methods for modular and/or ganged waveguides for automatic test equipment for semiconductor testing
CN112397477B (zh) 毫米波芯片封装系统
US9525213B2 (en) Antenna device
Haarla et al. Substrate integrated waveguide E‐plane tapering in low‐temperature co‐fired ceramic
Taringou Transitions from substrate integrated waveguide to planar transmission lines and their applications to amplifier integration
Van Messem et al. Compact Self-Shielding Components for Beamforming Networks Implemented in Substrate Integrated Coaxial Line Technology