CN116982412A - 共振耦合传输线 - Google Patents

共振耦合传输线 Download PDF

Info

Publication number
CN116982412A
CN116982412A CN202280016285.0A CN202280016285A CN116982412A CN 116982412 A CN116982412 A CN 116982412A CN 202280016285 A CN202280016285 A CN 202280016285A CN 116982412 A CN116982412 A CN 116982412A
Authority
CN
China
Prior art keywords
layer
signal
ground
pcb
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280016285.0A
Other languages
English (en)
Inventor
安德鲁·韦斯特伍德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN116982412A publication Critical patent/CN116982412A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09754—Connector integrally incorporated in the printed circuit board [PCB] or in housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种示例性印刷电路板(PCB)，其包括：基底，该基底具有介电材料层，其中该介电材料层包括第一层和第二层；传导迹线，该传导迹线位于第一层与第二层之间，并且沿传导迹线的长度的至少部分平行于第一层和第二层；以及传导通孔，该传导通孔至少部分地延伸穿过介电材料层且电连接到传导迹线，其中传导通孔还被配置为电连接到信号输入以接收或传输具有中心扫频宽度的信号。

Description

共振耦合传输线
技术领域
本说明书描述一种包括共振耦合导体的传输线的示例。
背景技术
测试系统被配置为测试电子装置(称为被测装置(devices under test,DUT))的操作。测试系统可包括测试仪器以发送信号(包括数字和模拟信号)到DUT以进行测试。示例性装置接口板(device interface board,DIB)包括结构，以将信号路由到DUT并将来自DUT的信号往回朝向测试仪器路由。
发明内容
一种示例性印刷电路板(PCB)包括：基底，该基底具有介电材料层，其中所述介电材料层包括第一层和第二层；传导迹线，该传导迹线位于所述第一层与所述第二层之间，并且沿所述传导迹线的长度的至少部分平行于所述第一层和所述第二层；以及传导通孔，该传导通孔至少部分地延伸穿过所述介电材料层且电连接到所述传导迹线，其中所述传导通孔还被配置为电连接到信号输入以接收具有中心扫频宽度(center frequency span)的信号。所述示例性PCB还包括电连接到所述传导通孔的第一接地层，其中所述第一接地层连接到参考接地电压，其中所述第一接地层相邻于所述第二层，并且其中所述第一接地层定位成与所述传导迹线相距一定距离，所述距离大体上等于所述信号的所述中心扫频宽度的波长的四分之一(1/4)。第二接地层相邻于所述第一层并且还连接到所述参考接地电压。所述传导迹线位于所述第一接地层与所述第二接地层之间。所述示例性PCB还可单独或组合地包括下列特征中的一者或多者。
所述第一接地层可沿所述传导通孔反射所述信号的至少所述中心扫频宽度，并且所得反射信号发射到所述传导迹线中。所述传导迹线、所述传导通孔、所述第一接地层和所述第二接地层可形成第一传输线。所述第一传输线可与在所述PCB的不同层上的其它传输线交错。所述第一传输可与所述PCB中的一条或多条其它传输线位于所述基底的相同层中。传导迹线可在所述基底中的相应介电材料层之间，并且可至少部分地平行于所述相应介电材料层。传导通孔可至少部分地延伸穿过所述介电材料层且可电连接到相应传导迹线。所述传导通孔可被配置为电连接到相应信号输入以接收具有中心扫频宽度的相应信号。
所述信号输入可包括射频信号、微波信号或毫米波信号。所述信号输入可包括正弦信号、调制信号或双向移动通过所述传导迹线的双向信号。移动通过所述传导迹线的所述双向信号可以频率差分开，并且共享共同总带宽
第三接地层可电连接到被电连接到相应信号输入的所述传导通孔中的相应者。每个第三接地层可连接所述到参考接地电压。每个第三接地层可定位成与相应传导迹线相距一定距离，所述距离大体上等于在相应信号输入处接收的信号的中心扫频宽度的波长的四分之一(1/4)。所述第一接地层、所述第二接地层和所述第三接地层可以是不间断的。所述第一接地层、所述第二接地层和所述第三接地层可电连接到共同参考接地电压。
可沿所述PCB的相同维度在所述基底中重复具有所述传导迹线、所述传导通孔、所述第一接地层和所述第二接地层的构形的结构。例如，在相同层中，所述相同维度可以是水平的。可沿正交于所述介电材料层的维度在所述基底中堆叠具有所述传导迹线、所述传导通孔、所述第一接地层和所述第二接地层的构形的结构。
所述信号输入可包括输入传输线。所述信号输入可包括被配置为直接连接到所述传导通孔的同轴连接器。所述信号输入还可被配置为供给信号以用于从所述DIB输出。所述PCB可以是或包括被配置为固定被测装置(DUT)以进行测试的装置接口板(DIB)。所述信号输入可电连接到介于所述DIB与测试仪器之间的信号路径，所述测试仪器被配置为产生所述信号或接收所述信号。
所述基底的所述第一层可包括一个或多个介电层，并且所述基底的所述第二层可包括一个或多个介电层。所述第一层和所述第二层可不对称，因为所述第一层和所述第二层可具有不同厚度。所述第二层的厚度可大体上等于所述信号的所述中心扫频宽度的波长的四分之一(1/4)。
所述示例性PCB可包括具传导性且部分地包围连接到所述信号输入的所述传导通孔的接地通孔。所述接地通孔可电连接到所述第一接地层。接地通孔可不存在于介于所述传导迹线与所述传导通孔之间的电连接点处。所述示例性PCB可包括被配置为在所述传导迹线与所述传导通孔之间建立电连接的导体。所述导体可被配置为使所述传导迹线的阻抗与所述传导通孔的阻抗匹配。所述导体可位于所述第一层与所述第二层之间，并且可沿所述导体的长度的至少部分平行于所述第一层和所述第二层。所述传导迹线可包括带线导体。所述导体可具有与所述传导迹线的宽度不同的宽度。
所述示例性PCB可包括具传导性且沿所述传导迹线的长度的至少部分大体上平行于所述传导迹线延行的接地通孔。所述接地通孔可电连接到所述第一接地层。
所述PCB的所述第一层和所述第二层可以是或包括不同的介电质。所述不同的介电质可具有不同分散特性或不同插入损失中的至少一者。所述不同的介电质可具有不同的化学性质，使得从信号的角度来看，即使所述第一层和所述第二层具有不同的物理厚度，所述第一层和所述第二层也具有相同电磁厚度。
一种示例性系统包括：装置接口板，该装置接口板被配置为固定被测装置(DUT)以进行测试；测试仪器，该测试仪器被配置为输出信号以测试所述DUT，其中所述DIB用于将所述信号路由到所述DUT；以及控制系统，该控制系统被配置为控制所述测试仪器的操作以输出所述信号来测试所述DUT。所述DIB可包括：基底，该基底具有介电材料层，其中所述介电材料层包括第一层和第二层；传导迹线，该传导迹线位于所述第一层与所述第二层之间，并且沿所述传导迹线的长度的至少部分平行于所述第一层和所述第二层；以及传导通孔，该传导通孔至少部分地延伸穿过所述介电材料层且电连接到所述传导迹线，其中所述传导通孔还被配置为电连接到信号输入以接收具有中心扫频宽度的信号。所述示例性PCB还包括电连接到所述传导通孔的第一接地层，其中所述第一接地层连接到参考接地电压，其中所述第一接地层相邻于所述第二层，并且其中所述第一接地层定位成与所述传导迹线相距一定距离，所述距离大体上等于所述信号的所述中心扫频宽度的波长的四分之一(1/4)。第二接地层相邻于所述第一层并且还连接到所述参考接地电压。所述传导迹线位于所述第一接地层与所述第二接地层之间。所述示例性系统还可单独或组合地包括下列特征中的一者或多者。
所述基底的所述第一层可包括一个或多个介电层，并且所述基底的所述第二层可包括一个或多个介电层。所述第一层和所述第二层可不对称，因为所述第一层和所述第二层可具有不同厚度。所述第二层的厚度可大体上等于所述信号的所述中心扫频宽度的波长的四分之一(1/4)。
所述DIB可包括具传导性且部分地包围所述传导通孔的接地通孔。所述接地通孔可电连接到所述第一接地层。所述DIB可包括被配置为在所述传导迹线与所述传导通孔之间建立电连接的导体。所述导体可被配置为使所述传导迹线的阻抗与所述传导通孔的阻抗匹配。
可在所述基底中重复具有所述传导迹线、所述传导通孔、所述第一接地层和所述第二接地层的构形的结构。可沿正交于所述介电材料层的维度在所述基底中堆叠具有所述传导迹线、所述传导通孔、所述第一接地层和所述第二接地层的构形的结构。
所述示例性DIB被配置为作为介于DUT与测试系统的测试仪器之间的机械和电接口。所述DIB包括：基底，该基底具有介电材料层，其中所述介电材料层包括第一层和第二层；传导迹线，该传导迹线位于所述第一层与所述第二层之间，并且沿所述传导迹线的长度的至少部分平行于所述第一层和所述第二层；以及传导通孔，该传导通孔延伸穿过所述介电材料层且电连接到所述传导迹线，其中所述传导通孔还被配置为电连接到信号输入以接收具有中心扫频宽度的信号。所述DIB还包括用于使所述信号沿所述传导通孔反射的构件、用于抑制所述信号的至少部分消散到所述基底中的构件和用于抑制沿所述传导迹线的信号反射的构件。
可组合包括发明内容段落在内的本说明书中所描述的任何两个或更多个特征，以形成在本说明书中未具体描述的实施方案。
本文所描述的系统和设备的至少部分可通过在一个或多个处理装置上执行指令而配置或控制，所述指令存储在一个或多个非暂时性机器可读存储媒体上。非暂时性机器可读存储媒体的示例包括只读存储器、光盘驱动器、内存盘驱动器和随机存取存储器。本文所描述的系统和设备的至少部分可实施为设备、方法或测试系统，其可包括一个或多个处理装置和计算机存储器，以存储可执行指令来实施所述功能的控制。本文所描述的设备、系统、和/或其组件可例如通过设计、构造、布置、放置、编程、操作、启动、停用、和/或控制来配置。
附图与以下描述中阐述了一个或多个实施方案的细节。经由描述和图式，并且经由权利要求书，可明白其它特征和优点。
附图说明
图1是形成于装置接口板(DIB)上的示例性传输线的组件的面向下部分透明透视图。
图2是图1的示例性传输线的组件的前视图。
图3是图1的示例性传输线的组件的面向上部分透明透视图。
图4是示出其能量消散的图1的示例性传输线的组件的前视图。
图5是示出其能量消散的图1的示例性传输线的组件的面向下部分透明透视图。
图6是形成于DIB上的示例性传输线的组件的面向下部分透明透视图。
图7是图6的示例性传输线的组件的前视图。
图8是图6的示例性传输线的组件的向上透视图。
图9是示出其中的能量消散的图6的示例性传输线的组件的前视图。
图10是示出图6所示的类型的示例性传输线针对具有44GHz(吉赫)的中心频率的信号的以分贝为单位的插入损失的图。
图11是示出图6所示的类型的示例性传输线针对具有44GHz的中心频率的信号的以分贝为单位的信号回流损失的图。
图12是可包括于示例性DIB中的传输线的矩阵的前视图。
图13是示例性测试系统的组件的框图，所述测试系统包括用于将数字信号发送到被测装置(DUT)的仪器。
不同图式中类似的附图标记指示类似的元件。
具体实施方式
本文描述印刷电路板(PCB)的示例，例如具有形成其中的传输线的装置接口板(DIB)。示例性传输线包括被配置为传输具有中心扫频宽度的时变信号的共振耦合导体。可在传输线上传输的信号的示例包括但不限于微波信号、射频(radio frequency,RF)信号和毫米波(millimeter wave,mmwave)信号。信号可以是正弦、调制、单向或双向的，如下文所描述。
在一些示例中，PCB(例如DIB)是通过汇聚基底层和传导材料层而形成的。所述基底可包括例如一种或多种不同类型的介电材料，如下文所描述。传导材料形成穿过所述基底的传导迹线和传导通孔。当传输高频信号，一些类型的DIB可具有次优性能。例如，图1至3示出了形成于DIB 10中的示例性传输线结构的组件。在这方面，图2示出了在箭头9的方向看图1所示的组件的前视图，并且图3示出了底侧透视图。在DIB 10中，经由平坦形状的信号输入11接收信号。柱状传导通孔12携带信号到带线导体14，所述带线导体是一种类型的传导迹线。如图2和3所示，传导通孔12包括突出到下层基底17(图2)的钻穿组件15(或简称为“钻穿件”(drill-through))。钻穿件15是DIB 10的构造的人工制品，并且根据一些电路板制造商，无法从结构去除。
钻穿件15可能会不利地影响信号传输，尤其是在高频率时，包括但不限于毫米波频率。例如，在一些情况下，输入信号的部分可能不会像预期的那样发射到带线导体14中，而是可能会向下传播到传导通孔12和钻穿件15。在此示例中，如图4所示，钻穿件15通过将来自信号的能量19(由灰阶阴影表示)消散到周围基底和附近的传输线(图4未示出)中来起到天线的作用。图5示出了关于图4所描述的类型的能量消散19(再次以灰阶阴影示出)的另一视图。图4和5所示的类型的能量消散可能会导致附近传导迹线中的信号插入损失和串扰。在一些情况下，串扰可能会影响在彼此100密耳(2.54毫米)内的传输线。然而，一般来说，传输线比在DIB中更靠近。
此外，如图1所示，虽然平坦输入11、传导通孔12和带线导体14限定可通过其传输和接收电信号的电路径，但传导通孔12的柱状形状会在与平坦输入11和带线导体14的接触点处产生阻抗不连续性。这些阻抗不连续性可能引起沿带线导体的信号的反射。信号的反射还可能引起传输线所经历的信号插入损失。
本文所描述的PCB实施的传输线的实施方案可解决(例如，减少或消除)先前所描述的类型的串扰、信号插入损失、和/或信号反射。示例性PCB(例如具有一条或多条传输线的DIB)包括基底，所述基底包括介电材料层，所述介电材料层包括不对称的第一层和第二层。传导迹线(例如带线导体)位于所述第一层与所述第二层之间，并且沿所述传导迹线的长度的至少部分平行于所述第一层和所述第二层。可具有柱状形状的中心传导通孔至少部分地延伸穿过介电材料的所述第一层和所述第二层且电连接到所述传导迹线。所述传导通孔被配置为电连接到信号输入以接收具有中心扫频宽度的时变信号，例如微波信号、RF信号或毫米波信号。第一接地层电连接到所述传导通孔。所述第一接地层连接到参考接地电压并限定所述参考接地电压，并且相邻于第二层。所述第一接地层可定位成与所述传导迹线相距一定距离，所述距离大体上等于所述信号的所述中心扫频宽度的波长的四分之一(1/4)。在此上下文中，大体上等于可包括但不限于在所述信号的所述中心扫频宽度的四分之一波长的±5％或更少内的长度。此配置使得带线导体受到共振耦合。第二接地层相邻于所述第一层且连接到所述参考接地电压，使得所述传导迹线以及基底的第一层和第二层在所述第一接地层与所述第二接地层之间。前述配置是屏蔽传输线的部分，其用于传输在所述PCB上接收来自外部来源的信号，并且用于将来自所述PCB的信号传输到外部目的地。
在这方面，连接到所述传导通孔的所述第一接地层被配置为使向下传播到所述传导通孔而不进入所述带线导体的RF信号的部分往回朝向所述带线导体反射，然后使其发射到所述带线导体中。由于所述第一接地层与所述传导迹线相距大体上等于所述信号的所述中心扫频宽度的波长的四分之一的距离，因此所述中心扫频宽度(其可包括所述信号的中心频率和在所述中心频率附近的频带)不会在所述带线导体上经历显著干涉。在这方面，通过在所需操作中心频率的四分之一波长下使所述传导通孔短路，所述钻穿件在到所述带线导体的连接点处呈现出无限阻抗，从而防止在所述连接点处的信号能量损失或阻抗失真。此外，虽然继续进入所述钻穿件的信号首先在到所述钻穿件的传输途中移位90°，并且在返回到带传输线的相交点时另移位90°，所述信号在操作中心频率下经历半周期的时间延迟。在所述时间延迟期间，来自所述输入的信号还经历一半周期超前，或180°的进程。达到相交点(来源和反射)的信号两者的时间继续。因此，当从接地平面反射的钻穿件反射信号到达带线导体相交点而180°移位时，在相同相交点的输入信号也移位了180°，从而导致相长干涉，因为现在所述两个信号在任何给定瞬间处于同相位和相同电压下。
接地层的反射还可减少信号能量消散到周围基底中，者可减少附近传输线中的串扰。往回到带线导体中的信号反射还可减少沿带线导体的信号插入损失和信号反射。为了进一步解决信号反射，导体被配置为在所述带线导体与所述传导通孔之间建立电连接，以使所述传导迹线的阻抗与所述传导通孔的阻抗匹配。在这方面，在一些实施方案中，所述带线导体(传导迹线)的阻抗为50Ω；然而，可使用具有任何适当阻抗的传导迹线。
图6至8示出了PCB(例如DIB 20)中所包括的示例性组件，所述组件可以是信号通过其传递通过所述DIB的传输线的部分。在这方面，图7示出在箭头37的方向看图6所示的组件的前视图，并且图8示出底侧透视图。如图6至8所示，DIB 20由多个层21和22制成，所述层中的每一者可包括基底(例如，介电材料)的多个层和基底中的传导材料，以形成穿过所述基底的传导迹线和通孔。例如，在一些情况下，数百或数千个此类层可堆叠熔融以形成所述DIB。传导迹线可形成于由基底环绕的DIB的内部或在所述DIB的表面上。在一些实施方案中，所述基底包括环氧树脂、树脂、聚四氟乙烯(PTFE)或其组合；然而，任何适当的介电材料可用作所述基底。在一些示例中，所述介电材料包括将粉末连同玻璃纤维接合在一起的环氧树脂。在一些示例中，如下文所描述，所述介电材料包括购自Corporation的Megtron/>和Megtron/>介电质。
如图6至8所示，DIB 20包括中心通孔25。在此示例中，中心通孔25是柱状的，具传导性，并且可直接或间接连接到信号输入，例如平坦传输线(未图示)或同轴缆线连接器(未图示)。信号输入传输具有中心扫频宽度的信号到所述DIB。所述中心扫频宽度可能是例如装置测试的应用中的主要问题，因为无线装置可被配置为在所述中心频率附近的频带内操作。在示例中，RF装置可被配置为在44吉赫(GHz)的中心频率以及在44GHz附近的3GHz频带的1分贝(dB)插入损失下操作。如所提及，在一些示例中，由所述信号输入提供的信号包括但不限于微波信号、RF信号和毫米波信号。
在示例性定义中，微波信号具有约1GHz到约30GHz的频率范围。在示例性定义中，RF信号具有约20千赫(KHz)到约3GHz的频率范围。在示例性定义中，毫米波信号具有约30GHz到约300GHz的频率范围。然而，微波、RF和毫米波的定义可随时间推移和在不同的管辖区中而变化。因此，本文中标记为微波、RF或毫米波的信号不限于先前的数值频率范围。
携带具有中心扫频宽度的信号的信号输入可沿介于所述DIB与测试仪器之间的信号路径和所述信号路径的部分，所述测试仪器被配置为产生所述信号、所述信号的变体或基于所述信号的信号。中心通孔25被配置为接收此信号，并且通过DIB 20中的基底将此信号传输到位于包括在DIB 20中的基底层中的内部的传导迹线。为此目的，中心通孔25至少部分地延伸(例如，完全或非完全地)穿过基底的层21和层22。在DIB 20中，中心通孔25完全地延伸穿过层23和24。如图6所示，中心通孔25的一端27暴露以实现直接连接到输入传输线或到同轴缆线连接器。在一些实施方案中，到信号输入和中心通孔的连接可包括中介导电结构。
如图7和8所示，中心通孔25还包括突出到下层基底30(图7)中的钻穿件29。如上文所解释，钻穿件29是DIB 20的构造的人工制品。中心通孔25和钻穿件29可由任何适当的传导材料(包括但不限于铜)制成。
如图7和8所示，DIB 20包括具有介电材料的至少两个层21和22。在一些应用中，DIB 20包括远多于两个的层。在此示例中，所述层包括：第一层21，其包含介电材料；以及第二层22，其包含介电材料。第一层21和第二层22还可包括沉积到基底的蚀刻或切口中的传导材料，以形成本文所描述的导电组件。传导材料是介电材料的厚度的一部分，并且夹在所述层中的所有或大部分介电材料之间。
第一层21可包括一个或多个介电层，并且第二层22可包括一个或多个介电层。在此情况下，所述第一层和所述第二层不对称，因为所述第一层和所述第二层具有不同厚度。然而，在一些实施方案中，所述第一层和所述第二层可具有相同的厚度，并且因此可对称。出于本文所解释的原因，所述第二层的厚度大体上等于通过所述DIB的信号的中心扫频宽度的波长的四分之一。在这方面，大体上等于所述信号的所述中心扫频宽度的四分之一波长可包括但不限于：从所述中心扫频宽度的四分之一波长的±10％偏差、从所述中心扫频宽度的四分之一波长的±9％偏差、从所述中心扫频宽度的四分之一波长的±8％偏差、从所述中心扫频宽度的四分之一波长的±7％偏差、从所述中心扫频宽度的四分之一波长的±6％偏差、从所述中心扫频宽度的四分之一波长的±5％偏差、从所述中心扫频宽度的四分之一波长的±4％偏差、从所述中心扫频宽度的四分之一波长的±3％偏差、从所述中心扫频宽度的四分之一波长的±2％偏差，或从所述中心扫频宽度的四分之一波长的±1％偏差。在图6和7中，中心通孔25延伸到第二层22的端，并且其钻穿件29突出超出第二层22到下层基底30中(图7)，如关于图2和3的情况。
如先前所解释，基底的第一层21和第二层22可包括相同类型的介电材料或不同类型的介电材料。在示例中，不同的介电质可具有不同的化学性质，使得从电磁的角度来看，即使所述第一层和所述第二层具有不同的物理厚度，第一层21和第二层22也呈现出具有相同物理厚度。不同的化学性质可以使不同的介电质具有不同的信号分散特性、不同的信号插入损失，或不同的信号分散特性和不同的信号插入损失两者。在示例中，第一层21包括一个或多个层，所述一个或多个层包含购自Corporation的介电质：Megtron/>介电质。在示例中，第二层22包括一个或多个层，所述一个或多个层包含购自/>Corporation的介电质：Megtron/>介电质。在其它情况下，Megtron/>和Megtron/>足够硬以耐受连接到信号输入的所需要的压力，而不会变形或不会显著变形。取代或除了Megtron和Megtron/>外，其它类型的介电质也可用于DIB 20中。
参考图6，DIB 20还包括一个或多个传导迹线，例如带线导体32。示例性带线导体包括一条平坦金属带，例如形成于基底的层上或层中的铜。条带宽度、环绕基底的厚度和基底的相对介电率会影响带线导体的特性阻抗。在此示例中，带线导体32在第一层21与第二层22的至少部分之间，并且沿其长度的至少部分平行于所述第一层与所述第二层。带线导体是形成在DIB 20内的传输线的一部分，其被配置为在中心通孔25与DIB上的一个或多个DUT之间传输信号。因此，带线导体的长度可变化，并且基于中心通孔26与DUT之间的距离。如上文所提及，信号可在一个方向或双向移动通过带线导体32。例如，信号可从中心通孔25移动通过带线导体32而到达DIB上的DUT。这称为在DIB处接收信号。例如，信号可从DIB上的DUT移动通过带线导体32而到达中心通孔25。这称为供给信号(sourcing signal)以用于从所述DIB输出。信号可双向且并行地移动通过带线导体32，例如，在信号从DUT移动到中心通孔25的同时，信号可从中心通孔25移动到DUT。并行传输的双向信号可包括以频率差分开(例如，所述信号具有不同频率)且共享共同总带宽的两个信号。
如图7和8所示，DIB 20包括第一接地层34，所述第一接地层可由任何适当的传导材料(例如铜)制成。接地层34电连接到中心通孔25，并且限定DIB的参考接地电压。即，接地层34可电连接到参考电压36，所述参考电压包含DIB中的所有传输线接地层的共同接地电压。在此示例中，接地层34相邻于(例如，电镀到)钻穿件29从其突出的第二层22的底部。并且，由于第二层22的厚度大体上等于通过上文所描述的信号输入而输入到DIB的时变信号的中心扫频宽度的波长的四分之一，因此接地层也定位成与带线导体32相距一定距离，所述距离大体上等于所述信号的所述中心扫频宽度的所述波长的四分之一。中心通孔25的钻穿件29电连接到(换句话说，电短路到)接地层34，如图8最清楚地示出。这与在其中孔35防止电接地与钻穿件15之间的电连接的图3的配置形成对比。如上所述，图6至8所示的DIB 20的配置产生沿中心通孔25的信号反射，其可减少或消除通过中心通孔的信号插入损失和/或可或消除减少沿带线导体32的信号反射。
图9将沿中心通孔25的信号反射示出为灰阶阴影38。图9示出了反射能量被限制于中心通孔25且不会通过钻穿件29泄漏到周围基底中。以另一方式解释通过中心通孔25的反射，接地层34在四分之一波长距离处建立到钻穿件29的硬短路，以在所需中心频带形成共振器。通过介于中心通孔25与带线导体32之间的电连接将所得共振器电连接到带线导体32。由于此配置，钻穿件29变成仅是多余的铜，不再连接到任何RF能量。然而，由于钻穿件29现在用于建立到中心通孔25的电接地连接以形成共振器，因此钻穿件29已从负债转为资产。
参考图6和7，DIB 20还包括可由任何适当的传导材料(例如铜)制成的第二接地层39。接地层39连接到参考接地电压36，如图7所示。在这方面，第一接地层34和第二接地层39两者连接到相同的参考接地电压。对于此示例，接地层也是不间断的。通过基底层21将接地层39与带线导体32分开，如图7所示。如图6所示，孔40使中心通孔25与接地层39电隔离。鉴于第一接地层34在于基底中使用带线连接器32产生的传输线下方提供屏蔽，第二接地层38在于基底中使用带线连接器32产生的传输线上方提供屏蔽。
如图6至8所示，中心通孔25还部分被接地通孔42环绕。接地通孔42可以是柱状传导通孔，所述柱状传导通孔电连接到接地层34和/或39且沿中心通孔25的长度延伸，例如，接地通孔可至少与中心通孔25一样长。在这方面，接地层34连接到所有接地通孔并连接到钻穿件29。图6中示出了十个接地通孔42；然而，可使用任意适当数量的接地通孔42。同样如所示出，接地通孔42部分地包围中心通孔25。在此配置中，中心通孔25和接地通孔42一起近似同轴导体的功能，其中中心通孔25用作中心导体，并且接地通孔42用作屏蔽或回路。被配置为同轴连接的中心通孔允许直接将输入同轴传输线安装到所述DIB表面，而非通过传输线的短区段(例如图1的平坦输入11)实现所述连接。然而，在一些实施方案中，可使用例如图1的平坦输入11的传输线的短区段来制成到中心通孔25的电连接。此外，相对于不包括径向接地通孔的构形，径向接地通孔42可改善中心通孔25与带线导体32之间的阻抗匹配。在这方面，中心通孔25和带线导体32的尺寸以及接地通孔42的间隔和位置都会影响传输线结构内的阻抗匹配。
如所示，接地通孔不存在于介于中心通孔25与带线导体32之间的电连接点45处，其使得先前近似不完美。这是因为带线导体32沿其长度传导信号，并且直接将接地通孔直接连接到所述带线导体会不利地影响信号传输。由于“不存在”接地通孔的缘故，因此能量可能从近似同轴结构泄漏，从而导致信号插入损失。
为了解决在带线导体32的位置处“不存在”(多个)接地通孔的问题，将额外传导迹线(或简称为“导体”46)连接在中心通孔25与带线导体32之间。导体46可由铜或任何其它适当的导电材料制成。导体46被配置为在中心通孔25与带线导体32之间建立电连接。导体46被配置(例如，设定大小、设定形状和/或连接)为在带线导体32与中心通孔25之间建立阻抗匹配。此阻抗匹配解决了前文解释的阻抗不连续性，并且可减少沿带线导体32的插入损失和信号反射。在图6的示例中，导体46是宽度大于带线导体32的宽度的平坦导体。然而，对于不同尺寸的带线导体/中心通孔组合，导体46的尺寸可不同。例如，导体46可以是宽度小于带线导体32的宽度的平坦导体。导体46的宽度和长度至少部分地基于其它传输线和DIB组件的几何形状。例如，不同的中心通孔25的直径和带线导体32的宽度将需要不同几何形状的导体46以达成阻抗匹配。不同类型的介电质和介电厚度也会影响导体46的尺寸。
DIB 20还包括接地通孔50，所述接地通孔具有传导性且沿带线导体32的长度的至少部分(例如，所有或小于所有)大体上平行于且沿带线导体32的每一侧延行。接地通孔50电连接到接地层34和/或39，并且因此电连接到共同参考电压36。接地通孔50沿带线导体32的侧提供电磁屏蔽。如上文所提及，由接地层34和39在带线导体32上方和下方提供屏蔽。在一些实施方案中，所述接地通孔被定位成足够远离带线导体32，以防止信号短路。接地通孔的数量和几何形状可通过例如传输信号的频率等因素和传输线的其它组件(包括传导和非传导部件)的几何形状来决定。在一些实施方案中，重叠接地通孔42的接地通孔50可被去除。
由于图6至8的配置，会泄漏出钻穿件29的能量(例如，所有能量)将被返回到传输线(带线导体32)。因此，所述能量未通过辐射而失去，并且在附近的传输线中不产生串扰。此外，在一些示例中，由于由非对称PCB层形成的共振器λ/4完美地返回所有中心扫频宽度能量到传输线，因此能量均未被往回反射出同轴连接器。此外，由额外导体46所实施的阻抗匹配区段可通过改善插入损失和回流损失(在一些示例中，达相对较少的量)两者而改善传输线性能。
图10是示出具有关于图6至8所描述的类型的DIB且被调谐到44GHz 55的频率52的示例性系统中以分贝为单位的插入损失51的图。对于44GHz中心频率(即，此示例中的中心扫频宽度)附近的至少3GHz频带，此示例中的插入损失的目标是小于4分贝(dB)。标记物(其中一者被标记为54)对应于37GHz的1dB损失，为制造变化和50GHz的3dB损失留下了余量，这使得此示例性系统可用于多个联邦通信委员会(Federal Communications Commission,FCC)频带。
图11是示出在前述系统中44GHz 58处的回流损失57的图。在此示例中，所需回流损失为-15dB或更小。一般来说，回流损失越少越好。标记物59在-15dB，其展现了22GHz的可接受性能跨度。
关于图6至8所描述的示例性传输线结构可在相同基底上重复多次，其中所有接地层连接到相同的共同参考电压。因此，示例性传输线结构包括多个传导迹线(例如带线导体32)，所述多个传导迹线位于基底中的相应介电材料层之间且至少部分地平行于所述相应介电材料层。所述示例性传输线结构还包括多个传导通孔(例如中心通孔25)，所述多个传导通孔至少部分地延伸穿过所述介电材料层且电连接到相应传导迹线和相应信号输入，以接收或供给具有中心扫频宽度的相应信号。所述示例性传输线结构还包括接地层，所述接地层电连接到所述传导通孔中的相应者，其中所述接地层限定参考接地电压，并且其中每个接地层定位成与相应传导迹线相距一定距离，所述距离大体上等于在相应信号输入处接收的信号的中心扫频宽度的波长的四分之一(1/4)。在一些示例中，形成第一传输线(其连接到钻穿件)的下接地层的接地层可直接连接到形成第二传输线的上接地层的接地层，所述第二传输线在基底中的第一传输线下方。
在这方面，如图12所示，可沿正交于所述介电材料层的维度在基底中堆叠关于图6至8所描述的传输线结构60，所述维度以箭头62表示。即，可沿基底的厚度或深度形成多条传输线。同样如图12所示，可在以箭头63所表示的维度(其正交于以箭头62所表示的维度)在基底中重复关于图6到8所描述的传输线结构60。因此，多条传输线可并排地位于基底中相同或几乎相同的水平层。可在基底中重复堆叠的传输线，从而形成遍布在同一PCB中的传输线矩阵，如图12所示。虽然图12中仅示出了四条传输线，但可包括任何适当数量的传输线。矩阵中的传输线60可在不同方向延行，并且在DIB的不同层中彼此十字交叉。例如，PCB的一个层上的传输线可与不同层上的其它传输线交错。在此类型的示例性传输线矩阵中，每条传输线具有图6至8的结构或其变体的一者。因此，出于本文所描述的原因，相对于具有不同结构的传输线，可消除或减少在传输线矩阵中的信号之间的干涉。每条此类传输线还可具有其它优点，例如减少信号插入损失和不希望的反射。
在一些实施方案中，如图12所示的传输线矩阵可包括与具有图6至8所示的配置的一条或多条传输线组合的具有图1至3所示的配置的一条或多条传输线。例如，具有图1至3所示的配置的一条或多条传输线可在矩阵中与其它传输线中物理上隔离，以减少影响其它传输线的能量消散的可能。
在一些示例中，可在本文中所描述的示例性DIB和传输线上传输的信号包括但不限于：处于或高于20KHz的信号、处于或高于100KHz的信号、处于或高于1GHz的信号、处于或高于10GHz的信号、处于或高于20GHz的信号、处于或高于30GHz的信号、处于或高于40GHz的信号、处于或高于50GHz的信号、处于或高于60GHz的信号、处于或高于70GHz的信号、处于或高于80GHz的信号、处于或高于90GHz的信号、处于或高于100GHz的信号、处于或高于200GHz的信号，或者处于或高于300GHz的信号、处于或高于500GHz的信号、处于或高于1000GHz等等。
图13示出了可包括本文所述类型的DIB 138的ATE 100的组件。ATE 100可以是测试系统的部分。在图13中，虚线在概念上表示在测试系统的组件之间的潜在信号路径。
ATE 100包括测试头135和控制系统1361。控制系统可包括运算系统，所述运算系统包括一个或多个微处理器或如本文描述的其它适当处理装置。
DIB 138是或包括PCB，所述PCB连接到测试头135并包括正由ATE测试或待由ATE测试的一个或多个DUT的机械和电接口。DIB包括位点141，所述位点可包括接脚、球栅阵列(ball grid array,BGA)、传导迹线或DUT可连接到其中的其它电和机械连接点。测试信号、响应信号、电压信号和其它信号通过在DUT与测试仪器之间的位点通过测试信道。DIB 138还可包括连接器、传导迹线和电路系统等等，以用于在测试仪器、连接到位点141的DUT与其它电路系统之间路由信号。在此示例中，DIB 138包括一个或多个连接器，其用于连接到信号传输线或同轴电缆以供在一个或多个测试仪器与一个或多个DUT之间传输信号。DIB 138还包括具有例如本文中所描述的结构(例如，图12的矩阵)的一条或多条传输线，以通过DIB内部带线导体或其它传导迹线传输信号到DUT和/或从DUT传输信号。
控制系统136与测试头的组件通信以控制测试。例如，控制系统136可将测试程序集下载到测试头中的测试仪器140A到140N。测试仪器包括可包括一个或多个处理装置和其它电路系统的硬件装置。测试仪器140A到140N可执行测试程序集，以测试与测试仪器通信的DUT。控制系统136还可将可由测试仪器使用的指令、测试数据、和/或其它信息发送到测试头中的测试仪器，以对与DIB介接的DUT执行适当测试。在一些实施方案中，此信息可经由计算机或其它类型的网络或经由直接电路径发送。在一些实施方案中，此信息可经由局域网(LAN)或广域网(WAN)发送。
测试程序产生测试流程以提供给DUT。例如，编写测试流程以输出信号以引起来自DUT的响应。可编写测试流程以将信号(其包括RF信号、微波信号、和/或毫米波信号)输出到一个或多个DUT，以从DUT接收对那些信号的响应，并分析响应以确定装置是通过测试还是未通过测试。
在图13的示例中，ATE 100包括多个测试仪器140A到140N，所述测试仪器中的每一者可根据需要被配置为执行测试和/或其它功能中的一者或多者。虽然仅描绘了四个测试仪器，但系统可包括任何适当数量的测试仪器，包括位于测试头135外侧的测试仪器。在一些实施方案中，一个或多个测试仪器可被配置为输出微波信号、RF信号或毫米波信号，以基于例如由控制系统提供的数据来测试DUT，并接收来自DUT的响应信号。不同的测试仪器可被配置为执行不同类型的测试和/或被配置为测试不同的DUT。所接收的信号可包括基于测试信号的响应信号和/或源自DUT的不由测试信号提示(例如，不响应于测试信号)的信号。在一些实施方案中，可存在通过其发送测试和响应信号的在DUT、DIB、与测试仪器接口之间的同轴电缆和/或信号传输线。
通过多个测试信道，信号可被发送到DUT，以及从DUT接收。这些测试信道中的每一者可包括一个或多个信号传输线、同轴电缆或其它有线或无线传输媒体。在一些示例中，测试信道可由(多个)物理传输媒体限定，通过所述(多个)物理媒体将信号从测试仪器发送到DUT并通过所述(多个)物理媒体接收来自DUT的信号。在一些示例中，测试信道可由频率范围限定，在所述频率范围内，通过一个或多个物理传输媒体传输信号。测试信道可包括DIB上的(多个)传导迹线。
在一些示例中，ATE 100包括将测试仪器测试信道147连接到DIB 138的连接接口144。连接接口144可包括连接器146或用于在测试仪器与DIB 138之间路由信号的其它装置。例如，连接接口可包括一个或多个电路板或其上安装有此类连接器的其它基底。可将包括在测试信道中的导体路由通过连接接口和DIB。
本说明书中所描述的所有测试系统和程序或其部分和其各种修改可至少部分通过一个或多个计算机(例如控制系统136)使用有形地体现在一个或多个信息载体(例如一个或多个非暂时性机器可读存储媒体)中的一个或多个计算机程序来配置或控制。计算机程序可用包括编译或解译语言的任何形式的程序设计语言编写，并且其可以任何形式部署，包括作为单独程序或作为模块、部件、副例程或其它合适用于运算环境中使用的单元。可将计算机程序部署成在一台计算机或多台计算机上执行，多台计算机可位于同一现场或分散在多个现场并以网络互连。
与配置或控制本文描述的电压源、测试系统和程序相关联的动作可由一个或多个可编程处理器来执行，所述一个或多个可编程处理器执行一个或多个计算机程序，以控制先前所描述的所有或一些完善形成操作。测试系统和程序的全部或部分可通过专用逻辑电路系统来配置或控制，例如FPGA(现场可编程门阵列)和/或ASIC(专用集成电路)。
举例来说，适于执行计算机程序的处理器包括通用和专用微处理器两者和任何种类的数字计算机的任何一个或多个处理器。一般来说，处理器将接收来自只读存储区或随机存取存储区或两者的指令与数据。计算机的元件包括用于执行指令的一个或多个处理器和用于存储指令与数据的一个或多个存储区装置。一般来说，计算机还将包括一个或多个机器可读存储媒体，或以操作方式与的耦合以从其接收数据或传送数据到其中，或接收与传送数据两者，例如用于存储数据的大容量存储装置(例如磁盘、磁光盘或光盘)。适用于体现计算机程序指令和数据的非暂时性机器可读存储媒体包括所有形式的非易失性存储区，例如包括：半导体存储区装置，例如EPROM(可擦除可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)和闪存区装置；磁盘，例如内部硬盘或可移动磁盘；磁光盘；以及CD-ROM(光盘只读存储器)和DVD-ROM(数字多功能光盘只读存储器)。
所描述的不同实施方案的元件可组合，以形成在前文未具体提出的其它实施方案。元件可不列入前文所描述的系统中，而不会不利地影响其大致操作或系统操作。此外，各种分开的元件可组合成一个或多个单独的元件，以执行本说明书中所描述的功能。
如本文中所使用，“传导/具传导性(conductive)”包括导电。
未在本说明书中具体描述的其它实施方案也在下列权利要求书内。

Claims (38)

1.一种印刷电路板(PCB)，包括：
基底，所述基底包括介电材料层，所述介电材料层包括第一层和第二层；
传导迹线，所述传导迹线位于所述第一层与所述第二层之间，并且沿所述传导迹线的长度的至少部分而平行于所述第一层和所述第二层；
传导通孔，所述传导通孔至少部分地延伸穿过所述介电材料层且电连接到所述传导迹线，所述传导通孔还被配置为电连接到信号输入以接收具有中心扫频宽度的信号；
第一接地层，所述第一接地层电连接到所述传导通孔，所述第一接地层连接到参考接地电压，所述第一接地层相邻于所述第二层，并且所述第一接地层定位成与所述传导迹线相距一定距离，所述距离大体上等于所述信号的所述中心扫频宽度的波长的四分之一(1/4)；以及
第二接地层，所述第二接地层相邻于所述第一层并且还连接到所述参考接地电压，所述传导迹线位于所述第一接地层与所述第二接地层之间。
2.根据权利要求1所述的PCB，其中所述传导迹线、所述传导通孔、所述第一接地层和所述第二接地层形成第一传输线；并且
其中所述第一传输线与所述PCB的不同层上的其它传输线交错。
3.根据权利要求1所述的PCB，其中所述传导迹线、所述传导通孔、所述第一接地层和所述第二接地层形成第一传输线；并且
其中所述第一传输与所述PCB中的一条或多条其它传输线位于所述基底的相同层中。
4.根据权利要求1所述的PCB，其进一步包括：
传导迹线，所述传导迹线位于所述基底中的相应介电材料层之间，并且至少部分地平行于所述相应介电材料层；
传导通孔，所述传导通孔至少部分地延伸穿过所述介电材料层且电连接到相应传导迹线，所述传导通孔还被配置为电连接到相应信号输入以接收具有中心扫频宽度的相应信号；以及
第三接地层，所述第三接地层电连接到所述传导通孔中的相应者，每个第三接地层连接到所述参考接地电压，每个第三接地层定位成与相应传导迹线相距一定距离，所述距离大体上等于在相应信号输入处接收的信号的中心扫频宽度的波长的四分之一(1/4)。
5.根据权利要求4所述的PCB，其中所述第一接地层、所述第二接地层和所述第三接地层是不间断的。
6.根据权利要求4所述的PCB，其中所述第一接地层、所述第二接地层和所述第三接地层电连接到共同参考接地电压。
7.根据权利要求1所述的PCB，其中沿所述PCB的相同维度在所述基底中重复具有所述传导迹线、所述传导通孔、所述第一接地层和所述第二接地层的构形的结构。
8.根据权利要求7所述的PCB，其中所述相同维度是水平的。
9.根据权利要求1所述的PCB，其中沿正交于所述介电材料层的维度在所述基底中堆叠具有所述传导迹线、所述传导通孔、所述第一接地层和所述第二接地层的构形的结构。
10.根据权利要求1所述的PCB，其中所述信号输入包括输入传输线。
11.根据权利要求1所述的PCB，其中所述信号输入包括被配置为直接连接到所述传导通孔的同轴连接器。
12.根据权利要求1所述的PCB，其中所述信号输入还被配置为供给信号以用于从所述PCB输出。
13.根据权利要求1所述的PCB，其中所述PCB包括被配置为固定被测装置(DUT)以进行测试的装置接口板(DIB)；并且
其中所述信号输入电连接到介于所述DIB与测试仪器之间的信号路径，所述测试仪器被配置为产生所述信号或接收所述信号。
14.根据权利要求1所述的PCB，其中所述第一层包括一个或多个介电层，并且所述第二层包括一个或多个介电层；
其中所述第一层和所述第二层不对称，因为所述第一层和所述第二层具有不同厚度；并且
其中所述第二层的厚度大体上等于所述信号的所述中心扫频宽度的波长的四分之一(1/4)。
15.根据权利要求1所述的PCB，其进一步包括：
接地通孔，所述接地通孔具有传导性且部分地包围所述传导通孔，所述接地通孔电连接到所述第一接地层。
16.根据权利要求15所述的PCB，其中接地通孔不存在于介于所述传导迹线与所述传导通孔之间的电连接点处。
17.根据权利要求1所述的PCB，其进一步包括：
导体，所述导体被配置为在所述传导迹线与所述传导通孔之间建立电连接，所述导体使所述传导迹线的阻抗与所述传导通孔的阻抗匹配。
18.根据权利要求17所述的PCB，其中所述导体位于所述第一层与所述第二层之间，并且沿所述导体的长度的至少部分而平行于所述第一层和所述第二层。
19.根据权利要求18所述的PCB，其中所述传导迹线包括带线导体；并且
其中所述导体具有与所述传导迹线的宽度不同的宽度。
20.根据权利要求1所述的PCB，其进一步包括：
接地通孔，所述接地通孔具有传导性且沿所述传导迹线的长度的至少部分而大体上平行于所述传导迹线延行，所述接地通孔电连接到所述第一接地层。
21.根据权利要求1所述的PCB，其中所述第一接地层沿所述传导通孔反射所述信号的至少所述中心扫频宽度，并且所得反射信号发射到所述传导迹线中。
22.根据权利要求1所述的PCB，其中所述信号包括射频信号。
23.根据权利要求1所述的PCB，其中所述信号包括微波信号。
24.根据权利要求1所述的PCB，其中所述信号包括毫米波信号。
25.根据权利要求1所述的PCB，其中所述第一层和所述第二层包括不同的介电质。
26.根据权利要求25所述的PCB，其中所述不同的介电质具有不同分散特性或不同插入损失中的至少一者。
27.根据权利要求25所述的PCB，其中所述不同的介电质具有不同的化学性质，使得从所述信号的角度来看，即使所述第一层和所述第二层具有不同的物理厚度，所述第一层和所述第二层也具有相同电磁厚度。
28.根据权利要求1所述的PCB，其中所述信号包括正弦信号。
29.根据权利要求1所述的PCB，其中所述信号包括调制信号。
30.根据权利要求1所述的PCB，其中所述信号是双向移动通过所述传导迹线的多个信号中的一者。
31.根据权利要求29所述的PCB，其中所述多个信号包括以频率差分开且共享共同总带宽的两个信号。
32.一种系统，包括：
装置接口板，所述装置接口板被配置为固定被测装置(DUT)以进行测试；
测试仪器，所述测试仪器被配置为输出信号以测试所述DUT，所述DIB用于将所述信号路由到所述DUT；以及
控制系统，所述控制系统被配置为控制所述测试仪器的操作以输出所述信号来测试所述DUT
其中所述DIB包括：
基底，所述基底包括介电材料层，所述介电材料层包括第一层和第二层；
传导迹线，所述传导迹线位于所述第一层与所述第二层之间，并且沿所述传导迹线的长度的至少部分而平行于所述第一层和所述第二层；
传导通孔，所述传导通孔至少部分地延伸穿过所述介电材料层且电连接到所述传导迹线，所述传导通孔还被配置为电连接到信号输入以接收具有中心扫频宽度的信号；
第一接地层，所述第一接地层电连接到所述传导通孔，所述第一接地层连接到参考接地电压，所述第一接地层相邻于所述第二层，并且所述第一接地层定位成与所述传导迹线相距一定距离，所述距离大体上等于所述信号的所述中心扫频宽度的波长的四分之一(1/4)；以及
第二接地层，所述第二接地层相邻于所述第一层且连接到所述参考接地电压，所述传导迹线位于所述第一接地层与所述第二接地层之间。
33.根据权利要求32所述的系统，其中所述第一层包括一个或多个介电层，并且所述第二层包括一个或多个介电层；
其中所述第一层和所述第二层不对称，因为所述第一层和所述第二层具有不同厚度；并且
其中所述第二层的厚度大体上等于所述信号的所述中心扫频宽度的波长的四分之一(1/4)。
34.根据权利要求32所述的系统，其中所述DIB进一步包括：
接地通孔，所述接地通孔具有传导性且部分地包围所述传导通孔，所述接地通孔电连接到所述第一接地层。
35.根据权利要求32所述的系统，其中所述DIB进一步包括：
导体，所述导体被配置为在所述传导迹线与所述传导通孔之间建立电连接，所述导体使所述传导迹线的阻抗与所述传导通孔的阻抗匹配。
36.根据权利要求32所述的系统，其中在所述基底中重复具有所述传导迹线、所述传导通孔、所述第一接地层和所述第二接地层的构形的结构。
37.根据权利要求32所述的系统，其中沿正交于所述介电材料层的维度在所述基底中堆叠具有所述传导迹线、所述传导通孔、所述第一接地层和所述第二接地层的构形的结构。
38.一种装置接口板，所述装置接口板被配置为作为介于被测装置(DUT)与测试系统的测试仪器之间的机械和电接口，所述DIB包括：
基底，所述基底包括介电材料层，所述介电材料层包括第一层和第二层；
传导迹线，所述传导迹线位于所述第一层与所述第二层之间，并且沿所述传导迹线的长度的至少部分而平行于所述第一层和所述第二层；
传导通孔，所述传导通孔延伸穿过所述介电材料层且电连接到所述传导迹线，所述传导通孔还被配置为电连接到信号输入以接收具有中心扫频宽度的信号；以及
用于使所述信号沿所述传导通孔反射的构件、用于抑制所述信号的至少部分消散到所述基底中的构件和用于抑制沿所述传导迹线的信号反射的构件。
CN202280016285.0A 2021-02-25 2022-02-23 共振耦合传输线 Pending CN116982412A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/184,793 2021-02-25
US17/184,793 US12004288B2 (en) 2021-02-25 2021-02-25 Resonant-coupled transmission line
PCT/US2022/017519 WO2022182758A1 (en) 2021-02-25 2022-02-23 Resonant-coupled transmission line

Publications (1)

Publication Number Publication Date
CN116982412A true CN116982412A (zh) 2023-10-31

Family

ID=82900083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280016285.0A Pending CN116982412A (zh) 2021-02-25 2022-02-23 共振耦合传输线

Country Status (7)

Country Link
US (1) US12004288B2 (zh)
EP (1) EP4298871A4 (zh)
JP (1) JP2024507544A (zh)
KR (1) KR20230149312A (zh)
CN (1) CN116982412A (zh)
TW (1) TW202236911A (zh)
WO (1) WO2022182758A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11758644B2 (en) * 2021-05-13 2023-09-12 Dell Products L.P. Slotted vias for circuit boards
US20230361460A1 (en) * 2022-05-06 2023-11-09 Apple Inc. System and method for ground fencing

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244308A (ja) 2000-02-25 2001-09-07 Mitsubishi Electric Corp 高周波信号用のプローブ
US7560927B2 (en) 2003-08-28 2009-07-14 Massachusetts Institute Of Technology Slitted and stubbed microstrips for high sensitivity, near-field electromagnetic detection of small samples and fields
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
CN100555738C (zh) * 2004-07-23 2009-10-28 日本电气株式会社 多层印刷电路板中的复合通孔结构和滤波器
CN201207715Y (zh) 2008-03-07 2009-03-11 鸿富锦精密工业（深圳）有限公司 射频测试系统及其射频测试电路
US7940067B2 (en) 2008-09-08 2011-05-10 Tektronix, Inc. Probe with printed tip
KR101577370B1 (ko) * 2009-07-14 2015-12-14 사브 에이비 마이크로웨이브 필터
US9054403B2 (en) * 2012-06-21 2015-06-09 Raytheon Company Coaxial-to-stripline and stripline-to-stripline transitions including a shorted center via
JP6218481B2 (ja) * 2012-09-27 2017-10-25 三菱電機株式会社 フレキシブル基板、基板接続構造及び光モジュール
US9059490B2 (en) * 2013-10-08 2015-06-16 Blackberry Limited 60 GHz integrated circuit to printed circuit board transitions
JP7049975B2 (ja) 2018-10-29 2022-04-07 京セラ株式会社 配線基板および配線基板の検査方法

Also Published As

Publication number Publication date
EP4298871A4 (en) 2024-08-21
KR20230149312A (ko) 2023-10-26
WO2022182758A1 (en) 2022-09-01
EP4298871A1 (en) 2024-01-03
TW202236911A (zh) 2022-09-16
US12004288B2 (en) 2024-06-04
US20220272834A1 (en) 2022-08-25
JP2024507544A (ja) 2024-02-20

Similar Documents

Publication Publication Date Title
RU2600506C1 (ru) Волноводно-микрополосковый переход
US8248183B2 (en) Circuit board pad having impedance matched to a transmission line and method for providing same
US6512431B2 (en) Millimeterwave module compact interconnect
US7034544B2 (en) Methods for minimizing the impedance discontinuity between a conductive trace and a component and structures formed thereby
CN116982412A (zh) 共振耦合传输线
US6236287B1 (en) Wideband shielded coaxial to microstrip orthogonal launcher using distributed discontinuities
CN109884562B (zh) 差分磁场检测模块及磁场探头
CN113412560B (zh) 连接模块
US9755289B2 (en) Right angle transition to circuit
US20240337725A1 (en) Microwave antenna probe
Zhang et al. Tackling the issues of millimeter-wave on-chip antenna measurements
Sinha et al. D-band air-filled substrate integrated waveguide (AFSIW) and broadband stripline to AFSIW launcher embedded in multi-layer PCBs
US20150349396A1 (en) Air Gap Creation In Electronic Devices
KR20180088002A (ko) 전송선로-도파관 전이 장치
Seler et al. 3D rectangular waveguide integrated in embedded wafer level ball grid array (eWLB) package
Tanaka et al. Experimental study of through glass via effects on high frequency electrical characteristics
Pal et al. Loopback testing of automotive 77 ghz antenna-in-package radar transceiver ICs
Jakob et al. WR12 to planar transmission line transition on organic substrate
Moharram et al. Contactless Wheeler cap concept for antenna radiation efficiency measurements
Heidari et al. Analysis and design of defected ground structure for EMC improvement in mixed‐signal transceiver modules
Haarla et al. Substrate integrated waveguide E‐plane tapering in low‐temperature co‐fired ceramic
de Paulis et al. Signal Integrity Assessment of Interconnects Routed Within Bandgap Metallic Cavities
CN112397477B (zh) 毫米波芯片封装系统
Taringou Transitions from substrate integrated waveguide to planar transmission lines and their applications to amplifier integration
RU2754307C1 (ru) Негальваническое соединение для планарных радиочастотных устройств

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination