KR20230148431A - Lun 선택 사이클을 갖는 반도체 장치 및 반도체 시스템, 반도체 시스템의 동작 방법 - Google Patents

Lun 선택 사이클을 갖는 반도체 장치 및 반도체 시스템, 반도체 시스템의 동작 방법 Download PDF

Info

Publication number
KR20230148431A
KR20230148431A KR1020230031254A KR20230031254A KR20230148431A KR 20230148431 A KR20230148431 A KR 20230148431A KR 1020230031254 A KR1020230031254 A KR 1020230031254A KR 20230031254 A KR20230031254 A KR 20230031254A KR 20230148431 A KR20230148431 A KR 20230148431A
Authority
KR
South Korea
Prior art keywords
semiconductor device
signal
die
address
command
Prior art date
Application number
KR1020230031254A
Other languages
English (en)
Inventor
이재영
박원선
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to US18/297,375 priority Critical patent/US20230326517A1/en
Publication of KR20230148431A publication Critical patent/KR20230148431A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

반도체 시스템은 제 1 반도체 장치 및 제 2 반도체 장치를 포함할 수 있다. 상기 제 1 반도체 장치는 커맨드 사이클 동안 커맨드 신호를 전송한 후 어드레스 사이클 동안 어드레스 신호를 전송할 수 있다. 상기 제 1 반도체 장치는 상기 커맨드 사이클 이전에 LUN 선택 사이클 동안 선택 신호를 전송할 수 있다. 상기 제 2 반도체 장치는 상기 선택 신호, 상기 커맨드 신호 및 상기 어드레스 신호에 기초하여 데이터 입출력 동작을 수행할 수 있다.

Description

LUN 선택 사이클을 갖는 반도체 장치 및 반도체 시스템, 반도체 시스템의 동작 방법 {SEMICONDUCTOR APPARATUS AND SEMICONDUCTOR SYSTEM HAVING LUN SELECTION CYCLE, AND AN OPERATING METHOD OF THE SEMICONDUCTOR SYSTEM}
본 발명은 집적 회로 기술에 관한 것으로, 더 상세하게는 LUN (Logical Unit Number) 선택 사이클을 갖는 반도체 장치 및 반도체 시스템에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템은 반도체로 구성된 많은 반도체 장치들을 포함할 수 있다. 컴퓨터 시스템을 구성하는 반도체 장치들은 마스터 장치로 동작하는 프로세서 또는 메모리 컨트롤러와 슬레이브 장치로 동작하는 메모리 장치 또는 스토리지 장치를 포함할 수 있다. 상기 마스터 장치는 상기 슬레이브 장치로 커맨드 어드레스 신호를 제공할 수 있고, 상기 슬레이브 장치는 상기 커맨드 어드레스 신호에 기초하여 다양한 동작을 수행할 수 있다. 또한, 상기 마스터 장치 및 상기 슬레이브 장치는 서로 데이터를 전송 및 수신할 수 있다.
낸드 플래시 메모리 시스템에서 낸드 플래시 메모리 장치는 메모리 컨트롤러와 다양한 인터페이스 방식으로 통신을 수행할 수 있다. 낸드 인터페이스 방식은 커맨드 어드레스 신호와 데이터가 동일한 입출력 버스를 통해 전송될 수 있다. 낸드 플래시 메모리 시스템의 동작 주파수가 상승하면서, 상기 낸드 인터페이스 방식은 커맨드 오버헤드(command overhead)가 증가하여 메모리 시스템의 성능 저하를 발생시킬 수 있다. SCA (Serial Command Address) 인터페이스 방식은 커맨드 어드레스 신호와 데이터가 서로 다른 입출력 버스를 통해 전송될 수 있다. 상기 SCA 인터페이스 방식은 상기 커맨드 오버헤드를 일부 감소시킬 수 있지만 복수의 낸드 플래시 메모리 장치의 동작이 병렬적으로 수행되기 위해서는 상기 낸드 플래시 메모리 장치의 내부 회로가 복잡해질 수 있다.
본 발명의 실시 예는 커맨드 사이클 이전에 LUN (logical unit number) 선택 사이클을 가질 수 있는 반도체 시스템 및 이의 동작 방법을 제공할 수 있다.
본 발명의 실시 예에 따른 반도체 시스템은 커맨드 신호 및 어드레스 신호를 제공하고, 커맨드 사이클 동안 상기 커맨드 신호를 전송한 후 어드레스 사이클 동안 상기 어드레스 신호를 전송하며, 상기 커맨드 사이클 이전에 LUN (Logical Unit Number) 선택 사이클 동안 선택 신호를 전송하는 제 1 반도체 장치; 및 제 1 다이 및 제 2 다이를 포함하고, 상기 제 1 및 제 2 다이는 각각 상기 선택 신호, 상기 커맨드 신호 및 상기 어드레스 신호에 기초하여 데이터 입출력 동작을 수행하는 제 2 반도체 장치를 포함할 수 있다.
본 발명의 실시 예에 따른 반도체 시스템의 동작 방법은 제 1 반도체 장치가 LUN (Logical Unit Number) 선택 사이클 동안 선택 신호를 전송하는 단계; 상기 제 1 반도체 장치가 데이터 출력 동작을 지시하는 커맨드 신호를 전송하는 단계; 상기 제 1 반도체 장치가 어드레스 신호를 전송하는 단계; 상기 제 2 반도체 장치가 상기 선택 신호 및 상기 어드레스 신호에 기초하여 메모리 셀 어레이로부터 데이터를 리드하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 반도체 시스템의 동작 방법은 제 1 반도체 장치가 LUN (Logical Unit Number) 선택 사이클 동안 선택 신호를 전송하는 단계; 상기 제 1 반도체 장치가 데이터 입력 커맨드 신호를 전송하는 단계; 상기 제 2 반도체 장치가 상기 선택 신호에 기초하여 복수의 페이지 버퍼를 초기화시키는 단계; 및 상기 제 1 반도체 장치가 어드레스 신호를 전송하는 단계를 포함할 수 있다.
본 발명의 실시 예는 반도체 시스템의 커맨드 오버헤드를 감소시켜 반도체 시스템의 성능을 향상시킬 수 있다.
본 발명의 실시 예는 반도체 장치의 면적을 감소시키고 반도체 장치의 제조 비용을 감소시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 시스템의 구성을 보여주는 도면이다.
도 2a는 데이터 출력 동작 중에 일반적인 반도체 시스템에서 전송되는 신호를 보여주는 타이밍도이다.
도 2b는 데이터 출력 동작 중에 본 발명의 실시 예에 따른 반도체 시스템에서 전송되는 신호를 보여주는 타이밍도이다.
도 3a는 데이터 입력 동작 중에 일반적인 반도체 시스템에서 전송되는 신호를 보여주는 타이밍도이다.
도 3b는 데이터 출력 동작 중에 본 발명의 실시 예에 따른 반도체 시스템에서 전송되는 신호를 보여주는 타이밍도이다.
도 4는 본 발명의 실시 예에 따른 선택 신호의 구성을 보여주는 테이블이다.
도 5는 본 발명의 실시 예에 따른 반도체 시스템의 구성을 보여주는 도면이다.
도 6a는 데이터 출력 동작 중에 일반적인 반도체 시스템에서 전송되는 신호를 보여주는 타이밍도이다.
도 6b는 데이터 출력 동작 중에 본 발명의 실시 예에 따른 반도체 시스템에서 전송되는 신호를 보여주는 타이밍도이다.
도 7a는 데이터 입력 동작 중에 일반적인 반도체 시스템에서 전송되는 신호를 보여주는 타이밍도이다.
도 7b는 데이터 출력 동작 중에 본 발명의 실시 예에 따른 반도체 시스템에서 전송되는 신호를 보여주는 타이밍도이다.
도 1은 본 발명의 실시 예에 따른 반도체 시스템(1)의 구성을 보여주는 도면이다. 도 1에서, 상기 반도체 시스템(1)은 제 1 반도체 장치(110) 및 제 2 반도체 장치(120)를 포함할 수 있다. 상기 제 1 반도체 장치(110)는 상기 제 2 반도체 장치(120)가 동작하는데 사용되는 다양한 제어 신호를 제공할 수 있다. 상기 제 1 반도체 장치(110)는 다양한 종류의 마스터 장치를 포함할 수 있다. 예를 들어, 상기 제 1 반도체 장치(110)는 중앙처리장치(CPU), 그래픽 처리 장치(Graphic Processing Unit, GPU), 멀티미디어 프로세서(Multi-Media Processor, MMP), 디지털 신호 프로세서(Digital Signal Processor), 어플리케이션 프로세서(AP) 및 메모리 컨트롤러와 같은 호스트 장치일 수 있다. 상기 제 2 반도체 장치(120)는 상기 제 1 반도체 장치의 제어에 따라 다양한 동작을 수행하는 슬레이브 장치일 수 있고, 예를 들어, 메모리 장치일 수 있다. 상기 메모리 장치는 휘발성 메모리와 비휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM)을 포함할 수 있고, 상기 비휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EEPROM (Electrically Erase and Programmable ROM), EPROM (Electrically Programmable ROM), 플래시 메모리, PRAM (Phase change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM) 및 FRAM (Ferroelectric RAM) 등을 포함할 수 있다.
상기 제 1 반도체 장치(110)는 복수의 버스를 통해 상기 제 2 반도체 장치(120)와 연결될 수 있다. 상기 복수의 버스는 신호를 전송하기 위한 신호 전송 경로, 링크 또는 채널일 수 있다. 상기 복수의 버스는 입출력 버스(101), 커맨드 제어 버스(102), 어드레스 제어 버스(103) 등을 포함할 수 있다. 상기 입출력 버스(101)는 양방향 버스일 수 있고, 상기 커맨드 제어 버스(102) 및 상기 어드레스 제어 버스(103)는 상기 제 1 반도체 장치(110)로부터 상기 제 2 반도체 장치(120)로의 단방향 버스일 수 있다. 상기 제 1 반도체 장치(110)는 상기 입출력 버스(101)를 통해 상기 제 2 반도체 장치(120)로 입출력 신호(IO<0:7>)를 제공하고, 상기 입출력 버스(101)를 통해 상기 제 2 반도체 장치(120)로부터 상기 입출력 신호(IO<0:7>)를 제공 받을 수 있다. 상기 제 1 반도체 장치(110)로부터 상기 제 2 반도체 장치(120)로 전송되는 상기 입출력 신호(IO<0:7>)는 선택 신호(LS), 커맨드 신호(CMD), 어드레스 신호(ADD) 및 데이터(DQ)를 포함할 수 있다. 상기 제 2 반도체 장치(120)로부터 상기 제 1 반도체 장치(110)로 전송되는 상기 입출력 신호(IO<0:7>)는 상기 데이터(DQ)를 포함할 수 있다. 상기 커맨드 신호(CMD)는 상기 제 2 반도체 장치(120)가 수행하는 동작을 특정하는 커맨드 정보를 포함할 수 있다. 상기 어드레스 신호(ADD)는 상기 제 2 반도체 장치(120)의 저장 영역을 액세스하기 위한 주소 정보를 포함할 수 있다. 상기 제 1 반도체 장치(110)는 상기 커맨드 제어 버스(102)를 통해 상기 제 2 반도체 장치(120)로 커맨드 래치 인에이블 신호(CLE)를 전송할 수 있다. 상기 제 1 반도체 장치(110)는 상기 어드레스 제어 버스(103)를 통해 상기 제 2 반도체 장치(120)로 어드레스 래치 인에이블 신호(ALE)를 전송할 수 있다. 상기 커맨드 래치 인에이블 신호(CLE) 및 상기 어드레스 래치 인에이블 신호(ALE)는 상기 입출력 신호(IO<0:7>)가 상기 선택 신호(LS), 상기 커맨드 신호(CMD), 상기 어드레스 신호(ADD) 및 상기 데이터(DQ) 중 어느 것을 포함하는지 식별할 수 있는 신호일 수 있다. 상기 커맨드 래치 인에이블 신호(CLE) 및 상기 어드레스 래치 인에이블 신호(ALE)는 상기 입출력 신호(IO<0:7>)가 전송될 때 선택적으로 인에이블될 수 있다. 상기 제 2 반도체 장치(120)는 상기 커맨드 래치 인에이블 신호(CLE) 및 상기 어드레스 래치 인에이블 신호(ALE)의 인에이블 상태에 따라 상기 입출력 신호(IO<0:7>)를 상기 선택 신호(LS), 상기 커맨드 신호(CMD), 상기 어드레스 신호(ADD) 및 상기 데이터(DQ) 중 하나로 수신할 수 있다.
상기 복수의 버스는 라이트 제어 버스(104)를 더 포함하고, 상기 제 1 반도체 장치(110)는 상기 라이트 제어 버스(104)를 통해 상기 제 2 반도체 장치(120)와 연결될 수 있다. 상기 라이트 제어 버스(104)는 상기 제 1 반도체 장치(110)로부터 상기 제 2 반도체 장치(120)로의 단방향 버스일 수 있다. 상기 제 1 반도체 장치(110)는 상기 라이트 제어 버스(104)를 통해 라이트 인에이블 신호(WE#)를 상기 제 2 반도체 장치(120)로 제공할 수 있다. 상기 라이트 인에이블 신호(WE#)는 상기 제 2 반도체 장치(120)가 상기 입출력 신호(IO<0:7>)를 유효한 신호로서 수신하는 구간을 정의하는 신호일 수 있다. 예를 들어, 상기 라이트 인에이블 신호(WE#)가 인에이블된 구간에서 상기 제 2 반도체 장치(120)는 상기 제 1 반도체 장치(110)로부터 전송된 상기 입출력 신호(IO<0:7>)를 유효한 신호로 샘플링하고, 상기 입출력 신호(IO<0:7>)로부터 상기 선택 신호(LS), 상기 커맨드 신호(CMD), 상기 어드레스 신호(ADD) 및 상기 데이터(DQ)를 생성할 수 있다.
상기 제 1 반도체 장치(110)는 커맨드 어드레스 생성 회로(111) 및 데이터 입출력 회로(112)를 포함할 수 있다. 상기 커맨드 어드레스 생성 회로(111)는 사용자의 리퀘스트(REQ)에 기초하여 상기 선택 신호(LS), 상기 커맨드 신호(CMD) 및 상기 어드레스 신호(ADD)를 포함하는 상기 입출력 신호(IO<0:7>)를 생성할 수 있다. 상기 커맨드 어드레스 생성 회로(111)는 상기 선택 신호(LS), 상기 커맨드 신호(CMD) 및 상기 어드레스 신호(ADD)를 포함하는 상기 입출력 신호(IO<0:7>)를 상기 입출력 버스(101)를 통해 상기 제 2 반도체 장치(120)로 전송할 수 있다. 상기 커맨드 어드레스 생성 회로(111)는 상기 선택 신호(LS), 상기 커맨드 신호(CMD) 및 상기 어드레스 신호(ADD)의 길이 및/또는 총 비트 수에 따라 적어도 하나의 사이클 동안 상기 입출력 신호(IO<0:7>)를 상기 제 2 반도체 장치(120)로 전송할 수 있다. 예를 들어, 상기 선택 신호(LS) 및 상기 커맨드 신호(CMD)는 하나의 사이클 동안 전송될 수 있고, 상기 어드레스 신호(ADD)는 복수의 사이클 동안 전송될 수 있다. 상기 제 2 반도체 장치(120)가 적어도 하나의 특정 동작을 수행할 수 있도록 상기 커맨드 어드레스 생성 회로(111)는 상기 선택 신호(LS), 상기 커맨드 신호(CMD) 및 상기 어드레스 신호(ADD)를 순차적으로 생성 및 전송할 수 있다. 예를 들어, 상기 리퀘스트(REQ)에 따라 상기 제 2 반도체 장치(120)가 데이터 입출력 동작을 수행하도록 지시하기 위해, 상기 커맨드 어드레스 생성 회로(111)는 상기 선택 신호(LS)를 포함하는 상기 입출력 신호(IO<0:7>)를 가장 먼저 전송하고, 상기 선택 신호(LS)가 전송된 후 상기 커맨드 신호(CMD)를 포함하는 상기 입출력 신호(IO<0:7>)를 전송하며, 상기 커맨드 신호(CMD)가 전송된 후 상기 어드레스 신호(ADD)를 포함하는 상기 입출력 신호(IO<0:7>)를 전송할 수 있다. 예를 들어, 상기 커맨드 어드레스 생성 회로(111)는 상기 제 2 반도체 장치(120)가 상기 데이터 출력 동작을 수행하는 것을 지시하기 위해 상기 선택 신호(LS), 상기 커맨드 신호(CMD), 상기 어드레스 신호(ADD) 및 상기 커맨드 신호(CMD)를 순차적으로 전송할 수 있다. 상기 커맨드 어드레스 생성 회로(111)는 상기 제 2 반도체 장치(120)가 데이터 입력 동작을 수행하는 것을 지시하기 위해 상기 선택 신호(LS), 상기 커맨드 신호(CMD) 및 상기 어드레스 신호(ADD)를 순차적으로 전송할 수 있다. 상기 데이터 출력 동작은 상기 제 2 반도체 장치(120)로부터 상기 제 1 반도체 장치(110)로 상기 데이터(DQ)가 전송되는 동작을 의미할 수 있고, 상기 데이터 입력 동작은 상기 제 1 반도체 장치(110)로부터 상기 제 2 반도체 장치(120)로 상기 데이터(DQ)가 전송되는 동작을 의미할 수 있다. 일 실시 예에서, 상기 데이터 출력 동작은 랜덤 데이터 출력 동작일 수 있다. 상기 랜덤 데이터 출력 동작은 상기 제 2 반도체 장치(120)의 페이지 리드 동작이 수행된 이후 컬럼 어드레스 신호를 변경하고 변경된 컬럼 어드레스 신호에 기초하여 상기 제 2 반도체 장치(120)에서 리드된 데이터를 상기 데이터(DQ)로서 상기 제 1 반도체 장치(110)로 전송하는 동작일 수 있다. 상기 데이터 입력 동작은 랜덤 데이터 입력 동작일 수 있다. 상기 랜덤 데이터 입력 동작은 상기 제 2 반도체 장치(120)의 페이지 프로그램 동작이 수행되기 전에 상기 페이지 프로그램 동작에 사용되기 위한 상기 데이터(DQ)를 상기 제 1 반도체 장치(110)로부터 상기 제 2 반도체 장치(120)로 전송하는 동작일 수 있다.
상기 데이터 입출력 회로(112)는 상기 입출력 버스(101)와 연결되고, 상기 입출력 버스(101)를 통해 상기 입출력 신호(IO<0:7>)를 전송 및 수신할 수 있다. 상기 데이터 출력 동작 중에, 상기 데이터 입출력 회로(112)는 상기 제 2 반도체 장치(120)로부터 전송된 상기 데이터(DQ)를 포함하는 상기 입출력 신호(IO<0:7>)를 수신하여 상기 내부 데이터(DATA)를 생성할 수 있다. 상기 데이터 입력 동작 중에, 상기 데이터 입출력 회로(112)는 상기 내부 데이터(DATA)로부터 상기 데이터(DQ)를 생성하고, 상기 데이터(DQ)를 포함하는 상기 입출력 신호(IO<0:7>)를 상기 제 2 반도체 장치(120)로 전송할 수 있다. 상기 데이터 입출력 회로(112)는 상기 데이터 출력 동작 중에 상기 커맨드 어드레스 생성 회로(111)에 의해 상기 선택 신호(LS), 상기 커맨드 신호(CMD) 및 상기 어드레스 신호(ADD)가 전송된 후, 상기 제 2 반도체 장치(120)로부터 상기 데이터(DQ)를 수신할 수 있다. 상기 데이터 입출력 회로(112)는 상기 데이터 입력 동작 중에 상기 커맨드 어드레스 생성 회로(111)에 의해 상기 선택 신호(LS), 상기 커맨드 신호(CMD) 및 상기 어드레스 신호(ADD)가 전송된 후, 상기 제 2 반도체 장치(120)로 상기 데이터(DQ)를 전송할 수 있다.
상기 제 2 반도체 장치(120)는 복수의 다이를 포함할 수 있다. 상기 복수의 다이는 각각 상기 제 1 반도체 장치(110)와 독립적으로 데이터 입출력 동작을 수행할 수 있다. 예를 들어, 상기 제 2 반도체 장치(120)는 적어도 제 1 다이(121) 및 제 2 다이(122)를 포함할 수 있다. 상기 제 1 다이(121) 및 제 2 다이(122)는 실질적으로 동일한 구성을 가질 수 있다. 상기 제 1 및 제 2 다이(121, 122)는 각각 메모리 셀 어레이를 포함할 수 있다. 상기 제 1 다이(121)의 메모리 셀 어레이는 복수의 플레인(PL1,??, PLk, k는 2이상의 정수)을 포함할 수 있다. 상기 복수의 플레인(PL1,??, PLk) 각각은 복수의 블록(B1,??, Bm, m은 2이상의 정수)을 포함할 수 있다. 하나의 블록은 한번에 소거될 수 있는 단위를 의미할 수 있다. 상기 복수의 블록(B1,??, Bm) 각각은 복수의 페이지(P1, P2,??, Pn, n은 3이상의 정수)를 포함할 수 있다. 상기 페이지는 한번에 프로그램되거나 리드될 수 있는 단위를 의미할 수 있다. 상기 복수의 블록(B1,??, Bm) 각각은 상기 복수의 페이지(P1, P2,??, Pn)와 복수의 스트링(도시하지 않음.)으로 구성되며, 상기 복수의 페이지(P1, P2,??, Pn)와 상기 복수의 스트링이 교차하는 지점에 복수의 메모리 셀이 연결될 수 있다. 상기 복수의 페이지(P1, P2,??, Pn) 중 특정 페이지와 상기 복수의 스트링 중 특정 스트링이 선택되면 선택된 페이지와 선택된 스트링 사이에 연결된 메모리 셀이 액세스될 수 있다. 상기 제 1 다이(121)와 마찬가지로, 상기 제 2 다이(122)의 메모리 셀 어레이는 복수의 플레인(PL1,??,PLk)을 포함하고, 상기 복수의 플레인(PL1,??, PLk) 각각은 복수의 블록(B1,??,Bm)을 포함할 수 있다. 상기 복수의 블록(B1,??, Bm) 각각은 복수의 페이지(P1, P2,??,Pn)를 포함할 수 있다. 상기 제 1 및 제 2 다이는 상기 복수의 스트링과 1대 1로 연결되는 복수의 페이지 버퍼(도시하지 않음.)를 포함할 수 있다. 상기 복수의 페이지 버퍼는 상기 스트링과 연결된 메모리 셀로 데이터를 프로그램하거나 상기 스트링과 연결된 메모리 셀에 저장된 데이터를 리드하는 동작을 수행할 수 있다. 상기 복수의 플레인(PL1,??,PLk)에 각각 구비되는 복수의 페이지 버퍼들은 독립적으로 활성화될 수 있다.
상기 선택 신호(LS)는 상기 제 2 반도체 장치(120)가 포함하는 복수의 다이 중 하나를 선택하는 정보를 포함할 수 있다. 예를 들어, 상기 제 1 다이(121)에 대한 상기 데이터 출력 동작 또는 상기 데이터 입력 동작을 수행시키기 위해, 상기 선택 신호(LS)는 상기 제 1 다이(121)를 선택하는 정보를 포함할 수 있다. 상기 제 2 다이(122)에 대한 상기 데이터 출력 동작 또는 상기 데이터 입력 동작을 수행시키기 위해, 상기 선택 신호(LS)는 상기 제 2 다이(122)를 선택하는 정보를 포함할 수 있다. 상기 선택 신호(LS)는 상기 복수의 다이 중 하나를 선택하는 정보와 선택된 다이의 복수의 플레인(PL1,??, PLk) 중 적어도 하나를 선택하는 정보를 포함할 수 있다. 예를 들어, 상기 제 1 다이(121)의 제 2 플레인(PL2)에 대한 상기 데이터 출력 동작 또는 상기 데이터 입력 동작을 수행시키기 위해, 상기 선택 신호(LS)는 상기 제 1 다이(121)와 상기 제 1 다이(121)의 제 2 플레인(PL2)을 선택하기 위한 정보를 포함할 수 있다. 상기 제 2 다이(122)의 제 1 플레인(PL1)에 대한 상기 데이터 출력 동작 또는 상기 데이터 입력 동작을 수행시키기 위해, 상기 선택 신호(LS)는 상기 제 2 다이(122)와 상기 제 2 다이(122)의 제 1 플레인(PL1)을 선택하기 위한 정보를 포함할 수 있다. 상기 제 1 및 제 2 다이(121, 122)는 상기 제 1 반도체 장치(110)로부터 전송된 상기 입출력 신호(IO<0:7>), 상기 커맨드 래치 인에이블 신호(CLE), 상기 어드레스 래치 인에이블 신호(ALE) 및 상기 라이트 인에이블 신호(WE#)를 처리하기 위한 내부 회로들을 더 포함할 수 있다. 상기 내부 회로들에 대해서는 후술하기로 한다.
도 2a는 데이터 출력 동작 중에 일반적인 반도체 시스템에서 전송되는 신호를 보여주는 타이밍도이다. 상기 일반적인 반도체 시스템에서 도 1의 상기 선택 신호(LS)는 사용되지 않을 수 있다. 도 2a를 참조하면, 상기 일반적인 반도체 시스템에서 제 1 반도체 장치는 제 2 반도체 장치가 데이터 출력 동작을 수행할 수 있도록 커맨드 신호(CMD1S, CMD1E), 어드레스 신호(ADD)를 순차적으로 제공할 수 있다. 상기 제 1 반도체 장치는 제 1 사이클(C1)에서 상기 데이터 출력 동작을 지시하는 커맨드 신호(CMD1S)를 상기 제 2 반도체 장치로 제공할 수 있다. 상기 제 1 사이클(C1)은 커맨드 사이클일 수 있다. 상기 제 1 사이클(C1) 중에 전송되는 상기 커맨드 신호(CMD1S)는 랜덤 데이터 출력 커맨드의 시작 커맨드 신호일 수 있다. 상기 커맨드 신호(CMD1S)가 제공된 후, 상기 제 1 반도체 장치는 제 2 내지 제 6 사이클(C2, C3, C4, C5, C6)에서 상기 어드레스 신호(ADD)를 상기 제 2 반도체 장치로 제공할 수 있다. 상기 제 2 내지 제 6 사이클(C2-C6)은 어드레스 사이클일 수 있다. 상기 제 1 반도체 장치는 상기 제 2 및 제 3 사이클(C2, C3)에서 상기 제 2 반도체 장치의 스트링을 선택하는 컬럼 어드레스 정보(COLUMN)를 포함하는 상기 어드레스 신호(ADD)를 전송하고, 상기 제 4 내지 제 6 사이클(C4-C6)에서 상기 제 2 반도체 장치의 다이와 플레인을 선택하는 로우 어드레스 정보(ROW)를 포함하는 상기 어드레스 신호(ADD)를 전송할 수 있다. 상기 어드레스 신호(ADD)가 제공된 후, 상기 제 1 반도체 장치는 상기 제 7 사이클(C7)에서 커맨드 신호(CMD1E)를 상기 제 2 반도체 장치로 제공할 수 있다. 상기 제 7 사이클(C7)은 커맨드 사이클일 수 있다. 상기 제 7 사이클(C7)에서 전송되는 상기 커맨드 신호(CMD1E)는 상기 랜덤 데이터 출력 커맨드의 종료 커맨드 신호일 수 있다. 상기 커맨드 신호(CMDE1)가 제공된 후, 상기 제 2 반도체 장치는 제 1 시간(t1) 동안 상기 어드레스 신호(ADD)에 기초하여 특정 다이와 특정 플레인을 선택하고, 데이터 출력 동작을 준비할 수 있다. 상기 제 1 시간(t1)은 JEDEC (Joint Electron Device Engineering Council) STANDARD에서 정의된 tWHR2 일 수 있다. 상기 제 1 시간(t1)은 상기 랜덤 데이터 출력 커맨드의 종료 커맨드 신호가 전송된 시점부터 특정 다이와 특정 플레인이 선택되고, 컬럼 어드레스 정보(COLUMN)를 포함하는 상기 어드레스 신호(ADD)에 기초하여 상기 선택된 플레인으로부터 데이터가 리드되며, 리드된 데이터로부터 입출력 신호를 생성하는 시점까지 소요되는 시간을 의미할 수 있다. 상기 커맨드 신호(CMD1E)가 전송되고 상기 제 1 시간(t1)이 경과되면, 상기 제 2 반도체 장치는 상기 데이터(DOUT)를 상기 입출력 신호(IO<0:7>)로서 상기 제 1 반도체 장치로 전송할 수 있다.
도 2b는 데이터 출력 동작 중에 본 발명의 실시 예에 따른 반도체 시스템(100)에서 전송되는 신호를 보여주는 타이밍도이다. 본 발명의 실시 예에 따른 반도체 시스템(100)은 커맨드 사이클 이전에 LUN (Logical Unit Number) 선택 사이클을 가질 수 있다. 도 1 및 도 2b를 참조하면, 상기 반도체 시스템(100)에서, 상기 제 1 반도체 장치(110)는 상기 제 2 반도체 장치(120)가 데이터 출력 동작을 수행할 수 있도록 상기 선택 신호(LS), 상기 커맨드 신호(CMD1S, CMD1E) 및 상기 어드레스 신호(ADD)를 순차적으로 제공할 수 있다. 상기 제 1 반도체 장치(110)는 제 1 사이클(C1)에서 상기 선택 신호(LS)를 상기 제 2 반도체 장치(120)로 전송할 수 있다. 상기 제 1 사이클(C1)은 LUN 선택 사이클일 수 있다. 상기 선택 신호(LS)는 후술되는 커맨드 사이클에서 전송되는 커맨드 신호(CMD1S, CMD1E)에 대응하는 데이터 출력 동작을 수행하는 다이 및/또는 플레인을 선택하는 정보를 포함할 수 있다. 상기 선택 신호(LS)는 상기 제 2 반도체 장치(120)의 특정 다이와 특정 플레인을 선택하는 로우 어드레스 정보를 포함할 수 있다. 상기 선택 신호(LS)가 제공된 후, 상기 제 1 반도체 장치(110)는 제 2 사이클(C2)에서 상기 데이터 출력 동작을 지시하는 커맨드 신호(CMD1S)를 상기 제 2 반도체 장치(120)로 제공할 수 있다. 상기 제 2 사이클(C2)은 상기 커맨드 사이클일 수 있다. 상기 제 2 사이클(C2) 중에 전송되는 상기 커맨드 신호(CMD1S)는 랜덤 데이터 출력 커맨드의 시작 커맨드 신호일 수 있다. 상기 커맨드 신호(CMD1S)가 제공된 후, 상기 제 1 반도체 장치(110)는 제 3 및 제 4 사이클(C3, C4)에서 상기 어드레스 신호(ADD)를 상기 제 2 반도체 장치(120)로 제공할 수 있다. 상기 제 3 및 제 4 사이클(C3, C4)은 어드레스 사이클일 수 있다. 상기 제 1 반도체 장치(110)는 상기 제 3 및 제 4 사이클(C3, C4)에서 상기 제 2 반도체 장치(120)의 스트링을 선택하는 컬럼 어드레스 정보(COLUMN)를 포함하는 상기 어드레스 신호(ADD)를 전송할 수 있다. 상기 제 2 반도체 장치(120)의 다이와 플레인을 선택하는 로우 어드레스 정보는 상기 제 1 사이클(C1)에서 상기 선택 신호(LS)로서 전송되었기 때문에, 상기 제 1 반도체 장치(110)는 상기 로우 어드레스 정보를 포함하는 상기 어드레스 신호(ADD)를 다시 전송하지 않을 수 있다. 상기 어드레스 신호(ADD)가 제공된 후, 상기 제 1 반도체 장치(110)는 상기 제 5 사이클(C5)에서 커맨드 신호(CMD1E)를 상기 제 2 반도체 장치(120)로 제공할 수 있다. 상기 제 5 사이클(C5)은 커맨드 사이클일 수 있다. 상기 제 5 사이클(C5)에서 전송되는 상기 커맨드 신호(CMD1E)는 상기 랜덤 데이터 출력 커맨드의 종료 커맨드 신호일 수 있다. 상기 커맨드 신호(CMD1E)가 제공된 후, 상기 제 2 반도체 장치(120)는 상기 제 1 시간(t1) 동안 상기 선택 신호(LS)에 기초하여 특정 다이와 특정 플레인을 선택하고, 상기 컬럼 어드레스 정보(COLUMN)를 포함하는 상기 어드레스 신호(ADD)에 기초하여 상기 특정 플레인으로부터 데이터를 리드하여 상기 데이터 출력 동작을 준비할 수 있다. 상기 커맨드 신호(CMD1E)가 전송되고 상기 제 1 시간(t1)이 경과되면, 상기 제 2 반도체 장치(120)는 상기 데이터(DOUT)를 상기 입출력 신호(IO<0:7>)로서 상기 제 1 반도체 장치(110)로 전송할 수 있다. 본 발명의 실시 예에 따른 반도체 시스템(100)은 상기 LUN 선택 사이클을 포함하므로 도 2a의 제 4 내지 제 6 사이클(C4-C6)을 대응하는 어드레스 사이클을 포함하지 않을 수 있다. 따라서, 상기 반도체 시스템(100)의 데이터 출력 동작을 위한 커맨드 오버헤드는 일반적인 반도체 시스템에 비해 3개의 어드레스 사이클에 대응하는 시간만큼 감소될 수 있다.
도 3a는 데이터 입력 동작 중에 일반적인 반도체 시스템에서 전송되는 신호를 보여주는 타이밍도이다. 도 3a를 참조하면, 상기 일반적인 반도체 시스템에서 제 1 반도체 장치는 제 2 반도체 장치가 데이터 입력 동작을 수행할 수 있도록 커맨드 신호(CMD2S), 어드레스 신호(ADD)를 순차적으로 제공할 수 있다. 상기 제 1 반도체 장치는 제 1 사이클(C1)에서 상기 데이터 입력 동작을 지시하는 커맨드 신호(CMD2S)를 상기 제 2 반도체 장치로 제공할 수 있다. 상기 제 1 사이클(C1)은 커맨드 사이클일 수 있다. 상기 제 1 사이클(C1) 중에 전송되는 상기 커맨드 신호(CMD2S)는 랜덤 데이터 입력 커맨드의 시작 커맨드 신호일 수 있다. 상기 커맨드 신호(CMD2S)가 제공된 후, 상기 제 1 반도체 장치는 제 2 내지 제 6 사이클(C2, C3, C4, C5, C6)에서 상기 어드레스 신호(ADD)를 상기 제 2 반도체 장치로 제공할 수 있다. 상기 제 2 내지 제 6 사이클(C2-C6)은 어드레스 사이클일 수 있다. 상기 제 1 반도체 장치는 상기 제 2 및 제 3 사이클(C2, C3)에서 상기 제 2 반도체 장치의 스트링을 선택하는 컬럼 어드레스 정보(COLUMN)를 포함하는 상기 어드레스 신호(ADD)를 전송하고, 상기 제 4 내지 제 6 사이클(C4-C6)에서 상기 제 2 반도체 장치의 다이와 플레인을 선택하는 로우 어드레스 정보(ROW)를 포함하는 상기 어드레스 신호(ADD)를 전송할 수 있다. 상기 어드레스 신호(ADD)가 제공된 후, 상기 제 2 반도체 장치(120)는 제 2 시간(t2) 동안 상기 어드레스 신호(ADD)에 기초하여 특정 다이와 특정 플레인을 선택하고, 데이터 입력 동작을 준비할 수 있다. 상기 제 2 시간(t2)은 JEDEC STANDARD 의 tADL 일 수 있다. 상기 제 2 시간(t2)은 상기 어드레스 신호(ADD)가 전송된 후 특정 다이와 특정 플레인이 선택되고, 선택된 플레인과 연결되는 복수의 페이지 버퍼의 래치 값을 초기화시킬 때까지 소요되는 시간을 의미할 수 있다. 상기 제 6 사이클(C6)에서 상기 어드레스 신호(ADD)를 전송하고 상기 제 2 시간(t2)이 경과되면, 상기 제 1 반도체 장치는 상기 데이터(DIN)를 상기 입출력 신호(IO<0:7>)로서 상기 제 2 반도체 장치로 전송할 수 있다.
도 3b는 데이터 출력 동작 중에 본 발명의 실시 예에 따른 반도체 시스템(100)에서 전송되는 신호를 보여주는 타이밍도이다. 도 1 및 도 3b를 참조하면, 상기 반도체 시스템(100)에서, 상기 제 1 반도체 장치(110)는 상기 제 2 반도체 장치(120)가 데이터 입력 동작을 수행할 수 있도록 상기 선택 신호(LS), 상기 커맨드 신호(CMD2S) 및 상기 어드레스 신호(ADD)를 순차적으로 제공할 수 있다. 상기 제 1 반도체 장치(110)는 제 1 사이클(C1)에서 상기 선택 신호(LS)를 상기 제 2 반도체 장치(120)로 전송할 수 있다. 상기 제 1 사이클(C1)은 LUN (Logical Unit Number) 선택 사이클일 수 있다. 상기 선택 신호(LS)는 후술되는 커맨드 사이클에서 전송되는 커맨드 신호(CMD2S)에 대응하는 데이터 입력 동작을 수행하는 다이 및/또는 플레인을 선택하는 정보를 포함할 수 있다. 상기 선택 신호(LS)는 상기 제 2 반도체 장치(120)의 특정 다이와 특정 플레인을 선택하는 로우 어드레스 정보를 포함할 수 있다. 상기 선택 신호(LS)가 제공된 후, 상기 제 1 반도체 장치(110)는 제 2 사이클(C2)에서 상기 데이터 입력 동작을 지시하는 커맨드 신호(CMD2S)를 상기 제 2 반도체 장치(120)로 제공할 수 있다. 상기 제 2 사이클(C2)은 상기 커맨드 사이클일 수 있다. 상기 제 2 사이클(C2) 중에 전송되는 상기 커맨드 신호(CMD2S)는 랜덤 데이터 입력 커맨드의 시작 커맨드 신호일 수 있다. 상기 커맨드 신호(CMD2S)가 제공된 후, 상기 제 1 반도체 장치(110)는 제 3 내지 제 7 사이클(C3, C4, C5, C6, C7)에서 상기 어드레스 신호(ADD)를 상기 제 2 반도체 장치(120)로 제공할 수 있다. 상기 제 3 내지 제 7 사이클(C3-C7)은 어드레스 사이클일 수 있다. 상기 제 3 및 제 4 사이클(C3, C4)에서 전송되는 상기 어드레스 신호(ADD)는 상기 컬럼 어드레스 정보(COLUMN)를 포함할 수 있고, 상기 제 5 내지 제 7 사이클(C5-C7)에서 전송되는 상기 어드레스 신호(ADD)는 상기 로우 어드레스 정보(ROW)를 포함할 수 있다. 상기 제 5 내지 제 7 사이클(C5-C7)에서 전송되는 상기 어드레스 신호(ADD)에 포함된 상기 로우 어드레스 정보(ROW)는 상기 선택 신호(LS)에 포함된 로우 어드레스 정보와 실질적으로 동일할 수 있고, 상기 제 5 내지 제 7 사이클(C5-C7)은 더미가 될 수 있다. 하지만, 상기 데이터 입력 동작에서, 상기 제 1 반도체 장치(110)는 상기 데이터(DIN)를 상기 제 2 반도체 장치(120)로 전송할 때까지 랜덤 데이터 입력 커맨드의 종료 커맨드 신호를 전송하지 않기 때문에, 상기 반도체 시스템(100)은 여전히 상기 제 5 내지 제 7 사이클(C5-C7)을 포함할 수 있다. 상기 제 1 반도체 장치(110)는 상기 제 2 반도체 장치(120)의 다이와 플레인을 선택하기 위한 상기 선택 신호(LS)를 상기 제 1 사이클(C1)에서 전송하였기 때문에, 상기 제 2 반도체 장치(120)는 상기 제 2 사이클(C2)에서 상기 커맨드 신호(CMD2S)를 수신한 시점부터 상기 제 2 시간(t2) 동안 상기 선택 신호(LS)에 기초하여 특정 다이와 특정 플레인을 선택하고, 데이터 입력 동작을 준비할 수 있다. 상기 커맨드 신호(CMD2S)를 전송하고 상기 제 2 시간(t2)이 경과되면, 상기 제 1 반도체 장치(110)는 상기 데이터(DIN)를 상기 입출력 신호로서 상기 제 2 반도체 장치(120)로 전송할 수 있다. 본 발명의 실시 예에 따른 반도체 시스템(100)은 LUN 선택 사이클을 구비하기 때문에, 상기 제 2 반도체 장치(120)는 상기 어드레스 사이클 이전부터 상기 데이터 입력 동작을 준비할 수 있고, 상기 반도체 시스템(100)의 상기 데이터 입력 동작을 위한 커맨드 오버헤드는 일반적인 반도체 시스템에 비해 5개의 어드레스 사이클에 대응하는 시간만큼 감소될 수 있다.
도 4는 본 발명의 실시 예에 따른 선택 신호(LS)의 구성을 보여주는 테이블이다. 도 1 및 도 4를 참조하면, 상기 제 1 반도체 장치(110)는 LUN 선택 사이클에서 상기 선택 신호(LS)를 상기 입출력 신호(IO<0:7>)로 전송할 수 있다. 상기 입출력 버스(101)가 8개의 직렬 신호 전송 라인을 포함할 때, 상기 선택 신호(LS)는 8비트를 포함할 수 있다. 상기 선택 신호(LS)의 제 1 내지 제 4 비트(<0>, <1>, <2>, <3>)는 상기 제 2 반도체 장치(120)의 복수의 다이 중 특정 다이를 선택하기 위한 다이 선택 정보(LUN<0:3>)로 사용될 수 있다. 상기 선택 신호(LS)의 제 1 내지 제 4 비트(<0:3>)를 사용하여 상기 제 1 반도체 장치(110)는 상기 제 2 반도체 장치(120)의 최대 16개의 다이 중 하나를 개별적으로 선택할 수 있다. 상기 선택 신호(LS)의 제 5 내지 제 8 비트(<4>, <5>, <6>, <7>)는 상기 제 2 반도체 장치(120)의 복수의 다이가 포함하는 복수의 플레인 중 특정 플레인을 선택하기 위한 플레인 선택 정보(Plane<0:3>)로 사용될 수 있다. 상기 선택 신호(LS)의 상기 제 5 내지 8 비트(<4:7>)를 사용하여 상기 제 1 반도체 장치(110)는 각각의 다이의 최대 16개의 플레인 중 적어도 하나를 개별적으로 선택할 수 있다.
도 5는 본 발명의 실시 예에 따른 반도체 시스템(400)의 구성을 보여주는 도면이다. 도 5를 참조하면, 상기 반도체 시스템(400)은 제 1 반도체 장치(410) 및 제 2 반도체 장치(420)를 포함할 수 있다. 상기 제 1 반도체 장치(410)는 커맨드 어드레스 생성 회로(411) 및 데이터 입출력 회로(412)를 포함할 수 있다. 상기 제 2 반도체 장치(420)는 복수의 다이를 포함할 수 있다. 예를 들어, 상기 제 2 반도체 장치(420)는 제 1 다이(421) 및 제 2 다이(422)를 포함할 수 있다. 상기 제 1 다이(421)는 메모리 셀 어레이를 포함하고, 상기 메모리 셀 어레이는 복수의 플레인(PL1,??,PLk, k는 2이상의 정수)을 포함할 수 있다. 상기 복수의 플레인(PL1,??PLk)은 각각 복수의 블록(B1,??,Bm, m은 2이상의 정수)을 포함하고, 상기 복수의 블록(B1,??,Bm)은 각각 복수의 페이지(P1, P2,??, Pn, n은 3이상의 정수)를 포함할 수 있다. 상기 제 1 다이(321)는 메모리 셀 어레이를 포함하고, 상기 메모리 셀 어레이는 복수의 플레인(PL1,??,PLk)을 포함할 수 있다. 상기 복수의 플레인(PL1,??, PLk)은 각각 복수의 블록(B1,??, Bm)을 포함하고, 상기 복수의 블록(B1,??, Bm)은 각각 복수의 페이지(P1, P2,??, Pn)를 포함할 수 있다. 상기 제 1 및 제 2 반도체 장치(410, 420)는 도 1에 도시된 상기 제 1 및 제 2 반도체 장치(110, 120)와 실질적으로 동일한 구성을 가질 수 있다. 동일한 구성 요소에 대한 중복되는 설명은 생략하기로 한다.
상기 제 1 반도체 장치(410)는 복수의 버스를 통해 상기 제 2 반도체 장치(420)와 연결될 수 있다. 상기 복수의 버스는 커맨드 어드레스 버스(401), 데이터 버스(402), 라이트 제어 버스(403) 및 데이터 스트로브 버스(404)를 포함할 수 있다. 상기 커맨드 어드레스 버스(401) 및 상기 라이트 제어 버스(403)는 상기 제 1 반도체 장치(410)로부터 상기 제 2 반도체 장치(420)로의 단방향 버스일 수 있다. 상기 데이터 버스(402) 및 상기 데이터 스트로브 버스(404)는 양방향 버스일 수 있다. 상기 제 1 반도체 장치(410)는 상기 커맨드 어드레스 버스(401)를 통해 상기 제 2 반도체 장치(420)와 연결되고, 상기 커맨드 어드레스 버스(401)를 통해 커맨드 어드레스 신호(CA)를 상기 제 2 반도체 장치(420)로 제공할 수 있다. 상기 커맨드 어드레스 신호(CA)는 커맨드 신호(CMD), 어드레스 신호(ADD) 및 선택 신호(LS)를 포함할 수 있다. 상기 커맨드 어드레스 생성 회로(411)는 상기 커맨드 어드레스 버스(401)와 연결되고, 사용자의 리퀘스트(REQ)에 따라 생성된 상기 커맨드 어드레스 신호(CA)를 상기 커맨드 어드레스 버스(401)를 통해 상기 제 2 반도체 장치(420)로 전송할 수 있다. 상기 제 1 반도체 장치(410)는 상기 데이터 버스(402)를 통해 상기 제 2 반도체 장치(420)와 연결되고, 상기 데이터 버스(402)를 통해 상기 제 2 반도체 장치(420)로 상기 데이터(DQ)를 제공하거나 상기 제 2 반도체 장치(420)로부터 상기 데이터(DQ)를 제공받을 수 있다. 도 1의 상기 반도체 시스템(100)에서는 상기 커맨드 신호(CMD), 상기 어드레스 신호(ADD), 상기 선택 신호(LS) 및 상기 데이터(DQ)가 모두 상기 입출력 버스(101)를 통해 전송되지만, 상기 반도체 시스템(400)에서는 상기 커맨드 신호(CMD), 상기 어드레스 신호(ADD) 및 상기 선택 신호(LS)가 전송되는 버스와 상기 데이터(DQ)가 전송되는 버스가 분리될 수 있다. 상기 제 1 반도체 장치(410)는 상기 라이트 제어 버스(403)를 통해 상기 제 2 반도체 장치(420)와 연결되고, 상기 라이트 제어 버스(403)를 통해 상기 제 2 반도체 장치(420)로 라이트 인에이블 신호(WE#)를 제공할 수 있다. 상기 제 1 반도체 장치(410)는 상기 데이터 스트로브 버스(404)를 통해 상기 제 2 반도체 장치(420)와 연결되고, 상기 데이터 스트로브 버스(404)를 통해 상기 제 2 반도체 장치(420)로 데이터 스트로브 신호(DQS)를 전송하거나 상기 제 2 반도체 장치로(420)부터 상기 데이터 스트로브 신호(DQS)를 수신할 수 있다. 상기 데이터 스트로브 신호(DQS)는 상기 데이터(DQ)와 동기되는 신호일 수 있고, 상기 데이터(DQ)가 전송되는 동안 토글하는 클럭 신호일 수 있다. 상기 제 1 반도체 장치(410)는 상기 제 2 반도체 장치(420)로 상기 데이터(DQ)를 제공할 때 상기 데이터(DQ)에 동기되는 상기 데이터 스트로브 신호(DQS)를 상기 제 2 반도체 장치(420)로 함께 제공할 수 있다. 상기 제 2 반도체 장치(420)는 상기 제 1 반도체 장치(410)로 상기 데이터(DQ)를 제공할 때 상기 데이터(DQ)에 동기되는 상기 데이터 스트로브 신호(DQS)를 상기 제 1 반도체 장치(410)로 함께 제공할 수 있다.
도 6a는 데이터 출력 동작 중에 일반적인 반도체 시스템에서 전송되는 신호를 보여주는 타이밍도이다. 도 6a를 참조하면, 상기 일반적인 반도체 시스템에서 제 1 반도체 장치는 제 2 반도체 장치가 데이터 출력 동작을 수행할 수 있도록 커맨드 신호(CMD1S, CMD1E), 어드레스 신호(ADD)를 순차적으로 제공할 수 있다. 상기 제 1 반도체 장치는 제 1 사이클(C1)에서 상기 데이터 출력 동작을 지시하는 커맨드 신호(CMD1S)를 상기 제 2 반도체 장치로 제공할 수 있다. 상기 제 1 사이클(C1)은 커맨드 사이클일 수 있다. 상기 제 1 사이클(C1) 중에 전송되는 상기 커맨드 신호(CMD1S)는 랜덤 데이터 출력 커맨드의 시작 커맨드 신호일 수 있다. 상기 커맨드 신호(CMD1S)가 제공된 후, 상기 제 1 반도체 장치는 제 2 내지 제 6 사이클(C2, C3, C4, C5, C6)에서 상기 어드레스 신호(ADD)를 상기 제 2 반도체 장치로 제공할 수 있다. 상기 제 2 내지 제 6 사이클(C2-C6)은 어드레스 사이클일 수 있다. 상기 제 1 반도체 장치는 상기 제 2 및 제 3 사이클(C2, C3)에서 상기 제 2 반도체 장치의 스트링을 선택하는 컬럼 어드레스 정보(COLUMN)를 포함하는 상기 어드레스 신호(ADD)를 전송하고, 상기 제 4 내지 제 6 사이클(C4-C6)에서 상기 제 2 반도체 장치의 다이와 플레인을 선택하는 로우 어드레스 정보(ROW)를 포함하는 상기 어드레스 신호(ADD)를 전송할 수 있다. 상기 어드레스 신호(ADD)가 제공된 후, 상기 제 1 반도체 장치는 상기 제 7 사이클(C7)에서 상기 커맨드 신호(CMD1E)를 상기 제 2 반도체 장치로 제공할 수 있다. 상기 제 7 사이클(C7)은 커맨드 사이클일 수 있다. 상기 제 7 사이클(C7)에서 전송되는 상기 커맨드 신호(CMD1E)는 상기 랜덤 데이터 출력 커맨드의 종료 커맨드 신호일 수 있다. 상기 제 1 내지 제 7 사이클(C1-C7) 중에, 상기 제 1 반도체 장치는 eh 8의 상기 커맨드 어드레스 버스(401)를 통해 상기 커맨드 신호(CMD1S, CMD1E) 및 상기 어드레스 신호(ADD)를 상기 제 2 반도체 장치로 전송할 수 있다. 상기 제 7 사이클(C7)에서 상기 커맨드 신호(CMD1E)가 제공된 후, 상기 제 2 반도체 장치는 제 1 시간(t1) 동안 상기 로우 어드레스 정보(ROW)를 포함하는 상기 어드레스 신호(ADD)에 기초하여 특정 다이와 특정 플레인을 선택하고, 상기 컬럼 어드레스 정보(COLUMN)를 포함하는 상기 어드레스 신호(ADD)에 기초하여 상기 선택된 플레인으로부터 데이터를 리드하여 데이터 출력 동작을 준비할 수 있다. 상기 제 1 시간(t1)은 JEDEC STANDARD 의 tWHR2 일 수 있다. 상기 커맨드 신호(CMD1S)가 전송되고 상기 제 1 시간(t1)이 경과되면, 상기 제 2 반도체 장치는 도 8의 상기 데이터 버스(402) 및 상기 데이터 스트로브 버스(404)를 통해 상기 데이터(DOUT) 및 상기 데이터(DOUT)와 동기되는 상기 데이터 스트로브 신호(DQS)를 상기 제 1 반도체 장치로 전송할 수 있다.
상기 제 2 반도체 장치가 상기 데이터(DOUT)를 상기 제 1 반도체 장치로 전송하기 이전 또는 전송할 때, 또 다른 데이터 출력 동작이 병렬적으로 수행될 수 있다. 예를 들어, 제 1 내지 제 7 사이클(C1-C7)에서 상기 제 1 반도체 장치가 상기 제 2 반도체 장치의 제 1 다이의 상기 데이터 출력 동작을 지시하였다면, 상기 제 1 다이로부터 상기 제 1 반도체 장치로 상기 데이터(DOUT)가 전송되기 이전 또는 전송될 때, 상기 제 1 반도체 장치는 상기 제 2 반도체 장치의 제 2 다이 또는 상기 제 2 다이의 데이터 출력 동작을 지시할 수 있다. 상기 제 1 반도체 장치는 제 8 사이클(C8)에서 상기 제 2 반도체 장치로 상기 랜덤 데이터 출력 커맨드의 시작 커맨드 신호에 대응하는 상기 커맨드 신호(CMD1S)를 전송하고, 제 9 내지 13 사이클(C9-C13)에서 상기 제 2 반도체 장치로 상기 어드레스 신호(ADD)를 전송하며, 제 14 사이클(C14)에서 상기 제 2 반도체 장치로 상기 랜덤 데이터 출력 커맨드의 종료 커맨드 신호에 대응하는 상기 커맨드 신호(CMD1E)를 전송할 수 있다. 상기 제 8 내지 제 14 사이클(C8-C14)은 상기 제 2 반도체 장치가 상기 제 1 반도체 장치로 상기 데이터(DOUT)를 전송하는 구간과 일부 또는 전부가 중첩될 수 있다. 일반적인 반도체 시스템에서, 상기 제 2 반도체 장치의 제 1 다이로부터 상기 데이터(DOUT)가 전송되기 이전 또는 전송될 때, 상기 제 2 다이로 상기 커맨드 신호(CMD1S, CMD1E) 및 상기 어드레스 신호(ADD)가 전송되면, 상기 제 8 및 제 9 사이클(C8, C9)에서 전송되는 상기 어드레스 신호(ADD)에 의해 상기 제 1 다이의 컬럼 어드레스 신호의 값이 변경될 수 있다. 따라서, 상기 제 1 및 제 2 다이의 데이터 출력 동작이 병렬적으로 수행될 때, 상기 제 1 및 제 2 다이는 첫 번째 데이터 출력 동작을 수행하는 다이의 컬럼 어드레스 신호가 두 번째 데이터 출력 동작을 수행하는 다이로 제공되는 어드레스 신호(ADD)에 의해 오염되지 않도록 복잡한 내부 회로를 구비해야만 한다.
도 6b는 데이터 출력 동작 중에 본 발명의 실시 예에 따른 반도체 시스템(400)에서 전송되는 신호를 보여주는 타이밍도이다. 본 발명의 실시 예에 따른 반도체 시스템(400)은 커맨드 사이클 이전에 LUN 선택 사이클을 가질 수 있다. 도 5 및 도 6b를 참조하면, 상기 반도체 시스템(400)에서, 상기 제 1 반도체 장치(410)는 상기 제 2 반도체 장치(420)가 데이터 출력 동작을 수행할 수 있도록 상기 선택 신호(LS1), 상기 커맨드 신호(CMD1S, CMD1E) 및 상기 어드레스 신호(ADD)를 순차적으로 제공할 수 있다. 제 1 사이클(C1)에서 상기 선택 신호(LS1)를 상기 제 2 반도체 장치(420)로 전송할 수 있다. 상기 제 1 사이클(C1)은 LUN (Logical Unit Number) 사이클일 수 있다. 상기 선택 신호(LS1)는 후술되는 커맨드 사이클에서 전송되는 커맨드 신호(CMD1S, CMD1E)에 대응하는 데이터 출력 동작을 수행하는 다이 및/또는 플레인을 선택하는 정보를 포함할 수 있다. 상기 선택 신호(LS1)는 상기 제 2 반도체 장치(420)의 특정 다이와 특정 플레인을 선택하는 로우 어드레스 정보를 포함할 수 있다. 예를 들어, 상기 선택 신호(LS1)는 상기 제 2 반도체 장치(420)의 제 1 다이의 특정 플레인을 선택하는 로우 어드레스 정보를 포함할 수 있다. 상기 선택 신호(LS1)가 제공된 후, 상기 제 1 반도체 장치(410)는 제 2 사이클(C2)에서 상기 데이터 출력 동작을 지시하는 커맨드 신호(CMD1S)를 상기 제 2 반도체 장치(420)로 제공할 수 있다. 상기 제 2 사이클(C2)은 상기 커맨드 사이클일 수 있다. 상기 제 2 사이클(C2) 중에 전송되는 상기 커맨드 신호(CMD1S)는 랜덤 데이터 출력 커맨드의 시작 커맨드 신호일 수 있다. 상기 커맨드 신호(CMD1S)가 제공된 후, 상기 제 1 반도체 장치(410)는 제 3 및 제 4 사이클(C3, C4)에서 상기 어드레스 신호(ADD)를 상기 제 2 반도체 장치(420)로 제공할 수 있다. 상기 제 3 및 제 4 사이클(C3, C4)은 어드레스 사이클일 수 있다. 상기 제 1 반도체 장치(410)는 상기 제 3 및 제 4 사이클(C3, C4)에서 상기 제 2 반도체 장치의 스트링을 선택하는 컬럼 어드레스 정보(COLUMN)를 포함하는 상기 어드레스 신호(ADD)를 전송할 수 있다. 상기 제 2 반도체 장치(420)의 다이와 플레인을 선택하는 로우 어드레스 정보는 상기 제 1 사이클(C1)에서 상기 선택 신호(LS1)로서 전송되었기 때문에, 상기 제 1 반도체 장치(410)는 도 9a의 제 4 내지 제 6 사이클(C4-C6)에서 전송되는 상기 어드레스 신호(ADD)에 대응하는 어드레스 신호(ADD)를 다시 전송하지 않을 수 있다. 상기 어드레스 신호(ADD)가 제공된 후, 상기 제 1 반도체 장치(410)는 상기 제 5 사이클(C5)에서 커맨드 신호(CMD1E)를 상기 제 2 반도체 장치(420)로 제공할 수 있다. 상기 제 5 사이클(C5)은 커맨드 사이클일 수 있다. 상기 제 5 사이클(C5)에서 전송되는 커맨드 신호(CMD1E)는 상기 랜덤 데이터 출력 커맨드의 종료 커맨드 신호일 수 있다. 상기 제 1 반도체 장치(410)는 상기 제 1 내지 제 5 사이클(C1-C5)에서 도 8의 상기 커맨드 어드레스 버스(401)를 통해 상기 선택 신호(LS), 상기 커맨드 신호(CMD1S, CMD1E) 및 상기 어드레스 신호(ADD)를 전송할 수 있다. 상기 커맨드 신호(CMD1E)가 제공된 후, 상기 제 2 반도체 장치(420)는 상기 제 1 시간(t1) 동안 상기 선택 신호(LS)에 기초하여 특정 다이와 특정 플레인을 선택하고, 상기 컬럼 어드레스 정보(COLUMN)를 포함하는 상기 어드레스 신호(ADD)에 기초하여 선택된 플레인으로부터 데이터를 리드하여 데이터 출력 동작을 준비할 수 있다. 상기 제 1 시간(t1)이 경과되면, 상기 제 2 반도체 장치(420)는 상기 데이터(DOUT)를 도 8의 상기 데이터 버스(402) 및 상기 데이터 스트로브 버스(404)를 통해 상기 데이터(DOUT) 및 상기 데이터(DOUT)와 동기되는 상기 데이터 스트로브 신호(DQS)를 상기 제 1 반도체 장치(410)로 전송할 수 있다. 본 발명의 실시 예에 따른 반도체 시스템(400)은 도 9a의 제 4 내지 제 6 사이클(C4-C6)에 대응하는 어드레스 사이클을 포함하지 않을 수 있기 때문에, 상기 반도체 시스템(400)의 데이터 출력 동작을 위한 커맨드 오버헤드는 일반적인 반도체 시스템에 비해 3개의 어드레스 사이클에 대응하는 시간만큼 감소될 수 있다.
상기 제 2 반도체 장치(420)가 상기 데이터(DOUT)를 상기 제 1 반도체 장치(410)로 전송하기 이전 또는 전송할 때, 또 다른 데이터 출력 동작이 병렬적으로 수행될 수 있다. 예를 들어, 제 1 내지 제 5 사이클(C1-C5)에서 상기 제 1 반도체 장치(410)가 상기 제 2 반도체 장치(420)의 제 1 다이(421)의 상기 데이터 출력 동작을 지시하였다면, 상기 제 1 다이로부터 상기 제 1 반도체 장치(410)로 상기 데이터(DOUT)가 전송되기 이전 또는 전송될 때, 상기 제 1 반도체 장치(410)는 상기 제 2 반도체 장치(420)의 상기 제 2 다이(422)의 데이터 출력 동작을 지시할 수 있다. 상기 제 1 반도체 장치(410)는 제 6 사이클(C6)에서 상기 제 2 반도체 장치(420)로 상기 선택 신호(LS2)를 전송할 수 있다. 예를 들어, 상기 선택 신호(LS2)는 상기 제 2 다이의 특정 플레인을 선택하는 로우 어드레스 정보를 포함할 수 있다. 상기 제 1 반도체 장치(410)는 제 7 사이클(C7)에서 제 2 반도체 장치(420)로 상기 랜덤 데이터 출력 커맨드의 시작 커맨드 신호에 대응하는 상기 커맨드 신호(CMD1S)를 전송하며, 제 8 및 제 9 사이클(C8, C9)에서 상기 제 2 반도체 장치(420)로 상기 어드레스 신호(ADD)를 전송하고, 제 10 사이클(C10)에서 상기 제 2 반도체 장치(420)로 상기 랜덤 데이터 출력 커맨드의 종료 커맨드 신호에 대응하는 상기 커맨드 신호(CMD1E)를 전송할 수 있다. 상기 제 6 내지 제 10 사이클(C6-C10)은 상기 제 2 반도체 장치(420)가 상기 제 1 반도체 장치(410)로 상기 데이터(DOUT)를 전송하는 구간과 일부 또는 전부가 중첩될 수 있다. 상기 선택 신호(LS1, LS2)에 기초하여 제 1 및 제 2 다이(421, 422)의 컬럼 어드레스 신호의 값을 독립적으로 변화시키는 경우, 상기 제 1 및 제 2 다이(421, 422)의 데이터 입력 동작이 병렬적으로 수행되더라도, 첫 번째 데이터 입력 동작을 수행하는 다이의 컬럼 어드레스 신호가 두 번째 데이터 입력 동작을 수행하는 다이로 제공되는 어드레스 신호에 의해 오염되지 않을 수 있으며, 상기 제 1 및 제 2 다이(421, 422)의 내부 회로의 설계가 간단 해질 수 있다.
도 7a는 데이터 입력 동작 중에 일반적인 반도체 시스템에서 전송되는 신호를 보여주는 타이밍도이다. 도 7a를 참조하면, 상기 일반적인 반도체 시스템에서 제 1 반도체 장치는 제 2 반도체 장치가 데이터 입력 동작을 수행할 수 있도록 커맨드 신호(CMD2S), 어드레스 신호(ADD)를 순차적으로 제공할 수 있다. 상기 제 1 반도체 장치는 제 1 사이클(C1)에서 상기 데이터 입력 동작을 지시하는 커맨드 신호(CMD2S)를 상기 제 2 반도체 장치로 제공할 수 있다. 상기 제 1 사이클(C1)은 커맨드 사이클일 수 있다. 상기 제 1 사이클(C1) 중에 전송되는 상기 커맨드 신호(CMD2S)는 랜덤 데이터 입력 커맨드의 시작 커맨드 신호일 수 있다. 상기 커맨드 신호(CMD2S)가 제공된 후, 상기 제 1 반도체 장치는 제 2 내지 제 6 사이클(C2-C6)에서 상기 어드레스 신호(ADD)를 상기 제 2 반도체 장치로 제공할 수 있다. 상기 제 2 내지 제 6 사이클(C2-C6)은 어드레스 사이클일 수 있다. 상기 제 1 반도체 장치는 상기 제 2 및 제 3 사이클(C2, C3)에서 상기 제 2 반도체 장치의 스트링을 선택하는 컬럼 어드레스 정보(COLUMN)를 포함하는 상기 어드레스 신호(ADD)를 전송하고, 상기 제 4 내지 제 6 사이클(C4-C6)에서 상기 제 2 반도체 장치의 다이와 플레인을 선택하는 로우 어드레스 정보(ROW)를 포함하는 상기 어드레스 신호(ADD)를 전송할 수 있다. 상기 제 1 내지 제 6 사이클(C1-C6)에서 상기 제 1 반도체 장치는 도 8의 상기 커맨드 어드레스 버스(CA)를 통해 상기 커맨드 신호(CMD2S) 및 상기 어드레스 신호(ADD)를 상기 제 2 반도체 장치로 전송할 수 있다. 상기 어드레스 신호(ADD)가 제공된 후, 상기 제 2 반도체 장치는 제 2 시간(t2) 동안 상기 어드레스 신호(ADD)에 기초하여 특정 다이와 특정 플레인을 선택하고, 데이터 입력 동작을 준비할 수 있다. 상기 제 2 시간(t2)은 JEDEC STANDARD 의 tADL 일 수 있다. 상기 제 2 시간(t2)이 경과되면, 상기 제 1 반도체 장치는 도 8의 상기 데이터 버스(402) 및 상기 데이터 스트로브 버스(404)를 통해 데이터(DIN) 및 상기 데이터(DIN)와 동기되는 데이터 스트로브 신호(DQS)를 상기 제 2 반도체 장치로 전송할 수 있다.
상기 제 1 반도체 장치가 상기 데이터(DIN)를 상기 제 2 반도체 장치로 전송하기 이전 또는 전송할 때, 또 다른 데이터 입력 동작이 병렬적으로 수행될 수 있다. 예를 들어, 제 1 내지 제 6 사이클(C1-C6)에서 상기 제 1 반도체 장치가 상기 제 2 반도체 장치의 제 1 다이의 상기 데이터 입력 동작을 지시하였다면, 상기 제 1 반도체 장치로부터 상기 제 1 다이로 상기 데이터(DIN)가 전송되기 이전 또는 전송될 때, 상기 제 1 반도체 장치는 상기 제 2 반도체 장치의 제 2 다이의 데이터 입력 동작을 지시할 수 있다. 상기 제 1 반도체 장치는 제 7 사이클(C7)에서 상기 제 2 반도체 장치로 상기 랜덤 데이터 출력 커맨드의 시작 커맨드 신호에 대응하는 상기 커맨드 신호(CMD2S)를 전송하고, 제 8 내지 12 사이클(C8, C9, C10, C11, C12)에서 상기 제 2 반도체 장치로 상기 컬럼 어드레스 정보(COLUMN) 및 상기 로우 어드레스 정보(ROW)를 포함하는 상기 어드레스 신호(ADD)를 전송할 수 있다. 상기 제 7 내지 제 12 사이클(C7-C12)은 상기 제 2 반도체 장치가 상기 제 1 반도체 장치로 상기 데이터(DIN)를 전송하는 구간과 일부 또는 전부가 중첩될 수 있다. 일반적인 반도체 시스템에서, 상기 데이터(DIN)가 상기 제 1 다이로 전송되기 이전 또는 전송될 때, 상기 제 2 다이로 상기 커맨드 신호(CMD2S) 및 상기 어드레스 신호(ADD)가 전송되면, 상기 제 8 및 제 9 사이클(C8, C9)에서 전송되는 상기 어드레스 신호(ADD)에 의해 상기 제 1 다이의 컬럼 어드레스 신호의 값이 변경될 수 있다. 따라서, 상기 제 1 및 제 2 다이의 데이터 입력 동작이 병렬적으로 수행될 때, 상기 제 1 및 제 2 다이는 첫 번째 데이터 입력 동작을 수행하는 다이의 컬럼 어드레스 신호가 두 번째 데이터 입력 동작을 수행하는 다이로 제공되는 어드레스 신호(ADD)에 의해 오염되지 않도록 복잡한 내부 회로를 구비해야만 한다.
도 7b는 데이터 출력 동작 중에 본 발명의 실시 예에 따른 반도체 시스템(400)에서 전송되는 신호를 보여주는 타이밍도이다. 도 5 및 도 7b를 참조하면, 상기 반도체 시스템(400)에서, 상기 제 1 반도체 장치(410)는 상기 제 2 반도체 장치(420)가 데이터 입력 동작을 수행할 수 있도록 상기 선택 신호(LS1), 상기 커맨드 신호(CMD2S) 및 상기 어드레스 신호(ADD)를 순차적으로 제공할 수 있다. 제 1 사이클(C1)에서 상기 선택 신호(LS1)를 상기 제 2 반도체 장치(420)로 전송할 수 있다. 상기 제 1 사이클(C1)은 LUN (Logical Unit Number) 선택 사이클일 수 있다. 상기 선택 신호(LS1)는 후술되는 커맨드 사이클에서 전송되는 커맨드 신호(CMD2)에 대응하는 데이터 입력 동작을 수행하는 다이 및/또는 플레인을 선택하는 정보를 포함할 수 있다. 상기 선택 신호(LS1)는 상기 제 2 반도체 장치(420)의 특정 다이와 특정 플레인을 선택하는 로우 어드레스 정보를 포함할 수 있다. 예를 들어, 상기 선택 신호(LS1)는 상기 제 2 반도체 장치(420)의 제 1 다이(421)의 특정 플레인을 선택하는 로우 어드레스 정보를 포함할 수 있다. 상기 선택 신호(LS1)가 제공된 후, 상기 제 1 반도체 장치(410)는 제 2 사이클(C2)에서 상기 데이터 입력 동작을 지시하는 상기 커맨드 신호(CMD2S)를 상기 제 2 반도체 장치로 제공할 수 있다. 상기 제 2 사이클(C2)은 상기 커맨드 사이클일 수 있다. 상기 제 2 사이클(C2) 중에 전송되는 상기 커맨드 신호(CMD2S)는 랜덤 데이터 입력 커맨드의 시작 커맨드 신호일 수 있다. 상기 커맨드 신호(CMD2S)가 제공된 후, 상기 제 1 반도체 장치(410)는 제 3 내지 제 7 사이클(C3, C4, C5, C6, C7)에서 상기 어드레스 신호(ADD)를 상기 제 2 반도체 장치(420)로 제공할 수 있다. 상기 제 3 내지 제 7 사이클(C3-C7)은 어드레스 사이클일 수 있다. 상기 제 1 반도체 장치(410)는 상기 제 2 반도체 장치(420)의 다이와 플레인을 선택하기 위한 상기 선택 신호를 상기 제 1 사이클(C1)에서 전송하였기 때문에, 상기 제 2 반도체 장치($20)는 상기 제 2 사이클(C2)에서 상기 커맨드 신호(CMD2S)를 수신한 시점부터 상기 제 2 시간(t2) 동안 상기 선택 신호(LS1)에 기초하여 특정 다이와 특정 플레인을 선택하고, 데이터 입력 동작을 준비할 수 있다. 상기 제 2 시간(t2)이 경과되면, 상기 제 1 반도체 장치(410)는 도 8의 상기 데이터 버스(402) 및 상기 데이터 스트로브 버스(404)를 통해 데이터(DIN) 및 상기 데이터(DIN)와 동기되는 데이터 스트로브 신호(DQS)를 상기 제 2 반도체 장치(420)로 전송할 수 있다. 본 발명의 실시 예에 따른 반도체 시스템(400)은 상기 어드레스 사이클 이전부터 상기 데이터 입력 동작을 준비할 수 있기 때문에, 상기 반도체 시스템(400)의 상기 데이터 입력 동작을 위한 커맨드 오버헤드는 일반적인 반도체 시스템에 비해 5개의 어드레스 사이클에 대응하는 시간만큼 감소될 수 있다.
상기 제 1 반도체 장치(410)가 상기 데이터(DIN)를 상기 제 2 반도체 장치(420)로 전송하기 이전 또는 전송할 때, 또 다른 데이터 입력 동작이 병렬적으로 수행될 수 있다. 예를 들어, 제 1 내지 제 7 사이클(C1-C7)에서 상기 제 1 반도체 장치(410)가 상기 제 2 반도체 장치(420)의 제 1 다이(421)의 상기 데이터 입력 동작을 지시하였다면, 상기 제 1 반도체 장치(410)로부터 상기 제 1 다이(421)로 상기 데이터(DIN)가 전송되기 이전 또는 전송될 때, 상기 제 1 반도체 장치(410)는 상기 제 2 반도체 장치(420)의 제 2 다이(422)의 데이터 입력 동작을 지시할 수 있다. 상기 제 1 반도체 장치(410)는 제 8 사이클(C8)에서 상기 제 2 반도체 장치(420)로 상기 선택 신호(LS2)를 전송할 수 있다. 예를 들어, 상기 선택 신호(LS2)는 상기 제 2 다이(422)의 특정 플레인을 선택하기 위한 로우 어드레스 정보를 포함할 수 있다. 상기 제 1 반도체 장치(410)는 상기 제 9 사이클(C9)에서 상기 제 2 반도체 장치(420)로 상기 랜덤 데이터 출력 커맨드의 시작 커맨드 신호에 대응하는 상기 커맨드 신호(CMD2S)를 전송하며, 제 10 내지 14 사이클(C10, C11, C12, C13, C14)에서 상기 제 2 반도체 장치(420)로 상기 어드레스 신호(ADD)를 전송할 수 있다. 상기 제 8 내지 제 14 사이클(C8-C14)은 상기 제 1 반도체 장치(410)가 상기 제 2 반도체 장치(420)로 상기 데이터(DIN)를 전송하는 구간과 일부 또는 전부가 중첩될 수 있다. 상기 선택 신호(LS1, LS2)에 기초하여 제 1 및 제 2 다이(421, 422)의 컬럼 어드레스 신호의 값을 독립적으로 변화시키는 경우, 상기 제 1 및 제 2 다이(421, 422)의 데이터 입력 동작이 병렬적으로 수행되더라도, 첫 번째 데이터 입력 동작을 수행하는 다이의 컬럼 어드레스 신호가 두 번째 데이터 입력 동작을 수행하는 다이로 제공되는 어드레스 신호에 의해 오염되지 않을 수 있으며, 제 1 및 제 2 다이(421, 422)의 내부 회로의 설계가 간단 해질 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (19)

  1. 커맨드 신호 및 어드레스 신호를 제공하고, 커맨드 사이클 동안 상기 커맨드 신호를 전송한 후 어드레스 사이클 동안 상기 어드레스 신호를 전송하며, 상기 커맨드 사이클 이전에 LUN (Logical Unit Number) 선택 사이클 동안 선택 신호를 전송하는 제 1 반도체 장치; 및
    제 1 다이 및 제 2 다이를 포함하고, 상기 제 1 및 제 2 다이는 각각 상기 선택 신호, 상기 커맨드 신호 및 상기 어드레스 신호에 기초하여 데이터 입출력 동작을 수행하는 제 2 반도체 장치를 포함하는 반도체 시스템.
  2. 제 1 항에 있어서,
    상기 선택 신호는 상기 커맨드 신호에 대응하는 동작을 수행하는 다이를 선택하는 정보를 포함하는 반도체 시스템.
  3. 제 1 항에 있어서,
    상기 선택 신호는 상기 제 1 및 제 2 다이 중 하나를 선택하는 정보를 포함하는 반도체 시스템.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 다이는 각각 복수의 블록을 포함하는 복수의 플레인을 구비하는 메모리 셀 어레이를 포함하고,
    상기 선택 신호는 상기 제 1 및 제 2 다이 중 하나를 선택하는 정보와, 선택된 다이의 복수의 플레인 중 적어도 하나를 선택하는 정보를 포함하는 반도체 시스템.
  5. 제 1 항에 있어서,
    상기 커맨드 신호가 상기 제 2 반도체 장치의 데이터 출력 동작을 지시할 때, 상기 제 1 반도체 장치는 상기 어드레스 사이클 동안 전송되는 상기 어드레스 신호는 컬럼 어드레스 정보만을 포함하는 반도체 시스템.
  6. 제 1 항에 있어서,
    상기 커맨드 신호가 상기 제 2 반도체 장치의 데이터 입력 동작을 지시할 때, 상기 제 1 반도체 장치는 상기 어드레스 사이클 동안 전송되는 상기 어드레스 신호는 컬럼 어드레스 정보 및 로우 어드레스 정보를 포함하는 반도체 시스템.
  7. 제 1 항에 있어서,
    상기 제 1 및 제 2 다이는 각각 복수의 블록을 포함하는 복수의 플레인을 구비하는 메모리 셀 어레이와 상기 복수의 플레인과 각각 연결되는 복수의 페이지 버퍼를 포함하고,
    상기 선택 신호에 기초하여 선택된 다이는 상기 복수의 플레인 중 적어도 하나와 연결된 복수의 페이지 버퍼를 활성화시키는 반도체 시스템.
  8. 제 7 항에 있어서,
    상기 커맨드 신호가 상기 제 2 반도체 장치의 데이터 출력 동작을 지시할 때, 상기 선택 신호에 기초하여 선택된 다이는 상기 어드레스 신호에 기초하여 상기 복수의 플레인 중 적어도 하나에 저장된 데이터를 리드하는 반도체 시스템.
  9. 제 7 항에 있어서,
    상기 커맨드 신호가 상기 제 2 반도체 장치의 데이터 입력 동작을 지시할 때, 상기 선택 신호에 기초하여 선택된 다이는 상기 복수의 플레인 중 적어도 하나와 연결되는 복수의 페이지 버퍼를 초기화시키는 반도체 시스템.
  10. 제 1 반도체 장치가 LUN (Logical Unit Number) 선택 사이클 동안 선택 신호를 전송하는 단계;
    상기 제 1 반도체 장치가 데이터 출력 동작을 지시하는 커맨드 신호를 전송하는 단계;
    상기 제 1 반도체 장치가 어드레스 신호를 전송하는 단계;
    상기 제 2 반도체 장치가 상기 선택 신호 및 상기 어드레스 신호에 기초하여 메모리 셀 어레이로부터 데이터를 리드하는 단계를 포함하는 반도체 시스템의 동작 방법.
  11. 제 10 항에 있어서,
    상기 제 2 반도체 장치는 제 1 다이 및 제 2 다이를 포함하고, 상기 선택 신호는 상기 제 1 및 제 2 다이 중 하나를 선택하는 정보를 포함하는 반도체 시스템의 동작 방법.
  12. 제 10 항에 있어서,
    상기 제 2 반도체 장치는 제 1 다이 및 제 2 다이를 포함하고, 상기 제 1 및 제 2 다이는 각각 복수의 블록을 포함하는 복수의 플레인을 구비하는 메모리 셀 어레이를 포함하며,
    상기 선택 신호는 상기 제 1 및 제 2 다이 중 하나를 선택하는 정보와 선택된 다이의 복수의 플레인 중 적어도 하나를 선택하는 정보를 포함하는 반도체 시스템의 동작 방법.
  13. 제 10 항에 있어서,
    상기 어드레스 신호는 컬럼 어드레스 정보만을 포함하는 반도체 시스템의 동작 방법.
  14. 제 10 항에 있어서,
    상기 데이터 출력 동작을 수행하는 단계 이후에, 상기 제 2 반도체 장치가 데이터를 상기 제 1 반도체 장치로 전송하는 단계를 더 포함하는 반도체 시스템의 동작 방법.
  15. 제 1 반도체 장치가 LUN (Logical Unit Number) 선택 사이클 동안 선택 신호를 전송하는 단계;
    상기 제 1 반도체 장치가 데이터 입력 커맨드 신호를 전송하는 단계;
    상기 제 2 반도체 장치가 상기 선택 신호에 기초하여 복수의 페이지 버퍼를 초기화시키는 단계; 및
    상기 제 1 반도체 장치가 어드레스 신호를 전송하는 단계를 포함하는 반도체 시스템의 동작 방법.
  16. 제 15 항에 있어서,
    상기 제 2 반도체 장치는 제 1 다이 및 제 2 다이를 포함하고, 상기 선택 신호는 상기 제 1 및 제 2 다이 중 하나를 선택하는 정보를 포함하는 반도체 시스템의 동작 방법.
  17. 제 15 항에 있어서,
    상기 제 2 반도체 장치는 제 1 다이 및 제 2 다이를 포함하고, 상기 제 1 및 제 2 다이는 각각 복수의 블록을 포함하는 복수의 플레인을 구비하는 메모리 셀 어레이를 포함하며,
    상기 선택 신호는 상기 제 1 및 제 2 다이 중 하나를 선택하는 정보와 선택된 다이의 복수의 플레인 중 적어도 하나를 선택하는 정보를 포함하는 반도체 시스템의 동작 방법.
  18. 제 15 항에 있어서,
    상기 어드레스 신호는 로우 어드레스 정보 및 컬럼 어드레스 정보를 포함하는 반도체 시스템의 동작 방법.
  19. 제 15 항에 있어서,
    상기 어드레스 신호를 전송하는 단계 이후에, 상기 제 1 반도체 장치가 데이터를 전송하는 단계를 더 포함하는 반도체 시스템의 동작 방법.
KR1020230031254A 2022-04-07 2023-03-09 Lun 선택 사이클을 갖는 반도체 장치 및 반도체 시스템, 반도체 시스템의 동작 방법 KR20230148431A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/297,375 US20230326517A1 (en) 2022-04-07 2023-04-07 Semiconductor apparatus and semiconductor system having lun selection cycle, and operating method of semiconductor system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263328521P 2022-04-07 2022-04-07
US63/328,521 2022-04-07

Publications (1)

Publication Number Publication Date
KR20230148431A true KR20230148431A (ko) 2023-10-24

Family

ID=88515233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230031254A KR20230148431A (ko) 2022-04-07 2023-03-09 Lun 선택 사이클을 갖는 반도체 장치 및 반도체 시스템, 반도체 시스템의 동작 방법

Country Status (1)

Country Link
KR (1) KR20230148431A (ko)

Similar Documents

Publication Publication Date Title
US11500770B2 (en) Memory device controlling including reading from a first memory and writing to a second memory based on timing and control signals
KR102149768B1 (ko) 불휘발성 메모리 시스템
KR20150007292A (ko) 설정 가능한 가상 페이지 크기를 갖는 브리징 장치
KR102466965B1 (ko) 반도체장치
KR102649213B1 (ko) 메모리 칩을 선택하는데 사용되는 인터페이스 칩 그리고 메모리 칩과 인터페이스 칩을 포함하는 스토리지 장치
US11763869B2 (en) Non-volatile memory device, controller and memory system
US9607667B1 (en) Memory device and electronic apparatus including the same
EP3846170A1 (en) Storage device and operating method thereof
CN114207720B (zh) 具有存储体分配的多端口非易失性存储器设备以及相关系统和方法
EP3958132A1 (en) System, device, and method for memory interface including reconfigurable channel
KR20200048272A (ko) 반도체장치
US20200293452A1 (en) Memory device and method including circular instruction memory queue
KR20220048303A (ko) 크레딧을 이용하는 호스트 장치와 스토리지 장치의 동작 방법
KR20230148431A (ko) Lun 선택 사이클을 갖는 반도체 장치 및 반도체 시스템, 반도체 시스템의 동작 방법
US20230326517A1 (en) Semiconductor apparatus and semiconductor system having lun selection cycle, and operating method of semiconductor system
US20190096459A1 (en) Memory devices for performing multiple write operations and operating methods thereof
US12008270B2 (en) System, device, and method for memory interface including reconfigurable channel
US20230244615A1 (en) Memory device, method for controlling memory device and memory system
US20230326498A1 (en) Semiconductor apparatus and semiconductor system having independent data input/output period, and operating method of the semiconductor system
US20230326495A1 (en) Semiconductor apparatus and semiconductor system having independent data input/output period, and operating method of the semiconductor system
US8971135B2 (en) Semiconductor memory device receiving data in response to data strobe signal, memory system including the same and operating method thereof
KR20230144470A (ko) 독립적인 데이터 입출력 구간을 갖는 반도체 장치 및 반도체 시스템, 반도체 시스템의 동작 방법
KR20090050851A (ko) 비휘발성 메모리를 이용한 멀티 인터리빙 구조