KR20230144699A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230144699A
KR20230144699A KR1020220043601A KR20220043601A KR20230144699A KR 20230144699 A KR20230144699 A KR 20230144699A KR 1020220043601 A KR1020220043601 A KR 1020220043601A KR 20220043601 A KR20220043601 A KR 20220043601A KR 20230144699 A KR20230144699 A KR 20230144699A
Authority
KR
South Korea
Prior art keywords
area
layer
wiring
display device
wire
Prior art date
Application number
KR1020220043601A
Other languages
English (en)
Inventor
서일훈
윤주선
전우식
정윤모
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220043601A priority Critical patent/KR20230144699A/ko
Priority to CN202310265992.XA priority patent/CN116896944A/zh
Priority to US18/296,555 priority patent/US11974477B2/en
Publication of KR20230144699A publication Critical patent/KR20230144699A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시는 표시 장치에 관한 것으로, 일 실시예에 의한 표시 장치는 서로 마주보고, 표시 영역 및 주변 영역을 포함하는 표시 패널과 색 변환 패널, 및 상기 표시 패널과 상기 색 변환 패널 사이에 위치하는 밀봉 부재를 포함하고, 상기 주변 영역은 구동 회로 영역, 구동 배선 영역, 및 밀봉 영역을 포함하고, 상기 표시 패널은 제1 기판, 상기 표시 영역에서 상기 제1 기판 위에 위치하는 복수의 발광 소자, 상기 구동 회로 영역에서 상기 제1 기판 위에 위치하고, 상기 발광 소자를 구동하기 위한 신호를 공급하는 게이트 구동부, 상기 구동 배선 영역에서 상기 제1 기판 위에 위치하고, 상기 게이트 구동부에 클럭 신호를 전달하는 복수의 배선, 및 상기 구동 배선 영역에서 상기 제1 기판 위에 위치하는 유기 구조물을 포함하고, 상기 복수의 배선은 스캔 클럭 신호를 전달하는 스캔 클럭 배선, 및 센싱 클럭 신호를 전달하는 센싱 클럭 배선을 포함하고, 상기 스캔 클럭 배선 및 상기 센싱 클럭 배선은 상기 유기 구조물과 중첩하지 않는다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
표시 장치는 화면을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode, OLED) 등이 있다. 이러한 표시 장치는 휴대 전화, 네비게이션, 디지털 사진기, 전자 북, 휴대용 게임기, 또는 각종 단말기 등과 같이 다양한 전자 기기들에 사용되고 있다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성한다. 여기자가 여기 상태(exited state)로부터 기저 상태(ground state)로 변하면서 에너지를 방출하여 발광한다.
최근에는 광손실을 줄이고, 높은 색재현율을 가지는 표시 장치를 구현하기 위해 색 변환 패널을 더 포함하는 표시 장치가 제안되고 있다. 색 변환 패널은 양자점 등과 같은 반도체 나노 결정을 포함할 수 있으며, 입사되는 광을 서로 다른 색으로 변환할 수 있다.
이러한 색 변환 패널을 발광 소자가 형성되어 있는 유기 발광 패널과 합착할 수 있다. 이때, 색 변환 패널과 유기 발광 패널은 이들 사이에 위치하는 밀봉 부재에 의해 밀봉될 수 있다. 고온, 고습의 환경에서 수분이나 불순물이 밀봉 부재를 통과하여 표시 장치의 내부로 유입될 경우 배선의 커패시턴스가 증가할 수 있으며, 신호 지연, 휘도 차이, 줄무늬 시인 등의 문제점이 발생할 수 있다.
실시예들은 표시 장치의 내부로 유입되는 투습 성분에 의해 각 배선에 인가되는 신호가 왜곡되는 것을 방지할 수 있는 표시 장치를 제공하기 위한 것이다.
일 실시예에 의한 표시 장치는 서로 마주보고, 표시 영역 및 주변 영역을 포함하는 표시 패널과 색 변환 패널, 및 상기 표시 패널과 상기 색 변환 패널 사이에 위치하는 밀봉 부재를 포함하고, 상기 주변 영역은 구동 회로 영역, 구동 배선 영역, 및 밀봉 영역을 포함하고, 상기 표시 패널은 제1 기판, 상기 표시 영역에서 상기 제1 기판 위에 위치하는 복수의 발광 소자, 상기 구동 회로 영역에서 상기 제1 기판 위에 위치하고, 상기 발광 소자를 구동하기 위한 신호를 공급하는 게이트 구동부, 상기 구동 배선 영역에서 상기 제1 기판 위에 위치하고, 상기 게이트 구동부에 클럭 신호를 전달하는 복수의 배선, 및 상기 구동 배선 영역에서 상기 제1 기판 위에 위치하는 유기 구조물을 포함하고, 상기 복수의 배선은 스캔 클럭 신호를 전달하는 스캔 클럭 배선, 및 센싱 클럭 신호를 전달하는 센싱 클럭 배선을 포함하고, 상기 스캔 클럭 배선 및 상기 센싱 클럭 배선은 상기 유기 구조물과 중첩하지 않는다.
상기 복수의 배선은 캐리 클럭 신호를 전달하는 캐리 클럭 배선, 및 글로벌 클럭 신호를 전달하는 글로벌 클럭 배선을 더 포함하고, 상기 캐리 클럭 배선 및 상기 글로벌 클럭 배선은 상기 유기 구조물과 중첩할 수 있다.
상기 구동 회로 영역은 상기 표시 영역과 인접하도록 위치하고, 상기 밀봉 영역은 상기 표시 장치의 가장자리와 인접하도록 위치하고, 상기 구동 배선 영역은 상기 구동 회로 영역과 상기 밀봉 영역 사이에 위치할 수 있다.
일 실시예에 의한 표시 장치는 상기 복수의 발광 소자 및 상기 유기 구조물 위에 위치하는 봉지층을 더 포함하고, 상기 구동 배선 영역은 제1 영역, 제2 영역, 제3 영역, 및 제4 영역을 포함하고, 상기 봉지층은 상기 표시 영역 및 상기 구동 회로 영역, 상기 구동 배선 영역의 제3 영역 및 제4 영역에 위치하고, 상기 유기 구조물은 상기 구동 배선 영역의 제2 영역 및 제4 영역에 위치할 수 있다.
상기 유기 구조물은 상기 제2 영역에 위치하는 지지대, 및 상기 제4 영역에 위치하는 댐을 포함할 수 있다.
상기 유기 구조물은 상기 구동 배선 영역의 제1 영역 및 제3 영역에는 위치하지 않을 수 있다.
상기 제1 영역 및 상기 제3 영역에 상기 스캔 클럭 배선 및 상기 센싱 클럭 배선 중 적어도 어느 하나가 위치할 수 있다.
상기 제2 영역 및 상기 제4 영역에 상기 캐리 클럭 배선 및 상기 글로벌 클럭 배선 중 적어도 어느 하나가 위치할 수 있다.
상기 제1 영역에 상기 센싱 클럭 배선이 위치하고, 상기 제2 영역에 상기 글로벌 클럭 배선이 위치하고, 상기 제3 영역에 상기 스캔 클럭 배선이 위치하고, 상기 제4 영역에 상기 캐리 클럭 배선이 위치할 수 있다.
상기 제1 영역에 상기 스캔 클럭 배선이 위치하고, 상기 제2 영역에 상기 글로벌 클럭 배선이 위치하고, 상기 제3 영역에 상기 센싱 클럭 배선이 위치하고, 상기 제4 영역에 상기 캐리 클럭 배선이 위치할 수 있다.
상기 제1 영역에 상기 센싱 클럭 배선이 위치하고, 상기 제2 영역에 상기 캐리 클럭 배선이 위치하고, 상기 제3 영역에 상기 스캔 클럭 배선이 위치하고, 상기 제4 영역에 상기 글로벌 클럭 배선이 위치할 수 있다.
상기 제1 영역에 상기 스캔 클럭 배선이 위치하고, 상기 제2 영역에 상기 캐리 클럭 배선이 위치하고, 상기 제3 영역에 상기 센싱 클럭 배선이 위치하고, 상기 제4 영역에 상기 글로벌 클럭 배선이 위치할 수 있다.
상기 봉지층은 상기 구동 배선 영역의 제2 영역에 부분적으로 위치할 수 있다.
상기 봉지층은 순차적으로 적층되어 있는 제1 무기 봉지층, 유기 봉지층, 및 제2 무기 봉지층을 포함하고, 상기 제3 영역에는 상기 유기 봉지층이 위치하고, 상기 제3 영역에서 상기 제2 무기 봉지층은 상기 제1 무기 봉지층 바로 위에 위치할 수 있다.
상기 밀봉 부재는 상기 밀봉 영역에 위치하고, 일 실시예에 의한 표시 장치는 상기 밀봉 부재와 중첩하도록 상기 밀봉 영역에서 상기 표시 패널과 상기 색 변환 패널 사이에 위치하는 더미 스페이서를 더 포함할 수 있다.
상기 색 변환 패널은 제2 기판, 상기 제2 기판의 일 측면 위에 위치하는 제1 색 필터, 제2 색 필터, 및 제3 색 필터, 상기 제1 색 필터와 중첩하는 제1 색 변환층, 상기 제2 색 필터와 중첩하는 제2 색 변환층, 상기 제3 색 필터와 중첩하는 투과층, 상기 제1 색 변환층, 상기 제2 색 변환층, 및 상기 투과층 중 적어도 어느 둘 사이에 위치하는 격벽, 및 상기 격벽 위에 위치하는 스페이서를 포함하고, 상기 더미 스페이서는 상기 스페이서와 동일한 층에 위치할 수 있다.
일 실시예에 의한 표시 장치는 상기 표시 영역에서 상기 제1 기판 위에 위치하고, 상기 발광 소자에 연결되어 있는 트랜지스터를 더 포함하고, 상기 복수의 배선 중 적어도 일부는 상기 트랜지스터의 적어도 일부와 동일한 층에 위치할 수 있다.
상기 복수의 배선 각각은 서로 연결되어 있는 하부 배선 및 상부 배선을 포함하고, 상기 하부 배선과 상기 상부 배선 사이에는 절연층이 위치할 수 있다.
상기 트랜지스터는 산화물 반도체, 상기 산화물 반도체와 중첩하는 게이트 전극, 및 상기 산화물 반도체와 연결되어 있는 제1 전극 및 제2 전극을 포함하고, 상기 상부 배선은 상기 제1 전극 및 상기 제2 전극과 동일한 층에 위치할 수 있다.
일 실시예에 의한 표시 장치는 상기 제1 기판과 상기 산화물 반도체 사이에 위치하는 광차단층을 더 포함하고, 상기 하부 배선은 상기 광차단층과 동일한 층에 위치할 수 있다.
실시예들에 따르면, 표시 장치의 내부로 유입되는 투습 성분에 의해 각 배선에 인가되는 신호가 왜곡되는 것을 방지할 수 있다.
도 1은 일 실시예에 의한 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 의한 표시 장치의 일부 영역의 개략적인 단면도이다.
도 3은 일 실시예에 의한 표시 장치의 일부 영역을 나타낸 단면도이다.
도 4는 일 실시예에 의한 표시 장치의 일부 영역의 개략적인 평면도이다.
도 5는 일 실시예에 의한 표시 장치의 일부 영역을 나타낸 단면도이다.
도 6은 일 실시예에 의한 표시 장치의 한 화소의 회로도이다.
도 7은 일 실시예에 의한 표시 장치의 일부 영역의 개략적인 평면도이다.
도 8은 일 실시예에 의한 표시 장치의 일부 영역을 나타낸 단면도이다.
도 9는 일 실시예에 의한 표시 장치의 일부 영역의 개략적인 평면도이다.
도 10은 일 실시예에 의한 표시 장치의 일부 영역을 나타낸 단면도이다.
도 11은 일 실시예에 의한 표시 장치의 일부 영역의 개략적인 평면도이다.
도 12는 일 실시예에 의한 표시 장치의 일부 영역을 나타낸 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서 도 1 내지 도 5를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일 실시예에 의한 표시 장치의 개략적인 평면도이고, 도 2는 일 실시예에 의한 표시 장치의 일부 영역의 개략적인 단면도이며, 도 3은 일 실시예에 의한 표시 장치의 일부 영역을 나타낸 단면도이다. 도 4는 일 실시예에 의한 표시 장치의 일부 영역의 개략적인 평면도이고, 도 5는 일 실시예에 의한 표시 장치의 일부 영역을 나타낸 단면도이다. 도 2 및 도 3은 일 실시예에 의한 표시 장치의 표시 영역을 주로 나타내고, 도 4 및 도 5는 일 실시예에 의한 표시 장치의 주변 영역을 주로 나타낸다.
도 1에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 표시 영역(DA) 및 주변 영역(PA)을 포함할 수 있다.
표시 영역(DA)에는 복수의 화소(PX)가 위치할 수 있다. 복수의 화소(PX)는 행렬로 배치될 수 있으며, 영상 신호를 입력 받아 이에 따라 영상을 표시할 수 있다. 이때, 복수의 화소(PX)의 배치 형태는 다양하게 변경될 수 있다. 도시는 생략하였으나 일 실시예에 의한 표시 장치는 복수의 신호선을 더 포함할 수 있다. 신호선은 복수의 스캔선, 복수의 센싱선, 복수의 데이터선, 복수의 구동 전압선 등으로 이루어질 수 있다. 이러한 신호선은 각각 스캔 신호, 센싱 신호, 데이터 신호, 구동 전압 등을 전달할 수 있다. 복수의 신호선은 제1 방향(DR1) 또는 제2 방향(DR2)으로 서로 교차하도록 위치할 수 있다. 이때, 제1 방향(DR1)은 행 방향일 수 있고, 제2 방향(DR2)은 열 방향일 수 있다. 또한, 각 화소(PX)는 복수의 신호선에 연결되어 있는 복수의 트랜지스터, 커패시터, 그리고 적어도 하나의 발광 다이오드(light emitting diode)를 포함할 수 있다. 즉, 일 실시예에 의한 표시 장치는 유기 발광 표시 장치로 이루어질 수 있다. 다만, 표시 장치의 종류는 이에 한정되지 않으며, 다양한 종류의 표시 장치로 이루어질 수 있다. 예를 들면, 표시 장치는 액정 표시 장치, 전기 영동 표시 장치, 전기 습윤 표시 장치 등으로 이루어질 수도 있다. 또한, 표시 장치는 마이크로 발광 다이오드(Micro LED) 표시 장치, 양자점 발광 다이오드(QLED) 표시 장치, 양자점 유기 발광 다이오드(QD-OLED) 표시 장치 등의 차세대 표시 장치로 이루어질 수도 있다.
주변 영역(PA)에는 복수의 신호선에 전압을 공급하기 위한 회로부가 위치할 수 있다. 예를 들면, 스캔선에 스캔 신호를 공급하고, 센싱선에 센싱 신호를 공급하기 위한 게이트 구동부가 위치할 수 있다. 또한, 이러한 게이트 구동부에 클럭 신호를 인가하기 위한 복수의 배선이 위치할 수 있다. 복수의 배선은 스캔 클럭 배선, 센싱 클럭 배선, 캐리 클럭 배선, 글로벌 클럭 배선 등을 포함할 수 있다. 게이트 구동부는 일 실시예에 의한 표시 장치의 일측 가장자리 또는 양측 가장자리에 위치할 수 있다. 게이트 구동부에 연결되어 있는 복수의 배선도 일 실시예에 의한 표시 장치의 일측 가장자리 또는 양측 가장자리에 위치할 수 있다. 이때, 게이트 구동부는 복수의 배선 중 적어도 일부와 표시 영역(DA) 사이에 위치할 수 있다. 즉, 복수의 배선 중 적어도 일부는 게이트 구동부보다 표시 영역(DA)으로부터 더 멀리 떨어져 있을 수 있다.
도 2에 도시된 바와 같이, 일 실시예에 따른 표시 장치는 서로 중첩하는 표시 패널(1000) 및 색 변환 패널(2000)을 포함한다.
표시 패널(1000)은 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)를 포함할 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)가 하나씩 도시되어 있으나, 실제로 표시 패널(1000)은 복수의 제1 화소(PX1), 복수의 제2 화소(PX2) 및 복수의 제3 화소(PX3)를 포함할 수 있다. 각각의 제1 화소(PX1), 제2 화소(PX2), 제3 화소(PX3)마다 발광 소자(ED)가 위치할 수 있다. 즉, 표시 패널(1000)은 복수의 발광 소자(ED)를 포함할 수 있다. 각 발광 소자(ED)는 발광할 수 있으며, 표시 패널(1000)은 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 발광 소자(ED)로부터 나오는 광을 조절하여 화면을 표시할 수 있다. 발광 소자(ED)는 유기 발광 소자로 이루어질 수 있으며, 표시 패널(1000)은 유기 발광 표시 패널로 이루어질 수 있다. 다만, 표시 패널(1000)의 종류는 이에 한정되지 않으며, 다양한 종류의 패널로 이루어질 수 있다. 표시 패널(1000)은 플랫한 리지드 표시 패널로 이루어질 수도 있고, 유연하게 구부러질 수 있는 플렉서블 표시 패널로 이루어질 수도 있다.
색 변환 패널(2000)은 표시 패널(1000)과 마주보도록 배치될 수 있다. 색 변환 패널(2000)은 제1 색 변환층(520a), 제2 색 변환층(520b) 및 투과층(520c)을 포함할 수 있다. 제1 색 변환층(520a)은 제1 화소(PX1)에 위치하는 발광 소자(ED)와 중첩할 수 있다. 제1 화소(PX1)의 발광 소자(ED)로부터 나오는 광은 제1 색 변환층(520a)을 통과하여 제1 파장의 광을 방출할 수 있다. 제2 색 변환층(520b)은 제2 화소(PX2)에 위치하는 발광 소자(ED)와 중첩할 수 있다. 제2 화소(PX2)의 발광 소자(ED)로부터 나오는 광은 제2 색 변환층(520b)을 통과하여 제2 파장의 광을 방출할 수 있다. 투과층(520c)은 제3 화소(PX3)에 위치하는 발광 소자(ED)와 중첩할 수 있다. 제3 화소(PX3)의 발광 소자(ED)로부터 나오는 광은 투과층(520c)을 통과하여 제3 파장의 광을 방출할 수 있다. 예를 들면, 제1 파장의 광은 적색 광일 수 있고, 제2 파장의 광은 녹색 광일 수 있으며, 제3 파장의 광은 청색 광일 수 있다. 즉, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)는 각각 적색 화소, 녹색 화소 및 청색 화소일 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)가 표시하는 색은 다양하게 변경될 수 있다. 또한, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 외에도 다른 색을 표시하는 화소를 추가로 더 포함할 수도 있다.
도 3에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 서로 중첩하는 표시 패널(1000)과 색 변환 패널(2000)을 포함한다. 표시 패널(1000)과 색 변환 패널(2000) 사이에는 충진층(290)이 위치할 수 있다.
먼저, 일 실시예에 의한 표시 장치의 표시 영역(DA)에서의 표시 패널(1000)의 적층 구조에 대해 설명한다.
표시 패널(1000)은 제1 기판(110), 제1 기판(110)의 일측면 위에 위치하는 트랜지스터(TFT), 트랜지스터(TFT)에 연결되어 있는 발광 소자(ED)를 포함한다. 트랜지스터(TFT)는 반도체(131), 게이트 전극(124), 제1 전극(173) 및 제2 전극(175)을 포함할 수 있다. 발광 소자(ED)는 화소 전극(191), 발광층(370), 공통 전극(270)을 포함할 수 있다. 트랜지스터(TFT) 및 발광 소자(ED)는 색 변환 패널(2000)의 제2 기판(210)과 마주보는 표시 패널(1000)의 제1 기판(110)의 일측면 위에 위치할 수 있다.
제1 기판(110)은 유리 등과 같이 리지드(rigid)한 특성을 가지는 물질 또는 플라스틱, 폴리이미드(Polyimid) 등과 같이 휘어질 수 있는 물질을 포함할 수 있다. 제1 기판(110)은 플렉서블(flexible)하거나, 스트렛쳐블(stretchable)하거나, 폴더블(foldable)하거나, 벤더블(bendable)하거나, 롤러블(rollable)할 수 있다.
제1 기판(110) 위에는 광차단층(177)이 더 위치할 수 있다. 광차단층(177)은 반도체(131)로 입사되는 광을 차단하는 역할을 할 수 있다. 광차단층(177)은 반도체(131)와 중첩할 수 있으며, 반도체(131)보다 넓은 폭을 가질 수 있다.
광차단층(177) 위에는 버퍼층(120)이 위치할 수 있다. 버퍼층(120)은 제1 기판(110)의 표면을 평탄하게 하고, 반도체(131)로 불순물이 침투하는 것을 차단하는 역할을 할 수 있다. 버퍼층(120)은 무기 물질을 포함할 수 있으며, 일례로 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다. 버퍼층(120)은 상기 물질의 단일층 또는 다층 구조일 수 있다.
버퍼층(120) 위에는 반도체(131)가 위치할 수 있다. 반도체(131)는 비정질 실리콘, 다결정 실리콘 및 산화물 반도체 중 어느 하나를 포함할 수 있다. 일례로, 반도체(131)는 저온폴리실리콘(LTPS)을 포함하거나 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 및 이들의 혼합물 중 적어도 하나를 포함하는 산화물 반도체 물질을 포함할 수 있다. 일례로, 반도체(131)는 IGZO(Indium-Gallium-Zinc Oxide)를 포함할 수 있다. 반도체(131)는 불순물 도핑 여부에 따라 구분되는 채널 영역, 제1 영역 및 제2 영역을 포함할 수 있다. 제1 영역 및 제2 영역은 도전체에 상응하는 도전 특성을 가질 수 있다.
반도체(131) 위에는 게이트 절연막(140)이 위치할 수 있다. 게이트 절연막(140)은 반도체(131)를 덮을 수 있다. 이때, 게이트 절연막(140)은 반도체(131)의 채널과 중첩할 수 있고, 반도체(131)의 제1 영역 및 제2 영역과는 중첩하지 않을 수 있다. 다만, 이에 한정되는 것은 아니며, 경우에 따라 게이트 절연막(140)은 반도체(131)의 전체와 중첩할 수 있으며, 기판(110) 위에 전체적으로 형성될 수 있다. 게이트 절연막(140)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다. 게이트 절연막(140)은 상기 물질의 단일층 또는 다층 구조일 수 있다.
게이트 전극(124)은 게이트 절연막(140) 위에 위치할 수 있다. 게이트 전극(124)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있다. 게이트 전극(124)은 단일층 또는 다중층으로 구성될 수 있다. 반도체(131) 중 평면상 게이트 전극(124)과 중첩하는 영역이 채널 영역일 수 있다.
게이트 전극(124) 위에는 층간 절연막(160)이 위치할 수 있다. 층간 절연막(160)은 게이트 전극(124), 반도체(131), 및 버퍼층(120)을 덮을 수 있다. 층간 절연막(160)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다. 층간 절연막(160)은 상기 물질의 단일층 또는 다층 구조일 수 있다.
제1 전극(173) 및 제2 전극(175)은 층간 절연막(160) 위에 위치할 수 있다. 제1 전극(173) 및 제2 전극(175)은 층간 절연막(160)에 형성된 개구부에 의해 반도체(131)의 제1 영역 및 제2 영역에 각각 연결되어 있다. 전술한 반도체(131), 게이트 전극(124), 제1 전극(173) 및 제2 전극(175)은 하나의 트랜지스터(TFT)를 구성한다. 실시예에 따라서는 트랜지스터(TFT)가 제1 전극(173) 및 제2 전극(175) 대신 반도체(131)의 제1 영역 및 제2 영역만을 포함할 수도 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각에 하나의 트랜지스터(TFT)가 도시되어 있으나, 이에 한정되는 것은 아니며, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각에 복수의 트랜지스터(TFT)가 위치할 수 있다.
제2 전극(175)은 광차단층(177)과 연결될 수 있다. 광차단층(177)과 제2 전극(175) 사이에는 버퍼층(120) 및 층간 절연막(160)이 위치할 수 있다. 제2 전극(175)은 버퍼층(120) 및 층간 절연막(160)에 형성된 개구부에 의해 광차단층(177)과 연결될 수 있다. 따라서, 광차단층(177)과 제2 전극(175)에는 동일한 전압이 인가될 수 있다.
제1 전극(173) 및 제2 전극(175)은 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속이나 금속 합금을 포함할 수 있다. 제1 전극(173) 및 제2 전극(175)은 단일층 또는 다중층으로 구성될 수 있다. 일 실시예에 따른 제1 전극(173) 및 제2 전극(175)은 상부층, 중간층 및 하부층을 포함하는 삼중층으로 구성될 수 있으며, 상부층 및 하부층은 티타늄(Ti)을 포함할 수 있고, 중간층은 알루미늄(Al)을 포함할 수 있다.
제1 전극(173) 및 제2 전극(175) 위에는 제1 보호막(181)이 위치할 수 있다. 제1 보호막(181)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다. 경우에 따라 제1 보호막(181)은 생략될 수도 있다.
제1 보호막(181) 위에는 제2 보호막(182)이 위치할 수 있다. 제2 보호막(182)은 유기 절연 물질을 포함할 수 있다. 예를 들면, 제2 보호막(182)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 물질을 포함할 수 있다. 제2 보호막(182)은 트랜지스터(TFT)가 구비된 제1 기판(110)의 표면을 평탄화하는 역할을 할 수 있다.
화소 전극(191)은 제2 보호막(182) 위에 위치할 수 있다. 화소 전극(191)은 애노드 전극이라고도 하며, 투명 전도성 산화막 또는 금속 물질을 포함하는 단일층 또는 이들을 포함하는 다중층으로 구성될 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), 폴리(poly)-ITO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide) 등을 포함할 수 있다. 금속 물질은 은(Ag), 몰리브덴(Mo), 구리(Cu), 금(Au) 및 알루미늄(Al) 등을 포함할 수 있다.
제1 보호막(181) 및 제2 보호막(182)은 제2 전극(175)의 적어도 일부를 노출시키는 비아홀을 포함할 수 있다. 제1 보호막(181) 및 제2 보호막(182)의 비아홀을 통해 제2 전극(175)과 화소 전극(191)은 물리적, 전기적으로 연결될 수 있다. 이에 따라, 화소 전극(191)은 제2 전극(175)으로부터 발광층(370)으로 전달할 출력 전류를 인가 받을 수 있다.
화소 전극(191) 및 제2 보호막(182) 위에는 화소 정의층(350)이 위치할 수 있다. 화소 정의층(350)은 화소 전극(191)의 적어도 일부와 중첩하는 화소 개구부(351)를 포함할 수 있다. 이때, 화소 개구부(351)는 화소 전극(191)의 중심부와 중첩할 수 있고, 화소 전극(191)의 가장자리부와는 중첩하지 않을 수 있다. 따라서, 화소 개구부(351)의 크기는 화소 전극(191)의 크기보다 작을 수 있다. 화소 정의층(350)은 화소 전극(191)의 상부면이 노출된 부분 위에 발광층(370)이 위치할 수 있도록, 발광층(370)의 형성 위치를 구획할 수 있다. 화소 정의층(350)은 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 사이의 경계에 위치할 수 있다. 화소 정의층(350)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 물질을 포함하는 유기 절연막일 수 있다. 실시예에 따라 화소 정의층(350)은 검정색 안료를 포함하는 검정 화소 정의층(Black Pixel Define Layer; BPDL)으로 형성될 수도 있다.
복수의 화소 개구부(351)는 각각 평면상에서 화소 전극(191)과 유사한 형태를 가질 수 있다. 예를 들면, 화소 개구부(351) 및 화소 전극(191)은 평면상에서 다각형으로 이루어질 수 있다. 이때, 화소 개구부(351) 및 화소 전극(191)의 코너부는 모따기되어 있을 수 있다. 다만, 화소 개구부(351)의 형상 및 화소 전극(191)의 형상은 이에 한정되지 않으며, 다양하게 변경될 수 있다.
이때, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각에 대응되는 복수의 화소 전극(191)은 평면상에서 서로 다른 크기를 가질 수 있다. 마찬가지로, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각에 대응되는 복수의 화소 개구부(351)는 평면상에서 서로 다른 크기를 가질 수 있다. 예를 들면, 제1 화소(PX1)에 대응하는 화소 개구부(351) 및 화소 전극(191)은 각각 평면 상에서 제2 화소(PX2)에 대응하는 화소 개구부(351) 및 화소 전극(191)보다 더 큰 크기를 가질 수 있다. 또한, 제1 화소(PX1)에 대응하는 화소 개구부(351) 및 화소 전극(191)은 각각 평면 상에서 제3 화소(PX3)에 대응하는 화소 개구부(351) 및 화소 전극(191)보다는 더 작거나 비슷한 크기를 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 각각의 화소 개구부(351) 및 화소 전극(191)은 다양한 크기를 갖도록 설정될 수 있다.
발광층(370)은 화소 개구부(351) 내와 화소 정의층(350) 위에 위치할 수 있다. 즉, 발광층(370)이 제1 기판(110) 위에 전체적으로 형성될 수 있다. 이때, 표시 영역(DA)에 대응하는 부분이 개구되어 있는 오픈 마스크(open mask)를 이용하여 증착 공정을 진행하여 발광층(370)을 형성할 수 있다. 다만, 이에 한정되는 것은 아니며, 발광층(370)이 화소 정의층(350)에 의해 구획된 화소 개구부(351) 내에만 위치할 수도 있다. 발광층(370)은 저분자 또는 고분자 유기물을 포함할 수 있다. 발광층(370)은 단일층으로 도시되어 있지만, 실제로는 발광층(370)의 상하에 전자 주입층, 전자 전달층, 정공 전달층, 및 정공 주입층과 같은 보조층도 포함될 수 있다. 발광층(370)의 하부에 정공 주입층 및 정공 전달층이 위치할 수 있고, 발광층(370)의 상부에 전자 전달층 및 전자 주입층이 위치할 수 있다. 또한, 발광층(370) 위에는 다른 발광층이 더 위치할 수 있다. 즉, 2개 이상의 발광층(370)이 적층될 수도 있다. 이때, 동일한 색의 발광층이 여러 층 적층될 수도 있고, 상이한 색의 발광층이 여러층 적층될 수도 있다. 예를 들면, 3개의 청색 발광층이 적층될 수도 있고, 3개의 청색 발광층 위에 1개의 녹색 발광층이 적층될 수도 있다.
도시는 생략하였으나, 화소 정의층(350) 위에는 스페이서가 더 위치할 수 있다. 스페이서는 화소 정의층(350)과 동일한 물질을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 스페이서가 화소 정의층(350)과 상이한 물질로 이루어질 수도 있다. 스페이서는 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 물질을 포함하는 유기 절연막일 수 있다.
공통 전극(270)은 발광층(370) 위에 위치할 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 공통 전극(270)은 서로 연결될 수 있다. 공통 전극(270)은 제1 기판(110) 위에 전체적으로 연결되도록 형성될 수 있다. 공통 전극(270)은 캐소드 전극이라고도 하며, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide) 등을 포함하는 투명 도전층으로 형성될 수 있다. 공통 전극(270)은 은(Ag), 마그네슘(Mg) 등과 같은 금속 물질로 이루어지거나 이들이 혼합된 형태로 이루어질 수도 있다. 이때, 공통 전극(270)의 두께를 조절하여 투명 도전층으로 형성할 수 있다. 또한, 공통 전극(270)은 반투명 특성을 가질 수 있으며, 이 때에는 화소 전극(191)과 함께 마이크로 캐비티를 구성할 수 있다.
화소 전극(191), 발광층(370) 및 공통 전극(270)은 발광 소자(ED)를 구성할 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)에서 화소 전극(191), 발광층(370) 및 공통 전극(270)이 중첩하는 부분이 각 발광 소자(ED)의 발광 영역이 될 수 있다.
공통 전극(270) 위에는 봉지층(400)이 위치할 수 있다. 봉지층(400)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다. 본 실시예에서 봉지층(400)은 제1 무기 봉지층(410), 유기 봉지층(420) 및 제2 무기 봉지층(430)을 포함할 수 있다. 다만, 이는 하나의 예시에 불과하며, 봉지층(400)을 구성하는 무기막과 유기막의 수는 다양하게 변경될 수 있다. 예를 들면, 봉지층(400)은 제1 무기 봉지층, 제2 무기 봉지층, 제1 유기 봉지층, 제3 무기 봉지층의 순으로 적층될 수 있다. 또는 봉지층(400)은 제1 무기 봉지층, 제1 유기 봉지층, 제2 무기 봉지층, 제3 무기 봉지층의 순으로 적층될 수도 있다. 표시 패널(1000)은 화면을 표시하는 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 주변 영역(PA)을 포함할 수 있다. 제1 무기 봉지층(410), 유기 봉지층(420) 및 제2 무기 봉지층(430)은 표시 영역(DA) 및 주변 영역(PA)의 일부에 위치할 수 있다. 실시예에 따라서는 유기 봉지층(420)은 표시 영역(DA)을 중심으로 형성되고, 제1 무기 봉지층(410) 및 제2 무기 봉지층(430)은 주변 영역(PA)에까지 형성될 수 있다. 봉지층(400)은 외부로부터 유입될 수 있는 수분이나 산소 등으로부터 발광 소자(ED)를 보호하기 위한 것으로, 제1 무기 봉지층(410) 및 제2 무기 봉지층(430)의 일측 단부는 직접적으로 접촉하도록 형성할 수 있다.
봉지층(400)은 충진층(290)과 접할 수 있다. 이때, 봉지층(400)의 제2 무기 봉지층(430)이 충진층(290)과 접할 수 있다. 다만, 이는 하나의 예시에 불과하며, 봉지층(400)과 충진층(290) 사이에는 다른 층이 더 위치할 수도 있다.
도시는 생략하였으나, 일 실시예에 의한 표시 장치는 터치를 감지하는 감지부를 더 포함할 수 있다. 감지부는 복수의 감지 전극 등을 포함할 수 있으며, 감지부는 표시 패널(1000)과 색 변환 패널(2000) 사이에 위치할 수 있다. 다만, 이에 한정되는 것은 아니며, 감지부가 색 변환 패널(2000) 위에 위치할 수도 있다.
다음으로, 일 실시예에 의한 표시 장치의 표시 영역(DA)에서의 색 변환 패널(2000)의 적층 구조에 대해 설명한다.
색 변환 패널(2000)은 제2 기판(210), 및 제2 기판(210)의 일측면 위에 위치하는 제1 색 필터(230a), 제2 색 필터(230b) 및 제3 색 필터(230c)를 포함할 수 있다.
제2 기판(210)은 유리 등과 같이 리지드(rigid)한 특성을 가지는 물질 또는 플라스틱, 폴리이미드(Polyimid) 등과 같이 휘어질 수 있는 물질을 포함할 수 있다. 제2 기판(210)은 플렉서블(flexible)하거나, 스트렛쳐블(stretchable)하거나, 폴더블(foldable)하거나, 벤더블(bendable)하거나, 롤러블(rollable)할 수 있다.
제1 색 필터(230a)는 제1 파장의 광을 투과시키고, 나머지 파장의 광을 흡수할 수 있어, 표시 장치의 외측으로 방출되는 제1 파장의 광의 순도를 높일 수 있다.
제2 색 필터(230b)는 제2 파장의 광을 투과시키고, 나머지 파장의 광을 흡수할 수 있어, 표시 장치의 외측으로 방출되는 제2 파장의 광의 순도를 높일 수 있다.
제3 색 필터(230c)는 제3 파장의 광을 투과시키고, 나머지 파장의 광을 흡수할 수 있어, 표시 장치의 외측으로 방출되는 제3 파장의 광의 순도를 높일 수 있다.
제1 색 필터(230a), 제2 색 필터(230b) 및 제3 색 필터(230c)는 각각 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)와 중첩하도록 위치할 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 사이의 경계에서 제1 색 필터(230a), 제2 색 필터(230b) 및 제3 색 필터(230c)는 서로 중첩하여 차광 영역을 형성할 수 있다. 차광 영역에서 제1 색 필터(230a), 제2 색 필터(230b) 및 제3 색 필터(230c)가 모두 중첩하는 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 예를 들면, 제1 색 필터(230a), 제2 색 필터(230b) 및 제3 색 필터(230c) 중 2개의 색 필터가 중첩하여 차광 영역을 형성할 수도 있다. 예를 들면, 제1 화소(PX1)와 제2 화소(PX2) 사이의 경계에서는 제1 색 필터(230a)와 제2 색 필터(230b)가 중첩할 수 있다. 제2 화소(PX2)와 제3 화소(PX3) 사이의 경계에서는 제2 색 필터(230b)와 제3 색 필터(230c)가 중첩할 수 있다. 제3 화소(PX3)와 제1 화소(PX1) 사이의 경계에서는 제3 색 필터(230c)와 제1 색 필터(230a)가 중첩할 수 있다.
제1 색 필터(230a), 제2 색 필터(230b) 및 제3 색 필터(230c)의 일측면 위에는 저굴절률층(240)이 위치할 수 있다. 즉, 저굴절률층(240)은 제1 색 필터(230a)와 제1 색 변환층(520a) 사이, 제2 색 필터(230b)와 제2 색 변환층(520b) 사이, 제3 색 필터(230c)와 투과층(520c) 사이에 위치할 수 있다. 다만, 저굴절률층(240)의 위치는 이에 한정되지 않으며 다양하게 변경될 수 있다. 예를 들면, 저굴절률층(240)은 제1 색 변환층(520a), 제2 색 변환층(520b) 및 투과층(520c) 위에 위치할 수 있다. 또는, 저굴절률층(240)이 복수의 층을 포함할 수 있고, 일부 층은 제1 색 필터(230a)와 제1 색 변환층(520a) 사이, 제2 색 필터(230b)와 제2 색 변환층(520b) 사이, 제3 색 필터(230c)와 투과층(520c) 사이에 위치하고, 나머지 일부 층은 제1 색 변환층(520a), 제2 색 변환층(520b) 및 투과층(520c) 위에 위치할 수도 있다. 저굴절률층(240)은 제1 색 필터(230a), 제2 색 필터(230b) 및 제3 색 필터(230c) 전체와 중첩할 수 있다. 즉, 저굴절률층(240)은 제2 기판(210) 위에 전체적으로 위치할 수 있다. 저굴절률층(240)은 굴절률이 낮은 유기 물질 또는 무기 물질을 포함할 수 있다. 예를 들면, 저굴절률층(240)의 굴절률은 약 1.1 이상이고, 약 1.3 이하일 수 있다.
저굴절률층(240)의 일측면 위에는 제1 캐핑층(250)이 위치할 수 있다. 제1 캐핑층(250)은 저굴절률층(240)을 보호하기 위한 층으로서, 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다. 제1 캐핑층(250)은 상기 물질의 단일층 또는 다층 구조일 수 있다.
제1 캐핑층(250)의 일측면 위에는 격벽(265)이 위치할 수 있다. 격벽(265)은 제1 색 필터(230a)와 중첩하는 제1 개구부(267a), 제2 색 필터(230b)와 중첩하는 제2 개구부(267b), 제3 색 필터(230c)와 중첩하는 제3 개구부(267c)를 포함할 수 있다. 제1 개구부(267a)는 제1 화소(PX1)의 발광 영역과 중첩할 수 있고, 제2 개구부(267b)는 제2 화소(PX2)의 발광 영역과 중첩할 수 있으며, 제3 개구부(267c)는 제3 화소(PX3)의 발광 영역과 중첩할 수 있다. 격벽(265)은 제1 색 필터(230a), 제2 색 필터(230b) 및 제3 색 필터(230c)가 서로 중첩하는 차광 영역과 중첩할 수 있다. 따라서, 격벽(265)은 각 화소(PX1, PX2, PX3)들 사이의 경계와 중첩할 수 있다. 격벽(265)은 화소 정의층(350)과 중첩할 수 있다. 화소 정의층(350)은 제1 색 필터(230a), 제2 색 필터(230b) 및 제3 색 필터(230c)가 중첩하는 차광 영역과 중첩할 수 있다.
제1 개구부(267a) 내에 제1 색 변환층(520a)이 위치할 수 있고, 제2 개구부(267b) 내에 제2 색 변환층(520b)이 위치할 수 있으며, 제3 개구부(267c) 내에 투과층(520c)이 위치할 수 있다. 제1 색 변환층(520a), 제2 색 변환층(520b), 및 투과층(520c)은 격벽(265)에 의해 둘러싸여 있을 수 있다.
제1 색 변환층(520a)은 제1 색 필터(230a)와 중첩할 수 있다. 제1 색 변환층(520a)은 제2 색 필터(230b) 및 제3 색 필터(230c)와는 중첩하지 않을 수 있다. 제1 색 변환층(520a)은 제1 화소(PX1)의 발광 소자(ED)로부터 입사된 광을 제1 파장의 광으로 변환시킬 수 있다. 이때, 제1 파장의 광은 최대 발광 피크 파장이 약 600nm 내지 약 650nm, 예를 들어, 약 620nm 내지 약 650nm인 적색 광일 수 있다. 제1 색 변환층(520a)은 복수의 제1 양자점(521a) 및 복수의 산란체(530)를 포함할 수 있다.
제2 색 변환층(520b)은 제2 색 필터(230b)와 중첩할 수 있다. 제2 색 변환층(520b)은 제1 색 필터(230a) 및 제3 색 필터(230c)와는 중첩하지 않을 수 있다. 제2 색 변환층(520b)은 제2 화소(PX2)의 발광 소자(ED)로부터 입사된 광을 제2 파장의 광으로 변환시킬 수 있다. 이때, 제2 파장의 광은 최대 발광 피크 파장이 약 500nm 내지 약 550nm, 예를 들어, 약 510 nm 내지 약 550 nm인 녹색 광일 수 있다. 제2 색 변환층(520b)은 복수의 제2 양자점(521b) 및 복수의 산란체(530)를 포함할 수 있다.
투과층(520c)은 제3 색 필터(230c)와 중첩할 수 있다. 투과층(520c)은 제1 색 필터(230a) 및 제2 색 필터(230b)와는 중첩하지 않을 수 있다. 투과층(520c)은 제3 화소(PX3)의 발광 소자(ED)로부터 입사된 광을 투과시킬 수 있다. 투과층(520c)을 통과한 광은 제3 파장의 광일 수 있다. 제3 파장의 광은 최대 발광 피크 파장이 약 380nm 내지 약 480nm, 예를 들어, 약 420nm 이상, 약 430nm 이상, 약 440nm 이상, 또는 약 445nm 이상, 그리고 약, 470nm 이하, 약 460nm 이하, 또는 약 455nm 이하인 청색광일 수 있다. 투과층(520c)은 복수의 산란체(530)를 포함할 수 있다.
복수의 산란체(530)는 제1 색 변환층(520a), 제2 색 변환층(520b), 및 투과층(520c)으로 입사되는 광을 산란시켜 광효율을 향상시킬 수 있다.
제1 양자점(521a) 및 제2 양자점(521b)(이하, 반도체 나노결정 이라고도 함) 각각은 독립적으로, II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소 또는 화합물, I-III-VI족 화합물, II-III-VI족 화합물, I-II-IV-VI족 화합물, 또는 이들의 조합을 포함할 수 있다. 상기 양자점은 카드뮴을 포함하지 않을 수 있다.
상기 II-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; AgInS, CuInS, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. 상기 II-VI족 화합물은 III족 금속을 더 포함할 수도 있다.
상기 III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InNAs, InNSb, InPAs, InZnP, InPSb, 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb, InZnP, 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. 상기 III-V족 화합물은 II족 금속을 더 포함할 수도 있다 (e.g., InZnP).
상기 IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
상기 IV족 원소 또는 화합물은 Si, Ge 및 이들의 조합으로 이루어진 군에서 선택되는 단원소 화합물; 및 SiC, SiGe 및 이들의 조합으로 이루어진 군에서 선택되는 이원소 화합물로 이루어진 군에서 선택될 수 있으나 이에 제한되지 않는다.
상기 I족-III족-VI족 화합물의 예는, CuInSe2, CuInS2, CuInGaSe, 및 CuInGaS를 포함하나 이에 제한되지 않는다. 상기 I-II-IV-VI족 화합물의 예는 CuZnSnSe, 및 CuZnSnS를 포함하나 이에 제한되지 않는다. 상기 IV족 원소 또는 화합물은 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택되는 단원소; 및 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물로 이루어진 군에서 선택될 수 있다.
상기 II족-III-VI족 화합물은 ZnGaS, ZnAlS, ZnInS, ZnGaSe, ZnAlSe, ZnInSe, ZnGaTe, ZnAlTe, ZnInTe, ZnGaO, ZnAlO, ZnInO, HgGaS, HgAlS, HgInS, HgGaSe, HgAlSe, HgInSe, HgGaTe, HgAlTe, HgInTe, MgGaS, MgAlS, MgInS, MgGaSe, MgAlSe, MgInSe, 및 이들의 조합으로 이루어진 군에서 선택될 수 있으나 이에 제한되지 않는다.
상기 I족-II족-IV족-VI족 화합물은 CuZnSnSe 및 CuZnSnS로부터 선택될 수 있으나, 이에 제한되지 않는다.
일 실시예에서 양자점은, 카드뮴을 포함하지 않을 수 있다. 양자점은 인듐 및 인을 포함한 III-V족 화합물 기반의 반도체 나노결정을 포함할 수 있다. 상기 III-V족 화합물은 아연을 더 포함할 수 있다. 양자점은, 칼코겐 원소 (예컨대, 황, 셀레늄, 텔루리움, 또는 이들의 조합) 및 아연을 포함한 II-VI족 화합물 기반의 반도체 나노결정을 포함할 수 있다.
양자점에서, 전술한 이원소 화합물, 삼원소 화합물 및/또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어/쉘 구조를 가질 수도 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
몇몇 실시예에서, 양자점은 전술한 나노결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 양자점의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 상기 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 또한, 상기 반도체 나노결정은 하나의 반도체 나노결정 코어와 이를 둘러싸는 다층의 쉘을 포함하는 구조를 가질 수도 있다. 일 구현예에서, 상기 다층쉘은 2개 이상의 층, 예컨대, 2개, 3개, 4개, 5개, 또는 그 이상의 층들을 가질 수 있다. 상기 쉘의 인접하는 2개의 층들은 단일 조성 또는 상이한 조성을 가질 수 있다. 다층쉘에서 각각의 층은, 반경을 따라 변화하는 조성을 가질 수 있다.
양자점은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
상기 양자점은, 쉘의 물질과 코어 물질이 서로 다른 에너지 밴드갭을 가질 수 있다. 예를 들어, 쉘 물질의 에너지 밴드갭은 코어 물질보다 더 클 수 있다. 다른 구현예에서, 쉘 물질의 에너지 밴드갭은 코어물질보다 더 작을 수 있다. 상기 양자점은 다층의 쉘을 가질 수 있다. 다층의 쉘에서 바깥쪽 층의 에너지 밴드갭이 안쪽층 (즉, 코어에 가까운 층)의 에너지 밴드갭보다 더 클 수 있다. 다층의 쉘에서 바깥쪽 층의 에너지 밴드갭이 안쪽층의 에너지 밴드갭보다 더 작을 수도 있다.
양자점은, 조성 및 크기를 조절하여 흡수/발광 파장을 조절할 수 있다. 양자점의 최대 발광 피크 파장은, 자외선 내지 적외선 파장 또는 그 이상의 파장 범위를 가질 수 있다.
양자점은, (예컨대, 소수성 잔기 및/또는 친수성 잔기를 가지는) 유기 리간드를 포함할 수 있다. 상기 유기 리간드 잔기는 상기 양자점의 표면에 결합될 수 있다. 상기 유기 리간드는, RCOOH, RNH2, R2NH, R3N, RSH, R3PO, R3P, ROH, RCOOR, RPO(OH)2, RHPOOH, R2POOH, 또는 이들의 조합을 포함하며, 여기서, R은 각각 독립적으로 C3 내지 C40 (예컨대, C5 이상 및 C24 이하)의 치환 또는 미치환의 알킬, 치환 또는 미치환의 알케닐 등 C3 내지 C40의 치환 또는 미치환의 지방족 탄화수소기, 치환 또는 미치환의 C6 내지 C40의 아릴기 등 C6 내지 C40 (예컨대, C6 이상 및 C20 이하)의 치환 또는 미치환의 방향족 탄화수소기, 또는 이들의 조합일 수 있다.
상기 유기 리간드의 예는, 메탄 티올, 에탄 티올, 프로판 티올, 부탄 티올, 펜탄 티올, 헥산 티올, 옥탄 티올, 도데칸 티올, 헥사데칸 티올, 옥타데칸 티올, 벤질 티올 등의 티올 화합물; 메탄 아민, 에탄 아민, 프로판 아민, 부탄 아민, 펜틸 아민, 헥실 아민, 옥틸 아민, 노닐아민, 데실아민, 도데실 아민, 헥사데실 아민, 옥타데실 아민, 디메틸 아민, 디에틸 아민, 디프로필 아민, 트리부틸아민, 트리옥틸아민, 등의 아민류; 메탄산, 에탄산, 프로판산, 부탄산, 펜탄산, 헥산산, 헵탄산, 옥탄산, 도데칸산, 헥사데칸산, 옥타데칸산, 올레인산 (oleic acid), 벤조산 등의 카르복시산 화합물; 메틸 포스핀, 에틸 포스핀, 프로필 포스핀, 부틸 포스핀, 펜틸 포스핀, 옥틸포스핀, 디옥틸 포스핀, 트리부틸포스핀, 트리옥틸포스핀, 등의 포스핀 화합물; 메틸 포스핀 옥사이드, 에틸 포스핀 옥사이드, 프로필 포스핀 옥사이드, 부틸 포스핀 옥사이드 펜틸 포스핀옥사이드, 트리부틸포스핀옥사이드, 옥틸포스핀 옥사이드, 디옥틸 포스핀옥사이드, 트리옥틸포스핀옥사이드등의 포스핀 화합물 또는 그의 옥사이드 화합물; 다이 페닐 포스핀, 트리 페닐 포스핀 화합물 또는 그의 옥사이드 화합물; 헥실포스핀산, 옥틸포스핀산, 도데칸포스핀산, 테트라데칸포스핀산, 헥사데칸포스핀산, 옥타데칸포스핀산 등 C5 내지 C20의 알킬 포스핀산, C5 내지 C20의 알킬 포스폰산; 등을 들 수 있으나, 이에 제한되는 것은 아니다. 양자점은, 소수성 유기 리간드를 단독으로 또는 1종 이상의 혼합물로 포함할 수 있다. 상기 소수성 유기 리간드는 (예컨대, 아크릴레이트기, 메타크릴레이트기 등) 광중합성 잔기를 포함하지 않을 수 있다.
제1 색 변환층(520a), 제2 색 변환층(520b), 투과층(520c) 및 격벽(265) 위에는 제2 캐핑층(280)이 위치할 수 있다. 제2 캐핑층(280)은 제2 기판(210) 위에 전체적으로 위치할 수 있다. 제2 캐핑층(280)은 제1 색 변환층(520a), 제2 색 변환층(520b) 및 투과층(520c)을 덮어 보호하는 층으로서, 무기 물질로 이루어질 수 있다. 예를 들면, 제2 캐핑층(280)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다. 제2 캐핑층(280)은 상기 물질의 단일층 또는 다층 구조일 수 있다.
제2 캐핑층(280) 위에는 스페이서(269)가 더 위치할 수 있다. 스페이서(269)는 격벽(265)과 중첩할 수 있다. 스페이서(269)는 격벽(265)과 동일한 물질 또는 상이한 물질로 이루어질 수 있다. 스페이서(269)는 차광성 물질을 포함할 수도 있다. 예를 들면, 스페이서(269)는 검정색 안료를 포함할 수 있다.
표시 패널(1000)과 색 변환 패널(2000)이 합착된 상태에서 표시 패널(1000)과 색 변환 패널(2000) 사이에는 충진층(290)이 위치할 수 있다. 충진층(290)은 평면 상에서 전체적으로 위치할 수 있다.
도 4에 도시된 바와 같이, 일 실시예에 의한 표시 장치의 표시 영역(DA)의 외측에 주변 영역(PA)이 위치할 수 있다. 일 실시예에 의한 표시 장치의 주변 영역(PA)은 구동 회로 영역(DCA), 구동 배선 영역(DWA), 및 밀봉 영역(SLA)을 포함할 수 있다.
구동 회로 영역(DCA)은 표시 영역(DA)에 인접하도록 위치할 수 있다. 구동 회로 영역(DCA)에는 표시 영역(DA)에 위치하는 복수의 화소를 구동할 수 있는 신호를 공급하는 회로부가 위치할 수 있다. 예를 들면, 구동 회로 영역(DCA)에는 게이트 구동 신호를 공급하는 게이트 구동부(510)가 위치할 수 있다. 게이트 구동 신호는 스캔 신호, 센싱 신호 등으로 이루어질 수 있다. 게이트 구동부(510)와 표시 영역(DA)에 위치하는 각 화소는 스캔 신호선, 센싱 신호선 등에 의해 연결될 수 있다. 스캔 신호선은 스캔 신호를 전달할 수 있고, 센싱 신호선은 센싱 신호를 전달할 수 있다.
구동 배선 영역(DWA)은 구동 회로 영역(DCA)에 인접하도록 위치할 수 있다. 구동 회로 영역(DCA)은 구동 배선 영역(DWA)과 표시 영역(DA) 사이에 위치할 수 있다. 구동 배선 영역(DWA)에는 게이트 구동부(510)에 클럭 신호를 인가하기 위한 복수의 배선(550, 560, 570, 580)이 위치할 수 있다. 복수의 배선(550, 560, 570, 580)은 스캔 클럭 배선(550), 센싱 클럭 배선(560), 캐리 클럭 배선(570), 글로벌 클럭 배선(580) 등으로 이루어질 수 있다. 스캔 클럭 배선(550)은 게이트 구동부(510)에 스캔 클럭 신호를 전달할 수 있고, 센싱 클럭 배선(560)은 게이트 구동부(510)에 센싱 클럭 신호를 전달할 수 있다. 캐리 클럭 배선(570)은 게이트 구동부(510)에 캐리 클럭 신호를 전달할 수 있고, 글로벌 클럭 배선(580)은 게이트 구동부(510)에 글로벌 클럭 신호를 전달할 수 있다.
구동 배선 영역(DWA)은 순차적으로 배치되어 있는 제1 영역(DWA1), 제2 영역(DWA2), 제3 영역(DWA3), 및 제4 영역(DWA4)을 포함할 수 있다. 구동 배선 영역(DWA) 내에서 제1 영역(DWA1)이 표시 영역(DA)으로부터 가장 멀리 떨어져 있고, 표시 장치의 가장자리와 가장 가깝게 위치할 수 있다. 구동 배선 영역(DWA) 내에서 제4 영역(DWA4)이 표시 영역(DA)과 가장 가깝게 위치할 수 있고, 표시 장치의 가장자리로부터 가장 멀리 떨어져 있을 수 있다. 본 실시예에서는 제1 영역(DWA1)에 센싱 클럭 배선(560)이 위치할 수 있고, 제2 영역(DWA2)에 글로벌 클럭 배선(580)이 위치할 수 있으며, 제3 영역(DWA3)에 스캔 클럭 배선(550)이 위치할 수 있고, 제4 영역(DWA4)에 캐리 클럭 배선(570)이 위치할 수 있다. 다만, 이는 하나의 실시예에 불과하며, 스캔 클럭 배선(550), 센싱 클럭 배선(560), 캐리 클럭 배선(570), 글로벌 클럭 배선(580)의 위치는 다양하게 변경될 수 있다.
밀봉 영역(SLA)은 표시 장치의 가장자리에 인접하도록 위치할 수 있다. 밀봉 영역(SLA)은 구동 배선 영역(DWA)에 인접하도록 위치할 수 있다. 구동 배선 영역(DWA)은 밀봉 영역(SLA)과 구동 회로 영역(DCA) 사이에 위치할 수 있다. 구동 배선 영역(DWA)의 제1 영역(DWA1)은 밀봉 영역(SLA)과 인접할 수 있고, 구동 배선 영역(DWA)의 제4 영역(DWA4)은 구동 회로 영역(DCA)과 인접할 수 있다. 밀봉 영역(SLA)에는 밀봉 부재(601)가 위치할 수 있다.
도 5에 도시된 바와 같이, 일 실시예에 의한 표시 장치의 주변 영역(PA)에서도 표시 영역(DA)과 마찬가지로 표시 패널(1000)과 색 변환 패널(2000)이 중첩할 수 있다. 표시 패널(1000)과 색 변환 패널(2000)이 서로 마주보도록 배치될 수 있으며, 표시 패널(1000)과 색 변환 패널(2000) 사이에는 충진층(290) 및 밀봉 부재(601)가 위치할 수 있다.
먼저, 일 실시예에 의한 표시 장치의 주변 영역(PA)에서의 표시 패널(1000)의 적층 구조에 대해 설명한다.
표시 패널(1000)은 제1 기판(110), 제1 기판(110) 위에 위치하는 복수의 배선(550, 560, 570, 580) 및 게이트 구동부(510)를 포함한다. 복수의 배선(550, 560, 570, 580)은 스캔 클럭 배선(550), 센싱 클럭 배선(560), 및 캐리 클럭 배선(570), 글로벌 클럭 배선(580)을 포함할 수 있다.
제1 기판(110) 위에는 하부 스캔 클럭 배선(550a), 하부 센싱 클럭 배선(560a), 하부 캐리 클럭 배선(570a), 및 하부 글로벌 클럭 배선(580a)이 위치할 수 있다. 하부 스캔 클럭 배선(550a), 하부 센싱 클럭 배선(560a), 하부 캐리 클럭 배선(570a), 및 하부 글로벌 클럭 배선(580a)은 표시 영역(DA)에 위치하는 광차단층(177)과 동일한 층에 위치할 수 있다. 하부 스캔 클럭 배선(550a), 하부 센싱 클럭 배선(560a), 하부 캐리 클럭 배선(570a), 및 하부 글로벌 클럭 배선(580a)은 광차단층(177)과 동일한 공정에 의해 형성될 수 있으며, 동일한 물질을 포함할 수 있다.
하부 스캔 클럭 배선(550a), 하부 센싱 클럭 배선(560a), 하부 캐리 클럭 배선(570a), 및 하부 글로벌 클럭 배선(580a)은 구동 배선 영역(DWA)에 위치할 수 있다. 구동 배선 영역(DWA)은 제1 영역(DWA1), 제2 영역(DWA2), 제3 영역(DWA3), 및 제4 영역(DWA4)을 포함할 수 있다. 제1 영역(DWA1)에 하부 센싱 클럭 배선(560a)이 위치할 수 있고, 제2 영역(DWA2)에 하부 글로벌 클럭 배선(580a)이 위치할 수 있으며, 제3 영역(DWA3)에 하부 스캔 클럭 배선(550a)이 위치할 수 있고, 제4 영역(DWA4)에 하부 캐리 클럭 배선(570a)이 위치할 수 있다. 다만, 이는 하나의 실시예에 불과하며, 하부 스캔 클럭 배선(550a), 하부 센싱 클럭 배선(560a), 하부 캐리 클럭 배선(570a), 하부 글로벌 클럭 배선(580a)의 위치는 다양하게 변경될 수 있다.
하부 스캔 클럭 배선(550a), 하부 센싱 클럭 배선(560a), 하부 캐리 클럭 배선(570a), 및 하부 글로벌 클럭 배선(580a) 위에는 버퍼층(120)이 위치할 수 있다. 버퍼층(120) 위에는 게이트 절연막(140), 층간 절연막(160)이 적층되어 있을 수 있다. 버퍼층(120) 및 층간 절연막(160)은 주변 영역(PA)에 전체적으로 위치할 수 있다.
층간 절연막(160) 위에는 상부 스캔 클럭 배선(550b), 상부 센싱 클럭 배선(560b), 상부 캐리 클럭 배선(570b), 및 상부 글로벌 클럭 배선(580b)이 위치할 수 있다. 상부 스캔 클럭 배선(550b), 상부 센싱 클럭 배선(560b), 상부 캐리 클럭 배선(570b), 및 상부 글로벌 클럭 배선(580b)은 표시 영역(DA)에 위치하는 제1 전극(173) 및 제2 전극(175)과 동일한 층에 위치할 수 있다. 상부 스캔 클럭 배선(550b), 상부 센싱 클럭 배선(560b), 상부 캐리 클럭 배선(570b), 및 상부 글로벌 클럭 배선(580b)은 제1 전극(173) 및 제2 전극(175)과 동일한 공정에 의해 형성될 수 있으며, 동일한 물질을 포함할 수 있다.
상부 스캔 클럭 배선(550b), 상부 센싱 클럭 배선(560b), 상부 캐리 클럭 배선(570b), 및 상부 글로벌 클럭 배선(580b)은 구동 배선 영역(DWA)에 위치할 수 있다. 제1 영역(DWA1)에 상부 센싱 클럭 배선(560b)이 위치할 수 있고, 제2 영역(DWA2)에 상부 글로벌 클럭 배선(580b)이 위치할 수 있으며, 제3 영역(DWA3)에 상부 스캔 클럭 배선(550b)이 위치할 수 있고, 제4 영역(DWA4)에 상부 캐리 클럭 배선(570b)이 위치할 수 있다. 다만, 이는 하나의 실시예에 불과하며, 상부 스캔 클럭 배선(550b), 상부 센싱 클럭 배선(560b), 상부 캐리 클럭 배선(570b), 및 상부 글로벌 클럭 배선(580b)의 위치는 다양하게 변경될 수 있다.
상부 스캔 클럭 배선(550b)은 하부 스캔 클럭 배선(550a)과 중첩할 수 있다. 하부 스캔 클럭 배선(550a)과 상부 스캔 클럭 배선(550b) 사이에는 버퍼층(120) 및 층간 절연막(160)이 위치할 수 있다. 버퍼층(120) 및 층간 절연막(160)에는 개구부가 형성될 수 있다. 상부 스캔 클럭 배선(550b)은 개구부를 통해 하부 스캔 클럭 배선(550a)과 연결될 수 있다. 하부 스캔 클럭 배선(550a)과 상부 스캔 클럭 배선(550b)이 스캔 클럭 배선(550)을 구성할 수 있다. 제3 영역(DWA3)에 2개의 스캔 클럭 배선(550)이 위치하는 것으로 도시되어 있으나, 이는 하나의 예시에 불과하며 스캔 클럭 배선(550)의 개수는 다양하게 변경될 수 있다. 예를 들면, 제3 영역(DWA3)에 6개의 스캔 클럭 배선(550)이 위치할 수 있다.
상부 센싱 클럭 배선(560b)은 하부 센싱 클럭 배선(560a)과 중첩할 수 있다. 하부 센싱 클럭 배선(560a)과 상부 센싱 클럭 배선(560b) 사이에는 버퍼층(120) 및 층간 절연막(160)이 위치할 수 있다. 버퍼층(120) 및 층간 절연막(160)에는 개구부가 형성될 수 있다. 상부 센싱 클럭 배선(560b)은 개구부를 통해 하부 센싱 클럭 배선(560a)과 연결될 수 있다. 하부 센싱 클럭 배선(560a)과 상부 센싱 클럭 배선(560b)이 센싱 클럭 배선(560)을 구성할 수 있다. 제1 영역(DWA1)에 2개의 센싱 클럭 배선(560)이 위치하는 것으로 도시되어 있으나, 이는 하나의 예시에 불과하며 센싱 클럭 배선(560)의 개수는 다양하게 변경될 수 있다. 예를 들면, 제1 영역(DWA1)에 6개의 센싱 클럭 배선(560)이 위치할 수 있다.
상부 캐리 클럭 배선(570b)은 하부 캐리 클럭 배선(570a)과 중첩할 수 있다. 하부 캐리 클럭 배선(570a)과 상부 캐리 클럭 배선(570b) 사이에는 버퍼층(120) 및 층간 절연막(160)이 위치할 수 있다. 버퍼층(120) 및 층간 절연막(160)에는 개구부가 형성될 수 있다. 상부 캐리 클럭 배선(570b)은 개구부를 통해 하부 캐리 클럭 배선(570a)과 연결될 수 있다. 하부 캐리 클럭 배선(570a)과 상부 캐리 클럭 배선(570b)이 캐리 클럭 배선(570)을 구성할 수 있다. 제4 영역(DWA4)에 2개의 캐리 클럭 배선(570)이 위치하는 것으로 도시되어 있으나, 이는 하나의 예시에 불과하며 캐리 클럭 배선(570)의 개수는 다양하게 변경될 수 있다. 예를 들면, 제4 영역(DWA4)에 6개의 캐리 클럭 배선(570)이 위치할 수 있다.
상부 글로벌 클럭 배선(580b)은 하부 글로벌 클럭 배선(580a)과 중첩할 수 있다. 하부 글로벌 클럭 배선(580a)과 상부 글로벌 클럭 배선(580b) 사이에는 버퍼층(120) 및 층간 절연막(160)이 위치할 수 있다. 버퍼층(120) 및 층간 절연막(160)에는 개구부가 형성될 수 있다. 상부 글로벌 클럭 배선(580b)은 개구부를 통해 하부 글로벌 클럭 배선(580a)과 연결될 수 있다. 하부 글로벌 클럭 배선(580a)과 상부 글로벌 클럭 배선(580b)이 글로벌 클럭 배선(580)을 구성할 수 있다. 제2 영역(DWA2)에 2개의 글로벌 클럭 배선(580)이 위치하는 것으로 도시되어 있으나, 이는 하나의 예시에 불과하며 글로벌 클럭 배선(580)의 개수는 다양하게 변경될 수 있다. 예를 들면, 제2 영역(DWA2)에 6개의 글로벌 클럭 배선(580)이 위치할 수 있다.
게이트 구동부(510)는 스캔 클럭 배선(550), 센싱 클럭 배선(560), 캐리 클럭 배선(570), 및 글로벌 클럭 배선(580)으로부터 소정의 신호를 인가 받아 스캔 신호, 센싱 신호 등을 생성하여 표시 영역(DA)에 위치하는 각 화소로 전달할 수 있다. 게이트 구동부(510)는 복수의 트랜지스터를 포함할 수 있으며, 각각의 트랜지스터는 광차단층(177), 게이트 전극(124), 제1 전극(173) 및 제2 전극(175) 등과 동일한 층에 위치하는 금속 물질층들로 이루어질 수 있다.
상부 스캔 클럭 배선(550b), 상부 센싱 클럭 배선(560b), 상부 캐리 클럭 배선(570b), 상부 글로벌 클럭 배선(580b), 게이트 구동부(510) 위에는 제1 보호막(181)이 위치할 수 있다. 제1 보호막(181)은 주변 영역(PA)에 전체적으로 위치할 수 있다.
제1 보호막(181) 위에는 제2 보호막(182) 및 화소 정의층(350)이 위치할 수 있다. 제2 보호막(182) 및 화소 정의층(350)은 구동 회로 영역(DCA)에 위치할 수 있다.
화소 정의층(350) 위에는 발광층(370)이 위치할 수 있다. 발광층(370)은 표시 영역(DA)의 대부분의 영역에 위치하고, 표시 영역(DA)과 인접한 주변 영역(PA)의 일부 영역에 위치할 수 있다. 발광층(370)의 단부는 구동 회로 영역(DCA)에 위치할 수 있다. 발광층(370)은 오픈 마스크를 이용하여 증착 공정을 진행하여 형성할 수 있으며, 오픈 마스크의 오픈부의 가장자리가 구동 회로 영역(DCA)에 대응할 수 있다.
발광층(370) 위에는 공통 전극(270)이 위치할 수 있다. 공통 전극(270)은 발광층(370)의 상부면 및 측면을 덮도록 형성될 수 있다. 공통 전극(270)은 표시 영역(DA)의 대부분의 영역에 위치하고, 표시 영역(DA)과 인접한 주변 영역(PA)의 일부 영역에 위치할 수 있다. 공통 전극(270)의 단부는 구동 회로 영역(DCA)에 위치할 수 있다. 공통 전극(270)은 오픈 마스크를 이용하여 증착 공정을 진행하여 형성할 수 있으며, 오픈 마스크의 오픈부의 가장자리가 구동 회로 영역(DCA)에 대응할 수 있다. 공통 전극(270)을 형성하기 위한 오픈 마스크의 오픈부의 크기가 발광층(370)을 형성하기 위한 오픈 마스크의 오픈부의 크기보다 상대적으로 클 수 있다. 따라서, 공통 전극(270)의 단부가 발광층(370)의 단부보다 표시 영역(DA)으로부터 더 멀리 떨어져 있을 수 있다.
제1 보호막(181) 위에는 지지대(650) 및 댐(660, 670, 680)이 위치할 수 있다. 지지대(650) 및 댐(660, 670, 680)은 구동 배선 영역(DWA)에 위치할 수 있다. 지지대(650)와 댐(660, 670, 680)은 서로 이격되도록 위치할 수 있다. 지지대(650)는 댐(660, 670, 680)보다 표시 영역(DA)으로부터 멀리 떨어져 있을 수 있다. 지지대(650) 및 댐(660, 670, 680)은 유기 절연 물질로 이루어질 수 있다.
지지대(650)는 구동 배선 영역(DWA)의 제2 영역(DWA2)에 위치할 수 있다. 지지대(650)는 글로벌 클럭 배선(580)과 중첩할 수 있다. 지지대(650)는 하부 지지대(650a) 및 상부 지지대(650b)를 포함할 수 있다. 상부 지지대(650b)는 하부 지지대(650a) 바로 위에 위치할 수 있다. 하부 지지대(650a)는 제2 보호막(182)과 동일한 층에 위치할 수 있다. 하부 지지대(650a)는 제2 보호막(182)과 동일한 공정에 의해 형성될 수 있으며, 동일한 물질을 포함할 수 있다. 상부 지지대(650b)는 화소 정의층(350)과 동일한 층에 위치할 수 있다. 상부 지지대(650b)는 화소 정의층(350)과 동일한 공정에 의해 형성될 수 있으며, 동일한 물질을 포함할 수 있다.
발광층(370), 공통 전극(270), 제1 무기 봉지층(410), 제2 무기 봉지층(430) 등은 오픈 마스크를 이용하여 증착 공정을 진행하여 형성할 수 있다. 지지대(650)는 이러한 오픈 마스크를 지지하는 역할을 수행할 수 있다.
댐(660, 670, 680)은 구동 배선 영역(DWA)의 제4 영역(DWA4)에 위치할 수 있다. 댐(660, 670, 680)은 캐리 클럭 배선(570)과 중첩할 수 있다. 댐(660, 670, 680)은 제1 댐(660), 제2 댐(670), 제3 댐(680)을 포함할 수 있다. 제1 댐(660), 제2 댐(670), 제3 댐(680)은 서로 이격되어 있을 수 있다. 본 실시예에서 3개의 댐이 포함되는 실시예에 대해 설명하였으나, 이에 한정되는 것은 아니며, 댐의 개수는 다양하게 변경될 수 있다.
제1 댐(660)은 제4 영역(DWA4)의 가장자리에 위치할 수 있으며, 구동 회로 영역(DCA)과 인접하도록 위치할 수 있다. 제1 댐(660)은 제2 보호막(182)과 동일한 층에 위치할 수 있다. 제1 댐(660)은 제2 보호막(182)과 동일한 공정에 의해 형성될 수 있으며, 동일한 물질을 포함할 수 있다.
제2 댐(670)은 제4 영역(DWA4)의 가운데 부분에 위치할 수 있으며, 제1 댐(660)과 제3 댐(680) 사이에 위치할 수 있다. 제2 댐(670)은 하부 제2 댐(670a)과 상부 제2 댐(670b)을 포함할 수 있다. 상부 제2 댐(670b)은 하부 제2 댐(670a) 바로 위에 위치할 수 있다. 하부 제2 댐(670a)은 제2 보호막(182)과 동일한 층에 위치할 수 있다. 하부 제2 댐(670a)은 제2 보호막(182)과 동일한 공정에 의해 형성될 수 있으며, 동일한 물질을 포함할 수 있다. 상부 제2 댐(670b)은 화소 정의층(350)과 동일한 층에 위치할 수 있다. 상부 제2 댐(670b)은 화소 정의층(350)과 동일한 공정에 의해 형성될 수 있으며, 동일한 물질을 포함할 수 있다.
제3 댐(680)은 제4 영역(DWA4)의 가장자리에 위치할 수 있으며, 제3 영역(DWA3)과 인접하도록 위치할 수 있다. 제3 댐(680)은 하부 제3 댐(680a)과 상부 제3 댐(680b)을 포함할 수 있다. 상부 제3 댐(680b)은 하부 제3 댐(680a) 바로 위에 위치할 수 있다. 하부 제3 댐(680a)은 제2 보호막(182)과 동일한 층에 위치할 수 있다. 하부 제3 댐(680a)은 제2 보호막(182)과 동일한 공정에 의해 형성될 수 있으며, 동일한 물질을 포함할 수 있다. 상부 제3 댐(680b)은 화소 정의층(350)과 동일한 층에 위치할 수 있다. 상부 제3 댐(680b)은 화소 정의층(350)과 동일한 공정에 의해 형성될 수 있으며, 동일한 물질을 포함할 수 있다.
이처럼 구동 배선 영역(DWA)의 제2 영역(DWA2) 및 제4 영역(DWA4)에는 지지대(650), 댐(660, 670, 680) 등과 같은 유기 구조물이 위치할 수 있다. 따라서, 캐리 클럭 배선(570), 글로벌 클럭 배선(580) 위에는 유기 구조물이 위치하게 된다. 구동 배선 영역(DWA)의 제1 영역(DWA1) 및 제3 영역(DWA3)에는 유기 절연 물질로 이루어진 층이 위치하지 않을 수 있다. 따라서, 스캔 클럭 배선(550), 센싱 클럭 배선(560) 위에는 유기 구조물이 위치하지 않을 수 있다.
화소 정의층(350), 공통 전극(270), 및 댐(660, 670, 680) 위에는 봉지층(400)이 위치할 수 있다. 봉지층(400)은 제1 무기 봉지층(410), 유기 봉지층(420) 및 제2 무기 봉지층(430)을 포함할 수 있다. 구동 회로 영역(DCA) 및 구동 배선 영역(DWA)의 제4 영역(DWA4)의 일부 영역에서는 유기 봉지층(420)이 제1 무기 봉지층(410)과 제2 무기 봉지층(430) 사이에 위치할 수 있다. 구동 배선 영역(DWA)의 제2 영역(DWA2) 및 제3 영역(DWA3)에는 유기 봉지층(420)이 위치하지 않을 수 있다. 구동 배선 영역(DWA)의 제2 영역(DWA2) 및 제3 영역(DWA3)에서는 제1 무기 봉지층(410) 바로 위에 제2 무기 봉지층(430)이 위치할 수 있다. 유기 봉지층(420)은 표시 영역(DA)에 전체적으로 위치할 수 있고, 주변 영역(PA)에서는 표시 영역(DA)과 주변 영역(PA) 사이의 경계로부터 댐(660, 670, 680)이 형성되어 있는 부분까지 위치할 수 있다. 따라서, 유기 봉지층(420)은 구동 회로 영역(DCA) 및 구동 배선 영역(DWA)의 제4 영역(DWA4)의 일부 영역에 위치할 수 있다. 제1 무기 봉지층(410) 및 제2 무기 봉지층(430)은 표시 영역(DA)에 전체적으로 위치할 수 있고, 주변 영역(PA)에서는 표시 영역(DA)과 주변 영역(PA) 사이의 경계로부터 지지대(650)가 형성되어 있는 부분까지 위치할 수 있다. 따라서, 제1 무기 봉지층(410) 및 제2 무기 봉지층(430)은 구동 회로 영역(DCA) 및 구동 배선 영역(DWA)의 제3 영역(DWA3) 및 제4 영역(DWA4)에 위치할 수 있다. 또한, 제1 무기 봉지층(410) 및 제2 무기 봉지층(430)은 구동 배선 영역(DWA)의 제2 영역(DWA2)의 일부 영역에도 위치할 수 있다. 제1 무기 봉지층(410) 및 제2 무기 봉지층(430)은 구동 배선 영역(DWA)의 제1 영역(DWA1)에는 위치하지 않으며, 제2 영역(DWA2)의 일부 영역에도 위치하지 않는다. 경우에 따라 제1 무기 봉지층(410), 제2 무기 봉지층(420)은 제2 영역(DWA2)에 전혀 위치하지 않을 수도 있다.
다음으로, 일 실시예에 의한 표시 장치의 주변 영역(PA)에서의 색 변환 패널(2000)의 적층 구조에 대해 설명한다.
색 변환 패널(2000)은 제2 기판(210), 및 제2 기판(210)의 일측면 위에 위치하는 제1 색 필터(230a), 제2 색 필터(230b), 및 제3 색 필터(230c)를 포함한다.
주변 영역(PA)에서 제1 색 필터(230a), 제2 색 필터(230b), 및 제3 색 필터(230c)는 서로 중첩할 수 있다. 제1 색 필터(230a), 제2 색 필터(230b), 및 제3 색 필터(230c)는 주변 영역(PA)에 전체적으로 위치할 수 있다. 제2 기판(210)의 일측면 위에 제3 색 필터(230c)가 위치할 수 있고, 제3 색 필터(230c) 위에 제1 색 필터(230a)가 위치할 수 있으며, 제1 색 필터(230a) 위에 제2 색 필터(230b)가 위치할 수 있다. 따라서, 제2 색 필터(230b)는 제1 색 필터(230a)와 제3 색 필터(230c) 사이에 위치할 수 있다. 다만, 제1 색 필터(230a), 제2 색 필터(230b), 및 제3 색 필터(230c)의 적층 순서는 이에 한정되지 않으며, 다양하게 변경될 수 있다. 주변 영역(PA)에서 제1 색 필터(230a), 제2 색 필터(230b) 및 제3 색 필터(230c)는 서로 중첩하여 광을 차단할 수 있다. 주변 영역(PA)에서 제1 색 필터(230a), 제2 색 필터(230b) 및 제3 색 필터(230c) 중 2개의 색 필터가 중첩할 수도 있다.
제1 색 필터(230a), 제2 색 필터(230b) 및 제3 색 필터(230c)의 일측면 위에는 저굴절률층(240)이 위치할 수 있다. 저굴절률층(240)은 주변 영역(PA)에 전체적으로 위치할 수 있다.
저굴절률층(240)의 일측면 위에는 제1 캐핑층(250)이 위치할 수 있고, 제1 캐핑층(250) 위에는 제2 캐핑층(280)이 위치할 수 있다. 제1 캐핑층(250) 및 제2 캐핑층(280)은 주변 영역(PA)에 전체적으로 위치할 수 있다.
표시 패널(1000)과 색 변환 패널(2000)이 합착된 상태에서 표시 패널(1000)과 색 변환 패널(2000) 사이에는 충진층(290) 및 밀봉 부재(601)가 위치할 수 있다.
충진층(290)은 평면 상에서 전체적으로 위치할 수 있다. 충진층(290)을 형성하는 공정에서 충진층 형성용 물질을 표시 패널(1000)과 색 변환 패널(2000) 사이에 위치시킨 후 합착 공정을 진행하면, 충진층 형성용 물질이 표시 장치의 가장자리까지 퍼질 수 있다. 따라서, 충진층(290)은 표시 장치의 전체 영역에 대부분 위치할 수 있다. 다만, 충진층(290)은 밀봉 부재(601)와는 중첩하지 않을 수 있다. 충진층(290)은 주변 영역(PA)에서 구동 회로 영역(DCA) 및 구동 배선 영역(DWA)에 위치할 수 있다.
밀봉 부재(601)는 주변 영역(PA)의 밀봉 영역(SLA)에 위치할 수 있다. 밀봉 부재(601)는 평면 상에서 표시 영역(DA)을 둘러싸는 형태로 이루어질 수 있다. 따라서, 표시 영역(DA) 내에 위치하는 소자들이 밀봉 부재(601)에 의해 둘러싸여 밀봉될 수 있다. 표시 패널(1000)과 색 변환 패널(2000)은 밀봉 부재(601)에 의해 합착된 상태로 고정될 수 있다. 밀봉 부재(601)는 제1 기판(110)과 제2 기판(210) 사이의 주변 영역(PA)의 외측 가장자리에 밀봉 부재 형성용 물질을 도포한 후 UV 등을 조사하여 경화시키는 공정을 통해 형성될 수 있다.
표시 패널(1000)과 색 변환 패널(2000) 사이에는 더미 스페이서(269a)가 더 위치할 수 있다. 더미 스페이서(269a)는 밀봉 영역(SLA)에 위치할 수 있고, 밀봉 부재(601)와 중첩할 수 있다. 더미 스페이서(269a)는 스페이서(269)와 동일한 층에 위치할 수 있다. 더미 스페이서(269a)는 스페이서(269)와 동일한 공정에서 동시에 형성될 수 있고, 스페이서(269)와 동일한 물질을 포함할 수 있다. 더미 스페이서(269a)는 차광성 물질을 포함할 수도 있다. 예를 들면, 더미 스페이서(269a)는 검정색 안료를 포함할 수 있다.
표시 패널(1000)과 색 변환 패널(2000)의 합착 공정을 진행할 때 압력이 가해지면서 충진층(290)이 위치하는 부분과 충진층(290)이 위치하지 않는 부분 사이에 두께의 차이가 발생할 수 있다. 예를 들면, 충진층(290)이 위치하는 구동 배선 영역(DWA)에서 표시 패널(1000)과 색 변환 패널(2000) 사이의 거리가 충진층(290)이 위치하지 않는 밀봉 영역(SLA)에서 표시 패널(1000)과 색 변환 패널(2000) 사이의 거리에 비해 상대적으로 멀 수 있다. 따라서, 영역 별로 복원력의 차이가 발생할 수 있고, 표시 패널(1000)과 색 변환 패널(2000) 사이가 벌어질 수 있다.
일 실시예에 의한 표시 장치에서는 표시 패널(1000)과 색 변환 패널(2000) 사이에 밀봉 부재(601)와 중첩하도록 더미 스페이서(269a)가 위치할 수 있으며, 이에 따라 충진층(290)이 위치하는 부분과 충진층(290)이 위치하지 않는 부분 사이에 두께의 차이를 줄일 수 있다. 따라서, 영역 별로 복원력의 차이를 줄일 수 있고, 표시 패널(1000)과 색 변환 패널(2000) 사이가 벌어지는 것을 방지할 수 있다.
고온, 고습의 환경에서는 더미 스페이서(269a)와 밀봉 부재(601) 사이의 계면을 통해 수분이나 불순물 등이 유입될 수 있다. 이로 인해 구동 배선 영역(DWA)에 위치하는 복수의 배선(550, 560, 570, 580)들 간의 커패시턴스가 증가할 수 있으며, 이에 따른 불량이 발생할 수 있다. 이때, 복수의 배선(550, 560, 570, 580) 중 일부는 수분 투습 등에 의한 신호 지연의 영향력이 상대적으로 클 수 있고, 다른 일부는 영향력이 상대적으로 적을 수 있다.
일 실시예에 의한 표시 장치에서는 복수의 배선(550, 560, 570, 580)들의 수분 투습 등에 의한 신호 지연의 영향력의 정도를 고려하여 배치함으로써, 이로 인한 불량이 발생하는 것을 방지할 수 있다. 스캔 클럭 배선(550) 및 센싱 클럭 배선(560)은 상대적으로 투습에 취약하고, 캐리 클럭 배선(570) 및 글로벌 클럭 배선(580)은 상대적으로 투습에 강건할 수 있다. 특히, 스캔 클럭 배선(550)과 센싱 클럭 배선(560) 중에서는 스캔 클럭 배선(550)이 좀 더 투습에 취약할 수 있다. 또한, 캐리 클럭 배선(570)과 글로벌 클럭 배선(580) 중에서는 글로벌 클럭 배선(580)이 좀 더 투습에 강건할 수 있다.
구동 배선 영역(DWA)은 제1 영역(DWA1), 제2 영역(DWA2), 제3 영역(DWA3), 및 제4 영역(DWA4)을 포함할 수 있다. 지지대(650), 댐(660, 670, 680) 등과 같은 유기 구조물은 투습을 유발할 수 있어 유기 구조물이 위치하는 제2 영역(DWA2) 및 제4 영역(DWA4)은 상대적으로 투습에 취약할 수 있다. 유기 구조물이 위치하지 않는 제1 영역(DWA1) 및 제3 영역(DWA3)은 상대적으로 투습에 강건할 수 있다. 제1 무기 봉지층(410), 제2 무기 봉지층(420)은 투습을 막아주는 역할을 하므로, 제1 무기 봉지층(410) 및 제2 무기 봉지층(420)이 위치하는 제3 영역(DWA3) 및 제4 영역(DWA4)은 상대적으로 투습에 강건할 수 있다. 제1 무기 봉지층(410), 제2 무기 봉지층(420)이 위치하지 않는 제1 영역(DWA1)이나 부분적으로 위치하는 제2 영역(DWA2)은 상대적으로 투습에 취약할 수 있다.
유기 구조물이 위치하지 않고, 무기 봉지층(410, 420)이 위치하는 제3 영역(DWA3)이 가장 투습에 강건하다고 볼 수 있다. 투습에 가장 강건한 제3 영역(DWA3)에는 투습에 가장 취약한 스캔 클럭 배선(550)을 배치할 수 있다.
유기 구조물이 위치하지 않고, 무기 봉지층(410, 420)이 위치하지 않는 제1 영역(DWA1)이 2번째로 투습에 강건하다고 볼 수 있다. 투습에 2번째로 강건한 제1 영역(DWA1)에는 투습에 2번째로 취약한 센싱 클럭 배선(560)을 배치할 수 있다.
유기 구조물이 위치하고, 무기 봉지층(410, 420)이 위치하는 제4 영역(DWA4)이 3번째로 투습에 강건하다고 볼 수 있으며, 투습에 다소 취약하다고 볼 수 있다. 투습에 다소 취약한 제4 영역(DWA4)에는 투습에 다소 강건한 캐리 클럭 배선(570)을 배치할 수 있다.
유기 구조물이 위치하고, 무기 봉지층(410, 420)이 위치하지 않거나 부분적으로 위치하는 제2 영역(DWA2)이 4번째로 투습에 강건하다고 볼 수 있으며, 투습에 가장 취약하다고 볼 수 있다. 투습에 가장 취약한 제2 영역(DWA2)에는 투습이 가장 강건한 글로벌 클럭 배선(580)을 배치할 수 있다.
즉, 일 실시예에 의한 표시 장치에서는 복수의 배선(550, 560, 570, 580)들의 투습에 대해 강건한 정도와 구동 배선 영역(DWA) 내에서 제1 내지 제4 영역(DWA1, DWA2, DWA3, DWA4)의 투습에 대해 강건한 정도를 고려하여 배치함으로써, 투습에 의한 영향력을 줄일 수 있다. 상대적으로 투습에 강건한 영역에는 투습에 취약한 배선을 배치하고, 상대적으로 투습에 취약한 영역에는 투습이 강건한 배선을 배치할 수 있다. 이로 인해 외부로부터 수분 등이 침투하더라도 이로 인해 불량이 발생하는 것을 방지할 수 있다.
상기에서 각 화소에는 하나의 트랜지스터가 도시되어 있으나, 실제로 각 화소에는 복수의 트랜지스터가 위치할 수 있다. 이하에서는 도 6을 참조하여 각 화소를 구성하는 회로도의 하나의 예시를 설명한다.
도 6은 일 실시예에 의한 표시 장치의 한 화소의 회로도이다.
도 6에 도시된 바와 같이, 하나의 화소(PX)는 복수의 트랜지스터(T1, T2, T3), 커패시터(Cst), 그리고 발광 소자(ED)를 포함할 수 있다. 본 실시예에서는 한 화소(PX)가 하나의 발광 소자(ED)를 포함하는 예를 주로 설명한다.
복수의 트랜지스터(T1, T2, T3)는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2) 및 초기화 트랜지스터(T3)를 포함한다. 아래에서 설명할 제1 전극과 제2 전극은 각 트랜지스터(T1, T2, T3)의 채널의 양쪽에 위치하는 두 전극을 구분하기 위한 것이다.
구동 트랜지스터(T1)의 게이트 전극은 커패시터(Cst)의 일단과 연결되어 있고, 구동 트랜지스터(T1)의 제1 전극은 구동 전압(ELVDD)을 전달하는 구동 전압선과 연결되어 있고, 구동 트랜지스터(T1)의 제2 전극은 발광 소자(ED)의 애노드 및 커패시터(Cst)의 타단과 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 전압(DAT)을 전달받아 커패시터(Cst)에 저장된 전압에 따라 발광 소자(ED)에 구동 전류를 공급할 수 있다.
스위칭 트랜지스터(T2)의 게이트 전극은 스캔 신호(SC)를 전달하는 스캔선과 연결되어 있고, 스위칭 트랜지스터(T2)의 제1 전극은 데이터 전압(DAT) 또는 기준 전압을 전달할 수 있는 데이터선과 연결되어 있고, 스위칭 트랜지스터(T2)의 제2 전극은 커패시터(Cst)의 일단 및 구동 트랜지스터(T1)의 게이트 전극과 연결되어 있다. 스캔선은 게이트 구동부와 연결되어 게이트 구동부로부터 스캔 신호(SC)를 전달 받을 수 있다. 스위칭 트랜지스터(T2)는 스캔 신호(SC)에 따라 턴온되어 기준 전압 또는 데이터 전압(DAT)을 구동 트랜지스터(T1)의 게이트 전극 및 커패시터(Cst)의 일단으로 전달할 수 있다.
초기화 트랜지스터(T3)의 게이트 전극은 센싱 신호(SS)를 전달하는 센싱선과 연결되어 있고, 초기화 트랜지스터(T3)의 제1 전극은 커패시터(Cst)의 타단, 구동 트랜지스터(T1)의 제2 전극 및 발광 소자(ED)의 애노드와 연결되어 있고, 초기화 트랜지스터(T3)의 제2 전극은 초기화 전압(INIT)을 전달하는 초기화 전압선과 연결되어 있다. 센싱선은 게이트 구동부와 연결되어 게이트 구동부로부터 센싱 신호(SS)를 전달 받을 수 있다. 초기화 트랜지스터(T3)는 센싱 신호(SS)에 따라 턴온되어 초기화 전압(INIT)을 발광 소자(ED)의 애노드 및 커패시터(Cst)의 타단에 전달하여 발광 소자(ED)의 애노드의 전압을 초기화시킬 수 있다.
커패시터(Cst)의 일단은 구동 트랜지스터(T1)의 게이트 전극과 연결되어 있고, 타단은 초기화 트랜지스터(T3)의 제1 전극 및 발광 소자(ED)의 애노드와 연결되어 있다. 발광 소자(ED)의 캐소드는 공통 전압(ELVSS)을 전달하는 공통 전압선과 연결되어 있다.
발광 소자(ED)는 구동 트랜지스터(T1)에 의해 생성된 구동 전류에 따른 휘도의 빛을 발광할 수 있다.
도 6에 도시한 회로의 동작의 한 예, 특히 한 프레임 동안의 동작의 한 예에 대하여 설명한다. 여기서는 트랜지스터들(T1, T2, T3)이 N형 채널 트랜지스터인 경우를 예로 들어 설명하나, 이에 한정되는 것은 아니다.
한 프레임이 시작되면, 초기화 구간에서 스캔 신호(SC) 및 센싱 신호(SS)가 로우 레벨인 상태에서 공통 전압(ELVSS)이 하이 레벨의 전압으로 인가될 수 있다. 이에 의해 발광 소자(ED)를 통해 전류가 흐르지 않도록 하여 발광 소자(ED)가 발광하는 것을 방지할 수 있다. 또한, 초기화 전압선을 통해 초기화 전압(INIT)이 인가될 수 있다. 이어서, 하이 레벨의 스캔 신호(SC) 및 하이 레벨의 센싱 신호(SS)가 공급되어 스위칭 트랜지스터(T2) 및 초기화 트랜지스터(T3)가 턴온될 수 있다. 턴온된 스위칭 트랜지스터(T2)를 통해 데이터선으로부터의 기준 전압이 구동 트랜지스터(T1)의 게이트 전극 및 커패시터(Cst)의 제1 전극에 공급될 수 있고, 턴온된 초기화 트랜지스터(T3)를 통해 초기화 전압(INIT)이 구동 트랜지스터(T1)의 제2 전극 및 애노드에 공급될 수 있다. 이에 따라, 초기화 구간 동안 애노드는 초기화 전압(INIT)으로 초기화될 수 있다. 커패시터(Cst)에는 기준 전압과 초기화 전압(INIT)의 전압 차가 저장될 수 있다.
다음, 센싱 구간에서 하이 레벨의 스캔 신호(SC) 및 하이 레벨의 센싱 신호(SS)가 유지될 수 있다. 이때, 초기화 전압선은 초기화 전압(INIT)의 공급원과 끊어질 수 있고, 센싱선(sensing line)으로서 기능할 수 있다. 스위칭 트랜지스터(T2)를 통해 구동 트랜지스터(T1)의 게이트 전극 및 커패시터(Cst)의 제1 전극은 기준 전압을 유지할 수 있다. 이에 따라, 구동 트랜지스터(T1)의 제1 전극으로부터 제2 전극으로 전류가 흐르다가 제2 전극의 전압이 (기준 전압-문턱 전압)이 되면 구동 트랜지스터(T1)는 턴오프될 수 있고, 초기화 전압선은 (기준 전압-문턱 전압)까지 충전될 수 있다. 여기서, 문턱 전압은 구동 트랜지스터(T1)의 문턱 전압을 나타낸다. (기준 전압-문턱 전압)으로 충전된 초기화 전압선은 외부 회로와 연결될 수 있고, 외부 회로는 초기화 전압선의 전압을 센싱하여 구동 트랜지스터(T1)의 문턱 전압을 추출할 수 있다. 센싱 구간 동안 센싱한 특성 정보를 반영하여 보상된 데이터 신호를 생성함으로써, 화소(PX)마다 다를 수 있는 구동 트랜지스터(T1)의 특성 편차를 보상할 수 있다.
다음, 데이터 입력 구간에서 하이 레벨의 스캔 신호(SC)가 공급되고 로우 레벨의 센싱 신호(SS)가 공급될 수 있고, 턴온된 스위칭 트랜지스터(T2)를 통해 데이터선으로부터의 데이터 전압(DAT)이 구동 트랜지스터(T1)의 게이트 전극 및 커패시터(Cst)의 제1 전극에 공급될 수 있다. 데이터 전압(DAT)은 구동 트랜지스터(T1)의 문턱 전압의 센싱에 기초하여 보상된 값을 가질 수 있으며, 이를 통해 구동 트랜지스터(T1)의 특성 편차를 보정할 수 있다. 데이터 전압(DAT)의 인가 시, 구동 트랜지스터(T1)의 제2 전극 및 애노드는 턴오프 상태인 구동 트랜지스터(T1)에 의해 센싱 구간에서의 전위를 거의 그대로 유지할 수 있다.
다음, 발광 구간에서 구동 트랜지스터(T1)의 게이트 전극에 전달된 데이터 전압(DAT)에 의해 턴온된 구동 트랜지스터(T1)는 데이터 전압(DAT)에 따른 구동 전류를 발생시킬 수 있고, 그 구동 전류에 의해 발광 소자(ED)가 발광할 수 있다. 즉, 화소(PX)에 인가되는 데이터 전압(DAT)의 크기에 따라서 발광 소자(ED)로 인가되는 구동 전류를 조절하여 발광 소자(ED)의 휘도를 조절할 수 있다.
다음으로, 도 7 및 도 8을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 7 및 도 8에 도시된 실시예에 의한 표시 장치는 도 1 내지 도 5에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예에서는 구동 배선 영역에 위치하는 배선의 배치 형태가 앞선 실시예와 상이하며, 이하에서 설명한다.
도 7은 일 실시예에 의한 표시 장치의 일부 영역의 개략적인 평면도이고, 도 8은 일 실시예에 의한 표시 장치의 일부 영역을 나타낸 단면도이다.
도 7 및 도 8에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 표시 영역(DA) 및 주변 영역(PA)을 포함할 수 있다. 주변 영역(PA)은 구동 회로 영역(DCA), 구동 배선 영역(DWA), 및 밀봉 영역(SLA)을 포함할 수 있다. 구동 배선 영역(DWA)은 제1 영역(DWA1), 제2 영역(DWA2), 제3 영역(DWA3), 및 제4 영역(DWA4)을 포함할 수 있다.
표시 장치는 서로 마주보도록 배치되는 표시 패널(1000) 및 색 변환 패널(2000)을 포함하며, 표시 패널(1000)과 색 변환 패널(2000) 사이에는 충진층(290) 및 밀봉 부재(601)가 위치할 수 있다. 밀봉 부재(601)는 밀봉 영역(SLA)에 위치할 수 있다. 표시 패널(1000)은 제1 기판(110), 및 제1 기판(110) 위에 위치하는 복수의 배선(550, 560, 570, 580) 및 게이트 구동부(510)를 포함한다. 복수의 배선(550, 560, 570, 580)은 구동 배선 영역(DWA)에 위치할 수 있고, 게이트 구동부(510)는 구동 회로 영역(DCA)에 위치할 수 있다.
앞선 실시예에서 제1 영역(DWA1)에는 센싱 클럭 배선(560)이 위치할 수 있고, 제3 영역(DWA3)에는 스캔 클럭 배선(550)이 위치할 수 있다. 본 실시예에서는 센싱 클럭 배선(560)과 스캔 클럭 배선(550)의 위치가 서로 바뀔 수 있다. 즉, 제1 영역(DWA1)에는 스캔 클럭 배선(550)이 위치할 수 있고, 제3 영역(DWA3)에는 센싱 클럭 배선(560)이 위치할 수 있다. 스캔 클럭 배선(550)과 센싱 클럭 배선(560)의 투습에 강건한 정도의 차이가 크지 않으므로, 본 실시예에서도 앞선 실시예와 마찬가지로 투습에 의한 불량을 방지할 수 있다. 즉, 유기 구조물이 위치하지 않아 상대적으로 투습에 강건한 영역인 제1 영역(DWA1) 및 제3 영역(DWA3)에 투습에 취약한 스캔 클럭 배선(550) 및 센싱 클럭 배선(560)을 배치함으로써, 외부로부터 수분 등이 침투하더라도 이로 인해 불량이 발생하는 것을 방지할 수 있다.
앞선 실시예와 마찬가지로, 제2 영역(DWA2)에는 글로벌 클럭 배선(580)이 위치할 수 있고, 제4 영역(DWA4)에는 캐리 클럭 배선(570)이 위치할 수 있다. 즉, 유기 구조물이 위치하여 상대적으로 투습에 취약한 영역인 제2 영역(DWA2) 및 제4 영역(DWA4)에는 투습에 강건한 글로벌 클럭 배선(580) 및 캐리 클럭 배선(570)을 배치할 수 있다.
다음으로, 도 9 및 도 10을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 9 및 도 10에 도시된 실시예에 의한 표시 장치는 도 1 내지 도 5에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예에서는 구동 배선 영역에 위치하는 배선의 배치 형태가 앞선 실시예와 상이하며, 이하에서 설명한다.
도 9는 일 실시예에 의한 표시 장치의 일부 영역의 개략적인 평면도이고, 도 10은 일 실시예에 의한 표시 장치의 일부 영역을 나타낸 단면도이다.
도 9 및 도 10에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 표시 영역(DA) 및 주변 영역(PA)을 포함할 수 있다. 주변 영역(PA)은 구동 회로 영역(DCA), 구동 배선 영역(DWA), 및 밀봉 영역(SLA)을 포함할 수 있다. 구동 배선 영역(DWA)은 제1 영역(DWA1), 제2 영역(DWA2), 제3 영역(DWA3), 및 제4 영역(DWA4)을 포함할 수 있다.
표시 장치는 서로 마주보도록 배치되는 표시 패널(1000) 및 색 변환 패널(2000)을 포함하며, 표시 패널(1000)과 색 변환 패널(2000) 사이에는 충진층(290) 및 밀봉 부재(601)가 위치할 수 있다. 밀봉 부재(601)는 밀봉 영역(SLA)에 위치할 수 있다. 표시 패널(1000)은 제1 기판(110), 및 제1 기판(110) 위에 위치하는 복수의 배선(550, 560, 570, 580) 및 게이트 구동부(510)를 포함한다. 복수의 배선(550, 560, 570, 580)은 구동 배선 영역(DWA)에 위치할 수 있고, 게이트 구동부(510)는 구동 회로 영역(DCA)에 위치할 수 있다.
앞선 실시예에서 제2 영역(DWA2)에는 글로벌 클럭 배선(580)이 위치할 수 있고, 제4 영역(DWA4)에는 캐리 클럭 배선(570)이 위치할 수 있다. 본 실시예에서는 캐리 클럭 배선(570)과 글로벌 클럭 배선(580)의 위치가 서로 바뀔 수 있다. 즉, 제2 영역(DWA2)에는 캐리 클럭 배선(570)이 위치할 수 있고, 제4 영역(DWA4)에는 글로벌 클럭 배선(580)이 위치할 수 있다. 캐리 클럭 배선(570)과 글로벌 클럭 배선(580)의 투습에 강건한 정도의 차이가 크지 않으므로, 본 실시예에서도 앞선 실시예와 마찬가지로 투습에 의한 불량을 방지할 수 있다. 즉, 유기 구조물이 위치하여 상대적으로 투습에 취약한 영역인 제2 영역(DWA2) 및 제4 영역(DWA4)에 투습에 강건한 캐리 클럭 배선(570) 및 글로벌 클럭 배선(580)을 배치함으로써, 외부로부터 수분 등이 침투하더라도 이로 인해 불량이 발생하는 것을 방지할 수 있다.
앞선 실시예와 마찬가지로, 제1 영역(DWA1)에는 센싱 클럭 배선(560)이 위치할 수 있고, 제3 영역(DWA3)에는 스캔 클럭 배선(550)이 위치할 수 있다. 즉, 유기 구조물이 위치하지 않아 상대적으로 투습에 강건한 영역인 제1 영역(DWA1) 및 제3 영역(DWA3)에 투습에 취약한 센싱 클럭 배선(560) 및 스캔 클럭 배선(550)을 배치할 수 있다.
다음으로, 도 11 및 도 12를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 11 및 도 12에 도시된 실시예에 의한 표시 장치는 도 9 및 도 10에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예에서는 구동 배선 영역에 위치하는 배선의 배치 형태가 앞선 실시예와 상이하며, 이하에서 설명한다.
도 11은 일 실시예에 의한 표시 장치의 일부 영역의 개략적인 평면도이고, 도 12는 일 실시예에 의한 표시 장치의 일부 영역을 나타낸 단면도이다.
도 11 및 도 12에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 표시 영역(DA) 및 주변 영역(PA)을 포함할 수 있다. 주변 영역(PA)은 구동 회로 영역(DCA), 구동 배선 영역(DWA), 및 밀봉 영역(SLA)을 포함할 수 있다. 구동 배선 영역(DWA)은 제1 영역(DWA1), 제2 영역(DWA2), 제3 영역(DWA3), 및 제4 영역(DWA4)을 포함할 수 있다.
표시 장치는 서로 마주보도록 배치되는 표시 패널(1000) 및 색 변환 패널(2000)을 포함하며, 표시 패널(1000)과 색 변환 패널(2000) 사이에는 충진층(290) 및 밀봉 부재(601)가 위치할 수 있다. 밀봉 부재(601)는 밀봉 영역(SLA)에 위치할 수 있다. 표시 패널(1000)은 제1 기판(110), 및 제1 기판(110) 위에 위치하는 복수의 배선(550, 560, 570, 580) 및 게이트 구동부(510)를 포함한다. 복수의 배선(550, 560, 570, 580)은 구동 배선 영역(DWA)에 위치할 수 있고, 게이트 구동부(510)는 구동 회로 영역(DCA)에 위치할 수 있다.
앞선 실시예에서 제1 영역(DWA1)에는 센싱 클럭 배선(560)이 위치할 수 있고, 제3 영역(DWA3)에는 스캔 클럭 배선(550)이 위치할 수 있다. 본 실시예에서는 센싱 클럭 배선(560)과 스캔 클럭 배선(550)의 위치가 서로 바뀔 수 있다. 즉, 제1 영역(DWA1)에는 스캔 클럭 배선(550)이 위치할 수 있고, 제3 영역(DWA3)에는 센싱 클럭 배선(560)이 위치할 수 있다. 스캔 클럭 배선(550)과 센싱 클럭 배선(560)의 투습에 강건한 정도의 차이가 크지 않으므로, 본 실시예에서도 앞선 실시예와 마찬가지로 투습에 의한 불량을 방지할 수 있다. 즉, 유기 구조물이 위치하지 않아 상대적으로 투습에 강건한 영역인 제1 영역(DWA1) 및 제3 영역(DWA3)에 투습에 취약한 스캔 클럭 배선(550) 및 센싱 클럭 배선(560)을 배치함으로써, 외부로부터 수분 등이 침투하더라도 이로 인해 불량이 발생하는 것을 방지할 수 있다.
앞선 실시예와 마찬가지로, 제2 영역(DWA2)에는 캐리 클럭 배선(570)이 위치할 수 있고, 제4 영역(DWA4)에는 글로벌 클럭 배선(580)이 위치할 수 있다. 즉, 유기 구조물이 위치하여 상대적으로 투습에 취약한 영역인 제2 영역(DWA2) 및 제4 영역(DWA4)에는 투습에 강건한 캐리 클럭 배선(570) 및 글로벌 클럭 배선(580)을 배치할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 제1 기판
210: 제2 기판
269: 스페이서
269a: 더미 스페이서
400: 봉지층
550: 스캔 클럭 배선
560: 센싱 클럭 배선
570: 캐리 클럭 배선
580: 글로벌 클럭 배선
601: 밀봉 부재
650: 지지대
660, 670, 680: 댐
1000: 표시 패널
2000: 색 변환 패널
DA: 표시 영역
PA: 주변 영역
DCA: 구동 회로 영역
DWA: 구동 배선 영역
DWA1: 제1 영역
DWA2: 제2 영역
DWA3: 제3 영역
DWA4: 제4 영역
SLA: 밀봉 영역

Claims (20)

  1. 표시 영역, 구동 회로 영역, 구동 배선 영역, 및 밀봉 영역을 포함하는 표시 패널을 포함하고,
    상기 표시 패널은,
    제1 기판,
    상기 표시 영역에서 상기 제1 기판 위에 위치하는 복수의 발광 소자,
    상기 구동 회로 영역에서 상기 제1 기판 위에 위치하고, 상기 발광 소자를 구동하기 위한 신호를 공급하는 게이트 구동부,
    상기 구동 배선 영역에서 상기 제1 기판 위에 위치하고, 상기 게이트 구동부에 클럭 신호를 전달하는 복수의 배선, 및
    상기 구동 배선 영역에서 상기 제1 기판 위에 위치하는 유기 구조물을 포함하고,
    상기 복수의 배선은
    스캔 클럭 신호를 전달하는 스캔 클럭 배선, 및
    센싱 클럭 신호를 전달하는 센싱 클럭 배선을 포함하고,
    상기 스캔 클럭 배선 및 상기 센싱 클럭 배선은 상기 유기 구조물과 중첩하지 않는 표시 장치.
  2. 제1항에서,
    상기 복수의 배선은
    캐리 클럭 신호를 전달하는 캐리 클럭 배선, 및
    글로벌 클럭 신호를 전달하는 글로벌 클럭 배선을 더 포함하고,
    상기 캐리 클럭 배선 및 상기 글로벌 클럭 배선은 상기 유기 구조물과 중첩하는 표시 장치.
  3. 제2항에서,
    상기 구동 회로 영역은 상기 표시 영역과 인접하도록 위치하고,
    상기 밀봉 영역은 상기 표시 장치의 가장자리와 인접하도록 위치하고,
    상기 구동 배선 영역은 상기 구동 회로 영역과 상기 밀봉 영역 사이에 위치하는 표시 장치.
  4. 제3항에서,
    상기 복수의 발광 소자 및 상기 유기 구조물 위에 위치하는 봉지층을 더 포함하고,
    상기 구동 배선 영역은 제1 영역, 제2 영역, 제3 영역, 및 제4 영역을 포함하고,
    상기 봉지층은 상기 표시 영역 및 상기 구동 회로 영역, 상기 구동 배선 영역의 제3 영역 및 제4 영역에 위치하고,
    상기 유기 구조물은 상기 구동 배선 영역의 제2 영역 및 제4 영역에 위치하는 표시 장치.
  5. 제4항에서,
    상기 유기 구조물은
    상기 제2 영역에 위치하는 지지대, 및
    상기 제4 영역에 위치하는 댐을 포함하는 표시 장치.
  6. 제4항에서,
    상기 유기 구조물은 상기 구동 배선 영역의 제1 영역 및 제3 영역에는 위치하지 않는 표시 장치.
  7. 제4항에서,
    상기 제1 영역 및 상기 제3 영역에 상기 스캔 클럭 배선 및 상기 센싱 클럭 배선 중 적어도 어느 하나가 위치하는 표시 장치.
  8. 제4항에서,
    상기 제2 영역 및 상기 제4 영역에 상기 캐리 클럭 배선 및 상기 글로벌 클럭 배선 중 적어도 어느 하나가 위치하는 표시 장치.
  9. 제4항에서,
    상기 제1 영역에 상기 센싱 클럭 배선이 위치하고,
    상기 제2 영역에 상기 글로벌 클럭 배선이 위치하고,
    상기 제3 영역에 상기 스캔 클럭 배선이 위치하고,
    상기 제4 영역에 상기 캐리 클럭 배선이 위치하는 표시 장치.
  10. 제4항에서,
    상기 제1 영역에 상기 스캔 클럭 배선이 위치하고,
    상기 제2 영역에 상기 글로벌 클럭 배선이 위치하고,
    상기 제3 영역에 상기 센싱 클럭 배선이 위치하고,
    상기 제4 영역에 상기 캐리 클럭 배선이 위치하는 표시 장치.
  11. 제4항에서,
    상기 제1 영역에 상기 센싱 클럭 배선이 위치하고,
    상기 제2 영역에 상기 캐리 클럭 배선이 위치하고,
    상기 제3 영역에 상기 스캔 클럭 배선이 위치하고,
    상기 제4 영역에 상기 글로벌 클럭 배선이 위치하는 표시 장치.
  12. 제4항에서,
    상기 제1 영역에 상기 스캔 클럭 배선이 위치하고,
    상기 제2 영역에 상기 캐리 클럭 배선이 위치하고,
    상기 제3 영역에 상기 센싱 클럭 배선이 위치하고,
    상기 제4 영역에 상기 글로벌 클럭 배선이 위치하는 표시 장치.
  13. 제4항에서,
    상기 봉지층은 상기 구동 배선 영역의 제2 영역에 부분적으로 위치하는 표시 장치.
  14. 제4항에서,
    상기 봉지층은 순차적으로 적층되어 있는 제1 무기 봉지층, 유기 봉지층, 및 제2 무기 봉지층을 포함하고,
    상기 제3 영역에는 상기 유기 봉지층이 위치하고,
    상기 제3 영역에서 상기 제2 무기 봉지층은 상기 제1 무기 봉지층 바로 위에 위치하는 표시 장치.
  15. 제3항에서,
    상기 표시 패널과 마주보는 색 변환 패널,
    상기 표시 패널과 상기 색 변환 패널 사이에서 상기 밀봉 영역에 위치하는 밀봉 부재, 및
    상기 밀봉 부재와 중첩하는 더미 스페이서를 더 포함하는 표시 장치.
  16. 제15항에서,
    상기 색 변환 패널은
    제2 기판,
    상기 제2 기판의 일 측면 위에 위치하는 제1 색 필터, 제2 색 필터, 및 제3 색 필터,
    상기 제1 색 필터와 중첩하는 제1 색 변환층,
    상기 제2 색 필터와 중첩하는 제2 색 변환층,
    상기 제3 색 필터와 중첩하는 투과층,
    상기 제1 색 변환층, 상기 제2 색 변환층, 및 상기 투과층 중 적어도 어느 둘 사이에 위치하는 격벽, 및
    상기 격벽 위에 위치하는 스페이서를 포함하고,
    상기 더미 스페이서는 상기 스페이서와 동일한 층에 위치하는 표시 장치.
  17. 제2항에서,
    상기 표시 영역에서 상기 제1 기판 위에 위치하고, 상기 발광 소자에 연결되어 있는 트랜지스터를 더 포함하고,
    상기 복수의 배선 중 적어도 일부는 상기 트랜지스터의 적어도 일부와 동일한 층에 위치하는 표시 장치.
  18. 제17항에서,
    상기 복수의 배선 각각은 서로 연결되어 있는 하부 배선 및 상부 배선을 포함하고,
    상기 하부 배선과 상기 상부 배선 사이에는 절연층이 위치하는 표시 장치.
  19. 제18항에서,
    상기 트랜지스터는
    산화물 반도체,
    상기 산화물 반도체와 중첩하는 게이트 전극, 및
    상기 산화물 반도체와 연결되어 있는 제1 전극 및 제2 전극을 포함하고,
    상기 상부 배선은 상기 제1 전극 및 상기 제2 전극과 동일한 층에 위치하는 표시 장치.
  20. 제18항에서,
    상기 제1 기판과 상기 산화물 반도체 사이에 위치하는 광차단층을 더 포함하고,
    상기 하부 배선은 상기 광차단층과 동일한 층에 위치하는 표시 장치.

KR1020220043601A 2022-04-07 2022-04-07 표시 장치 KR20230144699A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220043601A KR20230144699A (ko) 2022-04-07 2022-04-07 표시 장치
CN202310265992.XA CN116896944A (zh) 2022-04-07 2023-03-14 显示装置
US18/296,555 US11974477B2 (en) 2022-04-07 2023-04-06 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220043601A KR20230144699A (ko) 2022-04-07 2022-04-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20230144699A true KR20230144699A (ko) 2023-10-17

Family

ID=88239231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220043601A KR20230144699A (ko) 2022-04-07 2022-04-07 표시 장치

Country Status (3)

Country Link
US (1) US11974477B2 (ko)
KR (1) KR20230144699A (ko)
CN (1) CN116896944A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230144699A (ko) * 2022-04-07 2023-10-17 삼성디스플레이 주식회사 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200057142A (ko) * 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치
KR102625542B1 (ko) 2018-11-20 2024-01-15 엘지디스플레이 주식회사 전계발광 표시장치
CN109448616A (zh) 2018-12-21 2019-03-08 厦门天马微电子有限公司 显示面板及显示装置
EP4024464A4 (en) * 2019-08-27 2022-09-14 BOE Technology Group Co., Ltd. ORGANIC LIGHT EMITTING DIODE (OLED) DISPLAY SUBSTRATE AND METHOD OF MAKING THEREOF, AND DISPLAY DEVICE
EP4050673A4 (en) * 2019-10-21 2022-11-02 BOE Technology Group Co., Ltd. DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF, AND DISPLAY DEVICE
KR20210052782A (ko) 2019-10-31 2021-05-11 삼성디스플레이 주식회사 표시 패널
KR20210090334A (ko) 2020-01-09 2021-07-20 삼성디스플레이 주식회사 표시 장치
US20230421732A1 (en) * 2020-07-15 2023-12-28 Visual Defence Inc. Identifying, recording and assessing geospatial assets with data collection, image processing, and selective pruning
CN111710712B (zh) * 2020-08-17 2021-01-22 京东方科技集团股份有限公司 显示面板
KR20220129721A (ko) 2021-03-16 2022-09-26 삼성디스플레이 주식회사 수지 조성물, 이를 이용한 표시 장치
KR20220145987A (ko) * 2021-04-22 2022-11-01 삼성디스플레이 주식회사 디스플레이 장치
KR20230085263A (ko) 2021-12-06 2023-06-14 삼성디스플레이 주식회사 표시 장치
KR20230126305A (ko) * 2022-02-22 2023-08-30 삼성디스플레이 주식회사 표시 장치
KR20230144699A (ko) * 2022-04-07 2023-10-17 삼성디스플레이 주식회사 표시 장치
KR20240001963A (ko) * 2022-06-28 2024-01-04 삼성전자주식회사 연신 패널 및 전자 장치

Also Published As

Publication number Publication date
US20230329055A1 (en) 2023-10-12
US11974477B2 (en) 2024-04-30
CN116896944A (zh) 2023-10-17

Similar Documents

Publication Publication Date Title
US11974477B2 (en) Display device
US11785822B2 (en) Display apparatus including concave portion
US20230180571A1 (en) Display device
US20230255083A1 (en) Display device
US20230056289A1 (en) Display device and method for manufacturing the same
KR20210129309A (ko) 표시 장치 및 그 제조 방법
US20230246151A1 (en) Light-emitting display device
US20230240097A1 (en) Display device
CN220359683U (zh) 显示装置
CN220358094U (zh) 显示装置
CN218959392U (zh) 显示装置
US20230163259A1 (en) Display device
US20230110227A1 (en) Display device and manufacturing method thereof
US20230125315A1 (en) Display device and manufacturing method thereof
US20230126517A1 (en) Color conversion panel and display device including the same
KR20230063964A (ko) 표시 장치 및 그 제조 방법
KR20230121206A (ko) 발광 표시 장치 및 색 변환 패널
KR20220167408A (ko) 표시 장치
KR20220011246A (ko) 표시 장치